JP2002099073A - 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 - Google Patents
半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法Info
- Publication number
- JP2002099073A JP2002099073A JP2000292296A JP2000292296A JP2002099073A JP 2002099073 A JP2002099073 A JP 2002099073A JP 2000292296 A JP2000292296 A JP 2000292296A JP 2000292296 A JP2000292296 A JP 2000292296A JP 2002099073 A JP2002099073 A JP 2002099073A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pattern data
- photomask
- data
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 最近の、マスクパタンの微細化、高密度化が
進む中、半導体ウエハ上への微細パタン作製に係わる設
計パタンデータの補正とフォトマスク製造に係わる設計
パタンの補正の両方を関連つけた補正技術の実用レベル
でを採り入れた半導体回路の設計パタンデータ補正方法
を提供する。 【解決手段】 以下のステップから成る設計パターンデ
ータ補正方法。 （ａ）パターンデータから作成されたマスクを用い
て特定の半導体製造方法によりウェハ上に形成された
ウェハ上の図形パターンを抽出し、この図形パターン
とパターンデータと差異抽出 （ｂ）パターンデータから作成されたマスク上の図
形パターを抽出し、この図形パターンと設計パター
ンデータとの差異抽出 （ｃ）（ａ）（ｂ）の差異情報からとその差異が小
さくなるようにの形状を変形して、その補正量の導出 （ｄ）（ｃ）からの形状を補正する
進む中、半導体ウエハ上への微細パタン作製に係わる設
計パタンデータの補正とフォトマスク製造に係わる設計
パタンの補正の両方を関連つけた補正技術の実用レベル
でを採り入れた半導体回路の設計パタンデータ補正方法
を提供する。 【解決手段】 以下のステップから成る設計パターンデ
ータ補正方法。 （ａ）パターンデータから作成されたマスクを用い
て特定の半導体製造方法によりウェハ上に形成された
ウェハ上の図形パターンを抽出し、この図形パターン
とパターンデータと差異抽出 （ｂ）パターンデータから作成されたマスク上の図
形パターを抽出し、この図形パターンと設計パター
ンデータとの差異抽出 （ｃ）（ａ）（ｂ）の差異情報からとその差異が小
さくなるようにの形状を変形して、その補正量の導出 （ｄ）（ｃ）からの形状を補正する
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の微細化、
高密度化に伴なう、フォトマスク製造用の設計パタンデ
ータの補正処理に関し、詳しくは、フォトマスクのパタ
ンを作成するために用いられる設計パタンデータを、ウ
エハ上に目的とする図形パタン形状を得るために、補正
する、設計パタンデータの補正方法、および補正された
フォトマスクに関する。
高密度化に伴なう、フォトマスク製造用の設計パタンデ
ータの補正処理に関し、詳しくは、フォトマスクのパタ
ンを作成するために用いられる設計パタンデータを、ウ
エハ上に目的とする図形パタン形状を得るために、補正
する、設計パタンデータの補正方法、および補正された
フォトマスクに関する。
【０００２】
【従来の技術】近年、電子機器の高機能化と軽薄短小の
傾向から、ＡＳＩＣに代表される種々のＬＳｌには、ま
すます高集積化、高機能化が求められるようになってき
た。即ち、できるだけチップサイズを小さくして、高機
能を実現することがＡＳＩＣ等のＬＳＩには求められて
いる。上記ＡＳＩＣ等のＬＳＩは、機能、論理設計、回
路設計、レイアウト設計等を経て、フォトマスクパタン
作製用の図形データ（パタンデータとも言う）を作製
し、これを用いてフォトマスクを作製した後、フォトマ
スクのパタンをウエハ上に縮小投影露光等により転写し
て、半導体素子作製のプロセスを行うという数々の工程
を経て作製されるものである。フォトマスクは、一般に
は、上記図形データ（パタンデータ）を用い、電子ビー
ム露光装置あるいはエキシマ波長等のフォト露光装置を
用いて、フォトマスク用基板（フォトマスクブランクス
とも言う）の遮光膜上に配設された感光性レジストに露
光描画を行い、現像、エッチング工程等を経て、作製さ
れる。即ち、ガラス基板の一面に遮光性の金属薄膜を設
けたフォトマスク用基板の金属薄膜上に塗布、乾燥され
た感光性のレジスト上に、露光装置により電離放射線を
所定の領域のみに照射して潜像を形成し、感光性のレジ
ストを現像して、電離放射線の照射領域に対応した、所
望の形状のレジストパターン得た後、更に、レジストパ
ターンを耐エッチングレジストとして、金属薄膜をレジ
ストパターン形状に加工して、所望の金属薄膜パターン
を有するフォトマスクを得る。尚、フォトマスクのパタ
ンをウエハ上に縮小投影露光して、その絵柄を転写する
場合は、フォトマスクをレチクルマスクとも言う。
傾向から、ＡＳＩＣに代表される種々のＬＳｌには、ま
すます高集積化、高機能化が求められるようになってき
た。即ち、できるだけチップサイズを小さくして、高機
能を実現することがＡＳＩＣ等のＬＳＩには求められて
いる。上記ＡＳＩＣ等のＬＳＩは、機能、論理設計、回
路設計、レイアウト設計等を経て、フォトマスクパタン
作製用の図形データ（パタンデータとも言う）を作製
し、これを用いてフォトマスクを作製した後、フォトマ
スクのパタンをウエハ上に縮小投影露光等により転写し
て、半導体素子作製のプロセスを行うという数々の工程
を経て作製されるものである。フォトマスクは、一般に
は、上記図形データ（パタンデータ）を用い、電子ビー
ム露光装置あるいはエキシマ波長等のフォト露光装置を
用いて、フォトマスク用基板（フォトマスクブランクス
とも言う）の遮光膜上に配設された感光性レジストに露
光描画を行い、現像、エッチング工程等を経て、作製さ
れる。即ち、ガラス基板の一面に遮光性の金属薄膜を設
けたフォトマスク用基板の金属薄膜上に塗布、乾燥され
た感光性のレジスト上に、露光装置により電離放射線を
所定の領域のみに照射して潜像を形成し、感光性のレジ
ストを現像して、電離放射線の照射領域に対応した、所
望の形状のレジストパターン得た後、更に、レジストパ
ターンを耐エッチングレジストとして、金属薄膜をレジ
ストパターン形状に加工して、所望の金属薄膜パターン
を有するフォトマスクを得る。尚、フォトマスクのパタ
ンをウエハ上に縮小投影露光して、その絵柄を転写する
場合は、フォトマスクをレチクルマスクとも言う。
【０００３】このように、フォトマスクのパタンをウエ
ハ上に縮小投影露光等により転写して、ウエハ上に回路
パタンが形成されるが、ＬＳｌのますますの高集積化に
伴い、最近では、露光形状のサイズ（ウエハ上の露光サ
イズ）が更に微細化し、露光光の波長に近づく、あるい
は光の波長よりも小さくなってきため、フォトマスクの
パタンをウエハ上に縮小投影露光等により転写する際、
光近接効果と呼ばれる露光形状の歪みが発生するように
なり、設計条件により、フォトマスク上で同じ寸法のパ
タンでも同じ寸法でウエハ上に形成されないことがあ
る。このように、フォトマスクの図形パタンとこれに対
応したウエハ上に作製されるパタン（回路パタン）とに
差異が生じるようになってきたため、目的とするウエハ
上の図形形状に合せ、フォトマスクの形状を変化させて
おくことも必要になってきた。フォトマスク作製用の元
の図形データ（設計パタンデータと以下言う）に補正を
加えた図形データを用いることが必要になってきた。ま
た、通常のフォトマスク作製プロセスでは、用いられる
図形データとフォトマスク上の対応する図形との差異
も、問題になりはじめてきた。このように、半導体ウエ
ハ上への微細パタン作製に係わる設計パタンデータの補
正、フォトマスク製造に係わる設計パタンの補正が採ら
れるようになってきた。
ハ上に縮小投影露光等により転写して、ウエハ上に回路
パタンが形成されるが、ＬＳｌのますますの高集積化に
伴い、最近では、露光形状のサイズ（ウエハ上の露光サ
イズ）が更に微細化し、露光光の波長に近づく、あるい
は光の波長よりも小さくなってきため、フォトマスクの
パタンをウエハ上に縮小投影露光等により転写する際、
光近接効果と呼ばれる露光形状の歪みが発生するように
なり、設計条件により、フォトマスク上で同じ寸法のパ
タンでも同じ寸法でウエハ上に形成されないことがあ
る。このように、フォトマスクの図形パタンとこれに対
応したウエハ上に作製されるパタン（回路パタン）とに
差異が生じるようになってきたため、目的とするウエハ
上の図形形状に合せ、フォトマスクの形状を変化させて
おくことも必要になってきた。フォトマスク作製用の元
の図形データ（設計パタンデータと以下言う）に補正を
加えた図形データを用いることが必要になってきた。ま
た、通常のフォトマスク作製プロセスでは、用いられる
図形データとフォトマスク上の対応する図形との差異
も、問題になりはじめてきた。このように、半導体ウエ
ハ上への微細パタン作製に係わる設計パタンデータの補
正、フォトマスク製造に係わる設計パタンの補正が採ら
れるようになってきた。
【０００４】先ず、半導体ウエハ上への微細パタン作製
に係わる設計パタンデータの補正技術について、具体的
に、図に基づいて説明しておく。図３（ａ）は設計パタ
ンデータを図示したもので、図３（ｂ）は半導体製造露
光機の光源波長よりも小さいときの、と半導体ウエハ上
に形成されるパタンの例を示している。これは、光の回
折現象などにより、設計パタンの角や線幅に違いが出現
するものである。１９９０年代後半から、この違いを少
なくする技術が盛んに行われている。図６（ａ）は、従
来から適用されている設計パタンを補正した補正パタン
データを図示しており、図３（ａ）に示す設計パタンに
対し、図６の（ａ）のように補正を加えて補正設計パタ
ンデータとしたものである。この補正設計パタンデータ
を用いることにより、半導体ウエハ上のパタン形状は、
図６（ｂ）に示させるようなウエハ上の図形パタンのよ
うに所望の形状に近い形となる。更に、半導体ウエハ上
に設計パタンを形成させようとする際に、半導体露光単
位である個々のチップ内では、製造方法の要因により、
チップ内の位置により形成されるパタン形状にばらつき
が発生する。図３（ｂ）では図形１５３が位置の影響に
より細くなっている例を示している。半導体露光単位で
あるチップ内で発生するチツプの位置によるパタン形状
のばらつきに関しては、設計パタンの補正が難しいた
め、このばらつきを押さえるための設計パタンの補正が
適用されないことが一般的である。
に係わる設計パタンデータの補正技術について、具体的
に、図に基づいて説明しておく。図３（ａ）は設計パタ
ンデータを図示したもので、図３（ｂ）は半導体製造露
光機の光源波長よりも小さいときの、と半導体ウエハ上
に形成されるパタンの例を示している。これは、光の回
折現象などにより、設計パタンの角や線幅に違いが出現
するものである。１９９０年代後半から、この違いを少
なくする技術が盛んに行われている。図６（ａ）は、従
来から適用されている設計パタンを補正した補正パタン
データを図示しており、図３（ａ）に示す設計パタンに
対し、図６の（ａ）のように補正を加えて補正設計パタ
ンデータとしたものである。この補正設計パタンデータ
を用いることにより、半導体ウエハ上のパタン形状は、
図６（ｂ）に示させるようなウエハ上の図形パタンのよ
うに所望の形状に近い形となる。更に、半導体ウエハ上
に設計パタンを形成させようとする際に、半導体露光単
位である個々のチップ内では、製造方法の要因により、
チップ内の位置により形成されるパタン形状にばらつき
が発生する。図３（ｂ）では図形１５３が位置の影響に
より細くなっている例を示している。半導体露光単位で
あるチップ内で発生するチツプの位置によるパタン形状
のばらつきに関しては、設計パタンの補正が難しいた
め、このばらつきを押さえるための設計パタンの補正が
適用されないことが一般的である。
【０００５】次いで、フォトマスク製造に係わる設計パ
タンの補正について、図に基づいて説明しておく。図４
（ａ）は設計パタンデータを図示したもので、図４
（ｂ）は、これに対応したフォトマスク上に形成される
図形パタンの形状を示している。図４（ｂ）に示される
フォトマスク上のパタン形状の丸みや線幅のばらつき
は、設計パタンの図形配置やフォトマスク製造工程に依
存する。このため、このようなフォトマスク上に形成さ
れるパタン形状を設計パタン形状に近づけるため、図７
（ａ）に示されるように設計パタンを補正した補正設計
パタンデータの使用も提案されている。図７（ｂ）はこ
れに対応するフォトマスク上に形成される図形パタンの
形状を示している。更に、図４（ｂ）に示すように、フ
ォトマスク内では、製造方法の要因により、フォトマス
クの位置により形成されるパタン形状にばらつきが発生
するという課題が残る。フォトマスク製造で発生するフ
ォトマスクの位置によるパタン形状のばらつきに関して
は、設計パタンの補正が難しいため、半導体ウエハと同
様、このばらつきを押さえるための設計パタンの補正が
適用されないことが一般的である。
タンの補正について、図に基づいて説明しておく。図４
（ａ）は設計パタンデータを図示したもので、図４
（ｂ）は、これに対応したフォトマスク上に形成される
図形パタンの形状を示している。図４（ｂ）に示される
フォトマスク上のパタン形状の丸みや線幅のばらつき
は、設計パタンの図形配置やフォトマスク製造工程に依
存する。このため、このようなフォトマスク上に形成さ
れるパタン形状を設計パタン形状に近づけるため、図７
（ａ）に示されるように設計パタンを補正した補正設計
パタンデータの使用も提案されている。図７（ｂ）はこ
れに対応するフォトマスク上に形成される図形パタンの
形状を示している。更に、図４（ｂ）に示すように、フ
ォトマスク内では、製造方法の要因により、フォトマス
クの位置により形成されるパタン形状にばらつきが発生
するという課題が残る。フォトマスク製造で発生するフ
ォトマスクの位置によるパタン形状のばらつきに関して
は、設計パタンの補正が難しいため、半導体ウエハと同
様、このばらつきを押さえるための設計パタンの補正が
適用されないことが一般的である。
【０００６】目的のパタン形状に近いフォトマスクパタ
ン形状と目的に近い半導体ウエハパタン形状の両方を得
るためには、フォトマスク製造に係わる設計パタンの補
正技術と、半導体ウエハに係わる設計パタンの補正技術
の、両方の技術の適用が必要になるが、従来は、半導体
ウエハに係わる設計パタンの補正量が大きいことが一般
的であるため、先ず半導体ウエハに係わる設計パタンの
補正を適用し、続いてフォトマスクに係わる設計パタン
の補正を施していた。例えば、もともとの設計パタンを
図８（ａ）としたときに、半導体ウエハに係わる補正を
適用すると、図８（ｂ）のようになり、続いて、フォト
マスクに係わる補正を適用すると、図８（ｃ）のように
なる。この場合、もともとの設計パタンを４辺で囲まれ
たひとつの矩形と想定しただけでも、半導体ウエハに係
わる補正を適用すると図８（ｂ）のように２０辺の図形
となり、フォトマスクに係わる補正を適用すると、図８
（ｃ）のように１００辺の図形となる。しかし、このよ
うな補正は現実的でなく、実際の補正処理時間や補正後
のデータ量は莫大となることが想像でき、半導体ウエハ
に係わる補正とフォトマスクに係わる補正の両方を関連
つけた補正技術に関する報告すらない。しかし、今後
は、半導体ウエハ上に形成されるパタンがより微細化
し、従来の技術の延長線上で補正を施そうとする場合に
は、上記両方の補正がどうしても必要になってくる。
ン形状と目的に近い半導体ウエハパタン形状の両方を得
るためには、フォトマスク製造に係わる設計パタンの補
正技術と、半導体ウエハに係わる設計パタンの補正技術
の、両方の技術の適用が必要になるが、従来は、半導体
ウエハに係わる設計パタンの補正量が大きいことが一般
的であるため、先ず半導体ウエハに係わる設計パタンの
補正を適用し、続いてフォトマスクに係わる設計パタン
の補正を施していた。例えば、もともとの設計パタンを
図８（ａ）としたときに、半導体ウエハに係わる補正を
適用すると、図８（ｂ）のようになり、続いて、フォト
マスクに係わる補正を適用すると、図８（ｃ）のように
なる。この場合、もともとの設計パタンを４辺で囲まれ
たひとつの矩形と想定しただけでも、半導体ウエハに係
わる補正を適用すると図８（ｂ）のように２０辺の図形
となり、フォトマスクに係わる補正を適用すると、図８
（ｃ）のように１００辺の図形となる。しかし、このよ
うな補正は現実的でなく、実際の補正処理時間や補正後
のデータ量は莫大となることが想像でき、半導体ウエハ
に係わる補正とフォトマスクに係わる補正の両方を関連
つけた補正技術に関する報告すらない。しかし、今後
は、半導体ウエハ上に形成されるパタンがより微細化
し、従来の技術の延長線上で補正を施そうとする場合に
は、上記両方の補正がどうしても必要になってくる。
【０００７】
【発明が解決しようとする課題】最近では、マスクパタ
ンの微細化、高密度化が更に進み、元図形データと、フ
ォトマスク上に形成されるパタンとの違い、ウエハ上に
形成するウエハパタンとの違いを考慮する必要性が出て
きたため、半導体ウエハ上への微細パタン作製に係わる
設計パタンデータの補正とフォトマスク製造に係わる設
計パタンの補正の両方を関連つけた補正技術の実用化が
求められていた。本発明は、これに対応するもので、最
近の、マスクパタンの微細化、高密度化が進む中、半導
体ウエハ上への微細パタン作製に係わる設計パタンデー
タの補正とフォトマスク製造に係わる設計パタンの補正
の両方を関連つけた補正技術の実用レベルでを採り入れ
た半導体回路の設計パタンデータ補正方法を提供しよう
とするものである。即ち、扱うデータ量が膨大となら
ず、処理時間が実用的となる処理ができる半導体回路の
設計パタンデータ補正方法を提供しようとするものであ
る。同時に、このようなデータ補正が施された図形デー
タ（パタンデータ）を用いたフォトマスクとその検査方
法を提供しようとするものである。
ンの微細化、高密度化が更に進み、元図形データと、フ
ォトマスク上に形成されるパタンとの違い、ウエハ上に
形成するウエハパタンとの違いを考慮する必要性が出て
きたため、半導体ウエハ上への微細パタン作製に係わる
設計パタンデータの補正とフォトマスク製造に係わる設
計パタンの補正の両方を関連つけた補正技術の実用化が
求められていた。本発明は、これに対応するもので、最
近の、マスクパタンの微細化、高密度化が進む中、半導
体ウエハ上への微細パタン作製に係わる設計パタンデー
タの補正とフォトマスク製造に係わる設計パタンの補正
の両方を関連つけた補正技術の実用レベルでを採り入れ
た半導体回路の設計パタンデータ補正方法を提供しよう
とするものである。即ち、扱うデータ量が膨大となら
ず、処理時間が実用的となる処理ができる半導体回路の
設計パタンデータ補正方法を提供しようとするものであ
る。同時に、このようなデータ補正が施された図形デー
タ（パタンデータ）を用いたフォトマスクとその検査方
法を提供しようとするものである。
【０００８】
【課題を解決するための手段】本発明の半導体回路の設
計パタンデータ補正方法は、半導体回路用に設計された
設計パタンデータを用いて、これに対応する図形パタン
が形成されたフォトマスクから、フォトマスクの図形パ
タンを半導体ウエハ上に露光転写することによって半導
体ウエハ上に図形パタンを形成する半導体製造におけ
る、前記設計パタンデータの補正方法であって、（ａ）
パタンデータに対して違いの発生しない、あるいは違い
の非常に小さい忠実度の高いフォトマスクを用いて、特
定の半導体製造方法により、テストパタンデータ、ある
いは、テストパタンデータと設計パタンデータからなる
所定のパタンデータに対応する図形パタンを半導体ウエ
ハ上に形成し、半導体ウエハ上に形成された半導体ウエ
ハ図形パタンを測定することにより、前記所定のパタン
データと前記半導体ウエハ図形パタンの違いを抽出す
る、データ・ウエハ差異抽出ステップと、（ｂ）前記所
定のパタンデータを用い、特定のフォトマスク製造方法
により前記所定のパタンデータに対応する図形パタンを
フォトマスク上に形成し、フォトマスク上に形成された
フォトマスク図形パタンを測定することにより、前記所
定のパタンデータと前記フォトマスク図形パタンの違い
を抽出する、データ・マスク差異抽出ステップと、
（ｃ）データ・マスク差異抽出ステップと、データ・ウ
エハ差異抽出ステップとから抽出される差異情報を元
に、前記所定のパタンデータと、対応する半導体ウエハ
図形パタンとの差異が小さくなるように、所定パタンデ
ータの形状を変形する補正量を導き出す、補正量導出ス
テップと、（ｄ）補正量導出ステップから導き出された
補正量を用いて、設計パタンデータの形状を補正し、補
正された補正設計パタンデータを作成する補正適用ステ
ップと、を備えたことを特徴とするものである。尚、パ
タンデータに対して違いの発生しない、あるいは違いの
非常に小さい忠実度の高いフォトマスクとは、理想的に
製造されたものであり、実際には、通常の作業とは異な
る方法にて、非常に高精細にフォトマスクを製造して得
ることができる、理想的なフォトマスクを想定してい
る。
計パタンデータ補正方法は、半導体回路用に設計された
設計パタンデータを用いて、これに対応する図形パタン
が形成されたフォトマスクから、フォトマスクの図形パ
タンを半導体ウエハ上に露光転写することによって半導
体ウエハ上に図形パタンを形成する半導体製造におけ
る、前記設計パタンデータの補正方法であって、（ａ）
パタンデータに対して違いの発生しない、あるいは違い
の非常に小さい忠実度の高いフォトマスクを用いて、特
定の半導体製造方法により、テストパタンデータ、ある
いは、テストパタンデータと設計パタンデータからなる
所定のパタンデータに対応する図形パタンを半導体ウエ
ハ上に形成し、半導体ウエハ上に形成された半導体ウエ
ハ図形パタンを測定することにより、前記所定のパタン
データと前記半導体ウエハ図形パタンの違いを抽出す
る、データ・ウエハ差異抽出ステップと、（ｂ）前記所
定のパタンデータを用い、特定のフォトマスク製造方法
により前記所定のパタンデータに対応する図形パタンを
フォトマスク上に形成し、フォトマスク上に形成された
フォトマスク図形パタンを測定することにより、前記所
定のパタンデータと前記フォトマスク図形パタンの違い
を抽出する、データ・マスク差異抽出ステップと、
（ｃ）データ・マスク差異抽出ステップと、データ・ウ
エハ差異抽出ステップとから抽出される差異情報を元
に、前記所定のパタンデータと、対応する半導体ウエハ
図形パタンとの差異が小さくなるように、所定パタンデ
ータの形状を変形する補正量を導き出す、補正量導出ス
テップと、（ｄ）補正量導出ステップから導き出された
補正量を用いて、設計パタンデータの形状を補正し、補
正された補正設計パタンデータを作成する補正適用ステ
ップと、を備えたことを特徴とするものである。尚、パ
タンデータに対して違いの発生しない、あるいは違いの
非常に小さい忠実度の高いフォトマスクとは、理想的に
製造されたものであり、実際には、通常の作業とは異な
る方法にて、非常に高精細にフォトマスクを製造して得
ることができる、理想的なフォトマスクを想定してい
る。
【０００９】あるいは、本発明の半導体回路の設計パタ
ンデータ補正方法は、半導体回路用に設計された設計パ
タンデータを用いて、これに対応する図形パタンが形成
されたフォトマスクから、フォトマスクの図形パタンを
半導体ウエハ上に露光転写することによって半導体ウエ
ハ上に図形パタンを形成する半導体製造における、前記
設計パタンデータの補正方法であって、（Ａ）テストパ
タンデータ、あるいは、テストパタンデータと設計パタ
ンデータからなる所定のパタンデータに対応する半導体
ウエハ図形パタンを、フォトマスクがパタンデータに忠
実に製造されるという想定の、シミュレーションにより
求め、前記所定のパタンデータと、これに対応するシミ
ュレーション結果の半導体ウエハ図形パタンとの違いを
抽出する、データ・ウエハ差異抽出ステップ（Ｂ）前記
所定のパタンデータを用い、特定のフォトマスク製造方
法により前記所定のパタンデータに対応する図形パタン
をフォトマスク上に形成し、フォトマスク上に形成され
たフォトマスク図形パタンを測定することにより、前記
所定のパタンデータと前記フォトマスク図形パタンの違
いを抽出する、データ・マスク差異抽出ステップと、
（Ｃ）データ・マスク差異抽出ステップと、データ・ウ
エハ差異抽出ステップとから抽出される差異情報を元
に、前記所定のパタンデータと、対応する半導体ウエハ
図形パタンとの差異が小さくなるように、所定パタンデ
ータの形状を変形する補正量を導き出す、補正量導出ス
テップと、（Ｄ）補正量導出ステップから導き出された
補正量を用いて、設計パタンデータの形状を補正し、補
正された補正設計パタンデータを作成する補正適用ステ
ップと、を備えたことを特徴とするものである。
ンデータ補正方法は、半導体回路用に設計された設計パ
タンデータを用いて、これに対応する図形パタンが形成
されたフォトマスクから、フォトマスクの図形パタンを
半導体ウエハ上に露光転写することによって半導体ウエ
ハ上に図形パタンを形成する半導体製造における、前記
設計パタンデータの補正方法であって、（Ａ）テストパ
タンデータ、あるいは、テストパタンデータと設計パタ
ンデータからなる所定のパタンデータに対応する半導体
ウエハ図形パタンを、フォトマスクがパタンデータに忠
実に製造されるという想定の、シミュレーションにより
求め、前記所定のパタンデータと、これに対応するシミ
ュレーション結果の半導体ウエハ図形パタンとの違いを
抽出する、データ・ウエハ差異抽出ステップ（Ｂ）前記
所定のパタンデータを用い、特定のフォトマスク製造方
法により前記所定のパタンデータに対応する図形パタン
をフォトマスク上に形成し、フォトマスク上に形成され
たフォトマスク図形パタンを測定することにより、前記
所定のパタンデータと前記フォトマスク図形パタンの違
いを抽出する、データ・マスク差異抽出ステップと、
（Ｃ）データ・マスク差異抽出ステップと、データ・ウ
エハ差異抽出ステップとから抽出される差異情報を元
に、前記所定のパタンデータと、対応する半導体ウエハ
図形パタンとの差異が小さくなるように、所定パタンデ
ータの形状を変形する補正量を導き出す、補正量導出ス
テップと、（Ｄ）補正量導出ステップから導き出された
補正量を用いて、設計パタンデータの形状を補正し、補
正された補正設計パタンデータを作成する補正適用ステ
ップと、を備えたことを特徴とするものである。
【００１０】本発明のフォトマスクは、上記補正適用ス
テップにおいて作成された補正設計パタンデータを用い
て、作製されたことを特徴とするものである。
テップにおいて作成された補正設計パタンデータを用い
て、作製されたことを特徴とするものである。
【００１１】本発明のフォトマスク検査用パタンデータ
作製方法は、上記における補正適用ステップにおいて作
成された補正設計パタンデータを用いて、作製されたフ
ォトマスクを検査するための、検査用パタンデータ作製
方法であって、（ｅ）請求項１ないし２の、データ・マ
スク差異抽出ステップから抽出された情報から、フォト
マスクパタンのパタンデータに対する変形量を抽出する
フォトマスクパタン変形量抽出ステップと、（ｆ）請求
項１ないし２の、補正適用ステップにおいて、作成され
た補正設計パタンデータに対して、フォトマスクパタン
変形量抽出ステップにより抽出された変形量を基に、設
計パタンデータを変形させた、変形設計パタンデータを
作成する変形パタンデータ作成ステップと、（ｇ）変形
パタンデータ作成ステップにより作成された、変形設計
パタン（データ）から、補正設計パタンデータを用い
て、作製されたフォトマスクを検査するための、検査デ
ータを作成する検査データ作成ステップとを有すること
を特徴とするものである。
作製方法は、上記における補正適用ステップにおいて作
成された補正設計パタンデータを用いて、作製されたフ
ォトマスクを検査するための、検査用パタンデータ作製
方法であって、（ｅ）請求項１ないし２の、データ・マ
スク差異抽出ステップから抽出された情報から、フォト
マスクパタンのパタンデータに対する変形量を抽出する
フォトマスクパタン変形量抽出ステップと、（ｆ）請求
項１ないし２の、補正適用ステップにおいて、作成され
た補正設計パタンデータに対して、フォトマスクパタン
変形量抽出ステップにより抽出された変形量を基に、設
計パタンデータを変形させた、変形設計パタンデータを
作成する変形パタンデータ作成ステップと、（ｇ）変形
パタンデータ作成ステップにより作成された、変形設計
パタン（データ）から、補正設計パタンデータを用い
て、作製されたフォトマスクを検査するための、検査デ
ータを作成する検査データ作成ステップとを有すること
を特徴とするものである。
【００１２】本発明のフォトマスク検査方法は、上記に
より作成された、フォトマスク検査用パタンデータを用
い、これと比較することにより、上記における補正適用
ステップにおいて、作成された補正設計パタンデータを
用いて作製されたフォトマスクを検査することを特徴と
するものである。
より作成された、フォトマスク検査用パタンデータを用
い、これと比較することにより、上記における補正適用
ステップにおいて、作成された補正設計パタンデータを
用いて作製されたフォトマスクを検査することを特徴と
するものである。
【００１３】
【作用】本発明の半導体回路の設計パタン（データ）補
正方法は、このような構成にすることにより、最近の、
マスクパタンの微細化、高密度化が進む中、半導体ウエ
ハ上への微細パタン作製に係わる設計パタンデータの補
正とフォトマスク製造に係わる設計パタンの補正の両方
を関連つけた補正技術を、実用レベルで採り入れた半導
体回路の設計パタンデータ補正方法の提供を可能とする
ものである。即ち、扱うデータ量が膨大とならず、処理
時間が実用的となる処理ができる半導体回路の設計パタ
ンデータ補正方法の提供とするものである。詳しくは、
設計パタンデータと半導体ウエハ上に形成される図形パ
タンの違いと、設計パタンデータとフォトマスク上に形
成される図形パタンの違いを合わせ込むため、シミュレ
ーションなどによる設計パタンデータとフォトマスク上
に形成される図形パタンの違いの無い理想フォトマスク
を前提としないため、フォトマスク製造負荷が軽減す
る。また、理想フォトマスクを製造するための補正を施
す必要が無くなり、現実的なデータ容量と処理時間で実
現できうる。
正方法は、このような構成にすることにより、最近の、
マスクパタンの微細化、高密度化が進む中、半導体ウエ
ハ上への微細パタン作製に係わる設計パタンデータの補
正とフォトマスク製造に係わる設計パタンの補正の両方
を関連つけた補正技術を、実用レベルで採り入れた半導
体回路の設計パタンデータ補正方法の提供を可能とする
ものである。即ち、扱うデータ量が膨大とならず、処理
時間が実用的となる処理ができる半導体回路の設計パタ
ンデータ補正方法の提供とするものである。詳しくは、
設計パタンデータと半導体ウエハ上に形成される図形パ
タンの違いと、設計パタンデータとフォトマスク上に形
成される図形パタンの違いを合わせ込むため、シミュレ
ーションなどによる設計パタンデータとフォトマスク上
に形成される図形パタンの違いの無い理想フォトマスク
を前提としないため、フォトマスク製造負荷が軽減す
る。また、理想フォトマスクを製造するための補正を施
す必要が無くなり、現実的なデータ容量と処理時間で実
現できうる。
【００１４】本発明のフォトマスク検査用パタンデータ
作製方法は、このような構成にすることにより、設計パ
タンデータの補正を盛り込んだ、上記本発明の半導体回
路の設計パタンデータ補正方法により作成された補正設
計パタンデータにより、作製されるフォトマスクの検査
用データの提供を可能とし、結局、元の設計パタンデー
タに忠実な目的とするウエハ上の図形パタンを形成でき
る、フォトマスクの作製とその検査工程を確立でき、こ
のようなフォトマスクの製造を実用レベルのものとして
いる。
作製方法は、このような構成にすることにより、設計パ
タンデータの補正を盛り込んだ、上記本発明の半導体回
路の設計パタンデータ補正方法により作成された補正設
計パタンデータにより、作製されるフォトマスクの検査
用データの提供を可能とし、結局、元の設計パタンデー
タに忠実な目的とするウエハ上の図形パタンを形成でき
る、フォトマスクの作製とその検査工程を確立でき、こ
のようなフォトマスクの製造を実用レベルのものとして
いる。
【００１５】
【発明の実施の形態】本発明の半導体回路の設計パタン
（データ）補正方法の実施の形態の１例を、図に基づい
て説明する。図１は、本発明の半導体回路の設計パタン
データ補正方法の実施の形態の第１の例のフローと、フ
ォトマスクの検査データ作製工程例を示した図で、図２
は、本発明の半導体回路の設計パタンデータ補正方法の
実施の形態の第２の例のフローと、フォトマスクの検査
データ作製工程例を示した図で、図３はパタンデータと
ウエハ図形パタンの差異を説明するための図で、図４は
パタンデータとフォトマスク図形パタンの差異を説明す
るための図で、図５はデータ・ウエハの差異とデータ・
マスクの差異の合せ込み、および補正設計パタンデー
タ、検査用データを説明するための図である。図１、図
２中、Ｓ１１０〜Ｓ１８０、Ｓ２１０〜Ｓ２８０は、処
理ステップを示す。図１〜図５中、１４１〜１４３は個
別のパタンデータを図示したもので、１５１〜１５３は
（ウエハ上の）図形パタン、１６１〜１６３は個別パタ
ンデータと対応するウエハ図形パタンの差異を示したも
ので、１７１〜１７３は（フォトマスク上の）図形パタ
ン、１８１〜１８３は個別パタンデータと対応するフォ
トマスクの図形パタンの差異を示したもので、１９１〜
１９３は個別パタンデータと対応するデータ・ウエハの
差異とデータ・マスクの差異の合せ込みを示したもの
で、２２１〜２２３、２３１〜２３３は個別の補正され
たパタンデータを図示したもの２５０は補助パタン部で
ある。
（データ）補正方法の実施の形態の１例を、図に基づい
て説明する。図１は、本発明の半導体回路の設計パタン
データ補正方法の実施の形態の第１の例のフローと、フ
ォトマスクの検査データ作製工程例を示した図で、図２
は、本発明の半導体回路の設計パタンデータ補正方法の
実施の形態の第２の例のフローと、フォトマスクの検査
データ作製工程例を示した図で、図３はパタンデータと
ウエハ図形パタンの差異を説明するための図で、図４は
パタンデータとフォトマスク図形パタンの差異を説明す
るための図で、図５はデータ・ウエハの差異とデータ・
マスクの差異の合せ込み、および補正設計パタンデー
タ、検査用データを説明するための図である。図１、図
２中、Ｓ１１０〜Ｓ１８０、Ｓ２１０〜Ｓ２８０は、処
理ステップを示す。図１〜図５中、１４１〜１４３は個
別のパタンデータを図示したもので、１５１〜１５３は
（ウエハ上の）図形パタン、１６１〜１６３は個別パタ
ンデータと対応するウエハ図形パタンの差異を示したも
ので、１７１〜１７３は（フォトマスク上の）図形パタ
ン、１８１〜１８３は個別パタンデータと対応するフォ
トマスクの図形パタンの差異を示したもので、１９１〜
１９３は個別パタンデータと対応するデータ・ウエハの
差異とデータ・マスクの差異の合せ込みを示したもの
で、２２１〜２２３、２３１〜２３３は個別の補正され
たパタンデータを図示したもの２５０は補助パタン部で
ある。
【００１６】はじめに、本発明の半導体回路の設計パタ
ンデータ補正方法の実施の形態の第１の例を図１に基づ
いて説明する。本例は、半導体回路用に設計された設計
パタンデータを用いて、これに対応する図形パタンが形
成されたフォトマスクから、フォトマスクの図形パタン
を半導体ウエハ上に露光転写することによって半導体ウ
エハ上に図形パタンを形成する半導体製造における、前
記設計パタンデータの補正方法である。そして、パタン
データに対して違いの発生しない、あるいは違いの非常
に小さい忠実度の高いフォトマスクである理想フォトマ
スクを用いて、特定の半導体製造方法により、テストパ
タンデータ、あるいは、テストパタンデータと設計パタ
ンデータからなる所定のパタンデータに対応する図形パ
タンを半導体ウエハ上に形成し、半導体ウエハ上に形成
された半導体ウエハ図形パタンを測定することにより、
前記所定のパタンデータと前記半導体ウエハ図形パタン
の違いを抽出する、データ・ウエハ差異抽出ステップ
（Ｓ１１０）と、前記所定のパタンデータを用い、特定
のフォトマスク製造方法により前記所定のパタンデータ
に対応する図形パタンをフォトマスク上に形成し、フォ
トマスク上に形成されたフォトマスク図形パタンを測定
することにより、前記所定のパタンデータと前記フォト
マスク図形パタンの違いを抽出する、データ・マスク差
異抽出ステップ（Ｓ１２０）と、データ・マスク差異抽
出ステップと、データ・ウエハ差異抽出ステップとから
抽出される差異情報を元に、前記所定のパタンデータ
と、対応する半導体ウエハ図形パタンとの差異が小さく
なるように、所定パタンデータの形状を変形する補正量
を導き出す、補正量導出ステップ（Ｓ１３０）と、補正
量導出ステップから導き出された補正量を用いて、設計
パタンデータの形状を補正し、補正された補正設計パタ
ンデータを作成する補正適用ステップ（Ｓ１４０）と、
を備えている。
ンデータ補正方法の実施の形態の第１の例を図１に基づ
いて説明する。本例は、半導体回路用に設計された設計
パタンデータを用いて、これに対応する図形パタンが形
成されたフォトマスクから、フォトマスクの図形パタン
を半導体ウエハ上に露光転写することによって半導体ウ
エハ上に図形パタンを形成する半導体製造における、前
記設計パタンデータの補正方法である。そして、パタン
データに対して違いの発生しない、あるいは違いの非常
に小さい忠実度の高いフォトマスクである理想フォトマ
スクを用いて、特定の半導体製造方法により、テストパ
タンデータ、あるいは、テストパタンデータと設計パタ
ンデータからなる所定のパタンデータに対応する図形パ
タンを半導体ウエハ上に形成し、半導体ウエハ上に形成
された半導体ウエハ図形パタンを測定することにより、
前記所定のパタンデータと前記半導体ウエハ図形パタン
の違いを抽出する、データ・ウエハ差異抽出ステップ
（Ｓ１１０）と、前記所定のパタンデータを用い、特定
のフォトマスク製造方法により前記所定のパタンデータ
に対応する図形パタンをフォトマスク上に形成し、フォ
トマスク上に形成されたフォトマスク図形パタンを測定
することにより、前記所定のパタンデータと前記フォト
マスク図形パタンの違いを抽出する、データ・マスク差
異抽出ステップ（Ｓ１２０）と、データ・マスク差異抽
出ステップと、データ・ウエハ差異抽出ステップとから
抽出される差異情報を元に、前記所定のパタンデータ
と、対応する半導体ウエハ図形パタンとの差異が小さく
なるように、所定パタンデータの形状を変形する補正量
を導き出す、補正量導出ステップ（Ｓ１３０）と、補正
量導出ステップから導き出された補正量を用いて、設計
パタンデータの形状を補正し、補正された補正設計パタ
ンデータを作成する補正適用ステップ（Ｓ１４０）と、
を備えている。
【００１７】説明を分かり易くするため、図３（ａ）に
図示されるパタンデータを設計データとし、これを補正
した補正設計パタンデータを作製し、作製された補正設
計パタンデータを用いて、フォトマスク上に図形パタン
を形成する場合について、本例を更に説明する。先ず、
データ・ウエハ差異抽出ステップ（Ｓ１１０）を行な
う。パタンデータと対応するウエハ図形パタンとの差異
を抽出する。ここでは、半導体ウエハ製造に用いられる
フォトマスクは、理想的に製造されたものであり、実際
には非常に高精細にフォトマスクを製造して得ることが
でき、理想的なフォトマスクを想定している。このよう
なフォトマスクは、通常の作業とは異なる方法にて作製
される。図３（ａ）に示すパタンデータを用いた場合、
ウエハ上の対応する図形データは図３（ｂ）のようにな
る。それぞれ角が丸まり、長さが縮み、場所あるいは図
形配置構成によっては図形１５３のようにパタン幅に違
いが発生する。理想的なフォトマスクを想定し、図３
（ａ）に示すパタンデータと図３（ｂ）に示すウエハ上
の対応する図形データとの差異は、図３（ｃ）のように
なる。
図示されるパタンデータを設計データとし、これを補正
した補正設計パタンデータを作製し、作製された補正設
計パタンデータを用いて、フォトマスク上に図形パタン
を形成する場合について、本例を更に説明する。先ず、
データ・ウエハ差異抽出ステップ（Ｓ１１０）を行な
う。パタンデータと対応するウエハ図形パタンとの差異
を抽出する。ここでは、半導体ウエハ製造に用いられる
フォトマスクは、理想的に製造されたものであり、実際
には非常に高精細にフォトマスクを製造して得ることが
でき、理想的なフォトマスクを想定している。このよう
なフォトマスクは、通常の作業とは異なる方法にて作製
される。図３（ａ）に示すパタンデータを用いた場合、
ウエハ上の対応する図形データは図３（ｂ）のようにな
る。それぞれ角が丸まり、長さが縮み、場所あるいは図
形配置構成によっては図形１５３のようにパタン幅に違
いが発生する。理想的なフォトマスクを想定し、図３
（ａ）に示すパタンデータと図３（ｂ）に示すウエハ上
の対応する図形データとの差異は、図３（ｃ）のように
なる。
【００１８】一方、データ・マスク差異抽出ステップ
（Ｓ１２０）を行なう。パタンデータと対応するフォト
マスク図形パタンとの差異を抽出する。ここでは、図４
（ａ）に示すパタンデータ（図３（ａ）と同じ）を用
い、特定のフォトマスク製造方法により、これに対応す
る図形パタンをフォトマスク上に形成し、フォトマスク
上に形成されたフォトマスク図形パタンを測定すること
により、パタンデータとフォトマスク図形パタンの違い
を抽出する。図４（ａ）に示すパタンデータを用いた場
合、フォトマスク上の対応する図形データは図４（ｂ）
のようになる。それぞれ、角の丸みが発生し、場所ある
いは図形配置構成によっては、図形パタンの幅に違いが
生じる。そして、図４（ａ）に示すパタンデータと図４
（ｂ）に示すフォトマスク上の対応する図形データとの
差異は、図４（ｃ）のようになる。
（Ｓ１２０）を行なう。パタンデータと対応するフォト
マスク図形パタンとの差異を抽出する。ここでは、図４
（ａ）に示すパタンデータ（図３（ａ）と同じ）を用
い、特定のフォトマスク製造方法により、これに対応す
る図形パタンをフォトマスク上に形成し、フォトマスク
上に形成されたフォトマスク図形パタンを測定すること
により、パタンデータとフォトマスク図形パタンの違い
を抽出する。図４（ａ）に示すパタンデータを用いた場
合、フォトマスク上の対応する図形データは図４（ｂ）
のようになる。それぞれ、角の丸みが発生し、場所ある
いは図形配置構成によっては、図形パタンの幅に違いが
生じる。そして、図４（ａ）に示すパタンデータと図４
（ｂ）に示すフォトマスク上の対応する図形データとの
差異は、図４（ｃ）のようになる。
【００１９】次いで、図３（ａ）に示す（図４（ａ）と
同じ）パタンデータと、対応する半導体ウエハ図形パタ
ンとの差異が小さくなるように、図３（ａ）に示す（図
４（ａ）と同じ）パタンデータの形状を変形する補正量
を導き出す、補正量導出ステップ（Ｓ１３０）を行な
う。データ・マスク差異抽出ステップ（Ｓ１２０）によ
り得られた図５（ｂ）（図４（ｃ）と同じ）に示す、パ
タンデータとフォトマスク上の対応する図形データとの
差異と、図５（ａ）（図３（ｃ）と同じ）に示す、パタ
ンデータとウエハ上の対応する図形データとの差異と
の、合せ込みを行い、図５（ｃ）に示す図形データ（合
せ込み図形データと言う）と、重複情報を合せ込み処理
情報として得る。図５（ｃ）における各図は、図５
（ａ）、図５（ｂ）のＯＲ表示である。図５（ａ）の図
形パタンと図５（ｂ）の図形パタンとが重複する箇所も
得る。１９１は設計パタンデータの１４１の長手方向に
沿う両端部が、ウエハ上で細り、角部が丸まることを示
している。１９３は設計パタンデータの１４３の長手方
向に沿う端部の一方（図５（ｃ）のｐ１側）が細り、角
部が丸まることを示している。１９２、１９３の角部で
は、図５（ａ）の図形パタンと図５（ｂ）の図形パタン
とが重複しており、これらの角部は１９１の角部に比べ
より丸まることが、重複情報より分かる。ＯＲ表示の図
形情報、重複情報より、予め決められたルールに従い、
補正が必要な各箇所に補正量を決める。実際には、デー
タ・ウエハ差異とデータ・マスク差異の重み付けが１：
１ではなく、半導体ウエハ上に形成されるパタン寸法へ
の影響などを考慮して重み付けを設定する必要がある。
同じ）パタンデータと、対応する半導体ウエハ図形パタ
ンとの差異が小さくなるように、図３（ａ）に示す（図
４（ａ）と同じ）パタンデータの形状を変形する補正量
を導き出す、補正量導出ステップ（Ｓ１３０）を行な
う。データ・マスク差異抽出ステップ（Ｓ１２０）によ
り得られた図５（ｂ）（図４（ｃ）と同じ）に示す、パ
タンデータとフォトマスク上の対応する図形データとの
差異と、図５（ａ）（図３（ｃ）と同じ）に示す、パタ
ンデータとウエハ上の対応する図形データとの差異と
の、合せ込みを行い、図５（ｃ）に示す図形データ（合
せ込み図形データと言う）と、重複情報を合せ込み処理
情報として得る。図５（ｃ）における各図は、図５
（ａ）、図５（ｂ）のＯＲ表示である。図５（ａ）の図
形パタンと図５（ｂ）の図形パタンとが重複する箇所も
得る。１９１は設計パタンデータの１４１の長手方向に
沿う両端部が、ウエハ上で細り、角部が丸まることを示
している。１９３は設計パタンデータの１４３の長手方
向に沿う端部の一方（図５（ｃ）のｐ１側）が細り、角
部が丸まることを示している。１９２、１９３の角部で
は、図５（ａ）の図形パタンと図５（ｂ）の図形パタン
とが重複しており、これらの角部は１９１の角部に比べ
より丸まることが、重複情報より分かる。ＯＲ表示の図
形情報、重複情報より、予め決められたルールに従い、
補正が必要な各箇所に補正量を決める。実際には、デー
タ・ウエハ差異とデータ・マスク差異の重み付けが１：
１ではなく、半導体ウエハ上に形成されるパタン寸法へ
の影響などを考慮して重み付けを設定する必要がある。
【００２０】次いで、設計パタンデータの形状を補正
し、補正された補正設計パタンデータを作成する補正適
用ステップ（Ｓ１４０）を行なう。補正量導出ステップ
（Ｓ１３０）にて導き出された補正量を用いて、設計パ
タンデータの補正が必要な各箇所に補正を施し、補正さ
れた補正設計パタンデータを得る。補正設計パタンデー
タは、図５（ｄ）のようになる。尚、図５（ｄ）では、
図５の（ｃ）に示す差異の合わせ込みにより、求められ
た面積を元に、設計パタンの頂点の丸みについては、頂
点方向に矩形を付加し、設計パタンの長辺の位置が移動
して細くなる差異については、長辺の位置を太くなる補
正を加えている。実際には、補正方法は補正方法と補正
効果の関係により決定するもので、設計規則やフォトマ
スク製造方法や半導体ウエハ製造方法に依存する。この
ようにして得られた補正設計パタンデータを用い、フォ
トマスクを作製し（Ｓ１５０）、更に作製されたフォト
マスクを用い、ウエハ上に所望の図形パタンを得る（Ｓ
１６０）ことができる。
し、補正された補正設計パタンデータを作成する補正適
用ステップ（Ｓ１４０）を行なう。補正量導出ステップ
（Ｓ１３０）にて導き出された補正量を用いて、設計パ
タンデータの補正が必要な各箇所に補正を施し、補正さ
れた補正設計パタンデータを得る。補正設計パタンデー
タは、図５（ｄ）のようになる。尚、図５（ｄ）では、
図５の（ｃ）に示す差異の合わせ込みにより、求められ
た面積を元に、設計パタンの頂点の丸みについては、頂
点方向に矩形を付加し、設計パタンの長辺の位置が移動
して細くなる差異については、長辺の位置を太くなる補
正を加えている。実際には、補正方法は補正方法と補正
効果の関係により決定するもので、設計規則やフォトマ
スク製造方法や半導体ウエハ製造方法に依存する。この
ようにして得られた補正設計パタンデータを用い、フォ
トマスクを作製し（Ｓ１５０）、更に作製されたフォト
マスクを用い、ウエハ上に所望の図形パタンを得る（Ｓ
１６０）ことができる。
【００２１】上記のように、補正設計パタンデータを得
ることができるが、作製するウエハ上図形パタンは、種
々雑多で、その設計パタンデータのデータ量も多い。こ
のため、ウエハ上に種々の図形パタンに形成することを
想定した、テストパタンデータを用い、これより補正量
を求め、設計パタンデータと、テストパタンデータ使用
により得られた補正量から、設計パタンデータを補正し
た補正設計パタンデータを得ることが、実用レベルでは
好ましい。
ることができるが、作製するウエハ上図形パタンは、種
々雑多で、その設計パタンデータのデータ量も多い。こ
のため、ウエハ上に種々の図形パタンに形成することを
想定した、テストパタンデータを用い、これより補正量
を求め、設計パタンデータと、テストパタンデータ使用
により得られた補正量から、設計パタンデータを補正し
た補正設計パタンデータを得ることが、実用レベルでは
好ましい。
【００２２】次に、本発明の半導体回路の設計パタンデ
ータ補正方法の実施の形態の第２の例を図２に基づいて
簡単に説明する。本例も、第１の例と同様、半導体回路
用に設計された設計パタンデータを用いて、これに対応
する図形パタンが形成されたフォトマスクから、フォト
マスクの図形パタンを半導体ウエハ上に露光転写するこ
とによって半導体ウエハ上に図形パタンを形成する半導
体製造における、前記設計パタンデータの補正方法であ
るが、本例は、第１の例と、データ・ウエハ差異抽出ス
テップの内容が異なる。それ以外は、第１の例と同じで
ある。本例におけるデータ・ウエハ差異抽出ステップ
は、所定の（パタンデータに対応する半導体ウエハ図形
パタンを、フォトマスクがパタンデータに忠実に製造さ
れるという想定の、シミュレーションにより求める。そ
して、所定のパタンデータと、これに対応するシミュレ
ーション結果の半導体ウエハ図形パタンとの違いを抽出
する。本例においても、第１の例と同様、所定のパタン
データとしては、データ・ウエハ差異抽出ステップ（Ｓ
２１０）、データ・マスク差異抽出ステップ（Ｓ２２
０）において、テストパタンデータを用い、これより、
補正量を導き出し、設計パタンデータに補正を施す方法
が、実用レベルで好ましい。他は、第１の例と同じで、
説明を省く。
ータ補正方法の実施の形態の第２の例を図２に基づいて
簡単に説明する。本例も、第１の例と同様、半導体回路
用に設計された設計パタンデータを用いて、これに対応
する図形パタンが形成されたフォトマスクから、フォト
マスクの図形パタンを半導体ウエハ上に露光転写するこ
とによって半導体ウエハ上に図形パタンを形成する半導
体製造における、前記設計パタンデータの補正方法であ
るが、本例は、第１の例と、データ・ウエハ差異抽出ス
テップの内容が異なる。それ以外は、第１の例と同じで
ある。本例におけるデータ・ウエハ差異抽出ステップ
は、所定の（パタンデータに対応する半導体ウエハ図形
パタンを、フォトマスクがパタンデータに忠実に製造さ
れるという想定の、シミュレーションにより求める。そ
して、所定のパタンデータと、これに対応するシミュレ
ーション結果の半導体ウエハ図形パタンとの違いを抽出
する。本例においても、第１の例と同様、所定のパタン
データとしては、データ・ウエハ差異抽出ステップ（Ｓ
２１０）、データ・マスク差異抽出ステップ（Ｓ２２
０）において、テストパタンデータを用い、これより、
補正量を導き出し、設計パタンデータに補正を施す方法
が、実用レベルで好ましい。他は、第１の例と同じで、
説明を省く。
【００２３】次に、第１の例あるいは第２の例における
補正設計パタンデータにより作製されたフォトマスクを
比較検査するための検査データ工程を図１に基づいて、
簡単に説明しておく。上記のようにして、補正設計パタ
ンデータ（Ｓ１４２あるいはＳ２４２）が作製され、作
製された補正設計パタンデータを用いて、フォトマスク
（Ｓ１５０あるいはＳ２５０）が作製されるが、検査デ
ータ（Ｓ１７３あるいはＳ２７３）は以下のようにし
て、作製される。先ず、第１の例あるいは第２の例にお
けるデータ・マスク差異抽出ステップ（Ｓ１２０あるい
はＳ２２０）から抽出された情報から、フォトマスクパ
タンのパタンデータに対する変形量を抽出する。（Ｓ１
７１、Ｓ２７１）次いで、第１の例あるいは第２の例に
おける補正適用ステップ（Ｓ１４０あるいはＳ２４０）
において、作成された補正設計パタンデータに対して、
フォトマスクパタン変形量抽出ステップにより抽出され
た変形量を基に、設計パタンデータを変形させた、変形
設計パタンデータを作成する。（Ｓ１７２、Ｓ２７２）
次いで、作成された、変形設計パタン（データ）から、
補正設計パタンデータを用いて、作製されたフォトマス
クを検査するための、検査データを作成することができ
る。上述したように、フォトマスクと半導体ウェーハに
出現する差異を考慮した形で設計パタンを補正している
ため、フォトマスクを検査をするための比較パタンは補
正設計パタンではなく、データ・ウエハ差異のみを考慮
したパタンとする必要がある。図５（ｅ）は、図５
（ｄ）の補正設計パタンに対応した、フォトマスクを検
査するためのパタン例を示している。図５（ｅ）のパタ
ンは、図５（ｄ）と比較して２３１のようにフォトマス
クに形成されるパタンが細くなる場合、図５（ｄ）の２
２１に示されるように補正設計パタンは太くしてフォト
マスク上に形成されるパタンを補正しているため、補正
前の太さと比較する必要がある。尚、図５（ｂ）（図４
（ｃ））に示される設計パタンとフォトマスクパタンの
差異として現れる角のわずかな丸まりに関しては、検査
を行う場合、検査装置のアルゴリズムにより吸収される
ため、問題は発生しない。
補正設計パタンデータにより作製されたフォトマスクを
比較検査するための検査データ工程を図１に基づいて、
簡単に説明しておく。上記のようにして、補正設計パタ
ンデータ（Ｓ１４２あるいはＳ２４２）が作製され、作
製された補正設計パタンデータを用いて、フォトマスク
（Ｓ１５０あるいはＳ２５０）が作製されるが、検査デ
ータ（Ｓ１７３あるいはＳ２７３）は以下のようにし
て、作製される。先ず、第１の例あるいは第２の例にお
けるデータ・マスク差異抽出ステップ（Ｓ１２０あるい
はＳ２２０）から抽出された情報から、フォトマスクパ
タンのパタンデータに対する変形量を抽出する。（Ｓ１
７１、Ｓ２７１）次いで、第１の例あるいは第２の例に
おける補正適用ステップ（Ｓ１４０あるいはＳ２４０）
において、作成された補正設計パタンデータに対して、
フォトマスクパタン変形量抽出ステップにより抽出され
た変形量を基に、設計パタンデータを変形させた、変形
設計パタンデータを作成する。（Ｓ１７２、Ｓ２７２）
次いで、作成された、変形設計パタン（データ）から、
補正設計パタンデータを用いて、作製されたフォトマス
クを検査するための、検査データを作成することができ
る。上述したように、フォトマスクと半導体ウェーハに
出現する差異を考慮した形で設計パタンを補正している
ため、フォトマスクを検査をするための比較パタンは補
正設計パタンではなく、データ・ウエハ差異のみを考慮
したパタンとする必要がある。図５（ｅ）は、図５
（ｄ）の補正設計パタンに対応した、フォトマスクを検
査するためのパタン例を示している。図５（ｅ）のパタ
ンは、図５（ｄ）と比較して２３１のようにフォトマス
クに形成されるパタンが細くなる場合、図５（ｄ）の２
２１に示されるように補正設計パタンは太くしてフォト
マスク上に形成されるパタンを補正しているため、補正
前の太さと比較する必要がある。尚、図５（ｂ）（図４
（ｃ））に示される設計パタンとフォトマスクパタンの
差異として現れる角のわずかな丸まりに関しては、検査
を行う場合、検査装置のアルゴリズムにより吸収される
ため、問題は発生しない。
【００２４】
【発明の効果】本発明は、上記のように、最近の、マス
クパタンの微細化、高密度化が進む中、半導体ウエハ上
への微細パタン作製に係わる設計パタンデータの補正と
フォトマスク製造に係わる設計パタンの補正の両方を関
連つけた補正技術の実用レベルでを採り入れた半導体回
路の設計パタンデータ補正方法の提供を可能とした。即
ち、扱うデータ量が膨大とならず、処理時間が実用的と
なる処理ができる半導体回路の設計パタンデータ補正方
法の提供を可能とした。同時に、このようなデータ補正
が施された図形データ（パタンデータ）を用いたフォト
マスクとその検査方法の提供を可能とした。これによ
り、元の設計パタンデータに忠実な目的とするウエハ上
の図形パタンを形成できる、フォトマスクの作製とその
検査工程を確立でき、このようなフォトマスクの製造を
実用レベルのものとした。
クパタンの微細化、高密度化が進む中、半導体ウエハ上
への微細パタン作製に係わる設計パタンデータの補正と
フォトマスク製造に係わる設計パタンの補正の両方を関
連つけた補正技術の実用レベルでを採り入れた半導体回
路の設計パタンデータ補正方法の提供を可能とした。即
ち、扱うデータ量が膨大とならず、処理時間が実用的と
なる処理ができる半導体回路の設計パタンデータ補正方
法の提供を可能とした。同時に、このようなデータ補正
が施された図形データ（パタンデータ）を用いたフォト
マスクとその検査方法の提供を可能とした。これによ
り、元の設計パタンデータに忠実な目的とするウエハ上
の図形パタンを形成できる、フォトマスクの作製とその
検査工程を確立でき、このようなフォトマスクの製造を
実用レベルのものとした。
【図１】本発明の半導体回路の設計パタンデータ補正方
法の実施の形態の第１の例のフローと、フォトマスクの
検査データ作製工程例を示した図
法の実施の形態の第１の例のフローと、フォトマスクの
検査データ作製工程例を示した図
【図２】本発明の半導体回路の設計パタンデータ補正方
法の実施の形態の第２の例のフローと、フォトマスクの
検査データ作製工程例を示した図
法の実施の形態の第２の例のフローと、フォトマスクの
検査データ作製工程例を示した図
【図３】パタンデータとウエハ図形パタンの差異を説明
するための図
するための図
【図４】パタンデータとフォトマスク図形パタンの差異
を説明するための図
を説明するための図
【図５】データ・ウエハの差異とデータ・マスクの差異
の合せ込み、および補正設計パタンデータ、検査用デー
タを説明するための図
の合せ込み、および補正設計パタンデータ、検査用デー
タを説明するための図
【図６】補正された設計パタンデータとウエハ上に形成
される対応する図形パタンを説明するための図
される対応する図形パタンを説明するための図
【図７】補正された設計パタンデータとフォトマスク上
に形成される対応する図形パタンを説明するための図
に形成される対応する図形パタンを説明するための図
【図８】設計パタンデータと、データ・ウエハ差異によ
る補正、データ・マスク差異による補正を関連付けて説
明するための図
る補正、データ・マスク差異による補正を関連付けて説
明するための図
１４１〜１４３ 個別のパタンデータを図示したも
の １５１〜１５３ （ウエハ上の）図形パタン １６１〜１６３ 個別パタンデータと対応するウエ
ハ図形パタンの差異を示したもの １７１〜１７３ （フォトマスク上の）図形パタン １８１〜１８３ 個別パタンデータと対応するフォ
トマスクの図形パタンの差異を示したもの １９１〜１９３ 個別パタンデータと対応するデー
タ・ウエハの差異とデータ・マスクの差異の合せ込みを
示したもの ２２１〜２２３、２３１〜２３３ 個別の補正された
パタンデータを図示したもの ２５０ 補助パタン部
の １５１〜１５３ （ウエハ上の）図形パタン １６１〜１６３ 個別パタンデータと対応するウエ
ハ図形パタンの差異を示したもの １７１〜１７３ （フォトマスク上の）図形パタン １８１〜１８３ 個別パタンデータと対応するフォ
トマスクの図形パタンの差異を示したもの １９１〜１９３ 個別パタンデータと対応するデー
タ・ウエハの差異とデータ・マスクの差異の合せ込みを
示したもの ２２１〜２２３、２３１〜２３３ 個別の補正された
パタンデータを図示したもの ２５０ 補助パタン部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂田 若彦 東京都新宿区市谷加賀町一丁目１番１号 大日本印刷株式会社内 Ｆターム(参考） 2H095 BB01 BD02 5F064 AA02 BB02 HH06 HH10
Claims (5)
- 【請求項１】 半導体回路用に設計された設計パタンデ
ータを用いて、これに対応する図形パタンが形成された
フォトマスクから、フォトマスクの図形パタンを半導体
ウエハ上に露光転写することによって半導体ウエハ上に
図形パタンを形成する半導体製造における、前記設計パ
タンデータの補正方法であって、（ａ）パタンデータに
対して違いの発生しない、あるいは違いの非常に小さい
忠実度の高いフォトマスクを用いて、特定の半導体製造
方法により、テストパタンデータ、あるいは、テストパ
タンデータと設計パタンデータからなる所定のパタンデ
ータに対応する図形パタンを半導体ウエハ上に形成し、
半導体ウエハ上に形成された半導体ウエハ図形パタンを
測定することにより、前記所定のパタンデータと前記半
導体ウエハ図形パタンの違いを抽出する、データ・ウエ
ハ差異抽出ステップと、（ｂ）前記所定のパタンデータ
を用い、特定のフォトマスク製造方法により前記所定の
パタンデータに対応する図形パタンをフォトマスク上に
形成し、フォトマスク上に形成されたフォトマスク図形
パタンを測定することにより、前記所定のパタンデータ
と前記フォトマスク図形パタンの違いを抽出する、デー
タ・マスク差異抽出ステップと、（ｃ）データ・マスク
差異抽出ステップと、データ・ウエハ差異抽出ステップ
とから抽出される差異情報を元に、前記所定のパタンデ
ータと、対応する半導体ウエハ図形パタンとの差異が小
さくなるように、所定パタンデータの形状を変形する補
正量を導き出す、補正量導出ステップと、（ｄ）補正量
導出ステップから導き出された補正量を用いて、設計パ
タンデータの形状を補正し、補正された補正設計パタン
データを作成する補正適用ステップと、を備えたことを
特徴とする半導体回路の設計パタンデータ補正方法。 - 【請求項２】 半導体回路用に設計された設計パタンデ
ータを用いて、これに対応する図形パタンが形成された
フォトマスクから、フォトマスクの図形パタンを半導体
ウエハ上に露光転写することによって半導体ウエハ上に
図形パタンを形成する半導体製造における、前記設計パ
タンデータの補正方法であって、（Ａ）テストパタンデ
ータ、あるいは、テストパタンデータと設計パタンデー
タからなる所定のパタンデータに対応する半導体ウエハ
図形パタンを、フォトマスクがパタンデータに忠実に製
造されるという想定の、シミュレーションにより求め、
前記所定のパタンデータと、これに対応するシミュレー
ション結果の半導体ウエハ図形パタンとの違いを抽出す
る、データ・ウエハ差異抽出ステップ（Ｂ）前記所定の
パタンデータを用い、特定のフォトマスク製造方法によ
り前記所定のパタンデータに対応する図形パタンをフォ
トマスク上に形成し、フォトマスク上に形成されたフォ
トマスク図形パタンを測定することにより、前記所定の
パタンデータと前記フォトマスク図形パタンの違いを抽
出する、データ・マスク差異抽出ステップと、（Ｃ）デ
ータ・マスク差異抽出ステップと、データ・ウエハ差異
抽出ステップとから抽出される差異情報を元に、前記所
定のパタンデータと、対応する半導体ウエハ図形パタン
との差異が小さくなるように、所定パタンデータの形状
を変形する補正量を導き出す、補正量導出ステップと、
（Ｄ）補正量導出ステップから導き出された補正量を用
いて、設計パタンデータの形状を補正し、補正された補
正設計パタンデータを作成する補正適用ステップと、を
備えたことを特徴とする半導体回路の設計パタンデータ
補正方法。 - 【請求項３】 請求項１ないし２における補正適用ステ
ップにおいて、作成された補正設計パタンデータを用い
て、作製されたことを特徴とするフォトマスク。 - 【請求項４】 請求項１ないし２における補正適用ステ
ップにおいて作成された補正設計パタンデータを用い
て、作製されたフォトマスクを検査するための、検査用
パタンデータ作製方法であって、（ｅ）請求項１ないし
２の、データ・マスク差異抽出ステップから抽出された
情報から、フォトマスクパタンのパタンデータに対する
変形量を抽出するフォトマスクパタン変形量抽出ステッ
プと、（ｆ）請求項１ないし２の、補正適用ステップに
おいて、作成された補正設計パタンデータに対して、フ
ォトマスクパタン変形量抽出ステップにより抽出された
変形量を基に、設計パタンデータを変形させた、変形設
計パタンデータを作成する変形パタンデータ作成ステッ
プと、（ｇ）変形パタンデータ作成ステップにより作成
された、変形設計パタンデータから、補正設計パタンデ
ータを用いて、作製されたフォトマスクを検査するため
の、検査データを作成する検査データ作成ステップとを
有することを特徴とするフォトマスク検査用パタンデー
タ作製方法。 - 【請求項５】 請求項４により作成された、フォトマス
ク検査用パタンデータを用い、これと比較することによ
り、請求項１ないし２における補正適用ステップにおい
て、作成された補正設計パタンデータを用いて作製され
たフォトマスクを検査することを特徴とするフォトマス
ク検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292296A JP4580529B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
| US09/961,798 US6821683B2 (en) | 2000-09-26 | 2001-09-24 | Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292296A JP4580529B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002099073A true JP2002099073A (ja) | 2002-04-05 |
| JP4580529B2 JP4580529B2 (ja) | 2010-11-17 |
Family
ID=18775254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292296A Expired - Fee Related JP4580529B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6821683B2 (ja) |
| JP (1) | JP4580529B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005301296A (ja) * | 2004-04-09 | 2005-10-27 | Asml Masktools Bv | コーナーにおける面取り及び丸み付けを使用する光学近似補正 |
| JP2006523865A (ja) * | 2003-04-14 | 2006-10-19 | フォルティス・システムズ・インコーポレーテッド | 実効的近接効果補正方法論 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748337B2 (ja) * | 2000-09-26 | 2011-08-17 | 大日本印刷株式会社 | 半導体回路のテスト用設計回路パタン |
| JP4192618B2 (ja) * | 2003-02-17 | 2008-12-10 | ソニー株式会社 | マスクの補正方法 |
| US20040225488A1 (en) * | 2003-05-05 | 2004-11-11 | Wen-Chuan Wang | System and method for examining mask pattern fidelity |
| JP2004363390A (ja) * | 2003-06-05 | 2004-12-24 | Toshiba Corp | フォトマスクの補正方法、及び半導体装置の製造方法 |
| US7241538B2 (en) * | 2003-11-05 | 2007-07-10 | Promos Technologies | Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342207A (ja) * | 1993-06-01 | 1994-12-13 | Matsushita Electron Corp | 光露光用マスクの検査方法 |
| JPH0794376A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 露光パターンデータの補正方法 |
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JPH1184627A (ja) * | 1997-09-05 | 1999-03-26 | Nec Corp | フォトマスクの製造方法 |
| JPH11102062A (ja) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 |
| JP2000019708A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | マスクパターンの作製方法及びフォトマスク |
| JP2001324794A (ja) * | 2000-05-16 | 2001-11-22 | Dainippon Printing Co Ltd | フォトマスクパタンデータ作成方法およびフォトマスク |
| US6421820B1 (en) * | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
| US6444373B1 (en) * | 2000-06-16 | 2002-09-03 | Advanced Micro Devices, Inc. | Modification of mask layout data to improve mask fidelity |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748337B2 (ja) | 2000-09-26 | 2011-08-17 | 大日本印刷株式会社 | 半導体回路のテスト用設計回路パタン |
-
2000
- 2000-09-26 JP JP2000292296A patent/JP4580529B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 US US09/961,798 patent/US6821683B2/en not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342207A (ja) * | 1993-06-01 | 1994-12-13 | Matsushita Electron Corp | 光露光用マスクの検査方法 |
| JPH0794376A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 露光パターンデータの補正方法 |
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JPH11102062A (ja) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 |
| JPH1184627A (ja) * | 1997-09-05 | 1999-03-26 | Nec Corp | フォトマスクの製造方法 |
| JP2000019708A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | マスクパターンの作製方法及びフォトマスク |
| US6421820B1 (en) * | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
| JP2001324794A (ja) * | 2000-05-16 | 2001-11-22 | Dainippon Printing Co Ltd | フォトマスクパタンデータ作成方法およびフォトマスク |
| US6444373B1 (en) * | 2000-06-16 | 2002-09-03 | Advanced Micro Devices, Inc. | Modification of mask layout data to improve mask fidelity |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523865A (ja) * | 2003-04-14 | 2006-10-19 | フォルティス・システムズ・インコーポレーテッド | 実効的近接効果補正方法論 |
| JP2005301296A (ja) * | 2004-04-09 | 2005-10-27 | Asml Masktools Bv | コーナーにおける面取り及び丸み付けを使用する光学近似補正 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4580529B2 (ja) | 2010-11-17 |
| US6821683B2 (en) | 2004-11-23 |
| US20020110742A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI679487B (zh) | 積體電路製造方法及其製造系統 | |
| US6578190B2 (en) | Process window based optical proximity correction of lithographic images | |
| KR102441582B1 (ko) | Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법 | |
| TW202109174A (zh) | 製造用於積體電路的光微影遮罩的方法 | |
| JP2004246223A (ja) | マスクの補正方法 | |
| TWI728126B (zh) | 增進微影可印性的方法及光源電子束最佳化系統 | |
| JP2002296754A (ja) | マスクの製造方法 | |
| US7499582B2 (en) | Method for inspecting a defect in a photomask, method for manufacturing a semiconductor device and method for producing a photomask | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| US7313508B2 (en) | Process window compliant corrections of design layout | |
| TWI421908B (zh) | 光學鄰近校正模型的建立方法 | |
| US20040081896A1 (en) | Mask repair using multiple exposures | |
| JP4580529B2 (ja) | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 | |
| JP5810642B2 (ja) | マスクデータ生成方法及びそれを用いたマスクの製造方法 | |
| US6261724B1 (en) | Method of modifying a microchip layout data set to generate a predicted mask printed data set | |
| US6492078B1 (en) | Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device | |
| US7222327B2 (en) | Photo mask, method of manufacturing photo mask, and method of generating mask data | |
| US6560767B2 (en) | Process for making photomask pattern data and photomask | |
| JP4790350B2 (ja) | 露光用マスク及び露光用マスクの製造方法 | |
| JP2002116529A (ja) | 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク | |
| JP2002278041A (ja) | フォトマスクデータのｏｐｃ補正処理の検証方法 | |
| US20250208498A1 (en) | Full-shot layout correction method and mask manufacturing method including the full-shot layout correction method | |
| US8283093B2 (en) | Optical proximity correction process | |
| US20070141476A1 (en) | More accurate and physical method to account for lithographic and etch contributions in OPC models | |
| JP2002182363A (ja) | マスク及びパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4580529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |