JP2002093329A - プラズマディスプレーパネルとその駆動方法及び装置 - Google Patents
プラズマディスプレーパネルとその駆動方法及び装置Info
- Publication number
- JP2002093329A JP2002093329A JP2001204761A JP2001204761A JP2002093329A JP 2002093329 A JP2002093329 A JP 2002093329A JP 2001204761 A JP2001204761 A JP 2001204761A JP 2001204761 A JP2001204761 A JP 2001204761A JP 2002093329 A JP2002093329 A JP 2002093329A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- sustain
- discharge
- electrodes
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000005192 partition Methods 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 12
- 208000028659 discharge Diseases 0.000 description 253
- 230000000694 effects Effects 0.000 description 11
- 230000037452 priming Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 10
- 239000000395 magnesium oxide Substances 0.000 description 10
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 101001005708 Homo sapiens MARVEL domain-containing protein 1 Proteins 0.000 description 1
- 102100025069 MARVEL domain-containing protein 1 Human genes 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
- G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 本発明はミスライティングを防止するととも
に効率を高めるようにしたプラズマディスプレーパネル
とその駆動方法及び装置を提供する。 【解決手段】 本発明は互いに異なる幅を有する第１及
び第２上部電極群を設けて、第１及び第２上部電極群と
直交されるデータ電極と第１及び第２上部電極群の中の
少なくともいずれか一つの電極の間とでアドレス放電を
起こさせて放電セルを選択した後に、第１及び第２上部
電極群に含まれた電極の中で相互の間の間隔が狭い２電
極の間でショートパス放電を起こさせ、第１及び第２上
部電極群の電極の中で間隔がより広い間隔の２電極の間
でロングパスの放電を起こさせる。
に効率を高めるようにしたプラズマディスプレーパネル
とその駆動方法及び装置を提供する。 【解決手段】 本発明は互いに異なる幅を有する第１及
び第２上部電極群を設けて、第１及び第２上部電極群と
直交されるデータ電極と第１及び第２上部電極群の中の
少なくともいずれか一つの電極の間とでアドレス放電を
起こさせて放電セルを選択した後に、第１及び第２上部
電極群に含まれた電極の中で相互の間の間隔が狭い２電
極の間でショートパス放電を起こさせ、第１及び第２上
部電極群の電極の中で間隔がより広い間隔の２電極の間
でロングパスの放電を起こさせる。
Description
【０００１】
【発明の属する技術分野】本発明はプラズマディスプレ
ーパネルに関し、特にミスライティングを防止するとと
もに効率を高めるようにしたプラズマディスプレーパネ
ルとその駆動方法及び装置に関する。
ーパネルに関し、特にミスライティングを防止するとと
もに効率を高めるようにしたプラズマディスプレーパネ
ルとその駆動方法及び装置に関する。
【０００２】
【従来の技術】プラズマディスプレーパネル（以下“Ｐ
ＤＰ”という）はＨｅ＋ＸｅまたはＮｅ＋Ｘｅガスの放
電時に発生する波長１４７ｎｍの紫外線によって蛍光体
を発光させて文字またはグラフィックを含む画像を表示
している。このようなＰＤＰは薄型化と大型化が容易で
あるだけではなく、最近の技術開発によって大きく向上
した画質を提供できるようなっている。特に、３電極の
交流の面放電型ＰＤＰは誘電体に蓄積された壁電荷を利
用して放電に必要な電圧を低くするようになっており、
放電によって発生するスパッタリングから電極を保護す
るために低電圧の駆動と長寿命の長所を有する。
ＤＰ”という）はＨｅ＋ＸｅまたはＮｅ＋Ｘｅガスの放
電時に発生する波長１４７ｎｍの紫外線によって蛍光体
を発光させて文字またはグラフィックを含む画像を表示
している。このようなＰＤＰは薄型化と大型化が容易で
あるだけではなく、最近の技術開発によって大きく向上
した画質を提供できるようなっている。特に、３電極の
交流の面放電型ＰＤＰは誘電体に蓄積された壁電荷を利
用して放電に必要な電圧を低くするようになっており、
放電によって発生するスパッタリングから電極を保護す
るために低電圧の駆動と長寿命の長所を有する。
【０００３】図１を参照すると、従来の３電極の交流面
放電型ＰＤＰ（以下、“３電極ＰＤＰ”という）は上部
パネル（１０）にスキャン電極（Ｙ）とサスティン電極
（Ｚ）を形成するとともに、下部パネル（１８）にデー
タ電極（Ｘ）を形成させている。なお、上部とは製品と
してみた場合の表示側である。
放電型ＰＤＰ（以下、“３電極ＰＤＰ”という）は上部
パネル（１０）にスキャン電極（Ｙ）とサスティン電極
（Ｚ）を形成するとともに、下部パネル（１８）にデー
タ電極（Ｘ）を形成させている。なお、上部とは製品と
してみた場合の表示側である。
【０００４】スキャン電極（Ｙ）とサスティン電極
（Ｚ）はそれぞれ幅が広い透明電極（１２Ｙ、１２Ｚ）
とその上に載せた幅が狭い金属バス電極（１３Ｙ、１３
Ｚ）とでそれぞれ構成されており、双方が一定の間隔で
平行に並んで配置されている。金属バス電極（１３Ｙ、
１３Ｚ）は光を反射してコントラストを低下させるので
金属バス電極（１３Ｙ、１３Ｚ）と上部パネル（１０）
の間には図２のように光遮断層（１５Ｙ、１５Ｚ）を形
成させている。光遮断層（１５Ｙ、１５Ｚ）は上部パネ
ル（１０）を経由して金属バス電極（１３Ｙ、１３Ｚ）
の側に進行する光を吸収する。
（Ｚ）はそれぞれ幅が広い透明電極（１２Ｙ、１２Ｚ）
とその上に載せた幅が狭い金属バス電極（１３Ｙ、１３
Ｚ）とでそれぞれ構成されており、双方が一定の間隔で
平行に並んで配置されている。金属バス電極（１３Ｙ、
１３Ｚ）は光を反射してコントラストを低下させるので
金属バス電極（１３Ｙ、１３Ｚ）と上部パネル（１０）
の間には図２のように光遮断層（１５Ｙ、１５Ｚ）を形
成させている。光遮断層（１５Ｙ、１５Ｚ）は上部パネ
ル（１０）を経由して金属バス電極（１３Ｙ、１３Ｚ）
の側に進行する光を吸収する。
【０００５】上部パネル（１０）にはスキャン電極
（Ｙ）とサスティン電極（Ｚ）を覆うように上部誘電体
層（１４）と保護膜（１６）が積層される。上部誘電体
層（１４）にはプラズマ放電時に発生した壁電荷が蓄積
される。保護膜（１６）はプラズマ放電時に発生したス
パッタリングによる上部誘電体層（１４）の損傷を防止
するとともに二次電子の放出の効率を高めるためのもの
である。この保護膜（１６）としては酸化マグネシウム
（ＭｇＯ）が利用される。データ電極（Ｘ）はスキャン
電極（Ｙ）とサスティン電極（Ｚ）とに直交するように
配置されている。
（Ｙ）とサスティン電極（Ｚ）を覆うように上部誘電体
層（１４）と保護膜（１６）が積層される。上部誘電体
層（１４）にはプラズマ放電時に発生した壁電荷が蓄積
される。保護膜（１６）はプラズマ放電時に発生したス
パッタリングによる上部誘電体層（１４）の損傷を防止
するとともに二次電子の放出の効率を高めるためのもの
である。この保護膜（１６）としては酸化マグネシウム
（ＭｇＯ）が利用される。データ電極（Ｘ）はスキャン
電極（Ｙ）とサスティン電極（Ｚ）とに直交するように
配置されている。
【０００６】下部パネル（１８）には下部誘電体層（２
２）と隔壁（２４）が形成され、それらの表面に蛍光体
層（２６）が塗布される。隔壁（２４）は図２の紙面に
直交する方向で隣接した放電空間を分離して、その隣接
した放電セルの間の光学的、電気的なクロストークを防
止する。蛍光体層（２６）はプラズマ放電時に発生した
紫外線によって励起されると赤色、緑色または青色の中
のいずれか一つの可視光線を発生する。
２）と隔壁（２４）が形成され、それらの表面に蛍光体
層（２６）が塗布される。隔壁（２４）は図２の紙面に
直交する方向で隣接した放電空間を分離して、その隣接
した放電セルの間の光学的、電気的なクロストークを防
止する。蛍光体層（２６）はプラズマ放電時に発生した
紫外線によって励起されると赤色、緑色または青色の中
のいずれか一つの可視光線を発生する。
【０００７】上部パネル（１０）、下部パネル（１
８）、隔壁（２４）によって形成された放電空間にはＨ
ｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性混合ガスが注入
される。３電極のＰＤＰは画像のグレーレベルを実現す
るために一つのフレームを発光回数が異なる多数のサブ
フィールドに分けて駆動している。各サブフィールドは
放電を均一にさせるためのリセット期間、放電セルを選
択するためのアドレス期間及び放電回数によってグレー
レベルを実現するサスティン期間に分けられる。２５６
のグレーレベルで画像を表示しようとする場合に１／６
０秒に当たるフレーム期間（１６.６７ｍｓ）は８つの
サブフィールド（ＳＦ１〜ＳＦ８）に分けられる。８つ
のサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは前記
したようにリセット期間、アドレス期間及びサスティン
期間に分けられる。各サブフィールドのリセット期間及
びアドレス期間は各サブフィールド毎に同一である。セ
ルを選択するためのアドレス放電はデータ電極（Ｘ）と
スキャン電極（Ｙ）の間の電圧差によって起きる。サス
ティン期間は各サブフィールドにおいて２n（ただし、
ｎ＝０、１、２、３、４、５、６、７）の比率で増加す
る。このように各サブフィールドでサスティン期間のサ
スティン放電の回数を調節して映像表示時に必要なグレ
ースケールを実現している。サスティン放電はスキャン
電極（Ｙ）とサスティン電極（Ｚ）に交互に供給される
高い電圧のパルス信号によって起きる。
８）、隔壁（２４）によって形成された放電空間にはＨ
ｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性混合ガスが注入
される。３電極のＰＤＰは画像のグレーレベルを実現す
るために一つのフレームを発光回数が異なる多数のサブ
フィールドに分けて駆動している。各サブフィールドは
放電を均一にさせるためのリセット期間、放電セルを選
択するためのアドレス期間及び放電回数によってグレー
レベルを実現するサスティン期間に分けられる。２５６
のグレーレベルで画像を表示しようとする場合に１／６
０秒に当たるフレーム期間（１６.６７ｍｓ）は８つの
サブフィールド（ＳＦ１〜ＳＦ８）に分けられる。８つ
のサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは前記
したようにリセット期間、アドレス期間及びサスティン
期間に分けられる。各サブフィールドのリセット期間及
びアドレス期間は各サブフィールド毎に同一である。セ
ルを選択するためのアドレス放電はデータ電極（Ｘ）と
スキャン電極（Ｙ）の間の電圧差によって起きる。サス
ティン期間は各サブフィールドにおいて２n（ただし、
ｎ＝０、１、２、３、４、５、６、７）の比率で増加す
る。このように各サブフィールドでサスティン期間のサ
スティン放電の回数を調節して映像表示時に必要なグレ
ースケールを実現している。サスティン放電はスキャン
電極（Ｙ）とサスティン電極（Ｚ）に交互に供給される
高い電圧のパルス信号によって起きる。
【０００８】図３は３電極ＰＤＰの駆動波形である。図
３を参照すると、リセット期間にはサスティン電極
（Ｚ）に供給されるリセットパルス（Ｖｒ）によって放
電セルを初期化するリセット放電が発生する。このリセ
ットパルス（Ｖｒ）はスキャン電極（Ｙ）に供給される
こともある。
３を参照すると、リセット期間にはサスティン電極
（Ｚ）に供給されるリセットパルス（Ｖｒ）によって放
電セルを初期化するリセット放電が発生する。このリセ
ットパルス（Ｖｒ）はスキャン電極（Ｙ）に供給される
こともある。
【０００９】アドレス期間にはスキャン電極（Ｙ）に順
次スキャンパルス（−Ｖｓｃ）を供給し、同時にスキャ
ンパルス（−Ｖｓｃ）に同期させてデータパルス（Ｖ
ｄ）をデータ電極（Ｘ）に供給する。データパルス（Ｖ
ｄ）とスキャンパルス（−Ｖｓｃ）が供給された放電セ
ルでアドレス放電が起きる。サスティン電極（Ｚ）には
データ電極（Ｘ）とサスティン電極（Ｚ）の間に誤放電
が起きないように低い電圧レベルの正極性の直流電圧が
供給される。
次スキャンパルス（−Ｖｓｃ）を供給し、同時にスキャ
ンパルス（−Ｖｓｃ）に同期させてデータパルス（Ｖ
ｄ）をデータ電極（Ｘ）に供給する。データパルス（Ｖ
ｄ）とスキャンパルス（−Ｖｓｃ）が供給された放電セ
ルでアドレス放電が起きる。サスティン電極（Ｚ）には
データ電極（Ｘ）とサスティン電極（Ｚ）の間に誤放電
が起きないように低い電圧レベルの正極性の直流電圧が
供給される。
【００１０】サスティン期間にはスキャン電極（Ｙ）と
サスティン電極（Ｚ）に交互にサスティンパルス（Ｖ
ｓ）が供給される。そうするとアドレス放電によって選
択された放電セルはサスティンパルス（Ｖｓ）が供給さ
れる時毎にサスティン放電が連続的に起きる。
サスティン電極（Ｚ）に交互にサスティンパルス（Ｖ
ｓ）が供給される。そうするとアドレス放電によって選
択された放電セルはサスティンパルス（Ｖｓ）が供給さ
れる時毎にサスティン放電が連続的に起きる。
【００１１】この３電極ＰＤＰはスキャン電極（Ｙ）と
サスティン電極（Ｚ）が放電空間の中央部にあるので放
電空間の活用度が低い。すなわち、３電極のＰＤＰはサ
スティン放電を生じさせる電圧が高くなり、消費電力が
高くなったり、あるいはサスティン放電時の放電及び発
光の効率が低い。以下これを詳細にする。サスティン放
電はスキャン電極（Ｙ）とサスティン電極（Ｚ）の間の
面放電として生じる。その際、放電開示の電圧をより低
くするためにはスキャン電極（Ｙ）とサスティン電極
（Ｚ）を近づける必要があり、そのためセルの中央部に
それらを配置している。このように両電極の間を近くす
るとサスティン放電時に放電パスが短くなって放電効率
及び発光効率が低くなる。効率を重視して、スキャン電
極（Ｙ）とサスティン電極（Ｚ）の間の間隔を大きくす
ると、双方の極間の間隔に比例して放電開示電圧が高く
なるという問題が生じる。また、効率を高めるために、
スキャン電極（Ｙ）とサスティン電極（Ｚ）の中の少な
くともいずれか一方の電極幅を広くすると放電電流の増
加によって消費電力が大きくなる。
サスティン電極（Ｚ）が放電空間の中央部にあるので放
電空間の活用度が低い。すなわち、３電極のＰＤＰはサ
スティン放電を生じさせる電圧が高くなり、消費電力が
高くなったり、あるいはサスティン放電時の放電及び発
光の効率が低い。以下これを詳細にする。サスティン放
電はスキャン電極（Ｙ）とサスティン電極（Ｚ）の間の
面放電として生じる。その際、放電開示の電圧をより低
くするためにはスキャン電極（Ｙ）とサスティン電極
（Ｚ）を近づける必要があり、そのためセルの中央部に
それらを配置している。このように両電極の間を近くす
るとサスティン放電時に放電パスが短くなって放電効率
及び発光効率が低くなる。効率を重視して、スキャン電
極（Ｙ）とサスティン電極（Ｚ）の間の間隔を大きくす
ると、双方の極間の間隔に比例して放電開示電圧が高く
なるという問題が生じる。また、効率を高めるために、
スキャン電極（Ｙ）とサスティン電極（Ｚ）の中の少な
くともいずれか一方の電極幅を広くすると放電電流の増
加によって消費電力が大きくなる。
【００１２】このような３電極ＰＤＰの問題点を解決す
るために、サスティン放電用の電極を４つに分離した５
電極ＰＤＰが提案されたことがある。図４及び図５を参
照してその例を説明する。従来の５電極ＰＤＰは上部パ
ネル（３０）に第１及び第２サスティン電極（ＳＹ、Ｓ
Ｚ）のほかにこれらに平行に第１及び第２トリガ電極
（ＴＹ、ＴＺ）を配置している。図示のように、第１及
び第２トリガ電極（ＴＹ、ＴＺ）をセルの中央部に、第
１及び第２サスティン電極（ＳＹ、ＳＺ）をセルの縁の
部分に配置している。従来同様下部パネル（４０）には
データ電極（Ｘ）が設けられている。
るために、サスティン放電用の電極を４つに分離した５
電極ＰＤＰが提案されたことがある。図４及び図５を参
照してその例を説明する。従来の５電極ＰＤＰは上部パ
ネル（３０）に第１及び第２サスティン電極（ＳＹ、Ｓ
Ｚ）のほかにこれらに平行に第１及び第２トリガ電極
（ＴＹ、ＴＺ）を配置している。図示のように、第１及
び第２トリガ電極（ＴＹ、ＴＺ）をセルの中央部に、第
１及び第２サスティン電極（ＳＹ、ＳＺ）をセルの縁の
部分に配置している。従来同様下部パネル（４０）には
データ電極（Ｘ）が設けられている。
【００１３】トリガ電極（ＴＹ、ＴＺ）とサスティン電
極（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と幅が狭
い金属バス電極で構成されている。トリガ電極（ＴＹ、
ＴＺ）は電極間の間隔（Ｎｉ）が小さいために低い電位
差でも容易に放電する。第１トリガ電極（ＴＹ）はスキ
ャンパルスが供給されてデータ電極（Ｘ）に供給される
データパルスとの電位差によってアドレス放電を起こす
役割をも重ねている。サスティン電極（ＳＹ、ＳＺ）は
トリガ電極（ＴＹ、ＴＺ）を間に置いているのでその電
極間の間隔（Ｗｉ）は広い。このサスティン電極（Ｓ
Ｙ、ＳＺ）はトリガ電極（ＴＹ、ＴＺ）の間の放電によ
って形成された空間の電荷及び壁電荷を利用してロング
パス放電を生じさせる。
極（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と幅が狭
い金属バス電極で構成されている。トリガ電極（ＴＹ、
ＴＺ）は電極間の間隔（Ｎｉ）が小さいために低い電位
差でも容易に放電する。第１トリガ電極（ＴＹ）はスキ
ャンパルスが供給されてデータ電極（Ｘ）に供給される
データパルスとの電位差によってアドレス放電を起こす
役割をも重ねている。サスティン電極（ＳＹ、ＳＺ）は
トリガ電極（ＴＹ、ＴＺ）を間に置いているのでその電
極間の間隔（Ｗｉ）は広い。このサスティン電極（Ｓ
Ｙ、ＳＺ）はトリガ電極（ＴＹ、ＴＺ）の間の放電によ
って形成された空間の電荷及び壁電荷を利用してロング
パス放電を生じさせる。
【００１４】上部パネル（３０）にはトリガ電極（Ｔ
Ｙ、ＴＺ）とサスティン電極（ＳＹ、ＳＺ）を覆うよう
に上部誘電体層（３６）と保護膜（３８）が積層され
る。上部誘電体層（３６）にはプラズマ放電時に発生し
た壁電荷が蓄積される。保護膜（３８）はプラズマ放電
時に発生したスパッタリングによる上部誘電体層（３
６）の損傷を防止するとともに二次電子の放出を高める
ためのものである。この保護膜（１６）としては酸化マ
グネシウム（ＭｇＯ）が利用される。
Ｙ、ＴＺ）とサスティン電極（ＳＹ、ＳＺ）を覆うよう
に上部誘電体層（３６）と保護膜（３８）が積層され
る。上部誘電体層（３６）にはプラズマ放電時に発生し
た壁電荷が蓄積される。保護膜（３８）はプラズマ放電
時に発生したスパッタリングによる上部誘電体層（３
６）の損傷を防止するとともに二次電子の放出を高める
ためのものである。この保護膜（１６）としては酸化マ
グネシウム（ＭｇＯ）が利用される。
【００１５】下部パネル（４０）には下部誘電体層（４
４）と隔壁（４６）が形成され、それらの表面には蛍光
体層（４８）が塗布される。隔壁（４６）は隣接した放
電空間を分離して隣接した放電セルの間の光学的、電気
的なクロストークを防止している。蛍光体層（４８）は
プラズマ放電時に発生した紫外線によって励起されて赤
色、緑色または青色の中のいずれか一つの可視光線を発
生する。
４）と隔壁（４６）が形成され、それらの表面には蛍光
体層（４８）が塗布される。隔壁（４６）は隣接した放
電空間を分離して隣接した放電セルの間の光学的、電気
的なクロストークを防止している。蛍光体層（４８）は
プラズマ放電時に発生した紫外線によって励起されて赤
色、緑色または青色の中のいずれか一つの可視光線を発
生する。
【００１６】上部パネル（３０）、下部パネル（４
０）、隔壁（４６）で形成された放電空間にはＨｅ＋Ｘ
ｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。５電極ＰＤＰは、３電極ＰＤＰと同様に、画像のグ
レーレベルを実現するために一つのフレームを発光回数
が異なる多数のサブフィールドに分けて駆動している。
これを図６、図７によって詳細に説明する。
０）、隔壁（４６）で形成された放電空間にはＨｅ＋Ｘ
ｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。５電極ＰＤＰは、３電極ＰＤＰと同様に、画像のグ
レーレベルを実現するために一つのフレームを発光回数
が異なる多数のサブフィールドに分けて駆動している。
これを図６、図７によって詳細に説明する。
【００１７】図６及び図７は５電極ＰＤＰのトリガ／サ
スティン駆動装置とその出力波形を現す。図６を参照す
ると、５電極ＰＤＰの駆動装置は第１サスティン電極
（ＳＹ）を駆動するための第１サスティン駆動部（５
８）と、第１トリガ電極（ＴＹ）を駆動するための第１
トリガ駆動部（５６）と、第２サスティン電極（ＳＺ）
を駆動するための第２サスティン駆動部（６２）と、第
２トリガ電極（ＴＺ）を駆動するための第２トリガ駆動
部（６０）とを具備する。
スティン駆動装置とその出力波形を現す。図６を参照す
ると、５電極ＰＤＰの駆動装置は第１サスティン電極
（ＳＹ）を駆動するための第１サスティン駆動部（５
８）と、第１トリガ電極（ＴＹ）を駆動するための第１
トリガ駆動部（５６）と、第２サスティン電極（ＳＺ）
を駆動するための第２サスティン駆動部（６２）と、第
２トリガ電極（ＴＺ）を駆動するための第２トリガ駆動
部（６０）とを具備する。
【００１８】第１サスティン駆動部（５８）はアドレス
期間に負極性の直流電圧を第１サスティン電極（ＳＹ）
に供給した後、サスティン期間にサスティンパルスを第
１サスティン電極（ＳＹ）に供給する。第１トリガ駆動
部（５６）はアドレス期間に負極性のスキャンパルスを
第１トリガ電極（ＴＹ）に供給した後、サスティン期間
にサスティンパルスを第１トリガ電極（ＴＹ）に供給す
る。第２サスティン駆動部（６２）はアドレス期間に正
極性の直流電圧を第２サスティン電極（ＳＺ）に供給し
た後、サスティン期間にサスティンパルスを第２サステ
ィン電極（ＳＺ）に供給する。
期間に負極性の直流電圧を第１サスティン電極（ＳＹ）
に供給した後、サスティン期間にサスティンパルスを第
１サスティン電極（ＳＹ）に供給する。第１トリガ駆動
部（５６）はアドレス期間に負極性のスキャンパルスを
第１トリガ電極（ＴＹ）に供給した後、サスティン期間
にサスティンパルスを第１トリガ電極（ＴＹ）に供給す
る。第２サスティン駆動部（６２）はアドレス期間に正
極性の直流電圧を第２サスティン電極（ＳＺ）に供給し
た後、サスティン期間にサスティンパルスを第２サステ
ィン電極（ＳＺ）に供給する。
【００１９】第２トリガ駆動部（６０）はリセット期間
にリセットパルスを第２トリガ電極（ＴＺ）に供給した
後、アドレス期間に正極性の直流電圧を第２トリガ電極
（ＴＺ）に供給する。そして第２トリガ駆動部（６０）
はサスティン期間にサスティンパルスを第２トリガ電極
（ＴＺ）に供給する。一方、データ電極（Ｘ）は図示さ
れていないデータ駆動部からスキャンパルスに同期され
るデータパルスが供給される。
にリセットパルスを第２トリガ電極（ＴＺ）に供給した
後、アドレス期間に正極性の直流電圧を第２トリガ電極
（ＴＺ）に供給する。そして第２トリガ駆動部（６０）
はサスティン期間にサスティンパルスを第２トリガ電極
（ＴＺ）に供給する。一方、データ電極（Ｘ）は図示さ
れていないデータ駆動部からスキャンパルスに同期され
るデータパルスが供給される。
【００２０】図７を参照すると、リセット期間には電圧
レベルが高い正極性リセットパルス（Ｖrst ）が第２ト
リガ電極（ＴＺ）に供給される。そうすると、全画面の
放電セルはリセット放電して均一の量の壁電荷を生成し
て初期化する。データ電極（Ｘ）には第２トリガ電極
（ＴＺ）とデータ電極（Ｘ）の間に誤放電が起きないよ
うに電圧レベルが低い正極性のパルス信号が供給され
る。
レベルが高い正極性リセットパルス（Ｖrst ）が第２ト
リガ電極（ＴＺ）に供給される。そうすると、全画面の
放電セルはリセット放電して均一の量の壁電荷を生成し
て初期化する。データ電極（Ｘ）には第２トリガ電極
（ＴＺ）とデータ電極（Ｘ）の間に誤放電が起きないよ
うに電圧レベルが低い正極性のパルス信号が供給され
る。
【００２１】アドレス期間には第１トリガ電極（ＴＹ）
にスキャンパルス（−Ｖｓｃ）を順次供給し、データ電
極（Ｘ）にスキャンパルス（−Ｖｓｃ）に同期したデー
タパルス（Ｖｄ）が１水平ラインのデータ電極（Ｘ）に
供給する。データパルス（Ｖｄ）が供給された放電セル
はデータ電極（Ｘ）と第１トリガ電極（ＴＹ）の間の電
圧差とでセル内部の壁電荷によってアドレス放電が起き
る。
にスキャンパルス（−Ｖｓｃ）を順次供給し、データ電
極（Ｘ）にスキャンパルス（−Ｖｓｃ）に同期したデー
タパルス（Ｖｄ）が１水平ラインのデータ電極（Ｘ）に
供給する。データパルス（Ｖｄ）が供給された放電セル
はデータ電極（Ｘ）と第１トリガ電極（ＴＹ）の間の電
圧差とでセル内部の壁電荷によってアドレス放電が起き
る。
【００２２】サスティン期間には第１トリガ電極（Ｔ
Ｙ）と第１サスティン電極（ＳＹ）それぞれにトリガパ
ルス（Ｖｔ）とサスティンパルス（Ｖｓ）が同時に供給
される。そして第２トリガ電極（ＴＺ）と第２サスティ
ン電極（ＳＺ）それぞれにトリガパルス（Ｖｔ）とサス
ティンパルス（Ｖｓ）が同時に供給される。ここで、ト
リガパルス（Ｖｔ）の電圧レベルはサスティンパルス
（Ｖｓ）のそれより低く設定される。第１トリガ電極
（ＴＹ）に最初のトリガパルス（Ｖｔ）が供給される
と、アドレス放電が起きた放電セルは第１トリガ電極
（ＴＹ）と第２トリガ電極（ＴＺ）の間にショートパス
放電が起きる。このショートパス放電によってアドレス
放電によって選択された放電セルの内には空間電荷と壁
電荷が生成される。このショートパス放電によって発生
される空間電荷と壁電荷は第１及び第２サスティン電極
（ＳＹ、ＳＺ）の間のロングパス放電に対するプライミ
ング効果となる。このショートパス放電によるプライミ
ング効果は第１サスティン電極（ＳＹ）と第２サスティ
ン電極（ＳＺ）間のロングパス放電を誘導させる。した
がって、トリガ電極（ＴＹ、ＴＺ）間のショートパス放
電によって電極間の間隔が広いサスティン電極（ＳＹ、
ＳＺ）間に低い電圧でロングパス放電を生じさせること
ができる。
Ｙ）と第１サスティン電極（ＳＹ）それぞれにトリガパ
ルス（Ｖｔ）とサスティンパルス（Ｖｓ）が同時に供給
される。そして第２トリガ電極（ＴＺ）と第２サスティ
ン電極（ＳＺ）それぞれにトリガパルス（Ｖｔ）とサス
ティンパルス（Ｖｓ）が同時に供給される。ここで、ト
リガパルス（Ｖｔ）の電圧レベルはサスティンパルス
（Ｖｓ）のそれより低く設定される。第１トリガ電極
（ＴＹ）に最初のトリガパルス（Ｖｔ）が供給される
と、アドレス放電が起きた放電セルは第１トリガ電極
（ＴＹ）と第２トリガ電極（ＴＺ）の間にショートパス
放電が起きる。このショートパス放電によってアドレス
放電によって選択された放電セルの内には空間電荷と壁
電荷が生成される。このショートパス放電によって発生
される空間電荷と壁電荷は第１及び第２サスティン電極
（ＳＹ、ＳＺ）の間のロングパス放電に対するプライミ
ング効果となる。このショートパス放電によるプライミ
ング効果は第１サスティン電極（ＳＹ）と第２サスティ
ン電極（ＳＺ）間のロングパス放電を誘導させる。した
がって、トリガ電極（ＴＹ、ＴＺ）間のショートパス放
電によって電極間の間隔が広いサスティン電極（ＳＹ、
ＳＺ）間に低い電圧でロングパス放電を生じさせること
ができる。
【００２３】このように５電極ＰＤＰはサスティン放電
がロングパスで放電されるために放電によって生成され
る紫外線量が増加して、紫外線によって励起される蛍光
体（４８）の発光量がその分多いために放電及び発光効
率が３電極ＰＤＰに比べて高い。
がロングパスで放電されるために放電によって生成され
る紫外線量が増加して、紫外線によって励起される蛍光
体（４８）の発光量がその分多いために放電及び発光効
率が３電極ＰＤＰに比べて高い。
【００２４】しかし従来の５電極ＰＤＰは第１トリガ電
極（ＴＹ）の幅が小さいためにアドレス放電時に第１ト
リガ電極（ＴＹ）上に充分な量の壁電荷が蓄積されにく
い。アドレス放電時に発生される壁電荷が小さいとサス
ティン放電に必要な外部印加電圧をその分高くしなけれ
ばならない。その結果、従来の５電極ＰＤＰは消費電力
が大きくなるという問題が発生する。
極（ＴＹ）の幅が小さいためにアドレス放電時に第１ト
リガ電極（ＴＹ）上に充分な量の壁電荷が蓄積されにく
い。アドレス放電時に発生される壁電荷が小さいとサス
ティン放電に必要な外部印加電圧をその分高くしなけれ
ばならない。その結果、従来の５電極ＰＤＰは消費電力
が大きくなるという問題が発生する。
【００２５】また、従来の５電極ＰＤＰはアドレス放電
時に充分な壁電荷が形成されないためにサスティン放電
が起きない、すなわちミスライティングが生じ、発光す
べきセルが発光しないという問題があった。
時に充分な壁電荷が形成されないためにサスティン放電
が起きない、すなわちミスライティングが生じ、発光す
べきセルが発光しないという問題があった。
【００２６】また、５電極ＰＤＰはトリガパルス（Ｖ
ｔ）とサスティンパルス（Ｖｓ）の電圧レベルが相違す
るために図６のようにトリガ電極（ＴＹ、ＴＺ）とサス
ティン電極（ＳＹ、ＳＺ）を別個に駆動しなければなら
ないので駆動回路が複雑になってコストが大きくなると
いう問題点がある。
ｔ）とサスティンパルス（Ｖｓ）の電圧レベルが相違す
るために図６のようにトリガ電極（ＴＹ、ＴＺ）とサス
ティン電極（ＳＹ、ＳＺ）を別個に駆動しなければなら
ないので駆動回路が複雑になってコストが大きくなると
いう問題点がある。
【００２７】
【発明が解決しようとする課題】従って、本発明の目的
はＰＤＰをミスライティングを防止することができると
ともに放電効率を高めるようにしたプラズマディスプレ
ーパネル及びその駆動方法及び装置を提供することであ
る。
はＰＤＰをミスライティングを防止することができると
ともに放電効率を高めるようにしたプラズマディスプレ
ーパネル及びその駆動方法及び装置を提供することであ
る。
【００２８】
【課題を解決するための手段】前記目的を達成するため
に、本発明によるプラズマディスプレーパネルは多数の
放電セルを間に置いて対向して配置される上部パネル及
び下部パネルと、所定の幅を有する少なくとも一つ以上
の電極を含んで上部パネルに形成される第１上部電極群
と、第１上部電極群と異なる幅を有する少なくとも一つ
以上の電極を含み、第１上部電極群に隣接して上部パネ
ルに形成される第２上部電極群と、第１及び第２上部電
極群と直交されるように下部パネルに形成されるデータ
電極とを具備する。
に、本発明によるプラズマディスプレーパネルは多数の
放電セルを間に置いて対向して配置される上部パネル及
び下部パネルと、所定の幅を有する少なくとも一つ以上
の電極を含んで上部パネルに形成される第１上部電極群
と、第１上部電極群と異なる幅を有する少なくとも一つ
以上の電極を含み、第１上部電極群に隣接して上部パネ
ルに形成される第２上部電極群と、第１及び第２上部電
極群と直交されるように下部パネルに形成されるデータ
電極とを具備する。
【００２９】一実施態様は前記第２上部電極群は前記第
１上部電極群より幅が広いことを特徴とする。他の実施
態様は前記第１及び第２上部電極群は幅が広い透明電極
と、前記透明電極より幅が狭い金属バス電極とを具備す
ることを特徴とする。さらに他の実施態様は前記透明電
極と前記金属バス電極の間に光遮断層が形成されること
を特徴とする。さらに他の実施態様は前記第１及び第２
上部電極群の中のいずれか一つの電極が金属バス電極だ
けで構成されることを特徴とする。さらに他の実施態様
は前記上部パネルと前記金属バス電極の間に光遮断層が
形成されることを特徴とする。
１上部電極群より幅が広いことを特徴とする。他の実施
態様は前記第１及び第２上部電極群は幅が広い透明電極
と、前記透明電極より幅が狭い金属バス電極とを具備す
ることを特徴とする。さらに他の実施態様は前記透明電
極と前記金属バス電極の間に光遮断層が形成されること
を特徴とする。さらに他の実施態様は前記第１及び第２
上部電極群の中のいずれか一つの電極が金属バス電極だ
けで構成されることを特徴とする。さらに他の実施態様
は前記上部パネルと前記金属バス電極の間に光遮断層が
形成されることを特徴とする。
【００３０】さらに、前記下部パネルに形成されて放電
セルを空間的に分離するための隔壁と、前記第１及び第
２上部電極群を覆うように前記上部パネルに形成される
誘電体層と、前記誘電体層上に形成される保護膜と、前
記隔壁と前記下部パネルの表面に塗布される蛍光体とを
具備することが望ましい。前記隔壁はストライプ及び格
子型の中のいずれか一つの形態で形成される。
セルを空間的に分離するための隔壁と、前記第１及び第
２上部電極群を覆うように前記上部パネルに形成される
誘電体層と、前記誘電体層上に形成される保護膜と、前
記隔壁と前記下部パネルの表面に塗布される蛍光体とを
具備することが望ましい。前記隔壁はストライプ及び格
子型の中のいずれか一つの形態で形成される。
【００３１】本発明によるプラズマディスプレーパネル
の駆動方法は、所定の幅を有する少なくとも１つ以上の
電極を含む第１上部電極群と、第１上部電極群と異なる
幅を有する少なくとも一つ以上の電極を含む第２上部電
極群とを備えたディスプレイパネルを駆動する方法であ
って、第１及び第２上部電極群と直交する方向に配置さ
れているデータ電極と第１及び第２上部電極群の中の少
なくともいずれか一つの電極の間にアドレス放電を生じ
させて放電セルを選択する段階と、第１及び第２上部電
極群に含まれた電極の中に相互の間の間隔が狭い二電極
の間にショートパスの放電を起こさせる段階と、第１及
び第２上部電極群に含まれた電極の中に前記ショートパ
スのサスティン放電を起こせる電極の間の間隔より広い
間隔で離隔される２つの電極の間にロングパスの放電を
起こさせる段階とを含む。
の駆動方法は、所定の幅を有する少なくとも１つ以上の
電極を含む第１上部電極群と、第１上部電極群と異なる
幅を有する少なくとも一つ以上の電極を含む第２上部電
極群とを備えたディスプレイパネルを駆動する方法であ
って、第１及び第２上部電極群と直交する方向に配置さ
れているデータ電極と第１及び第２上部電極群の中の少
なくともいずれか一つの電極の間にアドレス放電を生じ
させて放電セルを選択する段階と、第１及び第２上部電
極群に含まれた電極の中に相互の間の間隔が狭い二電極
の間にショートパスの放電を起こさせる段階と、第１及
び第２上部電極群に含まれた電極の中に前記ショートパ
スのサスティン放電を起こせる電極の間の間隔より広い
間隔で離隔される２つの電極の間にロングパスの放電を
起こさせる段階とを含む。
【００３２】本発明によるプラズマディスプレーパネル
の駆動装置は、所定の幅を有する少なくとも一つ以上の
電極を含む第１上部電極群、第１上部電極群と異なる幅
を有する少なくとも一つ以上の電極を含む第２上部電極
群及び上部電極群と直交されるデータ電極が設けられる
表示パネルと、データ電極にデータパルスを供給するデ
ータ駆動部と、第１及び第２上部電極群の中の少なくと
もいずれか一つの電極にデータパルスに同期されるスキ
ャンパルスを供給してデータ電極とスキャンパルスが供
給される電極の間にアドレス放電を起こさせて放電セル
を選択するスキャン駆動部と、第１及び第２上部電極群
に含まれた電極の中に相互間の間隔が狭い二電極の間に
ショートパスの放電を生じさせるショートパスサスティ
ン駆動部と、第１及び第２上部電極群に含まれた電極の
中にショートパスのサスティン放電を起こす電極の間の
間隔より広い間隔で離れている２つの電極の間にロング
パスの放電を起こさせるロングパスサスティン駆動部と
を具備する。
の駆動装置は、所定の幅を有する少なくとも一つ以上の
電極を含む第１上部電極群、第１上部電極群と異なる幅
を有する少なくとも一つ以上の電極を含む第２上部電極
群及び上部電極群と直交されるデータ電極が設けられる
表示パネルと、データ電極にデータパルスを供給するデ
ータ駆動部と、第１及び第２上部電極群の中の少なくと
もいずれか一つの電極にデータパルスに同期されるスキ
ャンパルスを供給してデータ電極とスキャンパルスが供
給される電極の間にアドレス放電を起こさせて放電セル
を選択するスキャン駆動部と、第１及び第２上部電極群
に含まれた電極の中に相互間の間隔が狭い二電極の間に
ショートパスの放電を生じさせるショートパスサスティ
ン駆動部と、第１及び第２上部電極群に含まれた電極の
中にショートパスのサスティン放電を起こす電極の間の
間隔より広い間隔で離れている２つの電極の間にロング
パスの放電を起こさせるロングパスサスティン駆動部と
を具備する。
【００３３】本発明によるプラズマディスプレーパネル
とその駆動方法及び装置は少なくとも３つ以上のサステ
ィン電極を一群のサスティン電極群で構成して、その中
でアドレス放電を起こすための電極の幅を大きく設定す
るようにしている。
とその駆動方法及び装置は少なくとも３つ以上のサステ
ィン電極を一群のサスティン電極群で構成して、その中
でアドレス放電を起こすための電極の幅を大きく設定す
るようにしている。
【００３４】
【発明の実施の形態】前記の目的の以外の本発明の異な
る目的及び利点は、添付した図面を参照した本発明の好
ましい実施形態に対する説明を通して明らかになるだろ
う。以下、本発明の実施形態を添付した図８〜図３２を
参照してして詳細に説明することにする。
る目的及び利点は、添付した図面を参照した本発明の好
ましい実施形態に対する説明を通して明らかになるだろ
う。以下、本発明の実施形態を添付した図８〜図３２を
参照してして詳細に説明することにする。
【００３５】図８及び図９を参照すると、本発明による
ＰＤＰは上部パネル（７０）の内面側の表面に並んで形
成されたスキャン電極（ＷＹ）、第１及び第２サスティ
ン電極（Ｚ１、Ｚ２）とを具備する。下部パネル（７
８）にはスキャン電極（ＷＹ）や第１、第２サスティン
電極（Ｚ１、Ｚ２）と直交される方向にデータ電極
（Ｘ）が形成されている。
ＰＤＰは上部パネル（７０）の内面側の表面に並んで形
成されたスキャン電極（ＷＹ）、第１及び第２サスティ
ン電極（Ｚ１、Ｚ２）とを具備する。下部パネル（７
８）にはスキャン電極（ＷＹ）や第１、第２サスティン
電極（Ｚ１、Ｚ２）と直交される方向にデータ電極
（Ｘ）が形成されている。
【００３６】第１サスティン電極（Ｚ１）はスキャン電
極（ＷＹ）と第２サスティン電極（Ｚ２）の間に配置さ
れる。第１及び第２サスティン電極（Ｚ１、Ｚ２）の間
の間隔（Ｓｉ）はスキャン電極（ＷＹ）と第１サスティ
ン電極（Ｚ１）間の間隔（ＳＳＷｉ）より小さい。具体
的には、第１及び第２サスティン電極（Ｚ１、Ｚ２）の
間隔（Ｓｉ）は３０〜８０μｍの範囲内で選択される。
極（ＷＹ）と第２サスティン電極（Ｚ２）の間に配置さ
れる。第１及び第２サスティン電極（Ｚ１、Ｚ２）の間
の間隔（Ｓｉ）はスキャン電極（ＷＹ）と第１サスティ
ン電極（Ｚ１）間の間隔（ＳＳＷｉ）より小さい。具体
的には、第１及び第２サスティン電極（Ｚ１、Ｚ２）の
間隔（Ｓｉ）は３０〜８０μｍの範囲内で選択される。
【００３７】スキャン電極（ＷＹ）は広い幅の透明電極
（７２Ｙ）と狭い幅の金属バス電極（７３Ｙ）からな
る。また、スキャン電極（ＷＹ）は広い幅の金属バス電
極だけとしてもよい。スキャン電極（ＷＹ）は、透明電
極（７２Ｙ）の幅が１００〜３００μｍの範囲内で選択
され、金属バス電極（７３Ｙ）の幅が５０〜１２０μｍ
の範囲内で選択される。このスキャン電極（ＷＹ）はデ
ータ電極（Ｘ）との対向放電によってセルを選択するた
めに利用されるとともに、サスティン放電にも利用され
る。サスティン放電は、第１サスティン電極（Ｚ１）と
の面放電によってサスティン期間の初期にショートパス
で放電し、第２サスティン電極（Ｚ２）との間でもサス
ティン放電が生じする。このために、スキャン電極（Ｗ
Ｙ）にはアドレス期間にデータ電極（Ｘ）に供給される
データパルスに同期したスキャンパルスが供給されて、
かつサスティン期間にはサスティンパルスが供給され
る。
（７２Ｙ）と狭い幅の金属バス電極（７３Ｙ）からな
る。また、スキャン電極（ＷＹ）は広い幅の金属バス電
極だけとしてもよい。スキャン電極（ＷＹ）は、透明電
極（７２Ｙ）の幅が１００〜３００μｍの範囲内で選択
され、金属バス電極（７３Ｙ）の幅が５０〜１２０μｍ
の範囲内で選択される。このスキャン電極（ＷＹ）はデ
ータ電極（Ｘ）との対向放電によってセルを選択するた
めに利用されるとともに、サスティン放電にも利用され
る。サスティン放電は、第１サスティン電極（Ｚ１）と
の面放電によってサスティン期間の初期にショートパス
で放電し、第２サスティン電極（Ｚ２）との間でもサス
ティン放電が生じする。このために、スキャン電極（Ｗ
Ｙ）にはアドレス期間にデータ電極（Ｘ）に供給される
データパルスに同期したスキャンパルスが供給されて、
かつサスティン期間にはサスティンパルスが供給され
る。
【００３８】第１及び第２サスティン電極（Ｚ１、Ｚ
２）のそれぞれは広い幅の透明電極（７２Ｚ１、７２Ｚ
２）と狭い幅の金属バス電極（７３Ｚ１、７３Ｚ２）を
含む。サスティン電極（Ｚ１、Ｚ２）の透明電極（７２
Ｚ１、７２Ｚ２）の幅はスキャン電極（ＷＹ）のそれ
（７２Ｙ）より狭い。第１サスティン電極（Ｚ１）は透
明電極（７２Ｚ１）無しで金属バス電極（７３Ｚ１）だ
けとしてもよい。サスティン電極（Ｚ１、Ｚ２）の透明
電極（７２Ｚ１、７２Ｚ２）の幅は１００〜３００μｍ
の範囲内で選択され、金属バス電極（７３Ｚ１、７３Ｚ
２）の幅は５０〜１２０μｍの範囲内で選択される。
２）のそれぞれは広い幅の透明電極（７２Ｚ１、７２Ｚ
２）と狭い幅の金属バス電極（７３Ｚ１、７３Ｚ２）を
含む。サスティン電極（Ｚ１、Ｚ２）の透明電極（７２
Ｚ１、７２Ｚ２）の幅はスキャン電極（ＷＹ）のそれ
（７２Ｙ）より狭い。第１サスティン電極（Ｚ１）は透
明電極（７２Ｚ１）無しで金属バス電極（７３Ｚ１）だ
けとしてもよい。サスティン電極（Ｚ１、Ｚ２）の透明
電極（７２Ｚ１、７２Ｚ２）の幅は１００〜３００μｍ
の範囲内で選択され、金属バス電極（７３Ｚ１、７３Ｚ
２）の幅は５０〜１２０μｍの範囲内で選択される。
【００３９】上部パネル（７０）にはスキャン電極（Ｗ
Ｙ）とサスティン電極（Ｚ１、Ｚ２）を覆うように上部
誘電体層（７４）と保護膜（７６）が積層される。上部
誘電体層（７４）にはプラズマ放電時に発生した壁電荷
が蓄積される。この上部誘電体層（７４）は放電電流を
制限するために約２５μｍ以上の厚さに形成することが
好ましい。保護膜（７６）はプラズマ放電時に発生した
スパッタリングによる上部誘電体層（７４）の損傷を防
止するとともに二次電子の放出を高めるためのものであ
る。この保護膜（７６）としては通常酸化マグネシウム
（ＭｇＯ）が利用される。
Ｙ）とサスティン電極（Ｚ１、Ｚ２）を覆うように上部
誘電体層（７４）と保護膜（７６）が積層される。上部
誘電体層（７４）にはプラズマ放電時に発生した壁電荷
が蓄積される。この上部誘電体層（７４）は放電電流を
制限するために約２５μｍ以上の厚さに形成することが
好ましい。保護膜（７６）はプラズマ放電時に発生した
スパッタリングによる上部誘電体層（７４）の損傷を防
止するとともに二次電子の放出を高めるためのものであ
る。この保護膜（７６）としては通常酸化マグネシウム
（ＭｇＯ）が利用される。
【００４０】下部パネル（７８）には下部誘電体層（８
２）と隔壁（８４）が形成される。下部誘電体層（８
２）と隔壁（８４）の表面には蛍光体層（８６）が塗布
される。隔壁（８４）は水平に隣接した放電空間を分離
するようにストライプの形態として形成されている。こ
の隔壁（８４）は放電セルの間の光学的、電気的なクロ
ストークを防止する。蛍光体層（８６）はプラズマ放電
時に発生した紫外線によって励起されて赤色、緑色、青
色の中のいずれか一つの可視光線を発生する。一方、隔
壁（８４）は水平及び垂直方向ともに分離して個々の放
電セルの放電空間が全て互いに隔離されるような格子型
としてもよい。
２）と隔壁（８４）が形成される。下部誘電体層（８
２）と隔壁（８４）の表面には蛍光体層（８６）が塗布
される。隔壁（８４）は水平に隣接した放電空間を分離
するようにストライプの形態として形成されている。こ
の隔壁（８４）は放電セルの間の光学的、電気的なクロ
ストークを防止する。蛍光体層（８６）はプラズマ放電
時に発生した紫外線によって励起されて赤色、緑色、青
色の中のいずれか一つの可視光線を発生する。一方、隔
壁（８４）は水平及び垂直方向ともに分離して個々の放
電セルの放電空間が全て互いに隔離されるような格子型
としてもよい。
【００４１】上部パネル（７０）、下部パネル（７８）
及び隔壁（８４）で形成された放電空間にＨｅ＋Ｘｅま
たはＮｅ＋Ｘｅなどの不活性の混合ガスが注入される。
及び隔壁（８４）で形成された放電空間にＨｅ＋Ｘｅま
たはＮｅ＋Ｘｅなどの不活性の混合ガスが注入される。
【００４２】第１及び第２サスティン電極（Ｚ１、Ｚ
２）は同一の駆動部によってサスティンパルスを共通に
供給してもよいが、また、電圧のレベルの異なるパルス
を別々に供給するように互いに異なる駆動部によって駆
動してもよい。
２）は同一の駆動部によってサスティンパルスを共通に
供給してもよいが、また、電圧のレベルの異なるパルス
を別々に供給するように互いに異なる駆動部によって駆
動してもよい。
【００４３】本発明によるＰＤＰは画像のグレーレベル
を実現するために一つのフレームを発光回数の異なる多
数のサブフィールドで分けて駆動されている。各サブフ
ィールドは全画面を初期化するためのリセット期間、放
電セルを選択するためのアドレス期間及び放電回数によ
ってグレーレベルを実現するサスティン期間に分けられ
る。アドレス期間にデータ電極（Ｘ）とスキャン電極
（ＷＹ）の間の対向放電によってセルを選択する。この
アドレス放電によってスキャン電極（ＷＹ）とサスティ
ン電極（Ｚ１、Ｚ２）に覆われた誘電体層（７４）上に
壁電荷が形成される。壁電荷が集中的に形成されるスキ
ャン電極（ＷＹ）上の誘電体層（７４）にはスキャン電
極（ＷＹ）の幅が広くなるほど放電セルの壁電荷が多く
なる。本実施形態ではその幅を広くしているので、サス
ティン放電に必要な電圧を低くすることができ、選択さ
れた放電セルのサスティン放電を安定的に行わせること
ができるのでミスライティングが防止される。サスティ
ン期間にはアドレス放電によって選択された放電セル内
の壁電荷とスキャン電極（ＷＹ）に印加されるサスティ
ンパルスによってスキャン電極（ＷＹ）と第１サスティ
ン電極（ＳＺ１）の間に一次放電が起きる。そしてこの
一次ショートパス放電によるプライミング効果がスキャ
ン電極（ＷＹ）と第２サスティン電極（Ｚ２）の間に起
きるロングパスの放電電圧を低くする。
を実現するために一つのフレームを発光回数の異なる多
数のサブフィールドで分けて駆動されている。各サブフ
ィールドは全画面を初期化するためのリセット期間、放
電セルを選択するためのアドレス期間及び放電回数によ
ってグレーレベルを実現するサスティン期間に分けられ
る。アドレス期間にデータ電極（Ｘ）とスキャン電極
（ＷＹ）の間の対向放電によってセルを選択する。この
アドレス放電によってスキャン電極（ＷＹ）とサスティ
ン電極（Ｚ１、Ｚ２）に覆われた誘電体層（７４）上に
壁電荷が形成される。壁電荷が集中的に形成されるスキ
ャン電極（ＷＹ）上の誘電体層（７４）にはスキャン電
極（ＷＹ）の幅が広くなるほど放電セルの壁電荷が多く
なる。本実施形態ではその幅を広くしているので、サス
ティン放電に必要な電圧を低くすることができ、選択さ
れた放電セルのサスティン放電を安定的に行わせること
ができるのでミスライティングが防止される。サスティ
ン期間にはアドレス放電によって選択された放電セル内
の壁電荷とスキャン電極（ＷＹ）に印加されるサスティ
ンパルスによってスキャン電極（ＷＹ）と第１サスティ
ン電極（ＳＺ１）の間に一次放電が起きる。そしてこの
一次ショートパス放電によるプライミング効果がスキャ
ン電極（ＷＹ）と第２サスティン電極（Ｚ２）の間に起
きるロングパスの放電電圧を低くする。
【００４４】サスティン期間の放電過程を図１０Ａ〜図
１０Ｄに示す。サスティン期間の開示時点に、スキャン
電極（ＷＹ）に正極性のサスティンパルスが供給され
る。それによって、図１０Ａのようにスキャン電極（Ｗ
Ｙ）が位置している表面には負極性の壁電荷が形成され
る。同時に、サスティン電極（Ｚ１、Ｚ２）上にはスキ
ャン電極（ＷＹ）との相対的な電位差によって正極性の
壁電荷が形成される。第１サスティン電極（Ｚ１）とス
キャン電極（ＷＹ）の間に図１０Ｂのようにショートパ
ス放電が起きる。それと同時に、第１サスティン電極
（Ｚ１）とスキャン電極（ＷＹ）の間のショートパスに
よるプライミング効果を利用して第２サスティン電極
（Ｚ２）とスキャン電極（ＷＹ）の間にロングパス放電
が起きる。このように１回のサスティン放電が起きる
と、図１０Ｃのようにサスティン電極（Ｚ１、Ｚ２）と
スキャン電極（ＷＹ）上に形成された壁電荷の極性が反
転される。次に、正極性のサスティンパルスがサスティ
ン電極（Ｚ１、Ｚ２）に印加されると図１０Ｄのように
第１サスティン電極（Ｚ１）とスキャン電極（ＷＹ）の
間にショートパス放電が起きて、このプライミング効果
を利用して第２サスティン電極（Ｚ２）とスキャン電極
（ＷＹ）の間に低い電圧でロングパス放電が起きる。
１０Ｄに示す。サスティン期間の開示時点に、スキャン
電極（ＷＹ）に正極性のサスティンパルスが供給され
る。それによって、図１０Ａのようにスキャン電極（Ｗ
Ｙ）が位置している表面には負極性の壁電荷が形成され
る。同時に、サスティン電極（Ｚ１、Ｚ２）上にはスキ
ャン電極（ＷＹ）との相対的な電位差によって正極性の
壁電荷が形成される。第１サスティン電極（Ｚ１）とス
キャン電極（ＷＹ）の間に図１０Ｂのようにショートパ
ス放電が起きる。それと同時に、第１サスティン電極
（Ｚ１）とスキャン電極（ＷＹ）の間のショートパスに
よるプライミング効果を利用して第２サスティン電極
（Ｚ２）とスキャン電極（ＷＹ）の間にロングパス放電
が起きる。このように１回のサスティン放電が起きる
と、図１０Ｃのようにサスティン電極（Ｚ１、Ｚ２）と
スキャン電極（ＷＹ）上に形成された壁電荷の極性が反
転される。次に、正極性のサスティンパルスがサスティ
ン電極（Ｚ１、Ｚ２）に印加されると図１０Ｄのように
第１サスティン電極（Ｚ１）とスキャン電極（ＷＹ）の
間にショートパス放電が起きて、このプライミング効果
を利用して第２サスティン電極（Ｚ２）とスキャン電極
（ＷＹ）の間に低い電圧でロングパス放電が起きる。
【００４５】本発明によるＰＤＰは、スキャン電極（Ｗ
Ｙ）と第２サスティン電極（Ｚ２）の間の間隔が広いか
ら放電時に陽光柱領域が現れ放電効率と輝度が高くな
る。これを図１１のグロー放電とポジティブ放電領域に
よる電位分布を関連させて詳細に説明する。
Ｙ）と第２サスティン電極（Ｚ２）の間の間隔が広いか
ら放電時に陽光柱領域が現れ放電効率と輝度が高くな
る。これを図１１のグロー放電とポジティブ放電領域に
よる電位分布を関連させて詳細に説明する。
【００４６】図１１で分かるように、ネガティブ・グロ
ー領域では電圧が大きく増加する。これに反して、陽光
柱領域では電圧が殆ど一定に維持されて高い輝度を有す
る。その結果、電極間の間隔が高いスキャン電極（Ｗ
Ｙ）と第２サスティン電極（Ｚ２）の間の陽光柱領域で
の放電が起きるために発光量が大きくなる。それにもか
かわらず消費電力は小さくなる。
ー領域では電圧が大きく増加する。これに反して、陽光
柱領域では電圧が殆ど一定に維持されて高い輝度を有す
る。その結果、電極間の間隔が高いスキャン電極（Ｗ
Ｙ）と第２サスティン電極（Ｚ２）の間の陽光柱領域で
の放電が起きるために発光量が大きくなる。それにもか
かわらず消費電力は小さくなる。
【００４７】すなわち、本発明によるＰＤＰはスキャン
電極（ＷＹ）の幅が広いために充分な壁電荷を生成する
ことができ、スキャン電極（ＷＹ）と第２サスティン電
極（Ｚ２）の間の間隔が広いために効率が高くなる。
電極（ＷＹ）の幅が広いために充分な壁電荷を生成する
ことができ、スキャン電極（ＷＹ）と第２サスティン電
極（Ｚ２）の間の間隔が広いために効率が高くなる。
【００４８】スキャン電極（ＷＹ）は必ずしも透明電極
を用いる必要がなく、幅が広い金属バス電極（７３Ｗ
Ｙ）だけで構成することもできる。その場合、図１２の
ように外部光の反射によるコントラストの低下を防止す
るために金属バス電極（７３ＷＹ）と上部パネル（７
０）の間には光遮断層（７５Ｙ）が形成される。同じ
く、第１及び第２サスティン電極（Ｚ１、Ｚ２）でも、
金属バス電極（７３Ｚ１、７３Ｚ２）と上部パネル（７
０）の間に光遮断層（７５Ｚ１、７５Ｚ２）を形成して
もよい。これらの光遮断層（７５Ｙ、７５Ｚ１、７５Ｚ
２）は導電性を有するものを使用する。
を用いる必要がなく、幅が広い金属バス電極（７３Ｗ
Ｙ）だけで構成することもできる。その場合、図１２の
ように外部光の反射によるコントラストの低下を防止す
るために金属バス電極（７３ＷＹ）と上部パネル（７
０）の間には光遮断層（７５Ｙ）が形成される。同じ
く、第１及び第２サスティン電極（Ｚ１、Ｚ２）でも、
金属バス電極（７３Ｚ１、７３Ｚ２）と上部パネル（７
０）の間に光遮断層（７５Ｚ１、７５Ｚ２）を形成して
もよい。これらの光遮断層（７５Ｙ、７５Ｚ１、７５Ｚ
２）は導電性を有するものを使用する。
【００４９】図１３及び図１４は本発明の第２実施形態
によるＰＤＰを表す。図１３及び図１４の第２実施形態
によるＰＤＰは、第１と第２のサスティン電極（Ｚ１、
ＷＺ２）の幅を異なるようにしてある。第２サスティン
電極（ＷＺ２）は幅が広い透明電極（７２ＷＺ２）と幅
が狭い金属バス電極（７３ＷＺ２）を含む。この第２サ
スティン電極（ＷＺ２）は放電時に、誘電体層（７４）
蓄積される壁電荷の量を大きくして、放電パスがより遠
くなるように透明電極（７２ＷＺ２）の幅が第１サステ
ィン電極（Ｚ１）の透明電極（７２Ｚ１）より広く設定
される。本発明の第２実施形態によるＰＤＰ は図８及
び図９に図示されたＰＤＰに比べてサスティン電極（Ｚ
１、ＷＺ２）の幅が異なることを除いて異なる構成要素
などが同一でありその動作が実質的に同一である。
によるＰＤＰを表す。図１３及び図１４の第２実施形態
によるＰＤＰは、第１と第２のサスティン電極（Ｚ１、
ＷＺ２）の幅を異なるようにしてある。第２サスティン
電極（ＷＺ２）は幅が広い透明電極（７２ＷＺ２）と幅
が狭い金属バス電極（７３ＷＺ２）を含む。この第２サ
スティン電極（ＷＺ２）は放電時に、誘電体層（７４）
蓄積される壁電荷の量を大きくして、放電パスがより遠
くなるように透明電極（７２ＷＺ２）の幅が第１サステ
ィン電極（Ｚ１）の透明電極（７２Ｚ１）より広く設定
される。本発明の第２実施形態によるＰＤＰ は図８及
び図９に図示されたＰＤＰに比べてサスティン電極（Ｚ
１、ＷＺ２）の幅が異なることを除いて異なる構成要素
などが同一でありその動作が実質的に同一である。
【００５０】図１５及び図１６は本発明の第３実施形態
によるＰＤＰを表す。図１５及び図１６を参照すると、
本発明の第３実施形態によるＰＤＰは、第１及び第２サ
スティン電極（ＳＺ１、ＳＺ２）をセルの両側に配置し
てその間に幅が広いスキャン電極（ＣＷＹ）配置した構
造である。下部パネル（９８）には従来同様にデータ電
極（Ｘ）が形成される。
によるＰＤＰを表す。図１５及び図１６を参照すると、
本発明の第３実施形態によるＰＤＰは、第１及び第２サ
スティン電極（ＳＺ１、ＳＺ２）をセルの両側に配置し
てその間に幅が広いスキャン電極（ＣＷＹ）配置した構
造である。下部パネル（９８）には従来同様にデータ電
極（Ｘ）が形成される。
【００５１】スキャン電極（ＣＷＹ）とサスティン電極
（ＳＺ１、ＳＺ２）はそれぞれ広い幅の透明電極（９２
Ｙ、９２Ｚ１、９２Ｚ２）と狭い幅の金属バス電極（９
３Ｙ、９３Ｚ１、９３Ｚ２）からなる。サスティン電極
（Ｚ１、Ｚ２）の透明電極（９２Ｚ１、９２Ｚ２）の幅
はスキャン電極（ＣＷＹ）のそれ（９２Ｙ）より狭い。
スキャン電極（ＣＷＹ）と双方のスキャン電極との間の
距離は、第２サスティン電極（ＳＺ２）との間の間隔
（Ｓｉ）が第１サスティン電極（ＳＺ１）との間の間隔
（ＳＳＷｉ）より狭く設定される。スキャン電極（ＣＷ
Ｙ）はデータ電極（Ｘ）との対向放電によってセルを選
択する。また、スキャン電極（ＣＷＹ）は第２サスティ
ン電極（ＳＺ２）との面放電によってサスティン期間の
初期にショートパス放電を生じさせるとともに第１サス
ティン電極（ＳＺ１）とロングパス放電を行う。したが
って、スキャン電極（ＣＷＹ）はアドレス期間にはデー
タ電極（Ｘ）に供給されるデータパルスに同期したスキ
ャンパルスが供給され、サスティン期間にはサスティン
パルスが供給される。
（ＳＺ１、ＳＺ２）はそれぞれ広い幅の透明電極（９２
Ｙ、９２Ｚ１、９２Ｚ２）と狭い幅の金属バス電極（９
３Ｙ、９３Ｚ１、９３Ｚ２）からなる。サスティン電極
（Ｚ１、Ｚ２）の透明電極（９２Ｚ１、９２Ｚ２）の幅
はスキャン電極（ＣＷＹ）のそれ（９２Ｙ）より狭い。
スキャン電極（ＣＷＹ）と双方のスキャン電極との間の
距離は、第２サスティン電極（ＳＺ２）との間の間隔
（Ｓｉ）が第１サスティン電極（ＳＺ１）との間の間隔
（ＳＳＷｉ）より狭く設定される。スキャン電極（ＣＷ
Ｙ）はデータ電極（Ｘ）との対向放電によってセルを選
択する。また、スキャン電極（ＣＷＹ）は第２サスティ
ン電極（ＳＺ２）との面放電によってサスティン期間の
初期にショートパス放電を生じさせるとともに第１サス
ティン電極（ＳＺ１）とロングパス放電を行う。したが
って、スキャン電極（ＣＷＹ）はアドレス期間にはデー
タ電極（Ｘ）に供給されるデータパルスに同期したスキ
ャンパルスが供給され、サスティン期間にはサスティン
パルスが供給される。
【００５２】上部パネル（９０）にはスキャン電極（Ｃ
ＷＹ）とサスティン電極（ＳＺ１、ＳＺ２）を覆うよう
に上部誘電体層（９４）と保護膜（９６）が積層され
る。下部パネル（９８）には下部誘電体層（１０２）と
隔壁（１０４）が形成される。下部誘電体層（１０２）
と隔壁（１０４）の表面には蛍光体層（１０６）が塗布
される。隔壁（１０４）はストライプ形態または格子型
の形態の中でいずれか一つで形成される。上部パネル
（９０）、下部パネル（９８）、隔壁（１０４）で形成
された放電空間にはＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの
不活性の混合ガスが注入される。
ＷＹ）とサスティン電極（ＳＺ１、ＳＺ２）を覆うよう
に上部誘電体層（９４）と保護膜（９６）が積層され
る。下部パネル（９８）には下部誘電体層（１０２）と
隔壁（１０４）が形成される。下部誘電体層（１０２）
と隔壁（１０４）の表面には蛍光体層（１０６）が塗布
される。隔壁（１０４）はストライプ形態または格子型
の形態の中でいずれか一つで形成される。上部パネル
（９０）、下部パネル（９８）、隔壁（１０４）で形成
された放電空間にはＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの
不活性の混合ガスが注入される。
【００５３】サスティン期間の放電は次のようになる。
サスティン期間の開示時に、電極間の間隔が狭いスキャ
ン電極（ＣＷＹ）と第２サスティン電極（Ｚ２）の間の
電位差によってショートパス放電が起きる。このショー
トパス放電によるプライミング効果を利用してスキャン
電極（ＣＷＹ）と第１サスティン電極（ＳＺ１）の間に
ロングパス放電が連続的に起きる。
サスティン期間の開示時に、電極間の間隔が狭いスキャ
ン電極（ＣＷＹ）と第２サスティン電極（Ｚ２）の間の
電位差によってショートパス放電が起きる。このショー
トパス放電によるプライミング効果を利用してスキャン
電極（ＣＷＹ）と第１サスティン電極（ＳＺ１）の間に
ロングパス放電が連続的に起きる。
【００５４】図１７及び図１８は本発明の第４実施形態
によるＰＤＰである。図１７及び図１８を参照すると、
本発明の第４実施形態によるＰＤＰの上部パネル（１１
０）の電極構造は、放電セルの中央にスキャン／トリガ
電極（ＴＹ）を配置し、その両側の放電セルの両端に第
１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）を配
置している。下部パネル（１２２）には従来同様データ
電極（Ｘ）が形成されている。
によるＰＤＰである。図１７及び図１８を参照すると、
本発明の第４実施形態によるＰＤＰの上部パネル（１１
０）の電極構造は、放電セルの中央にスキャン／トリガ
電極（ＴＹ）を配置し、その両側の放電セルの両端に第
１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）を配
置している。下部パネル（１２２）には従来同様データ
電極（Ｘ）が形成されている。
【００５５】スキャン／トリガ電極（ＴＹ）は幅が狭い
金属バス電極だけで形成されているが、幅が広い透明電
極と幅が狭い金属バス電極とで構成させても良い。スキ
ャン／トリガ電極（ＴＹ）はその左右に隣接した第１及
び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）とは等距
離を保って配置されている。このスキャン／トリガ電極
（ＴＹ）はデータ電極（Ｘ）とともにアドレス放電を生
じさせ、かつ第１及び第２サスティン電極（ＳＷＺ１、
ＳＷＺ２）の中のいずれか一つとサスティン期間の初期
にショートパス放電を生じさせる。
金属バス電極だけで形成されているが、幅が広い透明電
極と幅が狭い金属バス電極とで構成させても良い。スキ
ャン／トリガ電極（ＴＹ）はその左右に隣接した第１及
び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）とは等距
離を保って配置されている。このスキャン／トリガ電極
（ＴＹ）はデータ電極（Ｘ）とともにアドレス放電を生
じさせ、かつ第１及び第２サスティン電極（ＳＷＺ１、
ＳＷＺ２）の中のいずれか一つとサスティン期間の初期
にショートパス放電を生じさせる。
【００５６】第１及び第２サスティン電極（ＳＷＺ１、
ＳＷＺ２）は広い透明電極（１１２Ｚ１、１１２Ｚ２）
と狭い幅の金属バス電極（１１３Ｚ１、１１３Ｚ２）か
らなる。第１及び第２サスティン電極（ＳＷＺ１、ＳＷ
Ｚ２）はそれぞれ放電セルの両端に配置されて交互に供
給されるサスティンパルスによってサスティン放電を連
続的に生じさせる。このサスティン放電に必要な電圧は
トリガ電極（ＴＹ）といずれかのサスティン電極（ＳＷ
Ｚ１またはＳＷＺ２）の間のショートパス放電によるプ
ライミング効果を利用するので低くなる。
ＳＷＺ２）は広い透明電極（１１２Ｚ１、１１２Ｚ２）
と狭い幅の金属バス電極（１１３Ｚ１、１１３Ｚ２）か
らなる。第１及び第２サスティン電極（ＳＷＺ１、ＳＷ
Ｚ２）はそれぞれ放電セルの両端に配置されて交互に供
給されるサスティンパルスによってサスティン放電を連
続的に生じさせる。このサスティン放電に必要な電圧は
トリガ電極（ＴＹ）といずれかのサスティン電極（ＳＷ
Ｚ１またはＳＷＺ２）の間のショートパス放電によるプ
ライミング効果を利用するので低くなる。
【００５７】上部パネル（１１０）にはスキャン／トリ
ガ電極（ＴＹ）とサスティン電極（ＳＷＺ１、ＳＷＺ
２）を覆うように上部誘電体層（１１４）と保護膜（１
１６）が積層される。上部誘電体層（１１４）にはプラ
ズマ放電時に発生した壁電荷が蓄積される。保護膜（１
１６）はプラズマ放電時に発生したスパッタリングによ
る上部誘電体層（１１４）の損傷を防止するとともに二
次電子の放出を高めるためのものである。この保護膜
（１１６）としては通常酸化マグネシウム（ＭｇＯ）が
利用される。
ガ電極（ＴＹ）とサスティン電極（ＳＷＺ１、ＳＷＺ
２）を覆うように上部誘電体層（１１４）と保護膜（１
１６）が積層される。上部誘電体層（１１４）にはプラ
ズマ放電時に発生した壁電荷が蓄積される。保護膜（１
１６）はプラズマ放電時に発生したスパッタリングによ
る上部誘電体層（１１４）の損傷を防止するとともに二
次電子の放出を高めるためのものである。この保護膜
（１１６）としては通常酸化マグネシウム（ＭｇＯ）が
利用される。
【００５８】下部パネル（１１８）には下部誘電体層
（１２２）と隔壁（１２４）が形成される。下部誘電体
層（１２２）と隔壁（１２４）の表面には蛍光体層（１
２６）が塗布される。隔壁（１２４）は格子形態で形成
される。また、隔壁（１２４）はストライプ形態で形成
されるてもよい。上部パネル（１１０）、下部パネル
（１１８）及び隔壁（１２４）で形成された放電空間に
はＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガス
が注入される。
（１２２）と隔壁（１２４）が形成される。下部誘電体
層（１２２）と隔壁（１２４）の表面には蛍光体層（１
２６）が塗布される。隔壁（１２４）は格子形態で形成
される。また、隔壁（１２４）はストライプ形態で形成
されるてもよい。上部パネル（１１０）、下部パネル
（１１８）及び隔壁（１２４）で形成された放電空間に
はＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガス
が注入される。
【００５９】第１及び第２サスティン電極（ＳＷＺ１、
ＳＷＺ２）にはサスティン放電のためのサスティンパル
スが交互に供給される。第１及び第２サスティン電極
（ＳＷＺ１、ＳＷＺ２）の配置が垂直方向に隣接した放
電セルでその順序が同一であると、垂直に隣接した放電
セルで交互に第１及び第２サスティン電極（ＳＷＺ１、
ＳＷＺ２）に供給される電圧の電位差が隣接セル管で放
電が生じる程度になり、それらの放電セルの間で誤放電
が起きる。このような誤放電を防止するために、第１及
び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）は垂直に
隣接した放電セルの間では第１と第２の配置順序が反対
になることが好ましい。これは前述した実施形態などで
も同様に適用される。
ＳＷＺ２）にはサスティン放電のためのサスティンパル
スが交互に供給される。第１及び第２サスティン電極
（ＳＷＺ１、ＳＷＺ２）の配置が垂直方向に隣接した放
電セルでその順序が同一であると、垂直に隣接した放電
セルで交互に第１及び第２サスティン電極（ＳＷＺ１、
ＳＷＺ２）に供給される電圧の電位差が隣接セル管で放
電が生じる程度になり、それらの放電セルの間で誤放電
が起きる。このような誤放電を防止するために、第１及
び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）は垂直に
隣接した放電セルの間では第１と第２の配置順序が反対
になることが好ましい。これは前述した実施形態などで
も同様に適用される。
【００６０】格子型の隔壁（１２４）が適用される場合
に、水平方向と垂直方向に放電セルが隔離されて水平方
向と垂直方向で隣接した放電セルの間に放電が起きにく
い。従って、格子型の隔壁（１２４）が適用される場合
には図１９のように第１サスティン電極（ＳＷＺ１）−
スキャン／トリガ電極（ＴＹ）−第２サスティン電極
（ＳＷＺ２）のように全てのセルで同じに配置しても差
し支えない。
に、水平方向と垂直方向に放電セルが隔離されて水平方
向と垂直方向で隣接した放電セルの間に放電が起きにく
い。従って、格子型の隔壁（１２４）が適用される場合
には図１９のように第１サスティン電極（ＳＷＺ１）−
スキャン／トリガ電極（ＴＹ）−第２サスティン電極
（ＳＷＺ２）のように全てのセルで同じに配置しても差
し支えない。
【００６１】図２０のようにストライプ型の隔壁（１２
４Ｂ）が適用される場合には垂直に隣接した放電セルの
間には空間電荷の移動が自由で絶縁体がない。したがっ
て、ストライプ型の隔壁（１２４Ｂ）が適用されて垂直
に隣接した放電セルの間に第１サスティン電極（ＳＷＺ
１）と第２サスティン電極（ＳＷＺ２）が隣接するとそ
れらの間に放電が生じるに十分な電位差が現れために誤
放電が起きる。従って、ストライプ型の隔壁（１２４
Ｂ）が適用される場合には垂直に隣接した２つの放電セ
ルの電極が第１サスティン電極（ＳＷＺ１）−スキャン
／トリガ電極（ＴＹ１）−第２サスティン電極（ＳＷＺ
２）−第２サスティン電極（ＳＷＺ２）−スキャン／ト
リガ電極（ＴＹ２）−第１サスティン電極（Ｓｙ）と図
２０のように配置されるべきである。
４Ｂ）が適用される場合には垂直に隣接した放電セルの
間には空間電荷の移動が自由で絶縁体がない。したがっ
て、ストライプ型の隔壁（１２４Ｂ）が適用されて垂直
に隣接した放電セルの間に第１サスティン電極（ＳＷＺ
１）と第２サスティン電極（ＳＷＺ２）が隣接するとそ
れらの間に放電が生じるに十分な電位差が現れために誤
放電が起きる。従って、ストライプ型の隔壁（１２４
Ｂ）が適用される場合には垂直に隣接した２つの放電セ
ルの電極が第１サスティン電極（ＳＷＺ１）−スキャン
／トリガ電極（ＴＹ１）−第２サスティン電極（ＳＷＺ
２）−第２サスティン電極（ＳＷＺ２）−スキャン／ト
リガ電極（ＴＹ２）−第１サスティン電極（Ｓｙ）と図
２０のように配置されるべきである。
【００６２】図２１は本発明の第４実施形態によるＰＤ
Ｐの駆動装置を表す。図２１を参照すると、本発明の第
４実施形態によるＰＤＰの駆動装置はスキャン／トリガ
電極（ＴＹ）を駆動するためのスキャン／トリガ駆動部
（１１２）と、第１サスティン電極（ＳＷＺ１）と第２
サスティン電極（ＳＷＺ２）をそれぞれ駆動するための
第１及び第２サスティン駆動部（１２８、１２９）と、
データ電極（１２０）を駆動するためのデータ駆動部
（１２０）とを具備する。
Ｐの駆動装置を表す。図２１を参照すると、本発明の第
４実施形態によるＰＤＰの駆動装置はスキャン／トリガ
電極（ＴＹ）を駆動するためのスキャン／トリガ駆動部
（１１２）と、第１サスティン電極（ＳＷＺ１）と第２
サスティン電極（ＳＷＺ２）をそれぞれ駆動するための
第１及び第２サスティン駆動部（１２８、１２９）と、
データ電極（１２０）を駆動するためのデータ駆動部
（１２０）とを具備する。
【００６３】スキャン／トリガ駆動部（１１２）はアド
レス期間に負極性のスキャンパルスをスキャン／トリガ
電極（ＴＹ）に順次供給する。また、スキャン／トリガ
駆動部（１１２）はサスティン期間に正極性の直流電圧
またはサスティンパルスと同期されるパルス信号をスキ
ャン／トリガ電極（ＴＹ）に供給する。
レス期間に負極性のスキャンパルスをスキャン／トリガ
電極（ＴＹ）に順次供給する。また、スキャン／トリガ
駆動部（１１２）はサスティン期間に正極性の直流電圧
またはサスティンパルスと同期されるパルス信号をスキ
ャン／トリガ電極（ＴＹ）に供給する。
【００６４】第１サスティン駆動部（１２８）はサステ
ィン期間にサスティンパルスを第１サスティン電極（Ｓ
ＷＺ１）に共通に供給する。第２サスティン駆動部（１
５４）はサスティン期間に第１サスティン電極（ＳＷＺ
１）に供給されるサスティンパルスと逆極性のサスティ
ンパルスを第２サスティン電極（ＳＷＺ２）に共通に供
給する。データ駆動部（１２０）はスキャンパルスに同
期したデータパルスをデータ電極（Ｘ）に供給する。
ィン期間にサスティンパルスを第１サスティン電極（Ｓ
ＷＺ１）に共通に供給する。第２サスティン駆動部（１
５４）はサスティン期間に第１サスティン電極（ＳＷＺ
１）に供給されるサスティンパルスと逆極性のサスティ
ンパルスを第２サスティン電極（ＳＷＺ２）に共通に供
給する。データ駆動部（１２０）はスキャンパルスに同
期したデータパルスをデータ電極（Ｘ）に供給する。
【００６５】本発明の第４実施形態によるＰＤＰの駆動
方法を図２２と図２３Ａ〜図２３Ｄを関連づけて説明す
る。図２２ではリセット期間は省略される。図２２を参
照すると、アドレス期間にはデータ電極（Ｘ）にデータ
パルス（Ｖｄ）が供給され、スキャン／トリガ電極（Ｔ
Ｙ）に負極性のスキャンパルス（−Ｖｓｃ）が供給され
る。データ電極（Ｘ）とスキャン／トリガ電極（ＴＹ）
の間の電圧差によって選択された放電セル内でアドレス
放電が起きる。このアドレス放電によってスキャン／ト
リガ電極（ＴＹ）には正極性の壁電荷が形成されてデー
タ電極（Ｘ）には陰の壁電荷が蓄積される。
方法を図２２と図２３Ａ〜図２３Ｄを関連づけて説明す
る。図２２ではリセット期間は省略される。図２２を参
照すると、アドレス期間にはデータ電極（Ｘ）にデータ
パルス（Ｖｄ）が供給され、スキャン／トリガ電極（Ｔ
Ｙ）に負極性のスキャンパルス（−Ｖｓｃ）が供給され
る。データ電極（Ｘ）とスキャン／トリガ電極（ＴＹ）
の間の電圧差によって選択された放電セル内でアドレス
放電が起きる。このアドレス放電によってスキャン／ト
リガ電極（ＴＹ）には正極性の壁電荷が形成されてデー
タ電極（Ｘ）には陰の壁電荷が蓄積される。
【００６６】サスティン期間の初期、ａ時点にはスキャ
ン／トリガ電極（ＴＹ）に正極性のトリガ直流電圧（Ｖ
ｔ）が供給され始める。この正極性のトリガ直流電圧
（Ｖｔ）によってアドレス放電が起きた放電セルはスキ
ャン／トリガ電極（ＴＹ）とデータ電極（Ｘ）の間に放
電が起きる。その放電によって生成された電子はスキャ
ン／トリガ電極（ＴＹ）の上に集中される。従って、サ
スティン期間の初期時点（ａ）でスキャン／トリガ電極
（ＴＹ）には図２３Ａのように負極性の壁電荷が形成さ
れる。
ン／トリガ電極（ＴＹ）に正極性のトリガ直流電圧（Ｖ
ｔ）が供給され始める。この正極性のトリガ直流電圧
（Ｖｔ）によってアドレス放電が起きた放電セルはスキ
ャン／トリガ電極（ＴＹ）とデータ電極（Ｘ）の間に放
電が起きる。その放電によって生成された電子はスキャ
ン／トリガ電極（ＴＹ）の上に集中される。従って、サ
スティン期間の初期時点（ａ）でスキャン／トリガ電極
（ＴＹ）には図２３Ａのように負極性の壁電荷が形成さ
れる。
【００６７】第２サスティン電極（ＳＷＺ２）にサステ
ィンパルス（Ｖｓ）が供給される時点で放電が起きた放
電セルは図２３Ｂのようにスキャン／トリガ電極（Ｔ
Ｙ）と第２サスティン電極（ＳＷＺ２）の間にショート
パス放電が起きる。このショートパス放電によってスキ
ャン／トリガ電極（ＴＹ）は第２サスティン電極（ＳＷ
Ｚ２）との相対的な電位差によって正極性の壁電荷が生
成されて第２サスティン電極（ＳＷＺ２）には負極性の
壁電荷が形成される。
ィンパルス（Ｖｓ）が供給される時点で放電が起きた放
電セルは図２３Ｂのようにスキャン／トリガ電極（Ｔ
Ｙ）と第２サスティン電極（ＳＷＺ２）の間にショート
パス放電が起きる。このショートパス放電によってスキ
ャン／トリガ電極（ＴＹ）は第２サスティン電極（ＳＷ
Ｚ２）との相対的な電位差によって正極性の壁電荷が生
成されて第２サスティン電極（ＳＷＺ２）には負極性の
壁電荷が形成される。
【００６８】ショートパス放電によって生成された壁電
荷と空間電荷即ちプライミング効果を利用して第１及び
第２サスティン電極（ＳＷＺ１、ＳＷＺ２）にサスティ
ンパルス（Ｖｓ）が交互に供給される時点（ｃ、ｄ、
ｅ）毎に第１及び第２サスティン電極（ＳＷＺ１、ＳＷ
Ｚ２）の間にロングパス放電が起きる。
荷と空間電荷即ちプライミング効果を利用して第１及び
第２サスティン電極（ＳＷＺ１、ＳＷＺ２）にサスティ
ンパルス（Ｖｓ）が交互に供給される時点（ｃ、ｄ、
ｅ）毎に第１及び第２サスティン電極（ＳＷＺ１、ＳＷ
Ｚ２）の間にロングパス放電が起きる。
【００６９】ｃ時点で、第１放電維持電極（Ｓｙ）にサ
スティンパルス（Ｖｓ）が供給されると、図２３Ｃのよ
うにスキャン／トリガ電極（ＴＹ）と第２サスティン電
極（ＳＷＺ２）の間にショートパス放電が起きると同時
に第１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）
の間にロングパス放電が起きる。この放電によって、第
１サスティン電極（ＳＷＺ１）には負極性の壁電荷が形
成されて、スキャン／トリガ電極（ＴＹ）と第２サステ
ィン電極（ＳＷＺ２）にはそれぞれ前の状態（図２３
Ｂ）とは反対極性の壁電荷が形成される。
スティンパルス（Ｖｓ）が供給されると、図２３Ｃのよ
うにスキャン／トリガ電極（ＴＹ）と第２サスティン電
極（ＳＷＺ２）の間にショートパス放電が起きると同時
に第１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）
の間にロングパス放電が起きる。この放電によって、第
１サスティン電極（ＳＷＺ１）には負極性の壁電荷が形
成されて、スキャン／トリガ電極（ＴＹ）と第２サステ
ィン電極（ＳＷＺ２）にはそれぞれ前の状態（図２３
Ｂ）とは反対極性の壁電荷が形成される。
【００７０】ｄ時点で、第２サスティン電極（ＳＷＺ
２）にサスティンパルスが供給されると図２３のＤのよ
うにスキャン／トリガ電極（ＴＹ）と第２サスティン電
極（ＳＷＺ２）の間にショートパス放電が起きると同時
に第１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）
の間にロングパス放電が起きる。この放電によって、第
１サスティン電極（ＳＷＺ１）には負極性の壁電荷が形
成されて、スキャン／トリガ電極（ＴＷ）と第２サステ
ィン電極（ＳＷＺ２）にはそれぞれ前の状態（図２３
Ｃ）とは反対極性の壁電荷が形成される。
２）にサスティンパルスが供給されると図２３のＤのよ
うにスキャン／トリガ電極（ＴＹ）と第２サスティン電
極（ＳＷＺ２）の間にショートパス放電が起きると同時
に第１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）
の間にロングパス放電が起きる。この放電によって、第
１サスティン電極（ＳＷＺ１）には負極性の壁電荷が形
成されて、スキャン／トリガ電極（ＴＷ）と第２サステ
ィン電極（ＳＷＺ２）にはそれぞれ前の状態（図２３
Ｃ）とは反対極性の壁電荷が形成される。
【００７１】ｅ時点で、第１サスティン電極（ＳＷＺ
１）にサスティンパルスが供給されると図２３Ｅのよう
にスキャン／トリガ電極（ＴＹ）と第２サスティン電極
（ＳＷＺ２）の間にショートパス放電が起きると同時に
第１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）の
間にロングパス放電が起きる。この放電によって、第１
サスティン電極（ＳＷＺ１）には負極性の壁電荷が形成
されて、スキャン／トリガ電極（ＴＷ）と第２サスティ
ン電極（ＳＷＺ２）にはそれぞれ前の状態（図２３Ｃ）
とは反対極性の壁電荷が形成される。
１）にサスティンパルスが供給されると図２３Ｅのよう
にスキャン／トリガ電極（ＴＹ）と第２サスティン電極
（ＳＷＺ２）の間にショートパス放電が起きると同時に
第１及び第２サスティン電極（ＳＷＺ１、ＳＷＺ２）の
間にロングパス放電が起きる。この放電によって、第１
サスティン電極（ＳＷＺ１）には負極性の壁電荷が形成
されて、スキャン／トリガ電極（ＴＷ）と第２サスティ
ン電極（ＳＷＺ２）にはそれぞれ前の状態（図２３Ｃ）
とは反対極性の壁電荷が形成される。
【００７２】図２４〜図２６は本発明の第４実施形態に
よるＰＤＰの異なる駆動波形である。図２４〜図２６に
おいて、リセット期間は省略する。図２４を参照する
と、スキャン／トリガ電極（ＴＹ）にはａ時点でサステ
ィンパルス（Ｖｓ）の電圧レベルより大きい電圧のトリ
ガパルス（Ｖｔａ）が供給される。そうするとスキャン
／トリガ電極（ＴＹ）とデータ電極（Ｘ）の間には放電
が起きる。この時、スキャン／トリガ電極（ＴＹ）には
図２３Ａのように壁電荷が形成される。ｂ時点でサステ
ィンパルス（Ｖｓ）の電圧レベルより低い電圧の正極性
の直流電圧（Ｖｔｂ）がスキャン／トリガ電極（ＴＹ）
に供給される。この正極性の直流電圧（Ｖｔｂ）によっ
てスキャン／トリガ電極（ＴＹ）と第２サスティン電極
（ＳＷＺ２）の間に放電が起きることができる電位差が
発生してスキャン／トリガ電極（ＴＹ）と第２サスティ
ン電極（ＳＷＺ２）の間にショートパス放電が起きる。
このショートパス放電によってスキャン／トリガ電極
（ＴＹ）と第２サスティン電極（ＳＷＺ２）には図２３
Ｂのように壁電荷が形成される。
よるＰＤＰの異なる駆動波形である。図２４〜図２６に
おいて、リセット期間は省略する。図２４を参照する
と、スキャン／トリガ電極（ＴＹ）にはａ時点でサステ
ィンパルス（Ｖｓ）の電圧レベルより大きい電圧のトリ
ガパルス（Ｖｔａ）が供給される。そうするとスキャン
／トリガ電極（ＴＹ）とデータ電極（Ｘ）の間には放電
が起きる。この時、スキャン／トリガ電極（ＴＹ）には
図２３Ａのように壁電荷が形成される。ｂ時点でサステ
ィンパルス（Ｖｓ）の電圧レベルより低い電圧の正極性
の直流電圧（Ｖｔｂ）がスキャン／トリガ電極（ＴＹ）
に供給される。この正極性の直流電圧（Ｖｔｂ）によっ
てスキャン／トリガ電極（ＴＹ）と第２サスティン電極
（ＳＷＺ２）の間に放電が起きることができる電位差が
発生してスキャン／トリガ電極（ＴＹ）と第２サスティ
ン電極（ＳＷＺ２）の間にショートパス放電が起きる。
このショートパス放電によってスキャン／トリガ電極
（ＴＹ）と第２サスティン電極（ＳＷＺ２）には図２３
Ｂのように壁電荷が形成される。
【００７３】最初のサスティンパルス（Ｖｓ）の供給時
点は図２４のようにショートパス放電によるプライミン
グ効果を最大に利用することができるようにスキャン／
トリガ電極（ＴＹ）に供給される正極性の直流電圧（Ｖ
ｔｂ）に同期される。また、最初のサスティンパルス
（Ｖｓ）の供給時点はスキャン／トリガ電極（ＴＹ）に
供給される正極性の直流電圧（Ｖｔｂ）の供給時点から
所定の時間遅延してもよい。
点は図２４のようにショートパス放電によるプライミン
グ効果を最大に利用することができるようにスキャン／
トリガ電極（ＴＹ）に供給される正極性の直流電圧（Ｖ
ｔｂ）に同期される。また、最初のサスティンパルス
（Ｖｓ）の供給時点はスキャン／トリガ電極（ＴＹ）に
供給される正極性の直流電圧（Ｖｔｂ）の供給時点から
所定の時間遅延してもよい。
【００７４】最初のサスティンパルスが第２サスティン
電極（ＳＷＺ２）に供給された後に、第１及び第２サス
ティン電極（ＳＷＺ１、ＳＷＺ２）に交互にサスティン
パルス（Ｖｓ）が供給されると図２３Ｃ〜図２３Ｅに示
されたようにロングパス放電が連続する。このようにロ
ングパス放電が起きる間に、スキャン／トリガ電極（Ｔ
Ｙ）には正極性の直流電圧（Ｖｔｂ）が供給されてい
る。
電極（ＳＷＺ２）に供給された後に、第１及び第２サス
ティン電極（ＳＷＺ１、ＳＷＺ２）に交互にサスティン
パルス（Ｖｓ）が供給されると図２３Ｃ〜図２３Ｅに示
されたようにロングパス放電が連続する。このようにロ
ングパス放電が起きる間に、スキャン／トリガ電極（Ｔ
Ｙ）には正極性の直流電圧（Ｖｔｂ）が供給されてい
る。
【００７５】図２４のように、スキャン／トリガ電極
（ＴＹ）にサスティンパルス（Ｖｓ）が供給される前
に、サスティン電圧（Ｖｓ）より大きい電圧のトリガパ
ルス（Ｖｔａ）を供給して正極性の直流電圧（Ｖｔｂ）
を供給するとスキャン／トリガ電極（ＴＹ）上に形成さ
れる壁電荷の量を多くすることができる。
（ＴＹ）にサスティンパルス（Ｖｓ）が供給される前
に、サスティン電圧（Ｖｓ）より大きい電圧のトリガパ
ルス（Ｖｔａ）を供給して正極性の直流電圧（Ｖｔｂ）
を供給するとスキャン／トリガ電極（ＴＹ）上に形成さ
れる壁電荷の量を多くすることができる。
【００７６】図２５を参照すると、スキャン／トリガ電
極（ＴＹ）にはサスティン期間の初期ａ−ｂ期間の間に
サスティンパルス（Ｖｓ）の電圧レベルより大きい電圧
のトリガパルス（Ｖｔａ）だけが供給される。そうする
とスキャン／トリガ電極（ＴＹ）とデータ電極（Ｘ）の
間には放電が起きる。ｂ時点の以後のサスティン期間に
はスキャン／トリガ電極（ＴＹ）に電圧が印加されな
い。この場合、スキャン／トリガ電極（ＴＹ）はサステ
ィンパルス（Ｖｓ）が供給されるサスティン電極（ＳＷ
Ｚ１、ＳＷＺ２）に対して相対的に電位差を有するので
ショートパス放電とロングパス放電によって図２３Ｂ〜
図２３Ｅのように壁電荷が形成される。
極（ＴＹ）にはサスティン期間の初期ａ−ｂ期間の間に
サスティンパルス（Ｖｓ）の電圧レベルより大きい電圧
のトリガパルス（Ｖｔａ）だけが供給される。そうする
とスキャン／トリガ電極（ＴＹ）とデータ電極（Ｘ）の
間には放電が起きる。ｂ時点の以後のサスティン期間に
はスキャン／トリガ電極（ＴＹ）に電圧が印加されな
い。この場合、スキャン／トリガ電極（ＴＹ）はサステ
ィンパルス（Ｖｓ）が供給されるサスティン電極（ＳＷ
Ｚ１、ＳＷＺ２）に対して相対的に電位差を有するので
ショートパス放電とロングパス放電によって図２３Ｂ〜
図２３Ｅのように壁電荷が形成される。
【００７７】図２６を参照すると、スキャン／トリガ電
極（ＴＹ）には最初にサスティンパルス（Ｖｓ）の電圧
レベルより大きい電圧のトリガパルス（Ｖｔａ）が供給
されて、その後はサスティンパルス（Ｖｓ）の電圧レベ
ルより小さい電圧のパルス（Ｖｔａｃ）が供給される。
トリガパルス（Ｖｔａ）に続いてスキャン／トリガ電極
（ＴＹ）に供給されるパルスは第１サスティン電極（Ｓ
ＷＺ１）に供給されるサスティンパルス（Ｖｓ）と同期
される。
極（ＴＹ）には最初にサスティンパルス（Ｖｓ）の電圧
レベルより大きい電圧のトリガパルス（Ｖｔａ）が供給
されて、その後はサスティンパルス（Ｖｓ）の電圧レベ
ルより小さい電圧のパルス（Ｖｔａｃ）が供給される。
トリガパルス（Ｖｔａ）に続いてスキャン／トリガ電極
（ＴＹ）に供給されるパルスは第１サスティン電極（Ｓ
ＷＺ１）に供給されるサスティンパルス（Ｖｓ）と同期
される。
【００７８】スキャン／トリガ電極（ＴＹ）にトリガパ
ルス（Ｖｔａ）が供給されると前述したように放電が起
き、図２３Ａのようにトリガ電極（Ｔ）に壁電荷が形成
される。サスティン電極（ＳＷＺ１、ＳＷＺ２）にサス
ティンパルス（Ｖｓ）が交互に供給される時、ショート
パス放電とロングパス放電が起きる。このようにショー
トパス放電とロングパス放電が起きる時、各電極（Ｔ
Ｙ、ＳＷＺ１、ＳＷＺ２）には図２３Ｂ〜図２３Ｅのよ
うに壁電荷が形成される。トリガパルスに続いて、スキ
ャン／トリガ電極（ＴＹ）に供給されるパルス（Ｖｔａ
ｃ）はサスティン電極（ＳＷＺ１、ＳＷＺ２）との相対
的な電位差をより大きくして壁電荷量を高めるためのも
のである。
ルス（Ｖｔａ）が供給されると前述したように放電が起
き、図２３Ａのようにトリガ電極（Ｔ）に壁電荷が形成
される。サスティン電極（ＳＷＺ１、ＳＷＺ２）にサス
ティンパルス（Ｖｓ）が交互に供給される時、ショート
パス放電とロングパス放電が起きる。このようにショー
トパス放電とロングパス放電が起きる時、各電極（Ｔ
Ｙ、ＳＷＺ１、ＳＷＺ２）には図２３Ｂ〜図２３Ｅのよ
うに壁電荷が形成される。トリガパルスに続いて、スキ
ャン／トリガ電極（ＴＹ）に供給されるパルス（Ｖｔａ
ｃ）はサスティン電極（ＳＷＺ１、ＳＷＺ２）との相対
的な電位差をより大きくして壁電荷量を高めるためのも
のである。
【００７９】図２７〜図３２は本発明を利用して５電極
構造とした実施形態のＰＤＰとその駆動方法及び装置を
表す。図２７及び図２８を参照すると、本発明の実施形
態による５電極のＰＤＰは広い幅の第１トリガ電極（Ｗ
Ｔ１）と、第１トリガ電極（ＷＴ１）より幅が狭い第２
トリガ電極（ＴＴ２）と、第１及び第２トリガ電極（Ｗ
Ｔ１、ＴＴ２）を間に置いて放電セルの両端に配置され
るサスティン電極（ＳＳ１、ＳＳ２）とを具備する。
構造とした実施形態のＰＤＰとその駆動方法及び装置を
表す。図２７及び図２８を参照すると、本発明の実施形
態による５電極のＰＤＰは広い幅の第１トリガ電極（Ｗ
Ｔ１）と、第１トリガ電極（ＷＴ１）より幅が狭い第２
トリガ電極（ＴＴ２）と、第１及び第２トリガ電極（Ｗ
Ｔ１、ＴＴ２）を間に置いて放電セルの両端に配置され
るサスティン電極（ＳＳ１、ＳＳ２）とを具備する。
【００８０】第１及び第２トリガ電極（ＷＴ１、ＴＴ
２）とサスティン電極（ＳＳ１、ＳＳ２）はぞれぞれ幅
が広い透明電極と幅が狭い金属バス電極とからなる。下
部パネル（１３０）にはトリガ電極（ＷＴ１、ＴＴ２）
とサスティン電極（ＳＳ１、ＳＳ２）と直交されるデー
タ電極（Ｘ）が形成される。
２）とサスティン電極（ＳＳ１、ＳＳ２）はぞれぞれ幅
が広い透明電極と幅が狭い金属バス電極とからなる。下
部パネル（１３０）にはトリガ電極（ＷＴ１、ＴＴ２）
とサスティン電極（ＳＳ１、ＳＳ２）と直交されるデー
タ電極（Ｘ）が形成される。
【００８１】第１トリガ電極（ＷＴ１）は第２トリガ電
極（ＴＴ２）とサスティン電極（ＳＳ１、ＳＳ２）に比
べて幅が広く形成される。第１トリガ電極（ＷＴ１）は
スキャンパルスが供給されてデータ電極（Ｘ）に供給さ
れるデータパルスとの電位差によってアドレス放電を起
こす。第１トリガ電極（ＷＴ１）は電極幅が広いために
アドレス放電時に第１トリガ電極（ＷＴ１）の上に形成
される壁電荷量が多くなる。また、第１トリガ電極（Ｗ
Ｔ１）はアドレス放電によって生成された壁電荷と外部
から供給されるトリガ電圧によって第２トリガ電極（Ｔ
Ｔ２）とともにサスティン期間の初期にショートパスの
ショートパス放電を起こさせる。第１トリガ電極（ＷＴ
１）と第２トリガ電極（ＴＴ２）の間の間隔はショート
パス放電が低い電圧でも安定して起きるように狭く設定
される。一方、第２サスティン電極（ＳＳ２）と第２ト
リガ電極（ＴＴ２）の間の間隔は第１トリガ電極（ＷＴ
１）と第２トリガ電極（ＴＴ２）の間の間隔より大きく
設定されている。
極（ＴＴ２）とサスティン電極（ＳＳ１、ＳＳ２）に比
べて幅が広く形成される。第１トリガ電極（ＷＴ１）は
スキャンパルスが供給されてデータ電極（Ｘ）に供給さ
れるデータパルスとの電位差によってアドレス放電を起
こす。第１トリガ電極（ＷＴ１）は電極幅が広いために
アドレス放電時に第１トリガ電極（ＷＴ１）の上に形成
される壁電荷量が多くなる。また、第１トリガ電極（Ｗ
Ｔ１）はアドレス放電によって生成された壁電荷と外部
から供給されるトリガ電圧によって第２トリガ電極（Ｔ
Ｔ２）とともにサスティン期間の初期にショートパスの
ショートパス放電を起こさせる。第１トリガ電極（ＷＴ
１）と第２トリガ電極（ＴＴ２）の間の間隔はショート
パス放電が低い電圧でも安定して起きるように狭く設定
される。一方、第２サスティン電極（ＳＳ２）と第２ト
リガ電極（ＴＴ２）の間の間隔は第１トリガ電極（ＷＴ
１）と第２トリガ電極（ＴＴ２）の間の間隔より大きく
設定されている。
【００８２】サスティン電極（ＳＳ１、ＳＳ２）はトリ
ガ電極（ＷＴ１、ＴＴ２）を間に置いて放電セルの両端
に位置するためにそれらの間の間隔は大きくなる。この
サスティン電極（ＳＳ１、ＳＳ２）はトリガ電極（ＷＴ
１、ＴＴ２）の間に起きるショートパス放電によるプラ
イミング効果を利用してロングパス放電を起こす。サス
ティン電極（ＳＳ１、ＳＳ２）の間の間隔は放電セルの
両端にそれぞれ位置するために放電距離が最大となって
いる。
ガ電極（ＷＴ１、ＴＴ２）を間に置いて放電セルの両端
に位置するためにそれらの間の間隔は大きくなる。この
サスティン電極（ＳＳ１、ＳＳ２）はトリガ電極（ＷＴ
１、ＴＴ２）の間に起きるショートパス放電によるプラ
イミング効果を利用してロングパス放電を起こす。サス
ティン電極（ＳＳ１、ＳＳ２）の間の間隔は放電セルの
両端にそれぞれ位置するために放電距離が最大となって
いる。
【００８３】上部パネル（１３０）にはトリガ電極（Ｗ
Ｔ１、ＴＴ２）とサスティン電極（ＳＳ１、ＳＳ２）を
覆うように上部誘電体層（１３４）と保護膜（１３６）
が積層される。上部誘電体層（１３４）にはプラズマ放
電時に発生した壁電荷が蓄積される。保護膜（１３６）
はプラズマ放電時に発生したスパッタリングによる上部
誘電体層（１３４）の損傷を防止するとともに二次電子
の放出を高めるためのものである。この保護膜（１１
６）としては通常酸化マグネシウム（ＭｇＯ）が利用さ
れる。
Ｔ１、ＴＴ２）とサスティン電極（ＳＳ１、ＳＳ２）を
覆うように上部誘電体層（１３４）と保護膜（１３６）
が積層される。上部誘電体層（１３４）にはプラズマ放
電時に発生した壁電荷が蓄積される。保護膜（１３６）
はプラズマ放電時に発生したスパッタリングによる上部
誘電体層（１３４）の損傷を防止するとともに二次電子
の放出を高めるためのものである。この保護膜（１１
６）としては通常酸化マグネシウム（ＭｇＯ）が利用さ
れる。
【００８４】下部パネル（１３８）には下部誘電体層
（１４２）と隔壁（１４４）が形成される。下部誘電体
層（１４２）と隔壁（１４４）の表面には蛍光体層（１
４６）が塗布される。隔壁（１４４）は水平に隣接した
放電空間を分離して光学的、電気的なクロストークを防
止する。蛍光体層（１４６）はプラズマ放電時に発生し
た紫外線によって励起されて赤色、緑色または青色の中
のいずれか一つの可視光線を発生する。上部パネル（１
３０）、下部パネル（１３８）、隔壁（１４４）で形成
された放電空間にはＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの
不活性の混合ガスが注入される。
（１４２）と隔壁（１４４）が形成される。下部誘電体
層（１４２）と隔壁（１４４）の表面には蛍光体層（１
４６）が塗布される。隔壁（１４４）は水平に隣接した
放電空間を分離して光学的、電気的なクロストークを防
止する。蛍光体層（１４６）はプラズマ放電時に発生し
た紫外線によって励起されて赤色、緑色または青色の中
のいずれか一つの可視光線を発生する。上部パネル（１
３０）、下部パネル（１３８）、隔壁（１４４）で形成
された放電空間にはＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの
不活性の混合ガスが注入される。
【００８５】図２９及び図３０を参照すると、本発明の
実施形態による５電極のＰＤＰは幅の広い第１及び第２
トリガ電極（ＷＴ１、ＷＴ２）と、第１及び第２トリガ
電極（ＷＴ１、ＷＴ２）を間に置いて放電セルの両端に
配置される第１及び第２サスティン電極（ＳＳ１、ＳＳ
２）とを具備する。
実施形態による５電極のＰＤＰは幅の広い第１及び第２
トリガ電極（ＷＴ１、ＷＴ２）と、第１及び第２トリガ
電極（ＷＴ１、ＷＴ２）を間に置いて放電セルの両端に
配置される第１及び第２サスティン電極（ＳＳ１、ＳＳ
２）とを具備する。
【００８６】この実施形態は図２７及び図２８に図示さ
れた５電極ＰＤＰと対比する時、放電セルの中央に隣接
に配置される第１及び第２トリガ電極（ＷＴ１、ＷＴ
２）の双方の幅がサスティン電極（ＳＳ１、ＳＳ２）よ
り広く設定されることを除いて他の構成要素が実質的に
同一である。
れた５電極ＰＤＰと対比する時、放電セルの中央に隣接
に配置される第１及び第２トリガ電極（ＷＴ１、ＷＴ
２）の双方の幅がサスティン電極（ＳＳ１、ＳＳ２）よ
り広く設定されることを除いて他の構成要素が実質的に
同一である。
【００８７】このように第１及び第２トリガ電極（ＷＴ
１、ＷＴ２）の幅が広くなるためにショートパス放電で
形成される壁電荷と空間電荷の量が多くなるのでサステ
ィン電極（ＳＳ１、ＳＳ２）の間のロングパス放電に必
要な電圧をその分低くすることができる。
１、ＷＴ２）の幅が広くなるためにショートパス放電で
形成される壁電荷と空間電荷の量が多くなるのでサステ
ィン電極（ＳＳ１、ＳＳ２）の間のロングパス放電に必
要な電圧をその分低くすることができる。
【００８８】図３１及び図３２は本発明による５電極Ｐ
ＤＰの駆動装置及びその出力波形を示す。図３１を参照
すると、本発明による５電極ＰＤＰの駆動装置は第１サ
スティン電極（ＳＳ１）と第１トリガ電極（ＷＴ１）を
駆動するための第１サスティン駆動部（１７０）と、第
２トリガ電極（ＴＴ２、ＷＴ２）を駆動するためのトリ
ガ駆動部（１５２）と、第２サスティン電極（ＳＳ２）
を駆動するための第２サスティン駆動部（６２０と、デ
ータ電極（Ｘ）を駆動するためのデータ駆動部（１５
６）とを具備する。
ＤＰの駆動装置及びその出力波形を示す。図３１を参照
すると、本発明による５電極ＰＤＰの駆動装置は第１サ
スティン電極（ＳＳ１）と第１トリガ電極（ＷＴ１）を
駆動するための第１サスティン駆動部（１７０）と、第
２トリガ電極（ＴＴ２、ＷＴ２）を駆動するためのトリ
ガ駆動部（１５２）と、第２サスティン電極（ＳＳ２）
を駆動するための第２サスティン駆動部（６２０と、デ
ータ電極（Ｘ）を駆動するためのデータ駆動部（１５
６）とを具備する。
【００８９】第１サスティン駆動部（１５０）はアドレ
ス期間に負極性のスキャンパルスを第１サスティン電極
（ＳＳ１）と第１トリガ電極（ＷＴ１）に順次供給す
る。そして第１サスティン駆動部（１５）はサスティン
期間にサスティンパルスを第１サスティン電極（ＳＳ
１）と第１トリガ電極（ＷＴ１）に供給する。
ス期間に負極性のスキャンパルスを第１サスティン電極
（ＳＳ１）と第１トリガ電極（ＷＴ１）に順次供給す
る。そして第１サスティン駆動部（１５）はサスティン
期間にサスティンパルスを第１サスティン電極（ＳＳ
１）と第１トリガ電極（ＷＴ１）に供給する。
【００９０】トリガ駆動部（１５２）はリセット期間に
リセットパルスを第２トリガ電極（ＴＴ２、ＷＴ２）に
供給するとともにアドレス期間に正極性の直流電圧を第
２トリガ電極（ＴＴ２、ＷＴ２）に供給する。そして第
２トリガ駆動部（１５２）はサスティン期間にサスティ
ンパルスを第２トリガ電極（ＴＴ２、ＷＴ２）に供給す
る。
リセットパルスを第２トリガ電極（ＴＴ２、ＷＴ２）に
供給するとともにアドレス期間に正極性の直流電圧を第
２トリガ電極（ＴＴ２、ＷＴ２）に供給する。そして第
２トリガ駆動部（１５２）はサスティン期間にサスティ
ンパルスを第２トリガ電極（ＴＴ２、ＷＴ２）に供給す
る。
【００９１】第２サスティン駆動部（１５４）はアドレ
ス期間に正極性の直流電圧を第２サスティン電極（ＳＳ
２）に供給した後に、サスティン期間にサスティンパル
スを第２サスティン電極（ＳＳ２）に供給する。第２サ
スティン電極（ＳＳ２）に供給されるサスティンパルス
の電圧レベルは第１及び第２トリガ電極（ＷＴ１、ＴＴ
２、ＷＴ２）と第１サスティン電極（ＳＳ１）に供給さ
れるサスティンパルスより高く設定される。
ス期間に正極性の直流電圧を第２サスティン電極（ＳＳ
２）に供給した後に、サスティン期間にサスティンパル
スを第２サスティン電極（ＳＳ２）に供給する。第２サ
スティン電極（ＳＳ２）に供給されるサスティンパルス
の電圧レベルは第１及び第２トリガ電極（ＷＴ１、ＴＴ
２、ＷＴ２）と第１サスティン電極（ＳＳ１）に供給さ
れるサスティンパルスより高く設定される。
【００９２】データ駆動部（１５６）はスキャンパルス
に同期されるデータパルスをデータ電極（Ｘ）に供給す
る。
に同期されるデータパルスをデータ電極（Ｘ）に供給す
る。
【００９３】図３２を参照すると、リセット期間には電
圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が
第２トリガ電極（ＴＴ２、ＷＴ２）に供給される。そう
すると全画面の放電セルはリセット放電されて均一の量
の壁電荷が生成されて初期化される。この時、データ電
極（Ｘ）には第２トリガ電極（ＴＴ２、ＷＴ２）とデー
タ電極（Ｘ）の間に誤放電が起きないように電圧レベル
が低い正極性のパルス信号が供給される。
圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が
第２トリガ電極（ＴＴ２、ＷＴ２）に供給される。そう
すると全画面の放電セルはリセット放電されて均一の量
の壁電荷が生成されて初期化される。この時、データ電
極（Ｘ）には第２トリガ電極（ＴＴ２、ＷＴ２）とデー
タ電極（Ｘ）の間に誤放電が起きないように電圧レベル
が低い正極性のパルス信号が供給される。
【００９４】アドレス期間には第１トリガ電極（ＷＴ
１）と第１サスティン電極（ＳＳ１）にスキャンパルス
（−Ｖｓｃ）が順次供給される。データ電極（Ｘ）には
スキャンパルス（−Ｖｓｃ）に同期したデータパルス
（Ｖｄ）が１水平ライン分のデータ電極（Ｘ）に同時に
供給される。この時、データパルス（Ｖａ）が供給され
た放電セルは第１トリガ電極（ＷＴ１）と第１サスティ
ン電極（ＳＳ１）を含めた電極群とデータ電極（Ｘ）の
間の電圧差と内部の壁電荷によってアドレス放電が起き
る。このアドレス放電によって第１トリガ電極（ＷＴ
１）と第１サスティン電極（ＳＳ１）を含めた電極群に
広い面積で充分な量の壁電荷が形成される。
１）と第１サスティン電極（ＳＳ１）にスキャンパルス
（−Ｖｓｃ）が順次供給される。データ電極（Ｘ）には
スキャンパルス（−Ｖｓｃ）に同期したデータパルス
（Ｖｄ）が１水平ライン分のデータ電極（Ｘ）に同時に
供給される。この時、データパルス（Ｖａ）が供給され
た放電セルは第１トリガ電極（ＷＴ１）と第１サスティ
ン電極（ＳＳ１）を含めた電極群とデータ電極（Ｘ）の
間の電圧差と内部の壁電荷によってアドレス放電が起き
る。このアドレス放電によって第１トリガ電極（ＷＴ
１）と第１サスティン電極（ＳＳ１）を含めた電極群に
広い面積で充分な量の壁電荷が形成される。
【００９５】サスティン期間には第１トリガ電極（ＷＴ
１）と第１サスティン電極（ＳＳ１）を含めた電極群と
第２サスティン電極（ＳＳ２）にサスティンパルス（Ｖ
ｓ、Ｖｓｓ）が同期されるように供給されるとともにこ
れらの電極（ＷＴ１、ＳＳ１、ＳＳ２）と交番されるよ
うに第２トリガ電極（ＴＴ２、ＷＴ２）にサスティンパ
ルス（Ｖｓ）が供給される。そうするとサスティン期間
の初期にアドレス放電によって生成された放電セルの内
部の壁電圧と第１トリガ電極（ＷＴ１）に最初に供給さ
れるサスティンパルスの電圧によって第１及び第２トリ
ガ電極（ＷＴ１、ＷＴ２、ＴＴ２）の間にショートパス
放電が起きる。アドレス期間に充分な量の壁電荷が第１
トリガ電極（ＷＴ１）と第１サスティン電極（ＳＳ１）
の上に形成されているために第１トリガ電極（ＷＴ１）
と第１サスティン電極（ＳＳ１）に供給されるサスティ
ンパルスの電圧レベルは低くしてもよい。第１及び第２
トリガ電極（ＷＴ１、ＷＴ２、ＴＴ２）の間のショート
パス放電によって放電セル内に多くの荷電粒子と壁電荷
が生成される。このような空間電荷と壁電荷によるプラ
イミング効果を利用して第１及び第２サスティン電極
（ＳＳ１、ＳＳ２）にサスティンパルスが交互に供給さ
れる時毎にロングパス放電が起きる。
１）と第１サスティン電極（ＳＳ１）を含めた電極群と
第２サスティン電極（ＳＳ２）にサスティンパルス（Ｖ
ｓ、Ｖｓｓ）が同期されるように供給されるとともにこ
れらの電極（ＷＴ１、ＳＳ１、ＳＳ２）と交番されるよ
うに第２トリガ電極（ＴＴ２、ＷＴ２）にサスティンパ
ルス（Ｖｓ）が供給される。そうするとサスティン期間
の初期にアドレス放電によって生成された放電セルの内
部の壁電圧と第１トリガ電極（ＷＴ１）に最初に供給さ
れるサスティンパルスの電圧によって第１及び第２トリ
ガ電極（ＷＴ１、ＷＴ２、ＴＴ２）の間にショートパス
放電が起きる。アドレス期間に充分な量の壁電荷が第１
トリガ電極（ＷＴ１）と第１サスティン電極（ＳＳ１）
の上に形成されているために第１トリガ電極（ＷＴ１）
と第１サスティン電極（ＳＳ１）に供給されるサスティ
ンパルスの電圧レベルは低くしてもよい。第１及び第２
トリガ電極（ＷＴ１、ＷＴ２、ＴＴ２）の間のショート
パス放電によって放電セル内に多くの荷電粒子と壁電荷
が生成される。このような空間電荷と壁電荷によるプラ
イミング効果を利用して第１及び第２サスティン電極
（ＳＳ１、ＳＳ２）にサスティンパルスが交互に供給さ
れる時毎にロングパス放電が起きる。
【００９６】
【発明の効果】上述したように、本発明によるＰＤＰと
その駆動方法及び装置は少なくとも３つ以上のサスティ
ン電極を一群のサスティン電極群として構成して、その
中のアドレス放電を起こすための電極はその幅を大きく
設定している。従って、本発明によるＰＤＰとその駆動
方法及び装置はアドレス放電によって充分な量の荷電粒
子が生成されるのでサスティン放電に必要な電圧を低く
することができ、消費電力と効率を向上させることがで
きる。また、本発明によるＰＤＰとその駆動方法及び装
置はアドレス放電によって充分な量の荷電粒子を生成す
ることができるのでサスティン放電が安定的に起きるこ
とができるのでミスライティングを防止することができ
る。
その駆動方法及び装置は少なくとも３つ以上のサスティ
ン電極を一群のサスティン電極群として構成して、その
中のアドレス放電を起こすための電極はその幅を大きく
設定している。従って、本発明によるＰＤＰとその駆動
方法及び装置はアドレス放電によって充分な量の荷電粒
子が生成されるのでサスティン放電に必要な電圧を低く
することができ、消費電力と効率を向上させることがで
きる。また、本発明によるＰＤＰとその駆動方法及び装
置はアドレス放電によって充分な量の荷電粒子を生成す
ることができるのでサスティン放電が安定的に起きるこ
とができるのでミスライティングを防止することができ
る。
【００９７】本発明によるＰＤＰとその駆動方法及び装
置は、広い金属バス電極だけで電極を構成する場合に、
基板と金属橋電極の間に光遮断層を形成して外部光の反
射によるコントラスト低下を最小化することができるよ
うになる。また、本発明によるＰＤＰとその駆動方法及
び装置はショートパス放電を起こせるためのトリガ電極
とロングパス放電を起こせるためのサスティン電極を一
つの駆動回路を利用して駆動するようにしているので駆
動回路を単純化してコストを低減することができるよう
になる。
置は、広い金属バス電極だけで電極を構成する場合に、
基板と金属橋電極の間に光遮断層を形成して外部光の反
射によるコントラスト低下を最小化することができるよ
うになる。また、本発明によるＰＤＰとその駆動方法及
び装置はショートパス放電を起こせるためのトリガ電極
とロングパス放電を起こせるためのサスティン電極を一
つの駆動回路を利用して駆動するようにしているので駆
動回路を単純化してコストを低減することができるよう
になる。
【００９８】以上説明した内容を通して当業者であれば
本発明の技術思想を一脱しない範囲で多様な変更及び修
正が可能であることが分かる。例えば、当業者はアドレ
ス放電を起こせるための電極の幅を広くするという本発
明の技術的な思想に基づいて３電極ＰＤＰでスキャン電
極の幅を広くすることを予測することができるだろう。
従って、本発明の技術的な範囲は明細書の詳細な説明に
記載された内容に限らず特許請求の範囲によって定めな
ければならない。
本発明の技術思想を一脱しない範囲で多様な変更及び修
正が可能であることが分かる。例えば、当業者はアドレ
ス放電を起こせるための電極の幅を広くするという本発
明の技術的な思想に基づいて３電極ＰＤＰでスキャン電
極の幅を広くすることを予測することができるだろう。
従って、本発明の技術的な範囲は明細書の詳細な説明に
記載された内容に限らず特許請求の範囲によって定めな
ければならない。
【図１】 従来の３電極のプラズマディスプレーのパネ
ルの放電セルを表す写視図である。
ルの放電セルを表す写視図である。
【図２】 図１に図示された３電極のプラズマディスプ
レーのパネル板を表す断面図である。
レーのパネル板を表す断面図である。
【図３】 図１に図示された３電極のプラズマディスプ
レーのパネルの駆動の波形図である。
レーのパネルの駆動の波形図である。
【図４】 従来の５電極のプラズマディスプレーのパネ
ルの一つの放電セルを表す平面図である。
ルの一つの放電セルを表す平面図である。
【図５】 図４に図示された５電極のプラズマディスプ
レーのパネル板を表す断面図である。
レーのパネル板を表す断面図である。
【図６】 図４に図示された５電極のプラズマディスプ
レーのパネルの駆動装置を表すブラック図である。
レーのパネルの駆動装置を表すブラック図である。
【図７】 図４に図示された５電極のプラズマディスプ
レーのパネルの駆動の波形図である。
レーのパネルの駆動の波形図である。
【図８】 本発明の第１実施形態によるプラズマディス
プレーのパネルの一つの放電セルを表す写視図である。
プレーのパネルの一つの放電セルを表す写視図である。
【図９】 図８に図示されたプラズマディスプレーのパ
ネル板を表す断面図である。
ネル板を表す断面図である。
【図１０Ａ】 図８及び図９にスキャン電極とサスティ
ン電極の間の放電過程を表す断面図である。
ン電極の間の放電過程を表す断面図である。
【図１０Ｂ】 図８及び図９にスキャン電極とサスティ
ン電極の間の放電過程を表す断面図である。
ン電極の間の放電過程を表す断面図である。
【図１０Ｃ】 図８及び図９にスキャン電極とサスティ
ン電極の間の放電過程を表す断面図である。
ン電極の間の放電過程を表す断面図である。
【図１０Ｄ】 図８及び図９にスキャン電極とサスティ
ン電極の間の放電過程を表す断面図である。
ン電極の間の放電過程を表す断面図である。
【図１１】 図８及び図９にスキャン電極とサスティン
電極の間の放電時に利用される陽光柱の領域を表す図面
である。
電極の間の放電時に利用される陽光柱の領域を表す図面
である。
【図１２】 図８に図示されたプラズマディスプレーパ
ネルにおいて金属バス電極上に形成される光遮断層を表
す断面図である。
ネルにおいて金属バス電極上に形成される光遮断層を表
す断面図である。
【図１３】 本発明の第２実施形態によるプラズマディ
スプレーのパネルの一つの放電セルを表す写視図であ
る。
スプレーのパネルの一つの放電セルを表す写視図であ
る。
【図１４】 図１３に図示されたプラズマディスプレー
のパネル板を表す断面図である。
のパネル板を表す断面図である。
【図１５】 本発明の第３実施形態によるプラズマディ
スプレーのパネルの一つの放電セルを表す写視図であ
る。
スプレーのパネルの一つの放電セルを表す写視図であ
る。
【図１６】 図１５に図示されたプラズマディスプレー
のパネル板を表す断面図である。
のパネル板を表す断面図である。
【図１７】 本発明の第４実施形態によるプラズマディ
スプレーのパネルの一つの放電セルを表す写視図であ
る。
スプレーのパネルの一つの放電セルを表す写視図であ
る。
【図１８】 図１７に図示されたプラズマディスプレー
のパネル板を表す断面図である。
のパネル板を表す断面図である。
【図１９】 図１７に図示されたプラズマディスプレー
のパネルにおいて格子型の隔壁が適用される場合の電極
配置の順序を表す平面図である。
のパネルにおいて格子型の隔壁が適用される場合の電極
配置の順序を表す平面図である。
【図２０】 図１７に図示されたプラズマディスプレー
のパネルにおいてストライプ形態の隔壁が適用される場
合の電極配置の順序を表す平面図である。
のパネルにおいてストライプ形態の隔壁が適用される場
合の電極配置の順序を表す平面図である。
【図２１】 図１７に図示されたプラズマディスプレー
のパネルの駆動装置を表すブラック図である。
のパネルの駆動装置を表すブラック図である。
【図２２】 図１７に図示されたプラズマディスプレー
のパネルの第１実施形態による駆動の波形を表す波形図
である。
のパネルの第１実施形態による駆動の波形を表す波形図
である。
【図２３Ａ】 図１７に図示されたスキャン／トリガ電
極とサスティン電極の間の放電過程を表す断面図であ
る。
極とサスティン電極の間の放電過程を表す断面図であ
る。
【図２３Ｂ】 図１７に図示されたスキャン／トリガ電
極とサスティン電極の間の放電過程を表す断面図であ
る。
極とサスティン電極の間の放電過程を表す断面図であ
る。
【図２３Ｃ】 図１７に図示されたスキャン／トリガ電
極とサスティン電極の間の放電過程を表す断面図であ
る。
極とサスティン電極の間の放電過程を表す断面図であ
る。
【図２３Ｄ】 図１７に図示されたスキャン／トリガ電
極とサスティン電極の間の放電過程を表す断面図であ
る。
極とサスティン電極の間の放電過程を表す断面図であ
る。
【図２３Ｅ】 図１７に図示されたスキャン／トリガ電
極とサスティン電極の間の放電過程を表す断面図であ
る。
極とサスティン電極の間の放電過程を表す断面図であ
る。
【図２４】 図１７に図示されたプラズマディスプレー
のパネルの第２実施形態による駆動の波形を表す波形図
である。
のパネルの第２実施形態による駆動の波形を表す波形図
である。
【図２５】 図１７に図示されたプラズマディスプレー
のパネルの第３実施形態による駆動の波形を表す波形図
である。
のパネルの第３実施形態による駆動の波形を表す波形図
である。
【図２６】 図１７に図示されたプラズマディスプレー
のパネルの第４実施形態による駆動の波形を表す波形図
である。
のパネルの第４実施形態による駆動の波形を表す波形図
である。
【図２７】 本発明の第５実施形態によるプラズマディ
スプレーのパネルの一つの放電セルを表す写視図であ
る。
スプレーのパネルの一つの放電セルを表す写視図であ
る。
【図２８】 図２７に図示されたプラズマディスプレー
のパネルを上から見た一つの放電セルを表す写視図であ
る。
のパネルを上から見た一つの放電セルを表す写視図であ
る。
【図２９】 本発明の第６実施形態によるプラズマディ
スプレーのパネルの一つの放電セルを表す写視図であ
る。
スプレーのパネルの一つの放電セルを表す写視図であ
る。
【図３０】 図２９に図示されたプラズマディスプレー
のパネルを上から見た一つの放電セルを表す写視図であ
る。
のパネルを上から見た一つの放電セルを表す写視図であ
る。
【図３１】 図２７及び図２９に図示されたプラズマデ
ィスプレーのパネルの駆動装置を表すブラック図であ
る。
ィスプレーのパネルの駆動装置を表すブラック図であ
る。
【図３２】 図２７及び図２９に図示されたプラズマデ
ィスプレーのパネルの駆動装置を表すブラック図であ
る。
ィスプレーのパネルの駆動装置を表すブラック図であ
る。
Ｘ：データ電極 Ｙ、ＷＹ：スキャン電極 Ｚ、Ｚ１、Ｚ２、Ｚ１、ＷＺ２、ＳＷＺ１、ＳＷＺ２、
ＳＳ１、ＳＳ２：サスティン電極 ＴＹ、ＴＺ、ＷＴ１、ＷＴ２、ＷＴ２：トリガ電極 １０、３０、７０、９０、１１０、１３０：上部パネル １２Ｙ、１２Ｚ、７２Ｙ、７２Ｚ１、７２Ｚ２、７２Ｗ
Ｚ２、９２Ｙ、９２Ｚ１、９２Ｚ２、１１２Ｚ１、１１
２Ｚ２：透明電極 １３Ｙ、１３Ｚ、７３Ｙ、７３Ｚ１、７３Ｚ２、９３
Ｙ、９３Ｚ１、９３Ｚ２、１１３Ｚ１、１１３Ｚ２：金
属バス電極 １４、２２、３６、４４、７４、８２、９４、１０２、
１１４、１２２、１３４、１４２：誘電体層 １５Ｙ、１５Ｚ、７５Ｙ、７５Ｚ１、７５Ｚ２：光遮断
層 １６、３８、７６、９６、１１６、１３６：保護膜 １８、４０、７８、９８、１１８、１３８：下部パネル ２４、４６、８４、１０４、１２４、１４４：隔壁 ２６、４６、８４、１０６、１２６、１４６：蛍光体層 ５６、６０、１５２：トリガ駆動部 ５８、１２８、６２、１２９、１５０、１５４：サステ
ィン駆動部 １１２：スキャン／トリガ駆動部 １２０、１５６：データ駆動部
ＳＳ１、ＳＳ２：サスティン電極 ＴＹ、ＴＺ、ＷＴ１、ＷＴ２、ＷＴ２：トリガ電極 １０、３０、７０、９０、１１０、１３０：上部パネル １２Ｙ、１２Ｚ、７２Ｙ、７２Ｚ１、７２Ｚ２、７２Ｗ
Ｚ２、９２Ｙ、９２Ｚ１、９２Ｚ２、１１２Ｚ１、１１
２Ｚ２：透明電極 １３Ｙ、１３Ｚ、７３Ｙ、７３Ｚ１、７３Ｚ２、９３
Ｙ、９３Ｚ１、９３Ｚ２、１１３Ｚ１、１１３Ｚ２：金
属バス電極 １４、２２、３６、４４、７４、８２、９４、１０２、
１１４、１２２、１３４、１４２：誘電体層 １５Ｙ、１５Ｚ、７５Ｙ、７５Ｚ１、７５Ｚ２：光遮断
層 １６、３８、７６、９６、１１６、１３６：保護膜 １８、４０、７８、９８、１１８、１３８：下部パネル ２４、４６、８４、１０４、１２４、１４４：隔壁 ２６、４６、８４、１０６、１２６、１４６：蛍光体層 ５６、６０、１５２：トリガ駆動部 ５８、１２８、６２、１２９、１５０、１５４：サステ
ィン駆動部 １１２：スキャン／トリガ駆動部 １２０、１５６：データ駆動部
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ２０００−７０２６０ (32)優先日 平成12年11月24日(2000．11．24) (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 ２０００−８７０６０ (32)優先日 平成12年12月30日(2000．12．30) (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 ２００１−３００７ (32)優先日 平成13年１月18日(2001．1．18) (33)優先権主張国 韓国（ＫＲ） (72)発明者 ヤン・ジョオン・アン 大韓民国・キョンサンブク−ド・クミ− シ・シンピョン １−ドン・（番地な し）・エルジーエレクトロニクス インコ ーポレーテッド・ボーディング ルーム・ 113−ホ (72)発明者 セオック・ドン・カン 大韓民国・キョンサンブク−ド・クミ− シ・シンピョン １−ドン・（番地な し）・エルジーエレクトロニクス インコ ーポレーテッド・ボーディング ルーム・ Ａ−409 (72)発明者 ヤン・キョ・シン 大韓民国・ソウル・サンドン−ク・ハワン シプ−リ １−ドン・303−５ (72)発明者 スン・ヨン・アン 大韓民国・キョンサンブク−ド・クミ− シ・シンピョン−ドン・150−27・エルジ ーエレクトロニクス インコーポレーテッ ド・ボーディング ルーム・610−ホ (72)発明者 ソン・ウォン・チ 大韓民国・キョンサンブク−ド・チルゴク −クン・セオクジェオク−ミュン・ジュン グ−リ・141・３コンダン・ブヨン・アパ ートメント・111−308 (72)発明者 ジャエ・ホン・リー 大韓民国・タエグ−シ・ススン−ク・スス ン ３−カ・142−３ (72)発明者 タエ・ワン・チョイ 大韓民国・キョンサンブク−ド・クミ− シ・シンピョン−ドン・150−27・エルジ ーエレクトロニクスインコーポレーテッ ド・メンバーアパートメント・402−ホ (72)発明者 ジェオン・ピル・チョイ 大韓民国・キュンギ−ド・スウォン−シ・ クワンスン−ク・クムゴク−ドン・エルジ ービレッジ・305−804 (72)発明者 タエ・ヒュン・キム 大韓民国・ソウル・クムチョン−ク・シフ ン ２−ドン・230−81 (72)発明者 ゲウン・ソオ・リム 大韓民国・キュンギ−ド・スンナム−シ・ ブンダン−ク・クムゴク−ドン・180・チ ュングソル−ビレッジ・205−402 Ｆターム(参考） 5C040 FA01 FA04 GB03 GB14 GC11 MA12 5C058 AA11 AB01 BA02 BA35 5C080 AA05 BB05 DD09 HH04 JJ02 JJ04 JJ05 JJ06
Claims (26)
- 【請求項１】 多数の放電セルを間に設けた上部パネル
及び下部パネルと、所定の幅を有する少なくとも一つ以
上の電極を含んで前記上部パネルに形成される第１上部
電極群と、前記第１上部電極群と異なる幅を有する少な
くとも一つ以上の電極を含んでいて前記第１上部電極群
に隣接して前記上部パネルに形成される第２上部電極群
と、前記第１及び第２上部電極群と直交されるように前
記下部パネルに形成されるデータ電極とを具備すること
を特徴とするプラズマディスプレーパネル。 - 【請求項２】 前記第２上部電極群は前記第１上部電極
群より幅が広いことを特徴とする請求項１記載のプラズ
マディスプレーパネル。 - 【請求項３】 前記第１上部電極群は前記第２上部電極
群の近くに設置される第１サスティン電極と、その第１
サスティン電極を間に置くように前記第２上部電極群か
ら遠い位置に設置される第２サスティン電極とを具備す
ることを特徴とする請求項２記載のプラズマディスプレ
ーパネル。 - 【請求項４】 前記第２上部電極群は前記データ電極と
アドレス放電を生じさせて前記放電セルを選択するとと
もに、前記選択された放電セルに対して前記第１サステ
ィン電極とショートパス放電を起こして前記第２サステ
ィン電極とロングパス放電を起こすための少なくとも一
つのスキャン電極とを具備することを特徴とする請求項
３記載のプラズマディスプレーパネル。 - 【請求項５】 前記スキャン電極と第１サスティン電極
の間の間隔は前記第１及び第２サスティン電極の間の間
隔と異なることを特徴とする請求項４記載のプラズマデ
ィスプレーパネル。 - 【請求項６】 前記スキャン電極と第１サスティン電極
の間の間隔は前記第１及び第２サスティン電極の間の間
隔より大きいことを特徴とする請求項４記載のプラズマ
ディスプレーパネル。 - 【請求項７】 前記第１上部電極群は前記第２上部電極
群の近くに設置されて選択された前記放電セルに対して
前記第２上部電極群との間でショートパス放電を起こす
細幅のサスティン電極を具備することを特徴とする請求
項２記載のプラズマディスプレーパネル。 - 【請求項８】 前記第１上部電極群は前記第２上部電極
群の近くに配置された広幅のサスティン電極と、前記第
２上部電極群と前記広幅のサスティン電極の間の間隔よ
り広く設定された間隔に配置された細幅のサスティン電
極とを具備することを特徴とする請求項７記載のプラズ
マディスプレーパネル。 - 【請求項９】 前記細幅のサスティン電極と前記広幅の
サスティン電極の間の間隔は３０〜８０μｍの間の幅で
選択されることを特徴とする請求項８記載のプラズマデ
ィスプレーパネル。 - 【請求項１０】 前記第２上部電極群は前記データ電極
とアドレス放電を起こす前記放電セルを選択するととも
に、選択された放電セルに対して前記第１上部電極群と
サスティン放電を起こすための少なくとも一つのスキャ
ン電極とを具備することを特徴とする請求項２記載のプ
ラズマディスプレーパネル。 - 【請求項１１】 前記第１上部電極群は前記スキャン電
極の近くに設置されてショートパスのサスティン放電を
起こす第１サスティン電極と、前記スキャン電極を間に
置いて前記第１サスティン電極から遠い距離に離される
とともに前記スキャン電極と前記第１サスティン電極の
間の間隔より広い間隔に前記スキャン電極から離隔され
て前記スキャン電極とロングパスの前記サスティン放電
を起こす第２サスティン電極とを具備することを特徴と
する請求項１０記載のプラズマディスプレーパネル。 - 【請求項１２】 前記第１上部電極群は前記第２電極群
を間に置いて前記放電セルの両端にそれぞれ配置される
第１及び第２サスティン電極を具備することを特徴とす
る請求項２記載のプラズマディスプレーパネル。 - 【請求項１３】 前記第１上部電極群は前記データ電極
との間でアドレス放電を起こして前記放電セルを選択す
るとともに、その選択された放電セルに対して前記第１
及び第２サスティン電極の中の少なくとも一つとショー
トパスの放電を起こすためのスキャン電極を具備するこ
とを特徴とする請求項２記載のプラズマディスプレーパ
ネル。 - 【請求項１４】 前記第１上部電極群は前記スキャン電
極の近くに設置されてショートパスのサスティン放電を
起こすトリガ電極と、前記スキャン電極及びトリガ電極
を間に置いて前記放電セルの両端にそれぞれ配置されて
ロングパスの前記サスティン放電を起こすための第１及
び第２サスティン電極とを具備することを特徴とする請
求項１０記載のプラズマディスプレーパネル。 - 【請求項１５】 前記第２上部電極群は前記データ電極
とアドレス放電を起こして前記放電セルを選択する第１
トリガ電極と、前記第１トリガ電極に隣接されて選択さ
れた放電セルに対してショートパスのサスティン放電を
起こすための第２トリガ電極とを具備することを特徴と
する請求項１２記載のプラズマディスプレーパネル。 - 【請求項１６】 前記第１上部電極群は前記第１及び第
２トリガ電極を間に置いて前記放電セルの両端にそれぞ
れ配置されて前記選択された放電セルに対してロングパ
スのサスティン放電を起こすための第１及び第２サステ
ィン電極とを具備することを特徴とする請求項１５記載
のプラズマディスプレーパネル。 - 【請求項１７】 前記第１及び第２上部電極群は幅が広
い透明電極と、前記透明電極より幅が狭い金属バス電極
とを具備することを特徴とする請求項１５記載のプラズ
マディスプレーパネル。 - 【請求項１８】 前記透明電極と前記金属バス電極の間
に光遮断層が形成されることを特徴とする請求項１６記
載のプラズマディスプレーパネル。 - 【請求項１９】 前記第１及び第２上部電極群の中のい
ずれか一つの電極が金属バス電極だけで構成されること
を特徴とする請求項１８記載のプラズマディスプレーパ
ネル。 - 【請求項２０】 前記上部パネルと前記金属バス電極の
間に光遮断層が形成されることを特徴とする請求項１８
記載のプラズマディスプレーパネル。 - 【請求項２１】 前記下部パネル上に形成されて放電セ
ルを空間的に分離するための隔壁と、前記第１及び第２
上部電極群を覆うように前記上部パネル上に形成される
誘電体層と、前記誘電体層上に形成される保護膜と、前
記隔壁と前記下部パネル上に塗布される蛍光体とを具備
することを特徴とする請求項１記載のプラズマディスプ
レーパネル。 - 【請求項２２】 前記隔壁はストライプ及び格子型の中
のいずれか一つの形態で形成されることを特徴とする請
求項２０記載のプラズマディスプレーパネル。 - 【請求項２３】 所定の幅を有する少なくとも一つ以上
の電極を含む第１上部電極群を設ける段階と、かつ前記
第１上部電極群と異なる幅を有する少なくとも一つ以上
の電極を含む第２上部電極群を設ける段階と、前記第１
及び第２上部電極群と直交されるデータ電極と前記第１
及び第２上部電極群の中の少なくともいずれか一つの電
極の間にアドレス放電を起こさせて放電セルを選択する
段階と、前記第１及び第２上部電極群に含まれた電極の
中に相互の間の間隔が狭い２電極の間にショートパスの
放電を起こさせる段階と、前記第１及び第２上部電極群
に含まれた電極の中に前記ショートパスのサスティン放
電を起こさせる電極の間の間隔より広い間隔で離隔され
ている２電極の間にロングパスの放電を起こせる段階と
を含むことを特徴とするプラズマディスプレーパネルの
駆動方法。 - 【請求項２４】 前記第２上部電極群は前記第１上部電
極群より広いことを特徴とする請求項２２記載のプラズ
マディスプレーパネルの駆動方法。 - 【請求項２５】 所定の幅を有する少なくとも一つ以上
の電極を含む第１上部電極群、前記第１上部電極群と異
なる幅を有する少なくとも一つ以上の電極を含む第２上
部電極群及び前記上部電極群と直交されるデータ電極が
設けられる表示パネルと、前記データ電極にデータパル
スを供給するデータ駆動部と、前記第１及び第２上部電
極群の中の少なくともいずれか一つの電極に前記データ
パルスに同期されるスキャンパルスを供給して前記デー
タ電極と前記スキャンパルスが供給される電極の間にア
ドレス放電を起こさせて放電セルを選択するスキャン駆
動部と、前記第１及び第２上部電極群に含まれた電極の
中に相互間の間隔が狭い２電極の間にショートパスの放
電を起こさせるショートパスサスティン駆動部と、前記
第１及び第２上部電極群に含まれた電極の中に前記ショ
ートパスのサスティン放電を起こさせる電極の間の間隔
より広い間隔で離隔される２電極の間にロングパスの放
電を起こさせる段階とを含むことを特徴とするプラズマ
ディスプレーパネルの駆動装置。 - 【請求項２６】 前記第２上部電極群は前記第１上部電
極群より広いことを特徴とする請求項２４記載のプラズ
マディスプレーパネルの駆動装置。
Applications Claiming Priority (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000038274A KR100364396B1 (ko) | 2000-07-05 | 2000-07-05 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| KR1020000042445A KR100364734B1 (ko) | 2000-07-24 | 2000-07-24 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| KR10-2000-0070259A KR100389020B1 (ko) | 2000-11-24 | 2000-11-24 | 플라즈마 디스플레이 패널 |
| KR1020000070260A KR100365506B1 (ko) | 2000-11-24 | 2000-11-24 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| KR10-2000-0087060A KR100421476B1 (ko) | 2000-12-30 | 2000-12-30 | 플라즈마 디스플레이 패널의 전극구조 |
| KR2000-70260 | 2001-01-18 | ||
| KR2001-3007 | 2001-01-18 | ||
| KR2000-42445 | 2001-01-18 | ||
| KR2000-70259 | 2001-01-18 | ||
| KR2000-38274 | 2001-01-18 | ||
| KR2000-87060 | 2001-01-18 | ||
| KR10-2001-0003007A KR100392955B1 (ko) | 2001-01-18 | 2001-01-18 | 플라즈마 디스플레이 패널의 전극구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093329A true JP2002093329A (ja) | 2002-03-29 |
| JP3727868B2 JP3727868B2 (ja) | 2005-12-21 |
Family
ID=27555151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001204761A Expired - Fee Related JP3727868B2 (ja) | 2000-07-05 | 2001-07-05 | プラズマディスプレーパネルとその駆動方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7133005B2 (ja) |
| EP (1) | EP1174851A3 (ja) |
| JP (1) | JP3727868B2 (ja) |
| CN (1) | CN100466148C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164797A (ja) * | 2003-12-01 | 2005-06-23 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法及びその装置 |
| WO2006080128A1 (ja) * | 2005-01-31 | 2006-08-03 | Technology Trade And Transfer Corporation | 放電型表示装置 |
| WO2007013139A1 (ja) * | 2005-07-26 | 2007-02-01 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426186B1 (ko) * | 2000-12-28 | 2004-04-06 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| KR100761822B1 (ko) * | 2002-05-16 | 2007-09-28 | 마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드 | 플라즈마 디스플레이 패널에서의 수직 누화의 억제 |
| KR100488449B1 (ko) | 2002-09-12 | 2005-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| US7329990B2 (en) | 2002-12-27 | 2008-02-12 | Lg Electronics Inc. | Plasma display panel having different sized electrodes and/or gaps between electrodes |
| JP2005031479A (ja) * | 2003-07-08 | 2005-02-03 | Nec Plasma Display Corp | プラズマディスプレイ装置及びその駆動方法 |
| KR20050051039A (ko) * | 2003-11-26 | 2005-06-01 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100529114B1 (ko) | 2003-11-28 | 2005-11-15 | 삼성에스디아이 주식회사 | 플라즈마 표시장치 및 이의 구동방법 |
| KR100560477B1 (ko) * | 2003-11-29 | 2006-03-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100560474B1 (ko) * | 2003-11-29 | 2006-03-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| CN100464362C (zh) * | 2003-12-01 | 2009-02-25 | 中华映管股份有限公司 | 具有双放电中心的等离子体显示板维持放电波形的方法 |
| KR100589316B1 (ko) * | 2004-02-10 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 표시장치 및 이의 구동방법 |
| KR100648716B1 (ko) * | 2004-05-24 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동방법 |
| KR100578887B1 (ko) * | 2004-05-31 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| KR100627292B1 (ko) * | 2004-11-16 | 2006-09-25 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| JP2006154830A (ja) * | 2004-12-01 | 2006-06-15 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法及び駆動装置 |
| KR20060091951A (ko) * | 2005-02-16 | 2006-08-22 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널 및 그 형성 방법 |
| KR100737179B1 (ko) * | 2005-09-13 | 2007-07-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100762250B1 (ko) * | 2006-05-30 | 2007-10-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100762252B1 (ko) * | 2006-05-30 | 2007-10-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2963506B2 (ja) | 1990-08-07 | 1999-10-18 | 富士通株式会社 | プラズマディスプレイパネル |
| JP3207472B2 (ja) | 1991-10-25 | 2001-09-10 | 富士通株式会社 | 面放電型プラズマディスプレイパネル |
| TW255017B (ja) * | 1991-12-26 | 1995-08-21 | Toshiba Co Ltd | |
| JP3234270B2 (ja) | 1992-03-19 | 2001-12-04 | 富士通株式会社 | 面放電型プラズマディスプレイパネル |
| JP3547461B2 (ja) | 1993-08-24 | 2004-07-28 | 富士通株式会社 | プラズマディスプレイパネル及びその製造方法 |
| JP2581465B2 (ja) * | 1994-09-28 | 1997-02-12 | 日本電気株式会社 | プラズマディスプレイパネルとその駆動方法 |
| JP3647498B2 (ja) | 1995-02-20 | 2005-05-11 | パイオニア株式会社 | プラズマディスプレイパネル |
| JP2671870B2 (ja) | 1995-05-02 | 1997-11-05 | 日本電気株式会社 | プラズマディスプレイパネル及びその駆動方法 |
| JP3121247B2 (ja) * | 1995-10-16 | 2000-12-25 | 富士通株式会社 | Ａｃ型プラズマディスプレイパネルおよび駆動方法 |
| JP3601220B2 (ja) | 1996-11-18 | 2004-12-15 | 三菱電機株式会社 | プラズマディスプレイパネル及びその駆動方法 |
| US5851732A (en) | 1997-03-06 | 1998-12-22 | E. I. Du Pont De Nemours And Company | Plasma display panel device fabrication utilizing black electrode between substrate and conductor electrode |
| JPH10333636A (ja) | 1997-03-31 | 1998-12-18 | Mitsubishi Electric Corp | プラズマディスプレイパネル |
| JP3644789B2 (ja) * | 1997-04-22 | 2005-05-11 | 富士通株式会社 | プラズマディスプレイパネル及びその駆動方法 |
| JP3687715B2 (ja) * | 1997-08-13 | 2005-08-24 | 富士通株式会社 | Ａｃ型プラズマディスプレイパネル |
| DE69836143T2 (de) | 1997-08-19 | 2007-08-16 | Matsushita Electric Industrial Co., Ltd., Kadoma | Gasentladungsanzeigetafel |
| JP3111949B2 (ja) * | 1997-11-07 | 2000-11-27 | 日本電気株式会社 | 面放電型プラズマディスプレイパネルおよびその駆動方法 |
| KR100516122B1 (ko) * | 1998-01-26 | 2005-12-29 | 엘지전자 주식회사 | 플라즈마 표시장치의 유지전극구조 |
| JP3705914B2 (ja) * | 1998-01-27 | 2005-10-12 | 三菱電機株式会社 | 面放電型プラズマディスプレイパネル及びその製造方法 |
| JPH11306996A (ja) * | 1998-02-23 | 1999-11-05 | Mitsubishi Electric Corp | 面放電型プラズマディスプレイ装置、面放電型プラズマディスプレイパネル及び面放電型プラズマディスプレイパネル用基板 |
| US6380677B1 (en) | 1998-07-16 | 2002-04-30 | Lg Electronics Inc. | Plasma display panel electrode |
| KR100285630B1 (ko) | 1998-08-06 | 2001-04-02 | 구자홍 | 다층셀을가지는플라즈마표시장치및그구동방법 |
| KR100326535B1 (ko) * | 1999-02-09 | 2002-03-25 | 구자홍 | 플라즈마 디스플레이 패널의 전극 및 그 제조방법 |
| KR100300407B1 (ko) | 1998-10-14 | 2001-09-06 | 김순택 | 플라즈마표시장치 |
| KR100341313B1 (ko) * | 1998-11-16 | 2002-06-21 | 구자홍 | 플라즈마 디스플레이 패널과 구동장치 및 방법 |
| JP3470629B2 (ja) * | 1999-02-24 | 2003-11-25 | 富士通株式会社 | 面放電型プラズマディスプレイパネル |
| KR100300422B1 (ko) * | 1999-02-25 | 2001-09-26 | 김순택 | 플라즈마 디스플레이 패널 |
| JP2000285814A (ja) | 1999-03-31 | 2000-10-13 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネル |
| JP2001160361A (ja) | 1999-09-21 | 2001-06-12 | Mitsubishi Electric Corp | プラズマディスプレイパネル用基板及びプラズマディスプレイパネル |
| KR100909742B1 (ko) | 2000-01-25 | 2009-07-29 | 파나소닉 주식회사 | 가스방전패널 |
| JP2002170493A (ja) | 2000-11-29 | 2002-06-14 | Nec Corp | プラズマディスプレイパネル |
| US6853144B2 (en) | 2002-06-28 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd | Plasma display with split electrodes |
-
2001
- 2001-07-03 US US09/897,404 patent/US7133005B2/en not_active Expired - Fee Related
- 2001-07-05 CN CNB01142401XA patent/CN100466148C/zh not_active Expired - Fee Related
- 2001-07-05 EP EP01305827A patent/EP1174851A3/en not_active Ceased
- 2001-07-05 JP JP2001204761A patent/JP3727868B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-16 US US11/581,076 patent/US7514870B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164797A (ja) * | 2003-12-01 | 2005-06-23 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法及びその装置 |
| WO2006080128A1 (ja) * | 2005-01-31 | 2006-08-03 | Technology Trade And Transfer Corporation | 放電型表示装置 |
| WO2007013139A1 (ja) * | 2005-07-26 | 2007-02-01 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置 |
| US7990341B2 (en) | 2005-07-26 | 2011-08-02 | Fujitsu Hitachi Plasma Display Limited | Plasma display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100466148C (zh) | 2009-03-04 |
| US20020003515A1 (en) | 2002-01-10 |
| US7514870B2 (en) | 2009-04-07 |
| US20070108903A1 (en) | 2007-05-17 |
| EP1174851A2 (en) | 2002-01-23 |
| EP1174851A3 (en) | 2007-03-07 |
| US7133005B2 (en) | 2006-11-07 |
| JP3727868B2 (ja) | 2005-12-21 |
| CN1349242A (zh) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002093329A (ja) | プラズマディスプレーパネルとその駆動方法及び装置 | |
| JP3725071B2 (ja) | プラズマディスプレーパネル | |
| JP2005141257A (ja) | プラズマディスプレーパネルの駆動方法 | |
| JP3888322B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003297252A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| US20050200570A1 (en) | Drive method for plasma display panel | |
| EP1505564A1 (en) | Drive method for plasma display panel | |
| JP3604357B2 (ja) | プラズマディスプレーパネル及びその駆動方法 | |
| KR100330031B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP4765499B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100365506B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JPH10302643A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| KR100392955B1 (ko) | 플라즈마 디스플레이 패널의 전극구조 | |
| KR100667109B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| KR100684001B1 (ko) | 플라즈마 디스플레이 패널과 그 구동방법 및 장치 | |
| KR100364668B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100421483B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR20020020385A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100364398B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JP4547949B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100592298B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100373529B1 (ko) | 플라즈마 디스플레이 패널 및 그구동방법 | |
| JP2006351259A (ja) | プラズマディスプレイパネル | |
| KR20010104080A (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| KR20030014884A (ko) | 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |