[go: up one dir, main page]

JP2002090462A - Imaging device, radiation imaging device, and radiation imaging system using the same - Google Patents

Imaging device, radiation imaging device, and radiation imaging system using the same

Info

Publication number
JP2002090462A
JP2002090462A JP2001206365A JP2001206365A JP2002090462A JP 2002090462 A JP2002090462 A JP 2002090462A JP 2001206365 A JP2001206365 A JP 2001206365A JP 2001206365 A JP2001206365 A JP 2001206365A JP 2002090462 A JP2002090462 A JP 2002090462A
Authority
JP
Japan
Prior art keywords
imaging device
external terminal
scanning circuit
circuit
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001206365A
Other languages
Japanese (ja)
Other versions
JP3740390B2 (en
Inventor
Kazuaki Tashiro
和昭 田代
Osamu Yuki
修 結城
Noriyuki Umibe
紀之 海部
Tetsunobu Kouchi
哲伸 光地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001206365A priority Critical patent/JP3740390B2/en
Publication of JP2002090462A publication Critical patent/JP2002090462A/en
Application granted granted Critical
Publication of JP3740390B2 publication Critical patent/JP3740390B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a large-size radiation imaging apparatus, especially an X-ray imaging apparatus which can provide a seamless image by using a plurality of high performance monocrystal silicon image pickup elements. SOLUTION: There are arranged imaging regions where pixels containing optoelectrical transducer parts are arrayed for imaging an object by being divided into a plurality of regions, scanning circuits 501 and 507 which are installed between the plurality of optoelectrical transducer parts within the regions to accomplish a processing of the plurality of pixels in common and/or a processing of signals from the plurality of pixels in common, a protective circuit and an external terminal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は撮像装置に関し、特
に、放射線撮像装置、放射線撮像装置システムに関す
る。本発明は、更に特には、X線やガンマ線等の高エネ
ルギー放射線を使って画像を読み取る大面積放射線撮像
装置とそのシステムに関する。
The present invention relates to an imaging apparatus, and more particularly, to a radiation imaging apparatus and a radiation imaging apparatus system. More particularly, the present invention relates to a large-area radiation imaging apparatus that reads an image using high-energy radiation such as X-rays and gamma rays, and a system therefor.

【0002】[0002]

【従来の技術】医療のさまざまな分野でディジタル化が
進んでいる。X線診断の分野でも、画像のディジタル化
のため2次元の撮像装置が開発されてきている。乳房撮
影用、胸部撮影用には最大43cmの大板の画像撮像装置
が作られている。
2. Description of the Related Art Digitalization is progressing in various medical fields. In the field of X-ray diagnosis, two-dimensional imaging devices have been developed for digitizing images. For mammography and chest imaging, large-sized image capturing devices of up to 43 cm have been made.

【0003】[従来技術1]大板化しやすいガラス基板
上のアモルファスシリコン半導体を使ったセンサパネル
を4枚タイル貼りして、大板のX線撮像装置を実現して
いる。既にLCD(Liquid Crystal Display)で確立してい
るアモルファスシリコン半導体装置の大板化技術(大板
の基板、その上への素子の形成技術等)を用いる。この
種の技術の例として、米国特許5315101号に記載
のものがある。これに記載の大面積アクティブアレイマ
トリックスを図20に示す。図20を参照すると、19
01は基板、1902は画素、1903は接続リード、
1904は共通ターミナルである。
[Prior Art 1] A large-sized X-ray imaging apparatus is realized by attaching four sensor panels using an amorphous silicon semiconductor on a glass substrate which is likely to be large in size. A technology for increasing the size of an amorphous silicon semiconductor device (a large substrate, a technology for forming elements thereon, etc.) that has already been established for LCDs (Liquid Crystal Displays) is used. An example of this type of technology is described in US Pat. No. 5,315,101. The large area active array matrix described in this is shown in FIG. Referring to FIG.
01 is a substrate, 1902 is a pixel, 1903 is a connection lead,
1904 is a common terminal.

【0004】[従来技術2]複数の単結晶撮像素子(シ
リコンなど)を用いて大板のX線撮像装置を作る。この
種の技術の例として、米国特許4323925号や米国
特許6005911号に記載のものがある。単結晶撮像
素子としてはCCD撮像素子やMOS型、CMOS型撮像素子など
がある。撮像素子単体はX線動画に十分対応できる性能
を有する。
[Prior art 2] A large-sized X-ray imaging apparatus is manufactured using a plurality of single-crystal imaging elements (such as silicon). Examples of this type of technology are described in US Pat. No. 4,323,925 and US Pat. No. 6,0059,911. As a single crystal image sensor, there are a CCD image sensor, a MOS type, a CMOS type image sensor, and the like. The imaging element alone has a performance sufficient for X-ray moving images.

【0005】米国特許4323925に記載のイメージ
センサを図21に示す。図21を参照すると、2001
は被写体、2002はレンズ、2003は被写体の像、
2004は表面、2005は連続する光学的副像、20
06はテーパ状FOP(ファイバーオプティックプレー
ト)、2007は像入力表面、2008はイメージセン
サモジュール、2009は非撮像周辺領域、2010は
リード線である。光学的副像2005はテーパ状FOP
2006により縮小されて像入力表面2007に入射
し、非撮像周辺領域2009を設けて、そこにリード線
を接続することができる。
FIG. 21 shows an image sensor described in US Pat. No. 4,323,925. Referring to FIG.
Is a subject, 2002 is a lens, 2003 is an image of the subject,
2004 is a surface, 2005 is a continuous optical sub-image, 20
06 is a tapered FOP (fiber optic plate), 2007 is an image input surface, 2008 is an image sensor module, 2009 is a non-imaging peripheral area, and 2010 is a lead wire. Optical sub-image 2005 is tapered FOP
Reduced by 2006 and incident on the image input surface 2007, a non-imaging peripheral area 2009 can be provided to which leads can be connected.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来技
術1は、以下の問題を有する。
However, the prior art 1 has the following problems.

【0007】1つの像を形成するために最大で4枚(2
×2)のセンサパネルしか使用することが出来ない。こ
れは、外周部に外部端子を設け、駆動用の回路を外付け
する構成になっているからである。
A maximum of four sheets (2
× 2) Only the sensor panel can be used. This is because an external terminal is provided on the outer peripheral portion and a driving circuit is externally attached.

【0008】また、せいぜい画素選択スイッチを画素に
持つことぐらいしかできない程度に撮像素子に搭載でき
る信号処理回路の規模が制限される。信号処理回路(ド
ライバ、アンプなど)は外付けである。
Further, the scale of a signal processing circuit that can be mounted on an image sensor is limited to such an extent that a pixel selection switch can be provided at most in a pixel. The signal processing circuit (driver, amplifier, etc.) is external.

【0009】更に、アモルファスシリコンは、高速動作
に対しての半導体特性がよくないので、動画対応の大板
撮像装置を作ることが困難である。またアモルファスシ
リコン撮像素子は単結晶シリコン撮像素子に比べて感度
が低いので、高感度が求められるX線動画に対応させる
ことが困難である。
Further, since amorphous silicon has poor semiconductor characteristics for high-speed operation, it is difficult to produce a large-sized image pickup device for moving images. Further, since the amorphous silicon image sensor has lower sensitivity than the single crystal silicon image sensor, it is difficult to correspond to an X-ray moving image requiring high sensitivity.

【0010】また、従来技術2は、以下の問題を有す
る。
The prior art 2 has the following problem.

【0011】個々の撮像素子の大きさが小さい(現状の
技術ではウエハサイズは8インチが最大)ので2×2以
上の多数枚が必要である。
Since the size of each image pickup element is small (the current technology has a maximum wafer size of 8 inches), a large number of 2.times.2 or more sheets are required.

【0012】また、単結晶撮像素子を多数用いた単純な
大板撮像装置の構成では各撮像素子の合わせ部に、必ず
デッドスペースができ(シフトレジスタ、アンプ等の周
辺回路や、外部との信号や電源のやり取りのための外部
端子や保護回路を設けるための領域が画素領域とは別に
必ず必要)、この部分がライン欠陥になり、画質が落ち
る。そのためテーパ状FOP(ファイバーオプティック
プレート)を用いて、シンチレータからの光を、デッド
スペースを避けて撮像素子に導く構成がとられている
が、余計なFOPが必要で製造コストがかかる。特にテ
ーパ状FOPは非常にコストがかかる。
Further, in the configuration of a simple large-plate image pickup apparatus using a large number of single crystal image pickup elements, a dead space is always created at a joint portion of each image pickup element (peripheral circuits such as a shift register and an amplifier and signals from the outside). In addition, a region for providing an external terminal and a protection circuit for exchanging power and a protection circuit are always required separately from the pixel region), and this portion becomes a line defect, and image quality deteriorates. For this reason, a configuration is used in which light from the scintillator is guided to the image sensor while avoiding a dead space by using a tapered FOP (fiber optic plate), but an extra FOP is required and the manufacturing cost is increased. In particular, tapered FOPs are very costly.

【0013】更に、テーパ状FOPではテーパ角度に応
じてシンチレータからの光がFOPに入射しにくくな
り、出力光量低下が起こり撮像素子の感度を相殺して装
置全体の感度が悪くなる。
Further, in the tapered FOP, light from the scintillator is less likely to be incident on the FOP according to the taper angle, the output light quantity is reduced, and the sensitivity of the image pickup device is canceled out, thereby lowering the sensitivity of the entire apparatus.

【0014】本発明の目的は、高性能な複数の単結晶シ
リコンの撮像素子を用いて、繋ぎ目のない画像を提供で
きる大板の放射線、特にX線撮像装置を提供することで
ある。
An object of the present invention is to provide a large plate radiation, particularly an X-ray imaging apparatus, capable of providing a seamless image using a plurality of high-performance single-crystal silicon imaging elements.

【0015】[0015]

【課題を解決するための手段】本発明による撮像装置
は、被写体像を複数の領域に分割して撮像する、光電変
換部を含む画素が配列された撮像領域と、前記領域内の
複数の光電変換部間に設けられた、複数の画素を共通に
処理又は/及び前記複数の画素からの信号を共通に処理
する走査回路と、を有することを特徴とする。
According to the present invention, there is provided an image pickup apparatus which divides a subject image into a plurality of areas and picks up an image. And a scanning circuit provided between the conversion units for processing a plurality of pixels in common and / or processing signals from the plurality of pixels in common.

【0016】また、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は垂直走査回路を備える
ことを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above image pickup apparatus, the scanning circuit includes a vertical scanning circuit.

【0017】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は水平走査回路を備える
ことを特徴とする。
Furthermore, an imaging apparatus according to the present invention is characterized in that in the above-mentioned imaging apparatus, the scanning circuit includes a horizontal scanning circuit.

【0018】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路はシフトレジスタを備え
ることを特徴とする。
Furthermore, an imaging apparatus according to the present invention is characterized in that, in the above-mentioned imaging apparatus, the scanning circuit includes a shift register.

【0019】更に、本発明による撮像装置は、上記の撮
像装置において、前記シフトレジスタはスタティック型
であることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above image pickup apparatus, the shift register is of a static type.

【0020】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路はデコーダを備えること
を特徴とする。
Further, an imaging apparatus according to the present invention is characterized in that in the above-mentioned imaging apparatus, the scanning circuit includes a decoder.

【0021】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は、1画素領域につき全
面積を占めることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above-mentioned image pickup apparatus, the scanning circuit occupies the whole area per one pixel region.

【0022】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は、相互に離散する画素
に配されることを特徴とする。
Furthermore, an image pickup apparatus according to the present invention is characterized in that, in the above image pickup apparatus, the scanning circuit is arranged in mutually discrete pixels.

【0023】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は、1画素領域につき部
分面積を占めることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above image pickup apparatus, the scanning circuit occupies a partial area per pixel region.

【0024】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は、垂直走査回路及び水
平走査回路を備え、前記垂直走査回路が、前記水平走査
回路と交差しないように折り曲げられていることを特徴
とする。
Further, in the imaging apparatus according to the present invention, in the imaging apparatus described above, the scanning circuit includes a vertical scanning circuit and a horizontal scanning circuit, and the vertical scanning circuit is bent so as not to intersect with the horizontal scanning circuit. It is characterized by having.

【0025】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は、垂直走査回路及び水
平走査回路を備え、前記水平走査回路が、前記垂直走査
回路と交差しないように折り曲げられていることを特徴
とする。
Further, in the imaging apparatus according to the present invention, in the above-mentioned imaging apparatus, the scanning circuit includes a vertical scanning circuit and a horizontal scanning circuit, and the horizontal scanning circuit is bent so as not to intersect with the vertical scanning circuit. It is characterized by having.

【0026】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路が複数の列又は複数の行
に跨って列方向又は行方向に伸びることを特徴とする。
Furthermore, an imaging apparatus according to the present invention is characterized in that, in the above-mentioned imaging apparatus, the scanning circuit extends in a column direction or a row direction over a plurality of columns or a plurality of rows.

【0027】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路は、複数行又は複数列を
走査するためのブロックを複数行又は複数列毎に配した
ものであることを特徴とする。
Further, in the image pickup apparatus according to the present invention, in the above-mentioned image pickup apparatus, the scanning circuit is arranged such that blocks for scanning a plurality of rows or a plurality of columns are arranged for each of a plurality of rows or a plurality of columns. And

【0028】更に、本発明による撮像装置は、上記の撮
像装置において、受光領域の面積が前記走査回路を配し
た1画素領域と前記走査回路を配さない1画素領域との
間で等しいことを特徴とする。
Further, in the image pickup apparatus according to the present invention, in the above-mentioned image pickup apparatus, it is preferable that the area of the light receiving region is equal between one pixel region where the scanning circuit is provided and one pixel region where the scanning circuit is not provided. Features.

【0029】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路の上に電源ラインを配し
たことを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above-mentioned image pickup apparatus, a power supply line is arranged on the scanning circuit.

【0030】更に、本発明による撮像装置は、被写体像
を複数の領域に分割して撮像する、光電変換部を含む画
素を配列した撮像領域と、前記領域内の複数の光電変換
部間に設けられた、垂直方向の複数の画素からの信号が
読み出される垂直出力線からの信号を選択的に水平出力
線に転送するための共通処理回路と、を有することを特
徴とする。
Further, the image pickup apparatus according to the present invention is provided between an image pickup area in which pixels including a photoelectric conversion unit are arranged and which picks up an image by dividing a subject image into a plurality of areas, and a plurality of photoelectric conversion units in the area. And a common processing circuit for selectively transferring a signal from a vertical output line from which signals from a plurality of pixels in the vertical direction are read out to a horizontal output line.

【0031】更に、本発明による撮像装置は、上記の撮
像装置において、前記共通処理回路はマルチプレクサを
備えることを特徴とする。
Further, an imaging apparatus according to the present invention is characterized in that in the above-mentioned imaging apparatus, the common processing circuit includes a multiplexer.

【0032】更に、本発明による撮像装置は、上記の撮
像装置において、前記共通化路は、前記水平出力線に転
送された信号を増幅する増幅器を備えることを特徴とす
る。
Further, in the imaging apparatus according to the present invention, in the above-mentioned imaging apparatus, the common path includes an amplifier for amplifying a signal transferred to the horizontal output line.

【0033】更に、本発明による撮像装置は、上記の撮
像装置において、前記共通処理回路は、1画素領域につ
き全面積を占めることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above-mentioned image pickup apparatus, the common processing circuit occupies the whole area per one pixel region.

【0034】更に、本発明による撮像装置は、上記の撮
像装置において、前記共通処理回路は、相互に離散する
画素に配されることを特徴とする。
Furthermore, an imaging apparatus according to the present invention is characterized in that, in the above-mentioned imaging apparatus, the common processing circuit is arranged in mutually discrete pixels.

【0035】更に、本発明による撮像装置は、上記の撮
像装置において、前記共通処理回路は、1画素領域につ
き部分面積を占めることを特徴とする。
Furthermore, an image pickup apparatus according to the present invention is characterized in that in the above-mentioned image pickup apparatus, the common processing circuit occupies a partial area per pixel region.

【0036】更に、本発明による撮像装置は、上記の撮
像装置において、前記走査回路の上に電源ラインを配し
たことを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above-mentioned image pickup apparatus, a power supply line is arranged on the scanning circuit.

【0037】更に、本発明による撮像装置は、被写体像
を複数の領域に分割して撮像する、光電変換部を含む画
素を複数配列した撮像領域と、前記領域内の複数の光電
変換部間に設けられた、外部端子又は/及び保護回路
と、を有することを特徴とする。
Further, the image pickup apparatus according to the present invention is characterized in that an image pickup area in which a plurality of pixels including a photoelectric conversion unit are arranged for picking up an image by dividing a subject image into a plurality of regions, and a plurality of photoelectric conversion units in the region. And an external terminal and / or a protection circuit provided.

【0038】更に、本発明による撮像装置は、上記の撮
像装置において、前記保護回路は保護抵抗を備えること
を特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above image pickup apparatus, the protection circuit includes a protection resistor.

【0039】更に、本発明による撮像装置は、上記の撮
像装置において、前記保護回路は保護ダイオードを備え
ることを特徴とする。
Furthermore, an image pickup apparatus according to the present invention is characterized in that in the above image pickup apparatus, the protection circuit includes a protection diode.

【0040】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子にバンプが付されている
ことを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above-mentioned image pickup apparatus, the external terminals are provided with bumps.

【0041】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子は、1画素領域につき全
面積を占めることを特徴とする。
Further, in the image pickup apparatus according to the present invention, in the above-mentioned image pickup apparatus, the external terminal occupies the whole area per pixel region.

【0042】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子は、1画素領域につき部
分面積を占めることを特徴とする。
Further, in the imaging device according to the present invention, in the above-mentioned imaging device, the external terminal occupies a partial area per pixel region.

【0043】更に、本発明による撮像装置は、上記の撮
像装置において、前記保護回路は、1画素領域につき全
面積を占めることを特徴とする。
Further, in the image pickup apparatus according to the present invention, in the above-mentioned image pickup apparatus, the protection circuit occupies the whole area per pixel region.

【0044】更に、本発明による撮像装置は、上記の撮
像装置において、前記保護回路は、1画素領域につき部
分面積を占めることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that in the above image pickup apparatus, the protection circuit occupies a partial area per pixel region.

【0045】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子は、1画素領域に配され
ることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above-mentioned image pickup apparatus, the external terminals are arranged in one pixel area.

【0046】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子は、複数の画素領域に配
されることを特徴とする。
Further, an imaging device according to the present invention is characterized in that, in the above-mentioned imaging device, the external terminals are arranged in a plurality of pixel regions.

【0047】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子は各画素領域で部分面積
を占めることを特徴とする。
Further, in the image pickup apparatus according to the present invention, in the above-mentioned image pickup apparatus, the external terminal occupies a partial area in each pixel region.

【0048】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子と前記保護回路が同一の
画素領域に配されることを特徴とする。
Further, an image pickup device according to the present invention is characterized in that, in the above image pickup device, the external terminal and the protection circuit are arranged in the same pixel region.

【0049】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子と前記保護回路が並んで
配されることを特徴とする。
Further, an imaging device according to the present invention is characterized in that, in the above-mentioned imaging device, the external terminal and the protection circuit are arranged side by side.

【0050】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子と前記保護回路が重なっ
て配されることを特徴とする。
Further, an imaging device according to the present invention is characterized in that, in the above-mentioned imaging device, the external terminal and the protection circuit are arranged so as to overlap.

【0051】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子と前記保護回路が異なっ
た画素領域に配されることを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above image pickup apparatus, the external terminal and the protection circuit are arranged in different pixel regions.

【0052】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子が配される画素領域と前
記保護回路が配される画素領域が相互に隣接することを
特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above-mentioned image pickup apparatus, a pixel area where the external terminal is arranged and a pixel area where the protection circuit is arranged are adjacent to each other.

【0053】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子が配される画像領域と前
記保護回路が配される画素領域が相互に離間しているこ
とを特徴とする。
Further, an image pickup apparatus according to the present invention is characterized in that, in the above image pickup apparatus, an image area where the external terminals are arranged and a pixel area where the protection circuit is arranged are separated from each other.

【0054】更に、本発明による撮像装置は、上記の撮
像装置において、前記外部端子と前記保護回路の間に保
護抵抗が備わることを特徴とする。
Further, an imaging device according to the present invention is characterized in that in the above-mentioned imaging device, a protection resistor is provided between the external terminal and the protection circuit.

【0055】更に、本発明による撮像装置は、上記の撮
像装置において、第1の領域と第2の領域との境界辺に
挟まれる配線に接続される外部端子であって前記第1の
領域に配される外部端子のいずれもが、前記境界辺に挟
まれる他の配線に接続される外部端子であって前記第2
の領域に配される外部端子のいずれもと、前記境界辺に
沿った方向の同位置に無いことを特徴とする。
Further, the image pickup apparatus according to the present invention, in the above image pickup apparatus, is an external terminal connected to a wiring interposed between the boundary sides of the first area and the second area, wherein the external terminal is connected to the first area. Any of the external terminals provided is an external terminal connected to another wiring interposed between the boundary sides, and
And any of the external terminals arranged in the region (1) are not located at the same position in the direction along the boundary side.

【0056】更に、本発明による撮像装置は、被写体を
複数の領域に分割して1つの像を形成する撮像装置にお
いて、第1の領域と第2の領域との境界辺に挟まれる配
線に接続される外部端子であって前記第1の領域に配さ
れる外部端子のいずれもが、前記境界辺に挟まれる他の
配線に接続される外部端子であって前記第2の領域に配
される外部端子のいずれもと、前記境界辺に沿った方向
の同位置に無いことを特徴とする。
Further, according to the image pickup apparatus of the present invention, in an image pickup apparatus which divides a subject into a plurality of areas to form one image, the image pickup apparatus is connected to a wiring sandwiched between boundaries between the first area and the second area. Any of the external terminals arranged in the first region is an external terminal connected to another wiring sandwiched between the boundary sides and arranged in the second region. None of the external terminals are located at the same position in the direction along the boundary side.

【0057】更に、本発明による放射線撮像装置は、上
記の撮像装置と、シンチレータ板と、ファイバーオプテ
ィックプレートを備えることを特徴とする。
Further, a radiation imaging apparatus according to the present invention includes the above-described imaging apparatus, a scintillator plate, and a fiber optic plate.

【0058】更に、本発明による放射線撮像システム
は、上記の放射線撮像装置と、前記放射線撮像装置から
の信号を処理する信号処理手段と、前記信号処理手段か
らの信号を記録するための記録手段と、前記信号処理手
段からの信号を表示するための表示手段と、前記信号処
理手段からの信号を伝送するための伝送処理手段と、前
記放射線を発生させるための放射線源とを具備すること
を特徴とする。
Further, a radiation imaging system according to the present invention comprises the above radiation imaging apparatus, signal processing means for processing a signal from the radiation imaging apparatus, and recording means for recording a signal from the signal processing means. Display means for displaying a signal from the signal processing means, transmission processing means for transmitting a signal from the signal processing means, and a radiation source for generating the radiation. And

【0059】[0059]

【発明の実施の形態】最初に、図面1乃至6を参照して
実施形態1乃至15に共通の事項について詳細に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, matters common to Embodiments 1 to 15 will be described in detail with reference to FIGS.

【0060】図1は138mm□の撮像素子101を9
枚タイル状に張り合わせて形成した414mm□の大面
積X線撮像装置の撮像素子部分を示す。
FIG. 1 shows an image sensor 101 of 138 mm
4 shows an imaging element portion of a large-area 414 mm square X-ray imaging apparatus formed by laminating in a tile shape.

【0061】図2は図1のA−A'断面を示す。ユウロ
ピウム、テルビウム等を付活性体として用いたGd22
SやCsIなどのシンチレータからなるシンチレータ板
201をFOP202の上に設置する。X線203はシ
ンチレータに当たり、可視光に変換される。この可視光
を撮像素子101で検出する。シンチレータは、その発
光波長が撮像素子101の感度に適合するように選択す
るのが好ましい。204は、撮像素子101の電源、ク
ロック等を供給し、又、撮像素子から信号を取り出して
処理する回路を有する外部処理基板である。205は、
各撮像素子101と外部処理基板とを電気的に接続する
TAB(Tape Automated Bonding)である。
FIG. 2 shows a cross section taken along the line AA ′ of FIG. Gd 2 O 2 using europium, terbium, etc. as an activator
A scintillator plate 201 made of a scintillator such as S or CsI is set on the FOP 202. The X-ray 203 hits the scintillator and is converted into visible light. This visible light is detected by the image sensor 101. The scintillator is preferably selected so that its emission wavelength matches the sensitivity of the image sensor 101. Reference numeral 204 denotes an external processing board that supplies a power supply, a clock, and the like to the image sensor 101 and has a circuit that extracts a signal from the image sensor and processes the signal. 205 is
This is TAB (Tape Automated Bonding) for electrically connecting each image sensor 101 to an external processing substrate.

【0062】9枚の撮像素子101は、実質的に撮像素
子間に隙間ができないように貼り合わせる。ここで、実
質的に隙間ができないこととは、9枚の撮像素子により
形成される画像に撮像素子間の欠落ができないというこ
とである。撮像素子101のクロック等や電源の入力、
画素からの信号の出力は撮像素子端部に設けた電極パッ
ドに接続したTAB205を通して、撮像素子101の
裏側に配置した外部処理基板204との間で行う。TA
B205の厚さは画素サイズに対して十分薄く撮像素子
101の間の隙間を通しても、画像上の欠陥は生じな
い。
The nine image pickup devices 101 are bonded so that there is substantially no gap between the image pickup devices. Here, the fact that there is substantially no gap means that an image formed by the nine imaging elements cannot have a gap between the imaging elements. Input of a clock or the like of the image sensor 101, power supply,
The output of the signal from the pixel is performed through the TAB 205 connected to the electrode pad provided at the end of the image sensor and between the pixel and the external processing substrate 204 disposed on the back side of the image sensor 101. TA
The thickness of B205 is sufficiently small with respect to the pixel size, and no defect on the image occurs even if it passes through the gap between the imaging elements 101.

【0063】図3は現在主流の8インチウエハ301か
ら一個の撮像素子を取り出す場合を示す。8インチウエ
ハ301はN型ウエハであり、これを用い、CMOSプ
ロセスによって138mm□のCMOS型撮像素子10
1を1枚取りで作成する。
FIG. 3 shows a case in which one image pickup element is taken out from the currently mainstream 8-inch wafer 301. The 8-inch wafer 301 is an N-type wafer.
1 is made by taking one sheet.

【0064】図4にCMOS型撮像素子101の各画素
を構成する画素部の構成図を示す。401は光電変換を
するフォトダイオード(光電変換部)、402は電荷を
蓄積するフローティングディフュージョン、403はフ
ォトダイオードが生成した電荷をフローティングディフ
ュージョンに転送する転送MOSトランジスタ(転送ス
イッチ)、404はフローティングディフュージョンに
蓄積された電荷を放電するためのリセットMOSトラン
ジスタ(リセットスイッチ)、405は行選択をするた
めの行選択MOSトランジスタ(行選択スイッチ)、4
06はソースフォロワーとして機能する増幅MOSトラ
ンジスタ(画素アンプ)である。
FIG. 4 shows a configuration diagram of a pixel portion forming each pixel of the CMOS type image pickup device 101. Reference numeral 401 denotes a photodiode (photoelectric conversion unit) that performs photoelectric conversion, 402 denotes a floating diffusion that accumulates electric charges, 403 denotes a transfer MOS transistor (transfer switch) that transfers electric charges generated by the photodiode to the floating diffusion, and 404 denotes a floating diffusion. A reset MOS transistor (reset switch) 405 for discharging the accumulated charge, a row selection MOS transistor 405 (row selection switch) for selecting a row,
Reference numeral 06 denotes an amplification MOS transistor (pixel amplifier) functioning as a source follower.

【0065】図5に3×3画素での全体回路の概略図を
示す。
FIG. 5 is a schematic diagram of an entire circuit of 3 × 3 pixels.

【0066】転送スイッチ403のゲートは垂直走査回
路の一種である垂直シフトレジスタ501からのφTX
502に接続され、リセットスイッチ404のゲートは
垂直走査回路501からのφRES503に接続され、
行選択スイッチ405のゲートは垂直走査回路501か
らのφSEL504に接続されている。
The gate of the transfer switch 403 has a φTX from a vertical shift register 501 which is a kind of vertical scanning circuit.
502, the gate of the reset switch 404 is connected to φRES 503 from the vertical scanning circuit 501,
The gate of the row selection switch 405 is connected to φSEL 504 from the vertical scanning circuit 501.

【0067】光電変換はフォトダイオード401でおこ
なわれ、光量電荷の蓄積期間中は、転送スイッチ403
はオフ状態であり、画素アンプを構成するソースフォロ
ア406のゲートにはこのフォトダイオードで光電変換
された電荷は転送されない。該画素アンプを構成するソ
ースフォロア406のゲートは、蓄積開始前にリセット
スイッチ404がオンし、適当な電圧に初期化されてい
る。すなわちこれがダークレベルとなる。次に又は同時
に行選択スイッチ405がオンになると、負荷電流源と
画素アンプ406で構成されるソースフォロワー回路が
動作状態になり、ここで転送スイッチ403をオンさせ
ることで該フォトダイオードに蓄積されていた電荷は、
該画素アンプを構成するソースフォロア406のゲート
に転送される。
The photoelectric conversion is performed by the photodiode 401, and during the accumulation period of the light quantity charge, the transfer switch 403 is used.
Is off, and the charge photoelectrically converted by this photodiode is not transferred to the gate of the source follower 406 that constitutes the pixel amplifier. The reset switch 404 of the gate of the source follower 406 constituting the pixel amplifier is turned on before the start of accumulation, and is initialized to an appropriate voltage. That is, this is the dark level. Next or at the same time when the row selection switch 405 is turned on, the source follower circuit including the load current source and the pixel amplifier 406 enters an operation state. Here, when the transfer switch 403 is turned on, the signal is accumulated in the photodiode. Charge
The signal is transferred to the gate of the source follower 406 constituting the pixel amplifier.

【0068】ここで、選択行の出力が垂直出力線(信号
出力線)505上に発生する。この出力は列選択スイッ
チ(マルチプレクサ)506を水平走査回路の一種であ
る水平シフトレジスタ507によって駆動することによ
り水平出力線を介して順次出力部アンプ508へ読み出
される。
Here, the output of the selected row is generated on the vertical output line (signal output line) 505. This output is sequentially read out to an output unit amplifier 508 via a horizontal output line by driving a column selection switch (multiplexer) 506 by a horizontal shift register 507 which is a type of horizontal scanning circuit.

【0069】図6は垂直シフトレジスタ501の単位ブ
ロック(一行を選択し駆動するための単位)601を1
画素領域(1セル)603に1画素回路602と共に配
置した様子を示す。1画素回路602は図4に示すもの
である。垂直シフトレジスタは転送信号φTX、リセッ
ト信号φRES、行選択信号φSELを作り出すために
スタティック型シフトレジスタ604と転送ゲート60
5で構成した簡単な回路を示す。これらはクロック信号
線(不図示)からの信号により駆動する。シフトレジス
タの回路構成はこの限りではなく、画素加算や間引き読
み出し等のさまざまな駆動のさせ方により、任意の回路
構成をとることができる。ただし本実施形態のように機
能ブロックを一つのセル603の中に画素回路602と
共に配置し、有効画素領域内にシフトレジスタを設け、
全面有効画素領域の撮像素子を実現する。
FIG. 6 shows one unit block (unit for selecting and driving one row) 601 of the vertical shift register 501.
A state in which a pixel circuit (a cell) 603 is arranged together with a pixel circuit 602 is shown. The one-pixel circuit 602 is as shown in FIG. The vertical shift register includes a static shift register 604 and a transfer gate 60 for generating a transfer signal φTX, a reset signal φRES, and a row selection signal φSEL.
5 shows a simple circuit composed of FIG. These are driven by signals from a clock signal line (not shown). The circuit configuration of the shift register is not limited to this, and an arbitrary circuit configuration can be adopted depending on various driving methods such as pixel addition and thinning-out reading. However, as in the present embodiment, the functional block is arranged together with the pixel circuit 602 in one cell 603, and a shift register is provided in the effective pixel area.
An image sensor in the entire effective pixel area is realized.

【0070】以下に説明する実施形態1乃至7において、
垂直シフトレジスタやn対2nデコーダ等の垂直走査回
路、水平シフトレジスタやn対2nデコーダ等の水平走
査回路を有効画素領域内の各画素領域(セル)内に配置
することを特徴とする。
In Embodiments 1 to 7 described below,
Vertical scanning circuit such as a vertical shift register and n pairs 2 n decoders, characterized in that arranged in the horizontal shift register and n pairs in 2 n each pixel region of the horizontal scanning circuit effective pixel region such as the decoder (cell) .

【0071】同様に、共通処理回路を有効画素領域内の
各画素領域(セル)内に配置することを特徴とする。こ
こで、共通処理回路とは、最終信号出力アンプ、シリア
ル・パラレル変換マルチプレクサ、バッファー、各種ゲ
ート回路等の複数画素を一括して共通に処理する回路を
意味する。
Similarly, it is characterized in that the common processing circuit is arranged in each pixel area (cell) in the effective pixel area. Here, the common processing circuit means a circuit that collectively processes a plurality of pixels collectively, such as a final signal output amplifier, a serial / parallel conversion multiplexer, a buffer, and various gate circuits.

【0072】これに対して個別回路とは、フォトダイオ
ード、転送スイッチ、画素選択スイッチ、画素出力増幅
回路等の1画素のみを処理する回路を意味する。
On the other hand, the individual circuit means a circuit that processes only one pixel, such as a photodiode, a transfer switch, a pixel selection switch, and a pixel output amplifier circuit.

【0073】(実施形態1)図7に本実施形態の撮像素
子の構成(平面図)を示す。
(Embodiment 1) FIG. 7 shows a configuration (plan view) of an image sensor according to the present embodiment.

【0074】本実施形態では垂直シフトレジスタ501
Bと水平シフトレジスタ507Bを撮像素子の有効画素
領域に配置する。
In this embodiment, the vertical shift register 501 is used.
B and the horizontal shift register 507B are arranged in the effective pixel area of the image sensor.

【0075】1つのラインを処理するシフトレジスタの
1ブロック601を1画素ピッチ内に収まるように配置
する。これらのブロックを並べて一連の垂直シフトレジ
スタブロック501Bとし、水平シフトレジスタブロッ
ク507Bとする。これらのブロックは垂直方向、水平
方向に直線状に伸びている。
One block 601 of a shift register for processing one line is arranged so as to fit within one pixel pitch. These blocks are arranged to form a series of vertical shift register blocks 501B and a horizontal shift register block 507B. These blocks extend linearly in the vertical and horizontal directions.

【0076】これらのシフトレジスタブロック601の
ある画素の受光部の面積は、他の画素に比べ若干小さく
なる。
The area of the light receiving portion of a certain pixel in these shift register blocks 601 is slightly smaller than the other pixels.

【0077】シフトレジスタとしてスタティックシフト
レジスタを用いる。シフトレジスタの回路構成は、設計
でいろいろなものが適用できる。この実施形態では一般
的な回路例を取り上げた。重要なのはスタティック型を
用いる点である。
A static shift register is used as the shift register. Various circuit configurations of the shift register can be applied in design. In this embodiment, a general circuit example has been described. The important thing is to use the static type.

【0078】本実施形態によれば、撮像素子の周辺にデ
ッドスペースが生じないので、撮像素子全面が有効画素
領域となる。
According to the present embodiment, since no dead space is generated around the image sensor, the entire surface of the image sensor becomes an effective pixel area.

【0079】これらの撮像素子をタイル状に、実質的に
隙間がないように並べることで、大板の撮像装置を形成
できる。実質的に繋ぎ目のない大板の画像を得ることが
できる。
By arranging these image pickup devices in a tile shape with substantially no gap, a large-sized image pickup device can be formed. An image of a substantially seamless large plate can be obtained.

【0080】医療用のX線撮像装置では、画素の大きさ
は、100μm□〜200μm□程度に大きくてよいの
で、構成素子数の多いスタティックシフトレジスタを配
置しても、十分大きい開口率を実現できる。
In a medical X-ray imaging apparatus, the size of a pixel may be as large as about 100 μm □ to 200 μm □, so that a sufficiently large aperture ratio can be realized even if a static shift register having a large number of constituent elements is arranged. it can.

【0081】本実施形態では、シフトレジスタを有効画
素領域内に配置するので、シンチレータ板を抜けたX線
が直接シフトレジスタに当たる。X線は素子にダメージ
を与えたり、エラーを生じたりするので問題である。
In this embodiment, since the shift register is arranged in the effective pixel area, X-rays passing through the scintillator plate directly hit the shift register. X-rays are a problem because they cause damage to the element and cause errors.

【0082】エラーの例としてあげられるのは、絶縁酸
化膜SiO2とシリコンの界面に電荷が蓄積され、閾値
の変動やリーク電流の増加が起きる現象である。また、
ダメージの例としてあげられるのは、pn接合面に生じ
る欠陥であり、この欠陥がリーク電流の増大を引き起こ
す。
An example of an error is a phenomenon in which electric charges are accumulated at the interface between the insulating oxide film SiO 2 and silicon, causing a change in threshold value and an increase in leak current. Also,
An example of the damage is a defect occurring on the pn junction surface, and this defect causes an increase in leak current.

【0083】エラーの他の例としてあげられるのは、MO
S型ダイナミックRAMでの誤動作として知られるホットエ
レクトロンの作用によるエラー(ソフトエラー)と同様
なものである。
Another example of an error is the MO
This is similar to an error (soft error) due to the action of hot electrons known as a malfunction in an S-type dynamic RAM.

【0084】電界により発生するホットエレクトロン
は、電界が高くなる短チャンネル構造で起こりやすい
が、X線により発生するホットエレクトロンはサイズに
よらず発生するので、平面的なサイズによらずX線が当
たると撮像装置は不安定になりやすい。
Hot electrons generated by an electric field are likely to occur in a short channel structure where the electric field is high. However, since hot electrons generated by an X-ray are generated regardless of the size, the X-rays are irradiated regardless of the planar size. And the imaging device is likely to be unstable.

【0085】次に、撮像素子の画素を駆動するために用
いられるシフトレジスタについて説明する。シフトレジ
スタ回路は、パルス信号を順次転送するために用いられ
ている。
Next, a shift register used to drive the pixels of the image sensor will be described. The shift register circuit is used for sequentially transferring pulse signals.

【0086】スタティック型シフトレジスタ回路の構成
例を図8及び図9に示す。このシフトレジスタ回路は、
特開平9−223948号公報で開示されたものであ
る。シフトレジスタ回路の1段分は、図8の構成では1
個のインバータと2個のクロックトインバータ、図9の
構成では3個のインバータと2個のCMOS転送ゲート
から成っている。ここで2個のクロックトインバータま
たは2個のCMOS転送ゲートには、それぞれ逆位相の
クロック信号CLKと/CLK(“/”は負論理を示
す。)が入力されている。また、隣接するシフトレジス
タ回路には、それぞれ逆位相のクロック信号が入力され
ている。
FIGS. 8 and 9 show examples of the configuration of the static shift register circuit. This shift register circuit
This is disclosed in JP-A-9-223948. One stage of the shift register circuit corresponds to one stage in the configuration of FIG.
In the configuration of FIG. 9, it is composed of three inverters and two CMOS transfer gates. Here, clock signals CLK and / CLK (“/” indicates negative logic) having opposite phases are input to the two clocked inverters or the two CMOS transfer gates, respectively. Further, clock signals having opposite phases are input to the adjacent shift register circuits.

【0087】図10はインバータの内部構成図を示す。FIG. 10 shows an internal configuration diagram of the inverter.

【0088】図11は、クロックトインバータの内部構
成図を示し、電源とグランド間にpチャネル型入力トラ
ンジスタTr1、pチャネル型クロックトトランジスタ
Tr2、nチャネル型クロックトトランジスタTr3、
nチャネル型入力トランジスタTr4を直列接続して構
成され、トランジスタTr2とトランジスタTr3の接
続点より出力が取り出される。
FIG. 11 is a diagram showing the internal configuration of a clocked inverter, in which a p-channel input transistor Tr1, a p-channel clocked transistor Tr2, an n-channel clocked transistor Tr3,
An n-channel input transistor Tr4 is connected in series, and an output is taken out from a connection point between the transistor Tr2 and the transistor Tr3.

【0089】上述のように、駆動回路に用いられるシフ
トレジスタ回路は、通常、位相が逆の2つのクロック信
号でクロックに同期して駆動されている。
As described above, the shift register circuit used in the drive circuit is normally driven in synchronization with the clock by two clock signals having opposite phases.

【0090】ダイナミック型シフトレジスタ回路の構成
例を図12に示す。図12に示すように、スタティック
型ではフィードバック用のクロックトインバータ(また
は、転送ゲートとインバータ)を設けるのに対し、ダイ
ナミック型ではインバータ間にクロックがゲートに印加
されるトランジスタTRとキャパシタCを設けることで
素子数を削減し、低消費電力化を図っている。このシフ
ト回路は、特開平5−218814号公報で開示された
ものである。原理的にダイナミック型はキャパシタに電
荷を蓄えることでデータを保持する動作を行う。
FIG. 12 shows a configuration example of a dynamic shift register circuit. As shown in FIG. 12, a clocked inverter for feedback (or a transfer gate and an inverter) is provided in the static type, whereas a transistor TR and a capacitor C to which a clock is applied to the gate are provided between the inverters in the dynamic type. This reduces the number of elements and lowers power consumption. This shift circuit is disclosed in Japanese Patent Application Laid-Open No. Hei 5-218814. In principle, the dynamic type performs an operation of storing data by storing charge in a capacitor.

【0091】ダイナミック型では、pn接合面や絶縁層
とシリコンの界面にリークがあるとキャパシタでの電荷
保持ができなくなり正常な動作をしなくなる。ダイナミ
ック型をX線が照射するところで用いるとX線のダメー
ジを受けやすく、リーク電流の増加が起こって動作しな
くなり、信頼性上の問題を引き起こす。またX線によっ
て生じたホットエレクトロンによる誤動作で正常な画像
を得ることができなくなる。
In the dynamic type, if there is a leak at the pn junction surface or at the interface between the insulating layer and silicon, the charge cannot be held in the capacitor, and the normal operation cannot be performed. If a dynamic type is used where X-rays are radiated, it will be easily damaged by X-rays, an increase in leak current will occur, and operation will not be performed, causing a problem in reliability. In addition, a normal image cannot be obtained due to a malfunction caused by hot electrons generated by X-rays.

【0092】これに比べ原理的にはスタティック型はX
線の影響を比較的受けにくく、本実施形態のようにX線
が直接当たる場所に用いることができる。従って、スタ
ティック型シフトレジスタを用いれば、X線ダメージや
エラーの少なく、信頼性が向上した撮像装置を実現でき
る。
On the other hand, in principle, the static type is X
It is relatively insensitive to radiation and can be used where X-rays are directly applied as in this embodiment. Therefore, if a static shift register is used, an imaging device with reduced X-ray damage and errors and improved reliability can be realized.

【0093】また、走査回路として、シフトレジスタで
はなく、n対2nデコーダを使用することもできる。デ
コーダの入力に順次インクリメントするカウンタの出力
を接続することにより、シフトレジスタと同様に順次走
査することが可能となり、一方、デコーダの入力に画像
を得たい領域のアドレスを入力することにより、ランダ
ム走査による任意の領域の画像を得ることができる。
Further, instead of the shift register, an n-to- 2n decoder can be used as the scanning circuit. By connecting the output of the counter that sequentially increments to the input of the decoder, sequential scanning can be performed in the same manner as the shift register. On the other hand, random scanning can be performed by inputting the address of the area where an image is desired to be input to the input of the decoder. Can obtain an image of an arbitrary region.

【0094】本実施形態は、撮像素子として、CMOS
センサを用いているので、消費電力が少なく、大板の撮
像装置を構成する場合に好適である。
This embodiment uses a CMOS as an image sensor.
Since the sensor is used, the power consumption is low, which is suitable for forming a large-sized imaging device.

【0095】なお、撮像素子内にマルチプレクサを作り
こむのは、撮像素子での動作を早くするためである。
The reason why the multiplexer is formed in the image sensor is to speed up the operation of the image sensor.

【0096】また、撮像素子からは電極パッドを経由し
て外部に信号を取り出すが、この電極パッド周りには大
きな浮遊容量がある。従って、電極パッドの前段にアン
プ508を設けることにより、信号の伝送特性を補償す
ることができる。
A signal is taken out from the image pickup device to the outside via the electrode pad, and there is a large stray capacitance around the electrode pad. Therefore, by providing the amplifier 508 at a stage preceding the electrode pad, signal transmission characteristics can be compensated.

【0097】[実施形態2]実施形態2の撮像装置は、
基本構成は実施形態1と同じであるが、シフトレジスタ
の配列の様式が実施形態1と異なる。
[Embodiment 2] The imaging apparatus of Embodiment 2
Although the basic configuration is the same as that of the first embodiment, the arrangement of the shift registers is different from that of the first embodiment.

【0098】実施形態2では、図13に示すように、水
平シフトレジスタ507Cに比べ、駆動周波数の低い垂
直シフトレジスタ501Cのブロックを、それが水平シ
フトレジスタ507Cと交差する前にL字型に曲げて配
置する。動作周波数を度外視すれば、水平シフトレジス
タ507Cのブロックを、それが垂直シフトレジスタ5
01Cと交差する前にL字型に曲げて配置してもよい。
In the second embodiment, as shown in FIG. 13, the block of the vertical shift register 501C whose driving frequency is lower than that of the horizontal shift register 507C is bent into an L-shape before it crosses the horizontal shift register 507C. To place. If the operating frequency is ignored, the block of the horizontal shift register 507C is
Before intersecting with 01C, it may be bent and arranged in an L shape.

【0099】実施形態1のように有効画素領域に垂直シ
フトレジスタ501B、水平シフトレジスタ507Bを
配置すると、必ず交差する部分が現れる。このとき交差
部のセルが垂直シフトレジスタ501B、水平シフトレ
ジスタ507Bの回路で占有され、画素欠陥が生じた
り、トランジスタの密集するこの部分でのプロセス欠陥
が集中し易くなったりする場合がある。これを避けるた
めに、実施形態2のように一方のシフトレジスタが他方
のシフトレジスタと交差する前にその一方のシフトレジ
スタをL字型に配置することで必要以上に配線の交差を
避け、レイアウトを簡略化できる。
When the vertical shift register 501B and the horizontal shift register 507B are arranged in the effective pixel area as in the first embodiment, the intersection always appears. At this time, the cell at the intersection is occupied by the circuits of the vertical shift register 501B and the horizontal shift register 507B, which may cause a pixel defect or a process defect in this portion where transistors are densely concentrated. In order to avoid this, as in the second embodiment, one of the shift registers is arranged in an L-shape before one of the shift registers intersects with the other of the shift registers, so that the crossing of the wirings is avoided more than necessary, and the layout is changed. Can be simplified.

【0100】また、一般に、伝送路に雑音が加わると、
クロック信号の波形が乱れ,等価的に高速のクロック信
号が受信回路に入力される。回路の正常動作範囲より短
いパルス幅のクロック信号が入力された場合、状態遷移
回路は異常な状態に遷移し、動作不良となる。
In general, when noise is added to the transmission path,
The waveform of the clock signal is disturbed, and an equivalently high-speed clock signal is input to the receiving circuit. When a clock signal having a pulse width shorter than the normal operation range of the circuit is input, the state transition circuit transitions to an abnormal state, resulting in malfunction.

【0101】X−Yアドレス方式の走査回路(シフトレ
ジスタ)を持つ撮像素子の場合、何らかの原因によりク
ロック信号及びデータ信号が停止等の異常を来すと、走
査回路の停止や動作不良が生じる。
In the case of an image pickup device having a scanning circuit (shift register) of the XY address system, if the clock signal and the data signal cause an abnormality such as stoppage for some reason, the scanning circuit stops or malfunctions.

【0102】高速で駆動するシフトレジスタにはノイズ
が発生しやすいので、特に実施形態2のようにシフトレ
ジスタのブロックをL字型に配置する場合、駆動周波数
の低い垂直シフトレジタをL字型に配置することで、L
字型に不規則に配線を曲げることによるノイズの影響を
受けにくい構成とする。
Since a shift register driven at high speed is apt to generate noise, especially when the blocks of the shift register are arranged in an L-shape as in the second embodiment, the vertical shift register having a low driving frequency is arranged in an L-shape. By doing, L
The configuration is such that it is less susceptible to noise caused by irregularly bending the wiring in a character shape.

【0103】また、シフトレジスタに付随する浮遊容量
が大きくなると応答が遅くなり、動作不良を起こしやす
い。特に実施形態2のようにシフトレジスタを折り曲げ
る構造をとると、本来直線的なレイアウトの場合はなく
てもすむ配線(図中a−a'、b−b')が必要となり、
この部分での浮遊容量が悪影響する場合がある。そこ
で、実施形態2ではさらに、駆動周波数の小さい垂直シ
フトレジタをL字型に配置することで、浮遊容量により
応答の遅れの影響を受けにくいようにしている。
Further, if the stray capacitance associated with the shift register becomes large, the response becomes slow and an operation failure is likely to occur. In particular, when a structure in which the shift register is bent as in the second embodiment is used, wiring (a ′ ′ and bb ′ in the drawing) that does not need to have a linear layout is necessary.
The stray capacitance in this part may have an adverse effect. Therefore, in the second embodiment, the vertical shift register having a small driving frequency is arranged in an L-shape so as to be less affected by the response delay due to the stray capacitance.

【0104】[実施形態3]実施形態3の撮像装置は、
基本構成は実施形態1と同じであるが、シフトレジスタ
の配列の様式が実施形態1と異なる。
[Embodiment 3] The imaging apparatus of Embodiment 3
Although the basic configuration is the same as that of the first embodiment, the arrangement of the shift registers is different from that of the first embodiment.

【0105】実施形態3では、図14に示すように、シ
フトレジスタの隣接する1ライン駆動のためのブロック
が連続して同一直線上にのらないようにする。垂直シフ
トレジスタ501Dは、全てのブロックが垂直方向に一
直線上にのることがないように、各ブロックを適当なY
ライン上に配置する。水平シフトレジスタ507Dも、
同様に配置する。
In the third embodiment, as shown in FIG. 14, adjacent one-line drive blocks of the shift register are prevented from being continuously arranged on the same straight line. The vertical shift register 501D stores each block in an appropriate Y so that all blocks do not lie on a straight line in the vertical direction.
Place on line. The horizontal shift register 507D also
Place in the same way.

【0106】シフトレジスタブロックのある画素は受光
領域が、他の画素より狭い。このような画素が一直線上
に並ぶと画像上違和感が現れることがある。実施形態3
によれば、このような画素を適度に分散させることで画
像の違和感を低減することができる。
A certain pixel of the shift register block has a light receiving area smaller than other pixels. If such pixels are arranged on a straight line, an unnatural feeling may appear on the image. Embodiment 3
According to the above, by dispersing such pixels appropriately, it is possible to reduce the sense of discomfort of the image.

【0107】[実施形態4]実施形態4の撮像装置は、
基本構成は実施形態1と同じであるが、シフトレジスタ
の配列の様式が実施形態1と異なる。
[Embodiment 4] The imaging apparatus of Embodiment 4
Although the basic configuration is the same as that of the first embodiment, the arrangement of the shift registers is different from that of the first embodiment.

【0108】実施形態4では、図15に示すように、シ
フトレジスタの3行を走査するための回路を1ブロック
として、3ライン毎にこのブロックを配置して垂直シフ
トレジスタ501Eを構成する。水平シフトレジスタ5
07も同様に構成する。このブロックがあるセルでは、
ブロックはセル全体を占めることはなく、そのブロック
のあるセルには1画素回路602もある。なお、実施形
態4は、この条件が満たされる限り、一般に、シフトレ
ジスタの複数行を走査するための回路を1ブロックとし
て、その数毎にこのブロックを配置して垂直レジスタを
構成したものを含む。
In the fourth embodiment, as shown in FIG. 15, a circuit for scanning three rows of the shift register is defined as one block, and the blocks are arranged every three lines to form a vertical shift register 501E. Horizontal shift register 5
07 is similarly configured. In the cell with this block,
A block does not occupy the entire cell, and a cell including the block also has one pixel circuit 602. As long as this condition is satisfied, the fourth embodiment generally includes a circuit in which a circuit for scanning a plurality of rows of a shift register is defined as one block, and the blocks are arranged for each number to constitute a vertical register. .

【0109】シフトレジスタブロックのある画素は受光
領域が、他の画素より狭い。このような画素が一直線上
に並ぶと画像上違和感が現れることがある。実施形態4
では3ラインごとにシフトレジスタをまとめて1ブロッ
クとし、このようなブロックを配置することで画像の違
和感を低減することができる。
A pixel in a shift register block has a light receiving area smaller than other pixels. If such pixels are arranged on a straight line, an unnatural feeling may appear on the image. Embodiment 4
In this case, the shift registers are put together into one block for every three lines, and by disposing such a block, the sense of discomfort of the image can be reduced.

【0110】[実施形態5]実施形態4の撮像装置は、
基本構成は実施形態1と同じであるが、シフトレジスタ
の配列の様式が実施形態1と異なる。
[Embodiment 5] An imaging apparatus according to Embodiment 4 comprises:
Although the basic configuration is the same as that of the first embodiment, the arrangement of the shift registers is different from that of the first embodiment.

【0111】実施形態5では、図16に示すように、シ
フトレジスタのn行(nは自然数)を走査するための回
路を1ブロックとして、nライン毎にこのブロックを配
置して垂直シフトレジスタ501Eを構成する。水平シ
フトレジスタ507も同様に構成する。このブロックが
あるセルでは、ブロックはセル全体を占めて、そのブロ
ックのあるセルには1画素回路602はない。
In the fifth embodiment, as shown in FIG. 16, a circuit for scanning n rows (n is a natural number) of a shift register is defined as one block, and this block is arranged for every n lines to form a vertical shift register 501E. Is configured. The horizontal shift register 507 has the same configuration. In a cell having this block, the block occupies the whole cell, and there is no one-pixel circuit 602 in a cell having the block.

【0112】シフトレジスタブロックのある画素は受光
領域が、他の画素より狭い。このような画素が一直線上
に並ぶと画像上違和感が現れることがある。実施形態4
では3ラインごとにシフトレジスタをまとめて1ブロッ
クとし、このようなブロックを配置することで画像の違
和感を低減することができる。
A pixel in a shift register block has a light receiving area smaller than other pixels. If such pixels are arranged on a straight line, an unnatural feeling may appear on the image. Embodiment 4
In this case, the shift registers are put together into one block for every three lines, and by disposing such a block, the sense of discomfort of the image can be reduced.

【0113】[実施形態6]実施形態6では、図17に
示すように、少なくとも複数の画素の受光領域の面積と
ピッチを等しくする。なお、図17においては、セル間
で等しい面積であるのは1画素回路の面積であるが、1
画素回路内の受光領域(図17には示していない。)の
面積もセル間で等しい。また、全てのセル間で受光領域
の面積を等しくするのが好ましいが、撮像素子の端部の
1ライン内のセル内の受光領域の面積は、スライス用の
マージンをとるために、内部のセル内の受光領域の面積
とは異なることはありうる。
[Embodiment 6] In Embodiment 6, as shown in FIG. 17, the areas and pitches of the light receiving regions of at least a plurality of pixels are made equal. In FIG. 17, the same area between cells is equal to the area of one pixel circuit.
The area of the light receiving region (not shown in FIG. 17) in the pixel circuit is equal between the cells. Further, it is preferable that the area of the light receiving region is equal between all the cells. However, the area of the light receiving region in one cell at one end of the image sensor is set to be equal to the internal cell in order to take a margin for slicing. It may be different from the area of the light receiving area in the inside.

【0114】図18にシフトレジスタが配される1画素
領域(セル)のレイアウトを示す。1801は受光領
域、1802はシフトレジスタブロック、1803はス
イッチや画素アンプ等の領域である。
FIG. 18 shows a layout of one pixel region (cell) in which a shift register is arranged. 1801 is a light receiving area, 1802 is a shift register block, and 1803 is an area such as a switch and a pixel amplifier.

【0115】図18において、 セルサイズ:150μm□ シフトレジスタ1ブロック:20μm×150μm 画素の受光領域:130μm□ スイッチ、画素アンプの領域:130μm×20μm であるので、開口率は75%である。In FIG. 18, the cell size is 150 μm square, one shift register block is 20 μm × 150 μm, the light receiving area of the pixel is 130 μm square, and the area of the switch and the pixel amplifier is 130 μm × 20 μm, so that the aperture ratio is 75%.

【0116】シフトレジスタが配されない1画素領域の
レイアウトは、図18に示すものからシフトレジスタブ
ロック1802が削除されたものであり、シフトレジス
タが配されない1画素領域のうちの少なくとも受光領域
は、シフトレジスタが配される1画素領域(セル)の受
光領域1801と同一である。
The layout of the one pixel area where no shift register is provided is the same as that shown in FIG. 18 except that shift register block 1802 is omitted. At least the light receiving area of the one pixel area where no shift register is provided is shifted. This is the same as the light receiving area 1801 of one pixel area (cell) where the register is arranged.

【0117】シフトレジスタブロック1802は、その
機能を単純なものとすれば、図18に示す程度にセルの
占有率を減らすことができる。なお、その機能を多くす
ると、シフトレジスタブロック1802の幅が広がり、
開口率の制限を外さない限り、実施形態6の範囲外とな
る。
If the function of the shift register block 1802 is simplified, the cell occupancy can be reduced to the extent shown in FIG. If the number of functions is increased, the width of the shift register block 1802 is increased,
As long as the restriction on the aperture ratio is not removed, it falls outside the range of the sixth embodiment.

【0118】実施形態6によれば、大画素と適当な大き
さのシフトレジストを用い、受光領域を画素間で均一サ
イズにすることで、シフトレジスタ等を有効画素領域に
配置しても、感度ばらつきや、画素の重心のばらつきを
生じない。
According to the sixth embodiment, even if a shift register or the like is arranged in an effective pixel area by using a large pixel and a shift resist having an appropriate size and making the light receiving area uniform between pixels, the sensitivity can be improved. There is no variation or variation in the center of gravity of the pixel.

【0119】つまり、複数の受光領域の感度が等しく、
さらにピッチも等しいため、高画質な画像が得られる。
That is, the sensitivities of the plurality of light receiving areas are equal,
Further, since the pitches are equal, a high quality image can be obtained.

【0120】[実施形態7]実施形態7は、実施形態1
乃至6において、電源ラインをX線遮蔽用として、シフ
トレジスタ及び/又は共通処理回路の上に配置したもの
である。電源ラインの材質としては、X線の吸収率が高
い銅等を使用する。
[Embodiment 7] The embodiment 7 is similar to the embodiment 1
In Nos. 6 to 6, the power supply line is disposed on the shift register and / or the common processing circuit for X-ray shielding. As a material of the power supply line, copper or the like having a high X-ray absorption rate is used.

【0121】以上説明したように、実施形態1乃至7によ
れば、撮像素子の全表面を有効画素領域として、有効画
素領域内の画素間に走査回路及び共通処理回路を配し
た。従って、撮像素子間に実質的な隙間が生じないよう
に撮像素子を並べることができるので、ある撮像素子の
全周を他の撮像素子で囲んで5個(十字状領域の場合)
又は9個(3個/行×3個/列の矩形領域の場合)以上
の撮像素子により1の画像を形成する撮像装置を形成し
ても、撮像素子間で画像の不連続性や欠落が生じない。
As described above, according to the first to seventh embodiments, the scanning circuit and the common processing circuit are arranged between the pixels in the effective pixel region, with the entire surface of the image sensor as the effective pixel region. Therefore, the image sensors can be arranged so that a substantial gap does not occur between the image sensors. Therefore, the entire circumference of a certain image sensor is surrounded by another image sensor, and five (in the case of a cross-shaped region)
Alternatively, even if an imaging device that forms one image with nine or more (in the case of three / row × 3 / column rectangular area) or more imaging devices is formed, discontinuity or omission of images between the imaging devices may occur. Does not occur.

【0122】また、上記の構成の撮像装置を形成できる
ので、アモルファスシリコンの撮像素子ではなく、大型
化の困難な単結晶シリコンの撮像素子を使用できること
になり、S/Nの良い大画面動画又は高精細動画を撮像
することが可能となる。
Further, since the imaging device having the above configuration can be formed, it is possible to use not only an amorphous silicon imaging device but also a single crystal silicon imaging device which is difficult to increase in size. It is possible to capture a high-definition moving image.

【0123】更に、テーパ状FOPを使用しなくて済む
ので、撮像装置のコストを下げることができる。
Further, since it is not necessary to use the tapered FOP, the cost of the imaging device can be reduced.

【0124】[実施形態8]図19に本実施形態の撮像
素子の構成(平面図)を示す。
[Embodiment 8] FIG. 19 shows a configuration (a plan view) of an image sensor according to this embodiment.

【0125】本実施形態では垂直シフトレジスタ501
Bと水平シフトレジスタ507Bを撮像素子の有効画素
領域に配置する。
In this embodiment, the vertical shift register 501 is used.
B and the horizontal shift register 507B are arranged in the effective pixel area of the image sensor.

【0126】1つのラインを処理するシフトレジスタの
1ブロック601を1画素ピッチ内に収まるように配置
する。これらのブロックを並べて一連の垂直シフトレジ
スタブロック501Bとし、水平シフトレジスタブロッ
ク507Bとする。これらのブロックは垂直方向、水平
方向に直線状に伸びている。
One block 601 of a shift register for processing one line is arranged so as to fit within one pixel pitch. These blocks are arranged to form a series of vertical shift register blocks 501B and a horizontal shift register block 507B. These blocks extend linearly in the vertical and horizontal directions.

【0127】これらのシフトレジスタブロック601の
ある画素の受光部の面積は、他の画素に比べ若干小さく
なる。
The area of the light receiving portion of a certain pixel in these shift register blocks 601 is slightly smaller than the other pixels.

【0128】また、本実施形態では、撮像素子端部の1
画素の領域に外部端子701Aと保護回路702Bを配
置する。外部端子701Aにはバンプ703Aを設け、
これに図8に示すようにTAB205を接続し、タイル
貼りした撮像素子の裏面に配した外部処理基板204と
電気的接続をとる。
Further, in the present embodiment, one of the end portions of the image sensor is provided.
An external terminal 701A and a protection circuit 702B are arranged in a pixel region. A bump 703A is provided on the external terminal 701A,
To this, a TAB 205 is connected as shown in FIG. 8 to make an electrical connection with an external processing substrate 204 disposed on the back surface of the tiled image sensor.

【0129】本実施形態では、外部端子701が配置さ
れる1画素領域(セル)には1画素回路602は無い
が、保護回路702が配置される1画素領域には1画素
回路602も配される。
In this embodiment, one pixel circuit 602 is not provided in one pixel region (cell) in which the external terminal 701 is provided, but one pixel circuit 602 is provided in one pixel region in which the protection circuit 702 is provided. You.

【0130】本実施形態によれば、画像領域中内に外部
端子701、保護回路702を設けているので、各撮像
素子上に外部端子701、保護回路702のための領域
を画素領域とは別に設ける必要がない。従って、デッド
スペースが実質上なくなるので、全面有効画素領域の撮
像素子を実現できる。よって、複数の単結晶撮像素子を
実質的に繋ぎ目なくタイル貼りすることができる。
According to the present embodiment, since the external terminal 701 and the protection circuit 702 are provided in the image area, the area for the external terminal 701 and the protection circuit 702 is provided on each image sensor separately from the pixel area. No need to provide. Therefore, since the dead space is substantially eliminated, it is possible to realize an image sensor in the entire effective pixel area. Therefore, a plurality of single crystal imaging elements can be tiled substantially seamlessly.

【0131】また、保護回路702Aを1画素回路60
2等と同一のCMOSプロセスにより形成できるので、
保護回路702Aを任意の位置に形成することができ
る。
The protection circuit 702A is connected to the one-pixel circuit 60.
2 and so on by the same CMOS process.
The protection circuit 702A can be formed at an arbitrary position.

【0132】ここで、保護回路について説明する。Now, the protection circuit will be described.

【0133】CMOS型撮像素子の外部端子と内部回路
との間には静電破壊から内部回路を保護するために、図
21に等価回路を示すような保護抵抗81(例えばポリ
シリコンより成る。)及び保護PN接合ダイオード8
2、83からなる保護回路が設けられる。外部端子に高
電圧が印加されると、この電圧が保護抵抗81およびア
ルミニウム配線を通して、保護ダイオード82、83に
達し、保護ダイオード82、83の一方がオン状態とな
って、電源電位Vcc又は接地電位Vssに放電され
る。これにより、内部回路に高電圧が印加されないよう
になっている。ここで、保護抵抗81は放電に伴う電流
を制限し、且つ高電圧が保護ダイオード82、83に達
する前にある程度その高電圧を減衰させるという役割を
担っている。
A protection resistor 81 (for example, made of polysilicon) having an equivalent circuit shown in FIG. 21 is provided between the external terminal and the internal circuit of the CMOS type image sensor to protect the internal circuit from electrostatic damage. And protection PN junction diode 8
A protection circuit comprising 2, 83 is provided. When a high voltage is applied to the external terminal, the voltage reaches protection diodes 82 and 83 through protection resistor 81 and aluminum wiring, and one of protection diodes 82 and 83 is turned on, so that power supply potential Vcc or ground potential Discharged to Vss. Thereby, a high voltage is not applied to the internal circuit. Here, the protection resistor 81 has a role of limiting the current accompanying the discharge and attenuating the high voltage to some extent before the high voltage reaches the protection diodes 82 and 83.

【0134】図22に保護回路702Aの一般的な構成
例を示す。901はN形半導体基板で、基板901の表
面にはP+ 高濃度拡散抵抗902が形成されており、そ
の一端は入力電極907に、他端は出力電極908に接
続されている。このP+ 高濃度拡散抵抗902とN形半
導体基板901との間には、電源側PN接合ダイオード
が形成されている。またN形半導体基板901の他の部
分にはPウェル拡散領域903が形成され、その表面近
傍には出力電極908に接続されたN+ 拡散領域904
が形成されている。このN+ 拡散領域904とPウェル
拡散領域903とによって接地側PN接合ダイオードが
形成されている。なお、905はPウェル拡散領域90
3を接地するためのP+ 拡散領域、906はフィールド
酸化膜、909は接地電極、910は電源電極を示して
いる。
FIG. 22 shows a general configuration example of the protection circuit 702A. An N-type semiconductor substrate 901 has a P + high-concentration diffused resistor 902 formed on the surface of the substrate 901, one end of which is connected to the input electrode 907 and the other end of which is connected to the output electrode 908. A power-side PN junction diode is formed between the P + high-concentration diffused resistor 902 and the N-type semiconductor substrate 901. A P-well diffusion region 903 is formed in another portion of the N-type semiconductor substrate 901, and an N + diffusion region 904 connected to the output electrode 908 is formed near the surface thereof.
Are formed. The N + diffusion region 904 and the P well diffusion region 903 form a ground-side PN junction diode. 905 is a P-well diffusion region 90
Reference numeral 3 denotes a P + diffusion region for grounding, 906 denotes a field oxide film, 909 denotes a ground electrode, and 910 denotes a power electrode.

【0135】実施形態8に示す外部端子701A、保護
回路702A、バンプ703Aは供給電源のためのもの
であるが、実際の撮像素子では、この他にシフトレジス
タへ供給するクロック信号等の入力信号のためのもの、
各画素からの読出信号等の出力信号のためのもの等があ
る。
The external terminal 701A, the protection circuit 702A, and the bump 703A shown in the eighth embodiment are for a power supply. However, in an actual image pickup device, in addition to the above, input signals such as a clock signal supplied to a shift register are provided. Things for,
There are those for output signals such as read signals from each pixel.

【0136】[実施形態9]実施形態9の撮像装置は、
基本構成は実施形態8と同じであるが、外部端子、保護
回路の配列の様式が実施形態8と異なる。
[Ninth Embodiment] An imaging apparatus according to a ninth embodiment includes:
Although the basic configuration is the same as that of the eighth embodiment, the arrangement of the external terminals and the protection circuits is different from that of the eighth embodiment.

【0137】実施形態9では、図23に示すように、1
画素領域にバンプ703Bを載置した外部端子701
B、保護回路702Bを配置する。なお、画素ピッチは
160μmである。
In the ninth embodiment, as shown in FIG.
External terminal 701 with bump 703B mounted on pixel area
B, a protection circuit 702B is arranged. Note that the pixel pitch is 160 μm.

【0138】実施形態9によれば、1画素回路602が
形成されない1画素領域の数を最小限にすることができ
る。
According to the ninth embodiment, the number of one-pixel regions where one-pixel circuits 602 are not formed can be minimized.

【0139】[実施形態10]実施形態10の撮像装置
は、基本構成は実施形態8と同じであるが、外部端子、
保護回路の配列の様式が実施形態8と異なる。
[Embodiment 10] The image pickup apparatus of Embodiment 10 has the same basic configuration as Embodiment 8, but has external terminals and
The arrangement of the protection circuit is different from that of the eighth embodiment.

【0140】実施形態10では、図24に示すように、
1画素領域の一部にバンプ703Cを載置した外部端子
701C、他の1画素領域の一部に保護回路702Cを
配置する。なお、画素ピッチは160μmである。
In the tenth embodiment, as shown in FIG.
An external terminal 701C on which a bump 703C is mounted is provided in a part of one pixel area, and a protection circuit 702C is provided in a part of another one pixel area. Note that the pixel pitch is 160 μm.

【0141】実施形態10によれば、外部端子701C
が載置された1画素領域及び保護回路702Cが載置さ
れた1画素領域に1画素回路602を形成することがで
き、画素欠陥が生じない。
According to the tenth embodiment, the external terminal 701C
The one-pixel circuit 602 can be formed in the one-pixel region on which is mounted and the one-pixel region on which the protection circuit 702C is mounted, and no pixel defect occurs.

【0142】[実施形態11]実施形態11の撮像装置
は、基本構成は実施形態8と同じであるが、外部端子、
保護回路の配列の様式が実施形態8と異なる。
[Embodiment 11] The image pickup apparatus of Embodiment 11 has the same basic configuration as Embodiment 8, except that an external terminal,
The arrangement of the protection circuit is different from that of the eighth embodiment.

【0143】実施形態11では、図25に示すように、
1画素領域にバンプ703Dを載置した外部端子701
D、保護ダイオード82D、83D、保護抵抗81Dを
配置する。なお、画素ピッチは100μmである。
In the eleventh embodiment, as shown in FIG.
External terminal 701 having bump 703D mounted on one pixel area
D, protection diodes 82D and 83D, and a protection resistor 81D. Note that the pixel pitch is 100 μm.

【0144】実施形態11によれば、画素ピッチが狭く
なっても、1画素回路602が形成されない1画素領域
の数を最小限にすることができる。
According to the eleventh embodiment, even if the pixel pitch becomes narrow, the number of one pixel regions where one pixel circuit 602 is not formed can be minimized.

【0145】[実施形態12]実施形態12の撮像装置
は、基本構成は実施形態8と同じであるが、外部端子、
保護回路の配列の様式が実施形態8と異なる。
[Embodiment 12] The image pickup apparatus of Embodiment 12 has the same basic configuration as Embodiment 8, except that an external terminal
The arrangement of the protection circuit is different from that of the eighth embodiment.

【0146】実施形態12では、図26に示すように、
4画素領域にバンプ703Eを載置した1つの外部端子
701Eを配置する。外部端子701Eは、各画素領域
では一部の面積しか占めない。また、1画素領域の一部
に保護回路702Eを配置する。
In the twelfth embodiment, as shown in FIG.
One external terminal 701E on which the bump 703E is mounted is arranged in the four pixel regions. The external terminal 701E occupies only a part of the area in each pixel region. Further, a protection circuit 702E is provided in a part of one pixel region.

【0147】実施形態12によれば、画素ピッチが狭く
なっても、1画素回路602が形成されない1画素領域
の数を最小限にすることができる。
According to the twelfth embodiment, even if the pixel pitch becomes narrow, the number of one pixel regions where one pixel circuit 602 is not formed can be minimized.

【0148】実施形態12によれば、画素ピッチが狭く
なっても、外部端子701Eが載置された1画素領域及
び保護回路702Eが載置された1画素領域に1画素回
路602を形成することができ、画素欠陥が生じない。
According to the twelfth embodiment, even if the pixel pitch becomes narrow, one pixel circuit 602 is formed in one pixel region on which the external terminal 701E is mounted and one pixel region on which the protection circuit 702E is mounted. And no pixel defects occur.

【0149】又、1画素よりも大きいバンプを配置した
ことにより、電気実装が容易になった。
Further, by arranging bumps larger than one pixel, electrical mounting was facilitated.

【0150】[実施形態13]実施形態13の撮像装置
は、基本構成は実施形態8と同じであるが、外部端子、
保護回路の配列の様式が実施形態8と異なる。
[Thirteenth Embodiment] The imaging apparatus of the thirteenth embodiment has the same basic configuration as that of the eighth embodiment.
The arrangement of the protection circuit is different from that of the eighth embodiment.

【0151】実施形態13では、図27に示すように、
1画素領域にバンプ703Eを載置した外部端子701
Fを配置し、外部端子701Fが配置された1画素領域
に隣接する1画素領域に保護回路702Fを配置する。
In the thirteenth embodiment, as shown in FIG.
External terminal 701 having bump 703E mounted on one pixel area
F, and the protection circuit 702F is arranged in one pixel region adjacent to the one pixel region in which the external terminal 701F is arranged.

【0152】実施形態13によれば、1画素を全てバン
プ用に用いたことにより電気的実装が容易となる。
According to the thirteenth embodiment, since one pixel is entirely used for bumps, electrical mounting becomes easy.

【0153】[実施形態14]実施形態14の撮像装置
は、基本構成は実施形態8と同じであるが、外部端子、
保護回路の配列の様式が実施形態8と異なる。
[Embodiment 14] The image pickup apparatus of Embodiment 14 has the same basic configuration as Embodiment 8, but has external terminals,
The arrangement of the protection circuit is different from that of the eighth embodiment.

【0154】実施形態14では、図28に示すように、
1画素領域にバンプ703Gを載置した外部端子701
Gを配置し、外部端子701Gが配置された1画素領域
から離間した1画素領域に保護回路702Gを配置す
る。
In the fourteenth embodiment, as shown in FIG.
External terminal 701 having bump 703G mounted on one pixel area
G, and the protection circuit 702G is arranged in one pixel region separated from the one pixel region in which the external terminal 701G is arranged.

【0155】また、保護回路702Gを保護ダイオード
に置き換え、配線1501を保護抵抗としてもよい。こ
うすることにより、保護抵抗の抵抗値を上げることがで
きる。
Further, the protection circuit 702G may be replaced with a protection diode, and the wiring 1501 may be used as a protection resistor. By doing so, the resistance value of the protection resistor can be increased.

【0156】実施形態14によれば、欠陥画素が離間し
て存在するので、画像の品位が高まる。
According to the fourteenth embodiment, since the defective pixels are separated from each other, the quality of the image is improved.

【0157】[実施形態15]実施形態15は、実施形
態8乃至14に適用できるものである。
[Embodiment 15] Embodiment 15 is applicable to Embodiments 8 to 14.

【0158】実施形態15では、図29に示すように、
撮像素子101Aと撮像素子101Bを相互に隣接する
ように配置した場合、バンプ703Hを載置する外部端
子701Hとバンプ703Jを載置した外部端子701
Jを対向しないようにずらして配置する。或いは、バン
プ703Hを載置する外部端子701Hとバンプ703
Jを載置した外部端子701Jが隣接辺に沿った方向の
同位置に無いようにする。図17においては、外部端子
701H、701Jは、撮像素子101A、101Bの
外周部に配置されているが、本実施形態はこれに限られ
るものではなく、外部端子701H、701Jは、外部
端子701Hと外部端子701Jが隣接辺に沿った方向
の同位置に無い条件が満たされる限り、撮像素子101
A、101Bの外周部よりも内側に配置されていても良
い。
In the fifteenth embodiment, as shown in FIG.
When the image sensor 101A and the image sensor 101B are arranged adjacent to each other, an external terminal 701H on which the bump 703H is mounted and an external terminal 701 on which the bump 703J is mounted
J is shifted so as not to face each other. Alternatively, the external terminal 701H on which the bump 703H is mounted and the bump 703
The external terminal 701J on which J is placed is not located at the same position in the direction along the adjacent side. In FIG. 17, the external terminals 701H and 701J are arranged on the outer peripheral portions of the imaging elements 101A and 101B. However, the present embodiment is not limited to this, and the external terminals 701H and 701J are connected to the external terminals 701H. As long as the condition that the external terminal 701J is not at the same position in the direction along the adjacent side is satisfied, the imaging device 101
A and 101B may be arranged inside the outer periphery.

【0159】こうすることにより、バンプ703Hに接
続されたTAB205Hとバンプ703Jに接続された
TAB205Jとが干渉しない状態で、撮像素子101
Aと撮像素子101Bとの間の隙間を詰めることがで
き、撮像素子間の画像の欠陥を無くすことができる。
By doing so, the image pickup device 101 can be mounted without interference between the TAB 205H connected to the bump 703H and the TAB 205J connected to the bump 703J.
The gap between A and the image sensor 101B can be narrowed, and image defects between the image sensors can be eliminated.

【0160】以上説明したように、実施形態8乃至15
によれば、撮像素子の全表面を有効画素領域として、有
効画素領域内の画素間に外部端子及び保護回路。従っ
て、撮像素子間に実質的な隙間が生じないように撮像素
子を並べることができるので、ある撮像素子の全周を他
の撮像素子で囲んで5個(十字状領域の場合)又は9個
(3個/行×3個/列の矩形領域の場合)以上の撮像素
子により1の画像を形成する撮像装置を形成しても、撮
像素子間で画像の不連続性や欠落が生じない。
As described above, Embodiments 8 to 15
According to the method, an external terminal and a protection circuit are provided between pixels in the effective pixel region, with the entire surface of the image sensor as an effective pixel region. Therefore, the image sensors can be arranged so that a substantial gap does not occur between the image sensors, so that the entire circumference of a certain image sensor is surrounded by another image sensor, and five (in the case of a cross-shaped region) or nine pixels (In the case of a rectangular area of 3 pieces / row × 3 pieces / column) Even if an image pickup apparatus that forms one image with the above image pickup elements is formed, discontinuity or omission of an image does not occur between the image pickup elements.

【0161】また、上記の構成の撮像装置を形成できる
ので、アモルファスシリコンの撮像素子ではなく、大型
化の困難な単結晶シリコンの撮像素子を使用できること
になり、S/Nの良い大画面動画又は高精細動画を撮像
することが可能となる。
Further, since the imaging device having the above configuration can be formed, it is possible to use not only an amorphous silicon imaging device but also a single crystal silicon imaging device which is difficult to increase in size. It is possible to capture a high-definition moving image.

【0162】更に、テーパ状FOPを使用しなくて済む
ので、撮像装置のコストを下げることができる。
Further, since it is not necessary to use the tapered FOP, the cost of the imaging device can be reduced.

【0163】[実施形態16]図30は実施形態1乃至
15の撮像装置を放射線撮像装置のX線診断システムへ
の応用例を示したものである。
[Sixteenth Embodiment] FIG. 30 shows an application example of the imaging apparatus according to the first to fifteenth embodiments to an X-ray diagnostic system of a radiation imaging apparatus.

【0164】X線チューブ6050で発生したX線60
60は患者あるいは被験者6061の胸部6062を透
過し、シンチレータ201、FOP202、撮像素子1
01、外部処理基板204を備える放射線撮像装置60
40に入射する。この入射したX線には患者6061の
体内部の情報が含まれている。X線の入射に対応してシ
ンチレータは発光し、これを撮像素子が光電変換して、
電気的情報を得る。この情報はディジタルに変換されイ
メージプロセッサ6070により画像処理され制御室の
ディスプレイ6080で観察できる。
The X-ray 60 generated by the X-ray tube 6050
Numeral 60 denotes a light passing through the chest 6062 of the patient or the subject 6061, the scintillator 201, the FOP 202, and the imaging device 1.
01, radiation imaging apparatus 60 including external processing substrate 204
It is incident on 40. The incident X-ray includes information on the inside of the body of the patient 6061. The scintillator emits light in response to the incidence of X-rays, and this is photoelectrically converted by the imaging device.
Obtain electrical information. This information is converted into digital data, image-processed by an image processor 6070, and can be observed on a display 6080 in the control room.

【0165】また、この情報は電話回線6090等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ6081に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ6
100によりフィルム6110に記録することもでき
る。
This information can be transferred to a remote place by a transmission means such as a telephone line 6090, and can be displayed on a display 6081 such as a doctor room at another place or stored in a storage means such as an optical disk. It is also possible to make a diagnosis. Also film processor 6
100 can also be recorded on the film 6110.

【0166】[0166]

【発明の効果】本発明は、撮像領域間の不自然さが生じ
ない高画質な画像を得ることが可能となる。
According to the present invention, it is possible to obtain a high-quality image in which unnaturalness between image pickup areas does not occur.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態による撮像装置における撮像
素子の配列及び走査回路の配列を示す平面図である。
FIG. 1 is a plan view showing an arrangement of imaging elements and an arrangement of scanning circuits in an imaging device according to an embodiment of the present invention.

【図2】本発明の実施形態による撮像装置の構成を示す
断面図であり、図1のA−A'断面を示す。
FIG. 2 is a cross-sectional view showing a configuration of the imaging device according to the embodiment of the present invention, and shows a cross section taken along line AA ′ of FIG.

【図3】本発明の実施形態による撮像素子とその基とな
るウエハを示す平面図である。
FIG. 3 is a plan view showing an image sensor according to an embodiment of the present invention and a wafer on which the image sensor is based.

【図4】本発明の実施形態による撮像素子内の1画素回
路の回路図である。
FIG. 4 is a circuit diagram of one pixel circuit in the image sensor according to the embodiment of the present invention.

【図5】本発明の実施形態による撮像素子の回路図であ
る。
FIG. 5 is a circuit diagram of an image sensor according to an embodiment of the present invention.

【図6】本発明の実施形態1による1画素領域(セル)
の構成を示す概念的平面図である。
FIG. 6 shows one pixel region (cell) according to the first embodiment of the present invention.
3 is a conceptual plan view showing the configuration of FIG.

【図7】本発明の実施形態1による撮像素子のレイアウ
トを示す平面図である。
FIG. 7 is a plan view showing a layout of an image sensor according to Embodiment 1 of the present invention.

【図8】スタティック型シフトレジスタの第1例を示す
回路図である。
FIG. 8 is a circuit diagram showing a first example of a static shift register.

【図9】スタティック型シフトレジスタの第2例を示す
回路図である。
FIG. 9 is a circuit diagram showing a second example of the static shift register.

【図10】シフトレジスタに使用されるインバータの例
を示す回路図である。
FIG. 10 is a circuit diagram illustrating an example of an inverter used for a shift register.

【図11】スタティック型シフトレジスタに使用される
クロックトインバータの例を示す回路図である。
FIG. 11 is a circuit diagram showing an example of a clocked inverter used for a static shift register.

【図12】ダイナミック型シフトレジスタの例を示す回
路図である。
FIG. 12 is a circuit diagram illustrating an example of a dynamic shift register.

【図13】本発明の実施形態2による撮像素子のレイア
ウトを示す平面図である。
FIG. 13 is a plan view showing a layout of an image sensor according to Embodiment 2 of the present invention.

【図14】本発明の実施形態3による撮像素子のレイア
ウトを示す平面図である。
FIG. 14 is a plan view showing a layout of an image sensor according to Embodiment 3 of the present invention.

【図15】本発明の実施形態4による撮像素子のレイア
ウトを示す平面図である。
FIG. 15 is a plan view showing a layout of an image sensor according to Embodiment 4 of the present invention.

【図16】本発明の実施形態5による撮像素子のレイア
ウトを示す平面図である。
FIG. 16 is a plan view showing a layout of an image sensor according to Embodiment 5 of the present invention.

【図17】本発明の実施形態6による撮像素子のレイア
ウトを示す平面図である。
FIG. 17 is a plan view showing a layout of an image sensor according to Embodiment 6 of the present invention.

【図18】本発明の実施形態6による撮像素子の1画素
領域のレイアウトを示す平面図である。
FIG. 18 is a plan view showing a layout of one pixel region of an image sensor according to Embodiment 6 of the present invention.

【図19】本発明の実施形態8による撮像素子のレイア
ウトを示す平面図である。
FIG. 19 is a plan view showing a layout of an image sensor according to Embodiment 8 of the present invention.

【図20】本発明の実施形態8による、TABを外部端
子に接続し、撮像素子間に通す様子を示す断面図であ
る。
FIG. 20 is a cross-sectional view showing a state in which TAB is connected to an external terminal and passes between image pickup devices according to Embodiment 8 of the present invention.

【図21】保護回路の例を示す等価回路図である。FIG. 21 is an equivalent circuit diagram illustrating an example of a protection circuit.

【図22】保護回路の構成を示す断面図である。FIG. 22 is a cross-sectional view illustrating a configuration of a protection circuit.

【図23】本発明の実施形態9による撮像素子のレイア
ウトを示す平面図である。
FIG. 23 is a plan view showing a layout of an image sensor according to Embodiment 9 of the present invention.

【図24】本発明の実施形態10による撮像素子のレイ
アウトを示す平面図である。
FIG. 24 is a plan view showing a layout of an image sensor according to Embodiment 10 of the present invention.

【図25】本発明の実施形態11による撮像素子のレイ
アウトを示す平面図である。
FIG. 25 is a plan view showing a layout of an image sensor according to Embodiment 11 of the present invention.

【図26】本発明の実施形態12による撮像素子のレイ
アウトを示す平面図である。
FIG. 26 is a plan view showing a layout of an image sensor according to Embodiment 12 of the present invention.

【図27】本発明の実施形態13による撮像素子のレイ
アウトを示す平面図である。
FIG. 27 is a plan view showing a layout of an image sensor according to Embodiment 13 of the present invention.

【図28】本発明の実施形態14による撮像素子のレイ
アウトを示す平面図である。
FIG. 28 is a plan view showing a layout of an image sensor according to Embodiment 14 of the present invention.

【図29】本発明の実施形態15による撮像素子のレイ
アウトを示す平面図である。
FIG. 29 is a plan view showing a layout of an image sensor according to Embodiment 15 of the present invention.

【図30】本発明の実施形態16による放射線撮影シス
テムの構成を示す概念図である。
FIG. 30 is a conceptual diagram showing a configuration of a radiation imaging system according to Embodiment 16 of the present invention.

【図31】従来技術1の説明図である。FIG. 31 is an explanatory diagram of Conventional Technique 1.

【図32】従来技術2の説明図である。FIG. 32 is an explanatory diagram of Conventional Technique 2.

【符号の説明】[Explanation of symbols]

101 撮像素子 201 シンチレータ板 202 FOP(ファイバーオプティックプレート) 203 X線 204 外部処理基板 205 TAB 501 垂直シフトレジスタ 506 列選択スイッチ(マルチプレクサ) 507 水平シフトレジスタ 508 出力部アンプ Reference Signs List 101 Image sensor 201 Scintillator plate 202 FOP (fiber optic plate) 203 X-ray 204 External processing board 205 TAB 501 Vertical shift register 506 Column selection switch (multiplexer) 507 Horizontal shift register 508 Output amplifier

───────────────────────────────────────────────────── フロントページの続き (72)発明者 海部 紀之 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 (72)発明者 光地 哲伸 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 Fターム(参考) 2G088 EE01 FF02 FF04 GG15 GG19 JJ05 JJ33 4M118 AA04 AA05 AA10 AB01 AB10 BA14 CA02 CB11 FA06 FA34 FA42 FB16 GA10 HA03 HA21 HA23 HA24 HA31  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Noriyuki Kaibe 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Tetsunobu Mitsuji 3-30-2 Shimomaruko, Ota-ku, Tokyo F term in Canon Inc. (reference) 2G088 EE01 FF02 FF04 GG15 GG19 JJ05 JJ33 4M118 AA04 AA05 AA10 AB01 AB10 BA14 CA02 CB11 FA06 FA34 FA42 FB16 GA10 HA03 HA21 HA23 HA24 HA31

Claims (44)

【特許請求の範囲】[Claims] 【請求項1】被写体像を複数の領域に分割して撮像す
る、光電変換部を含む画素が配列された撮像領域と、 前記領域内の複数の光電変換部間に設けられた、複数の
画素を共通に処理又は/及び前記複数の画素からの信号
を共通に処理する走査回路と、 を有することを特徴とする撮像装置。
1. An imaging area in which pixels including a photoelectric conversion unit are arranged for imaging a subject image by dividing the image into a plurality of areas, and a plurality of pixels provided between the plurality of photoelectric conversion units in the area. And / or a scanning circuit for commonly processing signals from the plurality of pixels.
【請求項2】 請求項1に記載の撮像装置において、前
記走査回路は垂直走査回路を備えることを特徴とする撮
像装置。
2. The imaging device according to claim 1, wherein the scanning circuit includes a vertical scanning circuit.
【請求項3】 請求項1に記載の撮像装置において、前
記走査回路は水平走査回路を備えることを特徴とする撮
像装置。
3. The imaging device according to claim 1, wherein the scanning circuit includes a horizontal scanning circuit.
【請求項4】 請求項1乃至3のいずれか1項に記載の
撮像装置において、前記走査回路はシフトレジスタを備
えることを特徴とする撮像装置。
4. The imaging device according to claim 1, wherein the scanning circuit includes a shift register.
【請求項5】 請求項4に記載の撮像装置において、前
記シフトレジスタはスタティック型であることを特徴と
する撮像装置。
5. The imaging device according to claim 4, wherein the shift register is of a static type.
【請求項6】 請求項1乃至3のいずれか1項に記載の
撮像装置において、前記走査回路はデコーダを備えるこ
とを特徴とする撮像装置。
6. The imaging device according to claim 1, wherein the scanning circuit includes a decoder.
【請求項7】 請求項1乃至6のいずれか1項に記載の
撮像装置において、前記走査回路は、1画素領域につき
全面積を占めることを特徴とする撮像装置。
7. The imaging device according to claim 1, wherein the scanning circuit occupies the whole area of one pixel region.
【請求項8】 請求項7に記載の撮像装置において、前
記走査回路は、相互に離散する画素に配されることを特
徴とする撮像装置。
8. The imaging device according to claim 7, wherein the scanning circuit is arranged in mutually discrete pixels.
【請求項9】 請求項1乃至6のいずれか1項に記載の
撮像装置において、前記走査回路は、1画素領域につき
部分面積を占めることを特徴とする撮像装置。
9. The imaging device according to claim 1, wherein the scanning circuit occupies a partial area per pixel region.
【請求項10】 請求項1に記載の撮像装置において、
前記走査回路は、垂直走査回路及び水平走査回路を備
え、前記垂直走査回路が、前記水平走査回路と交差しな
いように折り曲げられていることを特徴とする撮像装
置。
10. The imaging device according to claim 1, wherein
The imaging apparatus according to claim 1, wherein the scanning circuit includes a vertical scanning circuit and a horizontal scanning circuit, and the vertical scanning circuit is bent so as not to intersect with the horizontal scanning circuit.
【請求項11】 請求項1に記載の撮像装置において、
前記走査回路は、垂直走査回路及び水平走査回路を備
え、前記水平走査回路が、前記垂直走査回路と交差しな
いように折り曲げられていることを特徴とする撮像装
置。
11. The imaging device according to claim 1, wherein
The imaging device according to claim 1, wherein the scanning circuit includes a vertical scanning circuit and a horizontal scanning circuit, and the horizontal scanning circuit is bent so as not to cross the vertical scanning circuit.
【請求項12】 請求項1に記載の撮像装置において、
前記走査回路が複数の列又は複数の行に跨って列方向又
は行方向に伸びることを特徴とする撮像装置。
12. The imaging device according to claim 1, wherein
An imaging apparatus, wherein the scanning circuit extends in a column direction or a row direction over a plurality of columns or a plurality of rows.
【請求項13】 請求項1に記載の撮像装置において、
前記走査回路は、複数行又は複数列を走査するためのブ
ロックを複数行又は複数列毎に配したものであることを
特徴とする撮像装置。
13. The imaging device according to claim 1, wherein
The imaging device according to claim 1, wherein the scanning circuit is configured by arranging a block for scanning a plurality of rows or a plurality of columns for every plurality of rows or a plurality of columns.
【請求項14】 請求項1に記載の撮像装置において、
受光領域の面積が前記走査回路を配した1画素領域と前
記走査回路を配さない1画素領域との間で等しいことを
特徴とする撮像装置。
14. The imaging device according to claim 1, wherein
An image pickup apparatus, wherein an area of a light receiving region is equal between one pixel region where the scanning circuit is arranged and one pixel region where the scanning circuit is not arranged.
【請求項15】 請求項1乃至14のいずれか1項に記
載の撮像装置において、前記走査回路の上に電源ライン
を配したことを特徴とする撮像装置。
15. The imaging device according to claim 1, wherein a power supply line is provided on the scanning circuit.
【請求項16】 被写体像を複数の領域に分割して撮像
する、光電変換部を含む画素を配列した撮像領域と、 前記領域内の複数の光電変換部間に設けられた、垂直方
向の複数の画素からの信号が読み出される垂直出力線か
らの信号を選択的に水平出力線に転送するための共通処
理回路と、 を有することを特徴とする撮像装置。
16. An imaging area in which pixels including a photoelectric conversion unit are arranged for imaging a subject image by dividing the image into a plurality of areas, and a plurality of vertical areas provided between the plurality of photoelectric conversion units in the area. And a common processing circuit for selectively transferring a signal from a vertical output line from which a signal from the pixel is read out to a horizontal output line.
【請求項17】 請求項16に記載の撮像装置におい
て、前記共通処理回路はマルチプレクサを備えることを
特徴とする撮像装置。
17. The imaging device according to claim 16, wherein the common processing circuit includes a multiplexer.
【請求項18】 請求項16又は請求項17に記載の撮
像装置において、前記共通化路は、前記水平出力線に転
送された信号を増幅する増幅器を備えることを特徴とす
る撮像装置。
18. The imaging device according to claim 16, wherein the common path includes an amplifier that amplifies a signal transferred to the horizontal output line.
【請求項19】 請求項16乃至18のいずれか1項に
記載の撮像装置において、前記共通処理回路は、1画素
領域につき全面積を占めることを特徴とする撮像装置。
19. The imaging device according to claim 16, wherein the common processing circuit occupies a whole area per one pixel region.
【請求項20】 請求項19に記載の撮像装置におい
て、前記共通処理回路は、相互に離散する画素に配され
ることを特徴とする撮像装置。
20. The imaging device according to claim 19, wherein the common processing circuit is arranged in mutually discrete pixels.
【請求項21】 請求項16乃至18のいずれか1項に
記載の撮像装置において、前記共通処理回路は、1画素
領域につき部分面積を占めることを特徴とする撮像装
置。
21. The imaging device according to claim 16, wherein the common processing circuit occupies a partial area for one pixel region.
【請求項22】 請求項16乃至21のいずれか1項に
記載の撮像装置において、前記共通処理回路の上に電源
ラインを配したことを特徴とする撮像装置。
22. The imaging device according to claim 16, wherein a power supply line is provided on the common processing circuit.
【請求項23】 被写体像を複数の領域に分割して撮像
する、光電変換部を含む画素を複数配列した撮像領域
と、 前記領域内の複数の光電変換部間に設けられた、外部端
子又は/及び保護回路と、 を有することを特徴とする撮像装置。
23. An imaging region in which a plurality of pixels including a photoelectric conversion unit are arranged to capture an image of a subject by dividing the image into a plurality of regions, and an external terminal or a plurality of external terminals provided between the plurality of photoelectric conversion units in the region. And / or a protection circuit.
【請求項24】 請求項23に記載の撮像装置におい
て、前記保護回路は保護抵抗を備えることを特徴とする
撮像装置。
24. The imaging device according to claim 23, wherein the protection circuit includes a protection resistor.
【請求項25】 請求項23又は24に記載の撮像装置
において、前記保護回路は保護ダイオードを備えること
を特徴とする撮像装置。
25. The imaging device according to claim 23, wherein the protection circuit includes a protection diode.
【請求項26】 請求項23乃至25のいずれか1項に
記載の撮像装置において、前記外部端子にバンプが付さ
れていることを特徴とする撮像装置。
26. The imaging device according to claim 23, wherein the external terminal is provided with a bump.
【請求項27】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子は、1画素領域
につき全面積を占めることを特徴とする撮像装置。
27. The imaging device according to claim 23, wherein said external terminal occupies the entire area of one pixel region.
【請求項28】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子は、1画素領域
につき部分面積を占めることを特徴とする撮像装置。
28. The imaging device according to claim 23, wherein said external terminal occupies a partial area per pixel region.
【請求項29】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記保護回路は、1画素領域
につき全面積を占めることを特徴とする撮像装置。
29. The imaging device according to claim 23, wherein the protection circuit occupies the entire area of one pixel region.
【請求項30】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記保護回路は、1画素領域
につき部分面積を占めることを特徴とする撮像装置。
30. The imaging device according to claim 23, wherein the protection circuit occupies a partial area per pixel region.
【請求項31】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子は、1画素領域
に配されることを特徴とする撮像装置。
31. The imaging device according to claim 23, wherein the external terminal is arranged in one pixel region.
【請求項32】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子は、複数の画素
領域に配されることを特徴とする撮像装置。
32. The imaging device according to claim 23, wherein the external terminals are arranged in a plurality of pixel regions.
【請求項33】 請求項33に記載の撮像装置におい
て、前記外部端子は各画素領域で部分面積を占めること
を特徴とする撮像装置。
33. The imaging device according to claim 33, wherein the external terminal occupies a partial area in each pixel region.
【請求項34】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子と前記保護回路
が同一の画素領域に配されることを特徴とする撮像装
置。
34. The imaging device according to claim 23, wherein the external terminal and the protection circuit are arranged in a same pixel region.
【請求項35】 請求項34に記載の撮像装置におい
て、前記外部端子と前記保護回路が並んで配されること
を特徴とする撮像装置。
35. The imaging device according to claim 34, wherein the external terminal and the protection circuit are arranged side by side.
【請求項36】 請求項34に記載の撮像装置におい
て、前記外部端子と前記保護回路が重なって配されるこ
とを特徴とする撮像装置。
36. The imaging device according to claim 34, wherein the external terminal and the protection circuit are arranged so as to overlap with each other.
【請求項37】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子と前記保護回路
が異なった画素領域に配されることを特徴とする撮像装
置。
37. The imaging device according to claim 23, wherein the external terminal and the protection circuit are arranged in different pixel regions.
【請求項38】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子が配される画素
領域と前記保護回路が配される画素領域が相互に隣接す
ることを特徴とする撮像装置。
38. The imaging device according to claim 23, wherein a pixel region where the external terminal is provided and a pixel region where the protection circuit is provided are adjacent to each other. Imaging device.
【請求項39】 請求項23乃至26のいずれか1項に
記載の撮像装置において、前記外部端子が配される画像
領域と前記保護回路が配される画素領域が相互に離間し
ていることを特徴とする撮像装置。
39. The imaging device according to claim 23, wherein an image area where the external terminal is arranged and a pixel area where the protection circuit is arranged are separated from each other. Characteristic imaging device.
【請求項40】 請求項30に記載の撮像装置におい
て、前記外部端子と前記保護回路の間に保護抵抗が備わ
ることを特徴とする撮像装置。
40. The imaging device according to claim 30, wherein a protection resistor is provided between the external terminal and the protection circuit.
【請求項41】 請求項23乃至40のいずれか1項に
記載の撮像装置において、第1の領域と第2の領域との
境界辺に挟まれる配線に接続される外部端子であって前
記第1の領域に配される外部端子のいずれもが、前記境
界辺に挟まれる他の配線に接続される外部端子であって
前記第2の領域に配される外部端子のいずれもと、前記
境界辺に沿った方向の同位置に無いことを特徴とする撮
像装置。
41. The image pickup device according to claim 23, wherein the external terminal is an external terminal connected to a wiring sandwiched between boundaries of a first region and a second region. Any one of the external terminals disposed in the first region is an external terminal connected to another wiring interposed between the boundary sides, and any of the external terminals disposed in the second region is connected to the external terminal. An imaging device, which is not located at the same position in a direction along a side.
【請求項42】 被写体を複数の領域に分割して1つの
像を形成する撮像装置において、第1の領域と第2の領
域との境界辺に挟まれる配線に接続される外部端子であ
って前記第1の領域に配される外部端子のいずれもが、
前記境界辺に挟まれる他の配線に接続される外部端子で
あって前記第2の領域に配される外部端子のいずれも
と、前記境界辺に沿った方向の同位置に無いことを特徴
とする撮像装置。
42. An image pickup device which divides a subject into a plurality of regions to form one image, wherein the external terminal is connected to a wiring sandwiched between boundaries of the first region and the second region. Each of the external terminals arranged in the first area is
An external terminal connected to another wiring interposed between the boundary sides and not located at the same position in a direction along the boundary side, neither of the external terminals arranged in the second region. Imaging device.
【請求項43】 請求項23乃至42のいずれか1項に
記載の撮像装置と、シンチレータ板と、ファイバーオプ
ティックプレートを備えることを特徴とする放射線撮像
装置。
43. A radiation imaging apparatus comprising: the imaging apparatus according to claim 23; a scintillator plate; and a fiber optic plate.
【請求項44】 請求項43に記載の放射線撮像装置
と、 前記放射線撮像装置からの信号を処理する信号処理手段
と、 前記信号処理手段からの信号を記録するための記録手段
と、 前記信号処理手段からの信号を表示するための表示手段
と、 前記信号処理手段からの信号を伝送するための伝送処理
手段と、 前記放射線を発生させるための放射線源とを具備するこ
とを特徴とする放射線撮像システム。
44. A radiation imaging apparatus according to claim 43, signal processing means for processing a signal from the radiation imaging apparatus, recording means for recording a signal from the signal processing means, and signal processing. Radiographic imaging, comprising: display means for displaying a signal from the means; transmission processing means for transmitting a signal from the signal processing means; and a radiation source for generating the radiation. system.
JP2001206365A 2000-07-10 2001-07-06 Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same Expired - Fee Related JP3740390B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001206365A JP3740390B2 (en) 2000-07-10 2001-07-06 Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-208306 2000-07-10
JP2000208306 2000-07-10
JP2000210066 2000-07-11
JP2000-210066 2000-07-11
JP2001206365A JP3740390B2 (en) 2000-07-10 2001-07-06 Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same

Publications (2)

Publication Number Publication Date
JP2002090462A true JP2002090462A (en) 2002-03-27
JP3740390B2 JP3740390B2 (en) 2006-02-01

Family

ID=27344001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001206365A Expired - Fee Related JP3740390B2 (en) 2000-07-10 2001-07-06 Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same

Country Status (1)

Country Link
JP (1) JP3740390B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078827A (en) * 2001-08-30 2003-03-14 Canon Inc Imaging device, imaging device using the imaging device, and imaging system using the imaging device
JP2003329777A (en) * 2002-05-08 2003-11-19 Canon Inc Imaging device
JP2007155565A (en) * 2005-12-07 2007-06-21 Acrorad Co Ltd Radiological image detection module
JP2007518066A (en) * 2003-11-11 2007-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Circuit for addressing electronic units
JP2009264877A (en) * 2008-04-24 2009-11-12 Asahi Kasei Electronics Co Ltd Infrared sensor, and method for manufacturing the same
JP2010078543A (en) * 2008-09-29 2010-04-08 Fujifilm Corp Radiation detector
JP2010078542A (en) * 2008-09-29 2010-04-08 Fujifilm Corp Radiation detector
JP2012019360A (en) * 2010-07-07 2012-01-26 Canon Inc Solid state imaging device and imaging system
JP2012034350A (en) * 2010-07-07 2012-02-16 Canon Inc Solid-state imaging device and imaging system
US8212219B2 (en) 2008-09-26 2012-07-03 Fujifilm Corporation Radiation detecting apparatus and radiation image capturing system
JP2012186476A (en) * 2011-03-04 2012-09-27 Societe Francaise De Detecteurs Infrarouges Sofradir Detection matrix with improved biasing conditions and fabrication method
JP2012199543A (en) * 2011-03-09 2012-10-18 Makoto Shizukuishi Imaging apparatus and manufacturing method therefor
US8507870B2 (en) 2010-07-07 2013-08-13 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8530989B2 (en) 2010-07-07 2013-09-10 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
JP2014030170A (en) * 2012-07-04 2014-02-13 Makoto Shizukuishi Image pickup element, semiconductor integrated circuit, and image pickup apparatus
US8687246B2 (en) 2010-07-07 2014-04-01 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8836833B2 (en) 2010-07-07 2014-09-16 Canon Kabushiki Kaisha Solid-state imaging apparatus having pixels with plural semiconductor regions
JP2014220370A (en) * 2013-05-08 2014-11-20 雫石 誠 Solid-state image sensor and imaging device
US9007501B2 (en) 2010-07-07 2015-04-14 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
JP2019506733A (en) * 2015-12-23 2019-03-07 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ Optoelectronic array device with upper transparent electrode
JP2020507061A (en) * 2017-01-27 2020-03-05 ディテクション テクノロジー オサケユキチュア Asymmetrically arranged guard ring contacts
CN113808516A (en) * 2021-02-23 2021-12-17 友达光电股份有限公司 Driving circuit
JP2023095872A (en) * 2010-10-07 2023-07-06 株式会社半導体エネルギー研究所 Imaging device, display device, electronic device
US12029691B2 (en) 2019-07-09 2024-07-09 Makoto Shizukuishi Medical vehicles, CT devices, and driving method

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078827A (en) * 2001-08-30 2003-03-14 Canon Inc Imaging device, imaging device using the imaging device, and imaging system using the imaging device
JP2003329777A (en) * 2002-05-08 2003-11-19 Canon Inc Imaging device
JP2007518066A (en) * 2003-11-11 2007-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Circuit for addressing electronic units
JP2007155565A (en) * 2005-12-07 2007-06-21 Acrorad Co Ltd Radiological image detection module
JP2009264877A (en) * 2008-04-24 2009-11-12 Asahi Kasei Electronics Co Ltd Infrared sensor, and method for manufacturing the same
US8212219B2 (en) 2008-09-26 2012-07-03 Fujifilm Corporation Radiation detecting apparatus and radiation image capturing system
JP2010078543A (en) * 2008-09-29 2010-04-08 Fujifilm Corp Radiation detector
JP2010078542A (en) * 2008-09-29 2010-04-08 Fujifilm Corp Radiation detector
US8710610B2 (en) 2010-07-07 2014-04-29 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US9113103B2 (en) 2010-07-07 2015-08-18 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
JP2012034350A (en) * 2010-07-07 2012-02-16 Canon Inc Solid-state imaging device and imaging system
US9007501B2 (en) 2010-07-07 2015-04-14 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8507870B2 (en) 2010-07-07 2013-08-13 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8530989B2 (en) 2010-07-07 2013-09-10 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8836833B2 (en) 2010-07-07 2014-09-16 Canon Kabushiki Kaisha Solid-state imaging apparatus having pixels with plural semiconductor regions
US8687246B2 (en) 2010-07-07 2014-04-01 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
JP2012019360A (en) * 2010-07-07 2012-01-26 Canon Inc Solid state imaging device and imaging system
US8742359B2 (en) 2010-07-07 2014-06-03 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
JP2023095872A (en) * 2010-10-07 2023-07-06 株式会社半導体エネルギー研究所 Imaging device, display device, electronic device
JP7428845B2 (en) 2010-10-07 2024-02-06 株式会社半導体エネルギー研究所 Imaging devices, display devices, electronic equipment
JP2012186476A (en) * 2011-03-04 2012-09-27 Societe Francaise De Detecteurs Infrarouges Sofradir Detection matrix with improved biasing conditions and fabrication method
JP2012199543A (en) * 2011-03-09 2012-10-18 Makoto Shizukuishi Imaging apparatus and manufacturing method therefor
US9634060B2 (en) 2012-07-04 2017-04-25 Makoto Shizukuishi Stacked solid-state image sensor and imaging apparatus including the same
JP2014030170A (en) * 2012-07-04 2014-02-13 Makoto Shizukuishi Image pickup element, semiconductor integrated circuit, and image pickup apparatus
US9808159B2 (en) 2013-05-08 2017-11-07 Makoto Shizukuishi Solid-state image sensor and imaging apparatus including the same
JP2014220370A (en) * 2013-05-08 2014-11-20 雫石 誠 Solid-state image sensor and imaging device
JP2019506733A (en) * 2015-12-23 2019-03-07 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ Optoelectronic array device with upper transparent electrode
JP7019577B2 (en) 2015-12-23 2022-02-15 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ Photoelectron array device with top transparent electrode
JP2020507061A (en) * 2017-01-27 2020-03-05 ディテクション テクノロジー オサケユキチュア Asymmetrically arranged guard ring contacts
US11251214B2 (en) 2017-01-27 2022-02-15 Detection Technology Oy Asymmetrically positioned guard ring contacts
JP7050073B2 (en) 2017-01-27 2022-04-07 ディテクション テクノロジー オサケユキチュア Devices, detectors, and image processing systems with asymmetrically placed guard ring contacts
US12029691B2 (en) 2019-07-09 2024-07-09 Makoto Shizukuishi Medical vehicles, CT devices, and driving method
CN113808516A (en) * 2021-02-23 2021-12-17 友达光电股份有限公司 Driving circuit
CN113808516B (en) * 2021-02-23 2024-01-30 友达光电股份有限公司 Driving circuit

Also Published As

Publication number Publication date
JP3740390B2 (en) 2006-02-01

Similar Documents

Publication Publication Date Title
JP3740390B2 (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same
EP1173007B1 (en) Image pickup apparatus
US6906332B2 (en) Image-sensor, image-sensing apparatus using the image sensor, and image-sensing system
US8519344B2 (en) Radiation imaging apparatus and radiation imaging system
US8878972B2 (en) Imaging apparatus, radiation imaging system, and method for driving imaging apparatus
US7920195B2 (en) Image sensing apparatus having an effective pixel area
US5336879A (en) Pixel array having image forming pixel elements integral with peripheral circuit elements
US7932946B2 (en) Imaging apparatus and radiation imaging system
CN103066083B (en) Checkout equipment and detection system
JP2003134396A (en) Imaging device, driving method of imaging device, radiation imaging apparatus using the imaging device, and radiation imaging system using the same
EP1267411A2 (en) Radiographic image pickup apparatus and method of driving the apparatus
JPH03137589A (en) Large-sized matrix device for forming or regenerating picture
JPH0992807A (en) Photoelectric conversion device, driving method thereof, and X-ray imaging device using the same
JP2002051262A (en) Imaging device, radiation imaging device, and radiation imaging system using the same
JP2007294900A (en) Imaging device
JP2006005150A (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
JP2002100753A (en) Semiconductor device, radiation detection device, and radiation imaging system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Ref document number: 3740390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees