JP2002083781A

JP2002083781A - 半導体デバイス

Info

Publication number: JP2002083781A
Application number: JP2000270377A
Authority: JP
Inventors: Junichi Murota; 淳一室田; Yosuke Shimamune; 洋介島宗; Masao Sakuraba; 政夫櫻庭; Takashi Matsuura; 孝松浦
Original assignee: Tohoku University NUC
Current assignee: Tohoku University NUC
Priority date: 2000-09-06
Filing date: 2000-09-06
Publication date: 2002-03-22
Also published as: US20040033686A1; US6800544B2; US6621145B2; US20020027285A1

Abstract

(57)【要約】【課題】金属−半導体接合構造の低抵抗化を図る。【解決手段】接触抵抗を低下させるために、配線金属
と接触する半導体表面近傍（１０ｎｍ以内）にｎ型また
はｐ型不純物によるキャリア濃度が１０²¹ｃｍ^-3以上の
高キャリア濃度領域を形成する。高キャリア濃度領域は
例えば気相成長により順次繰返して積層されるｎ型また
はｐ型いずれかの一方の不純物層とIV族半導体層とから
なる積層構造の形成により行なわれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体デバイスおよ
び半導体デバイスの製造方法に関するもので、詳しくは
半導体層と金属との接合構造における電気抵抗を低減す
る技術に関するものである。

【０００２】

【従来の技術】従来より半導体基板に形成されたＬＳＩ
等を構成する多数の素子間の電気接続、または個別半導
体素子やＬＳＩ等からの外部電気装置への電気接続は、
半導体基板表面に形成された絶縁層を介してその表面に
形成されたＡｌ等の配線金属により行なわれてきた。こ
の場合各素子の電極部の半導体表面と配線金属との接合
部における接触抵抗の低減が重要となる。このような半
導体表面と金属の接合部における接触抵抗を低減する方
法の一つとして、半導体表面にIII族またはV族の不純物
を高濃度に添加（ドーピング）して、金属表面とのショ
ットキー障壁を薄くする方法が用いられてきた。

【０００３】半導体中の不純物高濃度化のためのＬＳＩ
製造技術の要素技術として、一般的には真空中で不純物
原子をイオン化し高電圧で加速して半導体中に打ち込み
その後熱処理して活性化するイオン注入法や、半導体表
面に形成した不純物含有原料からＳｉ等の半導体基板に
不純物を熱的に拡散させる拡散法が用いられてきた。図
８に従来技術による表面からの高濃度Ｐ拡散のＰ濃度の
プロファイルを示す。

【０００４】しかしながら、このような方法において
は、６００℃以上の高温熱処理工程が不可欠であるた
め、導入可能な最大不純物濃度は高温下での不純物の固
溶度で決まってしまう。また例えば高濃度のイオン注入
を行ったとしても、熱処理の過程で不純物が局所的に凝
集して電気的に不活性になりやすい。このため、キャリ
ア濃度の増加には限度があり、Ｓｉ等の半導体中のキャ
リア濃度は１０²⁰ｃｍ^-3台で頭打ちする現象が見られて
いる。

【０００５】さらに、不純物が高濃度に導入された半導
体表面は大気中での酸化が進みやすく、このような表面
に金属薄膜を形成して金属／半導体接合を形成した場
合、接合界面への酸化物の残留により走行するキャリア
に対する障壁が発生して、電気抵抗が高くなってしまう
という問題があった。また、表面に不純物層を形成した
後に、分子線エピタキシャル法（Ｋ．Ｎａｋａｇａｗａ
ｅｔａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ５４
（１９８９）１８６９．）、化学気相成長法（Ｂ．Ｔｉ
ｌｌａｃｋｅｔａｌ．，ＴｈｉｎＳｏｌｉｄＦ
ｉｌｍｓ２９４（１９９７）１５．）により半導体薄膜
を結晶成長させた例が報告されているが、不純物濃度は
最大でも１０²⁰ｃｍ^-3台までしか得られていない。

【０００６】

【発明が解決しようとする課題】しかし、集積化が進み
ギガビットの時代を向かえている現在、半導体と金属と
の接合部分の抵抗は、集積回路（ＬＳＩ）に用いられる
素子を微細化して高性能化する上で無視できない要素に
なってきている。従来方法による拡散法またはイオン注
入法で形成された高濃度層と配線金属との接合抵抗値は
最低でも５×１０ ^-7Ω／ｃｍ²程度であり、これは０．
１ミクロン角の接合部１カ所に換算すると５ｋΩもの抵
抗に相当する。このため、ＬＳＩの高速化・低消費電力
化のために素子の微細化を図る上で大きな問題となって
いる。

【０００７】したがって本発明は上記従来技術の問題点
に鑑みてなされたもので、このようなＬＳＩ製造に最も
重要な技術である半導体結晶中への不純物ドーピング技
術において、半導体表面近傍の不純物の高濃度化を格段
に進展させることを目的とする。このような不純物濃度
の高度化は接合部の接触抵抗を低下させて微細化をより
容易にし、ＬＳＩが使用される情報通信・情報処理装置
の高速化・低消費電力化にきわめて有効となるものであ
る。

【０００８】

【課題を解決するための手段】上記課題を解決するため
本発明は、IV族半導体中に平均キャリア濃度が１０²¹ｃ
ｍ^-3以上の高キャリア濃度領域を形成したことを特徴と
する半導体デバイスを提供する。

【０００９】さらに、前記高キャリア濃度領域は複数の
ｎ型またはｐ型いずれかの不純物層とIV族半導体層とを
順次積層することによって形成された領域である半導体
デバイスであり、また、前記高キャリア濃度領域は化学
気相成長法を用いて形成した層である半導体デバイスで
あり、また、前記積層された層はエピタキシャルに形成
されている半導体デバイスである。

【００１０】また本発明は、半導体と金属との接合構造
を有し、前記半導体は平均キャリア濃度が１０²¹ｃｍ^-3
以上の高濃度不純物領域を有し、前記高濃度不純物領域
は前記半導体と前記金属との接合界面から１０ｎｍ以内
の位置に形成されている半導体デバイスである。

【００１１】さらに、前記接合構造における前記半導体
と前記金属との接合界面における半導体側表面の不純物
濃度が１０²⁰ｃｍ^-3以下である半導体デバイスであり、
さらに、前記高濃度不純物領域の平均不純物濃度が前記
半導体中の７ｎｍ厚さ以上にわたる任意の領域の平均不
純物濃度であって、この平均不純物濃度が１０²¹ｃｍ ^-3
以上の濃度である半導体デバイスである。

【００１２】また本発明は、IV族半導体上に不純物原子
を４分の１原子層すなわち面密度１．７×１０¹⁴ｃｍ^-2
以上吸着させ、さらにその上にIV族半導体をエピタキシ
ャル成長させた構造を含む半導体デバイスである。

【００１３】また本発明は、III族元素またはV族元素を
含む水素化物ガスとIV族元素を含む水素化物とを気相成
長装置に順次供給し、複数のIII 族元素またはV族元素
の不純物原子層とIV族半導体層とが順次積層する構造
を、化学気相成長法を用いて５００℃以下の温度で形成
することを特徴とする半導体デバイスの製作方法の発明
である。

【００１４】

【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。以下の説明は本発明に関する一実
施の形態であり、本発明の一般的原理を図解することを
目的とするもので、本発明をこの実施の形態に具体的に
記載された構成のみに限定するものではない。

【００１５】上記のような技術的問題点を解決し、超高
速・低消費電力のＬＳＩを実現するために、本実施の形
態では、図１に示すような気相成長装置１を用いて図５
に示すようなIII族またはV族元素の不純物層（図５では
P（リン）層）と半導体層特にIV族半導体層（図５では
Ｓｉ層）の交互の気相成長を行なう。この明細書におけ
るIV族半導体なる表現は、IV族元素のうちＳｉ、Ｇｅ、
Ｃそしてそれらの複合物を主成分とする半導体を示す。
なお、かかる層形成の方法はここに記載する実施の形態
で示す気相成長法に限定されるものではなく、例えばい
わゆる分子線エピタキシャル法等他の成長方法により行
うことも可能である。

【００１６】本発明の多層構造の形成は図１に示すよう
な通常の気相成長装置１により行うことができる。気相
成長装置１は石英反応管２、加熱炉３、真空ポンプ６、
高清浄ガス供給系７、窒素パージボックス１２、圧力計
１０、ゲートバルブ１１により構成される。石英ボート
９上に並べられた半導体基板４は、石英反応管２内への
大気混入を防止する目的で窒素パージボックス１２に窒
素を流した状態で石英反応管２内へ挿入された後、加熱
炉３により所定の温度に維持される。図１は横型反応炉
の例について示すが、これに限定されるものではなく、
例えば縦型炉やバレル型炉等を使用することができる。

【００１７】ガス導入口５からキャリアガスとしての例
えば水素ガスと共に、不純物の原料となるガス（例え
ば、III族元素を含む水素化物であるＢ_２Ｈ_６、V族元素
含む水素化物ガスであるＰＨ_３等）、および半導体の原
料となるガス（例えばIV族元素を含む水素化物であるＳ
ｉＨ_４、ＧｅＨ_４、ＣＨ_４、ＣＨ_３ＳｉＨ_３、Ｓｉ_２Ｈ
_６等）を順次導入してそれぞれ反応させ、半導体基板４
の表面全面または所定の電極部表面に、不純物層と半導
体層とを順次成長させ多層構造を形成する。この場合ｎ
型またはｐ型不純物層とIV族半導体層とはそれぞれがエ
ピタキシャルに形成されるのが好ましい。

【００１８】気相成長の一実施例を以下に述べる。Ｂ_２
Ｈ_６またはＰＨ_３等の不純物ガスは、１０ｍＰａ以上の
分圧でそれぞれのガスが分解可能な温度以上の温度で反
応させる。半導体層形成の原料となるIV族元素を含む水
素化物のガスは、１Ｐａ以上の分圧において５００℃以
下の低温下で反応させ半導体層を形成する。かかる反応
を順次繰返すことにより、例えば図３に４つの例（ａ、
ｂ、ｃ、ｄ）で示すような、平均キャリア濃度が１０²¹
ｃｍ^-3以上の高キャリア濃度領域を形成することができ
る。この場合に形成する半導体層の厚さは１０ｎｍ以下
とするのが望ましい。

【００１９】図２は、ＰＨ₃の反応によりＳｉ表面に吸
着した表面Ｐ濃度の基板温度依存性を示す。この実施の
形態においてＰＨ₃ガスの分圧は０．２６Ｐａ、ＰＨ₃ガ
スの供給時間は９０分間である。分圧０．２６Ｐａにお
いてＳｉ上に数原子層（１原子層の原子密度は６．８×
１０¹⁴ｃｍ^-2）のＰが吸着し、特に４５０℃付近ではＳ
ｉ中への拡散がほとんど生じることなく３原子層のＰが
吸着する。

【００２０】さらに、その上にＳｉＨ₄を原料ガスとし
て用いて４５０℃で所定時間Ｓｉを堆積させる。この操
作を繰り返すことにより、図３に示すようにＳｉ単結晶
基板上にＳｉ／Ｐ／Ｓｉの積層構造を繰返し形成するこ
とができる。

【００２１】図３はＰ原子層形成とＳｉエピタキシャル
成長とを交互に繰り返すことにより形成したＳｉ／Ｐ／
Ｓｉの多層積層構造の、透過電子顕微鏡により撮影した
断面結晶格子像と（図３Ａ）、二次イオン質量分析法に
より測定したＳｉ中のＰ濃度分布（図３Ｂ）を示すもの
である。

【００２２】なお、図３において、ａ、ｂ、ｃ、ｄに示
す高Ｐ濃度領域は、それぞれＳｉ／Ｐ／Ｓｉ／Ｐ／Ｓｉ
／Ｐ／Ｓｉのように、Ｓｉ結晶中に３層のＰ原子層を埋
め込んだ構造の領域であり、ａ、ｂ、ｃ、ｄでは埋め込
んだＰ原子層のＰ濃度を変えてある。即ち、ａは３原子
層のＰを３層吸着させることにより形成した領域であ
り、ｂは２原子層のＰを３層吸着させることにより形成
した領域であり、ｃは１原子層のＰを３層吸着させるこ
とにより形成した領域であり、ｄは０．５原子層のＰを
３層吸着させて形成した領域である。なお、吸着したＰ
原子は処理過程で一部基板から脱離する場合もあるので
吸着された全量が最終的に結晶中に含まれるとは限らな
い。このようにして堆積した多層積層構造は単結晶とな
っており、さらに図３のａ、ｂ、ｃ、ｄに見られるよう
にそれぞれの領域において最大のＰ濃度として１０²¹ｃ
ｍ^-3を超える値が観測されている。なお、実際の半導体
デバイスの電極構造においては電極金属下に通常１つの
高Ｐ濃度領域（例えばａ領域）を形成する。

【００２３】図４は他の実施の形態を示すもので、Ｓｉ
結晶中に４層のＰ原子層を埋め込んだＳｉ／Ｐ／Ｓｉの
多層積層構造を示す。（１００）Ｓｉ基板に１層当たり
のＰ濃度が４．０×１０¹⁴ｃｍ^-2であるＰを４層形成
し、Ｐ濃度を合計１．６×１０ ^1５ｃｍ^-2としたＳｉ／
Ｐ／Ｓｉの多層構造である。

【００２４】図５は図４で示したＳｉ／Ｐ／Ｓｉの多層
積層構造の抵抗率の熱処理温度依存性を示す説明図であ
る。ここで熱処理時間は３０分間である。図４に示すよ
うに、熱処理温度の増加と共に例えばＰ元素の析出や結
晶欠陥の発生により抵抗率は増加するが、約４５０℃以
下の熱処理温度ならば、その抵抗率は２×１０^-4Ωｃｍ
という従来の方法では得られなかったようなきわめて低
い値を示すことがわかった。

【００２５】図６は図４に示す多層構造のシートキャリ
ア濃度の熱処理温度依存性を示す図である。熱処理時間
は６０分間である。Ｐを４層挿入したこの実施例では、
１．０×１０¹⁵ｃｍ^-2もの高シートキャリア濃度が得ら
れ、Ｐの活性化率は６０％を超える高活性化率を示して
いる。一層当たりに換算すると２．５×１０¹⁴ｃｍ^-2と
なり、Ｐ高濃度層の厚さ方向の広がりが２ｎｍ程度であ
ったと仮定すると、平均値として１０²¹ｃｍ^-3以上とい
うこれまでに実現した例のない高キャリア濃度の半導体
が得られた。

【００２６】このような超高キャリア濃度半導体領域を
形成するためには、高温ではそのキャリア濃度やキャリ
ア移動度などが変化することにより抵抗率が増加してし
まうので、５００℃以下の低温でＳｉのエピタキシャル
成長を行うことが不可欠であることがわかった。

【００２７】図７に本発明による金属−半導体接合構造
に係る実施の形態を示す。半導体基板１３に素子１４が
形成され、その表面にＳｉ酸化膜が形成され、素子１4
の電極形成部１６に開口が設けられている。この開口部
に複数のｎ型またはｐ型いずれかの不純物層とIV族半導
体層とを順次積層することによって形成された平均キャ
リア濃度が１０²¹ｃｍ^-3以上の高濃度不純物領域１７が
設けられ、さらにその上に不純物濃度の低い半導体層１
８が形成される。この半導体層１８の表面に例えばＡ
ｌ、Ｃｕ等を材料とする配線金属１９が形成される。

【００２８】特に半導体と金属との接合構造を形成しそ
の接合抵抗値を５×１０^-7Ω／ｃｍ ²以下に低減しよう
とする場合には、平均濃度が１０²¹ｃｍ^-3以上の高濃度
不純物領域を、半導体と配線金属との接合界面から１０
ｎｍ以内の位置に形成するのが良い。さらに、半導体表
面の大気中での酸化を低減するには、半導体側表面の不
純物濃度、即ち結果として接合構造における半導体と金
属との接合界面における半導体側表面での不純物濃度が
１０²⁰ｃｍ^-3以下であることが好ましい。そして高不純
物濃度の領域は７ｎｍ以上形成しその領域の平均不純物
濃度を１０²¹ｃｍ^-3以上の高濃度とするのが良い。

【００２９】本発明はＬＳＩを構成する素子の微細化等
のためにのみ適用されるだけでなく、例えばトランジス
タ等の個別半導体素子およびサイリスタ等の電力用半導
体素子の接触抵抗低減にも適用可能であることはいうま
でもない。

【００３０】以上、本発明に係る複数の実施の形態例に
ついて図示しまた説明したが、ここに記載された本発明
の実施の形態は単なる一例であり、本願発明は、上記実
施の形態に限定されるものではなく、実施段階ではその
要旨を逸脱しない範囲で種々に変形することが可能であ
る。更に、上記実施形態には種々の段階の発明が含まれ
ており、開示される複数の構成要件における適宜な組合
わせにより種々の発明が抽出され得る。例えば実施形態
に示される全構成要件から幾つかの構成要件が削除され
ても、発明が解決しようとする課題の欄で述べた課題の
少なくとも１つが解決でき、発明の効果の欄で述べられ
ている効果の少なくとも１つが得られる場合には、この
構成要件が削除された効果が発明として抽出され得る。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
半導体と金属の接合形成過程において、半導体中に原子
層状に繰り返しIII族またはV族の不純物元素を高濃度ド
ーピングし、その上にデバイ長以下の低濃度半導体層を
形成して金属と接合を構成できる。

【００３２】これにより、実効キャリア密度を１０²¹ｃ
ｍ^-3以上に高めることができる。同時に半導体表面が大
気中で酸化され難くなることにより、金属との接合形成
時の余分な障壁発生を防止できるので、コンタクト抵抗
が１０^-8Ωｃｍ^-2台に低減し、超高速デバイスに必須
な低抵抗コンタクトを実現できる。

【００３３】本発明は、従来の半導体集積回路製作技術
との接合性が高く、高性能の半導体と金属の低抵抗接合
半導体デバイス構成を提供するものである。

【図面の簡単な説明】

【図１】本発明の実施に使用する気相成長装置の一例を
示す図である。

【図２】ＰＨ₃の反応によりＳｉ表面に吸着した表面Ｐ
濃度の基板温度依存性を示す図である。

【図３】高濃度Ｐ原子層形成とＳｉエピタキシャル成長
とを交互に繰り返すことにより形成したＳｉ／Ｐ／Ｓｉ
の多層積層構造の透過電子顕微鏡により撮影した断面結
晶格子像（Ａ）と、二次イオン質量分析法により測定し
たＰ濃度分布（Ｂ）を示す図である。

【図４】Ｓｉ結晶中に４層のＰ原子層を埋め込んだＳｉ
／Ｐ／Ｓｉの多層積層構造を示す図である。

【図５】図４に示すＳｉ／Ｐ／Ｓｉの多層積層構造の抵
抗率の熱処理温度依存性を示す図である。

【図６】図４の多層積層構造についてのシートキャリア
濃度の熱処理温度依存性を示す図である。

【図７】本発明による金属−半導体接合構造を示す図で
ある。

【符号の説明】

１…気相成長装置２…石英反応管３…加熱炉４…半導体基板５…ガス導入口６…真空ポンプ７…高清浄ガス供給系８…ガス排気口９…石英ボート１０…圧力計１１…ゲートバルブ１２…窒素パージボックス１３…半導体基板１４…素子１５…Ｓｉ酸化膜１６…電極形成部１７…高濃度半導体層１８…不純物濃度の低い半導体層１９…配線金属

───────────────────────────────────────────────────── フロントページの続き (72)発明者櫻庭政夫宮城県仙台市若林区畳屋丁39 メゾン・エスポワール101 (72)発明者松浦孝宮城県仙台市太白区郡山６丁目５の13の 204 Ｆターム(参考） 4M104 AA01 AA02 AA10 BB01 BB04 CC01 DD06 DD16 DD50 DD55 DD78 DD85 FF22 GG06 GG07 GG15 HH16 5F045 AB02 AC01 AC07 AC19 AD08 AE15 AF03 BB04 BB16 DA59 DA66 DQ06

Claims

【特許請求の範囲】

【請求項１】 IV族半導体中に平均キャリア濃度が１０
²¹ｃｍ^-3以上の高キャリア濃度領域を形成したことを特
徴とする半導体デバイス。
【請求項２】前記高キャリア濃度領域は複数のｎ型ま
たはｐ型いずれかの不純物層とIV族半導体層とを順次積
層することによって形成された領域であることを特徴と
する請求項１記載の半導体デバイス。
【請求項３】前記高キャリア濃度領域は化学気相成長
法を用いて形成した層であることを特徴とする請求項１
または請求項２記載の半導体デバイス。
【請求項４】前記積層された層はエピタキシャルに形
成されていることを特徴とする請求項２または３記載の
半導体デバイス。
【請求項５】半導体と金属との接合構造を有し、前記
半導体は平均キャリア濃度が１０²¹ｃｍ^-3以上の高濃度
不純物領域を有し、前記高濃度不純物領域は前記半導体
と前記金属との接合界面から１０ｎｍ以内の位置に形成
されていること特徴とする半導体デバイス。
【請求項６】前記接合構造における前記半導体と前記
金属との接合界面における半導体側表面の不純物濃度が
１０²⁰ｃｍ^-3以下であることを特徴とする請求項５記載
の半導体デバイス。
【請求項７】前記高濃度不純物領域の平均不純物濃度
が前記半導体中の７ｎｍ厚さ以上にわたる任意の領域の
平均不純物濃度であって、この平均不純物濃度が１０²¹
ｃｍ^-3以上の濃度であることを特徴とする請求項５また
は請求項６記載の半導体デバイス。
【請求項８】 IV族半導体上に不純物原子を４分の１原
子層すなわち面密度１．７×１０¹⁴ｃｍ^-2以上吸着さ
せ、さらにその上にIV族半導体をエピタキシャル成長さ
せた構造を含む半導体デバイス。
【請求項９】 III 族元素またはV族元素を含む水素化
物ガスとIV族元素を含む水素化物とを気相成長装置に順
次供給し、複数のIII 族元素またはV族元素の不純物原
子層とIV族半導体層とが順次積層する構造を、化学気相
成長法を用いて５００℃以下の温度で形成することを特
徴とする半導体デバイスの製造方法。