[go: up one dir, main page]

JP2002076261A - Power semiconductor module - Google Patents

Power semiconductor module

Info

Publication number
JP2002076261A
JP2002076261A JP2000252534A JP2000252534A JP2002076261A JP 2002076261 A JP2002076261 A JP 2002076261A JP 2000252534 A JP2000252534 A JP 2000252534A JP 2000252534 A JP2000252534 A JP 2000252534A JP 2002076261 A JP2002076261 A JP 2002076261A
Authority
JP
Japan
Prior art keywords
power semiconductor
conductive layer
semiconductor module
semiconductor element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000252534A
Other languages
Japanese (ja)
Inventor
Daisuke Kawase
大助 川瀬
Hisafumi Tanie
尚史 谷江
Akihiro Tanba
昭浩 丹波
Akira Bando
阪東  明
Tsutomu Hirai
強 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000252534A priority Critical patent/JP2002076261A/en
Publication of JP2002076261A publication Critical patent/JP2002076261A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/50
    • H10W72/5475
    • H10W72/5524
    • H10W74/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造時の熱応力が小さく、安価で低熱抵抗で
あり、かつ信頼性の高い絶縁樹脂を用いた中、大容量パ
ワーモジュールを提供する。 【解決手段】 放熱板101と、前期放熱板101と樹
脂絶縁層102を介して接合された厚さが0.7mm以
上の複数の第1の導電層103と、前記複数の第1の導
電層103相互間に電気的に接続される複数の回路部分
107からなる。回路部分107は、トランスファーモ
ールドパッケージにより封止され、第2の導電層と前記
第2の導電層に接続されたパワー半導体素子とからな
る。前記放熱板101に接合された第1の導電層103
のもう一方の主面と、パワー半導体素子が接する第2の
導電層のもう一方の主面とが接続される。
(57) [Problem] To provide a large-capacity power module using an insulating resin which has low thermal stress during manufacture, is inexpensive, has low thermal resistance, and has high reliability. A radiator plate, a plurality of first conductive layers having a thickness of 0.7 mm or more joined to the radiator plate via a resin insulating layer, and the plurality of first conductive layers are provided. The circuit 103 includes a plurality of circuit portions 107 electrically connected to each other. The circuit portion 107 is sealed with a transfer mold package, and includes a second conductive layer and a power semiconductor element connected to the second conductive layer. First conductive layer 103 bonded to heat sink 101
Is connected to the other main surface of the second conductive layer in contact with the power semiconductor element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、内部絶縁型の半導体モ
ジュールに係り、特に、電力変換用スイッチング素子と
して使用して好適なパワー半導体モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an internal insulation type semiconductor module, and more particularly to a power semiconductor module suitable for use as a power conversion switching element.

【0002】[0002]

【従来の技術】近年、スイッチング素子を内臓したパワ
ー半導体モジュールや、これに制御回路を内蔵したIP
M(Intelligent Power Module)は、IGBT等のパワー
スイッチング素子の大容量化と家電品のインバータ化と
に伴って用途が広がり、この結果、小容量から大容量に
わたる幅広い領域での製品対応と、各容量域での低価格
化が強く要求されるようになっている。
2. Description of the Related Art In recent years, a power semiconductor module incorporating a switching element and an IP having a control circuit built therein have been developed.
The use of M (Intelligent Power Module) is expanding with the increase in the capacity of power switching elements such as IGBTs and the conversion of home appliances to inverters. As a result, product support in a wide range from small capacity to large capacity has been There has been a strong demand for lower prices in the capacity region.

【0003】前述したパワー半導体モジュールやIPM
は、搭載されているパワー半導体素子の発熱性の多さを
考慮し、高熱伝導性の金属等からなる放熱板と、高熱伝
導性でかつ高絶縁性の材料からなる絶縁基板と、回路パ
ターンが形成された導電層とにより構成されるのが一般
的であり、搭載部品の発熱量に応じて絶縁基板の材料が
選択されるのが通例である。
The aforementioned power semiconductor module and IPM
Considering the large heat build-up of the mounted power semiconductor element, a heat sink made of a metal with high thermal conductivity, an insulating substrate made of a material with high thermal conductivity and high insulation, and a circuit pattern It is generally constituted by the formed conductive layer, and it is customary to select the material of the insulating substrate according to the calorific value of the mounted component.

【0004】そして、発熱量の大きな中容量から大容量
の製品は、絶縁基板として、高価ではあるが、熱伝導率
の大きいアルミナセラミックス、窒化アルミニウムセラ
ミックス等のセラミックスが主として用いられている。
一方、発熱量が比較的少ない小容量のパワー半導体モジ
ュールは、絶縁基板として、熱伝導率はあまり高くない
が、かなり安価な樹脂製の絶縁層が用いられている。
[0004] Medium- to large-capacity products that generate a large amount of heat mainly use ceramics such as alumina ceramics and aluminum nitride ceramics, which are expensive but have high thermal conductivity, as an insulating substrate.
On the other hand, a small-capacity power semiconductor module that generates a relatively small amount of heat uses a resin insulating layer that is not very high in heat conductivity but is relatively inexpensive as an insulating substrate.

【0005】図14は従来技術による小容量パワー半導
体モジュールの構成例を示す断面図である。図14にお
いて、101は放熱板、102は樹脂絶縁層、103は
導電層、104はパワー半導体素子、105は金属細
線、106はケース、108a、108bは外部端子、
113は樹脂である。
FIG. 14 is a sectional view showing a configuration example of a small-capacity power semiconductor module according to the prior art. 14, 101 is a heat sink, 102 is a resin insulating layer, 103 is a conductive layer, 104 is a power semiconductor element, 105 is a thin metal wire, 106 is a case, 108a and 108b are external terminals,
113 is a resin.

【0006】図14に示す半導体モジュールは、放熱板
101としてアルミニウム製、絶縁基板として樹脂絶縁
層102が用いられており、この樹脂絶縁層102に導
電層103を設け、この導電層103上にIGBT10
4a、ダイオード104b等のパワー半導体素子104
が半田接合されて構成されている。そして、導電層10
3に、金属細線105による接続が施され、さらにパワ
ー用外部端子108aと信号用外部端子108bに対す
る配線が施されてケース106内に納められ、樹脂11
3により封止されている。なお、ここで、樹脂とは、合
成樹脂、いわゆるプラスチックのことである。放熱板1
01と絶縁樹脂102と導伝層103との積層構造を絶
縁金属基板1101という。導電層103の厚さは0.
3mm程度である。
The semiconductor module shown in FIG. 14 uses aluminum as a heat sink 101 and a resin insulating layer 102 as an insulating substrate. A conductive layer 103 is provided on the resin insulating layer 102, and an IGBT 10 is formed on the conductive layer 103.
4a, power semiconductor element 104 such as diode 104b
Are joined by soldering. And the conductive layer 10
3 is connected by a thin metal wire 105, and further, a wiring for a power external terminal 108 a and a signal external terminal 108 b is provided and housed in a case 106.
3 is sealed. Here, the resin is a synthetic resin, so-called plastic. Heat sink 1
01, the insulating resin 102, and the conductive layer 103 are referred to as an insulating metal substrate 1101. The thickness of the conductive layer 103 is 0.1.
It is about 3 mm.

【0007】前述した従来技術によるパワー半導体モジ
ュールは、樹脂の熱伝導率が小さいために、発熱量の大
きな中容量から大容量のパワー半導体モジュールに適用
した場合、パワー半導体素子の放熱が不充分になって、
許容温度の保持が困難になり、場合によっては動作不良
を生じてしまうものである。
In the power semiconductor module according to the prior art described above, the heat conductivity of the resin is small. Therefore, when the power semiconductor module is applied to a medium- to large-capacity power semiconductor module that generates a large amount of heat, heat radiation of the power semiconductor element is insufficient. Become,
It becomes difficult to maintain the allowable temperature, and in some cases, an operation failure occurs.

【0008】従って、中容量から大容量のパワー半導体
に絶縁樹脂層からなる絶縁基板を適用する場合、パワー
半導体素子の発熱の放散が課題になる。
Therefore, when an insulating substrate made of an insulating resin layer is applied to a power semiconductor having a medium capacity to a large capacity, heat dissipation of the power semiconductor element becomes a problem.

【0009】また、パワー半導体モジュールを低コスト
化する手段の1つとして、ICパッケージと同様に、ト
ランスファーモールドによりパッケージを製造する方法
が、例えば、特公平6−80748号公報等に記載され
て知られている。
As one of means for reducing the cost of a power semiconductor module, a method of manufacturing a package by transfer molding in the same manner as an IC package is described in, for example, Japanese Patent Publication No. 6-80748. Have been.

【0010】図15はトランスファーモールドされた従
来技術によるパワー半導体モジュールの一例を示す図で
あり、このモジュール1201には、図示しないが、ダ
ーリントン接続されたバイポーラトランジスタで構成さ
れた3相インバータモジュールが構成されている。
FIG. 15 is a diagram showing an example of a transfer-molded power semiconductor module according to the prior art. This module 1201 has a three-phase inverter module (not shown) composed of Darlington-connected bipolar transistors. Have been.

【0011】図16はトランスファーモールドされた個
別のパワー半導体素子を用いて構成した従来技術による
パワー半導体モジュールを説明する図である。図16に
おいて、111はボトムエントリコネクタ、112はモ
ジュール取り付け穴、1301、1302は1チップパ
ッケージ、1303は3端子レギュレータ、1304は
シャント抵抗である。
FIG. 16 is a view for explaining a power semiconductor module according to the prior art constituted by using transfer-molded individual power semiconductor elements. In FIG. 16, 111 is a bottom entry connector, 112 is a module mounting hole, 1301 and 1302 are one-chip packages, 1303 is a three-terminal regulator, and 1304 is a shunt resistor.

【0012】図16に示ようなトランスファーモールド
された個別のパワー半導体素子を用いた場合の、ベアチ
ップを実装した場合に対する利点としては、トランスフ
ァーモールどすることにより、パワー半導体素子のリー
ドフレームとの半田接合及びパワー半導体と金属細線と
の接合部の寿命が向上することである。また、パワー半
導体素子は、半田及び金属細線で外部の端子と結線しな
いと定格相当の電流を通電することができないので、チ
ップの状態では選別を行うことが困難である。また、多
数のベアチップを実装したパワー半導体モジュールは、
パワー半導体素子の半田接合及び金属細線の結線後でし
かパワー半導体素子の選別を行うことができない。この
結果、実装されたチップのうち、1つでも不良チップが
あるとパワー半導体モジュール全体が不良となってしま
う。
An advantage of using a transfer-molded individual power semiconductor element as shown in FIG. 16 with respect to a case where a bare chip is mounted is that a transfer molding is used to solder the power semiconductor element to a lead frame. It is to improve the life of the junction and the junction between the power semiconductor and the thin metal wire. In addition, the power semiconductor element cannot conduct a current equivalent to the rating unless it is connected to an external terminal with solder or a thin metal wire, so that it is difficult to perform selection in a chip state. Power semiconductor modules with a large number of bare chips mounted are:
The selection of the power semiconductor elements can be performed only after the soldering of the power semiconductor elements and the connection of the fine metal wires. As a result, if there is at least one defective chip among the mounted chips, the entire power semiconductor module becomes defective.

【0013】一方、トランスファーモールドされた個別
のパワー半導体素子は、事前に選別が可能であるので、
良品の素子のみをパワー半導体モジュールに実装するこ
とができ経済的である。図16に示すパワー半導体モジ
ュールは、図15の場合と同様に、3相インバータモジ
ュールであり、バイポーラトランジスタの1チップパッ
ケージ1301及びフライホイールダイオードの1チッ
プパッケージ1302が使用されている。これらのパッ
ケージは、絶縁金属基板上の導伝層(銅配線)に半田付
けされる。図16に示す例では、銅配線を省略してい
る。導伝層の厚さは最大0.3mm程度であり、放熱板
に絶縁樹脂を介して接合されている。制御信号の入力及
び主電流の取り出しは、モジュール中央に配置したボト
ムエントリコネクタ111を介して行われる。このモジ
ュールには、3端子レギュレータ1303及びシャント
抵抗1304も搭載される。さらに、絶縁金属基板には
モジュールをフィンに締め付けるためのモジュール取り
付け穴112が形成されている図15に示すように、パ
ワー半導体モジュール全体を一括してトランスファーモ
ールドする場合、放熱板と樹脂との熱膨張率の差によ
り、熱応力が大きくなる。例えば、図14に示すパワー
半導体モジュールをトランスファーモールドした場合、
トランスファーモールド時には200℃以上に加熱され
るので、冷却時に放熱板と樹脂との熱膨張率の差により
熱応力が生じる。熱応力が大きいと、樹脂に割れが生
じ、絶縁、気密性に不具合を生じる場合がある。熱応力
は、パッケージの寸法が大きい程大きくなる。すなわ
ち、パワー半導体モジュールの容量が大きくなる程大き
くなる。また、パワー半導体モジュール全体をトランス
ファーモールドにより封止するとリペアが不可能であ
り、パワー半導体モジュール内の1個のパワー半導体素
子でも不良となるとモジュール全体が不良となる。ま
た、容量、回路毎にトランスファーモールドの型を作製
する必要があるため、汎用性に欠ける。
On the other hand, transfer-molded individual power semiconductor elements can be sorted out in advance.
Only non-defective devices can be mounted on the power semiconductor module, which is economical. The power semiconductor module shown in FIG. 16 is a three-phase inverter module similarly to the case of FIG. 15, and uses a one-chip package 1301 of a bipolar transistor and a one-chip package 1302 of a flywheel diode. These packages are soldered to a conductive layer (copper wiring) on an insulating metal substrate. In the example shown in FIG. 16, the copper wiring is omitted. The thickness of the conductive layer is about 0.3 mm at the maximum, and is joined to the heat sink via an insulating resin. The input of the control signal and the extraction of the main current are performed via a bottom entry connector 111 arranged at the center of the module. In this module, a three-terminal regulator 1303 and a shunt resistor 1304 are also mounted. Further, as shown in FIG. 15, a module mounting hole 112 for fastening the module to the fin is formed in the insulated metal substrate. As shown in FIG. Thermal stress increases due to the difference in expansion coefficient. For example, when the power semiconductor module shown in FIG. 14 is transfer-molded,
Since it is heated to 200 ° C. or higher during transfer molding, thermal stress is generated due to a difference in thermal expansion coefficient between the heat sink and the resin during cooling. If the thermal stress is large, cracks may occur in the resin, which may cause problems in insulation and airtightness. The thermal stress increases as the size of the package increases. That is, as the capacity of the power semiconductor module increases, the power semiconductor module increases. Further, if the entire power semiconductor module is sealed by transfer molding, repair cannot be performed. If even one power semiconductor element in the power semiconductor module fails, the entire module fails. In addition, it is necessary to produce a transfer mold for each capacitor and each circuit, and thus lacks versatility.

【0014】一方、図16に示すモジュールは、図14
に示すパワー半導体モジュールと同等の電流容量で比較
すると、パッケージサイズが大きくなる。この原因は、
個別のパワー半導体素子を使用する場合、多数の素子を
使用する3相モジュールでは、複雑な配線が必要となる
ためであり、全パワー半導体素子面積に比べてパッケー
ジ面積が大きくなってしまうからである。すなわち、ト
ランスファーモールドされた個別のパワー半導体モジュ
ールを用いたモジュールは、ベアチップ実装に対して、
面積の効率で劣るものとなる。
On the other hand, the module shown in FIG.
As compared with the power semiconductor module shown in (1), the package size becomes larger. This is because
When individual power semiconductor elements are used, a complicated wiring is required in a three-phase module using a large number of elements, and the package area becomes larger than the entire power semiconductor element area. . In other words, modules using individual power semiconductor modules that are transfer-molded,
The area efficiency is inferior.

【0015】これらの問題を解決し、トランスファーモ
ールドを活用する方法として、PCT/JP96/02
541号に提案した方法が知られている。
As a method of solving these problems and utilizing transfer mold, PCT / JP96 / 02
No. 541 is known.

【0016】図17は前述の出願で提案されたパワー半
導体モジュールの構成を示す図、図18は図17に示す
パワー半導体モジュールの回路図である。図17におい
て、1401は回路部分、1402は信号用回路配線部
分、1403はパワー回路配線部分であり、他の符号は
図14の場合と同一である。
FIG. 17 is a diagram showing the configuration of the power semiconductor module proposed in the above-mentioned application, and FIG. 18 is a circuit diagram of the power semiconductor module shown in FIG. 17, reference numeral 1401 denotes a circuit portion, 1402 denotes a signal circuit wiring portion, 1403 denotes a power circuit wiring portion, and other reference numerals are the same as those in FIG.

【0017】図17に示すパワー半導体モジュールは、
回路部分1401、絶縁金属基板に第1の導電層により
設けられたパワー回路配線部分1403及び信号用回路
配線部分1402(図17では、パワー回路部分140
3及び信号回路部分1402の配線パターンは省略して
いる)、ケース106、パワー用外部接続端子108a
及び信号用外部接続端子108bにより構成されてい
る。回路部分1401は、図18に示される3相回路の
破線で囲まれた部分、いわゆる2in1(dual)と
なっている。回路部分1401は、トランスファーモー
ルドにより封止された、第2の導電層と前記第2の導電
層に半田接合されたパワー半導体素子及び前記パワー半
導体素子と前記第2の導電層を結線する金属細線からな
る。
The power semiconductor module shown in FIG.
The circuit portion 1401, the power circuit wiring portion 1403 and the signal circuit wiring portion 1402 provided on the insulating metal substrate by the first conductive layer (in FIG. 17, the power circuit portion 140
3 and the wiring pattern of the signal circuit portion 1402 are omitted), the case 106, and the power external connection terminal 108a.
And a signal external connection terminal 108b. The circuit portion 1401 is a portion surrounded by a broken line of the three-phase circuit shown in FIG. 18, that is, a so-called 2in1 (dual). The circuit portion 1401 includes a second conductive layer, a power semiconductor element soldered to the second conductive layer, and a thin metal wire connecting the power semiconductor element and the second conductive layer, which are sealed by transfer molding. Consists of

【0018】図17に示すように、トランスファーモー
ルドされた回路部分1401の3個を絶縁金属基板上の
第1の導伝層に半田付けすることにより、3相インバー
タのパワー回路部が形成される。この方法によれば、比
較的小さな、トランスファーモードパッケージで3相パ
ワー回路を形成することができる。また、回路部分14
01で不良品を選別することにより、パワー半導体モジ
ュールの歩留を向上させることができる。また、図示モ
ジュールは、回路部分1401と絶縁金属基板の第一の
導電層との組み合わせにより、パワー回路の構成が変更
可能であり汎用性が高いものとすることができる。しか
し、この方法でも、回路部分を大容量化する際には、金
属からなる第2の導伝層と樹脂との熱膨張率差に起因す
る熱応力が問題となる。また、絶縁層に安価な樹脂絶縁
層を使用する場合、パワー半導体素子の発熱の効果的な
放散が課題となる。図17により説明したモジュール
は、発熱の放散の手段として、第2の導伝層が熱拡散板
として使用されている。放熱をより効果的にするには、
第2の導伝層の厚さ厚く、かつ、面積を大きくして等価
的に伝熱面積を広げ熱抵抗を低減するとよい。一方、ト
ランスファーモールドの際の熱応力を低減するには、樹
脂及び第2の導電層の寸法を小さくすることはもとよ
り、薄くすることが望ましい。前述から判るように、熱
抵抗の低減と熱応力の低減とは相反するものである。
As shown in FIG. 17, by soldering three transfer-molded circuit portions 1401 to a first conductive layer on an insulating metal substrate, a power circuit portion of a three-phase inverter is formed. . According to this method, a three-phase power circuit can be formed with a relatively small transfer mode package. Also, the circuit part 14
By selecting defective products at 01, the yield of the power semiconductor module can be improved. Further, in the illustrated module, the configuration of the power circuit can be changed by combining the circuit portion 1401 and the first conductive layer of the insulating metal substrate, so that the versatility can be increased. However, even in this method, when increasing the capacity of the circuit portion, there is a problem of thermal stress caused by a difference in thermal expansion coefficient between the second conductive layer made of metal and the resin. In addition, when an inexpensive resin insulating layer is used for the insulating layer, there is a problem of effectively dissipating heat generated by the power semiconductor element. In the module described with reference to FIG. 17, the second conductive layer is used as a heat diffusion plate as a means for dissipating heat. For more effective heat dissipation,
It is preferable to increase the thickness of the second conductive layer and increase the area to equivalently increase the heat transfer area and reduce the thermal resistance. On the other hand, in order to reduce the thermal stress at the time of transfer molding, it is desirable not only to reduce the dimensions of the resin and the second conductive layer but also to make it thinner. As can be seen from the above, the reduction in thermal resistance and the reduction in thermal stress are contradictory.

【0019】[0019]

【発明が解決しようとする課題】前述したように、従来
技術によるパワー半導体モジュールは、いずれの場合
も、相反する要求である熱抵抗の低減と熱応力の低減と
の両者を満たすことができないという問題点を有してい
る。
As described above, the power semiconductor module according to the prior art cannot satisfy both contradictory requirements of reduction of thermal resistance and reduction of thermal stress in any case. Has problems.

【0020】本発明の目的は、前記従来技術の問題点を
解決し、製造時の熱応力が小さく、パワー半導体素子の
発熱を効果的に放散することができる信頼性の高い、か
つ、安価なパワー半導体モジュールを提供することにあ
る。
An object of the present invention is to solve the above-mentioned problems of the prior art, to reduce the thermal stress at the time of manufacturing, and to efficiently dissipate the heat generated by the power semiconductor element, thereby providing a highly reliable and inexpensive. A power semiconductor module is provided.

【0021】[0021]

【課題を解決するための手段】本発明によれば前記目的
は、トランスファーモールドパッケージに封止されたパ
ワー半導体素子を有するパワー半導体モジュールにおい
て、放熱板と、前期放熱板と樹脂絶縁層を介して接合さ
れた厚さが0.7mm以上の複数の第1の導電層と、前
記複数の第1の導電層との間に電気的に接続される複数
の回路部分とを有し、前記回路部分が、トランスファー
モールドパッケージに封止された第2の導電層と前記第
2の導電層に接続されたパワー半導体素子とであり、前
記放熱板に接合された第1の導電層のもう一方の主面と
パワー半導体素子に接続された第2の導電層のもう一方
の主面とが半田を介して接続され、第1の導伝層が第2
の導電層よりも厚く構成されたことにより達成される。
According to the present invention, there is provided a power semiconductor module having a power semiconductor element sealed in a transfer mold package, wherein the power semiconductor module includes a heat sink, a heat sink, and a resin insulating layer. A plurality of first conductive layers each having a thickness of 0.7 mm or more and a plurality of circuit portions electrically connected between the plurality of first conductive layers; Are a second conductive layer encapsulated in a transfer mold package and a power semiconductor element connected to the second conductive layer, and the other main of the first conductive layer bonded to the heat sink. The surface and the other main surface of the second conductive layer connected to the power semiconductor element are connected via solder, and the first conductive layer is connected to the second conductive layer.
This is achieved by having a thickness greater than that of the conductive layer.

【0022】[0022]

【発明の実施の形態】以下、本発明によるパワー半導体
モジュールの実施形態を図面により詳細に説明する。但
し、本発明は、以下に説明する実施形態に限られるもの
ではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the power semiconductor module according to the present invention will be described below in detail with reference to the drawings. However, the present invention is not limited to the embodiments described below.

【0023】図1は本発明の第1の実施形態によるパワ
ー半導体モジュールの断面構造を示す図、図2は本発明
の第1の実施形態によるパワー半導体モジュールの平面
構造を示す図、図3は図1のB部を拡大して示したパワ
ー半導体の発熱の放散を模式的に説明する図、図4は回
路部分の内部構造を示す図、図5はトランスファーモー
ルドされた回路部分の外形を示す図、図6は回路部分の
断面構造を示す図、図7は回路部分内に作り込まれる2
in1(dual)の回路を構成を示す図である。図1
〜図7において、107は回路部分、109はガラスエ
ポキシ基板、110はドライバIC、113は熱伝導率
の高い樹脂、301は半田層、401は第2の導電層、
501は外部との接続端子、502は樹脂であり、他の
符号は図14〜図16の場合と同一である。ここで説明
する本発明の第1の実施形態は、本発明を3相パワー回
路とパワー回路を制御するドライバICを内蔵するいわ
ゆるインテリジェントパワーモジュール(IPM)に適
用した場合の例であり、図1に示す断面は図2のA−A
断面を示している。
FIG. 1 is a diagram showing a cross-sectional structure of a power semiconductor module according to a first embodiment of the present invention, FIG. 2 is a diagram showing a plan structure of the power semiconductor module according to the first embodiment of the present invention, and FIG. FIG. 4 is a diagram schematically illustrating heat dissipation of a power semiconductor, which is shown by enlarging a portion B in FIG. 1, FIG. 4 is a diagram showing an internal structure of a circuit portion, and FIG. 5 is an external shape of a transfer-molded circuit portion FIG. 6 is a diagram showing a cross-sectional structure of a circuit portion, and FIG.
FIG. 3 is a diagram illustrating a configuration of a circuit of in1 (dual). FIG.
7, 107 is a circuit portion, 109 is a glass epoxy substrate, 110 is a driver IC, 113 is a resin having a high thermal conductivity, 301 is a solder layer, 401 is a second conductive layer,
Reference numeral 501 denotes an external connection terminal, reference numeral 502 denotes a resin, and other reference numerals are the same as those in FIGS. The first embodiment of the present invention described here is an example in which the present invention is applied to a so-called intelligent power module (IPM) including a three-phase power circuit and a driver IC for controlling the power circuit. The cross section shown in FIG.
It shows a cross section.

【0024】図1、図2に示すパワー半導体モジュール
は、放熱板101の一方の面(図1では上側になってい
る面)に絶縁基板となる樹脂絶縁層を設け、その上に導
電層103及びガラスエポキシ基板を接合し、この導電
層103上の所定の位置に回路部分107を半田により
接合して構成されいる。ガラスエポキシ基板上には、ド
ライバIC110、制御信号入力用のボトムエントリ型
の外部端子111、図示しない他の電子部品、及び回路
部分107の外部端子が半田付けされている。そして、
絶縁樹脂102を介し放熱板101上にケース106が
接着されている。ケース106は、インサート形成され
た外部との接続端子108を備えている。この外部端子
108と導伝層103との半田付け、ケース106の放
熱板101への接着は同時に行われる。
In the power semiconductor module shown in FIGS. 1 and 2, a resin insulating layer serving as an insulating substrate is provided on one surface (the upper surface in FIG. 1) of the heat sink 101, and a conductive layer 103 is provided thereon. And a glass epoxy substrate, and a circuit portion 107 is bonded to a predetermined position on the conductive layer 103 by soldering. On the glass epoxy board, a driver IC 110, a bottom entry type external terminal 111 for inputting a control signal, other electronic components not shown, and an external terminal of the circuit portion 107 are soldered. And
A case 106 is bonded on the heat sink 101 via the insulating resin 102. The case 106 includes an external connection terminal 108 formed by insert formation. The soldering of the external terminal 108 and the conductive layer 103 and the bonding of the case 106 to the heat sink 101 are performed simultaneously.

【0025】本発明の第1の実施形態は、図5に示すよ
うな外形形状を有するトランスファーモールドされた回
路部分107を3個並べて構成している。その内部平面
構造と断面構造とを図4、図6に示している。回路部分
107は、1つの第2の導電層401に、逆並列接続さ
れたIGBT104aとダイオード104bとを搭載し
た図7に示すような2in1(dual)の回路を構成
している。第2の導電層401は、高熱伝導で低抵抗の
銅、アルミが用いられる。この第2の導電層401は、
第2の導電層401とパワー半導体素子104との間の
半田の熱疲労寿命を考慮して、線膨張率がシリコンと後
述する第1の導電層103を構成するアルミ、銅との間
である銅と銅の酸化物の複合材料、または、銅の間にニ
ッケルと鉄の合金を積層した材料を用いてもよい。第2
の導電層401は、後述する金属細線105との接合を
考慮しNiによりメッキされる。
In the first embodiment of the present invention, three transfer-molded circuit portions 107 having an outer shape as shown in FIG. 5 are arranged. 4 and 6 show the internal planar structure and the cross-sectional structure. The circuit portion 107 forms a 2-in-1 (dual) circuit as shown in FIG. 7 in which the IGBT 104a and the diode 104b that are connected in anti-parallel to one second conductive layer 401 are mounted. For the second conductive layer 401, copper or aluminum having high thermal conductivity and low resistance is used. This second conductive layer 401
In consideration of the thermal fatigue life of the solder between the second conductive layer 401 and the power semiconductor element 104, the coefficient of linear expansion is between silicon and aluminum or copper constituting the first conductive layer 103 described later. A composite material of copper and copper oxide or a material in which an alloy of nickel and iron is stacked between copper may be used. Second
The conductive layer 401 is plated with Ni in consideration of bonding with the fine metal wire 105 described later.

【0026】次に、回路部分107の製造方法を説明す
る。図4に示すような形状を持つ第2の導電層401に
パワー半導体素子104を半田付けする。第2の導電層
401の内、斜線が施された部分は、他の部分と比較し
て高くなっており、他の部分が回路部分107の底面を
形成する。この段階では、第2の導電層401は、一体
となっている。パワー半導体素子104及び第2の導電
層401の所定の位置を金属細線105により結線す
る。金属細線105は、φ200μm〜φ500μm程
度のアルミ線であり、超音波による接合を用いて結線さ
れる。結線後、トランスファーモールドにより封止され
る。パワー半導体104を搭載する第2の導電層のもう
一方の主面は、図6から判るように樹脂502に覆われ
ず露出する。トランスファーモールド後に、第2の導電
層401を加工し、外部との接続端子501を形成す
る。
Next, a method of manufacturing the circuit portion 107 will be described. The power semiconductor element 104 is soldered to the second conductive layer 401 having a shape as shown in FIG. The shaded portion of the second conductive layer 401 is higher than the other portion, and the other portion forms the bottom surface of the circuit portion 107. At this stage, the second conductive layer 401 is integrated. Predetermined positions of the power semiconductor element 104 and the second conductive layer 401 are connected by a thin metal wire 105. The thin metal wire 105 is an aluminum wire having a diameter of about 200 μm to 500 μm, and is connected using ultrasonic bonding. After connection, it is sealed by transfer molding. The other main surface of the second conductive layer on which the power semiconductor 104 is mounted is exposed without being covered with the resin 502 as can be seen from FIG. After the transfer molding, the second conductive layer 401 is processed to form connection terminals 501 with the outside.

【0027】トランスファーモールド後の冷却時、金属
の第2の導電層と樹脂との熱膨張率の差により熱応力が
発生する。熱応力は、樹脂502と第2の導電層401
との面積が大きくなるほど、つまり、パワー半導体素子
104が大容量になる程大きくなる。熱応力を低減する
ためには、第2の導電層401の面積を小さく、すなわ
ち、パワー半導体素子104程度の大きさとし、かつ、
樹脂502及び第2の導電層401の厚さを薄くすると
よい。しかし、パワー半導体素子104の放熱を考慮し
た場合、第2の導電層401は、大面積で厚い方が、発
熱が横方向に広がり等価的に伝熱面積が大きくなり熱抵
抗が小さくなる。本発明の実施形態は、パワー半導体素
子の放熱に関して、後述するように、第1の導伝層10
3を厚くすることにより解決することとした。
At the time of cooling after the transfer molding, a thermal stress is generated due to a difference in coefficient of thermal expansion between the second conductive layer made of metal and the resin. The thermal stress is applied between the resin 502 and the second conductive layer 401.
Is larger, that is, as the power semiconductor element 104 has a larger capacity. In order to reduce the thermal stress, the area of the second conductive layer 401 is reduced, that is, the size of the power semiconductor element 104 is reduced.
The thickness of the resin 502 and the second conductive layer 401 may be reduced. However, in consideration of the heat radiation of the power semiconductor element 104, when the second conductive layer 401 has a large area and a large thickness, the heat is spread in the horizontal direction, and the heat transfer area is equivalently increased and the thermal resistance is reduced. The embodiment of the present invention relates to the heat dissipation of the power semiconductor element, as will be described later.
The problem was solved by increasing the thickness of No.3.

【0028】図1に示している放熱板101は、その材
料として、安価で熱伝導率が大きい材料であることが望
ましく、アルミニウム、銅が使用される。そして、この
放熱板101は、内部での熱の広がりによる熱抵抗の低
減が充分に得られるように、2mm〜5mmの厚さにし
ている。この放熱板101には、図1に示されているよ
うな取付け穴112が設けられており、これにより、こ
のパワー半導体モジュールは、図示してない冷却フィン
に取り付けることが可能となっている。
The heat radiating plate 101 shown in FIG. 1 is desirably made of a material that is inexpensive and has high thermal conductivity, such as aluminum and copper. The heat radiating plate 101 has a thickness of 2 mm to 5 mm so as to sufficiently reduce the thermal resistance due to the spread of heat inside. The heat radiating plate 101 is provided with a mounting hole 112 as shown in FIG. 1, so that the power semiconductor module can be mounted on a cooling fin (not shown).

【0029】樹脂絶縁層102は、低熱抵抗性と高絶縁
性とが必要であり、このため、フィラーが分散されたエ
ポキシ樹脂を用いている。フィラーには、例えば、酸化
珪素、酸化アルミニウムなどの高熱伝導性の無機化合物
で作られたものを用いるのがよい。このとき、フィラー
の含有率を増すほど、樹脂絶縁層102の熱抵抗を低減
することができるが、エポキシ樹脂中に分散可能なフィ
ラー量には限界があるので、通常、フィラーの含有率
は、75%〜95%の範囲とされる。この場合、樹脂絶
縁層102の熱伝導率は2W/mK〜5W/mKの範囲
となる。
The resin insulation layer 102 needs to have low heat resistance and high insulation properties. For this reason, an epoxy resin in which a filler is dispersed is used. As the filler, for example, a filler made of an inorganic compound having high thermal conductivity such as silicon oxide or aluminum oxide is preferably used. At this time, as the content of the filler is increased, the thermal resistance of the resin insulating layer 102 can be reduced, but the amount of the filler that can be dispersed in the epoxy resin has a limit. It is in the range of 75% to 95%. In this case, the thermal conductivity of the resin insulating layer 102 is in a range from 2 W / mK to 5 W / mK.

【0030】一方、樹脂絶縁層102の熱抵抗を低減す
るのに有効な別の方法としては、樹脂絶縁層102の厚
さを薄くすることである。しかし、樹脂絶縁層102を
薄くすると、その分、絶縁耐圧が低下してしまう上、樹
脂絶縁層102にピンホール等が発生し易くなって信頼
性が低下する虞れがあるので、樹脂絶縁層102の厚さ
の下限には限界があり、要求される絶縁耐圧にもよる
が、50μm〜250μm程度が下限になる。また、こ
の樹脂絶縁層102は、図1に示しているように第1の
導電層103を放熱板101から絶縁するものであるか
ら、第1の導電層103の周囲にも絶縁耐圧に相当する
沿面距離が必要であり、このため、足りない分は放熱板
101の表面を絶縁層で覆うことにより補う必要があ
る。本発明の実施形態は、放熱板101の第1の導電層
103側の前面に樹脂絶縁層102を設けて、第1の導
電層103の周囲の絶縁耐圧を得ている。
On the other hand, another effective method for reducing the thermal resistance of the resin insulating layer 102 is to reduce the thickness of the resin insulating layer 102. However, when the thickness of the resin insulating layer 102 is reduced, the withstand voltage decreases accordingly, and pinholes and the like are easily generated in the resin insulating layer 102, which may lower reliability. There is a limit to the lower limit of the thickness of the layer 102, and although it depends on the required dielectric strength voltage, the lower limit is about 50 μm to 250 μm. Further, as shown in FIG. 1, the resin insulating layer 102 insulates the first conductive layer 103 from the heat radiating plate 101, so that the periphery of the first conductive layer 103 also corresponds to the withstand voltage. A creepage distance is required, and for this reason, the missing portion needs to be compensated for by covering the surface of the heat sink 101 with an insulating layer. In the embodiment of the present invention, the resin insulating layer 102 is provided on the front surface of the heat sink 101 on the side of the first conductive layer 103 to obtain a withstand voltage around the first conductive layer 103.

【0031】第1の導電層103は、熱拡散及び通電を
考慮し、高熱伝導、かつ、低抵抗であるアルミニウムあ
るいは銅により構成される。第1の導電層103には、
回路部分107が半田接合される。第1の導電層103
には、半田濡れ性の良好な、例えば、ニッケル(N
i)、銀(Ag)、白金(Pt)、金(Au)、錫(S
n)、鉛(Pb)、銅(Cu)、亜鉛(Zn)、アンチ
モン(Sb)、パラディウム(Pd)の群から選択され
た少なくとも1種の金属若しくはNi、Ag、Pt、A
u、An、Pb、Cu、Zn、Sb、Pdの群から選択
された少なくとも2種の金属を含む合金を被覆するよう
にしてもよい。
The first conductive layer 103 is made of aluminum or copper having high thermal conductivity and low resistance in consideration of thermal diffusion and energization. In the first conductive layer 103,
The circuit portion 107 is soldered. First conductive layer 103
Have good solder wettability, for example, nickel (N
i), silver (Ag), platinum (Pt), gold (Au), tin (S
n), lead (Pb), copper (Cu), zinc (Zn), antimony (Sb), at least one metal selected from the group of palladium (Pd) or Ni, Ag, Pt, A
An alloy containing at least two metals selected from the group consisting of u, An, Pb, Cu, Zn, Sb, and Pd may be coated.

【0032】回路部分107と第1の導電層103との
接合に使用する半田としては、プロセス温度が低い点か
ら見ると、63%Sn−37%Pbなどの錫と鉛の共晶
組成に近い合金が望ましいが、鉛を含有していない半田
が要求される場合、Sn−Ag−Bi(ビスマス)系の
半田を使用すればよい。そして、このとき形成される半
田層の厚みとしては、半田接合部に発生する熱歪の見地
から50μm以上になるようにするのが望ましい。ま
た、パワー半導体素子104と第2の導電層401を接
合する半田より、回路部分107と第1の導電層103
を接合する半田の方が融点が低くなる様に半田が選定さ
れる。
The solder used for joining the circuit portion 107 and the first conductive layer 103 is close to a eutectic composition of tin and lead such as 63% Sn-37% Pb, from the viewpoint of a low process temperature. An alloy is desirable, but when lead-free solder is required, Sn-Ag-Bi (bismuth) -based solder may be used. The thickness of the solder layer formed at this time is desirably 50 μm or more from the viewpoint of thermal strain generated at the solder joint. Further, the circuit portion 107 and the first conductive layer 103 are formed by solder for joining the power semiconductor element 104 and the second conductive layer 401.
Is selected such that the melting point of the solder for joining is lower.

【0033】樹脂絶縁層は熱伝導率が低いので、大容量
化する際には、パワー半導体素子の発熱の放散を考慮す
る必要がある。また、前述したように、回路部分107
は、大容量化した際に、第2の導電層を厚くして熱拡散
板とすることが困難である。これを解決する方法とし
て、本発明の実施形態は、第1の導電層103の厚さを
0.7mm以上とし、かつ、第1の導電層103の面積
をパワー半導体素子104よりも大きくする。また、第
2の導電層401の厚さt1より第1の導電層103の
厚さt2の方を大きくする。これにより、図3に示すよ
うに、第1の導電層103内の熱の広がりにより伝熱面
積が広がり熱抵抗を低減することができる。その際、第
1の導電層は、図2に第1の導電層103aとして示す
ように、電気伝導を担わずに熱伝導のみ担うものであっ
てもよい。
Since the resin insulating layer has a low thermal conductivity, it is necessary to consider the heat dissipation of the power semiconductor element when increasing the capacity. Also, as described above, the circuit portion 107
However, it is difficult to make the second conductive layer thicker to form a heat diffusion plate when the capacity is increased. As a method for solving this, in the embodiment of the present invention, the thickness of the first conductive layer 103 is set to 0.7 mm or more, and the area of the first conductive layer 103 is made larger than that of the power semiconductor element 104. Further, the thickness t2 of the first conductive layer 103 is larger than the thickness t1 of the second conductive layer 401. Thereby, as shown in FIG. 3, the heat transfer area is increased due to the spread of the heat in the first conductive layer 103, and the thermal resistance can be reduced. At that time, the first conductive layer may be a layer that plays only heat conduction without conducting electric conduction, as shown as a first conductive layer 103a in FIG.

【0034】ケース106は、前述した放熱板101に
樹脂絶縁層102を介して接着されている。ケース10
6の材料として、耐熱性を有するPPS(ポリフェニレ
ンサルファイド)を用いることにより、パワー半導体素
子104の導電層103への半田接合と同時に樹脂絶縁
層102に接着することが可能である。
The case 106 is bonded to the above-described heat radiating plate 101 via the resin insulating layer 102. Case 10
By using PPS (polyphenylene sulfide) having heat resistance as the material of No. 6, it is possible to bond the power semiconductor element 104 to the resin insulating layer 102 simultaneously with the solder bonding to the conductive layer 103.

【0035】また、図1、図2における第1の導電層1
03や回路部分107、ガラスエポキシ基板109及び
ガラスエポキシ基板109に搭載に搭載される電子部品
110、外部接続端子108の一部は、熱伝導率の高い
樹脂113によって封止してもよい。本発明の実施形態
は、金属細線をトランスファーモールドにより封止して
いるので、エポキシ樹脂等の比較的硬い熱硬化性樹脂を
使用しても問題が生じることはない。
The first conductive layer 1 shown in FIGS.
03, the circuit portion 107, the glass epoxy substrate 109, the electronic component 110 mounted on the glass epoxy substrate 109, and a part of the external connection terminal 108 may be sealed with a resin 113 having high thermal conductivity. In the embodiment of the present invention, since a thin metal wire is sealed by transfer molding, no problem occurs even if a relatively hard thermosetting resin such as an epoxy resin is used.

【0036】図8は本発明の第1の実施形態の変形例に
よるパワー半導体モジュールの平面構造を示す図であ
り、以下、これについて説明する。
FIG. 8 is a diagram showing a plan structure of a power semiconductor module according to a modification of the first embodiment of the present invention, which will be described below.

【0037】図8に示す変形例は、図1に示したよう
に、外部端子108に回路部分107の接続端子501
を直接接続するのではなく、外部端子108の位置をず
らして、外部端子108と導電層103とを金属細線1
05aで結線することにより、外部端子108と回路部
分107の接続端子501とを接続するようにしたもの
である。この例のパワー半導体モジュールは、金属細線
の結線を行う工程が増えるが、金属細線が剛性が小さく
熱により部材が変形した場合でも柔軟に変形することが
できるので、熱揺さぶりによる劣化に強いものとするこ
とができるという利点を得ることができる。
In the modification shown in FIG. 8, the connection terminal 501 of the circuit portion 107 is connected to the external terminal 108 as shown in FIG.
Are not directly connected, the position of the external terminal 108 is shifted, and the external terminal 108 and the conductive layer 103 are connected to the thin metal wire 1.
The connection at 05a connects the external terminal 108 and the connection terminal 501 of the circuit portion 107. In the power semiconductor module of this example, the number of steps for connecting the thin metal wires increases, but since the thin metal wires have low rigidity and can be flexibly deformed even when the member is deformed by heat, it is resistant to deterioration due to thermal shaking. Can be obtained.

【0038】前述した本発明の第1の実施形態によるパ
ワー半導体モジュールは、第1の導伝層の厚さを0.7
mm以上、面積をパワー半導体素子以上、かつ、第2の
導電層の厚さを第1の導伝層の厚さより薄くすることに
より、トランスファーモールド時に発生する熱応力を低
減することができると共に、パワー半導体素子の温度上
昇を抑制することができる。
In the power semiconductor module according to the first embodiment of the present invention, the first conductive layer has a thickness of 0.7
mm or more, the area is not less than the power semiconductor element, and the thickness of the second conductive layer is made thinner than the thickness of the first conductive layer, so that thermal stress generated during transfer molding can be reduced, The temperature rise of the power semiconductor element can be suppressed.

【0039】図9は本発明の第2の実施形態によるパワ
ー半導体モジュールの平面構造を示す図、図10は本発
明の第2の実施形態によるパワー半導体モジュールのパ
ワー回路部の等価回路を示す図である。図の符号は図
1、図2の場合と同一である。この本発明の第2の実施
形態は、本発明を、単相回路からなる単相層パワー回路
とパワー回路を制御するドライバICとを内蔵したイン
テリジェントパワーモジュール(IPM)に適用した例
である。
FIG. 9 is a diagram showing a plan structure of a power semiconductor module according to a second embodiment of the present invention, and FIG. 10 is a diagram showing an equivalent circuit of a power circuit portion of the power semiconductor module according to the second embodiment of the present invention. It is. The reference numerals in the figures are the same as those in FIGS. The second embodiment of the present invention is an example in which the present invention is applied to an intelligent power module (IPM) incorporating a single-phase layer power circuit composed of a single-phase circuit and a driver IC for controlling the power circuit.

【0040】図示本発明の第2の本実施形態は、図10
にパワー回路部の等価回路を示すように、回路部分10
7を2個並列にすることにより、第1の導伝層103
と、回路部分107との組み合わせにより、前述した第
1の実施形態と比較して電流容量が2倍の単層回路を構
成することができるようにしたものである。そして、こ
の実施形態は、トランスファーモールド時に発生する熱
応力の増大を伴わずに、パワー半導体モジュールを大容
量化することができ、また、同一のトランスファーモー
ルドの型を用いて、パワー回路の異なるパワー半導体モ
ジュールを作製することが可能であり、汎用性が高く、
経済的なものである。そらに、この実施形態は、前述し
た本発明の第1の実施形態と比較して、搭載するパワー
半導体素子の総数が多くなったが、回路部分107で不
良品の選別を行うことができるため、パワー半導体モジ
ュールの製造歩留が低下することもない。
FIG. 10 shows a second embodiment of the present invention.
As shown in FIG.
7 in parallel, the first conductive layer 103
And the circuit portion 107, a single-layer circuit having a current capacity twice as large as that of the first embodiment can be formed. This embodiment can increase the capacity of the power semiconductor module without increasing the thermal stress generated at the time of transfer molding. It is possible to manufacture semiconductor modules, it is highly versatile,
It is economical. In this embodiment, the total number of mounted power semiconductor elements is larger than that of the first embodiment of the present invention, but defective products can be sorted out in the circuit portion 107. Also, the manufacturing yield of the power semiconductor module does not decrease.

【0041】図11は本発明の第3の実施形態によるパ
ワー半導体モジュールの平面構造を示す図、図12は図
11のC−C’断面を示す図、図13は図11のC−
C’断面の他の例を示す図である。図11〜図13にお
いて、1601はマイコン、1701、1801は穴で
あり、他の符号は図1、図2の場合と同一である。
FIG. 11 is a diagram showing a plan structure of a power semiconductor module according to a third embodiment of the present invention, FIG. 12 is a diagram showing a cross section taken along the line CC ′ of FIG. 11, and FIG.
It is a figure which shows the other example of C 'cross section. 11 to 13, reference numeral 1601 denotes a microcomputer, reference numerals 1701 and 1801 denote holes, and other reference numerals are the same as those in FIGS.

【0042】図13に示す本発明の第3の実施形態は、
前述した本発明の第1の実施形態にパワー回路及びドラ
イバICを制御するマイコン1601を搭載して構成し
たものである。マイコン1601は、温度が上昇すると
動作不良を起す場合があるので、マイコン1601の温
度の抑制については留意する必要がある。パワー半導体
素子は、回路部分107内にトランスファーモールドに
より封止されているので、ケース106には封止用のシ
リコーンゲル等の樹脂を充填する必要がない。このた
め、パワー半導体素子の発熱が樹脂を伝導してマイコン
の温度を上昇させることはない。
The third embodiment of the present invention shown in FIG.
The power supply circuit and the microcomputer 1601 for controlling the driver IC are mounted on the first embodiment of the present invention. When the temperature of the microcomputer 1601 rises, the microcomputer 1601 may malfunction. Therefore, it is necessary to pay attention to the suppression of the temperature of the microcomputer 1601. Since the power semiconductor element is sealed in the circuit portion 107 by transfer molding, it is not necessary to fill the case 106 with a resin such as silicone gel for sealing. For this reason, the heat generated by the power semiconductor element does not conduct through the resin and raise the temperature of the microcomputer.

【0043】一方、パワー半導体モジュールの運転時に
は、パワー半導体素子104の発熱により、放熱板10
1は温度上昇する。放熱板101の温度上昇は、ガラス
エポキシ基板109を介してマイコン1601に伝導
し、マイコン1601の温度を上昇させる。本発明の第
3の実施形態は、マイコン1601の温度の上昇を防止
するために、図12の図11のC−C’断面を示すよう
に、マイコン1601の下部の放熱板101及び樹脂絶
縁層102に穴1701を設けている。穴1701を設
けることにより、パワー半導体素子104の発熱が放熱
板101を介してマイコン1601に伝導することを防
止することができ、マイコン1601の温度上昇を抑制
することがてきる。また、放熱板101は、プレスによ
り製造されるが、プレス時に、図13に示すように、放
熱板101に凹んだ穴部分1801を設けることによっ
ても、放熱板101からマイコン1601への熱伝導を
遮ることが可能であり、マイコン1601の温度上昇を
抑制することができる。
On the other hand, during operation of the power semiconductor module, heat generated by the power semiconductor
1 rises in temperature. The rise in the temperature of the heat radiating plate 101 is transmitted to the microcomputer 1601 via the glass epoxy substrate 109 to increase the temperature of the microcomputer 1601. According to the third embodiment of the present invention, as shown in a cross section taken along the line CC ′ of FIG. 11, a heat sink 101 and a resin insulating layer below the microcomputer 1601 are provided in order to prevent the temperature of the microcomputer 1601 from rising. A hole 1701 is provided in 102. By providing the hole 1701, heat generated by the power semiconductor element 104 can be prevented from being transmitted to the microcomputer 1601 via the heat sink 101, and a rise in the temperature of the microcomputer 1601 can be suppressed. The heat radiating plate 101 is manufactured by a press. At the time of pressing, the heat conduction from the heat radiating plate 101 to the microcomputer 1601 can also be performed by providing a concave hole portion 1801 in the heat radiating plate 101 as shown in FIG. It is possible to block the temperature of the microcomputer 1601.

【0044】[0044]

【発明の効果】以上の説明したように本発明によれば、
製造時の熱応力が小さく、パワー半導体素子の発熱を効
果的に放散することができる信頼性の高い安価なパワー
半導体モジュールを提供することができる。
As described above, according to the present invention,
It is possible to provide a highly reliable and inexpensive power semiconductor module capable of effectively dissipating heat generated by a power semiconductor element with small thermal stress during manufacturing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態によるパワー半導体モ
ジュールの断面構造を示す図である。
FIG. 1 is a diagram showing a cross-sectional structure of a power semiconductor module according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態によるパワー半導体モ
ジュールの平面構造を示す図である。
FIG. 2 is a diagram showing a planar structure of the power semiconductor module according to the first embodiment of the present invention.

【図3】図1のB部を拡大して示したパワー半導体の発
熱の放散を模式的に説明する図である。
FIG. 3 is a diagram schematically illustrating heat dissipation of a power semiconductor, which is an enlarged view of a portion B in FIG. 1;

【図4】回路部分の内部構造を示す図である。FIG. 4 is a diagram showing an internal structure of a circuit portion.

【図5】トランスファーモールドされた回路部分の外形
を示す図である。
FIG. 5 is a diagram showing an outer shape of a transfer-molded circuit portion.

【図6】回路部分の断面構造を示す図である。FIG. 6 is a diagram showing a cross-sectional structure of a circuit portion.

【図7】回路部分内に作り込まれる2in1(dual)の回路
を構成を示す図である。
FIG. 7 is a diagram showing a configuration of a 2in1 (dual) circuit built in a circuit portion.

【図8】本発明の第1の実施形態の変形例によるパワー
半導体モジュールの平面構造を示す図であり
FIG. 8 is a diagram showing a planar structure of a power semiconductor module according to a modification of the first embodiment of the present invention.

【図9】本発明の第2の実施形態によるパワー半導体モ
ジュールの平面構造を示す図である。
FIG. 9 is a diagram showing a plan structure of a power semiconductor module according to a second embodiment of the present invention.

【図10】本発明の第2の実施形態によるパワー半導体
モジュールのパワー回路部の等価回路を示す図である。
FIG. 10 is a diagram showing an equivalent circuit of a power circuit unit of a power semiconductor module according to a second embodiment of the present invention.

【図11】本発明の第3の実施形態によるパワー半導体
モジュールの平面構造を示す図である。
FIG. 11 is a diagram showing a planar structure of a power semiconductor module according to a third embodiment of the present invention.

【図12】図11のC−C’断面を示す図である。12 is a diagram showing a cross section taken along line C-C 'of FIG.

【図13】図11のC−C’断面の他の例を示す図であ
る。
FIG. 13 is a view showing another example of a section taken along the line CC ′ in FIG. 11;

【図14】従来技術による小容量パワー半導体モジュー
ルの構成例を示す断面図である。
FIG. 14 is a cross-sectional view illustrating a configuration example of a small-capacity power semiconductor module according to a conventional technique.

【図15】トランスファーモールドされた従来技術によ
るパワー半導体モジュールの一例を示す図である。
FIG. 15 is a diagram showing an example of a transfer-molded conventional power semiconductor module.

【図16】トランスファーモールドされた個別のパワー
半導体素子を用いて構成した従来技術によるパワー半導
体モジュールを説明する図である。
FIG. 16 is a diagram illustrating a power semiconductor module according to the related art configured using transfer-molded individual power semiconductor elements.

【図17】先行技術として提案されたパワー半導体モジ
ュールの構成を示す図である。
FIG. 17 is a diagram showing a configuration of a power semiconductor module proposed as a prior art.

【図18】図17に示すパワー半導体モジュールの回路
図である。
18 is a circuit diagram of the power semiconductor module shown in FIG.

【符号の説明】[Explanation of symbols]

101 放熱板 102 樹脂絶縁層 103 導電層 104 パワー半導体素子 105 金属細線 106 ケース 107 回路部分 108a、108b 外部端子 109 ガラスエポキシ基板 110 ドライバIC 113 熱伝導率の高い樹脂 301 半田層 401 第2の導電層 501 外部との接続端子 502 樹脂 1201 モジュール 111 ボトムエントリコネクタ 112 モジュール取り付け穴 1301、1302 1チップパッケージ 1303 3端子レギュレータ 1304 シャント抵抗 1401 回路部分 1402 信号用回路配線部分 1403 パワー回路配線部分 1601 マイコン 1701、1801 穴 REFERENCE SIGNS LIST 101 radiator plate 102 resin insulating layer 103 conductive layer 104 power semiconductor element 105 thin metal wire 106 case 107 circuit portion 108 a, 108 b external terminal 109 glass epoxy substrate 110 driver IC 113 resin having high thermal conductivity 301 solder layer 401 second conductive layer Reference Signs List 501 External connection terminal 502 Resin 1201 Module 111 Bottom entry connector 112 Module mounting hole 1301, 1302 One chip package 1303 Three terminal regulator 1304 Shunt resistor 1401 Circuit part 1402 Signal circuit wiring part 1403 Power circuit wiring part 1601 Microcomputer 1701, 1801 hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹波 昭浩 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 阪東 明 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 (72)発明者 平井 強 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Akihiro Tanba 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Akira Bando 3-chome, Sachimachi, Hitachi City, Ibaraki No. 1 Hitachi, Ltd. Hitachi Works (72) Inventor Tsuyoshi Hirai 3-1-1 Kochi-cho, Hitachi City, Ibaraki Prefecture Hitachi Works Hitachi Works, Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 トランスファーモールドパッケージに封
止されたパワー半導体素子を有するパワー半導体モジュ
ールにおいて、放熱板と、前期放熱板と樹脂絶縁層を介
して接合された厚さが0.7mm以上の複数の第1の導
電層と、前記複数の第1の導電層との間に電気的に接続
される複数の回路部分とを有し、前記回路部分が、トラ
ンスファーモールドパッケージに封止された第2の導電
層と前記第2の導電層に接続されたパワー半導体素子と
であり、前記放熱板に接合された第1の導電層のもう一
方の主面とパワー半導体素子に接続された第2の導電層
のもう一方の主面とが半田を介して接続され、第1の導
伝層が第2の導電層よりも厚く構成されたことを特徴と
するパワー半導体モジュール。
In a power semiconductor module having a power semiconductor element encapsulated in a transfer mold package, a heat sink and a plurality of heat sinks joined to the heat sink through a resin insulating layer with a thickness of 0.7 mm or more. A second electrically conductive layer and a plurality of circuit portions electrically connected between the plurality of first electrically conductive layers, wherein the circuit portions are sealed in a transfer mold package; A conductive layer and a power semiconductor element connected to the second conductive layer, the other main surface of the first conductive layer bonded to the heat sink and a second conductive layer connected to the power semiconductor element. A power semiconductor module, wherein the other main surface of the layer is connected via solder, and the first conductive layer is thicker than the second conductive layer.
【請求項2】 前記回路部分の端子の内の少なくとも1
つがガラスエポキシ基板に接続され、ガラスエポキシ基
板と導電層とが同一平面上にあり、ガラスエポキシ基板
に制御用のマイコンが搭載され、ガラスエポキシ基板の
マイコン搭載個所の下部の放熱板が凹んでいることを特
徴とする請求項1記載のパワー半導体モジュール。
2. At least one of terminals of the circuit portion
One is connected to the glass epoxy board, the glass epoxy board and the conductive layer are on the same plane, the control microcomputer is mounted on the glass epoxy board, and the heat sink below the microcomputer mounting part of the glass epoxy board is concave The power semiconductor module according to claim 1, wherein:
【請求項3】 前記回路部分は、パワー半導体素子を半
田付けした第2の導伝層と、前記第2の導伝層に前記パ
ワー半導体素子を結線する金属細線とをトランスファー
モールドにより封止した構造を有することを特徴とする
請求項1または2記載のパワー半導体モジュール。
3. The circuit portion includes a second conductive layer to which a power semiconductor element is soldered, and a thin metal wire connecting the power semiconductor element to the second conductive layer, which are sealed by transfer molding. 3. The power semiconductor module according to claim 1, wherein the power semiconductor module has a structure.
【請求項4】 前記第1の導伝層の面積が前記第2の導
電層に接続されるパワー半導体素子の面積より大きいこ
とを特徴とする請求項1、2または3記載のパワー半導
体モジュール。
4. The power semiconductor module according to claim 1, wherein an area of said first conductive layer is larger than an area of a power semiconductor element connected to said second conductive layer.
JP2000252534A 2000-08-23 2000-08-23 Power semiconductor module Pending JP2002076261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000252534A JP2002076261A (en) 2000-08-23 2000-08-23 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000252534A JP2002076261A (en) 2000-08-23 2000-08-23 Power semiconductor module

Publications (1)

Publication Number Publication Date
JP2002076261A true JP2002076261A (en) 2002-03-15

Family

ID=18741758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000252534A Pending JP2002076261A (en) 2000-08-23 2000-08-23 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP2002076261A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270455A (en) * 2007-04-19 2008-11-06 Hitachi Ltd Power semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270455A (en) * 2007-04-19 2008-11-06 Hitachi Ltd Power semiconductor module

Similar Documents

Publication Publication Date Title
JP4569473B2 (en) Resin-encapsulated power semiconductor module
US6975023B2 (en) Co-packaged control circuit, transistor and inverted diode
US7679197B2 (en) Power semiconductor device and method for producing it
US7443014B2 (en) Electronic module and method of assembling the same
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7291869B2 (en) Electronic module with stacked semiconductors
JP4438489B2 (en) Semiconductor device
EP3157053B1 (en) Power module
KR101519062B1 (en) Semiconductor Device Package
US20120244697A1 (en) Method for fabricating a semiconductor device
KR101013001B1 (en) Wireless semiconductor package for effective heat dissipation
JP6945418B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
KR102228945B1 (en) Semiconductor package and method of fabricating the same
JP2021111765A (en) Semiconductor device
JP2000174180A (en) Semiconductor device
WO2013171946A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2006253183A (en) Semiconductor power module
CN120237108A (en) Package, preparation method and electrical system
CN107154359B (en) Semiconductor package structure and manufacturing method thereof
CN118476020A (en) Resin-sealed semiconductor device
JP2002076261A (en) Power semiconductor module
JP4861200B2 (en) Power module
EP2840607A1 (en) Semiconductor module
KR102684854B1 (en) Semiconductor package and method of fabricating the same
WO2020201005A1 (en) Semiconductor module and method for manufacturing it