JP2002073375A - マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータを有するシステムにお
いて、ソフトウェアに不備があり、メモリエリアに対す
る不正な書込み動作が発生したときに、これを検出でき
るソフトウェアの動作監視方法を提供する。 【解決手段】 任意のアドレス範囲を設定し、この範囲
に対する不正な書込み動作が発生したときは、マイクロ
コンピュータへ割込みで通知し、プログラム中での不正
な書込み箇所をロギングすることにより、ソフトウェア
の動作を監視する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータを有するシステムや電子機器において、信頼性を向
上させる方法に関するものである。

【０００２】

【従来の技術】従来のマイクロコンピュータを有するシ
ステムでは、システム自体でＣＰＵの暴走を検出して自
動的にＣＰＵにリセットをかけるＷＤＴ（Ｗａｔｃｈ
ＤｏｇＴｉｍｅｒ）を使用し、信頼性を高める方法が知
られている。

【０００３】

【発明が解決しようとする課題】前述の従来技術には、
以下の欠点がある。

【０００４】（１）マイクロコンピュータシステムに組
み込まれたソフトウェアに不具合があり、メモリ上のデ
ータエリアが不正に書き換えられる不備が発生すると、
システムの正常な稼動は保証できないが、ＣＰＵの暴走
には至らない状態となり、このときは、ＷＤＴは作動し
ない。

【０００５】（２）ＷＤＴが作動すると、自動的にＣＰ
Ｕがリセットされるため、ソフトウェアの不具合の痕跡
が残らず、原因追及が困難である。本発明は、上記の
（１）（２）の問題点を解決することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、上記（１）
（２）の問題点を解決するため、次にようにしたもので
ある。第１に、上記（１）の問題については、任意のア
ドレスに対する不正な書込みを検出するため、監視対象
のアドレス範囲（上限値、下限値）をバッファに設定
し、この内容をマイクロコンピュータが動作中に出力す
るアドレス情報と比較して、当該アドレス範囲に対する
書込み発生を検出する。また、アプリケーションプログ
ラムで、当該アドレス範囲に対する書込み動作が意図的
なときは、この情報を出力することにより、不正な書込
み動作との選択ができるようにしたものである。

【０００７】第２に、上記（２）の問題を解決するため
に、不正な書込み動作を検出したときに、ＣＰＵに割込
みを発生させる手段を設け、この割込みが発生したとき
に起動されるプログラムを具備し、このプログラム処理
の中で、上記現象が発生したときの命令のアドレスをロ
ギングするようにしたものである。

【０００８】

【発明の実施の形態】以下、本発明の一実施例を図１〜
図３を参照して説明する。図１において、１０はマイク
ロコンピュータであり、任意のアドレス範囲に対する書
込み動作が発生したときに、この動作が意図的に実施さ
れる処理であることを明示するための情報を出力するＤ
Ｏポートと、不正な書込み動作を検出したときに、この
通知を受けるための割込み入力部を備える。また、２０
はアドレスデコード部で、マイクロコンピュータ１０
が、アドレス上限値用ラッチ３０アドレス下限値用ラッ
チ４０、アドレス比較結果記憶部８０に対する設定を行
うための回路である。

【０００９】次に、３０は、アドレス上限値用ラッチで
あり、マイクロコンピュータ１０からのデータを設定す
ることができる。４０はアドレス下限値用ラッチであ
り、マイクロコンピュータ１０からのデータが設定でき
る。さらに、５０はデジタルコンパレータであり、アド
レス上限値用ラッチ３０の内容と、マイクロコンピュー
タ１０がアドレスバス上に出力する内容を比較し、この
結果を出力する。また、６０はデジタルコンパレータで
あり、アドレス下限値用ラッチ４０の内容とマイクロコ
ンピュータ１０がアドレスバス上に出力する内容を比較
し、この結果を出力する。

【００１０】次に、７０はアドレス情報の比較結果判定
回路であり、マイクロコンピュータ１０がアドレスバス
上に出力する内容が以下の条件を満たすとき、パルスを
出力する。

【００１１】アドレス下限値≦（アドレスバス上の値）
≦アドレス上限値８０はアドレス情報の比較結果判定
と、書込み動作の妥当性を示す情報に基づき不正な書込
み動作を検出し、この情報をマイクロコンピュータ１０
へ通知するための回路である。ここで、マイクロコンピ
ュータ１０への通知は、レベルトリガによる割込みであ
る。

【００１２】図２に、本実施例を用いるときのアプリケ
ーションプログラムの動作手順について示す。図２に示
すように、アプリケーションプログラムが、モジュール
Ａ、モジュールＢ、モジュールＣ等、複数に分割されて
いるとき、モジュールＢの処理２０１が、モジュールＡ
の使用するメモリエリアにデータの不正書込みを行なう
と、図１に示すハードウェア構成により、マイクロコン
ピュータに不正な書込み発生時の割込みが発生する。

【００１３】この割込みが発生すると、図３に示すよう
に、割込み処理モジュールにおいて、モジュールＢの処
理２０１の戻り先のアドレスがロギングされ（図３のス
テップ３０１）、続いて割込み発生がクリアされる（図
３のステップ３０２）。このように、モジュールＢの処
理２０１の戻り先のアドレスをロギングするようにした
ため、プログラムの不正箇所の特定が可能となる。

【００１４】一方、モジュールＡでも上記と同じアドレ
ス範囲に書込みを実施するが、処理１０３で、書込みの
妥当性が設定されているため、割込みは発生しない。以
上の動作により、不正な書込み動作が検出でき、ソフト
ウェアの動作監視が可能である。

【００１５】

【発明の効果】以上説明したように、本発明によれば、
マイクロコンピュータを有するシステムにおいて、ソフ
トウェアの不備による不正な書込み動作を検出できるよ
うになり、ソフトウェアのデバッグ作業において、ツー
ルとして活用でき、システム全体としての信頼性を向上
させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の一実施例の動作手順を示すフローチャ
ートである。

【図３】本発明の一実施例の割込み手順を示すフローチ
ャートである。

【符号の説明】

１０：マイクロコンピュータ、２０：アドレスデコード
回路、３０，４０：アドレス情報を格納するラッチ回
路、５０，６０：デジタルコンパレータ、７０：アドレ
ス情報の比較結果を判定する組み合せ回路、８０：不正
な書込みが発生したときの情報を保持する順序回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータを有するシステム
   において、 アドレス情報の上限値用ラッチと、アドレス情報の下限
   値用ラッチと、アドレス情報の比較手段と、比較結果の
   有効・無効を指定する手段と、動作状態情報収集するプ
   ログラムを備え、 所要のアドレス範囲が不正にアクセスされたときに、割
   込みを発生してマイクロコンピュータに通知し、このと
   きの動作状態情報を収集するようにしたことを特徴とす
   るソフトウェアの動作監視方法。
2. 【請求項２】 請求項１記載のソフトウェアの動作監視
   方法において、 前記アドレス情報の上限値用ラッチと、アドレス情報の
   下限値用ラッチと、アドレス情報比較結果の有効・無効
   を指定する手段に対し、マイクロコンピュータから情報
   を設定するようにしたことを特徴とするソフトウェアの
   動作監視方法。