JP2002050762A - 表示素子およびその製造方法、並びに表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 製造コストおよび製造時間を削減しつつ、レ
ジューム機能を有する表示素子およびその製造方法、並
びに表示装置を提供する。 【解決手段】 １の下地部１０上に駆動部（トランジス
タ）および表示部（液晶パネル）を備える表示素子にお
いて、電荷を蓄積可能な蓄積領域１６を有するメモリト
ランジスタ２０により駆動部を構成する。メモリトラン
ジスタ２０では、蓄積領域１６の内部に電荷を蓄積する
ことにより画像データが記録される。これにより、表示
素子自体に画像データの記録機能を付与することができ
るため、レジューム機能を有する表示素子を製造する際
の製造コストおよび製造時間を削減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝導領域から遷移
された電荷を蓄積領域の内部に蓄積することにより画像
データを記録する表示素子およびその製造方法、並びに
複数の表示素子により構成された表示装置に関する。

【０００２】

【従来の技術】近年、ＣＲＴ（Cathode Ray Tube）に続
く次世代型の表示装置として、例えば、液晶分子の配向
変化を利用して画像を表示させる液晶ディスプレイ（Li
quid Crystal Display；以下、単に「ＬＣＤ」ともい
う。）などの平面型表示装置が普及している。このＬＣ
Ｄの駆動方式としては、例えば、「アクティブマトリッ
クス方式」が主流となっている。ここで、「アクティブ
マトリックス方式」とは、液晶およびその分子配向を変
化させるための電極（透明電極）等よりなる表示部と、
この表示部を駆動させるためのＴＦＴ（Thin Film Tran
sistor；薄膜トランジスタ）よりなる駆動部（スイッチ
ング素子）とにより構成される複数の表示素子（画素）
を１の基板（例えばガラス）上にマトリックス状に配列
させたものである。ＬＣＤに代表されるような平面型表
示装置の普及と共に、その高性能化への要求は高まる一
方である。

【０００３】ところで、最近、ＬＣＤの画質向上（高精
彩化、高輝度化等）が求められる一方で、ＬＣＤに対す
る新たな機能の付与も求められている。この「新たな機
能」としては、例えば、画像の記録機能、すなわちレジ
ューム機能などがある。このレジューム機能を備えるＬ
ＣＤでは、例えば、電源をオフにした際、その直前に表
示されていた画像が画像データとして記録される。そし
て、再び電源をオンにすると、記録された画像データが
読み出され、電源をオフにする直前に表示されていた画
像が再現される。このようなＬＣＤのレジューム機能
は、例えば、ＬＣＤに表示される画像データを利用して
データ処理などの作業を中断したのち、再着手するよう
な場合に、電源をオンにすると同時に処理途中の画像デ
ータが表示されるため、作業効率の向上等に寄与するこ
ととなる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ＬＣＤは、画像データを記録する機能（以下、単に「メ
モリ機能」ともいう。）を有していない。ＬＣＤに対し
てレジューム機能を付与する場合には、画像データを記
録するためのメモリ装置およびこのメモリ装置とディス
プレイ本体とを接続させるための接続回路等を新たにＬ
ＣＤに付設しなければならないため、製造コストが高く
なるという問題があった。また、ＬＣＤの製造工程上、
メモリ装置とディスプレイ本体とを接続させるための複
雑な配線接続工程等が必要となるため、製造工程数が増
大し、製造時間が長くなるという問題もあった。

【０００５】なお、上記のような問題は、ＬＣＤに限ら
ず、これと同様に元来メモリ機能を有しない各種の平面
型表示装置、例えば、表示部として、有機エレクトロル
ミネセント（Electroluminescent；以下、単に「ＥＬ」
ともいう。）素子、発光ダイオード（Light Emitting D
iode；以下、単に「ＬＥＤ」ともいう。）またはレーザ
ダイオード（Laser Diode 以下、単に「ＬＤ」ともい
う。）などを搭載したものにおいても同様に生じるもの
である。

【０００６】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、製造コストおよび製造時間を削減し
つつ、レジューム機能を有する表示素子およびその製造
方法、並びに表示装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明による表示素子
は、画像を表示するための表示部と、この表示部を駆動
させるための駆動部とを有し、表示部および駆動部が１
の下地部上に配設された表示素子であって、駆動部が、
半導体よりなる伝導領域と、このメモリ用伝導領域に隣
接して配設された第１の不純物領域と、この第１の不純
物領域と離間されると共に伝導領域に隣接して配設され
た第２の不純物領域と、伝導領域を挟んで下地部の配設
領域と反対側の領域に配設された制御電極と、この制御
電極と伝導領域との間の領域に配設され、伝導領域から
遷移された電荷を蓄積する蓄積領域と、この蓄積領域と
伝導領域との間の領域に配設されたトンネル絶縁膜と、
制御電極と蓄積領域との間の領域に配設された制御絶縁
膜とを備えるようにしたものである。

【０００８】本発明による表示素子では、制御電極に対
して電位が印加されることにより、伝導領域から蓄積領
域に電荷が遷移して蓄積される。これにより、画像デー
タが記録される。

【０００９】本発明による表示素子の製造方法は、画像
を表示するための表示部と、この表示部を駆動させるた
めの駆動部とを有し、表示部および駆動部が１の下地部
上に配設された表示素子の製造方法であって、駆動部を
形成する工程が、下地部の上方領域に半導体よりなる伝
導領域を形成する工程と、この伝導領域に隣接するよう
に第１の不純物領域を形成する工程と、この第１の不純
物領域と離間されると共に伝導領域に隣接するように第
２の不純物領域を形成する工程と、伝導領域上にトンネ
ル絶縁膜を形成する工程と、このトンネル絶縁膜上に分
散された複数の微粒子よりなる蓄積領域を形成する工程
と、この蓄積領域上に制御絶縁膜を形成する工程と、こ
の制御絶縁膜上に制御電極を形成する工程とを含むよう
にしたものである。

【００１０】本発明による表示素子の製造方法では、ま
ず、下地部の上方領域に半導体よりなる伝導領域が形成
される。続いて、伝導領域上にトンネル絶縁膜が形成さ
れたのち、このトンネル絶縁膜上に分散された複数の微
粒子よりなる蓄積領域が形成される。続いて、蓄積領域
上に制御絶縁膜が形成されたのち、この制御絶縁膜上に
制御電極が形成される。続いて、伝導領域に隣接するよ
うに第１の不純物領域が形成されると共に、この第１の
不純物領域と離間されると共に伝導領域に隣接するよう
に第２の不純物領域が形成される。

【００１１】本発明による表示装置は、画像を表示する
ための表示部と、この表示部を駆動させるための駆動部
とを有する複数の表示素子が１の下地部上に配列された
表示装置であって、各表示素子における駆動部が、半導
体よりなる伝導領域と、この伝導領域に隣接して配設さ
れた第１の不純物領域と、この第１の不純物領域と離間
されると共に伝導領域に隣接して配設された第２の不純
物領域と、伝導領域を挟んで下地部の配設領域と反対側
の領域に配設された制御電極と、この制御電極と伝導領
域との間の領域に配設され、伝導領域から遷移された電
荷を蓄積する蓄積領域と、この蓄積領域と伝導領域との
間の領域に配設されたトンネル絶縁膜と、制御電極と蓄
積領域との間の領域に配設された制御絶縁膜とを備える
ようにしたものである。

【００１２】本発明による表示装置は、本発明の表示素
子を用いたものであり、伝導領域から蓄積領域に電荷が
遷移して蓄積されることにより画像データが記録され
る。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。

【００１４】［第１の実施の形態］ ＜表示素子の構成＞まず、図１を参照して、本発明の第
１の実施の形態に係る表示素子について説明する。な
お、以下では、例えば、表示部として液晶を搭載した透
過型のＬＣＤを構成する表示素子について説明する。

【００１５】本実施の形態に係る表示素子は、例えば、
アクティブマトリックス方式のＬＣＤを構成する表示素
子のうち、駆動部として機能するトランジスタ（例えば
ＴＦＴ）をメモリ機能を備えたメモリトランジスタに置
き換えたものである。この表示素子では、例えば、液晶
分子の配向変化に応じて、下地部の下方領域に配設され
た光源（バックライト）から発生した光の対向電極側へ
の透過状態（透過・不透過）が制御され、これによりコ
ントラスト（画像）が再現される。

【００１６】この表示素子は、下地部１０と、この下地
部１０の一面側に配設されたメモリトランジスタ２０
（駆動部）および液晶パネル３０（表示部）と備えてい
る。

【００１７】下地部１０は、例えば、透明性を有し、か
つ比較的低い耐熱特性を有する材料、例えば石英、石英
ガラスまたは珪酸塩ガラスなどよりなる基板１と、この
基板１の一面上に順次形成された窒化珪素（Ｓｉ
₃ Ｎ₄ ）よりなる絶縁膜２および二酸化珪素（Ｓｉ
Ｏ₂ ）よりなる絶縁膜３とから構成されている。絶縁膜
２および絶縁膜３の厚みは、いずれも約１００ｎｍであ
る。これらの絶縁膜２，３は、バッファ層として機能す
るものである。なお、基板１は、上記した珪酸塩ガラス
等の他、例えば、透明性を有する樹脂を含む材料（例え
ばプラスチック）などにより構成される場合もある。比
較的低い耐熱特性を有する珪酸塩ガラス等よりなる基板
１の使用は、例えば、蓄積領域１６を所定の構成とする
ことにより可能となる。この基板１の材質に関与する蓄
積領域１６の構成の詳細については、後述する。ここ
で、絶縁膜２，３が、本発明における「下地絶縁膜」の
一具体例に対応する。

【００１８】《駆動部の構成》メモリトランジスタ２０
は、下地部１０上に互いに離間するように配設されたソ
ース電極１１およびメモリ用伝導領域１２と、このメモ
リ用伝導領域１２に隣接するように配設された第１の不
純物領域１３と、この第１の不純物領域１３と離間され
ると共にメモリ用伝導領域１２に隣接するように配設さ
れた第２の不純物領域１４と、メモリ用伝導領域１２上
に配設されたトンネル絶縁膜１５と、このトンネル絶縁
膜１５上に配設された複数の微粒子（半導体微粒子１６
Ｂ）よりなる蓄積領域１６と、この蓄積領域１６上に配
設された制御絶縁膜１７と、この制御絶縁膜１７上に配
設されたメモリ用制御電極１８とを備えている。

【００１９】ここで、メモリ用伝導領域１２が本発明に
おける「伝導領域」の一具体例に対応し、メモリ用制御
電極１８が本発明における「制御電極」の一具体例に対
応する。

【００２０】メモリ用制御電極１８は、メモリトランジ
スタ２０において「ゲート電極」として機能するもので
あると共に、メモリ用伝導領域１２の伝導度および蓄積
領域１６の内部に蓄積される電荷量を制御するものであ
る。このメモリ用制御電極１８は、例えば、不純物の添
加により低抵抗化された多結晶シリコン（Ｓｉ）などの
非単結晶半導体よりなるものであり、その厚みは、約１
００ｎｍである。上記の不純物は、例えば、ｎ型不純物
としてのリン（Ｐ）などのＶ族元素やｐ型不純物として
のボロン（Ｂ）などのＩＩＩ族元素などである。なお、
メモリ用制御電極１８は、上記した非単結晶半導体の
他、例えば、タンタル（Ｔａ）、モリブデン（Ｍｏ）、
アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン
（Ｗ）などの低抵抗特性を有する金属により構成される
場合もある。

【００２１】メモリ用伝導領域１２は、電流の流路、す
なわち第１の不純物領域１３〜第２の不純物領域１４間
における電荷の移動経路として機能するものであり、例
えば、多結晶シリコンなどの非単結晶半導体よりなるも
のである。メモリ用伝導領域１２の厚みは、例えば、
０．０１μｍ以上０．１μｍ以下の範囲内となるように
設計されており、具体的には約数十ｎｍである。

【００２２】第１の不純物領域１３は、メモリトランジ
スタ２０において「ソース領域」として機能するもので
あり、第２の不純物領域１４は、メモリトランジスタ２
０において「ドレイン領域」として機能するものであ
る。第１の不純物領域１３および第２の不純物領域１４
の双方は、例えば、ｎ型不純物としてリン（Ｐ）などの
Ｖ族元素を添加した多結晶シリコンなどの非単結晶半導
体（ｎ型半導体）よりなるものであり、それらの厚みは
共に約数十ｎｍである。第１の不純物領域１３は、例え
ば、その一端部がソース電極１１の一部に部分的に乗り
上げるように配設されている。

【００２３】このメモリトランジスタ２０は、例えば、
ｎ型チャネル構造を有するものである。なお、メモリ用
伝導領域１２、第１の不純物領域１３および第２の不純
物領域１３ｂのそれぞれは、上記した多結晶シリコンの
他、例えば、非晶質シリコンにより構成される場合もあ
る。

【００２４】蓄積領域１６は、量子力学的トンネル効果
により遷移された電荷（ここでは電子）を蓄積するため
のものである。この蓄積領域１６は、分散された複数の
半導体微粒子１６Ｂにより構成されている。半導体微粒
子１６Ｂは、例えば、シリコンおよびゲルマニウム（Ｇ
ｅ）のうちの少なくとも一方を含む材料よりなるもので
ある。なお、蓄積領域１６を構成する微粒子は、上記し
た半導体微粒子１６Ｂの他、タングステン、銅、アルミ
ニウムまたは金（Ａｕ）などの金属微粒子、または窒化
珪素（ＳｉＮ_x ）や酸化ケイ素（ＳｉＯ_x ）などの無機
微粒子などにより構成される場合もある。

【００２５】トンネル絶縁膜１５は、メモリ用伝導領域
１２と蓄積領域１６とを電気的に分離させるためのもの
であり、例えば、二酸化珪素、窒化珪素または窒素と酸
素とシリコンとの化合物（酸化窒化ケイ素）などよりな
るものである。トンネル絶縁膜１５の厚みは、例えば、
２ｎｍ〜２０ｎｍである。

【００２６】ソース電極１１は、例えば、アルミニウム
や銅などの低抵抗特性を有する金属よりなるものであ
り、第１の不純物領域１３とオーミック接触している。

【００２７】制御絶縁膜１７は、蓄積領域１６とメモリ
用制御電極１８とを電気的に分離させるためのものであ
り、例えば、トンネル絶縁膜１５とほぼ同様の材料より
なるものである。制御絶縁膜１７の厚みは、例えば、５
０ｎｍ程度である。

【００２８】《表示部の構成》液晶パネル３０は、下地
部１０上に配設された駆動電極２１と、メモリトランジ
スタ２０および駆動電極２１等によって構成された凹凸
構造を有する下地上を覆うように配設された保護膜２２
と、この保護膜２２との間に空間を確保するように配設
された対向電極２３と、保護膜２２と対向電極２３との
間の空間に封入された液晶２４とを備えている。

【００２９】駆動電極２１および対向電極２３の双方
は、例えば、インジウム・錫酸化物（Indium Tin Oxid
e；以下、単に「ＩＴＯ」ともいう。）よりなる透明電
極により構成されている。双方の電極間にバイアスが供
給されることにより、駆動電極２１の配設領域に対応す
る領域Ｒにおける液晶分子（液晶２４）の配向状態が変
化するようになっている。駆動電極２１は、例えば、そ
の一端部が第３の不純物領域１４の一部に部分的に乗り
上げるように配設されている。

【００３０】保護膜２２は、メモリトランジスタ２０等
の回路部分と液晶２４とを分離させるためのものであ
り、例えば、窒化珪素または二酸化珪素よりなるもので
ある。液晶２４としては、各種の配向特性（例えば、Ｓ
ＴＮ（Super Twisted Nematic；超ねじれネマチック）
等）を有する材料を随時選択して用いることが可能であ
る。

【００３１】なお、図１では示していないが、液晶パネ
ル３０は、上記した駆動電極２１等以外にも、例えば、
図中の左右方向から液晶２４を封止するためのシール
材、保護膜２２〜対向電極２３間の領域を一定に確保す
るためのスペーサー、液晶２４を配向させるための配向
膜、光源（バックライト）から発生する光の旋光制御す
るための偏光板などを含んで構成されている。もちろ
ん、表示素子がカラー画像を表示するＬＣＤを構成する
ものである場合には、カラーフィルターも配設される。

【００３２】この表示素子は、例えば、複数のメモリト
ランジスタ２０および液晶パネル３０を含んで構成され
た表示素子が１の下地部１０上に集積されたＬＣＤの一
部として使用され、表示される画像中の一画素として機
能するものである。もちろん、この表示素子を単独で使
用するようにしてもよい。表示素子の集積化（表示装置
の構成）については、以下の実施の形態（第４〜第７の
実施の形態参照）において詳述する。

【００３３】＜表示素子の作用＞次に、図１を参照し
て、表示素子の作用（主に、画像データの記録、読み出
しおよび消去）について説明する。なお、以下では、例
えば、液晶パネル３０がノーマリーブラック特性（電位
印加時に駆動電極２１〜対向電極２３間を光が通過可能
となる）を有するものとする。

【００３４】《画像の表示および画像データの記録》こ
の表示素子において、画像を表示すると共に画像データ
を記録する場合には、例えば、メモリ用制御電極１８に
対して、メモリ用伝導領域１２から蓄積領域１６に電荷
を遷移させることが可能な正の電位（例えば＋１５Ｖ）
を印加すると共に、ソース電極１１に対して液晶パネル
３０を駆動させる（液晶分子の配向を変化させる）こと
が可能な正の電位（例えば＋１０Ｖ）を印加する。これ
により、液晶パネル３０が駆動して画像が表示される
（光源の光が透過する）と共に、メモリトランジスタ２
０において量子力学的トンネル効果によりメモリ用伝導
領域１２から蓄積領域１６に電荷（ここでは電子）が遷
移し、ゲート電位の閾値が正の方向に変化することによ
り「画像データの記録」が行われる。このとき、記録さ
れた画像データは、表示素子の電源をオフにしても保存
される。

【００３５】《画像データの読み出しおよび記録画像の
表示》また、記録された画像データを読み出すと共に記
録画像を表示する場合には、例えば、メモリ用制御電極
１８に対して、蓄積領域１６の内部に電荷が蓄積されて
いるときのゲート電位の閾値と電荷が蓄積されていない
ときのゲート電位の閾値との間の電位（例えば５Ｖ）を
印加すると共に、ソース電極１１に対して液晶パネル３
０を駆動させることが可能な正の電位（例えば＋１０
Ｖ）を印加する。このとき、蓄積領域１６に電荷が蓄積
されている場合にはメモリ用伝導領域１２が導通しない
が、蓄積領域１６に電荷が蓄積されていない場合にはメ
モリ用伝導領域１２が導通することとなる。すなわち、
このメモリ用伝導領域１２の導通の有無に応じて、液晶
パネル３０において記録画像が表示される。

【００３６】《画像データの消去》また、記録した画像
データを消去する場合には、例えば、メモリ用制御電極
１８に対して、蓄積領域１６の内部に蓄積されている電
荷をメモリ用伝導領域１２に遷移させることが可能な負
の電位（例えば−１５Ｖ）を印加する。これにより、メ
モリトランジスタ２０におけるゲート電位の閾値が負の
方向に変化し、量子力学的トンネル効果により蓄積領域
１６からメモリ用伝導領域１２に電荷が遷移して「画像
データの消去」が行われる。

【００３７】＜表示素子の製造方法＞次に、図１〜図６
を参照して、表示素子の製造方法について説明する。

【００３８】表示素子を製造する際には、まず、図２に
示したように、例えば、石英ガラスなどよりなる透明な
基板１上に、化学気相成長（Chemical Vapor Depositio
n ；以下、単に「ＣＶＤ」という。）法またはスパッタ
リング法により、窒化珪素よりなる絶縁膜２を約１００
ｎｍの厚みで形成する。続いて、この絶縁膜２上に、例
えば、絶縁膜２を形成した場合とほぼ同様の手法によ
り、二酸化珪素よりなる絶縁膜３を約１００ｎｍの厚み
で形成する。これにより、下地部１０が形成される。

【００３９】続いて、例えば、スパッタリング法により
タンタルやモリブデンなどの高融点金属層を成膜したの
ち、この金属層をフォトリソグラフィ処理およびエッチ
ング処理を用いてパターニングすることにより、下地部
１０（絶縁膜３）上の所定の位置にソース電極１１を選
択的に形成する。

【００４０】続いて、下地部１０上に、例えば、約６０
０〜７００°Ｃの範囲内における基板温度条件下におい
て、ＣＶＤ法またはスパッタリング法により、非単結晶
シリコン（例えば非晶質シリコン）層を成膜する。続い
て、フォトリソグラフィ処理およびエッチング処理を用
いて非単結晶シリコン層をパターニングして素子分離す
ることにより、半導体層１００を数十ｎｍの厚みで選択
的に形成する。上記の素子分離を行う際には、例えば、
形成されることとなる半導体層１００の一端部がソース
電極１１の一部に部分的に乗り上げるようにし、半導体
層１００とソース電極１１とが電気的に接続されるよう
にする。この半導体層１００は、後工程におけるイオン
注入処理を経て、メモリ用伝導領域１２、第１の不純物
領域１３および第２の不純物領域１４となる前準備層で
ある。

【００４１】続いて、例えば、非晶質シリコンよりなる
半導体層１００に対してエキシマレーザを照射し、半導
体層１００を加熱する。このエキシマレーザによる加熱
処理（Exeimer Laser Annealing ；以下、単に「ＥＬ
Ａ」ともいう。）により、半導体層１００を構成する非
晶質シリコンが結晶化されて多結晶シリコンとなる。

【００４２】続いて、図３に示したように、全体を覆う
ように、例えば、約１５０°Ｃの基板温度条件下におい
て、酸素原子（Ｏ）を含む電離気体の雰囲気中に半導体
層１００を曝すことにより、半導体１００の表層部を酸
化する。なお、この電離気体の生成は、例えば、１３．
６ＭＨｚ、３５０Ｗの交流電磁場中に８０Ｐａの酸素ガ
スを導入することにより行う。この酸化処理により、半
導体層１００の表層部が酸化され、二酸化珪素よりなる
トンネル絶縁膜１５が形成される。上記の酸化処理を行
う際には、例えば、形成されることとなるトンネル絶縁
膜１５の厚みが約１０ｎｍとなるように酸化条件を調整
する。トンネル絶縁膜１５およびトンネル絶縁膜１５と
半導体層１００との間の界面には、多くの構造欠陥が存
在している。なお、トンネル絶縁膜１５を形成する方法
としては、上記した手法の他、例えば、ＣＶＤ法により
二酸化珪素を堆積させるようにしてもよい。

【００４３】続いて、例えば、トンネル絶縁膜１５に対
してＥＬＡを施し、トンネル絶縁膜１５および半導体層
１００の双方を加熱する。このとき、エキシマレーザビ
ームの照射時間は約１００ｎｓｅｃとし、半導体層１０
０の表面温度が、トンネル絶縁膜１５の形成時における
表面温度よりも高くなるようにする。加熱処理時には、
トンネル絶縁膜１５および半導体層１００の双方の温度
のみが瞬間的に高くなり、下地部１０の温度はトンネル
絶縁膜１５等の温度ほど高くならない。この加熱処理に
より、トンネル絶縁膜１５の膜質が改質され、トンネル
絶縁膜１５およびトンネル絶縁膜１５と半導体層１００
との間の界面における構造欠陥が減少する。なお、トン
ネル絶縁膜１５等を加熱するために用いるエネルギービ
ームとしては、上記したエキシマレーザビームの他、例
えば電子線ビームなどを用いるようにしてもよい。

【００４４】続いて、例えば、トンネル絶縁膜１５上
に、ＣＶＤ法により、シリコンおよびゲルマニウムのう
ちの少なくとも一方を含む材料よりなる複数の半導体微
粒子１６Ｂを成長させ、これらの複数の半導体微粒子層
１６Ｂによって構成される蓄積領域１６を形成する。上
記したＣＶＤ法による半導体微粒子１６Ｂの成長は、例
えば、シシラン（ＳｉＨ₄ ）やジシラン（Ｓｉ₂ Ｈ₆ ）
などのシリコン原子（Ｓｉ）を含むガスとゲルマン（Ｇ
ｅＨ₄ ）などのゲルマニウム原子（Ｇｅ）を含むガスと
の混合ガス中において行うようにする。蓄積領域１６を
形成する際には、例えば、トンネル絶縁膜１５に対する
被覆率が１よりも小さくなるように半導体微粒子１６Ｂ
を成長させる。なお、蓄積領域１６の形成方法として
は、上記した手法の他、例えば、スパッタリング法によ
りシリコンおよびゲルマニウムのうちの少なくとも一方
を堆積させるようにしてもよい。また、タングステン、
銅、アルミニウムまたは金等の金属微粒子や窒化珪素等
の無機微粒子により蓄積領域１６を構成する場合には、
例えば、スパッタリング法を用いてそれぞれの微粒子を
成長させることにより蓄積領域１６を形成することが可
能となる。

【００４５】続いて、図４に示したように、例えば、全
体を覆うように、シランやジシランなどのシリコン原子
を含むガスと酸素（Ｏ₂ ）や一酸化二窒素（Ｎ₂ Ｏ）な
どの酸素原子を含むガスとの混合ガス中において、ＣＶ
Ｄ法により、二酸化珪素、窒化珪素または酸化窒化珪素
よりなる制御絶縁膜１７を約５０〜１００ｎｍの厚みで
形成する。なお、制御絶縁膜１７の形成方法としては、
上記した手法の他、例えば、酸素や一酸化二窒素などの
酸素原子を含むガス雰囲気中において、スパッタリング
によりシリコンを堆積させるようにしてもよい。

【００４６】続いて、例えば、制御絶縁膜１７上の所定
の位置に、約６００〜７００°Ｃの範囲内における基板
温度条件下において、ＣＶＤ法またはスパッタリング法
により、不純物を添加した非単結晶シリコン（多結晶シ
リコンまたは非晶質シリコン）よりなるメモリ用制御電
極１８を選択的に形成する。メモリ用制御電極１８を形
成する際の上記の「所定の位置」とは、例えば、後工程
において形成されることとなるメモリ用伝導領域１２の
配設位置に対応する位置である。なお、メモリ用制御電
極１８の形成方法としては、上記した手法の他、例え
ば、スパッタリングにより、タンタル、モリブデン、ア
ルミニウム、銅またはタングステンなどの金属層を形成
したのち、この金属層をエッチングしてパターニングす
るようにしてもよい。

【００４７】続いて、図５に示したように、例えば、メ
モリ用制御電極１８をマスクとして、イオンインプラン
テーションにより半導体層１００に対して不純物Ｉを注
入する。この不純物Ｉとしては、例えば、Ｖ族元素であ
るリンなどを用いるようにする。これにより、第１の不
純物領域１３および第２の不純物領域１４のそれぞれが
選択的に形成される。半導体層１００のうち、不純物Ｉ
が注入されない部分はメモリ用伝導領域１２となる。

【００４８】続いて、例えば、ＥＬＡにより全体を加熱
し、第１の不純物領域１３および第２の不純物領域１４
の双方に添加された不純物を活性化させる。

【００４９】続いて、図６に示したように、例えば、メ
モリ用制御電極１８をマスクとして、全体に、反応性イ
オンエッチング（Reactive Ion Etching；以下、単に
「ＲＩＥ」ともいう。）によるエッチング処理を施し、
第１の不純物領域１３および第２の不純物領域１４等を
露出させる。これにより、メモリトランジスタ２０が形
成される。

【００５０】続いて、図１に示したように、第２の不純
物領域１４の周辺における下地部１０上に、例えば、ス
パッタリング法により、ＩＴＯなどの透明電極が搭載さ
れた基板よりなる駆動電極２１を選択的に形成する。駆
動電極２１を形成する際には、例えば、その一部が第２
の不純物領域１４の一部に部分的に乗り上げるように
し、駆動電極２１と第２の不純物領域１４とが電気的に
接続されるようにする。

【００５１】続いて、全体を覆うように、例えば、スパ
ッタリング法またはＣＶＤ法により、窒化珪素または二
酸化珪素よりなる保護膜２２を形成する。続いて、保護
膜２２の上方に、ＩＴＯなどの透明電極が搭載された基
板よりなる対向電極２３を配設する。続いて、保護膜２
２と対向電極２３との間の空間に液晶２４を封入する。
これにより、液晶パネル３０が形成され、表示素子が完
成する。

【００５２】なお、液晶パネル３０を形成する際には、
保護膜２２および対向電極２３等の他、上記した配向
膜、偏光板およびカラーフィルター等を形成する工程も
必要となるが、ここでは液晶パネル３０の形成に関する
概略工程のみの説明にとどめ、上記した一連の部材（配
向膜等）の形成に関する説明は省略する。

【００５３】＜表示素子の構造に関する効果＞以上のよ
うに、本実施の形態に係る表示素子では、蓄積領域１６
を有するメモリトランジスタ２０を備えるようにしたの
で、表示素子単独の作用（蓄積領域１６への電荷の蓄
積）により画像データが記録される。このため、表示素
子自体に画像データの記録機能を付与することができ
る。

【００５４】また、本実施の形態では、メモリ機能を有
するメモリトランジスタ２０が液晶パネル３０を駆動さ
せるためのスイッチング素子（駆動部）としても機能す
るため、双方の機能（メモリ機能，駆動機能）を確保す
るために２つのトランジスタを配設する必要がない。こ
のため、表示素子の構造を簡略化することができる。

【００５５】また、本実施の形態では、分散された複数
の半導体微粒子１６Ｂにより蓄積領域１６が構成される
ようにしたので、以下のような作用により、意図しない
「画像データの消去」を抑制することができる。すなわ
ち、例えば、蓄積領域が２次元的な広がりを有する連続
膜よりなる場合には、製造上の要因（形成温度等）に起
因してトンネル絶縁膜に構造的な欠陥が生じたとする
と、蓄積領域に蓄積された電荷の一部が上記の欠陥領域
を通じてリークしてしまう。このような場合には、電荷
のリーク現象に起因して、意図しない「画像データの消
去」が生じてしまう。これに対して、本実施の形態で
は、蓄積領域１６に移動した電荷は、各半導体微粒子１
６Ｂごとに分散されて蓄積されることとなる。このた
め、トンネル絶縁膜１５に構造的な欠陥が生じ、一部の
半導体粒子１６Ｂに蓄積されていた電荷がトンネル絶縁
膜１５中の欠陥領域を通じてリークしたとしても、上記
した「一部の半導体粒子１６Ｂ」以外の他の半導体粒子
１６Ｂに蓄積されている電荷は蓄積領域１６の内部に蓄
積されたままとなる。したがって、トンネル絶縁膜１５
中の欠陥構造に起因する電荷のリーク現象、すなわち意
図しない「画像データの消去」が抑制され、書き込まれ
た情報を長期に渡って安定的に保存することができる。

【００５６】また、本実施の形態では、メモリ用伝導領
域１２の厚みが０．０１μｍ以上０．１μｍ以下の範囲
内であるようにしたので、エネルギービームＢの照射に
よって適正に結晶化された非単結晶シリコンよりなる伝
導領域１３を備えた高性能のメモリトランジスタ３０を
構成することができる。

【００５７】＜表示素子の製造方法に関する効果＞本実
施の形態に係る表示素子の製造方法では、ＣＶＤ法によ
り、トンネル絶縁膜１５に対する被覆率が１よりも小さ
くなるように複数の半導体微粒子１６Ｂを分散して成長
させるようにしたので、被覆率が１になるように複数の
半導体微粒子１６Ｂを成長させる場合よりも、蓄積領域
１６の形成が容易となる。このため、表示素子を容易に
製造することができる。

【００５８】また、本実施の形態では、酸素原子を含む
電離気体中にメモリ用伝導領域１３を曝すことによりト
ンネル絶縁膜１５を形成するようにしたので、比較的低
い温度条件下においてトンネル絶縁膜１５を形成するこ
とが可能となり、製造条件（温度条件）を容易化するこ
とができる。具体的には、熱酸化法などを用いてトンネ
ル絶縁膜１５を形成する場合には、例えば８００〜１０
００°Ｃの範囲内における比較的高い温度条件が必要と
なるが、本実施の形態では例えば１５０°Ｃの比較的低
い温度条件でよい。

【００５９】また、本実施の形態では、非晶質シリコン
よりなる半導体層１００を形成したのち、この非晶質シ
リコンに対してＥＬＡを施して結晶化させ、多結晶シリ
コンよりなる半導体層１００を形成するようにしたの
で、比較的低い温度条件下において多結晶シリコンより
なる半導体層１００を形成することが可能となり、製造
条件（温度条件）を容易化することができる。具体的に
は、多結晶シリコンよりなる半導体層１００を直接形成
する場合には比較的高い温度条件（例えば１０００°
Ｃ）が必要となるが、本実施の形態では比較的低い温度
条件（例えば６００〜７００°Ｃ）でよい。

【００６０】また、本実施の形態では、上記したトンネ
ル絶縁膜１５および半導体層１００のそれぞれの形成温
度の低下により、以下のような利点も有する。すなわ
ち、例えば、比較的高い温度条件（例えば８００〜１０
００°Ｃ）下において上記の各部位を形成する場合に
は、基板１の材質は比較的高い耐熱特性を有するもの
（例えばシリコン）に限られてしまう。これに対して、
本実施の形態では、トンネル絶縁膜１５等の形成温度の
低下に応じて比較的低い耐熱特性を有するものを選択す
ることが可能となり、基板１の材質に関する選択性が拡
張する。具体的には、基板１として、シリコン等よりも
安価な珪酸塩ガラスや石英ガラスなどよりなるものを用
いることが可能となる。

【００６１】また、本実施の形態では、トンネル絶縁膜
１５を形成したのち、このトンネル絶縁膜１５に対して
ＥＬＡを施すようにしたので、下地部１０の温度を高く
することなくトンネル絶縁膜１５の膜質が改質され、ト
ンネル絶縁膜１５およびトンネル絶縁膜１５とメモリ用
伝導領域１２との間の界面における構造欠陥を減少させ
ることができる。このため、トンネル絶縁膜１５中にお
ける電荷のリーク現象が抑制され、この点においても
「画像データの保存」の安定化に寄与することとなる。

【００６２】なお、本実施の形態では、メモリトランジ
スタ２０がｎ型チャネル構造を有するようにしたが、必
ずしもこれに限られるものではなく、例えば、ｐ型チャ
ネル構造を有するようにしてもよい。ｐ型チャネル構造
を有するメモリトランジスタ２０は、上記したイオンイ
ンプランテーション工程（図５参照）において、不純物
Ｉとして例えばボロン（Ｂ）などのＩＩＩ族元素を用い
ることにより形成可能となる。このような構成を有する
表示素子では、上記した＜表示素子の作用＞に関する説
明のうち、各電極に対して印加される電位の正負を逆転
させることにより、一連の機能（画像データの記録等）
を実行することが可能となる。

【００６３】また、本実施の形態では、メモリ用伝導領
域１２、第１の不純物領域１３および第２の不純物領域
１４の全てが多結晶シリコンまたは非晶質シリコンによ
り構成されるようにしたが、必ずしもこれに限られるも
のではなく、上記の各部位の材質（多結晶シリコン，非
晶質シリコン）を自由に変更することが可能である。具
体的には、例えば、上記の各部位のうちの一部（例えば
メモリ用伝導領域１２のみ）が非晶質シリコンにより構
成され、他の部位（例えば第１の不純物領域１３および
第２の不純物領域１４）が多結晶シリコンにより構成さ
れるようにしてもよい。

【００６４】また、本実施の形態では、基板１の材料と
して透明性を有する材料を用い、表示素子が透過型のＬ
ＣＤを構成するものであるようにしたが、必ずしもこれ
に限られるものではない。例えば、基板１として非透明
な基板などを用い、表示素子が反射型のＬＣＤを構成す
るものであるようにしてもよい。この反射型のＬＣＤで
は、対向電極２３側から液晶パネル３０に入射する周囲
光を光源として利用できるため、上記した透過型のＬＣ
Ｄ場合とは異なり、光源（バックライト）を設ける必要
がない。

【００６５】また、本実施の形態では、図４〜図６に示
したように、制御絶縁膜１７上に形成したメモリ用制御
電極１８（図４参照）をマスクとして、半導体層１００
に対してイオン注入処理を施したのち（図５参照）、全
体にＲＩＥによるエッチング処理を施す（図６参照）よ
うにしたが、必ずしもこれに限られるものではない。例
えば、メモリ用制御電極１８を形成したのち、図７に示
したように、メモリ用制御電極１８をマスクとして、全
体にＲＩＥによるエッチング処理を施したのち、図８に
示したように、半導体層１００の露出部分に対してイオ
ン注入処理を施すようにしてもよい。このような場合に
は、例えば、不純物として所定の金属原子を含む電離気
体の雰囲気中に半導体層１００の露出部分を曝す。この
電離気体としては、例えば、形成されることとなるメモ
リトランジスタ２０がｎ型チャネル構造を有するように
する場合には、ホスフィン（ＰＨ₃ ）のようにリン原子
などのＶ族元素を含むものを用いるようにし、一方、メ
モリトランジスタ２０がｐ型チャネル構造を有するよう
にする場合には、ジボラン（Ｂ₂Ｈ₆）のようにボロンな
どのＩＩＩ族元素を含むものを用いるようにする。これ
により、上記実施の形態の場合（図５参照）と同様に、
メモリ用伝導領域１２、第１の不純物領域１３および第
２の不純物領域１４のそれぞれが選択的に形成される
（図８参照）。なお、メモリ用伝導領域１２等を形成し
たのち、第１の不純物領域１３および第２の不純物領域
１４のそれぞれに導入された不純物をＥＬＡにより活性
化させる以降の工程は、上記実施の形態の場合と同様で
ある。

【００６６】また、本実施の形態では、表示部として液
晶を用いるようにしたが、必ずしもこれに限られるもの
ではなく、液晶の他、例えば、有機ＥＬ素子、ＬＥＤま
たはＬＤなどを用いるようにしてもよい。このような場
合においても、上記実施の形態の場合と同様に、画像デ
ータがメモリトランジスタ２０に記録されると共に、そ
の画像データが必要に応じて読み出される。

【００６７】ここで、図９は、例えば、表示部として有
機ＥＬ素子を用いた表示素子の概略構成を表すものであ
り、上記実施の形態における図１に対応するものであ
る。なお、図９では、図１に示した構成要素と同一の構
成要素については同一の符号を付している。この表示素
子は、駆動部（メモリトランジスタ２０）および表示部
（発光パネル４０）により構成される。発光パネル４０
は、例えば、ＩＴＯなどの透明電極が搭載された基板よ
りなる駆動電極４１と、アルミキノリウム錯体（Ａｌｑ
₃ ）よりなる発光層４２と、ジアミン系化合物よりなる
電荷輸送層４３と、発光層４２および電荷輸送層４３を
挟んで駆動電極４１と対向するように配設されたマグネ
シウム銀（ＭｇＡｇ）よりなる対向電極４４とを含んで
構成されている。この発光パネル４０では、例えば、両
電極（駆動電極４１，対向電極４４）間にバイアスが印
加されることにより、電荷輸送層４３から発光層４２に
電荷（例えばホール）が注入され、発光層４２において
緑色の光が生じる。この光は、例えば、基板１側から画
像として認識されることとなる。発光パネル４０を構成
する各部位は、例えば真空蒸着法やスパッタリング法に
より形成可能である。なお、図９における上記以外の部
位の構造的特徴等は、図１に示した場合と同様である。

【００６８】図１０は、例えば、表示部としてＬＥＤを
用いた表示素子の概略構成を表すものであり、上記した
図９に対応するものである。なお、図１０では、図９に
示した構成要素と同一の構成要素については同一の符号
を付している。この表示素子では、図９に示した発光層
４２および電荷輸送層４３のそれぞれの替わりに、例え
ば、ｐ−ｎ接合された２つの半導体、すなわちｐ型半導
体４５およびｎ型半導体４６などが配設されることとな
る。例えば、ｐ型半導体４５としてＩＩ族の亜鉛（Ｚ
ｎ）を添加したガリウム砒素（ＧａＡｓ）を用い、ｎ型
半導体４６としてＶＩ族のテルル（Ｔｅ）を添加したガ
リウム砒素を用いた場合には、両電極間にバイアスが印
加されることにより、両半導体中におけるキャリア（ホ
ールおよび電子）同士が再結合して赤色の光が生じ、こ
の光が画像として認識される。なお、図示しないが、表
示部としてＬＤを用いた表示素子は、図１０に示したＬ
ＥＤを搭載した表示素子とほぼ同様の構造を有すること
となる。ＬＤを搭載した表示素子では、誘導放出により
高い強度を有する光（レーザ）が生じ、この光が画像と
して認識される。なお、図１０における上記以外の部位
の構造的特徴等は、図９に示した場合と同様である。

【００６９】表示部として有機ＥＬ素子、ＬＥＤまたは
ＬＤなどを用いた表示素子における上記以外の作用、効
果および変形例等は、上記実施の形態の場合と同様であ
る。

【００７０】［第２の実施の形態］次に、図１１〜図１
５を参照して、本発明の第２の実施の形態に係る表示素
子について説明する。

【００７１】本発明の第２の実施の形態に係る表示素子
は、１のメモリトランジスタ２０がメモリ機能と駆動機
能とを兼ねていた上記第１の実施の形態の場合とは異な
り、駆動機能を有する選択トランジスタ５０ａ（駆動
部）をメモリトランジスタ５０ｂとは別個に設けたもの
である。なお、図１１〜図１５において、上記第１の実
施の形態における構成要素と同一の構成要素については
同一の符号を用い、それらの要素に関する詳細な説明は
適宜省略する。

【００７２】この表示素子は、下地部１０と、この下地
部１０の一面側に配設された選択トランジスタ５０ａお
よびメモリトランジスタ５０ｂと、双方のトランジスタ
上に配設された分離絶縁膜５８と、この分離絶縁膜５８
上に配設された液晶パネル６０とを備えている。

【００７３】選択トランジスタ５０ａは、下地部１０上
に互いに離間するように配設されたソース電極５１およ
び選択用伝導領域５２と、この選択用伝導領域５２に隣
接し、かつ互いに離間するように配設された第３の不純
物領域５３および第４の不純物領域５４と、選択用伝導
領域上に配設された制御絶縁膜５６と、この制御絶縁膜
５６を挟んで選択用伝導領域５２と対向するように配設
された選択用制御電極５７とを含んで構成されている。
一方、メモリトランジスタ５０ｂは、上記第１の実施の
形態におけるメモリトランジスタ２０と同様の構造およ
び機能等を有するものである。メモリトランジスタ５０
ｂにおける第４の不純物領域５４、第５の不純物領域５
５および制御絶縁膜５６のそれぞれは、上記第１の実施
の形態における第１の不純物領域１３、第２の不純物領
域１４および制御絶縁膜１７に対応するものである。第
４の不純物領域５４および制御絶縁膜５６の双方は、選
択トランジスタ５０ａおよびメモリトランジスタ５０ｂ
のそれぞれを構成する一部位として共用されている。こ
こで、第４の不純物領域５４が本発明における「第１の
不純物領域」の一具体例に対応し、第５の不純物領域５
５が本発明における「第２の不純物領域」の一具体例に
対応する。

【００７４】第３の不純物領域５３、第４の不純物領域
５４および選択用制御電極５７のそれぞれは、選択トラ
ンジスタ５０ａにおける「ソース領域」、「ドレイン領
域」および「ゲート電極」として機能するものである。
選択トランジスタ５０ａを構成する各部位（ソース電極
５１、選択用伝導領域５２、第３の不純物領域５３、第
４の不純物領域５４、制御絶縁膜５６および選択用制御
電極５７等）の形成材料および構造的特徴等は、上記第
１の実施の形態におけるメモリトランジスタ２０のう
ち、上記の各部位に対応する各部位の場合と同様であ
る。

【００７５】液晶パネル６０は、上記第１の実施の形態
における液晶パネル３０と同様の構造および機能等を有
するものであり、駆動電極６１、保護膜６２、対向電極
６３および液晶６４等を備えている。駆動電極６１は、
分離絶縁膜５８上に配設されており、その一端部は、分
離絶縁膜５８および制御絶縁膜５６の双方を貫通して延
在し、第５の不純物領域５５と電気的に接続されてい
る。

【００７６】次に、図１１を参照して、この表示素子の
作用について説明する。なお、以下では、例えば、選択
トランジスタ５０ａおよびメモリトランジスタ５０ｂの
双方がｎ型チャネル構造を有するものとする。双方のト
ランジスタがｐ型チャネル構造を有する場合には、各電
極に対して印加される電位の正負を逆転させることによ
り同様に作用することとなる。

【００７７】この表示素子において、画像を表示すると
共に画像データを記録する場合には、例えば、メモリ用
制御電極１８に対して正の電位（例えば＋１５Ｖ）を印
加し、選択用制御電極５７に対して、選択トランジスタ
５０ａを駆動させることが可能な正の電位（例えば＋１
０Ｖ）を印加し、ソース電極５１に対して正の電位（例
えば＋１０Ｖ）を印加する。これにより、液晶パネル６
０が駆動して画像が表示されると共に、メモリトランジ
スタ５０ｂにおいて「画像データの記録」が行われる。

【００７８】また、記録された画像データを読み出すと
共に記録画像を表示する場合には、例えば、メモリ用制
御電極１８に対して正の電位（例えば＋５Ｖ）を印加
し、選択用制御電極５７に対して正の電位（例えば＋１
０Ｖ）を印加し、ソース電極５１に対して正の電位（例
えば＋１０Ｖ）を印加する。これにより、メモリトラン
ジスタ５０ｂにおいて「画像データの読み出し」が行わ
れ、液晶パネル６０において記録画像が表示される。

【００７９】また、記録した画像データを消去する場合
には、例えば、メモリ用制御電極１８に対して負の電位
（例えば−１５Ｖ）を印加し、選択用制御電極５７に対
して正の電位（例えば＋１０Ｖ）を印加し、ソース電極
５１に対して正の電位（例えば＋１０Ｖ）を印加する。
これにより、メモリトランジスタ５０ｂにおいて「画像
データの消去」が行われる。

【００８０】次に、図１１〜図１５を参照して、この表
示素子の製造方法について説明する。なお、表示素子の
製造方法において、トンネル絶縁膜１５上に蓄積領域１
６（半導体微粒子１６Ｂ）を形成するところまでの工程
は、上記第１の実施の形態における図３に示した工程ま
でと同様であるので、その説明を省略する。

【００８１】表示素子を製造する際には、蓄積領域１６
を形成したのち、図１２に示したように、例えば、四フ
ッ化炭素と水素との混合ガス中においてＲＩＥによるエ
ッチング処理を施し、トンネル絶縁膜１５および蓄積領
域１６（半導体微粒子１６Ｂ）のうち、後工程において
形成されることとなるメモリ用伝導領域１２（図１４参
照）の配設領域に対応する部分以外の領域を選択的に除
去する。

【００８２】続いて、図１３に示したように、例えば、
シランやジシランなどのシリコン原子を含むガスと酸素
や一酸化二窒素などの酸素原子を含むガスとの混合ガス
中において、ＣＶＤ法により、全体を覆うように、二酸
化珪素、窒化珪素または酸化窒化珪素よりなる制御絶縁
膜５６を約５０〜１００ｎｍの厚みで形成する。

【００８３】続いて、例えば、制御絶縁膜５６上に、約
６００〜７００°Ｃの範囲内における基板温度条件下に
おいて、ＣＶＤ法またはスパッタリング法により、不純
物を添加した非単結晶シリコン（多結晶シリコンまたは
非晶質シリコン）よりなる選択用制御電極５７およびメ
モリ用制御電極１８のそれぞれを選択的に形成する。

【００８４】続いて、図１４に示したように、例えば、
選択用制御電極５７およびメモリ用制御電極１８の双方
をマスクとして、イオンインプランテーションにより半
導体層１００に対して不純物Ｉを注入し、第３の不純物
領域５３、第４の不純物領域５４および第５の不純物領
域５５のそれぞれを選択的に形成する。不純物Ｉとして
は、例えば、選択トランジスタ５０ａおよびメモリトラ
ンジスタ２０の双方がｎ型チャネル構造を有するように
する場合にはＶ族元素であるリンなどを用いるように
し、一方、ｐ型チャネル構造を有するようにする場合に
はＩＩＩ族元素であるボロンなどを用いるようにする。
半導体層１００のうち、不純物Ｉが注入されない部分
は、選択用伝導領域５２およびメモリ用伝導領域１２と
なる。

【００８５】続いて、例えば、ＥＬＡにより全体を加熱
し、第３の不純物領域５３、第４の不純物領域５４およ
び第５の不純物領域５５のそれぞれに添加された不純物
を活性化させる。これにより、選択トランジスタ５０ａ
およびメモリトランジスタ５０ｂが形成される。

【００８６】続いて、図１５に示したように、例えば、
制御絶縁膜５６を形成した場合と同様の形成材料および
形成方法を用いて、選択用制御電極５７およびメモリ用
制御電極１８の双方を覆うように分離絶縁膜５８を形成
する。

【００８７】続いて、例えば、ＲＩＥによるエッチング
処理により、第５の不純物領域５５の上方における分離
絶縁膜５８および制御絶縁膜５６のそれぞれの一部を選
択的に除去して開口部５８ｋを形成し、第５の不純物領
域５５の一部を露出させる。続いて、例えば、スパッタ
リング法により、分離絶縁膜５８上にＩＴＯなどの透明
電極が搭載された基板よりなる駆動電極６１を形成す
る。駆動電極６１を形成する際には、その一端部が開口
部５８ｋを通じて延在し、第５の不純物領域５５の露出
部分と電気的に接続されるようにする。

【００８８】なお、図１１に示した保護膜６２を形成す
る以降の工程（液晶パネル６０の形成工程）は、上記第
１の実施の形態において保護膜２２を形成した以降の工
程（図１参照）と同様であるので、その説明を省略す
る。液晶パネル６０の形成が完了することにより、表示
素子が完成する。

【００８９】本実施の形態に係る表示素子では、異なる
機能を有する２つのトランジスタ、すなわち、駆動機能
を有する選択トランジスタ５０ａとメモリ機能を有する
メモリトランジスタ２０とを備えるようにしたので、メ
モリトランジスタ２０が双方の機能を兼ねていた上記第
１の実施の形態の場合とは異なり、画像表示を目的とし
て印加するゲート電位および画像記録を目的として印加
するゲート電位をそれぞれ独立に制御することができ
る。

【００９０】なお、本実施の形態の表示素子の構造およ
び製造方法に関する上記以外の作用、効果および変形例
等は、上記第１の実施の形態の場合と同様である。

【００９１】なお、本実施の形態では、図１１に示した
ように、選択トランジスタ５０ａ、メモリトランジスタ
５０ｂおよび液晶パネル６０をこの順に配設するように
したが、必ずしもこれに限られるものではなく、上記の
各部位の配列順は回路設計等に応じて自由に変更するこ
とが可能である。例えば、図１６に示したように、メモ
リトランジスタ５０ｂ、選択トランジスタ５０ａおよび
液晶パネル６０をこの順に配設するようにしてもよい。
このような場合には、第３の不純物領域５３および第４
の不純物領域５４のそれぞれがメモリトランジスタ５０
ｂにおける「ソース領域」および「ドレイン領域」とし
て機能し、また第４の不純物領域５４および第５の不純
物領域５５のそれぞれが選択トランジスタ５０ａにおけ
る「ソース領域」および「ドレイン領域」として機能す
ることとなる。このような構成を有する表示素子におい
ても、上記実施の形態の場合と同様の作用および効果を
得ることができる。なお、図１６における上記以外の部
位の構造的特徴等は図１１に示した場合と同様である。

【００９２】［第３の実施の形態］次に、図１７を参照
して、本発明の第３の実施の形態に係る表示素子につい
て説明する。

【００９３】本発明の第３の実施の形態に係る表示素子
は、メモリトランジスタ５０ｂが１のメモリ用制御電極
１８を備える上記第２の実施の形態の場合とは異なり、
メモリトランジスタ５０ｄが２つの制御電極（メモリ用
制御電極１８，メモリ用補助電極７１）を備えるように
した点を除き、上記第２の実施の形態における表示素子
と同様の構造を有するものである。なお、図１７におい
て、上記第２の実施の形態における構成要素と同一の構
成要素については、同一の符号を付すものとし、これら
の要素に関する詳細な説明は、適宜省略する。

【００９４】この表示素子は、下地部１０と、この下地
部１０上に配設された選択トランジスタ５０ｃおよびメ
モリトランジスタ５０ｄと、双方のトランジスタ上に配
設された分離絶縁膜５８と、液晶パネル６０とを備えて
いる。

【００９５】メモリトランジスタ５０ｄは、上記第２の
実施の形態におけるメモリトランジスタ５０ｂを構成す
る各部位の他、下地部１０上に配設されたメモリ用補助
電極７１と、このメモリ用補助電極７１とメモリ用伝導
領域１２等との間を電気的に分離するための補助絶縁膜
７２とを含んで構成されている。このメモリ用補助電極
７１は、例えば、メモリ用伝導領域１２を挟んでメモリ
用制御電極１８と対向するように配設されており、主
に、「画像データの読み出し」時における意図しない電
荷の遷移を抑制するためのものである。メモリ用補助電
極７１とメモリ用伝導領域１２との間の領域における補
助絶縁膜７２の厚みは、例えば、メモリ用制御電極１８
と蓄積領域１６との間の領域における制御絶縁膜５６の
厚みよりも小さくなっている。具体的には、例えば、前
者の厚み（例えば２５ｎｍ）は、後者の厚み（例えば５
０ｎｍ）のほぼ１／２倍になっている。ここで、メモリ
用補助電極７１が本発明における「補助電極」の一具体
例に対応する。

【００９６】選択トランジスタ５０ｃは、上記第２の実
施の形態における選択トランジスタ５０ａを構成する各
部位の他、下地部１０と選択用伝導領域５２等との間の
領域に配設された補助絶縁膜７２を含んで構成されてい
る。

【００９７】次に、図１７を参照して、この表示素子の
作用について説明する。なお、以下では、例えば、選択
トランジスタ５０ｃおよびメモリトランジスタ５０ｄの
双方がｎ型チャネル構造を有するものとする。双方のト
ランジスタがｐ型チャネル構造を有する場合には、各電
極に対して印加される電位の正負を逆転させることによ
り同様に作用することとなる。

【００９８】この表示素子において、画像を表示すると
共に画像データを記録する場合には、例えば、メモリ用
補助電極７１の電位を０Ｖとした状態において、メモリ
用制御電極１８に対して正の電位（例えば＋１５Ｖ）を
印加し、選択用制御電極５７に対して正の電位（例えば
＋１０Ｖ）を印加し、ソース電極５１に対して正の電位
（例えば＋１０Ｖ）を印加する。これにより、液晶パネ
ル６０が駆動して画像が表示されると共に、メモリトラ
ンジスタ５０ｄにおいて「画像データの記録」が行われ
る。

【００９９】また、記録された画像データを読み出すと
共に記録画像を表示する場合には、例えば、メモリ用制
御電極１８の電位を０Ｖとした状態において、メモリ用
補助電極７１に対して正の電位（例えば１０Ｖ）を印加
し、選択用制御電極５７に対して正の電位（例えば＋１
０Ｖ）を印加し、ソース電極５１に対して正の電位（例
えば＋１０Ｖ）を印加する。これにより、メモリトラン
ジスタ５０ｄにおいて「画像データの読み出し」が行わ
れると共に、液晶パネル６０において記録画像が表示さ
れる。

【０１００】この表示素子では、上記したように、記録
された画像データを読み出す際に、メモリ用補助電極７
１に対して電位が印加される。このため、メモリ用制御
電極１８に対して電位が印加される上記の各実施の形態
の場合とは異なり、電位印加時におけるメモリ用伝導領
域１２〜蓄積領域１６間の電位変化が抑制される。

【０１０１】また、記録した画像データを消去する場合
には、例えば、メモリ用補助電極７１の電位を０Ｖとし
た状態において、メモリ用制御電極１８に対して負の電
位（例えば−１５Ｖ）を印加し、選択用制御電極５７に
対して正の電位（例えば＋１０Ｖ）を印加し、ソース電
極５１に対して正の電位（例えば＋１０Ｖ）を印加す
る。これにより、メモリトランジスタ５０ｄにおいて
「画像データの消去」が行われる。

【０１０２】この表示素子は、上記第２の実施の形態の
場合と同様の製造工程を経て製造することが可能であ
る。なお、メモリ用補助電極７１および補助絶縁膜７２
のそれぞれの形成材料および形成方法等は、上記第２の
実施の形態におけるメモリ用制御電極１８および制御絶
縁膜５６の場合と同様である。

【０１０３】本実施の形態に係る表示素子では、「画像
データの読み出し」を行う際に、メモリ用補助電極７１
の双方に対して電位が印加されるため、メモリ用伝導領
域１２〜蓄積領域１６間の電位変化が抑制され、この電
位変化に起因する電荷の遷移が抑制される。このため、
「画像データの読み出し」時における意図しない画像デ
ータの記録や消去が抑制され、記録された画像データを
正確に読み出すことができる。

【０１０４】また、本実施の形態では、補助絶縁膜７２
の厚みが制御絶縁膜５６の厚みよりも小さくなるように
したので、メモリ用補助電極７１と蓄積領域１６との間
の距離は、メモリ用制御電極１８と蓄積領域１６との間
の距離よりも小さくなる。このような場合には、「画像
データの読み出し」時において、メモリ用制御電極１８
に対して電位を印加する場合に要する電位よりも小さい
電位をメモリ用補助電極７１に対して印加することで、
メモリトランジスタ５０ｄを駆動させることが可能とな
る。このため、メモリトランジスタ５０ｄを駆動させる
ために必要な消費電力を減少させることができる。

【０１０５】なお、本実施の形態の表示素子の構造およ
び製造方法に関する上記以外の作用、効果および変形例
等は、上記各実施の形態の場合と同様である。

【０１０６】［第４の実施の形態］次に、図１８〜図２
０を参照して、本発明の第４の実施の形態に係る表示装
置について説明する。なお、以下では、例えば、上記第
１の実施の形態における表示素子を複数集積して表示装
置を構成するものとする。

【０１０７】図１８は、表示素子を集積した表示装置
（ＬＣＤ）の平面構造を表すものであり、図１９は、図
１８におけるＡ−Ａ線に沿った矢視断面構造を表すもの
である。また、図２０は、図１８に示した表示装置の回
路構成を表すものである。図１８では、図２０に示した
複数の表示素子のうち、例えば４つの表示素子１１１，
１１２，１２１，１２２を示している。なお、以下で
は、図１８〜図２０において、各表示素子の配列方向の
うち、図中のＸ軸方向を「行（または行方向）」と表記
すると共に、図中のＹ方向を「列（または列方向）」と
表記するものとする。また、各図において、上記第１の
実施の形態における構成要素と同一の構成要素について
は同一の符号を付すものとし、これらの要素に関する詳
細な説明は適宜省略する。

【０１０８】表示素子１１１のうち、上記第１の実施の
形態においてソース電極１１が配設されていた領域に
は、ソース電極１１と同様の機能を有するデータ線Ｄ１
が配設されている。このデータ線Ｄ１は、例えば、「列
方向」に延在しており、同一の「列」に配設されている
表示素子１１１以外の他の複数の表示素子（例えば表示
素子１２１等）もまたデータ線Ｄ１を介して配設されて
いる。

【０１０９】表示素子１１１のうち、上記第１の実施の
形態においてメモリ用制御電極１８が配設されていた領
域には、メモリ用制御電極１８と同様の機能を有するゲ
ート線Ｇ１が配設されている。このゲート線Ｇ１の一部
は、例えば、「行」方向に延在しており、同一の「行」
に配設されている表示素子１１１以外の他の複数の表示
素子（例えば表示素子１１２等）もまたゲート線Ｇ１を
介して配設されている。

【０１１０】なお、表示素子１１２と同一の「列」に配
設されている他の複数の表示素子（例えば表示素子１２
２等）は、上記した表示素子１１１等の場合と同様にデ
ータ線Ｄ２を介して配設されている。また、表示素子１
２１と同一の「行」に配設されている他の複数の表示素
子（例えば表示素子１２２等）は、上記した表示素子１
１１の場合と同様にゲート線Ｇ２を介して配設されてい
る。もちろん、表示装置を構成する他の複数の表示素子
もまた、上記した４つの表示素子（１１１，１１２，１
２１，１２２）の場合と同様に、複数のデータ線、ゲー
ト線およびワード線のそれぞれを介して配設されてい
る。各表示素子における上記以外の構造は、上記第１の
実施の形態の場合（図１参照）と同様である。

【０１１１】この表示装置では、図１８に示したよう
に、例えば、ゲート線とデータ線とが直交するように配
設されている。メモリトランジスタ２０および液晶パネ
ル３０を含んで構成される１の表示素子が、画像を構成
する「一画素」に相当する。

【０１１２】このような構成を有する表示装置におい
て、例えば、表示素子１１１のみを駆動させる場合に
は、上記第１の実施の形態において説明した＜表示素子
の作用＞のうち、「メモリ用制御電極１８」を「ゲート
線Ｇ１」に置き換えると共に「ソース電極１１」を「デ
ータ線Ｄ１」に置き換え、各配線に対して電位を印加す
るようにする。これにより、上記第１の実施の形態の場
合と同様に、表示素子１１１において一連の機能（画像
データの記録等）を実行することが可能となる。なお、
表示素子１１１を駆動させる際、上記した配線（ゲート
線Ｇ１，データ線Ｄ１）以外の他の配線（ゲート線Ｇ
２，データ線Ｄ２等）の電位は、例えば０Ｖとする。

【０１１３】この表示装置は、例えば、上記第１の実施
の形態において説明した表示素子の製造方法を反復し、
１の下地部１０上に複数のメモリトランジスタ２０およ
び液晶パネル３０をマトリックス状に配列させることに
より製造可能である。なお、データ線およびゲート線の
それぞれの形成材料および形成方法等は、例えば、上記
第１の実施の形態におけるソース電極１１およびメモリ
用制御電極１８の場合と同様である。

【０１１４】本実施の形態に係る表示装置では、上記第
１の実施の形態において示したメモリ機能を有する複数
の表示素子により構成されるようにしたので、メモリ装
置等の周辺機器を別途付設することなくレジューム機能
を有することとなる。このため、表示装置の製造コスト
を削減することができる。また、上記した周辺機器と表
示装置とを接続させるための複雑な配線接続工程等が不
要となるため、表示装置の製造に係る製造工程数を削減
し、製造時間を短縮することができる。

【０１１５】［第５の実施の形態］次に、図２１〜図２
３を参照して、本発明の第５の実施の形態に係る表示装
置について説明する。なお、以下では、例えば、上記第
２の実施の形態における表示素子を複数集積して表示装
置を構成するものとする。

【０１１６】図２１は、表示素子を集積した表示装置の
平面構造を表すものであり、図２２は、図２１における
Ｂ−Ｂ線に沿った矢視断面構造を表すものである。ま
た、図２３は、図２１に示した表示装置の回路構成を表
すものである。図２１では、マトリックス状に配列され
た複数の表示素子（図２３参照）のうち、例えば４つの
表示素子２１１，２１２，２２１，２２２を示してい
る。図２１〜図２３において、上記第２の実施の形態に
おける構成要素と同一の構成要素については同一の符号
を付すものとし、これらの要素に関する詳細な説明は、
適宜省略する。

【０１１７】表示素子２１１における選択トランジスタ
５０ａのうち、上記第２の実施の形態においてソース電
極５１が配設されていた領域には、データ線Ｄ１１が配
設されている。このデータ線Ｄ１１は、例えば、「列」
方向に延在しており、同一の「列」に配列されている表
示素子２１１以外の他の複数の表示素子（表示素子２２
１等）もまたデータ線Ｄ１１を介して配設されている。

【０１１８】また、上記第２の実施の形態において選択
用制御電極５７が配設されていた領域には、選択用制御
電極５７と同様の機能を有するゲート線Ｇ１１が配設さ
れている。ゲート線Ｇ１１の一部は、例えば、「行」方
向に延在しており、同一の「行」に配設されている表示
素子２１１以外の他の複数の表示素子（表示素子２１２
等）もまたゲート線Ｇ１１を介して配設されている。

【０１１９】表示素子２１１におけるメモリトランジス
タ５０ｂのうち、上記第２の実施の形態においてメモリ
用制御電極１８が配設されていた領域には、メモリ用制
御電極１８と同様の機能を有するワード線Ｗ１１が配設
されている。このワード線Ｗ１１の一部は、例えば、
「行」方向に延在しており、同一の「行」に配設されて
いる表示素子２１１以外の他の複数の表示素子（表示素
子２１２等）もまたワード線Ｗ１１を介して配設されて
いる。

【０１２０】なお、表示素子２１２以外の他の複数の表
示素子（２１２，２２１，２２２等）もまた、表示素子
２１２の場合と同様に複数の各種配線（データ線Ｄ１
１，Ｄ１２，ゲート線Ｇ１１，Ｇ１２，ワード線Ｗ１
１，Ｗ１２）を介して配設されている。各表示素子にお
ける上記以外の構造は、上記第２の実施の形態の場合
（図１１参照）と同様である。

【０１２１】この表示装置では、図２１に示したよう
に、例えば、データ線と、ゲート線およびワード線のそ
れぞれとが直交するように各配線が配設されている。選
択トランジスタ５０ａ、メモリトランジスタ５０ｂおよ
び液晶パネル６０を含んで構成される１の表示素子が、
画像を構成する「一画素」に相当する。

【０１２２】このような構成を有する表示装置におい
て、例えば、表示素子２１１のみを駆動させる場合に
は、上記第２の実施の形態において説明した表示素子の
作用のうち、「選択用制御電極５７」を「ゲート線Ｇ１
１」に置き換え、「メモリ用制御電極１８」を「ワード
線Ｗ１１」に置き換え、「第３の不純物領域５３」を
「データ線Ｄ１１」に置き換え、各配線に対して電位を
印加するようにする。これにより、上記第２の実施の形
態の場合と同様に、表示素子２１１において一連の機能
（画像データの記録等）を実行することが可能となる。
なお、表示素子２１１を駆動させる際、上記した配線
（ゲート線Ｇ１１，ワード線Ｗ１１，データ線Ｄ１１）
以外の他の配線（ゲート線Ｇ１２，ワード線Ｗ１２，デ
ータ線Ｄ１２等）の電位は、例えば０Ｖとする。

【０１２３】この表示装置は、例えば、上記第２の実施
の形態において説明した表示素子の製造方法を反復し、
１の下地部１０上に複数の選択トランジスタ５０ａ、メ
モリトランジスタ５０ｂおよび液晶パネル６０をマトリ
ックス状に配列させることにより製造可能である。な
お、データ線、ゲート線およびワード線のそれぞれの形
成材料および形成方法等は、例えば、上記第２の実施の
形態におけるソース電極５１、選択用制御電極５７およ
びメモリ用制御電極１８の場合と同様である。

【０１２４】本実施の形態に係る表示装置では、上記第
２の実施の形態において示した選択トランジスタ５０ａ
およびメモリトランジスタ５０ｂを有する複数の表示素
子により構成されるようにしたので、画像表示を目的と
して印加するゲート電位および画像記録を目的として印
加するゲート電位をそれぞれ独立に制御することができ
る。

【０１２５】［第６の実施の形態］次に、図２４〜図２
６を参照して、本発明の第６の実施の形態に係る表示装
置について説明する。

【０１２６】本実施の形態の表示装置は、例えば、上記
第５の実施の形態において示したゲート線の配設位置お
よびワード線の延在方向を変更したものである。

【０１２７】図２４は、表示素子を集積した表示装置の
平面構造を表すものであり、図２５は、図２４における
Ｃ−Ｃ線に沿った矢視断面構造を表すものである。ま
た、図２６は、図２４に示した表示装置の回路構成を表
すものである。図２４では、マトリックス状に配列され
た複数の表示素子（図２６参照）のうち、例えば４つの
表示素子３１１，３１２，３２１，３２２を示してい
る。なお、図２４〜図２６において、上記第５の実施の
形態における構成要素と同一の構成要素については同一
の符号を付すものとし、これらの要素に関する詳細な説
明は、適宜省略する。

【０１２８】この表示装置では、図２５に示したよう
に、分離絶縁膜５８と液晶パネル６０との間の領域に層
間絶縁膜８０が配設されている。表示素子３１１では、
分離絶縁膜５８上にワード線Ｗ２１が配設されており、
その一部は分離絶縁膜５８を貫通してメモリ用制御電極
１８と電気的に接続されている。このワード線Ｗ２１
は、上記第５の実施の形態におけるワード線Ｗ１１に対
応するものであり、例えば、データ線Ｄ１１に対して平
行になるように、すなわち、「列」方向に延在するよう
に配設されている。図２４に示したように、表示素子３
１１と同一の「列」に配設されている他の複数の表示素
子（表示素子３２１等）はワード線Ｗ２１を介して配設
されている。なお、表示素子３１２と同一の「列」に配
設されている他の複数の表示素子（表示素子３２２等）
もまた、表示素子３１１等の場合と同様にワード線Ｗ２
２を介して配設されている。なお、ワード線Ｗ２１およ
び層間絶縁膜８０のそれぞれの形成材料および形成方法
等は、例えば、データ線Ｄ１１および分離絶縁膜５８の
場合と同様である。

【０１２９】ゲート線Ｇ２１，Ｇ２２は、上記第５の実
施の形態におけるゲート線Ｇ１１，Ｇ１２に対応するも
のである。図２４に示したように、ゲート線Ｇ２１，Ｇ
２２は、例えば、ゲート線Ｇ１１，Ｇ１２が図２１中に
おける選択トランジスタ５０ａの下側の領域に配設され
ていた上記第５の実施の形態の場合とは異なり、選択ト
ランジスタ５０ａの上側の領域に配設されている。

【０１３０】このように、表示装置を構成する各種配線
（例えば、ワード線Ｗ２１，ゲート線Ｇ２１等）の配設
位置および延在方向等を変更した場合においても、上記
第５の実施の形態の場合と同様の効果を得ることができ
る。なお、各種配線の配設位置および延在方向等は、必
ずしも上記した場合に限られるものではなく、回路設計
等に応じて自由に変更することが可能である

【０１３１】［第７の実施の形態］次に、図２７〜図２
９を参照して、本発明の第７の実施の形態に係る表示装
置について説明する。なお、以下では、例えば、上記第
３の実施の形態における表示素子と同様の構造を有する
複数の表示素子を集積して表示装置を構成するものとす
る。

【０１３２】図２７は、表示素子を集積した表示装置の
平面構造を表すものであり、図２８は、図２７における
Ｄ−Ｄ線に沿った矢視断面構造を表すものである。ま
た、図２９は、図２７に示した表示装置の回路構成を表
すものである。図２７では、マトリックス状に配列され
た複数の表示素子（図２９参照）のうち、例えば４つの
表示素子４１１，４１２，４２１，４２２を示してい
る。図２７〜図２９において、上記第３の実施の形態に
おける構成要素と同一の構成要素については同一の符号
を付すものとし、これらの要素に関する詳細な説明は、
適宜省略する。

【０１３３】表示素子４１１におけるメモリトランジス
タ５０ｄのうち、上記第３の実施の形態においてメモリ
用補助電極７１が配設されていた領域には、メモリ用補
助電極７１と同様の機能を有する下側ワード線ＷＬ３１
が配設されている。この下側ワード線ＷＬ３１は、例え
ば、「列」方向に延在しており、同一の「列」に配設さ
れている表示素子４１１以外の他の複数の表示素子（表
示素子４２１等）もまた下側ワード線ＷＬ３１を介して
配設されている。この下側ワード線ＷＬ３１の形成材料
および形成方法等は、例えば、メモリ用補助電極７１の
場合と同様である。なお、表示素子４１２と同一の
「列」に配設されている他の複数の表示素子（表示素子
４２２等）もまた、表示素子４１１の場合と同様に下側
ワード線ＷＬ３２を介して構成されている。

【０１３４】表示素子４１１のうち、メモリトランジス
タ５０ｄにおける上側ワード線ＷＵ３１、選択トランジ
スタ５０ｃにおけるデータ線Ｄ３１およびゲート線Ｇ３
１のそれぞれは、例えば、上記第５の実施の形態におけ
るデータ線Ｄ１１、ゲート線Ｇ１１およびワード線１１
のそれぞれと同様の構造的特徴および機能等を有するも
のである。すなわち、表示素子４１１以外の他の複数の
表示素子（表示素子４１２，４２１，４２２等）は、表
示素子４１１の場合と同様に、各種配線（上側ワード線
ＷＵ３１，ＷＵ３２等，データ線Ｄ３１，Ｄ３２等，ゲ
ート線Ｇ３１，Ｇ３２等）を介して配設されている。

【０１３５】各表示素子における上記以外の構造は、上
記第３の実施の形態の場合（図１７参照）と同様であ
る。

【０１３６】このような構成を有する表示装置におい
て、例えば、表示素子４１１のみを駆動させる場合に
は、上記第３の実施の形態において説明した表示素子の
作用のうち、「選択用制御電極５７」を「ゲート線Ｇ３
１」に置き換え、「メモリ用制御電極１８」を「上側ワ
ード線ＷＵ３１」に置き換え、「メモリ用補助電極７
１」を「下側ワード線ＷＬ３１」に置き換え、「第３の
不純物領域５３」を「データ線Ｄ３１」に置き換え、各
配線に対して電位を印加するようにする。これにより、
上記第３の実施の形態の場合と同様に、表示素子４１１
において一連の機能（画像データの記録等）を実行する
ことが可能となる。なお、表示素子４１１を駆動させる
際、上記した各配線以外の他の全ての配線（ゲート線Ｇ
３２等，上側ワード線ＷＵ３２等，下側ワード線ＷＬ３
２等，データ線Ｄ３２等）の電位は、例えば０Ｖとす
る。

【０１３７】この表示装置は、例えば、上記第３の実施
の形態において説明した表示素子の製造方法を反復し、
１の下地部１０上に複数の選択トランジスタ５０ｃ、メ
モリトランジスタ５０ｄおよび液晶パネル６０をマトリ
ックス状に配列させることにより製造可能である。

【０１３８】本実施の形態に係る表示装置では、上記第
３の実施の形態において示した複数の表示素子により構
成され、「画像データの読み出し」時において、各表示
素子における下側ワード線（例えば、下側ワード線ＷＬ
３１等）に対して電位が印加されるようにしたので、意
図しない画像データの記録や消去が抑制され、記録画像
を正確に再現することができる。

【０１３９】以上、各実施の形態を挙げて本発明を説明
したが、本発明は上記各実施の形態に限定されるもので
はなく、種々変形可能である。例えば、上記の各実施の
形態では、基板１上に絶縁膜２，３を順次積層して下地
部１０を構成するようにしたが、基板１上に絶縁膜２
（窒化珪素）または絶縁膜３（二酸化珪素）のいずれか
一方のみを形成して下地部１０を構成するようにしても
よい。あるいは、例えば、基板１上に酸化窒化珪素より
なる絶縁膜を形成して下地部１０を構成するようにして
もよい。なお、下地部１０としては、メモリトランジス
タ等を形成する際の下地となり得るものであればどのよ
うなものでもよく、例えば、適宜な基板の上に任意の半
導体素子を介して形成された絶縁膜を下地部として用い
るようにしてもよい。

【０１４０】また、上記各実施の形態では、メモリ用伝
導領域１２、第１の不純物領域１３、第２の不純物領域
１４、選択用伝導領域５２、第３の不純物領域５３、第
４の不純物領域５４および第５の不純物領域５５のそれ
ぞれを多結晶シリコンまたは非晶質シリコンにより構成
するようにしたが、必ずしもこれに限られるものではな
い。例えば、上記の各部位を多結晶シリコンと非晶質シ
リコンとの複合体などにより構成するようにしてもよい
し、シリコン以外の材料（例えばゲルマニウム等）によ
り構成するようにしてもよいし、または化合物半導体
（例えばシリコン・ゲルマニウムやガリウム砒素（Ｇａ
Ａｓ）等）により構成するようにしてもよい。

【０１４１】また、上記各実施の形態では、トンネル絶
縁膜１５を酸化膜により構成するようにしたが、必ずし
もこれに限られるものではなく、例えば、窒化膜や酸化
窒化膜により構成するようにしてもよい。窒化膜よりな
るトンネル絶縁膜１５は、例えば、アンモニア（Ｎ
Ｈ₃ ）または窒素（Ｎ₂ ）を交流電磁場中に導入して窒
素原子（Ｎ）を含む電離気体を生成したのち、この電離
気体中に半導体層１００を曝すことにより形成可能とな
る。一方、酸化窒化膜よりなるトンネル絶縁膜１５は、
例えば、一酸化二窒素（Ｎ₂ Ｏ）を交流電磁場中に導入
して酸素原子と窒素原子とを含む電離気体を生成したの
ち、この電離気体中に半導体層１００を曝すことにより
形成可能となる。

【０１４２】また、上記各実施の形態では、エネルギー
ビームを照射してトンネル絶縁膜１５を加熱することに
より、トンネル絶縁膜１５中の構造欠陥を減少させるよ
うにしたが、必ずしもこれに限られるものではない。ト
ンネル絶縁膜１５に対する加熱方法としては、上記した
エネルギービームの照射の他、例えば、ランプやヒータ
等の加熱機器を用いるようにしてもよい。ただし、トン
ネル絶縁膜を加熱する際には、基板１が変形しないよう
な温度領域を選択して過熱処理を行うようにするのが好
ましい。

【０１４３】また、上記第３の実施の形態（図１７参
照）では、メモリ用伝導領域１２とメモリ用制御電極１
８との間の領域に蓄積領域１６が配設されるようにした
が、必ずしもこれに限られるものではなく、例えば、メ
モリ用伝導領域１２とメモリ用補助電極７１との間の領
域に蓄積領域１６が配設されるようにしてもよい。この
ような構成を有する表示素子においても、上記第３の実
施の形態の場合と同様の作用および効果を得ることがで
きる。もちろん、この蓄積領域１６の配設位置を変更さ
せた表示素子を複数用いて表示装置を構成するようにし
てもよい。

【０１４４】

【発明の効果】以上説明したように、請求項１ないし請
求項２３のいずれか１項に記載の表示素子または請求項
２４ないし請求項２９のいずれか１項に記載の表示素子
の製造方法によれば、駆動部が、伝導領域から遷移され
た電荷を蓄積する蓄積領域を備えるようにしたので、蓄
積領域の内部に電荷が蓄積されることにより、表示素子
自体において画像データの記録が行われる。これによ
り、メモリ装置等の周辺機器が不要となるため、表示素
子の製造コストを削減することができると共に、製造時
間を短縮することができる。

【０１４５】特に、請求項５記載の表示素子または請求
項２９記載の表示素子の製造方法によれば、下地部と伝
導領域との間の領域に配設された補助電極を備えるよう
にしたので、「画像データの読み出し」時において補助
電極に対して電位が印加されることにより、伝導領域〜
蓄積領域間における電位変化が抑制され、この電位変化
に起因する電荷の移動が抑制される。このため、意図し
ない画像データの書き込みや消去を抑制し、記録された
画像データを正確に読み出すことができる。

【０１４６】また、請求項７記載の表示素子によれば、
補助絶縁膜の厚みが制御絶縁膜の厚みよりも小さくなる
ようにしたので、補助電極に対して印加する電位を制御
電極に対して印加する電位よりも小さくすることができ
る。このため、メモリ素子を駆動させるための消費電力
を減少させることができる。

【０１４７】また、請求項１０記載の表示素子によれ
ば、蓄積領域が分散された複数の微粒子を含んで構成さ
れるようにしたので、電荷のリークに起因する意図しな
い「画像データの消去」を抑制し、記録された画像デー
タを長期に渡って安定的に保存することができる。

【０１４８】また、請求項１５記載の表示素子によれ
ば、伝導領域の厚みが０．０１μｍ以上０．１μｍ以下
の範囲内であるようにしたので、適正に結晶化された非
単結晶シリコンよりなる伝導領域を備えた高性能のメモ
リ素子を構成することができる。

【０１４９】また、請求項２５ないし請求項２７のいず
れか１項に記載の表示素子の製造方法によれば、半導体
層を酸素原子および窒素原子のうちの少なくとも一方を
含む電離気体に曝すことによりトンネル絶縁膜を形成す
るようにしたので、比較的低い温度条件下においてトン
ネル絶縁膜を形成することが可能となる。このため、ト
ンネル絶縁膜の形成を容易化することができると共に、
下地部の形成材料として比較的耐熱特性が低く、かつ安
価な材料を用いることができる。

【０１５０】また、請求項２６または請求項２７に記載
の表示素子の製造方法によれば、トンネル絶縁膜を形成
したのち、このトンネル絶縁膜に対してエネルギービー
ムを照射するようにしたので、下地部の温度を高くする
ことなく、トンネル絶縁膜およびトンネル絶縁膜とメモ
リ用伝導領域との間の界面における構造欠陥を低減させ
ることができる。このため、比較的低い温度条件下にお
いてトンネル絶縁膜を形成した場合においても、上記の
構造欠陥に起因する電荷のリークを防止し、記録された
画像データを長期に渡って安定的に保存することができ
る。

【０１５１】また、請求項３０記載の表示装置によれ
ば、本発明の複数の表示素子により構成されるようにし
たので、メモリ装置等の周辺機器を必要とせずに画像デ
ータの記録を有することとなる。これにより、表示装置
の製造コストを削減することができると共に、製造時間
を短縮することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る表示素子の構
成を説明するための断面図である。

【図２】本発明の第１の実施の形態に係る表示素子の製
造方法における一工程を説明するための断面図である。

【図３】図２に続く工程を説明するための断面図であ
る。

【図４】図３に続く工程を説明するための断面図であ
る。

【図５】図４に続く工程を説明するための断面図であ
る。

【図６】図５に続く工程を説明するための断面図であ
る。

【図７】本発明の第１の実施の形態に係る表示素子の製
造方法に関する変形例を説明するための断面図である。

【図８】図７に続く工程を説明するための断面図であ
る。

【図９】本発明の第１の実施の形態に係る表示素子の構
造に関する変形例を説明するための断面図である。

【図１０】本発明の第１の実施の形態に係る表示素子の
構造に関する他の変形例を説明するための断面図であ
る。

【図１１】本発明の第２の実施の形態に係る表示素子の
構成を説明するための断面図である。

【図１２】本発明の第２の実施の形態に係る表示素子の
製造方法における一工程を説明するための断面図であ
る。

【図１３】図１２に続く工程を説明するための断面図で
ある。

【図１４】図１３に続く工程を説明するための断面図で
ある。

【図１５】図１４に続く工程を説明するための断面図で
ある。

【図１６】本発明の第２の実施の形態に係る表示素子の
構造に関する変形例を説明するための断面図である。

【図１７】本発明の第３の実施の形態に係る表示素子の
構成を説明するための断面図である。

【図１８】本発明の第４の実施の形態に係る表示装置の
構成を説明するための平面図である。

【図１９】図１８に示した表示装置のＡ−Ａ線に沿った
断面図である。

【図２０】図１８に示した表示装置の回路構成を説明す
るための回路図である。

【図２１】本発明の第５の実施の形態に係る表示装置の
構成を説明するための平面図である。

【図２２】図２１に示した表示装置のＢ−Ｂ線に沿った
断面図である。

【図２３】図２１に示した表示装置の回路構成を説明す
るための回路図である。

【図２４】本発明の第６の実施の形態に係る表示装置の
構成を説明するための平面図である。

【図２５】図２４に示した表示装置のＡ−Ａ線に沿った
断面図である。

【図２６】図２４に示した表示装置の回路構成を説明す
るための回路図である。

【図２７】本発明の第７の実施の形態に係る表示装置の
構成を説明するための平面図である。

【図２８】図２７に示した表示装置のＡ−Ａ線に沿った
断面図である。

【図２９】図２７に示した表示装置の回路構成を説明す
るための回路図である。

【符号の説明】

１…基板、２，３…絶縁膜、１０…下地部、１１，５１
…ソース電極、１２…メモリ用伝導電極、１３…第１の
制御絶縁膜、１４…第２の不純物領域、１５…トンネル
絶縁膜、１６…蓄積領域、１６Ｂ…半導体微粒子、１
７，５６…制御絶縁膜、１８…メモリ用制御電極、２
０，５０ｂ，５０ｄ…メモリトランジスタ、２１，４
１，６１…駆動電極、２２，６２…保護膜、２３，４
４，６３…対向電極、２４，６４…液晶、３０，６０…
液晶パネル、４０…発光パネル、４２…発光層、４３…
電荷輸送層、４５…ｐ型半導体、４６…ｎ型半導体、５
０ａ，５０ｃ…選択トランジスタ、５２…選択用制御電
極、５３…第３の不純物領域、５４…第４の不純物領
域、５５…第５の不純物領域、５７…選択用制御電極、
５８…分離絶縁膜、７１…メモリ用補助電極、７２…補
助絶縁膜、８０…層間絶縁膜、１００…半導体層、１１
１，１１２，１２１，１２２，２１１，２１２，２２
１，２２２, ３１１，３１２，３２１，３２２，４１
１，４１２，４２１，４２２…表示素子、Ｄ１，Ｄ２，
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，Ｄ３１，Ｄ３２…デ
ータ線、Ｇ１，Ｇ２，Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２
２，Ｇ３１，Ｇ３２…ゲート線、Ｉ…不純物、Ｗ１１，
Ｗ１２，Ｗ２１，Ｗ２２…ワード線、ＷＵ３１，ＷＵ３
２…上側ワード線、ＷＬ３１，ＷＬ３２…下側ワード
線。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 27/10 ４３４ ５Ｆ１１０ 27/115 29/78 ３７１ 29/788 ６１２Ｂ 29/792 Ｆターム(参考） 2H090 JB02 JB03 2H092 JA21 JA24 JA33 JA36 JA40 JA41 JB13 JB21 JB69 KA04 KA05 KA08 KA10 KA18 KB11 KB25 MA05 MA08 MA18 MA23 MA27 MA30 5C094 AA22 AA33 AA43 AA44 AA54 BA03 BA09 BA23 BA27 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 5F001 AA11 AB02 AC01 AD12 AD41 AD70 AG12 AG21 5F083 EP17 EP22 EP42 ER03 ER14 PR21 PR36 5F110 AA04 AA16 AA17 BB02 BB08 CC10 DD01 DD02 DD03 DD13 DD14 EE02 EE03 EE04 EE09 EE44 EE45 FF02 FF03 FF04 FF09 FF23 FF28 FF29 FF36 GG02 GG13 GG15 GG25 GG43 GG44 HJ01 HJ13 HJ23 HK02 HK03 HK04 HK07 HK33 NN02 NN23 NN24 NN34 NN35 NN62 NN71 PP03 PP29 QQ11

Claims (30)

【特許請求の範囲】
1. 【請求項１】 画像を表示するための表示部と、この表
   示部を駆動させるための駆動部とを有し、前記表示部お
   よび前記駆動部が１の下地部上に配設された表示素子で
   あって、 前記駆動部が、 半導体よりなる伝導領域と、 この伝導領域に隣接して配設された第１の不純物領域
   と、 この第１の不純物領域と離間されると共に、前記伝導領
   域に隣接して配設された第２の不純物領域と、 前記伝導領域を挟んで前記下地部の配設領域と反対側の
   領域に配設された制御電極と、 この制御電極と前記伝導領域との間の領域に配設され、
   前記伝導領域から遷移された電荷を蓄積する蓄積領域
   と、 この蓄積領域と前記伝導領域との間の領域に配設された
   トンネル絶縁膜と、 前記制御電極と前記蓄積領域との間の領域に配設された
   制御絶縁膜とを備えたことを特徴とする表示素子。
2. 【請求項２】 前記下地部は、所定の材料よりなる基板
   と、この基板の表面を覆うように配設された下地絶縁膜
   とを含んで構成されるものであることを特徴とする請求
   項１記載の表示素子。
3. 【請求項３】 前記基板は、石英、ガラスまたは樹脂の
   いずれかを含む材料よりなるものであることを特徴とす
   る請求項２記載の表示素子。
4. 【請求項４】 前記下地絶縁膜は、窒化珪素および二酸
   化珪素のうちの少なくとも一方を含む材料よりなるもの
   であることを特徴とする請求項２記載の表示素子。
5. 【請求項５】 さらに、 前記下地部と前記伝導領域との間の領域に配設された補
   助電極と、 この補助電極と前記伝導領域との間の領域に配設された
   補助絶縁膜とを備えたことを特徴とする請求項１記載の
   表示素子。
6. 【請求項６】 前記制御電極および前記補助電極のうち
   の少なくとも一方は、前記蓄積領域の内部に蓄積された
   電荷量および前記伝導領域の伝導度を制御するものであ
   ることを特徴とする請求項５記載の表示素子。
7. 【請求項７】 前記補助絶縁膜の厚みは、前記制御絶縁
   膜の厚みよりも小さくなっていることを特徴とする請求
   項５記載の表示素子。
8. 【請求項８】 前記制御電極および前記補助電極の双方
   は、金属、多結晶シリコンまたは非晶質シリコンのいず
   れかを含む材料よりなるものであることを特徴とする請
   求項５記載の表示素子。
9. 【請求項９】 前記トンネル絶縁膜、前記制御絶縁膜お
   よび前記補助絶縁膜のそれぞれは、二酸化珪素、窒化ケ
   イ素またはシリコンと酸素と窒素との化合物のいずれか
   を含む材料よりなるものであることを特徴とする請求項
   ５記載の表示素子。
10. 【請求項１０】 前記蓄積領域は、分散された複数の微
    粒子を含んで構成されるものであることを特徴とする請
    求項１記載の表示素子。
11. 【請求項１１】 前記微粒子は、シリコンまたはゲルマ
    ニウムのいずれかを含む半導体、金属または窒化珪素の
    いずれかを含む材料よりなるものであることを特徴とす
    る請求項１０記載の表示素子。
12. 【請求項１２】 前記伝導領域、前記第１の不純物領域
    および第２の不純物領域のそれぞれは、非単結晶半導体
    を含む材料よりなるものであることを特徴とする請求項
    １記載の表示素子。
13. 【請求項１３】 前記伝導領域、前記第１の不純物領域
    および第２の不純物領域のうちの少なくとも１は、多結
    晶シリコンを含む材料よりなるものであることを特徴と
    する請求項１２記載の表示素子。
14. 【請求項１４】 前記伝導領域、前記第１の不純物領域
    および第２の不純物領域のうちの少なくとも１は、非晶
    質シリコンを含む材料よりなるものであることを特徴と
    する請求項１２記載の表示素子。
15. 【請求項１５】 前記伝導領域の厚みは、０．０１μｍ
    以上０．１μｍ以下の範囲内であることを特徴とする請
    求項１記載の表示素子。
16. 【請求項１６】 前記制御電極および前記第１の不純物
    領域の双方に対して正の電位が印加されることにより、
    前記蓄積領域内の電荷量が増加して画像データの記録が
    行われ、 前記制御電極に対して正の電位が印加され、前記蓄積領
    域に電荷が蓄積されている場合には前記伝導領域が導通
    しないが、前記蓄積領域に電荷が蓄積されていない場合
    には前記伝導領域が導通することにより、この前記伝導
    領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して負の電位が印加されると共に前記
    第２の不純物領域に対して正の電位が印加されることに
    より、前記蓄積領域内の電荷量が減少して画像データの
    消去が行われることを特徴とする請求項１記載の表示素
    子。
17. 【請求項１７】 記制御電極および前記第１の不純物領
    域の双方に対して負の電位が印加されることにより、前
    記蓄積領域内の電荷量が増加して画像データの記録が行
    われ、 前記制御電極に対して負の電圧が印加され、前記蓄積領
    域に電荷が蓄積されている場合には前記伝導領域が導通
    しないが、前記蓄積領域に電荷が蓄積されていない場合
    には前記伝導領域が導通することにより、この前記伝導
    領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して正の電位が印加されると共に前記
    第２の不純物領域に対して負の電位が印加されることに
    より、前記蓄積領域内の電荷量が減少して画像データの
    消去が行われることを特徴とする請求項１記載の表示素
    子。
18. 【請求項１８】 前記制御電極および前記第１の不純物
    領域の双方に対して正の電位が印加されることにより、
    前記蓄積領域内の電荷量が増加して画像データの記録が
    行われ、 前記補助電極に対して正の電位が印加され、前記蓄積領
    域に電荷が蓄積されている場合には前記伝導領域が導通
    しないが、前記蓄積領域に電荷が蓄積されていない場合
    には前記伝導領域が導通することにより、この前記伝導
    領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して負の電位が印加されると共に前記
    第２の不純物領域に対して正の電位が印加されることに
    より、前記蓄積領域内の電荷量が減少して画像データの
    消去が行われることを特徴とする請求項５記載の表示素
    子。
19. 【請求項１９】 前記制御電極および前記第１の不純物
    領域の双方に対して負の電位が印加されることにより、
    前記蓄積領域内の電荷量が増加して画像データの記録が
    行われ、 前記補助電極に対して負の電位が印加され、前記蓄積領
    域に電荷が蓄積されている場合には前記伝導領域が導通
    しないが、前記蓄積領域に電荷が蓄積されていない場合
    には前記伝導領域が導通することにより、この前記伝導
    領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して正の電位が印加されると共に前記
    第２の不純物領域に対して負の電位が印加されることに
    より、前記蓄積領域内の電荷量が減少して画像データの
    消去が行われることを特徴とする請求項５記載の表示素
    子。
20. 【請求項２０】 前記表示部は、液晶分子の配向変化を
    利用して画像を表示するものであることを特徴とする請
    求項１記載の表示素子。
21. 【請求項２１】 前記表示部は、発光ダイオードを利用
    して画像を表示するものであることを特徴とする請求項
    １記載の表示素子。
22. 【請求項２２】 前記表示部は、有機エレクトロルミネ
    センスを利用して画像を表示するものであることを特徴
    とする請求項１記載の表示素子。
23. 【請求項２３】 前記表示部は、レーザダイオードを利
    用して画像を表示するものであることを特徴とする請求
    項１記載の表示素子。
24. 【請求項２４】 画像を表示するための表示部と、この
    表示部を駆動させるための駆動部とを有し、前記表示部
    および前記駆動部が１の下地部上に配設された表示素子
    の製造方法であって、 前記駆動部を形成する工程が、 前記下地部の上方領域に半導体よりなる伝導領域を形成
    する工程と、 この伝導領域に隣接するように第１の不純物領域を形成
    する工程と、 この第１の不純物領域と離間されると共に前記伝導領域
    に隣接するように第２の不純物領域を形成する工程と前
    記伝導領域上にトンネル絶縁膜を形成する工程と、 このトンネル絶縁膜上に分散された複数の微粒子よりな
    る蓄積領域を形成する工程と、 この蓄積領域上に制御絶縁膜を形成する工程と、 この制御絶縁膜上に制御電極を形成する工程と、 を含むことを特徴とする表示素子の製造方法。
25. 【請求項２５】 前記伝導領域の前準備層である半導体
    層を酸素原子（Ｏ）および窒素原子（Ｎ）のうちの少な
    くとも一方を含む電離気体中に曝すことにより前記トン
    ネル絶縁膜を形成することを特徴とする請求項２４記載
    の表示素子の製造方法。
26. 【請求項２６】 さらに、 前記トンネル絶縁膜を形成したのち、前記半導体層の表
    面を加熱する工程を含むことを特徴とする請求項２５記
    載の表示素子の製造方法。
27. 【請求項２７】 エネルギービームを照射することによ
    り前記半導体層の表面を加熱することを特徴とする請求
    項２６記載の表示素子の製造方法。
28. 【請求項２８】 気相成長法、スパッタリング法または
    真空蒸着法のいずれかを用いて、前記トンネル絶縁膜に
    対する被覆率が１よりも小さくなるように前記蓄積領域
    を形成することを特徴とする請求項２４記載の表示素子
    の製造方法。
29. 【請求項２９】 さらに、 前記下地部上またはその一部に設けられた凹部に補助電
    極を形成する工程と、 この補助電極上に補助絶縁膜を形成する工程とを含むこ
    とを特徴とする請求項２４記載の表示素子の製造方法。
30. 【請求項３０】 画像を表示するための表示部と、この
    表示部を駆動させるための駆動部とを有する複数の表示
    素子が１の下地部上に配列された表示装置であって、 各表示素子における前記駆動部が、 半導体よりなる伝導領域と、 この伝導領域に隣接して配設された第１の不純物領域
    と、 この第１の不純物領域と離間されると共に、前記伝導領
    域に隣接して配設された第２の不純物領域と、 前記伝導領域を挟んで前記下地部の配設領域と反対側の
    領域に配設された制御電極と、 この制御電極と前記伝導領域との間の領域に配設され、
    前記伝導領域から遷移された電荷を蓄積する蓄積領域
    と、 この蓄積領域と前記伝導領域との間の領域に配設された
    トンネル絶縁膜と、 前記制御電極と前記蓄積領域との間の領域に配設された
    制御絶縁膜とを備えたことを特徴とする表示装置。