JP2001522188A - 電気通信システムにおける方法及び装置 - Google Patents
電気通信システムにおける方法及び装置Info
- Publication number
- JP2001522188A JP2001522188A JP2000519507A JP2000519507A JP2001522188A JP 2001522188 A JP2001522188 A JP 2001522188A JP 2000519507 A JP2000519507 A JP 2000519507A JP 2000519507 A JP2000519507 A JP 2000519507A JP 2001522188 A JP2001522188 A JP 2001522188A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- cartesian
- signal
- control
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 100
- 230000010363 phase shift Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 3
- 238000010079 rubber tapping Methods 0.000 claims 3
- 230000032683 aging Effects 0.000 abstract description 5
- 238000012937 correction Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 238000009795 derivation Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 101150015163 GPA3 gene Proteins 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 241000439007 Gaius Species 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/08—Modifications of modulator to linearise modulation, e.g. by feedback, and clearly applicable to more than one type of modulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
- H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
- H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3294—Acting on the real and imaginary components of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/345—Negative-feedback-circuit arrangements with or without positive feedback using hybrid or directional couplers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/57—Separate feedback of real and complex signals being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3231—Adaptive predistortion using phase feedback from the output of the main amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Feedback Control In General (AREA)
- Control Of Temperature (AREA)
- Centrifugal Separators (AREA)
- Control Of Ac Motors In General (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
な方法は相互変調を最小化するために要求されており、その1つの原因は電力増
幅器における非線形性によって発生される歪である。
ずませ及びフィードフォーワードがある。先行ひずませは主要な増幅器によって
導入された歪を逆にモデル化して増幅器の入力にて印加することによって、総計
を理想的に電力とは独立した定数にすることを意味している。
1の段階は増幅すべき各信号上の主要増幅器によって導入された歪を抽出するこ
とである。このことは誤り信号の抽出と称される。第2の段階はフィードフォー
ワード増幅器の出力にて逆位相でかつ時間合わせしたこの誤り信号を注入して、
歪を帳消しにすることである。フィードフォーワード技術の性能は正確に逆位相
で等しい振幅の回転した各信号ベクトルを加算する能力によって決まる。
346号はデカルト制御システムにおけるフィードフォーワード・リニアライザ
(feedforward lineariser)を開示している。この場合
のデカルト制御は複素デカルト相関検出とこれに続く線形デカルト・フィードバ
ック制御の組合せに言及している。
及び入力フィードバック信号間の線形送信機における初期位相関係を修正し、フ
ィードバック・ループをオープンにし(オープン・ループ)、次いで特別な注入
した各トレーニング信号から位相を計算する方法及び装置を開示している。フィ
ードバック・ループを本質的にオープンにする方法は、フィードバック・ループ
の通常の動作を中断して、システムに外乱を引き起こすという不利益な結果を有
している。この種の方法は障害となる方法として考察すべきである。何故ならば
、この種の方法はフィードバック・ループの通常の動作を中断するからである。
よる国際公開番号第94/05078号は中間周波数でデカルト・フィードバッ
ク・ループ内の位相関係を修正する方法を開示している。
は温度、構成要素のエージング及び入力電力等と共に変化する。デカルト・フィ
ードバック信号及び入力信号が位相合わせされていなければ、安定性が損なわれ
得る。安定性を保障するのにこれらの位相変化を追跡し調整することが望ましい
。
ことができ、システム・パラメータは良好な始動動作を考慮すべく修正すること
ができる。このことはオフライン校正を必要とする目立ち過ぎる位相調整器とし
て考えることができる。通常動作に対するこの種の中断は、大部分のシステム、
例えばフィードフォーワード・リニアライザの動作に対して受け入れられないも
のでなければ不都合である。また、この種の修正は制御システムの潜在的帯域幅
または速度を低減することとなる。更に、これらの修正はシステムが条件的に安
定であるという事実を変更するものではなく、従って不安定性は動作の際に依然
として起こり得る。
することにあり、この際、前記制御装置はフィードバック及び各入力信号の間の
位相のミスアライメントに関して絶体的安定性を提供する。
体的に安定なデカルト制御システム用の目立たない方法及び装置を提供すること
にある。
各フィードバック信号及び各入力信号を維持する方法及び装置を提供することに
ある。
ォーワード・リニアライザー用の方法及び装置を提供することにある。
校正をも必要としないフィードフォーワード・リニアライザーに使用する位相調
整器技術用の方法及び装置を提供することにある。
法及び装置を提供することにある。
校正をも必要としないデカルト・フィードバック送信機に使用する位相調整器技
術用の方法及び装置を提供することにある。
達成される。この発明の更なる特徴及び改良は従属項において与えられる。
プ・フィードバック制御システムを有するデカルト制御システムが提供される。
この発明による方法及び装置において、入力電力変化、温度、製造速度、構成要
素のエージング等に拘らず、位相の不一致に関して絶体的に安定なシステムが提
供される。安定性を保証するのに何らの或る一定の条件も制御システムにかける
必要がなく、システムは目立たず、かつ何らのオフライン校正も必要としない。
デカルト制御システムに位相回転器及び位相調整技術を含めることによってこの
ことが可能となる。
、より広い帯域幅、即ち、より速い制御技術を所定の安定性マージンを用いて達
成することができる。こうして、システムの帯域幅または精度を低減することな
く絶体的に安定である前記システムが提供される。
ト制御システムは減算器51,53に対する入力信号Ii,Qiを受信し、減算器
51,53はまたフィードバック信号If,Qfを受信する。各減算器は誤り信号
を発生し、これらの誤り信号は被制御位相回転器50に引き渡される。出力Ie ’,Qe’はフィルタ・ユニット54に引き渡され、このフィルタ・ユニット5 4の各出力は制御すべきシステム55に引き渡される。制御すべきシステム55
の出力はタップにつながれて、フィードバック信号If,Qfのために使用され、
前述したように減算器51,53に引き渡される。前述した構成要素はデカルト
制御システムの制御ループを形成する。
る。この制御装置16はデカルト制御システムの第1の位置T1から起こる第1
の信号i,qの受信と同様に、デカルト制御システムの第2の位置T2から起こ
る第2の信号I,Qの受信を可能にするようにデカルト制御システムの制御ルー
プに結合している。
チャートである。
信号間の位相回転を測定または推量する。このことは位置T1からの第1の信号
対i,qを受信すると共に(ステップS610)、第2の位置T2からの第2の
信号対I,Qを受信することによって達成される。この後、微分信号値Δi,Δ
q,ΔI,ΔQのセットを発生する(ステップS630)。
の位相パラメータθは第1の位置T1及び第2の位置T2の間の制御ループにお
ける位相回転を示している。ステップS640の一実施例によれば、位相パラメ
ータθは次式のように計算される。
リに記憶される(ステップS660)。
れる。ステップS680において、回転した第1の信号I’が第1の位相値φ(n ) 及び回転すべき信号Ieに応じて発生される。回転した第2の信号Q’が対応す
る方法で発生される(ステップS690)。
θを補償する目的で行われる。
及びI,Qを受信する。この後、ステップS710において、制御装置16は微
分信号値Δi,Δq及びΔI,ΔQを発生する。これらの微分信号値に応じて、
新しい推定量θが発生される。この新しい推定量θは簡略化した方法で得ること
ができ、より迅速な計算方法を考慮している。
tangent)計算を使用して計算しているのに対して、ステップS720
に従って得た簡略化した推定量は2つの乗算及び1つの減算のみを必要とする。
た方法に比してより迅速な速度で実行することができる。
第1の位相値φ(n)を検索する。しかる後、(ステップS740において)新し い推量した位相パラメータθが正の符号または負の符号を有するのかを決定する
ようにテストが実行される。ステップS720で発生した位相パラメータの符号
が正であれば、新しい位相値φ(n+1)が第1の位相値φ(n)に比して高い値に設定
される。ステップS750によれば、適切な数kラジアンを検索した位相値φ(n ) に加算することによって新しい位相値が得られる。加算すべき値kは単にラジ アンの分数であって良い。
て低い値に設定される。
繰り返される。
している。このリニアライザはこの発明の第1の実施例による3つの制御装置1
6,26,38を備えている。
:Quadrature Gain and Phase Adjuster)
の各入力を制御する。各デカルト誤り信号を生成する検出器体系は、制御装置1
6,26,38、例えば、複素デカルト相関器(Complex Cartes
ian Correlator)またはパイロット回復及び直角ダウン変換回路
(Pilot recovery and Quadrature down
conversion circuit)に先立って要求されることに留意され
たい。図示のリニアライザーには3つのQGPA:sがある。
によって示すこととする。しかしながら、幾つかの場合、例えば制御装置16,
26,38が図1によるフィードフォーワード・リニアライザーの異なる位置に
おける同様の制御装置を示すように、同様の方法で動作する各機能に対しては異
なる参照番号がある。
するように示しているが、他の実施例は当業者によって容易に理解され、制御装
置はフィードフォーワード・リニアライザーのQGPA:sのうちの1つ以上の
ものを制御するのに使用される。この発明はデジタル・システムとして述べてい
るが、発明力のある概念はアナログ部分も備えたシステムに適用し得ることは当
業者によって明瞭である。
1のQGPA3に送られる。信号を利得及び位相調整することができる第1のQ
GPA3から、パイロット発生器5で発生されたパイロット信号を挿入するパイ
ロット挿入装置4に信号が転送される。得られた信号は主電力増幅器(MPA:
main power amplifier)7に送られる。信号はMPA7で
増幅され、第1の遅延装置6で実質的に遅延されて、第1の減算器8に送られる
。入力信号Sinは第2の遅延装置10で遅延され、出力信号が減衰器装置14
で減衰されてから第2の減算器12においてこの出力信号と組み合わされる。第
2の減算器12から出力されたこの組合せ信号は第2のQGPA11に送られる
。
ルト制御信号I,Qが供給される第1の利得及びフィルタ装置40を介して制御
される。第1の制御装置16には変換装置18で実行されるパイロット回復及び
直角ダウン変換からのデカルト誤り信号Ie,Qeが供給され、この際、前記変換
装置はパイロット発生器5からパイロット信号音を受信する。第2のQGPA1
1からの出力信号は誤り電力増幅器EPA(error power ampl
ifier)13に送られ、この増幅器13において増幅され、得られた信号は
第1の減算器8に送られる。この得られた信号が供給される第1の減算器8は2
つの信号を組み合わせて、線形化した出力信号Soutを生成する。第2のQG
PA11は第1の制御装置16及びその関連する回路群と共にフィードフォーワ
ード・リニアライザのループLOOP−2を構成する。このループLOOP−2
は歪を低減または帳消しにするように機能する。
アを抑制するLOOP−1、及びリニアライザ出力信号Soutからのキャリア
を抑制するLOOP−3を備えている。(MPA出力信号からのキャリアを抑制
する)LOOP−1において、第2の遅延装置10で遅延された入力信号Sin
はそれぞれ第1の結合器20及び第2の結合器22を使用して、第2の減算器の
前後でタップにつながれる。これらのタップにつないだ信号は第1の複素デカル
ト相関器24に送られる。第1の複素デカルト相関器24はデカルト誤り信号を
生成し、これらの信号はこの発明による第2の制御装置26に供給される。第2
の制御装置26は第1のQGPA3を制御するためのデカルト制御信号を発生す
る。前記デカルト制御信号は第2の利得及びフィルタ装置42を介して第1のQ
GPA3に送られる。
において、第2の遅延装置10からの遅延された信号は第3の遅延装置28で更
に遅延されて、第3のQGPA29に送られる。この第3のQGPA29から、
信号は第3の減算器30に転送され、この減算器30において線形化した出力信
号Soutのサンプルと組み合わせられる。こうして組み合わされた信号は、パ
イロット回復及び直角ダウン変換を実行して歪取消しループLOOP−2の第1
の制御装置16に対して誤り信号を発生する変換装置18に送られる。この信号
はそれぞれ第3の結合器32及び第4の結合器34によって第3の減算器30の
前後でタップにつながれ、タップにつながれた各信号は第2のデカルト相関器3
6に送られる。この第2のデカルト相関器36において、第3の制御装置38の
ための各制御信号が発生される。この第3の制御装置38は(リニアライザー出
力信号からのキャリアを抑制する)LOOP−3の第3のQGPA29を制御す
るのに使用され、デカルト制御信号を発生する。これらのデカルト制御信号は第
3の利得及びフィルタ装置44を介して第3のQGPA29に送られる。
装置16を備えたデカルト制御システムの3つの実施例を示している。デカルト
入力及びフィードバック信号が組み合わされてデカルト誤り信号を形成し、かつ
この発明の各実施例に従って、デカルト誤り信号またはデカルト・フィードバッ
ク信号を位相シフトφだけ回転し、この結果、入力及びフィードバック信号間で
位相合わせが維持される。この回転は位相調整器52によって制御される。2つ
のセットの信号がデカルト制御システムからタップにつながれ、位相調整器に送
られる。これら2つのセットの信号がどこにタップづけにされているかに応じて
、得られる位相パラメータは制御すべきシステムを介したタップ・ポイント間の
バルク位相シフトであるか(図3)、または制御すべきシステム及び位相回転器
を介したタップ・ポイント間の微分位相シフトとなる(図2)。
252及び位相調整装置352を備えた位相調整器52とを備えている。デカル
ト誤り信号Ie及びQeは位相回転器50に挿入され、ここでこれらの誤り信号は
位相回転される。ここで、入力信号Ii,Qi及びフィードバック信号If,Qfの
減算51,53によって供給されるとすれば、デカルト誤り信号は技術上周知の
或る他の方法で(例えば、図1の変換装置18の同等物によって)供給すること
もできよう。図2Aにおいて、位相回転器50は位相調整器52の出力信号φに
よって制御される。位相回転した信号Ie’及びQe’は利得及びフィルタ装置5
4に送られる。この利得及びフィルタ装置54からの各出力信号は位相調整器5
2及び制御すべきシステム55に送られる。制御すべきシステム55からの各出
力信号はデカルト・フィードバック信号If,Qfを構成する。制御すべきシステ
ム55はここでは2つの出力を有するように示してあるが、フィードバック信号
を例えば個別の出力に供給することができよう。
16を適用する代替的方法を示しており、それらの機能は図2Aの機能と対応し
ている。図2に示す全ての実施例において、各信号は位相パラメータ導出装置2
52が微分位相シフトを推量するようにして制御すべきシステムの周囲からのタ
ップ装置T1からT6のセットによってタップにつながれている。図2において
、タップ装置T1からT6はタップ・ポイントを備えているが、図1に示すフィ
ードフォーワード・リニアライザーの実施例におけるように結合器20,22,
32,34を備えることもできる。
を実施する。この発明によれば、適応位相調整器52は、デカルト入力及びフィ
ードバック信号が位相合わせを維持するように、位相回転器50に使用される位
相シフトφを修正する。
下に図示するアルゴリズムのうちの1つを使用して位相パラメータθを計算する
。この位相パラメータθは位相値φを更新するのに位相調整装置352によって
使用される。位相値φは位相調整器52から位相回転器50に引き渡される。位
相回転器50は受信した位相値φに従って誤り信号Ie,Qeを回転させる。これ
は会話形手続きであって良い。図2に示す各実施例において、更新は次式のうち
の1つによって達成される。
て得られる。
前記技術はデカルト制御ループからタップにつながれる4つの入力信号を使用す
る(図2参照)。即ち、これは目立つことではない。従って、何らのオフライン
校正もこの発明によるシステムにおいては必要とされない。利得及びフィルタ装
置54の前からタップにつながれた2つの信号は第1のタップ信号i及びqと称
し(図2は例えばこれらの信号をタップにつなぐことができる可能な位置を示し
ている)、利得及びフィルタ装置54の後にタップにつながれた2つの信号は第
2のタップ信号I及びQと称する。この発明の実施例によれば、デカルト制御ル
ープの2つの異なる位置にタップづけされた2つのセットの信号間で計算した位
相シフトに基づく前記誤りまたはフィードバック信号のうちの何れかの位相回転
を使用して、位相合わせはデカルト入力信号及びデカルト・フィードバック信号
の間で維持される。
を受信し、4つの勾配信号Δi,Δq,ΔI及びΔQを発生する。これらの勾配
は位相パラメータθを推量するのに使用される。位相パラメータθを更に改善す
るために、結果を積分または平均する。次いで、位相パラメータθはこの場合(
図2)現在の位相φに対して加算または減算されて、位相回転器50を制御する
のに実質的に使用される新しい位相値φ(n+1)を発生する。この発明によるシス テムは、このシステムの状態、即ち、確立しているか、収束しているか、一時的
または不安定さに出くわしているかに拘らず、位相パラメータθを目立たないよ
うに引き出す。
システムにおける信号勾配の発生は技術上当業者にとって周知であり、例えば微
分器によって行うことができよう。デジタル・システムでは、このことは例えば
記憶した最後の値を減算することによって行うことができよう。
i(n)を使用することによって近似することができる。
するのに使用される。この発明の各実施例によれば、位相パラメータθは4つの
勾配信号に応じて発生される。
される(手法2)。
3)。
される。
5)。
わす。手法1及び3は線形の位相検出器機能であり、位相パラメータを発生する
のに使用することができる。手法2及び4はそれぞれ技術1及び3の近似である
。これらは絶体位相パラメータの近似を発生し、分母が零であることに関して或
る制限を以って使用することもできよう。手法5は基本的には非線形位相検出器
機能である。
装置352によって使用される前に修正を必要としても良い。例えば、タップ信
号等の飽和等の或る一定の境界条件の検出について介入を要求することができる
。
用するときに考慮に入れなければならない。例えば、手法1及び2において、分
子及び分母を調べるならば、4つの象限の全てを正確に解決することができる。
手法3,4及び5において、2つの象限のみを正確に解決することができる。何
故ならば、分母は常に正であるからである。
プ・ポイントが微分位相推定量(図1,2及び5)を発生する状況において、位
相パラメータθの基準化した量を現在の位相に加算することができる。
位相パラメータθを基準化することは必要であり得る。別の可能性は、位相φを
変更する方向を決定する位相推定量の符号を解して、kをこの変更のサイズを与
える計数逓減率として使用することである。
装置352によって使用される前に、積分(平均化)によって改善することもで
きる。
束しているか、一時的な状況に出くわしているかまたは現在不安定であるか(結
局、位相が修正されてシステムが安定に戻ったときの一時的状態)に拘らず機能
し続ける。
2Aを参照して以下の式によって表わされる動作を行う。
の他のろ波する方法も使用することができよう。アナログ回路群と共に、これら
の装置は制御システムの時定数(速度または帯域幅)を管理する。
つ以上の方法を示している。図3A,図3B及び図3Cはそれぞれこの発明の第
4,第5及び第6の実施例による制御装置103,113,123を示している
。
って制御され、各デカルト信号の位相回転を実施する。この発明の実施例によれ
ば、デカルト入力及びフィードバック信号が位相合わせを維持するように適応位
相調整器102は位相回転器50に使用される位相シフトφを修正する。
が前述した位相調整装置352とは僅かに異なって動作するという点で異なって
いる。
その近似を通して位相パラメータθを計算する。図3に示す各実施例の文脈にお
いて、以下の条件が位相パラメータ導出装置252に当てはまる。手法1(式3
)を使用した場合、何らの制限も適用されない。θが-45°から+45°の範囲
にあるとき手法2(式5)はうまく機能する。θが135°から225°の範囲
にあるとき手法2(式5)はまたうまく機能する。手法3(式6)は象限1及び
4において、即ち、−90°<θ<90°で機能する。θが−45°から+45
°の範囲にあるとき手法4(式8)は機能する。θが−45°から+45°の範
囲にあるとき手法5(式9)もまたは機能する。理解を簡略化するためにこの本
文では角度の値を度で示している。しかしながら、各計算はラジアンで行うべき
である。式(5)で得られるパラメータ値はラジアンで表わされている。同様に
、式(8)及び(9)で得られるパラメータ値はラジアンで表わされている。
て達成される。
構成される。前記技術はデカルト制御信号経路からタップにつながれた4つの入
力信号を使用する。即ち、目立つことではない。従って、何らのオフライン校正
もこの発明によるシステムにおいては必要ではない。2つの信号i及びqはタッ
プにつながれており(図3は例えばこれらの信号をタップづけにできる可能な位
置、T7,T9,T12を示している)、別の2つの信号I及びQは位置T8, T10,T11からタップにつながれている。この発明によれば、2つの異なる
位置でタップづけされている2つのセットの信号の間で計算される位相シフトに
基づく前記誤りまたはフィードバック信号のうちの何れかの位相回転を使用する
ことによって、デカルト入力信号及びデカルト・フィードバック信号の間で位相
合わせが維持される。
するのに使用される。これらの勾配は位相パラメータθを推量するのに使用され
る。位相パラメータθを更に改善するために、結果を積分または平均化すること
ができる。新しい位相値φ(n+1)は図3に関連して説明した各実施例に従って、 推量した位相パラメータθの値と等しく設定される。新しい位相値φ(n+1)は位 相回転器50を制御するために実質的に使用される。この発明によるシステムは
システムの状態に拘らず、即ち、システムが確立しているか、収束しているか、
一時的または不安定さに出くわしているかに拘らず、目立たないように位相パラ
メータθを引き出す。
は、位相調整装置552によって使用される前に修正を要求することもできる。
例えば、タップ信号等の飽和等の或る一定の境界条件について介入も要求される
。
うに、各式を使用するときに考慮しなければならない。
装置552によって使用される前に、積分(平均化)によって改善することがで
きる。
御システムの主制御ループの構成要素のうちの少なくとも1つにおける位相シフ
トをモニタするように動作する。監視制御ループは位相パラメータ発生器252
、位相値発生器352,552、位相回転器50、及びデカルト制御システムの
主制御ループの少なくとも1つの構成要素を備えている。
相調整の方法のフローチャートを示している。第1及び第2のタップ・ポイント
にタップづけされた各信号は、ステップ400において位相調整器52または1
02に入力される。
のように与えた各式のうちの1つ、または前記のように与えた各式のうちの1つ
の近似を使用して、ステップ402において位相パラメータθを推量する。
修正した位相パラメータ
552によって使用されて、ステップ406において位相値φを調整するように
なっている。この位相値φはステップ408において位相調整器52から出力さ
れ、位相回転器50に送られ、この位相回転器50において、各デカルト信号を
回転するのに使用される。
値を受信するように動作する。位相回転器50は位相値φに対応する角度だけ各
デカルト信号を回転するように動作する。
図4には図示しない付加的ステップにおいて積分(平均化)によって改善するこ
とができる。
ことができる。この発明の一実施例によれば、制御装置16はデジタル信号処理
装置560、不揮発生メモリ564及び揮発性メモリを備えている(図7)。こ
の不揮発性メモリ564は、前述の図2または図3と関連して図4を参照して説
明した方法に従って動作するデジタル信号プロセッサを制御するコンピュータ読
出し可能コードを含むコンピュータ・プログラムを記憶している。不揮発性メモ
リ564はデータ・バス566を介してデジタル信号プロセッサ560に結合し
ている。デジタル信号処理装置560は以下に説明する各機能を実行する1つ、
2つまたは幾つかのデジタル信号プロセッサ560A,560Bを備えることが
できる。コンピュータ・プログラムは例えばコンパクト・ディスク等の異なるキ
ャリア上に設けても良く、データ・バスを介して不揮発性メモリ564上に設け
ることができる。図7に示すコンピュータ・プログラム制御装置は前述の図2に
おいて説明したようなデカルト制御システムにて接続されることが好適である。
デジタル信号処理装置560及びその機能を図2及び図7を参照して説明したが
、デカルト制御システムの他の実施例においても使用し得ることは言うまでもな
い。
を受信する。不揮発性メモリに記録されたプログラム・ルーチンは、例えばq−
信号の連続する値q(n-1),q(n)を一時的に記憶し、次いで次の値q(n)から前 の値q(n-1)を減算することによって、デジタル信号プロセッサ560Bに対し て微分値Δqを発生させる。
生される。 位相パラメータθは微分値Δi,Δq,ΔI,ΔQに応じて発生される。この段
階で、デジタル信号プロセッサ560Bは前述した式(3)から(9)に従って
各計算を実行する。 しかる後、プログラム・ルーチンはデジタル信号プロセッサに対して位相パラメ
ータθに応じて位相値φを発生させる。この位相値φは位相回転のプロセスにお
いて基準値として機能する。
よって受信される。図7に図示した実施例において、回転すべき信号対I,Qは
プロセッサ560Aによって受信される。プログラム・ルーチンはデジタル信号
プロセッサ560Aに対して位相値φ及び受信した信号対I,Qに応じて一対の
回転したデカルト信号I’,Q’を発生させる。回転手順は以下の式によって与
えられる乗算を実行することを含み得る(図2A参照)。
的に実行させる。
を発生し、この位相パラメータの数値は実際に位相値φを制御するのに使用され
る。この発明の別の実施例によれば、プログラム・ルーチンはデジタル信号プロ
セッサに対して、式(4)と共同して式(3)の近似を使用して得られた位相パ
ラメータθの符号、正か負かを分析させる。代替的に、式(7)と共同して式(
6)の近似が使用される。この種の近似の諸例はそれぞれ式(5)及び(8)と
同様に式(9)によって与えられる。各計算は各近似式を使用することによって
簡略化される。この実施例の好ましいバージョンによれば、式(9)が使用され
る。この簡略化した各計算によって、データの有益にも迅速で効率的なデジタル
処理が与えられる。更に、簡略化した計算によってデータ処理速度が高められる
ので、非常に効率的な制御を与える。
かを示す。プログラム・ルーチンはデジタル信号プロセッサに対して位相パラメ
ータθの記号に応じて、位相値φの数値を変更させる。この後、プログラム・ル
ーチンはデジタル信号プロセッサ560Aに対して位相値φ及び前述した受信し
た信号対I,Qに応じて、一対の回転したデカルト信号I’,Q’を発生させる
。これらのステップは位相パラメータ値を零または零に近い値に維持するように
反復するかまたは繰り返される。
のに使用し得る。
するのにも使用し得る。
適用した、この発明による制御装置62の実施例である。この制御装置62は図
2Aを参照して説明した各ステップを実行する制御装置52であって良い。デカ
ルト入力信号Iin,Qin及びデカルト・フィードバック信号I,Qは第1及び第
2の減算器140,142において組み合わせられる。組み合わされた信号はそ
れぞれの利得及びフィルタ装置144,146に送られ、利得及びフィルタ装置
144,146の出力信号i,qは直角変調器148に送られる。この変調器の
出力信号は電力増幅器150において増幅され、アンテナ152に転送される。
利得及びフィルタ装置144,146の出力信号i,qである誤り信号は位相調
整器62に送られる。増幅された変調器出力信号は結合器154を使用してタッ
プにつながれ、直角復調器156に送られる。この直角復調器156では、増幅
された変調器出力信号は前記デカルト・フィードバック信号I,Qに復調され、
これらの信号は減算器140,142と同様に位相調整器62に送られる。位相
調整器に入力した各信号に基づいて、位相パラメータがこの発明に従って推量さ
れ、該推定量は、局部発振器160からスプリッタ161及び位相回転器60を
介して変調器に入力すると共に、スプリッタ161を介して復調器156に入力
する信号によって、入力信号i,q及びフィードバック信号I,Qは位相合わせ
されるかまたは実質的に位相合わせされるように位相回転器60を制御するのに
使用される。
0,142にかけての減算器140,142、利得及びフィルタ装置144,1
46、直角変調器148、電力増幅器150、結合器154を含む信号経路によ
って構成される。この種の制御ループにおいて、減算器140,142に引き渡
されるフィードバック信号I,Qがデカルト入力信号Iin,Qinと位相が合って
いることが重要である。
ば、フィードバック信号I,Qの位相が入力信号Iin,Qinに関して180度シ
フトしていれば、減算器140,142が減算よりもむしろ加算を実行するよう
にフィードバック信号がなっている。このようなシステムが全く不安定になろう
ことはどんな当業者にとっても明瞭である。事実、減算器140,142がそれ
ぞれ減算を実行することを保証するのに、フィードバック信号I,Qの位相がデ
カルト入力信号Iin,Qinと合うように維持することが好ましい。即ち、位相の
ずれが零に維持されることが好ましい。
にかけての直角変調器148、電力増幅器150、結合器154、直角復調器1
56、位相調整器62を含んだ信号経路によって構成される監視位相合わせ制御
ループが提供される。
の信号対I,Qは主制御ループのフィードバック経路からタップにつながれる。
監視位相合わせ制御ループに位置している位相調整器62は第1の信号対i,q
と同様に第2の信号対I,Qを連続的にまたは繰り返し受信する。第1及び第2
の信号対に応じて、位相回転器60と組み合わされた位相調整器62は、主制御
ループにおける任意の位相のずれを低減または除去するように機能する。主制御
ループにおける任意の位相のずれを連続的に低減または除去することによって、
主制御ループにおける安定した負のフィードバックが保証される。
器を示すブロック図である。
ブロック図。
示すブロック図。
例を示すブロック図。
示すブロック図である。
示すブロック図である。
示すブロック図である。
。
は増幅すべき各信号上の主要増幅器によって導入された歪を抽出することである
。このことは誤り信号の抽出と称される。第2の段階はフィードフォーワード増
幅器の出力にて逆位相でかつ時間合わせしたこの誤り信号を注入して、歪を帳消
しにすることである。フィードフォーワード技術の性能は正確に逆位相で等しい
振幅の回転した各信号ベクトルを加算する能力によって決まる。
ことができ、システム・パラメータは良好な始動動作を考慮すべく修正すること
ができる。このことはオフライン校正を必要とする目立ち過ぎる位相調整器とし
て考えることができる。通常動作に対するこの種の中断は、大部分のシステム、
例えばフィードフォーワード・リニアライザの動作に対して受け入れられないも
のでなければ不都合である。また、この種の修正は制御システムの潜在的帯域幅
または速度を低減し得る。
アライザー用の方法及び装置を提供することにある。
することにある。
Claims (41)
- 【請求項1】 デカルト入力信号及びデカルト・フィードバック信号を有す
る制御ループを備えたデカルト制御システムの制御装置において、 デカルト信号の位相回転を実施する位相回転器(50)と、 前記デカルト入力信号及び前記デカルト・フィードバック信号が実質的に位相
合せを維持するように前記位相回転器(50)を制御する、前記制御ループから
タップにつながれた各信号(i,q,I,Q)を使用して少なくとも1つの位相
パラメータ(θ)を引き出す手段(252)を有する位相調整器(52,102
)と、を具備したことを特徴とする前記制御装置(16,26,38,103,
113,123)。 - 【請求項2】 請求項1記載の制御装置(16)において、前記位相パラメ
ータ引出し手段(252)が微分値(Δi,Δq,ΔI,ΔQ)のセットを得る
ように前記制御ループからタップにつながれた前記信号(i,q,I,Q)を微
分するように動作し、かつ 前記位相パラメータ引出し手段(252)が前記微分値(Δi,Δq,ΔI,
ΔQ)のセットに応じて位相パラメータ値を発生するように動作してなることを
特徴とする前記制御装置。 - 【請求項3】 請求項1または2記載の制御装置(16)において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記制御装置。 【数1】 - 【請求項4】 請求項1または2記載の制御装置(16)において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記制御装置。 【数2】 - 【請求項5】 請求項1または2記載の制御装置(16)において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記制御装置。 【数3】 - 【請求項6】 請求項1または2記載の制御装置(16)において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記制御装置。 【数4】 - 【請求項7】 請求項1または2記載の制御装置(16)において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記制御装置。 【数5】 - 【請求項8】 前記請求項の何れかに記載の制御装置(16)において、前
記制御装置がフィードフォーワード・リニアライザー(feedforward
lineariser)内のデカルト制御システムのうちの少なくとも1つに
て構成されることを特徴とする前記制御装置。 - 【請求項9】 デカルト入力信号及びデカルト・フィードバック信号を組み
合わせてデカルト誤り信号を形成してなる線形デカルト・フィードバック制御用
の制御方法において、 フィードバック・ループからタップにつながれた各信号を使用して、少なくと
も1つの位相パラメータを引き出す段階と、 前記位相パラメータを使用してデカルト・ループ内の各信号を移相回転する段
階と、を具備して、前記デカルト入力信号及び前記デカルト・フィードバック信
号の間の位相合わせを維持してなることを特徴とする前記制御方法。 - 【請求項10】 請求項9記載の制御方法において、前記位相パラメータは
制御システム動作に対して目立たないように引き出されることを特徴とする前記
制御方法。 - 【請求項11】 請求項9または10記載の制御方法において、前記位相パ
ラメータは次式と等価または次式の近似を通して得られることを特徴とする前記
制御方法。 【数6】 - 【請求項12】 請求項9または10記載の制御方法において、前記制御パ
ラメータは次式と等価または次式の近似を通して得られることを特徴とする前記
制御方法。 【数7】 - 【請求項13】 請求項9または10記載の制御方法において、前記制御パ
ラメータは次式と等価または次式の近似を通して得られることを特徴とする前記
制御方法。 【数8】 - 【請求項14】 請求項9または10記載の制御方法において、前記制御パ
ラメータは次式と等価または次式の近似を通して得られることを特徴とする前記
制御装置。 【数9】 - 【請求項15】 請求項9または10記載の制御方法において、前記制御パ
ラメータは次式と等価または次式の近似を通して得られることを特徴とする前記
制御装置。 【数10】 - 【請求項16】 前記請求項の何れかに記載の制御方法において、フィード
フォーワード・リニアライザー内のデカルト制御システムのうちの少なくとも1
つを制御することを特徴とする前記制御方法。 - 【請求項17】 デカルト入力信号(Iin,Qin)及びデカルト・フィード
バック信号(If,Qf)を有するデカルト制御システムにおいて、 前記デカルト入力信号から前記デカルト・フィードバック信号を減じて、デカ
ルト誤り信号(Ie,Qe)を形成する第1及び第2の減算器(51,53)と、 デカルト誤り信号(Ie,Qe)またはフィードバック信号(If,Qf)の位相
回転を実施する位相回転器(50)と、 前記位相を回転したデカルト信号を増幅する利得及びフィルター装置(54)
と、 デカルト制御ループから各信号(i,q,I,Q)をタップにつなぐ第1及び
第2のセットのタッピング装置(T1,T2)と、 前記位相回転器(50)を制御する、前記タップにつないだ信号(i,q,I
,Q)を使用して少なくとも1つの位相パラメータを引き出す位相調整器(52
)と、 制御すべきシステム(55)と、を具備し、 前記デカルト入力信号(Ii,Qi)及び前記デカルト・フィードバック信号(
If,Qf)の間で位相合わせを維持することを特徴とする前記デカルト制御シス
テム。 - 【請求項18】 請求項17記載のデカルト制御システムにおいて、各位相
パラメータの前記引出しは制御システム動作に対して目立たないことを特徴とす
る前記デカルト制御システム。 - 【請求項19】 デカルト・フィードバック制御の方法において、 デカルト・フィードバック信号(If,Qf)及びデカルト入力信号(Ii,Qi )を組み合わせて、デカルト誤り信号(Ie,Qe)を形成する段階と、 2つのセットの信号(i,q,I,Q)をデカルト制御ループからタップにつ
なぐ段階と、 前記デカルト誤り信号(Ie,Qe)または前記フィードバック信号(If,Qf )を位相回転する段階と、 前記位相回転したデカルト誤り信号(Ie,Qe)またはフィードバック信号(
If,Qf)を増幅する段階と、 前記デカルト制御ループからタップにつながれた前記信号(i,q,I,Q)
を使用して少なくとも1つの位相パラメータを引き出す段階と、 前記位相パラメータを使用して前記位相回転を調整する段階と、 前記増幅し、位相回転したデカルト信号をろ波する段階と、 前記ろ波し、増幅し、位相回転したデカルト信号から各デカルト制御信号をも
たらす段階と、を具備し、 前記デカルト入力信号(Ii,Qi)及び前記デカルト・フィードバック信号(
If,Qf)の間で位相合わせを維持することを特徴とする前記方法。 - 【請求項20】 請求項19記載のデカルト・ループ・フィードバック制
御の方法において、前記位相パラメータは制御システム動作に対して目立たない
ように引き出されることを特徴とする前記方法。 - 【請求項21】 デカルト制御システムの位相調整器(52)において、 デカルト信号の各セットから少なくとも1つの位相パラメータを引き出す位相
パラメータ引出し手段(252)と、 前記少なくとも1つの位相パラメータを調整する位相調整手段(352)と、
を具備して、前記デカルト信号間の位相合わせを維持するようにしたことを特徴
とする前記位相調整器。 - 【請求項22】 請求項21記載の位相調整器において、通常のシステム動
作に対して目立たないことを特徴とする前記位相調整器。 - 【請求項23】 請求項21または22記載の位相調整器において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記位相調整器。 【数11】 - 【請求項24】 請求項21または22記載の位相調整器において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記位相調整器。 【数12】 - 【請求項25】 請求項21または22記載の位相調整器において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記位相調整器。 【数13】 - 【請求項26】 請求項21または22記載の位相調整器において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記位相調整器。 【数14】 - 【請求項27】 請求項21または22記載の位相調整器において、前記位
相パラメータは次式と等価または次式の近似を通して得られることを特徴とする
前記位相調整器。 【数15】 - 【請求項28】 前記請求項の何れかに記載の位相調整器において、前記位
相調整器がフィードフォーワード・リニアライザー内の前記デカルト制御システ
ムのうちの少なくとも1つにて構成されることを特徴とする前記位相調整器。 - 【請求項29】 デカルト制御システムでの位相調整方法において、 デカルト信号の各セットを得る段階と、 前記信号を使用して少なくとも1つの位相パラメータを引き出す段階と、 前記デカルト信号の各セットの間の位相偏差が最小化されるように前記少なく
とも1つの位相パラメータに関して前記デカルト信号の各セットのうちの少なく
とも1つの位相を調整する段階と、を具備したことを特徴とする前記方法。 - 【請求項30】 請求項29記載の方法において、前記方法は制御システム
動作に対して目立たないことを特徴とする前記方法。 - 【請求項31】 請求項29または30記載の方法において、前記位相パラ
メータは次式と等価または次式の近似を通して得られることを特徴とする前記方
法。 【数16】 - 【請求項32】 請求項29または30記載の方法において、前記位相パラ
メータは次式と等価または次式の近似を通して得られることを特徴とする前記方
法。 【数17】 - 【請求項33】 請求項29または30記載の方法において、前記位相パラ
メータは次式と等価または次式の近似を通して得られることを特徴とする前記方
法。 【数18】 - 【請求項34】 請求項29または30記載の方法において、前記位相パラ
メータは次式と等価または次式の近似を通して得られることを特徴とする前記方
法。 【数19】 - 【請求項35】 請求項29または30記載の方法において、前記位相パラ
メータは次式と等価または次式の近似を通して得られることを特徴とする前記方
法。 【数20】 - 【請求項36】 前記請求項の何れかに記載の制御方法において、フィード
フォーワード・リニアライザー内の前記デカルト制御システムのうちの少なくと
も1つを制御することを特徴とする前記制御方法。 - 【請求項37】 デカルト制御システムの制御ループの位相回転を補償する
方法において、 各信号値が前記制御ループにおける第1の位置から生じる第1の信号対(i,
q)を受信する段階と、 各信号値が前記制御ループにおける第2の位置から生じる第2の信号対(I,
Q)を受信する段階と、 前記第1の信号対(i,q)及び前記第2の信号対(I,Q)の間の位相差(
θ)を推量し、該位相差が前記制御ループにおける位相回転(θ)を示してなる
段階と、 前記位相回転推定量(θ)に応じて基準値(φ(n);φ)を発生する段階と、 前記位相回転(θ)を補償するように前記基準値(φ(n);φ)に従って前記 制御ループにて位相回転を引き起こす段階と、を具備したことを特徴とする前記
方法。 - 【請求項38】 請求項37記載の方法において、前記推量段階は、 前記第1の信号対(i,q)の各信号を微分すると共に、前記第2の信号対(
I,Q)の各信号を微分して、微分した信号値(Δi,Δq,ΔI,ΔQ)のセ
ットを発生するようにした段階と、 前記微分した信号値(Δi,Δq,ΔI,ΔQ)に応じて前記位相推定量(θ
)を発生する段階と、を備えたことを特徴とする前記方法。 - 【請求項39】 請求項37または38記載の方法において、基準値(φ(n ) ;φ)を発生する前記段階は、 前の基準値(φ(n))を検索する段階と、 前記位相推定量が第1の符号を有する場合に前記前の基準値(φ(n))の数値 を増加することによって、または前記位相推定量が第2の符号を有する場合に前
記基準値(φ(n))の数値を減少することによって、更新した基準値(φ(n+1))
を発生する段階と、を備えたことを特徴とする前記方法。 - 【請求項40】 請求項37から請求項49に記載の方法において、請求項
37から請求項49の何れかによる前記方法段階を繰り返すことを特徴とする前
記方法。 - 【請求項41】 制御ループ及びデジタル処理装置(560)を備えたデカ
ルト制御システムに使用するコンピュータ・プログラム製品において、 記録媒体(564)と、 前記記録媒体に記録されて、前記デジタル処理装置(560)に第1の信号対
(i,q)を受信するように命令するコンピュータ読取り可能コード手段と、 前記記録媒体に記録されて、前記デジタル処理装置(560)に第2の信号対
(I,Q)を受信するように命令するコンピュータ読取り可能コード手段と、 前記記録媒体に記録されて、前記デジタル処理装置(560)に第1の信号対
(i,q)及び前記第2の信号対(I,Q)の間の位相差を推量するように命令
するコンピュータ読取り可能コード手段であって、前記位相差が前記制御ループ
における位相回転(θ)を示してなる前記手段と、 前記記録媒体に記録されて、前記デジタル処理装置(560)に前記位相回転
推定量(θ)に応じて基準値(φ(n);φ)を発生するように命令するコンピュ ータ読取り可能コード手段と、 前記記録媒体に記録されて、前記デジタル処理装置(560)に前記基準値(
φ(n);φ)に従って前記制御ループに位相回転を引き起こすように命令して、 前記位相回転(θ)を補償するようにしたコンピュータ読取り可能コード手段と
、を具備したことを特徴とする前記コンピュータ・プログラム製品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9704011-7 | 1997-11-03 | ||
| SE9704011A SE512623C2 (sv) | 1997-11-03 | 1997-11-03 | Förfarande och anordning i ett telekommunikationsproblem |
| PCT/SE1998/001991 WO1999023756A1 (en) | 1997-11-03 | 1998-11-03 | Method and device in a telecommunication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001522188A true JP2001522188A (ja) | 2001-11-13 |
| JP4016372B2 JP4016372B2 (ja) | 2007-12-05 |
Family
ID=20408840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000519507A Expired - Lifetime JP4016372B2 (ja) | 1997-11-03 | 1998-11-03 | 電気通信システムにおける方法及び装置 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US6351677B1 (ja) |
| EP (1) | EP1027769B1 (ja) |
| JP (1) | JP4016372B2 (ja) |
| KR (1) | KR100665455B1 (ja) |
| CN (1) | CN1168201C (ja) |
| AR (1) | AR017547A1 (ja) |
| AU (1) | AU749268B2 (ja) |
| DE (1) | DE69831874T2 (ja) |
| EE (1) | EE04573B1 (ja) |
| SE (1) | SE512623C2 (ja) |
| TW (1) | TW427054B (ja) |
| WO (1) | WO1999023756A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2352570B (en) * | 1999-07-28 | 2003-12-24 | Wireless Systems Int Ltd | Distortion reduction |
| SE519596C2 (sv) * | 1999-10-29 | 2003-03-18 | Ericsson Telefon Ab L M | Metod och apparat för att styra fasen i en lineariserad elektronisk förstärkare |
| JP2002009557A (ja) * | 2000-06-21 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 線形補償増幅装置 |
| US6934341B2 (en) | 2000-08-29 | 2005-08-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for plurality signal generation |
| US20030112896A1 (en) * | 2001-07-11 | 2003-06-19 | Raghavan Sreen A. | Multi-channel communications transceiver |
| US7236757B2 (en) * | 2001-07-11 | 2007-06-26 | Vativ Technologies, Inc. | High-speed multi-channel communications transceiver with inter-channel interference filter |
| US7295623B2 (en) * | 2001-07-11 | 2007-11-13 | Vativ Technologies, Inc. | High-speed communications transceiver |
| EP1361655A1 (en) * | 2002-05-07 | 2003-11-12 | Semiconductor Ideas to The Market (ItoM) BV | Mirror suppression circuit in a quadrature demodulator |
| US7010278B2 (en) * | 2002-10-25 | 2006-03-07 | Freescale Semiconductor, Inc. | Sideband suppression method and apparatus for quadrature modulator using magnitude measurements |
| NZ524630A (en) * | 2003-03-07 | 2005-10-28 | Tait Electronics Ltd | Phase & envelope generation in an EER system |
| DE10316559A1 (de) * | 2003-04-10 | 2004-11-18 | Rohde & Schwarz Ftk Gmbh | Rückkopplungslinearisierte Sendereinrichtung |
| US7388904B2 (en) * | 2003-06-03 | 2008-06-17 | Vativ Technologies, Inc. | Near-end, far-end and echo cancellers in a multi-channel transceiver system |
| US20050200408A1 (en) * | 2004-03-15 | 2005-09-15 | Benjamin James A. | Method and apparatus for feed forward linearization of wideband RF amplifiers |
| US7382834B2 (en) * | 2004-05-06 | 2008-06-03 | Beceem Communications Inc. | Phase rotation estimation |
| US7113037B2 (en) * | 2004-07-14 | 2006-09-26 | Raytheon Company | Performing remote power amplifier linearization |
| DE102005002207A1 (de) * | 2004-11-26 | 2006-06-01 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und System zur Ermittlung der Amplitude und/oder Phase des Ausgangssignals eines Übertragungsgliedes in Abhängigkeit der Amplitude des Eingangsignals |
| DE102005037880A1 (de) * | 2005-05-19 | 2006-11-23 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und System zur Ermittlung der Amplitude und/oder Phase des Ausgangssignals eines Übertragungsgliedes in Abhängigkeit der Amplitude des Eingangssignals |
| JP4299819B2 (ja) * | 2005-08-17 | 2009-07-22 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
| US20070160168A1 (en) | 2006-01-11 | 2007-07-12 | Beukema Troy J | Apparatus and method for signal phase control in an integrated radio circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885551A (en) * | 1988-10-31 | 1989-12-05 | American Telephone And Telegraph Company At&T Bell Laboratories | Feed forward linear amplifier |
| US4943783A (en) * | 1989-07-31 | 1990-07-24 | Nippon Telegraph And Telephone Corporation | Feed forward distortion correction circuit |
| GB2238197A (en) | 1989-11-16 | 1991-05-22 | Motorola Inc | Feed-forward amplifier with amplitude and phase pre-correction |
| US5134718A (en) | 1990-10-31 | 1992-07-28 | Motorola, Inc. | Fast phase shift adjusting method and device for linear transmitter |
| GB9209982D0 (en) * | 1992-05-08 | 1992-06-24 | British Tech Group | Method and apparatus for amplifying modulating and demodulating |
| SE470455B (sv) * | 1992-08-24 | 1994-04-11 | Ericsson Telefon Ab L M | Anordning för kompensering av fasvridningen i återkopplingsslingan vid en kartesiskt återkopplad effektförstärkare |
| US5420536A (en) | 1993-03-16 | 1995-05-30 | Victoria University Of Technology | Linearized power amplifier |
| GB9320078D0 (en) | 1993-09-29 | 1993-11-17 | Linear Modulation Tech | Cartesian amplifier power control and related applications |
| GB2293935B (en) * | 1994-10-03 | 1999-07-14 | Linear Modulation Tech | Automatic calibration of carrier suppression and loop phase in a cartesian amplifier |
| JP2967699B2 (ja) * | 1995-03-06 | 1999-10-25 | 日本電気株式会社 | 送信装置 |
| US5650758A (en) * | 1995-11-28 | 1997-07-22 | Radio Frequency Systems, Inc. | Pipelined digital predistorter for a wideband amplifier |
| US5862460A (en) * | 1996-09-13 | 1999-01-19 | Motorola, Inc. | Power control circuit for a radio frequency transmitter |
-
1997
- 1997-11-03 SE SE9704011A patent/SE512623C2/sv not_active IP Right Cessation
-
1998
- 1998-11-03 EE EEP200000280A patent/EE04573B1/xx not_active IP Right Cessation
- 1998-11-03 US US09/184,973 patent/US6351677B1/en not_active Expired - Lifetime
- 1998-11-03 AR ARP980105521A patent/AR017547A1/es unknown
- 1998-11-03 WO PCT/SE1998/001991 patent/WO1999023756A1/en not_active Ceased
- 1998-11-03 DE DE69831874T patent/DE69831874T2/de not_active Expired - Lifetime
- 1998-11-03 TW TW087118263A patent/TW427054B/zh not_active IP Right Cessation
- 1998-11-03 CN CNB988128896A patent/CN1168201C/zh not_active Expired - Fee Related
- 1998-11-03 EP EP98953135A patent/EP1027769B1/en not_active Expired - Lifetime
- 1998-11-03 AU AU10583/99A patent/AU749268B2/en not_active Ceased
- 1998-11-03 KR KR1020007004811A patent/KR100665455B1/ko not_active Expired - Fee Related
- 1998-11-03 JP JP2000519507A patent/JP4016372B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4016372B2 (ja) | 2007-12-05 |
| KR20010031746A (ko) | 2001-04-16 |
| EP1027769B1 (en) | 2005-10-12 |
| SE9704011D0 (sv) | 1997-11-03 |
| EE04573B1 (et) | 2005-12-15 |
| CN1168201C (zh) | 2004-09-22 |
| CN1285974A (zh) | 2001-02-28 |
| KR100665455B1 (ko) | 2007-01-04 |
| EE200000280A (et) | 2001-08-15 |
| SE512623C2 (sv) | 2000-04-10 |
| US6351677B1 (en) | 2002-02-26 |
| AU749268B2 (en) | 2002-06-20 |
| SE9704011L (sv) | 1999-05-04 |
| TW427054B (en) | 2001-03-21 |
| AU1058399A (en) | 1999-05-24 |
| EP1027769A1 (en) | 2000-08-16 |
| DE69831874T2 (de) | 2006-07-27 |
| AR017547A1 (es) | 2001-09-12 |
| DE69831874D1 (de) | 2006-02-23 |
| WO1999023756A1 (en) | 1999-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522188A (ja) | 電気通信システムにおける方法及び装置 | |
| TWI583142B (zh) | 振盪器頻率牽引之補償 | |
| US6437644B1 (en) | Predistorter | |
| JP4236814B2 (ja) | ディジタル相互変調制御フィード・フォワード増幅器 | |
| US6078216A (en) | Aliased wide band performance monitor for adjusting predistortion and vector modulator control parameters of RF amplifier | |
| US5760646A (en) | Feed-forward correction loop with adaptive predistortion injection for linearization of RF power amplifier | |
| JP3201768B2 (ja) | 適応性位相同期ループ | |
| JP2002544696A (ja) | 無線周波(rf)電力増幅器用適応線形化装置 | |
| WO2007046370A1 (ja) | 非線形歪検出方法及び歪補償増幅装置 | |
| JP2001127819A (ja) | 無線通信における隣接チャネル電力低減装置、低減方法及び低減システム | |
| CN101027865B (zh) | 利用自适应模拟正交调制器补偿的通信系统中的差分同相正交延迟补偿的系统及方法 | |
| JP2005117613A (ja) | 電力増幅器の線形化のためのデジタルフィードバック線形化装置及び方法 | |
| EP1345319A2 (en) | Method and system for reducing non-linearities | |
| JPH11511927A (ja) | プレ・ポストひずみ増幅器 | |
| WO2003003562A2 (en) | Decorrelated power amplifier linearizers | |
| JP2002506306A (ja) | フィードフォワード・アンプ | |
| JP2002506305A (ja) | 前置補償器 | |
| JP4513219B2 (ja) | 前置型非線形歪補償器 | |
| US7532696B2 (en) | Calibration device for a phased locked loop synthesiser | |
| JP4168329B2 (ja) | 位相波形ゲイン制御装置 | |
| JP2003258560A (ja) | プリディストーション歪み補償装置 | |
| JP3916906B2 (ja) | 歪み補償装置 | |
| JP2008028746A (ja) | 歪み補償装置 | |
| GB2358748A (en) | An arrangement in a predistortion or feedforward linearizer for an amplifier in which I and Q components are adjusted to achieve a desired phase and amplitude | |
| JP2001333124A (ja) | Dcオフセット調整方法及びそれを用いた負帰還増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060323 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |