[go: up one dir, main page]

JP2001517013A - 位相ロックループ変調器制御用のポストフィルタδς - Google Patents

位相ロックループ変調器制御用のポストフィルタδς

Info

Publication number
JP2001517013A
JP2001517013A JP2000512289A JP2000512289A JP2001517013A JP 2001517013 A JP2001517013 A JP 2001517013A JP 2000512289 A JP2000512289 A JP 2000512289A JP 2000512289 A JP2000512289 A JP 2000512289A JP 2001517013 A JP2001517013 A JP 2001517013A
Authority
JP
Japan
Prior art keywords
signal
modulator
frequency
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000512289A
Other languages
English (en)
Other versions
JP4246380B2 (ja
Inventor
ウィルキンソン デント、ポール
バートルド グスタフソン、キェール
ベント エリクソン、ヘーケン
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2001517013A publication Critical patent/JP2001517013A/ja
Application granted granted Critical
Publication of JP4246380B2 publication Critical patent/JP4246380B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 周波数シンセサイザが、位相ロックループ、ΔΣ変調器、及び、フィルタを有している。位相ロックループは、位相ロックループ出力信号の周波数を制御する分周器を含む。ΔΣ変調器の出力はフィルタを通され、フィルタの出力は、分周器のディビジョン・ファクタを制御するために用いられる。補償は、ΔΣ変調器と分周器との間で実行されるフィルタリングを補償するために、ΔΣ変調器への入力において実行される。フィルタは、分周器への入力における量子化ノイズを減らすために用いてもよく、そうすれば、位相ロックループの出力における位相ノイズが減少する。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、ΔΣ制御位相ロックループ（ＰＬＬ）が周波数シンセサイザとして
、及び／又は、位相変調信号を生成するために、用いられるすべての分野に関す
る。例えば、ΔΣ変調器によってＰＬＬのディビジョン・ファクタを制御するこ
とで、連続的位相変調（ＣＰＭ）、周波数偏位変調（ＦＳＫ）或いは、直角振幅
変調（ＱＡＭ）を生成するためにＰＬＬを用いる際に本発明は適用される。この
技術は、例えば、セルラー、コードレス衛星ターミナル、及びベースステーショ
ンにおいて用いることができる。
【０００２】 （発明の背景） トランシーバにおける連続的位相変調を実現するため、従来から、直角変調器
を用いてきた。図１に示すように、デジタル信号処理部１０１は、シグナル１０
０によって送信されるべき情報を受け取り、その信号の同相成分と直交成分を生
成する。これらの成分は、デジタル／アナログコンバータ１０２ａ、１０２ｂ及
びローパスフィルタ１０３ａ、１０３ｂを用いてアナログ信号へ変換される。そ
れぞれのフィルタの出力は、乗算器１０４ａ，１０４ｂ及び位相が９０度異なる
２つの搬送は１０５ａ或いは１０５ｂの内の一つを用いて、変調される。それら
の乗算器の出力は、次に、加算器１０６において合計され、増幅され、送信され
るべき信号を形成する。
【０００３】 近年、１／Ｎ位相ロックループのディビジョン・ファクタを制御するために、
ΔΣ変調器を用いることに基づいた連続位相変調がRilevらによって、１９９４ 年５月発行の回路とシステムについてのＩＥＥＥ会報：アナログ・デジタル信号
処理、４１号、３２１頁〜３２６頁、の「単純連続位相変調技術」において、提
案されている。位相ロックループ周波数シンセサイジングは、周波数を変更可能
な電圧制御発振器（ＶＣＯ）から、多くの関連信号の中の一つを生成するための
、既知の技術である。位相ロックループ（ＰＬＬ）においては、ＶＣＯからの出
力信号は、プログラム可能な分周器に入力されるが、この分周器は、位相検波器
の一つの入力に供給される分周信号を生成するために、選択された数値（「ディ
ビジョン・ファクタ」）によってＰＬＬ出力の周波数を分割するものである。位
相検波器は、他の固定周波数発振器によって供給される基準信号と、分周信号と
を比較する。この発振器は、しばしば、時間、及び環境の変化を通して周波数を
安定させるために選択されるものである。分周信号と基準信号との差異は、ルー
プフィルタに接続された位相検波器からの出力となり、分周信号と基準信号との
間の位相誤差が最小となるようにＶＣＯからの出力信号の周波数が変化するよう
な方法で、ＶＣＯに入力される。一定のディビジョン・ファクタを用いて、出力
周波数ステップサイズが基準信号周波数と等しくなるように制御される。位相ロ
ックループに関しては、ループロック時間の競合要求、出力周波数ステップサイ
ズ、ノイズパフォーマンス、及び擬似信号生成の間で設計上の妥協を行わなけれ
ばならない。
【０００４】 ＰＬＬの制限を克服するために、非整数による効果的な分周の可能なプログラ
マブル分周器が開発されている。基準信号周波数を割る値としての出力周波数ス
テップサイズは、高い基準周波数とワイドループバンド幅を維持する間に得られ
る。シンセサイザはＮ分数周波数シンセサイザとして知られる。更に、ΔΣ変調
器は位相ロックループの分周器を制御するために用いることができる。ΔΣ変調
器の特徴は、その出力の量子化ノイズが、スペクトルのハイエンドに向かって偏
ることにある。ΔΣ変調器は、制限された周波数帯域の量子化ノイズを減らすた
めにフィードバックを行う量子化器である。この適用のために、ΔΣ変調器は、
好適には変調のバンド幅内に低い量子化ノイズを有するべきである。
【０００５】 図２に示すとおり、従来のΔΣ制御位相ロックループは、２つの部分によって
構成されると記述する事ができる。ΔΣ変調器２０１とＰＬＬ２０２である。Δ
Σ変調器２０１の出力は、ＰＬＬ２０２における分周器のディビジョン・ファク
タを制御するために用いられる。従来のΔΣ制御位相ロックループの更に詳しい
ダイアグラムが図３に示されている。周波数ｆrefの周期的基準信号３０１は、 分周器３０６の出力の位相と共に位相検波器３０２にフィードされる。位相検波
器３０２の出力は、基準信号と分周器３０６の出力との位相差に応じたパルスで
ある。位相検波器３０２の出力は、ループフィルタ３０３を通してフィルタリン
グされ、電圧制御発振器３０４に入力される。位相ロックループにおけるフィー
ドバックにより、ＶＣＯ３０４の出力３０５の周波数は、分周器のディビジョン
・ファクタによって乗算された基準周波数と等しくなうように処理される。こう
して、ＶＣＯ３０４の出力の周波数及び位相は、ディビジョン・ファクタを制御
することによって制御される。ΔΣ制御位相ロックループ変調器においてはディ
ビジョン・ファクタがΔΣ変調器３１０を用いることによって生成される。分周
器のディビジョン・ファクタは、基準周波数のすべての周期毎に変更されうる。
波生成器３０７は、情報信号３００に基づいてΔΣ変調器３１０への入力を生成
する。チャネルセレクションは、加算器３０８においてオフセット３０９をΔΣ
変調器３１０の入力に加えることによって実行されうる。ΔΣ変調器３１０の出
力は、次に、分周器３０６におけるディビジョン・ファクタの制御のために用い
られる。
【０００６】 波形生成器の出力は、基準信号によって分周され、基準信号のレートでサンプ
リングされた、所望の変調された信号の瞬間周波である。ΔΣ制御位相ロックル
ープ変調器のオーバーサンプリングファクタ、ηは、 η＝ｆref／symbol rate. となる。ΔΣ変調器の入力は、ｆrefと同レートでサンプリングされた所望の変 調信号の瞬間周波である。その変調方式が、その変調方式でのスペクトル及び／
又は位相ノイズ要求を満たすように、基準周波数ｆrefは、十分に高いものが選 択され、ＰＬＬのバンド幅は、十分なワイドなものが選択される。
【０００７】 瞬間周波としてみれば、位相ロックループがローパスフィルタであるから、位
相ロックループは、所望の変調信号の再構築のための手段として認識されうる。
所望の変調方式が行われるように、位相ロックループのバンド幅を十分高くする
ことにより、ＶＣＯの出力は、所望の瞬間周波に対応する信号及び、ΔΣ変調器
の量子化ノイズに対応する位相ノイズからなる。
【０００８】 この位相ノイズは、オーバーサンプリングファクタを増加することによっても
、位相ロックループによって実行されるフィルタリングの減衰を増加することに
よっても、減少させることができる。後者の場合には、位相ロックループの固定
のマージンがなくなる危険性なしには、困難である。結果として、従来のシステ
ムは、高いオーバーサンプリングファクタを用いることに依存しなければならな
かった。しかしながら、ΔΣ制御位相ロックループ変調器は、多くの利点を有し
ている。例えば、コストとスペースを効果的に利用することができるし、変調時
の連続位相は、チャネル選択と同様に、純粋で直接的かつデジタルな方法で制御
することができる。
【０００９】 移動局と、コードレスセルラー及び衛星通信システムにおけるターミナルとに
おいて、或いは制限された電力供給についてのいかなる他の設備においても、Ｐ
ＬＬのオーバーサンプリングファクタをできる限り低く保つことが望まれる。制
限されたオーバーサンプリングファクタについては、しかしながら、ΔΣ制御Ｐ
ＬＬ変調技術は、変調時のスペクトルノイズ及び／又は位相ノイズについての要
求を満たさないであろう。なぜなら、ＰＬＬによるフィルタリングは、変調をゆ
がませることなく、量子化ノイズを十分にフィルタリングすることができないと
思われるからである。このように、ΔΣ変調器から分周器に入力される信号の量
子化ノイズ量を減少するための方法及び装置が必要となっている。
【００１０】 （発明の要約） 本発明は、ΔΣ変調器の出力のフィルタリングする技術、及び位相ロックルー
プのディビジョン・ファクタを制御するためそのフィルタリング後の出力を利用
する技術を含む。ΔΣ変調器の出力をフィルタリングすることによって、分周器
を制御するために用いられる信号における量子化ノイズを減らすことができる。
本発明の１実施の形態においては、位相ロックループと、ΔΣ変調器と、フィル
タとを含む周波数シンセサイザが開示されている。ΔΣ変調器の出力は、フィル
タを通され、このフィルタの出力は、分周器のディビジョン・ファクタを制御す
るために用いられる。
【００１１】 本発明の他の側面によれば、ΔΣ変調器と分周器の間で行われるフィルタリン
グを補償するために、ΔΣ変調器への入力において、補償を行ってもよい。
【００１２】 本発明の他の実施の形態においては、連続位相変調器が開示されている。この
連続位相変調器は、基準信号と位相制御信号との差異に応じて、変化する制御信
号を生成するために、基準信号と、位相制御信号に応答する検知手段を含む位相
ロックループを有する。制御信号に応答する手段は、出力信号を生成するが、こ
の信号の周波数は、制御信号に応じて変化する。分周手段は、その出力信号を分
周し、位相制御信号を供給する。この分周手段は、制御入力を有し、前記制御入
力に入力される分周比制御信号に応じて分周比を変化させることができる。ΔΣ
変調手段は、情報信号及びオフセット信号に応答し、分周比制御信号を供給する
。フィルタ手段は、ΔΣ変調手段からの分周比制御信号を、分周比制御信号内の
量子化ノイズを減らすために、フィルタリングする。ここで、フィルタリングさ
れた分周比制御信号は、分周器の分周比を調整する。調整手段は、ΔΣ変調手段
へ入力する前の情報信号を調整する。この調整により、フィルタ手段の動作が補
償される。
【００１３】 （詳細な説明） 本発明は、ΔΣ制御位相ロックループ（ＰＬＬ）が周波数シンセサイザとして
、及び／又は、位相変調信号を生成するために、用いられるすべての分野に関す
る。例えば、ΔΣ変調器によってＰＬＬのディビジョン・ファクタを制御するこ
とで、連続的位相変調（ＣＰＭ）、周波数偏位変調（ＦＳＫ）或いは、直角振幅
変調（ＱＡＭ）を生成するためにＰＬＬを用いる際に本発明は適用される。この
技術は、例えば、セルラー、コードレス衛星ターミナル、及びベースステーショ
ンにおいて用いることができる。
【００１４】 位相ロックループの制御用のポストフィルタΔΣ変調器は、図４に示されてい
る。デジタルフィルタ４０２は、ΔΣ変調器４０１と位相ロックループ２０３の
間に挿入される。ΔΣ変調器４０１の出力をフィルタリングすることによって、
ΔΣ変調器４０１によって生成された出力信号の量子化ノイズが、ある周波数域
で減少可能である。逆に、量子化ノイズの減少は、オーバーサンプリング比の低
下及び／又は位相ノイズの減少を犠牲にして、実現される。これにより、ΔΣ制
御位相ロックループ変調器を、制限されたオーバーサンプリングファクタについ
て用いることができる。
【００１５】 本発明によれば、トランシーバは、図５に示されるポストフィルタΔΣ制御位
相ロックループ変調器を用いることによって、その品質を向上することができる
。位相ロックループは、位相検波器５０２、ループフィルタ５０３、電圧制御発
振器５０４、及び分周器５０６から、構成される。周波数ｆrefの周期的基準信 号５０１は、分周器５０６の出力の位相と共に位相検波器５０２にフィードされ
る。位相検波器５０２の出力は、基準信号と分周器５０６の出力との位相差に応
じたパルスである。位相検波器５０２の出力は、ループフィルタ５０３を通して
フィルタリングされ、電圧制御発振器５０４に入力される。位相ロックループに
おけるフィードバックにより、ＶＣＯ５０４の出力５０５の周波数は、分周器の
ディビジョン・ファクタによって乗算された基準周波数と等しくなうように処理
される。こうして、ＶＣＯ５０４の出力の周波数及び位相は、ディビジョン・フ
ァクタを制御することによって制御される。
【００１６】 ΔΣ制御位相ロックループ変調器においてはディビジョン・ファクタがΔΣ変
調器５１０を用いることによって生成される。ΔΣ変調器５１０の出力は、分周
器５０６に送られる前に、まず、デジタルフィルタ５１３によってフィルタリン
グされる。デジタルフィルタ５１３の目的は、ΔΣ変調器５１０によって生成さ
れた出力信号中の量子化ノイズを、ある周波数域内まで減らすことにある。ΔΣ
変調器５１０は、いかなるタイプのΔΣ変調器であってもよい。例えば、ＩＥＥ
Ｅプレス１９９７において、Steven R. Northsworthy、Richard Schrier、及びG
abor Temesが書いた、「デルタ−シグマデータの変換器、理論、デザイン、及び
シミュレーション」に記載されたものであってもよい。本実施の形態によれば、
位相ロックループは、変調時のスペクトルノイズ及び位相ノイズの基準を満たす
ように、位相ノイズを十分フィルタリングするように設計されている。波形生成
器５０７は、情報信号５００を受信し、ΔΣ変調器５１０への入力信号を生成す
る。しかし、ΔΣ変調器５１０への入力前に、生成された入力信号は、まず、プ
レフィルタ５１１に入力される。このプレフィルタは、デジタルフィルタ５１３
によるゆがみを補償するために、生成された入力信号をあらかじめゆがませる（
プレディストートする）。予わい（predistortion）は、ΔΣ変調器の入力、つ まり、所望の瞬間周波をゆがませることによって、或いは、波形生成器を用いる
ことによって実現できる。この波形生成器では、所望の予わいが、変調スキーム
により定義された形状のパルスに作用する。
【００１７】 フィルタ５１３をデザインする技術を説明するため、ここで、いくつかの例を
示す。まず、ヨーロッパＧＳＭ標準に従う移動通信システム用に変調を行うため
に、ΔΣ制御ＰＬＬが用いられるような状況であるとする。この場合、波形生成
器５０７は、ガウスフィルタリングを実現すべきである。ＰＬＬの出力は、位相
ノイズの結果ＰＬＬ中に生成された量子化ノイズによってゆがんだ、ガウス最小
偏位変調（ＧＭＳＫ）信号である。ＧＳＭの細目の中で、実行すべきもっとも重
要な部分は、位相ノイズを、±４００ｋＨｚにおいて、−６０ｄＢｃ／Ｈｚ以下
にすべきであるということである。従って、４００ｋＨｚでの量子化ノイズを減
らすことは重要である。本発明は、以下のように、この問題の、単純な解決策を
提供する。
【００１８】 ＧＳＭでもしばしば用いられているように、基準信号Ｆref＝１３ＭＨｚだと する。そして、フィルタ５１３は、例えば、インパルス応答が、 ｈ（ｋ）＝δ（ｋ）＋δ（ｋ−１６） となるように選択できる。ここで、δ（０）＝１でありｋ≠０を満たすすべての
ｋについて、δ（ｋ）＝０である。そして、デジタルフィルタ５１３は、１３／
３０ＭＨｚにおいてノッチを有する。このフィルタは、４００ｋＨｚにおいて約
１２ｄＢの減衰を有し、６ｄＢのＤＣゲインを有する。また、プレフィルタ５１
１は、変調のバンド幅内においてｈ（ｋ）の逆フィルタであるべきである。上記
のような場合、プレフィルタ５１１が、１／２に等しい一つのタップのみを含む
プレフィルタについてＤＣゲインを補償すれば十分である。プレフィルタ５１１
は、もちろん波形生成器５０７のフィルタリングに含められてもよい。
【００１９】 他の例として、隣の周波数チャネルにおいて、周波数シンセサイザのＰＬＬの
位相ノイズを減らすことが重要となるような状況を想定する。ＧＳＭとしては、
これは、例えば、±２００ｋＨｚ、±４００ｋＨｚ及び±８００ｋＨｚにおいて
ノッチが存在するデジタルフィルタ５１３を有することに対応するであろう。基
準信号５０１のサンプリングレートは、１３ＭＨｚである場合、これは、以下の
インパルス応答を有するデジタルフィルタ５１３によって、おおよそ達成するこ
とができる。すなわち、 ｈ（ｋ）＝δ（ｋ）＋δ（ｋ−３１） である。この時、プレフィルタ５１１は、１／２のゲインを有する１タップフィ
ルタであってもよい。
【００２０】 デジタルフィルタ５１３の係数は、デジタルフィルタ５１３の入力が整数であ
る限り、その出力も整数である用に選択されることに注意されたい。これは、重
要な特徴である。なぜなら、分周器５０６が、整数のディビジョン・ファクタの
みを取り扱うことが可能だからである。その出力範囲は、入力範囲の倍である。
これは、分周器を設計する上で、考慮しなければならないことである。
【００２１】 上記２つの例から、以下の結論を導き出すことができる。すなわち、本発明は
、ある周波数領域内にＰＬＬの位相ノイズを減らすことための、簡単な方法を提
供するものである。単純なデジタルフィルタ５１３は、実現が容易で、ΔΣ変調
器と比較して少ない電力消費ですむだろうし、これにより、ＰＬＬの位相ノイズ
をかなり減らすことができる。プレフィルタ５１１におけるデジタルフィルタリ
ングについては、以下の関係によって典型的に説明できる。すなわち、 N(n)=b1x(k)+b2x(k-1)+...+bk+1x(k-n) -a2N(k-1)-...-am+1N(k-m) となる。ここで、N(n)は位相ロックループにおいて分周器を制御するために用い
られるフィルタの出力であり、x(n)は、ΔΣ変調器の出力である。パラメータm,
n,a1,a2...am,am+1及びb1,b2...bm,bm+1は、量子化ノイズにある一定の属性を与
えるべく、或いは、量子化ノイズを減らすべく選択される。しかしながら、パラ
メータは、その出力が、位相ロックループの分周器における妥当なディビジョン
・ファクタに対応するように選択されなければならないことに注意されたい。
【００２２】 チャネル選択は、ΔΣ変調器５１０の入力に対してオフセット５０９を加算す
るために加算器５０８を用いることによって実行されうる。量子化ノイズの減少
は、オーバーサンプリング比の低下及び／又は位相ノイズの減少を犠牲にして、
実現される。これにより、ΔΣ制御位相ロックループ変調器を、制限されたオー
バーサンプリングファクタについて用いることができる。
【００２３】 ΔΣ変調器の選択は、所望の適用条件に依存する。おそらく、マルチプルステ
ージ（カスケード）構造を用いて実現される、ハイオーダーΔΣ変調器を用いる
こともできる。ΔΣ変調器は好適には、マルチレベルΔΣ変調器として設計され
てもよく、広い範囲でチャネル選択が可能となる。基準信号５０１は、好適には
周期信号である。ＶＣＯの出力は、増幅され、トランシーバに送信される信号５
０５を形成する。
【００２４】 本発明を実現できるトランシーバは、図６に示されている。基準発振器６０１
は、基準信号ｆrefを供給する。この基準信号は、時間経過に関わらず周波数が 比較的一定の信号であり、送信すべき情報と共にΔΣ制御位相ロックループ６０
３に送られる。ΔΣ制御位相ロックループ６０３の出力は、局部発振信号及び変
調送信信号をそれぞれ生成するために、受信機６０５と送信機６０７の両方で用
いられる。特にΔΣ制御位相ロックループ６０３は、位相変調信号を送信機６０
７に入力し、搬送信号を受信機６０５に入力する。また、別の実施の形態として
は、例えば、ＱＡＭが用いられる場合に、振幅変調を、追加的に送信器６０７で
行ってもよい。補の場合には、送信すべき情報も、送信器６０７に入力すべきで
ある。どんな場合にでも、作動周波数のチャンネルのような、送信機能の制御は
、論理制御部６０９で行われる。
【００２５】 本発明が、その技術思想或いは本質的特徴から逸脱することなく、他の特定の
形態をとりうることは、当業者には明らかであろう。したがって、ここで開示し
た実施の形態は、すべての点で、例示しようとするものであって、制限するもの
ではない。本発明の技術思想は、上記実施の形態よりもむしろ、添付されたクレ
ームによって特定されるものであり、クレームと同じ意味及び範囲内でのすべて
の変更が、その請求の範囲に含まれていることを意図するものとする。
【図面の簡単な説明】
本発明は、以下の添付図面を参照することによって、より詳細に説明されるも
のである。
【図１】 従来の直角変調器を示す図である。
【図２】 従来のΔΣ制御位相ロックループを示す図である。
【図３】 従来のＣＰＭ生成用ΔΣ制御位相ロックループを示す図である。
【図４】 本発明の一実施の形態に係る位相ロックループを制御するための、ポストフィ
ルタΔΣ変調器を示す図である。
【図５】 本発明の一実施の形態に係る位相ロックループを制御するための、ポストフィ
ルタΔΣ変調器を示す図である。
【図６】
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月１６日（２０００．３．１６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，Ｖ Ｎ，ＹＵ，ＺＷ (72)発明者 エリクソン、ヘーケン ベント スウェーデン国 エス−224 72 ルンド、 イリオングランド 35 Ｆターム(参考） 5J064 AA01 BA03 BB07 BC07 BC08 BC12 BD01 5J106 PP03 QQ07 RR18

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 分周器を含む位相ロックループと、 入力信号を変調するΔΣ変調器と、 フィルタ手段と、 を有し、 前記ΔΣ変調器の出力は、前記フィルタ手段を通され、前記フィルタ手段の出
    力は、前記分周器のディビジョン・ファクタを制御するために用いられることを
    特徴とする周波数シンセサイザ。
  2. 【請求項２】 前記ΔΣ変調器と前記分周器の間で行われるフィルタリングを補償するために
    、前記ΔΣ変調器への入力において、補償を行うことを特徴とする請求項１に記
    載の周波数シンセサイザ。
  3. 【請求項３】 前記フィルタ手段は、分周器への入力における量子化ノイズを減らし、これに
    より、位相ロックループの出力における位相ノイズを減らすことを特徴とする請
    求項１に記載の周波数シンセサイザ。
  4. 【請求項４】 基準信号と位相制御信号との位相差に基づいて変化する制御信号を生成する
    ため、基準信号と位相制御信号とに応答する検出手段と、 周波数が、前記制御信号に応じて変化する出力信号を生成するため、前記制
    御信号に応答する手段と、 前記位相制御信号を供給するため、出力信号を分周する手段であって、制御
    入力を有し、前記制御入力に適用される分周器制御信号に応じて分周比を変化さ
    せることのできる分周手段と、 を有する位相ロックループと、 分周比制御信号を提供するために情報信号に応答するΔΣ変調手段と、 前記分周比制御信号における量子化ノイズを減らすために前記ΔΣ変調器から
    の前記分周比制御信号をフィルタリングする手段と、 を有し、 前記フィルタリングされた分周比制御信号が、前記分周器の分周比を調整する
    ことを特徴とする連続位相変調器。
  5. 【請求項５】 更に、ΔΣ変調手段に供給される前に情報信号を調整する手段を有し、 その調整は、前記フィルタ手段の動作を補償することを特徴とする請求項４に
    記載の連続位相変調器。
  6. 【請求項６】 前記フィルタ手段は、前記分周手段への入力の量子化ノイズを減らし、それに
    よって、前記位相ロックループの出力における位相ノイズを減らすことを特徴と
    する請求項４に記載の連続位相変調器。
  7. 【請求項７】 チャネル選択が、オフセットをΔΣ変調器に加算することによって実行される
    ことを特徴とする請求項４に記載の連続位相変調器。
  8. 【請求項８】 前記ΔΣ変調手段は、広い周波数帯域に渡ってチャネル選択が可能なマルチレ
    ベルΔΣ変調器であることを特徴とする請求項４に記載の連続位相変調器。
  9. 【請求項９】 周波数を有する信号をシンセサイジングする方法であって、 信号生成のために位相ロックループを用い、信号の周波数を該位相ロックルー
    プ内の分周器によって制御するステップと、 変調された信号を生成するためにΔΣ変調器を用いるステップと、 変調された信号をフィルタリングすることによって、フィルタリングされた信
    号を生成するステップと、 前記分周器内のディビジョン・ファクタを制御するために前記フィルタリング
    された信号を用いるステップと、 を有することを特徴とする方法。
  10. 【請求項１０】 補償された入力信号をΔΣ変調器に供給するステップであって、該補償された
    入力信号は、前記変調された信号のフィルタリングを補償するために生成される
    ステップを、更に有することを特徴とする請求項９に記載の方法。
  11. 【請求項１１】 フィルタリングされた信号を生成する前記ステップは、前記分周器への入力の
    量子化ノイズを減らし、それにより、位相ロックループの出力の位相ノイズを減
    らすことを特徴とする請求項９に記載の方法。
JP2000512289A 1997-09-16 1998-09-11 位相ロックループ変調器制御用のポストフィルタδς Expired - Lifetime JP4246380B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/931,430 US6047029A (en) 1997-09-16 1997-09-16 Post-filtered delta sigma for controlling a phase locked loop modulator
US08/931,430 1997-09-16
PCT/SE1998/001623 WO1999014859A1 (en) 1997-09-16 1998-09-11 A post-filtered δς for controlling a phase locked loop m odulator

Publications (2)

Publication Number Publication Date
JP2001517013A true JP2001517013A (ja) 2001-10-02
JP4246380B2 JP4246380B2 (ja) 2009-04-02

Family

ID=25460777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000512289A Expired - Lifetime JP4246380B2 (ja) 1997-09-16 1998-09-11 位相ロックループ変調器制御用のポストフィルタδς

Country Status (10)

Country Link
US (1) US6047029A (ja)
EP (1) EP1048110B1 (ja)
JP (1) JP4246380B2 (ja)
KR (1) KR100532899B1 (ja)
CN (1) CN1278970A (ja)
AU (1) AU746796B2 (ja)
BR (1) BR9812224A (ja)
EE (1) EE200000134A (ja)
MY (1) MY116771A (ja)
WO (1) WO1999014859A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235842A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 位相同期回路
JP2006512030A (ja) * 2002-10-08 2006-04-06 メイコム インコーポレイテッド 信号生成装置
JP2007507985A (ja) * 2003-10-03 2007-03-29 アナログ デバイスズ インコーポレイテッド フェーズロックループ帯域幅校正回路及びその方法
JP2007538418A (ja) * 2004-01-21 2007-12-27 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 通信システム
US7426377B2 (en) 2004-09-09 2008-09-16 Renesas Technology Corp. Sigma delta (ΣΔ) transmitter circuits and transceiver using the same
US7706495B2 (en) 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ338097A (en) * 1999-09-29 2001-05-25 Tait Electronics Ltd Digitally controlled envelope elimination and restoration phase lock loop radio frequency amplifier
GB9918732D0 (en) * 1999-08-10 1999-10-13 Koninkl Philips Electronics Nv Fractional - N frequency synthesiser
AU7834700A (en) * 1999-09-27 2001-04-30 Parthus Technologies Plc Method and apparatus for a frequency synthesizer having a compensated sigma delta modulator output signal
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis
FR2809890B1 (fr) * 2000-05-31 2002-08-16 Matra Nortel Communications Synthetiseur a modulation numerique
WO2002005428A2 (en) 2000-07-10 2002-01-17 Silicon Laboratories, Inc. Digitally-synthesized loop filter circuit particularly useful for a phase locked loop
DE60125299T2 (de) * 2000-09-29 2007-10-04 Koninklijke Philips Electronics N.V. Frequenzsynthesizer und Verfahren zur Frequenzsynthese mit geringem Rauschen
KR100346839B1 (ko) * 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
EP1235403B1 (en) * 2001-02-22 2012-12-05 Panasonic Corporation Combined frequency and amplitude modulation
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
JP4386725B2 (ja) * 2001-08-29 2009-12-16 エヌエックスピー ビー ヴィ 低減されたジッタを備える改良された分周器及びそれに基づく送信器
US6710951B1 (en) 2001-10-31 2004-03-23 Western Digital Technologies, Inc. Phase locked loop employing a fractional frequency synthesizer as a variable oscillator
US7095819B2 (en) * 2001-12-26 2006-08-22 Texas Instruments Incorporated Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
DE10207544A1 (de) * 2002-02-22 2003-09-18 Infineon Technologies Ag Verfahren zum Abgleichen eines Zwei-Punkt-Modulators und Zwei-Punkt-Modulator mit einer Abgleichvorrichtung
US7545865B2 (en) * 2002-12-03 2009-06-09 M/A-Com, Inc. Apparatus, methods and articles of manufacture for wideband signal processing
CN100362743C (zh) * 2002-10-25 2008-01-16 Gct半导体公司 用于抑制锁相环电路中的噪声的系统和方法
KR100498463B1 (ko) * 2002-11-22 2005-07-01 삼성전자주식회사 프랙셔널-ｎ 주파수 합성기 및 이를 구성하는 시그마-델타변조기
US7912145B2 (en) * 2003-12-15 2011-03-22 Marvell World Trade Ltd. Filter for a modulator and methods thereof
DE102004025711B4 (de) * 2004-05-26 2008-12-11 Schreiner Group Gmbh & Co. Kg Etikett mit Anfasslasche und Verfahren zur Herstellung desselben
KR100666479B1 (ko) * 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법
US7701297B1 (en) 2005-06-30 2010-04-20 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
US7405629B2 (en) * 2005-06-30 2008-07-29 Cypress Semiconductor Corp. Frequency modulator, circuit, and method that uses multiple vector accumulation to achieve fractional-N frequency synthesis
US7741918B1 (en) 2005-06-30 2010-06-22 Cypress Semiconductor Corporation System and method for an enhanced noise shaping for spread spectrum modulation
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US7714666B2 (en) * 2006-06-15 2010-05-11 Mediatek Inc. Phase locked loop frequency synthesizer and method for modulating the same
US7535311B2 (en) * 2006-11-30 2009-05-19 Infineon Technologies Ag Direct wideband modulation of a frequency synthesizer
KR100919836B1 (ko) * 2007-11-16 2009-10-01 한국과학기술원 양자화 잡음을 감소시킨 올 디지털 피엘엘 및 이를 이용한양자화 잡음이 감소된 발진 신호 발생 방법
US8085097B2 (en) * 2008-05-06 2011-12-27 Hittite Microwave Corporation Integrated ramp, sweep fractional frequency synthesizer on an integrated circuit chip
DE102011053121B4 (de) * 2011-08-30 2016-02-04 Imst Gmbh Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
CN104330789B (zh) * 2014-11-04 2017-10-31 成都锐新科技有限公司 一种宽范围微波雷达测距装置
CN105072069B (zh) * 2015-08-07 2018-07-31 株洲南车时代电气股份有限公司 一种fsk调制电路
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop
CN108736894B (zh) * 2017-04-18 2021-08-06 博通集成电路（上海）股份有限公司 分数n频率合成器及其方法
US10291386B2 (en) * 2017-09-29 2019-05-14 Cavium, Llc Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
JP7635550B2 (ja) 2020-12-28 2025-02-26 セイコーエプソン株式会社 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2026268B (en) * 1978-07-22 1982-07-28 Racal Communcations Equipment Frequency synthesizers
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
EP0214217B1 (en) * 1985-02-21 1990-06-06 Plessey Overseas Limited Improvement in or relating to synthesisers
EP0211921A1 (en) * 1985-02-21 1987-03-04 Plessey Overseas Limited Improvement in or relating to synthesisers
GB8907316D0 (en) * 1989-03-31 1989-09-13 Plessey Co Plc Fractional'n'synthesisers
GB2238434B (en) * 1989-11-22 1994-03-16 Stc Plc Frequency synthesiser
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
CA2019297A1 (en) * 1990-01-23 1991-07-23 Brian M. Miller Multiple-modulator fractional-n divider
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5093632A (en) * 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
EP0523307B1 (en) * 1991-07-17 1996-03-27 International Business Machines Corporation Decimation filter for a sigma-delta converter and data circuit terminating equipment including the same
EP0523306B1 (en) * 1991-07-17 1995-10-25 International Business Machines Corporation Decimation filter for a sigma-delta converter and an analog-to-digital converter using the same
IT1252241B (it) * 1991-12-10 1995-06-05 Alcatel Italia Metodo e sistema per la riduzione del jitter di una struttura a pll (phase loked loop) caratterizzato da un rapporto razionale tra le le frequenze d`ingresso e di uscita.
WO1995008220A1 (en) * 1993-09-13 1995-03-23 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512030A (ja) * 2002-10-08 2006-04-06 メイコム インコーポレイテッド 信号生成装置
JP2004235842A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 位相同期回路
JP2007507985A (ja) * 2003-10-03 2007-03-29 アナログ デバイスズ インコーポレイテッド フェーズロックループ帯域幅校正回路及びその方法
JP2007538418A (ja) * 2004-01-21 2007-12-27 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 通信システム
US7706495B2 (en) 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
US7426377B2 (en) 2004-09-09 2008-09-16 Renesas Technology Corp. Sigma delta (ΣΔ) transmitter circuits and transceiver using the same

Also Published As

Publication number Publication date
CN1278970A (zh) 2001-01-03
US6047029A (en) 2000-04-04
WO1999014859A1 (en) 1999-03-25
AU746796B2 (en) 2002-05-02
BR9812224A (pt) 2000-07-18
MY116771A (en) 2004-03-31
EP1048110B1 (en) 2003-11-26
EP1048110A1 (en) 2000-11-02
JP4246380B2 (ja) 2009-04-02
EE200000134A (et) 2001-02-15
KR100532899B1 (ko) 2005-12-05
KR20010024037A (ko) 2001-03-26
AU9101898A (en) 1999-04-05

Similar Documents

Publication Publication Date Title
JP2001517013A (ja) 位相ロックループ変調器制御用のポストフィルタδς
US7276978B2 (en) Phase locked loop comprising a sigma-delta modulator
US6011815A (en) Compensated ΔΣ controlled phase locked loop modulator
KR101515737B1 (ko) 2 포인트 변조 디지털 위상 고정 루프
CN1190931C (zh) 发射机电路装置及在锁相环路中产生调制的rf输出信号的方法
US5111162A (en) Digital frequency synthesizer having AFC and modulation applied to frequency divider
JP2002509377A (ja) Σδ変調器制御式の位相ロックループ回路および関連する方法
JPH07235838A (ja) 無線装置用のシンセサイザ
WO2006083396A2 (en) Fractional-n offset phase locked loop
JP2002527921A (ja) 極座標空間変調を用いた線形変調信号を発生する方法および装置
JP2962554B2 (ja) 周波数又は位相の変調装置
EP1002368A1 (en) Step-controlled frequency synthesizer
JP3868117B2 (ja) 高周波信号発生器
US6734749B2 (en) Direct modulated phase-locked loop
CN1717861B (zh) 使用频率偏移补偿的调制器和方法
CN102217399A (zh) 用于生成载频信号的方法和设备
US5461348A (en) PLL circuit modulatable by a modulation signal having a direct current component
KR100656138B1 (ko) 두 개의 위상 동기 루프를 이용한 직교 변조 송신기
HK1033506A (en) A post-filteredδσfor controlling a phase locked loop modulator
JPH09153800A (ja) 周波数シンセサイザ
WO2002084908A2 (en) Frequency modulation using a zero hz vco

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term