JP2001511318A - 半導体デバイス及びその製造方法 - Google Patents
半導体デバイス及びその製造方法Info
- Publication number
- JP2001511318A JP2001511318A JP53044999A JP53044999A JP2001511318A JP 2001511318 A JP2001511318 A JP 2001511318A JP 53044999 A JP53044999 A JP 53044999A JP 53044999 A JP53044999 A JP 53044999A JP 2001511318 A JP2001511318 A JP 2001511318A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- metal
- conductor track
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10D64/0121—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H10W20/071—
-
- H10W20/074—
-
- H10W20/40—
-
- H10W20/47—
-
- H10W20/48—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. pn接合を有する少なくとも1個の能動素子を含む半導体本体を具え,該 半導体本体の表面に電気絶縁層が設けられ,該絶縁層の上にアルミニウムよりも 固有抵抗値が低い金属製の第1導体トラックが位置付けられ,前記電気絶縁層に 孔が設けられ,該孔が前記導体トラックを前記能動素子又はアルミニウムの導体 トラックに電気的に接続する金属を収容しており,前記孔の壁部及び底部に前記 導体トラックの金属に対する拡散障壁を成す導電層が設けられるようにした半導 体デバイスにおいて,前記電気絶縁層がサブ層を具え、該サブ層が前記導体トラ ックの金属に対する拡散障壁を成し、且つ前記孔以外の半導体本体の表面全体に わたり延在するようにしたことを特徴とする半導体デバイス。 2. 前記導体トラックを他の電気絶縁層で覆い、この絶縁層の上に、前記第1 導体トラックと同じ金属製の他の導体トラックを位置付けたことを特徴とする請 求項1に記載の半導体デバイス。 3. 前記電気絶縁層のサブ層が,該絶縁層内,好ましくはほぼ真中に配置され るようにしたことを特徴とする請求項1又は2に記載の半導体デバイス。 4. 前記金属が銅,銀又は金か、或いは銅,銀又は金を含有する合金から成る ようにしたことを特徴とする請求項1,2,又は3に記載の半導体デバイス。 5. 前記電気絶縁層のサブ層が、酸化物,窒化物,弗化物又は炭化物からなる ようにしたことを特徴とする請求項1〜4のいずれか一項の記載の半導体デバイ ス。 6. 前記電気絶縁層及び前記他の電気絶縁層が、二酸化珪素,窒化珪素又はオ キシ窒化珪素から成るようにしたことを特徴とする請求項1,2または3項に記 載の半導体デバイス。 7. pn接合を有する少なくとも1個の能動素子を含む半導体本体を具え,該 半導体本体の表面に電気絶縁層が設けられ,該絶縁層の上にアルミニウムよりも 固有抵抗値が、低い金属製の導体トラックが形成され,前記電気絶縁層に孔が設 けられ,該孔の側壁及び底部に前記金属に対する拡散障壁を成す導電層が設けら れ,且つ前記孔に前記導体トラックを前記能動素子又はアルミニウムの他の導体 トラックに電気的に接続する金属が設けられるようにした半導体デバイスの製造 方法において,前記電気絶縁層に、前記金属に対する障壁を成すと共に、前記孔 以外の半導体本体の表面全体に延在するサブ層を設けることを特徴とする半導体 デバイスの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97203872.3 | 1997-12-10 | ||
| EP97203872 | 1997-12-10 | ||
| PCT/IB1998/001899 WO1999030363A2 (en) | 1997-12-10 | 1998-11-30 | Semiconductor device and method of manufacturing such a device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001511318A true JP2001511318A (ja) | 2001-08-07 |
Family
ID=8229037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53044999A Ceased JP2001511318A (ja) | 1997-12-10 | 1998-11-30 | 半導体デバイス及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6201291B1 (ja) |
| EP (1) | EP0968529B1 (ja) |
| JP (1) | JP2001511318A (ja) |
| DE (1) | DE69839043T2 (ja) |
| WO (1) | WO1999030363A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3329380B2 (ja) * | 1999-09-21 | 2002-09-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| GB0129567D0 (en) * | 2001-12-11 | 2002-01-30 | Trikon Technologies Ltd | Diffusion barrier |
| DE10297447T5 (de) * | 2001-12-11 | 2004-11-11 | Trikon Technologies Limited, Newport | Diffusionsbarriere |
| KR100508296B1 (ko) * | 2002-02-01 | 2005-08-17 | 세이코 엡슨 가부시키가이샤 | 회로 기판, 전기 광학 장치 및 전자 기기 |
| KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
| US8049264B2 (en) * | 2005-01-28 | 2011-11-01 | Qimonda Ag | Method for producing a dielectric material on a semiconductor device and semiconductor device |
| US8564057B1 (en) | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| US8659074B2 (en) * | 2007-01-09 | 2014-02-25 | Maxpower Semiconductor, Inc. | Semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3685449D1 (ja) * | 1985-03-15 | 1992-07-02 | Fairchild Semiconductor Corp., Cupertino, Calif., Us | |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| JPH0813977B2 (ja) * | 1987-07-01 | 1996-02-14 | 東邦瓦斯株式会社 | 代替天然ガスの製造方法 |
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| US5818071A (en) * | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
| US5744376A (en) * | 1996-04-08 | 1998-04-28 | Chartered Semiconductor Manufacturing Pte, Ltd | Method of manufacturing copper interconnect with top barrier layer |
| JPH1092924A (ja) | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6037257A (en) * | 1997-05-08 | 2000-03-14 | Applied Materials, Inc. | Sputter deposition and annealing of copper alloy metallization |
| JPH11135506A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
-
1998
- 1998-11-30 EP EP98954671A patent/EP0968529B1/en not_active Expired - Lifetime
- 1998-11-30 DE DE69839043T patent/DE69839043T2/de not_active Expired - Lifetime
- 1998-11-30 JP JP53044999A patent/JP2001511318A/ja not_active Ceased
- 1998-11-30 WO PCT/IB1998/001899 patent/WO1999030363A2/en not_active Ceased
- 1998-12-10 US US09/209,063 patent/US6201291B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999030363A3 (en) | 1999-08-26 |
| EP0968529B1 (en) | 2008-01-23 |
| WO1999030363A2 (en) | 1999-06-17 |
| DE69839043D1 (de) | 2008-03-13 |
| US6201291B1 (en) | 2001-03-13 |
| DE69839043T2 (de) | 2009-01-22 |
| EP0968529A2 (en) | 2000-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386680B2 (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
| US7893535B2 (en) | Semiconductor device and method for fabricating the same | |
| US5479316A (en) | Integrated circuit metal-oxide-metal capacitor and method of making same | |
| KR100275099B1 (ko) | 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법 | |
| US6706629B1 (en) | Barrier-free copper interconnect | |
| JPH0680737B2 (ja) | 半導体装置の製造方法 | |
| JP2002009248A (ja) | キャパシタおよびその製造方法 | |
| JPH10209375A (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| TW200414427A (en) | Integrated circuit capacitor structure | |
| US20070132100A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2001511318A (ja) | 半導体デバイス及びその製造方法 | |
| US6614114B2 (en) | Conductive line formed on integrated circuits | |
| EP1760771A1 (en) | Semiconductor device and method for fabricating the same | |
| US5294836A (en) | Semiconductor device having a wiring strip of noble metal and process of fabricating the semiconductor device | |
| US20040251552A1 (en) | Semiconductor device and manufacturing method the same | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JP3062464B2 (ja) | 半導体装置 | |
| US7659626B2 (en) | Semiconductor device including a barrier metal film | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| US5948705A (en) | Method of forming interconnection line | |
| KR20000053460A (ko) | 닻형 플러그를 포함하는 집적회로 캐패시터 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| US20010010401A1 (en) | Semiconductor device having a wiring layer of copper | |
| KR20000048523A (ko) | 메모리 커패시터의 백금 및 비금속으로 이루어진 다층 전극 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20090921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |