[go: up one dir, main page]

JP2001339101A - Gallium nitride based compound semiconductor device - Google Patents

Gallium nitride based compound semiconductor device

Info

Publication number
JP2001339101A
JP2001339101A JP2000156223A JP2000156223A JP2001339101A JP 2001339101 A JP2001339101 A JP 2001339101A JP 2000156223 A JP2000156223 A JP 2000156223A JP 2000156223 A JP2000156223 A JP 2000156223A JP 2001339101 A JP2001339101 A JP 2001339101A
Authority
JP
Japan
Prior art keywords
layer
type
light emitting
electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000156223A
Other languages
Japanese (ja)
Inventor
Kensaku Yamamoto
健作 山本
Toshio Hata
俊雄 幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000156223A priority Critical patent/JP2001339101A/en
Publication of JP2001339101A publication Critical patent/JP2001339101A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 窒化ガリウム系化合物半導体発光素子におい
て、発光強度と光取出し効率の改善、および低い動作電
圧の実現を可能ならしめる。 【解決手段】 窒化ガリウム系化合物半導体発光素子
は、基板101上において順に積層されたAlxGay
1-x-yN(0≦x<1;0<y≦1;0<x+y≦
1)活性層104、p型半導体層105,106、およ
び金属Pd薄膜電極層107を少なくとも含み、その活
性層104とPd薄膜107との間隔が10nm以上で
400nm以下であることを特徴としている。
(57) [Problem] To provide a gallium nitride-based compound semiconductor light emitting device capable of improving light emission intensity and light extraction efficiency and realizing a low operating voltage. A gallium nitride compound semiconductor light-emitting element, Al x are sequentially stacked on the substrate 101 Ga y I
n 1-xy N (0 ≦ x <1; 0 <y ≦ 1; 0 <x + y ≦
1) At least the active layer 104, the p-type semiconductor layers 105 and 106, and the metal Pd thin film electrode layer 107 are included, and the interval between the active layer 104 and the Pd thin film 107 is 10 nm or more and 400 nm or less.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は窒化物系半導体素子
に関し、特に、窒化ガリウム系化合物半導体素子の特性
改善に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based semiconductor device, and more particularly to an improvement in characteristics of a gallium nitride-based compound semiconductor device.

【0002】[0002]

【従来の技術】従来の窒化ガリウム系半導体発光素子に
おいては、通常はサファイア等の絶縁性基板が用いられ
ている。絶縁性基板が用いられた発光素子では、半導体
層が形成された基板の表面側とは逆の裏面側に電極を設
けた構造を採用することが困難である。したがって、た
とえば特開平9−129932号公報に開示されている
ように、半導体層が形成される基板の表面側にp型とn
型の両電極を設けた構造が採用されている。
2. Description of the Related Art In a conventional gallium nitride based semiconductor light emitting device, an insulating substrate such as sapphire is usually used. In a light-emitting element using an insulating substrate, it is difficult to adopt a structure in which an electrode is provided on the back surface opposite to the front surface of the substrate on which the semiconductor layer is formed. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 9-129932, p-type and n-type
A structure in which both electrodes of the mold are provided is employed.

【0003】図7において、従来技術による発光ダイオ
ード(LED)の積層構造の一例が模式的な断面図で示
されている。この発光ダイオードは、サファイア基板7
01上に順次積層されたGaNバッファ層702、Si
ドープされたn型GaN層703、活性発光層704、
Mgドープされたp型AlGaN層705、およびMg
ドープされたp型GaNキャップ層706を含んでい
る。p型GaNキャップ層706上の少なくとも一部の
領域にNiまたはPdからなる透光性のp型電極層70
7が形成されており、この透光性電極層707上の一部
の領域に外部への電気的接続用のAuパッド電極708
が形成されている。また、n型GaN層703のうちで
ドライエッチングによって露出された一部の領域にn型
電極709が形成されている。
FIG. 7 is a schematic sectional view showing an example of a laminated structure of a conventional light emitting diode (LED). This light emitting diode is provided on a sapphire substrate 7.
GaN buffer layer 702 and Si
A doped n-type GaN layer 703, an active light emitting layer 704,
Mg-doped p-type AlGaN layer 705 and Mg
It includes a doped p-type GaN cap layer 706. A translucent p-type electrode layer 70 made of Ni or Pd is formed on at least a part of the p-type GaN cap layer 706.
An Au pad electrode 708 for electrical connection to the outside is formed in a partial region on the light-transmitting electrode layer 707.
Are formed. Further, an n-type electrode 709 is formed in a part of the n-type GaN layer 703 exposed by dry etching.

【0004】特開平9−129932号公報は、図7に
示されているような発光ダイオードにおいて、透光性の
p型電極層707の材料をNiからPdに変更すること
によって光出力が30%高くなる旨を報告している。し
かし、そのようなPdの透光性電極707を用いても、
発光ダイオードの動作電圧等の他の特性については改善
されていない。
Japanese Patent Application Laid-Open No. 9-129932 discloses that in a light emitting diode as shown in FIG. 7, the light output is reduced by 30% by changing the material of the translucent p-type electrode layer 707 from Ni to Pd. Report that it will be higher. However, even if such a Pd translucent electrode 707 is used,
Other characteristics such as the operating voltage of the light emitting diode are not improved.

【0005】また、図7に示されているような発光ダイ
オードをリードフレーム、回路基板、ケース部品等のマ
ウント部上へ固定するに際して、半導体層側を下にして
固定する方法では各電極へ通電するための工夫が必要で
あって生産性が悪くなるので、一般には半導体層側を上
にして固定する方法が採用されている。したがって、発
光素子内部で生じた発光を効率的に外部へ取出せるよう
に、p型オーミック電極層707が、上述のように透光
性のものにされている。
When a light emitting diode as shown in FIG. 7 is fixed on a mounting portion of a lead frame, a circuit board, a case component, or the like, a method of fixing the semiconductor layer side down to energize each electrode. Therefore, a method of fixing the semiconductor device with the semiconductor layer side up is generally employed. Therefore, the p-type ohmic electrode layer 707 is made translucent as described above so that light generated inside the light emitting element can be efficiently extracted to the outside.

【0006】[0006]

【発明が解決しようとする課題】上述のように、従来技
術による窒化ガリウム系半導体発光素子においては、高
い発光強度を有する発光素子の作製が可能であるとして
も、発光効率、光の外部への取出し効率、動作電圧等の
他の特性については、さらなる改善が望まれている。
As described above, in the gallium nitride based semiconductor light emitting device according to the prior art, even if a light emitting device having a high light emitting intensity can be manufactured, the luminous efficiency and light emission to the outside can be improved. Further improvements are desired for other characteristics such as extraction efficiency and operating voltage.

【0007】このような状況において、本発明者たちが
窒化ガリウム系半導体発光素子について詳細に検討した
ところ、InGaN活性化層およびその近傍の特にp型
半導体層中にMg−H結合によるHが混入されており、
ドーパントMgの活性化率が悪くて、そのために発光効
率が低下していることが見出された。
In such a situation, the present inventors have examined the gallium nitride based semiconductor light emitting device in detail, and found that H due to Mg—H bond is mixed in the InGaN activation layer and the vicinity thereof, in particular, the p-type semiconductor layer. Has been
It has been found that the activation rate of the dopant Mg is poor, and therefore the luminous efficiency is reduced.

【0008】このような本発明者たちが見出した知見に
基づいて、本発明は、p型コンタクト層、p型クラッド
層、および活性層中の水素(H)を層外へ効率よく排出
してp型ドーパントの活性化率を高めることによって、
発光効率と外部への光取出し効率とが改善されかつ低い
動作電圧を有し、さらに通電履歴による発光強度の減少
が抑制され得る発光素子を提供することを目的としてい
る。
Based on the findings found by the present inventors, the present invention efficiently discharges hydrogen (H) in the p-type contact layer, the p-type cladding layer, and the active layer out of the layer. By increasing the activation rate of the p-type dopant,
It is an object of the present invention to provide a light-emitting element that has improved light-emitting efficiency and light-extraction efficiency to the outside, has a low operating voltage, and can suppress a decrease in light-emitting intensity due to a history of conduction.

【0009】[0009]

【課題を解決するための手段】本発明による窒化ガリウ
ム系化合物半導体素子は、基板上において順に積層され
たAlxGayIn1-x-yN(0≦x<1;0<y≦1;
0<x+y≦1)活性層、p型半導体層、および金属P
d薄膜を少なくとも含み、その活性層とPd薄膜との間
隔が10nm以上で400nm以下であることを特徴と
している。
The semiconductor device gallium nitride compound according to the invention To achieve the above object, according to, Al x Ga y In 1- xy N (0 ≦ x <1 , which are sequentially stacked on the substrate; 0 <y ≦ 1;
0 <x + y ≦ 1) Active layer, p-type semiconductor layer, and metal P
It is characterized in that at least a d thin film is included, and a distance between the active layer and the Pd thin film is 10 nm or more and 400 nm or less.

【0010】Pd薄膜は0.5nm以上で20nm以下
の厚さを有していることが好ましい。また、基板はGa
Nからなることが好ましい。
The Pd thin film preferably has a thickness of 0.5 nm or more and 20 nm or less. The substrate is Ga
Preferably, it consists of N.

【0011】本発明による窒化ガリウム系化合物半導体
素子の製造方法は、基板上において、少なくともAlx
GayIn1-x-yN(0≦x<1;0<y≦1;0<x+
y≦1)活性層、p型半導体層、および金属Pd薄膜を
この順に形成し、その後に、不活性ガス雰囲気中または
真空中において400℃以上で600℃以下の基板温度
のもとで1分以上で10分以下の時間だけアニールが行
なわれることを特徴としている。
The method for manufacturing a gallium nitride-based compound semiconductor device according to the present invention is characterized in that at least Al x
Ga y In 1-xy N ( 0 ≦ x <1; 0 <y ≦ 1; 0 <x +
y ≦ 1) An active layer, a p-type semiconductor layer, and a metal Pd thin film are formed in this order, and thereafter, for 1 minute at a substrate temperature of 400 ° C. or more and 600 ° C. or less in an inert gas atmosphere or vacuum. As described above, the annealing is performed for a time of 10 minutes or less.

【0012】[0012]

【発明の実施の形態】以下において図面を参照しつつ本
発明の実施の形態の具体例としてのいくつかの実施例が
説明されるが、本発明はこれらの実施例に限定されるも
のではない。なお、本発明における窒化ガリウム化合物
半導体素子の活性層には、V族元素としてAsやPが含
められてもよい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to these embodiments. . The active layer of the gallium nitride compound semiconductor device according to the present invention may contain As or P as a group V element.

【0013】(実施例1)図1において、本発明の実施
例1による半導体発光素子の積層構造が模式的な断面図
で示されている。この発光素子は、サファイア基板10
1上に順に積層されたGaNバッファ層102、n型G
aN層103、In0.02Ga0.98N活性層104、p型
Al0.08Ga0.92N層105、Mgドープされたp型G
aN層106を含んでいる。p型GaN層106上の少
なくとも一部の領域には0.5〜20nmの厚さを有す
る金属Pdの透光性薄膜電極層107が形成されてお
り、その上の一部の領域にAu電極パッド108が形成
されている。また、n型GaN層103のうちでドライ
エッチングによって露出された一部の領域にn型電極1
09が設けられている。
(Embodiment 1) FIG. 1 is a schematic sectional view showing a laminated structure of a semiconductor light emitting device according to Embodiment 1 of the present invention. This light emitting element is a sapphire substrate 10
GaN buffer layer 102, n-type G
aN layer 103, In 0.02 Ga 0.98 N active layer 104, p-type Al 0.08 Ga 0.92 N layer 105, Mg-doped p-type G
An aN layer 106 is included. A transparent thin-film electrode layer 107 of metal Pd having a thickness of 0.5 to 20 nm is formed in at least a part of the region on the p-type GaN layer 106, and an Au electrode A pad 108 is formed. Also, the n-type electrode 1 is formed in a part of the n-type GaN layer 103 exposed by dry etching.
09 is provided.

【0014】このような半導体発光素子の製造方法にお
いては、MOCVD(有機金属化学気相析出)法が利用
される。まず、H2雰囲気中で、サファイア基板101
を1050℃に加熱して、その基板の表面処理が行なわ
れる。その後、基板温度が500℃にまで下げられ、2
5nmの厚さを有するGaNバッファ層102が形成さ
れる。次に、基板温度を1020℃まで速やかに昇温し
て厚さ4μmのn型GaN層103を成長させ、さらに
800℃以下の基板温度のもとでノンドープまたはSi
ドープのIn0.02Ga0.98N活性層104が30nmの
厚さに成長させられる。その後、1020℃の基板温度
のもとで、p型Al0.08Ga0.92N層105とp型Ga
Nキャップ層106とが順に形成され、これら両層の合
計厚さが10〜400nmの範囲内になるように設定さ
れる。
In the method of manufacturing such a semiconductor light emitting device, MOCVD (metal organic chemical vapor deposition) is used. First, the sapphire substrate 101 is placed in an H 2 atmosphere.
Is heated to 1050 ° C. to perform surface treatment on the substrate. Thereafter, the substrate temperature is lowered to 500 ° C.
A GaN buffer layer 102 having a thickness of 5 nm is formed. Next, the temperature of the substrate is quickly raised to 1020 ° C. to grow an n-type GaN layer 103 having a thickness of 4 μm.
A doped In 0.02 Ga 0.98 N active layer 104 is grown to a thickness of 30 nm. Thereafter, the p-type Al 0.08 Ga 0.92 N layer 105 and the p-type Ga
The N cap layer 106 is formed in order, and the total thickness of both layers is set to be in the range of 10 to 400 nm.

【0015】このようにサファイア基板上に形成された
複数の半導体層を含む積層体は、800℃において10
分間アニール処理される。このアニール処理は、窒化ガ
リウム系半導体からなるp型層に含まれるp型ドーパン
トを活性化することによって、そのp型半導体層を低抵
抗にするために行なわれる。
A laminate including a plurality of semiconductor layers formed on a sapphire substrate as described above has a thickness of 10 ° C. at 800 ° C.
Annealed for minutes. This annealing is performed to activate the p-type dopant contained in the p-type layer made of the gallium nitride-based semiconductor, thereby lowering the resistance of the p-type semiconductor layer.

【0016】その後、n型電極109を形成するため
に、キャップ層106上にレジストを塗布してフォトリ
ソグラフィによってパターニングを行ない、複数の半導
体層を含む積層体の一部をドライエッチングで除去する
ことによって、n型GaN層103の一部領域が露出さ
せられる。こうして露出させられた一部のn型GaN層
領域上に、n型電極109が形成される。さらに、キャ
ップ層106上に再びレジストを塗布してフォトリソグ
ラフィによりパターニングを行ない、そのp型GaNキ
ャップ層106上の一部の領域に金属Pd薄膜からなる
透光性のp型電極層107が0.5〜20nmの範囲内
の厚さに蒸着される。これと同様の手順によって、p型
電極層107上の一部の領域に、500nm以上の厚さ
を有するAu電極パッド108が形成される。さらに、
複数の半導体層を含む積層体を覆うように厚さ100〜
500nmのSiO2誘電体膜(図示せず)がスパッタ
リングによって形成される。その後、アニール炉中でN
2もしくはArの不活性ガス中または真空中において4
00〜600℃の温度のもとで1〜10分の時間だけ半
導体積層体のアニールが行なわれ、これによってp型と
n型の両電極ともに良好なオーミック接触を得ることが
できた。
Thereafter, in order to form the n-type electrode 109, a resist is applied on the cap layer 106, patterning is performed by photolithography, and a part of the stacked body including a plurality of semiconductor layers is removed by dry etching. As a result, a part of the n-type GaN layer 103 is exposed. An n-type electrode 109 is formed on a part of the n-type GaN layer region exposed in this manner. Further, a resist is applied again on the cap layer 106 and patterning is performed by photolithography, and a translucent p-type electrode layer 107 made of a metal Pd thin film is formed in a partial region on the p-type GaN cap layer 106. Is deposited to a thickness in the range of 0.5 to 20 nm. By a similar procedure, an Au electrode pad 108 having a thickness of 500 nm or more is formed in a partial region on the p-type electrode layer 107. further,
A thickness of 100 to cover a stacked body including a plurality of semiconductor layers;
A 500 nm SiO 2 dielectric film (not shown) is formed by sputtering. Then, in an annealing furnace,
2 or 4 in an inert gas of Ar or vacuum
Annealing of the semiconductor laminate was performed at a temperature of 00 to 600 ° C. for a time of 1 to 10 minutes, whereby a good ohmic contact could be obtained for both the p-type and n-type electrodes.

【0017】このようにして得られた実施例1による発
光素子の特性が調べられた。その特性の一例としては、
活性層104とp型電極層107との間の間隔が300
nmの場合に、注入電流I=20mAによる発光強度は
2.2mWであった。
The characteristics of the light emitting device according to Example 1 thus obtained were examined. As an example of its characteristics,
The distance between the active layer 104 and the p-type electrode layer 107 is 300
In the case of nm, the emission intensity at an injection current I = 20 mA was 2.2 mW.

【0018】図3は、図1に示されているような積層構
造を有する発光素子におけるp型金属電極層107の膜
厚と動作電圧との関係を示すグラフである。すなわち、
このグラフの横軸はp型金属電極膜厚(nm)を表し、
縦軸は動作電圧(V)を表している。また、曲線31は
従来技術による発光素子の動作電圧特性を表し、曲線3
2は実施例1による発光素子の動作電圧特性を表してい
る。
FIG. 3 is a graph showing the relationship between the operating voltage and the thickness of the p-type metal electrode layer 107 in the light emitting device having the laminated structure shown in FIG. That is,
The horizontal axis of this graph represents the p-type metal electrode film thickness (nm),
The vertical axis represents the operating voltage (V). Curve 31 represents the operating voltage characteristic of the light emitting device according to the prior art.
Reference numeral 2 denotes an operating voltage characteristic of the light emitting device according to the first embodiment.

【0019】図3のグラフにおいて、活性層104とp
型電極層107との間隔は400nmであり、注入電流
はI=20mAであった。また、従来技術による発光素
子は、p型電極層107としてNi膜が用いられたこと
のみにおいて実施例1と異なっていた。このような従来
技術による発光素子において、そのNi膜の厚さが10
nmの場合に動作電圧が3.3Vであり、Ni電極層が
薄くなるに従って動作電圧が上昇した。他方、実施例1
においてはPd電極層の厚さが10nmの場合にその発
光素子が3.1Vで動作し、Pd電極層の厚さの減少に
伴う動作電圧の上昇はNi電極層の場合に比較して少し
抑制されていた。しかし、Ni電極層とPd電極層のい
ずれの場合においても、それらの膜厚が0.5nmより
薄くなれば動作電圧の顕著な上昇が生じた。また、発光
素子から外部への光取出し効率に関しては、p型電極層
の膜厚が20nmより厚くなれば顕著にその効率が悪化
し、光出力が急激に低下した。これらのことから、本実
施例におけるPd電極層107の膜厚は、0.5〜20
nmの範囲内にあることが好ましいことがわかる。
In the graph of FIG. 3, active layer 104 and p
The distance from the mold electrode layer 107 was 400 nm, and the injection current was I = 20 mA. Further, the light emitting device according to the prior art was different from Example 1 only in that a Ni film was used as the p-type electrode layer 107. In such a conventional light emitting device, the thickness of the Ni film is 10
In the case of nm, the operating voltage was 3.3 V, and the operating voltage increased as the Ni electrode layer became thinner. On the other hand, Example 1
In, when the thickness of the Pd electrode layer is 10 nm, the light-emitting element operates at 3.1 V, and the increase in operating voltage due to the decrease in the thickness of the Pd electrode layer is slightly suppressed as compared with the case of the Ni electrode layer. It had been. However, in any case of the Ni electrode layer and the Pd electrode layer, when the film thickness was smaller than 0.5 nm, a remarkable increase in the operating voltage occurred. Further, with respect to the light extraction efficiency from the light emitting element to the outside, when the thickness of the p-type electrode layer was larger than 20 nm, the efficiency was remarkably deteriorated, and the light output sharply decreased. From these facts, the thickness of the Pd electrode layer 107 in this embodiment is 0.5 to 20
It is understood that it is preferably within the range of nm.

【0020】さらに検討したところ、Pd電極層107
の膜厚が3.5nmのときに動作電圧が3.3Vで、そ
の膜厚が7nmのときに動作電圧が3.2Vであった。
しかし、Pd電極の膜厚が2nmの場合に光出力がその
電極面全体に均一に広がらなくて低くなる傾向にあり、
15nmより厚くなれば発光層104からの光がPd電
極層によって遮られる割合が増加して光出力が低下する
傾向にある。このようなことから、本実施例におけるP
d電極層の膜厚は、2nm以上で15nm以下であるこ
とがさらに好ましいことがわかる。
Further examination revealed that the Pd electrode layer 107
The operating voltage was 3.3 V when the film thickness was 3.5 nm, and the operating voltage was 3.2 V when the film thickness was 7 nm.
However, when the thickness of the Pd electrode is 2 nm, the light output does not spread uniformly over the entire electrode surface and tends to be low.
When the thickness is more than 15 nm, the ratio of light from the light emitting layer 104 blocked by the Pd electrode layer increases, and the light output tends to decrease. For this reason, P in the present embodiment is
It is understood that the thickness of the d electrode layer is more preferably 2 nm or more and 15 nm or less.

【0021】図4は、実施例1による発光素子における
活性層104とp型電極層107との間の距離が動作電
圧に及ぼす影響を示すグラフである。すなわち、このグ
ラフの横軸は活性層−p型電極間の距離(nm)を表
し、縦軸は動作電圧(V)を表している。また、曲線4
1は、実施例1の発光素子についての測定結果を表して
いる。このグラフから、実施例1による発光素子におい
ては、活性層−p型電極間の距離が400nm以下のと
きに動作電圧が減少していることがわかる。これは、活
性層−p型電極間の距離を適切にすることによって、p
型半導体層106と105および活性層104からのH
の排出がPd電極層107の存在によって効率よく行な
われるためであると考えられる。なぜならば、Pdは水
素を吸収し得る金属だからである。他方、活性層−p型
電極間の距離が10nmより小さい場合には、発光素子
からの発光が確認できなかった。したがって、活性層−
p型電極間の距離は、10〜400nmの範囲内にある
ことが好ましいことがわかる。
FIG. 4 is a graph showing the effect of the distance between the active layer 104 and the p-type electrode layer 107 on the operating voltage in the light emitting device according to the first embodiment. That is, the horizontal axis of this graph represents the distance (nm) between the active layer and the p-type electrode, and the vertical axis represents the operating voltage (V). Curve 4
Reference numeral 1 denotes a measurement result of the light emitting device of Example 1. From this graph, it can be seen that in the light emitting device according to Example 1, the operating voltage decreases when the distance between the active layer and the p-type electrode is 400 nm or less. This is achieved by setting the distance between the active layer and the p-type electrode to be appropriate.
From the semiconductor layers 106 and 105 and the active layer 104.
This is considered to be due to efficient discharge due to the presence of the Pd electrode layer 107. This is because Pd is a metal that can absorb hydrogen. On the other hand, when the distance between the active layer and the p-type electrode was smaller than 10 nm, light emission from the light emitting element could not be confirmed. Therefore, the active layer
It is understood that the distance between the p-type electrodes is preferably in the range of 10 to 400 nm.

【0022】図5は、発光素子における活性層−p型電
極間の距離が発光強度に及ぼす影響を示すグラフであ
る。すなわち、このグラフにおいて、横軸は活性層−p
型金属電極間の距離(nm)を表し、縦軸は発光強度
(mW)を表している。また、曲線51は実施例1の発
光素子における測定結果を表している。このグラフから
わかるように、実施例1の発光素子においては、活性層
−p型電極間の距離のみを変化させた場合に、活性層−
p型電極間に存在するp型半導体層105と106の合
計厚さが100〜400nmの範囲内にある場合に発光
強度が高く、約2.2mWの発光強度が得られた。これ
は、活性層−p型電極間の距離が100nmより小さい
場合にはその間に存在するp型半導体層105と106
の働きが不十分となり、400nmより大きい場合には
Pd電極層107によるHの除去効果が十分に得られな
くなって、効率のよい発光強度が得られなくなるからで
あると考えられる。したがって、図5に示された発光強
度の観点から、活性層−p型電極層間の距離は、100
〜400nmの範囲内にあることが好ましいことがわか
る。
FIG. 5 is a graph showing the effect of the distance between the active layer and the p-type electrode in the light emitting element on the light emission intensity. That is, in this graph, the horizontal axis is the active layer-p
The vertical axis represents the light emission intensity (mW). A curve 51 represents a measurement result of the light emitting device of Example 1. As can be seen from this graph, in the light emitting device of Example 1, when only the distance between the active layer and the p-type electrode was changed,
When the total thickness of the p-type semiconductor layers 105 and 106 existing between the p-type electrodes was within the range of 100 to 400 nm, the emission intensity was high, and a light emission intensity of about 2.2 mW was obtained. This is because when the distance between the active layer and the p-type electrode is smaller than 100 nm, the p-type semiconductor layers 105 and 106 existing between them are present.
Is considered to be insufficient, and if it is larger than 400 nm, the effect of removing H by the Pd electrode layer 107 cannot be sufficiently obtained, so that efficient light emission intensity cannot be obtained. Therefore, from the viewpoint of the emission intensity shown in FIG. 5, the distance between the active layer and the p-type electrode layer is 100
It is understood that it is preferably within the range of 400 nm.

【0023】図6は、活性層−p型電極間の距離が発光
素子の通電試験履歴による発光強度の低下割合に及ぼす
影響を示すグラフである。すなわち、このグラフにおい
て、横軸は活性層−p型電極間の距離(nm)を表し、
縦軸は初期発光強度に対する通電試験履歴後の発光強度
の割合、すなわち通電後発光強度/初期発光強度(a.
u.:任意単位)を表している。また、曲線61は実施
例1による発光素子についての測定結果を表し、曲線6
3は従来例による発光素子についての測定結果を表して
いる。この従来例による発光素子は、Pd電極層107
がNi電極層に置換えられていることのみにおいて異な
っていた。
FIG. 6 is a graph showing the effect of the distance between the active layer and the p-type electrode on the rate of decrease in light emission intensity due to the history of the current test of the light emitting element. That is, in this graph, the horizontal axis represents the distance (nm) between the active layer and the p-type electrode,
The vertical axis represents the ratio of the light emission intensity after the current application test history to the initial light emission intensity, that is, the light emission intensity after current application / initial light emission intensity (a.
u. : Arbitrary unit). Curve 61 represents the measurement result of the light emitting device according to Example 1, and curve 6 represents
Reference numeral 3 denotes a measurement result of the light emitting device according to the conventional example. The light emitting device according to this conventional example has a Pd electrode layer 107.
Was only replaced by a Ni electrode layer.

【0024】図6のグラフから明らかなように、実施例
1と従来例とによるいずれの発光素子においても、活性
層−p型電極間の距離が200nm以上のときに通電試
験履歴による発光強度の減少が抑制され得ることがわか
る。しかし、活性層−p型電極間の距離が200nmの
場合に、従来例の発光素子においては初期と通電試験履
歴後の発光強度比が0.85であるのに対して、本実施
例の発光素子においてはその発光強度比が0.88に改
善されている。他方、活性層−p型電極間の距離が40
0nmより大きくなれば、Pd電極層107による脱水
素の効果が不十分となって高効率の光出力が得られなく
なる。したがって、通電試験履歴による発光効率の低下
を防止するとともに高効率の光出力を得るためには、活
性層−p型電極間の距離は200〜400nmの範囲内
にあることが特に好ましいことがわかる。
As is clear from the graph of FIG. 6, in each of the light emitting devices of Example 1 and the conventional example, when the distance between the active layer and the p-type electrode is 200 nm or more, the light emission intensity based on the energizing test history is measured. It can be seen that the decrease can be suppressed. However, when the distance between the active layer and the p-type electrode is 200 nm, in the light emitting device of the conventional example, the ratio of the light emission intensity between the initial stage and after the history of the current test is 0.85, whereas In the device, the emission intensity ratio is improved to 0.88. On the other hand, when the distance between the active layer and the p-type electrode is 40
When the thickness is larger than 0 nm, the effect of dehydrogenation by the Pd electrode layer 107 becomes insufficient, so that a high-efficiency optical output cannot be obtained. Therefore, in order to prevent a decrease in the luminous efficiency due to the history of the conduction test and to obtain a high-efficiency light output, it is particularly preferable that the distance between the active layer and the p-type electrode is in the range of 200 to 400 nm. .

【0025】上述のように、Pdは水素を吸収する金属
である。したがって、実施例1においてNiと異なるP
dをp型金属電極層107として用い、かつ活性層−p
型電極間の距離を適切な値に調節することによって、発
光素子中のp型半導体層106と105および活性層1
04中に存在するHを効率よく排出させることができ
た。このことによって、従来技術による発光素子と比較
して、動作電圧が低減され、発光強度が高められ、さら
に通電試験履歴後においても発光強度の減少が抑制され
る効果が得られた。
As described above, Pd is a metal that absorbs hydrogen. Therefore, in Example 1, P different from Ni
d as the p-type metal electrode layer 107 and the active layer -p
By adjusting the distance between the mold electrodes to an appropriate value, the p-type semiconductor layers 106 and 105 and the active layer 1 in the light emitting element can be formed.
H present in 04 could be efficiently discharged. As a result, as compared with the light emitting device according to the related art, the operating voltage is reduced, the light emission intensity is increased, and further, the decrease in the light emission intensity is suppressed even after the current test history.

【0026】すなわち、実施例1の半導体発光素子にお
いては、活性層−p型電極間の距離を10〜400nm
の範囲内の適切な厚さに設定するとともに、p型金属P
d電極層を用いることによって、半導体層中に含まれる
Hを効率的に排出することができて、p型半導体層およ
び活性層中のドーパントの活性化率を高めることができ
た。その結果、p型電極層を0.5nmまで薄くしても
動作電圧の上昇を抑制することができ、高い発光強度が
得られ、なおかつ通電試験履歴による発光強度の減少が
抑制されるという特性改善効果が確認された。
That is, in the semiconductor light emitting device of the first embodiment, the distance between the active layer and the p-type electrode is 10 to 400 nm.
The thickness of the p-type metal P
By using the d electrode layer, H contained in the semiconductor layer could be efficiently discharged, and the activation rate of the dopant in the p-type semiconductor layer and the active layer could be increased. As a result, even if the p-type electrode layer is thinned to 0.5 nm, an increase in operating voltage can be suppressed, a high light emission intensity can be obtained, and a decrease in light emission intensity due to a history of current test has been suppressed. The effect was confirmed.

【0027】なお、p型電極107とn型電極109に
おいて良好なオーミック接触を得るために、それぞれの
電極のオーミック化熱処理は同時に行なわれてもよい
し、別々に行なわれてもよい。すなわち、p型GaNキ
ャップ層106上の一部に形成された金属Pd電極層1
07は、アロイ炉内においてN2もしくはArの不活性
ガス中または真空中において400〜600℃の範囲内
の温度で1〜10分の時間だけオーミック化熱処理され
る。n型電極109も同様に、アロイ炉内において40
0〜600℃の範囲内の温度で1〜10分間の時間だけ
オーミック化熱処理される。
In order to obtain good ohmic contact between the p-type electrode 107 and the n-type electrode 109, the respective electrodes may be subjected to the ohmic heat treatment simultaneously or separately. That is, the metal Pd electrode layer 1 formed on a part of the p-type GaN cap layer 106
07 is subjected to an ohmic heat treatment for 1 to 10 minutes at a temperature in the range of 400 to 600 ° C. in an inert gas of N 2 or Ar or in a vacuum in an alloy furnace. Similarly, the n-type electrode 109 is placed in an alloy furnace at 40
The ohmic heat treatment is performed at a temperature within the range of 0 to 600 ° C. for a time of 1 to 10 minutes.

【0028】なお、実施例1の変更例においては、MO
CVD法を利用して、Si(111)基板を1020℃
に加熱してその上に厚さ80nmのAlN層と厚さ4μ
mのn型GaN層を順に成長させ、その後に800℃以
下の基板温度の下でノンドープまたはSiドープのIn
0.02Ga0.98N層を30nmの厚さに成長させる。さら
に、1020℃の基板温度の下でp型Al0.08Ga0.92
N層とp型GaNキャップ層を順に成長させ、この際
に、これら両層の合計厚さが10〜400nmの範囲内
に設定される。そして、0.5〜20nmの範囲内の厚
さのPd透光性電極を用いて作製されたこの変更例によ
る窒化ガリウム系化合物半導体素子においても、上述の
実施例1の場合と同様な効果が得られた。
In the modification of the first embodiment, the MO
Using a CVD method, a Si (111) substrate is heated to 1020 ° C.
And an 80 nm thick AlN layer and a 4 μm thick
m n-type GaN layers are sequentially grown, and thereafter, at a substrate temperature of 800 ° C. or less, a non-doped or Si-doped In
A 0.02 Ga 0.98 N layer is grown to a thickness of 30 nm. Further, at a substrate temperature of 1020 ° C., p-type Al 0.08 Ga 0.92
An N layer and a p-type GaN cap layer are sequentially grown, and at this time, the total thickness of these two layers is set within a range of 10 to 400 nm. In the gallium nitride-based compound semiconductor device according to this modified example manufactured using the Pd translucent electrode having a thickness in the range of 0.5 to 20 nm, the same effect as that of the above-described first embodiment can be obtained. Obtained.

【0029】(実施例2)図2において、本発明の実施
例2による半導体発光素子の積層構造が模式的な断面図
で示されている。この発光素子は、GaN基板201上
に順に積層されたn型GaN層202、In0.02Ga
0.98N活性層203、p型Al0.08Ga0.92N層20
4、Mgドープされたp型GaN層205を含んでい
る。p型GaN層205上の少なくとも一部の領域に
0.5〜20nmの厚さを有する金属Pdの透光性薄膜
電極層206が形成されており、その上の一部の領域に
Au電極パッド207が設けられている。さらに、導電
性のGaN基板201の裏面上の少なくとも一部の領域
には、n型電極層208が形成されている。
(Embodiment 2) FIG. 2 is a schematic sectional view showing a laminated structure of a semiconductor light emitting device according to Embodiment 2 of the present invention. This light emitting device has an n-type GaN layer 202 and an In 0.02 Ga
0.98 N active layer 203, p-type Al 0.08 Ga 0.92 N layer 20
4. Includes Mg-doped p-type GaN layer 205. A transparent thin-film electrode layer 206 of metal Pd having a thickness of 0.5 to 20 nm is formed in at least a part of the region on the p-type GaN layer 205, and an Au electrode pad is 207 are provided. Further, an n-type electrode layer 208 is formed on at least a part of the back surface of the conductive GaN substrate 201.

【0030】このような半導体発光素子の製造方法にお
いては、まず、HVPE(ハライド気相成長)法を用い
て、GaN基板201が作製される。その後、MOCV
D法が利用される。まず、H2雰囲気中でGaN基板2
01が1050℃に加熱され、その基板の表面処理が行
なわれる。その後、1020℃の基板温度のもとでn型
GaN層202を4μmの厚さに成長させるとともに、
800℃以下の基板温度のもとでノンドープまたはSi
ドープのIn0.02Ga0.98N活性層203が30nmの
厚さに成長させられる。さらに、1020℃の基板温度
のもとで、p型Al0.08Ga0.92N層204とp型Ga
Nキャップ層205が順に積層され、これら両層の合計
厚さが10〜400nmの範囲内になるように設定され
る。
In such a method for manufacturing a semiconductor light emitting device, first, a GaN substrate 201 is manufactured by using HVPE (halide vapor phase epitaxy). After that, MOCV
Method D is used. First, the GaN substrate 2 was placed in an H 2 atmosphere.
01 is heated to 1050 ° C., and the surface treatment of the substrate is performed. Thereafter, the n-type GaN layer 202 is grown to a thickness of 4 μm at a substrate temperature of 1020 ° C.
Non-doped or Si at a substrate temperature of 800 ° C or less
A doped In 0.02 Ga 0.98 N active layer 203 is grown to a thickness of 30 nm. Further, at a substrate temperature of 1020 ° C., the p-type Al 0.08 Ga 0.92 N layer 204 and the p-type Ga
The N cap layers 205 are sequentially stacked, and the total thickness of these two layers is set to be in the range of 10 to 400 nm.

【0031】その後、GaN基板201の裏面にレジス
トを塗布してフォトリソグラフィによってパターニング
を行ない、蒸着によって所定パターンのn型電極208
が形成される。次に、p型GaNキャップ層205上に
レジストを塗布してフォトリソグラフィによってパター
ニングを行ない、0.5〜20nmの範囲内の厚さを有
するp型Pd電極層206が蒸着によって所定のパター
ンに形成される。同様にして、このPd電極層206上
に、500nm以上の厚さを有するAu電極パッド20
7が所定のパターンに形成される。さらに、複数の半導
体層を含む積層体を覆うように、100〜500nmの
範囲内の厚さを有するSiO2誘電体膜(図示せず)が
スパッタリングによって形成される。最後に、アニール
炉内において、N2もしくはAlの不活性ガス中または
真空中で、400℃〜600℃の温度で1〜10分の時
間だけアニールが行なわれ、p型とn型の両電極206
と208ともに良好なオーミック接触が得られた。
Thereafter, a resist is applied to the back surface of the GaN substrate 201, patterning is performed by photolithography, and an n-type electrode 208 having a predetermined pattern is formed by vapor deposition.
Is formed. Next, a resist is applied on the p-type GaN cap layer 205 and patterned by photolithography, and a p-type Pd electrode layer 206 having a thickness in the range of 0.5 to 20 nm is formed into a predetermined pattern by vapor deposition. Is done. Similarly, an Au electrode pad 20 having a thickness of 500 nm or more is formed on the Pd electrode layer 206.
7 are formed in a predetermined pattern. Further, an SiO 2 dielectric film (not shown) having a thickness in the range of 100 to 500 nm is formed by sputtering so as to cover the stacked body including the plurality of semiconductor layers. Finally, in an annealing furnace, annealing is performed at a temperature of 400 ° C. to 600 ° C. for 1 to 10 minutes in an inert gas of N 2 or Al or in a vacuum, so that both p-type and n-type electrodes are formed. 206
And 208, a good ohmic contact was obtained.

【0032】この実施例2の発光素子において得られた
典型的な特性としては、活性層−p型電極間の距離が3
00nmの場合に、注入電流I=20mAによる発光強
度が3.4mWであった。
Typical characteristics obtained in the light emitting device of Example 2 are that the distance between the active layer and the p-type electrode is 3
In the case of 00 nm, the emission intensity at an injection current I = 20 mA was 3.4 mW.

【0033】図4のグラフにおいて、曲線42は実施例
2による発光素子において注入電流I=20mAの場合
に活性層−p型電極間の距離が動作電圧に及ぼす影響を
示している。このグラフからわかるように、実施例1の
発光素子によれば活性層−p型電極間の距離が400n
mである場合に動作電圧が3.3Vであるのに対して、
実施例2の発光素子では同じ条件で3.0V程度まで動
作電圧を低減させることができる。
In the graph of FIG. 4, a curve 42 indicates the effect of the distance between the active layer and the p-type electrode on the operating voltage when the injection current I = 20 mA in the light emitting device according to the second embodiment. As can be seen from this graph, according to the light emitting device of Example 1, the distance between the active layer and the p-type electrode was 400 n.
m, the operating voltage is 3.3V,
In the light emitting device of Example 2, the operating voltage can be reduced to about 3.0 V under the same conditions.

【0034】図5のグラフにおいて、曲線52は実施例
2による発光素子における活性層−p型電極間の距離が
発光強度に及ぼす影響を示している。このグラフからわ
かるように、実施例2による発光素子の発光強度は、実
施例1による発光素子に比べて発光強度が顕著に高めら
れている。このことから、発光強度の観点からは、発光
素子の基板として実施例1のようにサファイア基板を用
いるよりも実施例2のように導電性GaN基板を用いる
ことが好ましいことがわかる。
In the graph of FIG. 5, a curve 52 shows the effect of the distance between the active layer and the p-type electrode on the light emitting intensity in the light emitting device according to the second embodiment. As can be seen from this graph, the light emitting intensity of the light emitting device according to the second embodiment is significantly higher than that of the light emitting device according to the first embodiment. From this, it can be seen that from the viewpoint of light emission intensity, it is preferable to use a conductive GaN substrate as in Example 2 rather than a sapphire substrate as in Example 1 as a substrate for a light emitting element.

【0035】図6のグラフにおける曲線62は、実施例
2による発光素子における活性層−p型電極間の距離が
通電試験前後の発光強度比に及ぼす影響を示している。
このグラフからわかるように、実施例1の発光素子によ
れば活性層−p型電極間の距離が200nm以上におい
て通電試験前後の発光強度比が0.88程度であるのに
対して、実施例2の発光素子においては同じ条件のもと
で0.99程度であり、実施例1の場合に比べてさらに
改善されていることがわかる。
A curve 62 in the graph of FIG. 6 shows the effect of the distance between the active layer and the p-type electrode on the light emitting intensity ratio before and after the energization test in the light emitting device according to the second embodiment.
As can be seen from this graph, according to the light emitting device of Example 1, when the distance between the active layer and the p-type electrode is 200 nm or more, the emission intensity ratio before and after the energization test is about 0.88. In the case of the second light-emitting element, the value was about 0.99 under the same conditions, and it can be seen that the light-emitting element was further improved as compared with the case of the first embodiment.

【0036】実施例2における上述のような効果の原因
としては、サファイア基板上の半導体層のヘテロ成長と
は異なってGaN基板上にホモ成長によって半導体層が
積層されているので、格子定数差による歪が軽減されて
半導体層間の結合がサファイア基板上の場合に比べて規
則正しく行なわれているからであると考えられる。その
結果、活性層203に取込まれていたHを排出する効果
が高まったことが主要な理由であると考えられる。
The cause of the above-described effect in the second embodiment is that, unlike the hetero-growth of the semiconductor layer on the sapphire substrate, the semiconductor layer is stacked on the GaN substrate by homo-growth, and thus the difference in lattice constant is caused. It is considered that the strain is reduced and the coupling between the semiconductor layers is performed more regularly than in the case of the sapphire substrate. As a result, it is considered that the main reason is that the effect of discharging H taken in the active layer 203 is enhanced.

【0037】なお、実施例2におけるp型電極206と
n型電極208のオーミック化処理は、実施例1の場合
と同様の条件で同時に行なわれてもよいし、別々に行な
われてもよい。また、GaN基板としては、GaAs、
ZnO、またはSiCなどの基板上に形成されたGaN
層が用いられてもよい。
The ohmic treatment of the p-type electrode 206 and the n-type electrode 208 in the second embodiment may be performed simultaneously under the same conditions as in the first embodiment, or may be performed separately. As the GaN substrate, GaAs,
GaN formed on a substrate such as ZnO or SiC
Layers may be used.

【0038】[0038]

【発明の効果】以上のように、本発明によれば、窒化ガ
リウム系化合物半導体発光素子において活性層−p型電
極間の距離を10〜400nmの範囲内の適切な値にす
るとともに透光性Pd電極を用いることによって半導体
層中のHの排出を促進し、p型GaN層および活性層に
おけるドーパントの活性化率を向上させることが可能で
ある。したがって、従来の発光素子に比べて、本発明に
よる発光素子では外部への光取出し効率と動作電圧が改
善され、さらに通電試験履歴による発光強度の減少が抑
制されるように改善され得る。
As described above, according to the present invention, in the gallium nitride based compound semiconductor light emitting device, the distance between the active layer and the p-type electrode is set to an appropriate value within the range of 10 to 400 nm and the light transmitting property is improved. By using a Pd electrode, it is possible to promote the discharge of H in the semiconductor layer and improve the activation rate of the dopant in the p-type GaN layer and the active layer. Therefore, in the light emitting device according to the present invention, the efficiency of extracting light to the outside and the operating voltage can be improved as compared with the conventional light emitting device, and furthermore, the light emitting intensity can be improved so as to suppress the decrease in the light emission intensity due to the history of the current test.

【0039】さらに、導電性のGaN基板上に発光素子
を形成することによって、サファイア基板を用いた場合
のようなヘテロ接合による格子不整合を低減させること
ができ、その結果として基板上の複数の半導体結晶層相
互の結合が規則正しく行なわれ、半導体層中からのHの
排出がさらに効率よくなされ得る。したがって、GaN
基板を用いた本発明による発光素子においては、サファ
イア基板を用いた場合に比べて、さらに強い発光強度お
よびさらに低い動作電圧を得ることが可能となるととも
に、通電試験前後における発光強度の比率の低下も抑制
され得ることになる。
Further, by forming a light emitting element on a conductive GaN substrate, it is possible to reduce lattice mismatch caused by a heterojunction as in the case of using a sapphire substrate. The coupling between the semiconductor crystal layers is regularly performed, and the H can be more efficiently discharged from the semiconductor layers. Therefore, GaN
In the light emitting device according to the present invention using the substrate, it is possible to obtain a stronger light emitting intensity and a lower operating voltage as compared with the case of using the sapphire substrate, and to decrease the ratio of the light emitting intensity before and after the energization test. Can also be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施例1による発光ダイオードの積
層構造を示す模式的な断面図である。
FIG. 1 is a schematic sectional view illustrating a stacked structure of a light emitting diode according to a first embodiment of the present invention.

【図2】 本発明の実施例2による発光ダイオードの積
層構造を示す模式的な断面図である。
FIG. 2 is a schematic sectional view showing a stacked structure of a light emitting diode according to a second embodiment of the present invention.

【図3】 実施例1による発光素子におけるp型金属電
極薄膜の厚さと動作電圧との関係を従来技術による発光
素子との比較において示すグラフである。
FIG. 3 is a graph showing the relationship between the thickness of a p-type metal electrode thin film and the operating voltage in a light emitting device according to Example 1 in comparison with a light emitting device according to a conventional technique.

【図4】 実施例1と2による発光素子における活性層
−p型電極間の距離が動作電圧に及ぼす影響を示すグラ
フである。
FIG. 4 is a graph showing the effect of the distance between the active layer and the p-type electrode on the operating voltage in the light emitting devices according to Examples 1 and 2.

【図5】 実施例1と2による発光素子における活性層
−p型金属電極間の距離が発光強度に及ぼす影響を示す
グラフである。
FIG. 5 is a graph showing the effect of the distance between the active layer and the p-type metal electrode on the light emission intensity in the light emitting devices according to Examples 1 and 2.

【図6】 実施例1と2による発光素子における活性層
−p型電極間の距離が通電試験前後の発光強度比に及ぼ
す影響を従来例の発光素子との比較において示すグラフ
である。
FIG. 6 is a graph showing the effect of the distance between the active layer and the p-type electrode on the light emission intensity ratio before and after the energization test in the light emitting devices of Examples 1 and 2 in comparison with the light emitting device of the conventional example.

【図7】 従来の発光素子の積層構造を示す模式的な断
面図である。
FIG. 7 is a schematic cross-sectional view showing a laminated structure of a conventional light emitting element.

【符号の説明】[Explanation of symbols]

101 サファイア基板、102 GaNバッファ層、
103 n型GaN層、104 InGaN活性層、1
05 p型AlGaNクラッド層、106 p型GaN
コンタクト層、107 金属Pd薄膜電極層、108
Au電極パッド、109 n型電極、201 GaN基
板、202 n型GaN層、203 InGaN活性
層、204 p型AlGaNクラッド層、205 p型
GaNコンタクト層、206 金属Pd薄膜電極層、2
07 Au電極パッド、208 n型電極、701 サ
ファイア基板、702 GaNバッファ層、703 n
型GaN層、704 InGaN活性層、705 p型
AlGaNクラッド層、706 p型GaNコンタクト
層、707 PdまたはNiの金属薄膜電極層、708
Au金属パッド、709 n型電極。
101 sapphire substrate, 102 GaN buffer layer,
103 n-type GaN layer, 104 InGaN active layer, 1
05 p-type AlGaN cladding layer, 106 p-type GaN
Contact layer, 107 metal Pd thin film electrode layer, 108
Au electrode pad, 109 n-type electrode, 201 GaN substrate, 202 n-type GaN layer, 203 InGaN active layer, 204 p-type AlGaN cladding layer, 205 p-type GaN contact layer, 206 metal Pd thin film electrode layer, 2
07 Au electrode pad, 208 n-type electrode, 701 sapphire substrate, 702 GaN buffer layer, 703 n
GaN layer, 704 InGaN active layer, 705 p-type AlGaN cladding layer, 706 p-type GaN contact layer, 707 Pd or Ni metal thin film electrode layer, 708
Au metal pad, 709 n-type electrode.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA24 CA33 CA34 CA40 CA46 CA57 CA64 CA65 CA73 CA83 CA88 5F073 AA55 CA17 CB05 CB07 CB10 CB22 DA05 EA29  ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 5F041 AA24 CA33 CA34 CA40 CA46 CA57 CA64 CA65 CA73 CA83 CA88 5F073 AA55 CA17 CB05 CB07 CB10 CB22 DA05 EA29

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上において順に積層されたAlx
yIn1-x-yN(0≦x<1;0<y≦1;0<x+y
≦1)活性層、p型半導体層、および金属Pd薄膜を少
なくとも含み、 前記活性層と前記Pd薄膜との間隔が10nm以上で4
00nm以下であることを特徴とする窒化ガリウム系化
合物半導体素子。
1. A substrate laminated in this order was Al x G
a y In 1-xy N (0 ≦ x <1; 0 <y ≦ 1; 0 <x + y
≦ 1) At least an active layer, a p-type semiconductor layer, and a metal Pd thin film, and when the distance between the active layer and the Pd thin film is 10 nm or more, 4
A gallium nitride-based compound semiconductor device having a thickness of not more than 00 nm.
【請求項2】 前記Pd薄膜は0.5nm以上で20n
m以下の厚さを有していることを特徴とする請求項1に
記載の窒化ガリウム系化合物半導体素子。
2. The Pd thin film has a thickness of 0.5 nm or more and a thickness of 20 nm.
The gallium nitride-based compound semiconductor device according to claim 1, having a thickness of not more than m.
【請求項3】 前記基板はGaNからなることを特徴と
する請求項1または2に記載の窒化ガリウム系化合物半
導体素子。
3. The gallium nitride-based compound semiconductor device according to claim 1, wherein said substrate is made of GaN.
【請求項4】 基板上において、少なくともAlxGay
In1-x-yN(0≦x<1;0<y≦1;0<x+y≦
1)活性層、p型半導体層、および金属Pd薄膜をこの
順に形成し、 その後に、不活性ガス雰囲気中または真空中において4
00℃以上で600℃以下の基板温度のもとで1分以上
10分以下の時間だけアニールが行なわれることを特徴
とする窒化ガリウム系化合物半導体素子の製造方法。
4. A substrate at least Al x Ga y
In 1-xy N (0 ≦ x <1; 0 <y ≦ 1; 0 <x + y ≦
1) An active layer, a p-type semiconductor layer, and a metal Pd thin film are formed in this order, and then formed in an inert gas atmosphere or vacuum.
A method for manufacturing a gallium nitride-based compound semiconductor device, wherein annealing is performed at a substrate temperature of not less than 00 ° C. and not more than 600 ° C. for a time of not less than 1 minute and not more than 10 minutes.
JP2000156223A 2000-05-26 2000-05-26 Gallium nitride based compound semiconductor device Pending JP2001339101A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000156223A JP2001339101A (en) 2000-05-26 2000-05-26 Gallium nitride based compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000156223A JP2001339101A (en) 2000-05-26 2000-05-26 Gallium nitride based compound semiconductor device

Publications (1)

Publication Number Publication Date
JP2001339101A true JP2001339101A (en) 2001-12-07

Family

ID=18661042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000156223A Pending JP2001339101A (en) 2000-05-26 2000-05-26 Gallium nitride based compound semiconductor device

Country Status (1)

Country Link
JP (1) JP2001339101A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302747A (en) * 2004-03-29 2005-10-27 Stanley Electric Co Ltd Semiconductor light emitting device
WO2006028118A1 (en) * 2004-09-08 2006-03-16 Rohm Co., Ltd Semiconductor light-emitting device
JP2009117604A (en) * 2007-11-06 2009-05-28 Sharp Corp Nitride semiconductor light emitting diode device
KR101076159B1 (en) 2005-06-24 2011-10-21 에피스타 코포레이션 Semiconductor light emitting device
JP2012028812A (en) * 2002-03-26 2012-02-09 Sanyo Electric Co Ltd Nitride-based semiconductor device
JP2014241442A (en) * 2004-07-27 2014-12-25 クリー インコーポレイテッドCree Inc. Extremely thin ohmic contact for p-type nitride light-emitting device and process of forming the same
JP2019029536A (en) * 2017-07-31 2019-02-21 Dowaホールディングス株式会社 Group iii nitride epitaxial substrate, electron beam excitation type light-emitting epitaxial substrate, method of manufacturing them, and electron beam excitation type light-emitting device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028812A (en) * 2002-03-26 2012-02-09 Sanyo Electric Co Ltd Nitride-based semiconductor device
JP2013243400A (en) * 2002-03-26 2013-12-05 Future Light Limited Liability Company Nitride-based semiconductor device
JP2005302747A (en) * 2004-03-29 2005-10-27 Stanley Electric Co Ltd Semiconductor light emitting device
JP2014241442A (en) * 2004-07-27 2014-12-25 クリー インコーポレイテッドCree Inc. Extremely thin ohmic contact for p-type nitride light-emitting device and process of forming the same
WO2006028118A1 (en) * 2004-09-08 2006-03-16 Rohm Co., Ltd Semiconductor light-emitting device
US7582905B2 (en) 2004-09-08 2009-09-01 Rohm Co., Ltd. Semiconductor light emitting device
KR101076159B1 (en) 2005-06-24 2011-10-21 에피스타 코포레이션 Semiconductor light emitting device
JP2009117604A (en) * 2007-11-06 2009-05-28 Sharp Corp Nitride semiconductor light emitting diode device
JP2019029536A (en) * 2017-07-31 2019-02-21 Dowaホールディングス株式会社 Group iii nitride epitaxial substrate, electron beam excitation type light-emitting epitaxial substrate, method of manufacturing them, and electron beam excitation type light-emitting device
JP7000062B2 (en) 2017-07-31 2022-01-19 Dowaホールディングス株式会社 Group III nitride epitaxial substrate, electron beam excited light emitting epitaxial substrate and their manufacturing method, and electron beam excited light emitting device

Similar Documents

Publication Publication Date Title
US7023026B2 (en) Light emitting device of III-V group compound semiconductor and fabrication method therefor
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
EP1810351B1 (en) Gan compound semiconductor light emitting element
US8502193B2 (en) Light-emitting device and fabricating method thereof
JP2803742B2 (en) Gallium nitride-based compound semiconductor light emitting device and method for forming electrode thereof
US6531383B1 (en) Method for manufacturing a compound semiconductor device
WO2007048345A1 (en) SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
JP2000294837A (en) Gallium nitride based compound semiconductor light emitting device
WO2011055664A1 (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
KR100833313B1 (en) GaN TYPE LIGHT EMITTING DIODE DEVICE AND METHOD OF MANUFACTURING THE SAME
JP2019207925A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
EP1363334A1 (en) Gallium nitride-based compound semiconductor device with a ZnO electrode
JPH11220169A (en) Gallium nitride compound semiconductor device and manufacture thereof
KR20050066029A (en) Method of producing gan based semiconductor light emitting diode
KR101064068B1 (en) Manufacturing method of light emitting device
KR100609118B1 (en) Flip Chip Light Emitting Diode and Manufacturing Method Thereof
JP3767863B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101203137B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
JP5287837B2 (en) Gallium nitride compound semiconductor light emitting device and negative electrode thereof
JP2001339101A (en) Gallium nitride based compound semiconductor device
KR101220407B1 (en) Semiconductor light emitting device
JP2021174876A (en) Semiconductor light-emitting device and method for manufacturing the same
US7575944B2 (en) Method of manufacturing nitride-based semiconductor light emitting diode
KR100576847B1 (en) Gallium nitride based semiconductor light emitting device and manufacturing method
JP2005203765A (en) Semiconductor light emitting element of gallium nitride compound and its negative electrode

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228