JP2001332681A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、複数の半導チップをパッケージ中
に積層して配置したマルチチップパッケージ（ＭＣＰ）
型の半導体装置に関し、同じサイズの半導体チップを積
層することを可能としながら、実装面積を減少した半導
体装置を提供することを課題とする。 【解決手段】 第１の半導体チップ２２を基板２６の片
面２６ａにフリップチップ実装する。基板２６の反対面
２６ｂに第２の半導体チップ２４をフリップチップ実装
する。基板２６は第２の半導体チップ２４の側面より外
側まで延出した延在部２６ｃを有する。延在部２６ｃを
１８０度湾曲して第２の半導体チップ２４の背面２４ｂ
に固定し、ハンダボール３６を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に係り、
特に複数の半導チップをパッケージ中に積層して配置し
たマルチチップパッケージ（ＭＣＰ）型の半導体装置に
関する。

【０００２】近年、半導体装置の実装面積を小さくする
ために、パッケージの小型化が求められている。特に、
携帯型電子機器において小型化及び高機能化が著しく、
その部品として使用される半導体装置にも、小型化及び
高機能化が強く求められている。従来の半導体装置のパ
ッケージにおいて、上述の要求を満たす手段として、マ
ルチチップパッケージ（ＭＣＰ）が知られている。

【０００３】

【従来の技術】図１は従来のマルチチップパッケージ
（ＭＣＰ）を示す簡略平面図である。従来のマルチチッ
プパッケージ（ＭＣＰ）では、複数の半導体チップを基
板２上に平面的に並べて搭載した構成が一般的である
が、このような構成では半導体チップの数分の基板面積
が必要となり、半導体装置としての実装面積も比較的大
きなものとなってしまう。

【０００４】そこで、小型化への要求に答えるべく、図
２に示すように、複数の半導体チップを３次元的に積層
配置した構成のマルチチップパッケージ（ＭＣＰ）が開
発されている。このようなマルチチップパッケージ（Ｍ
ＣＰ）は、スタックドＭＣＰと称され、半導体チップを
積層して配置することで基板２の面積を低減することが
でき、したがって半導体装置自体の実装面積も小さくな
る。

【０００５】従来のスタックドＭＣＰにおいては、単純
に半導体チップを重ねた場合、各々の半導体チップの電
極と基板２上の電極パッドとを金属ワイヤ（ボンディン
グワイヤ）４により接続する。したがって、金属ワイヤ
４の接続部分を確保するためには、積層された上段の半
導体チップ（チップ２）は下段の半導体チップ（チップ
１）より小さくなければならない。なお、図３は、図２
における金属ワイヤ４の接続部分を示す側面図である。

【０００６】一方、同じサイズの半導体チップを積層し
てパッケージする要求がある。例えば、携帯型電子機器
等で使用するメモリを例にとると、現在６４メガバイト
のフラッシュメモリと３２メガバイトのフラッシュメモ
リが市場にあるが、６４メガバイトのフラッシュメモリ
１個を使用するより、３２メガバイトのフラッシュメモ
リを２個使用したほうが、コストが安くつく。したがっ
て、３２メガバイトのフラッシュメモリを２個積層して
パッケージすることにより、６４メガバイトのフラッシ
ュメモリと同じメモリ容量を確保したいという要求が生
まれてくる。

【０００７】

【発明が解決しようとする課題】しかし、従来のスタッ
クドＭＣＰでは、上述のように同じサイズの半導体チッ
プをそのまま積層することはできない。そこで、半導体
チップ同士を９０度回転して、図５に示すような構成と
することが考えられる。このような構成とすることによ
り、金属ワイヤ４の接続は確保できるが、半導体装置
（スタックドＭＣＰ）としての実装面積は、半導体チッ
プを平面的に並べた場合と比較して、それほど小さくで
きない。したがって、半導体装置の小型化への要求に対
応することができない。

【０００８】一方、同じサイズの半導体チップをそのま
ま積層した構成の例として、下側の半導体チップを回路
形成面が下側になるようにして基板に対してフリップチ
ップ実装し、その上に回路形成面を上側にしてもう一つ
の半導体チップを積層し、上側の半導体チップをワイヤ
ボンディングするという構成が考えられる。しかし、こ
のような構成の場合、基板に吸湿性の高い有機系基板を
使用すると、吸湿した水分が基板とアンダーフィル材と
の間に溜まり、ハンダリフロー時の熱により蒸発してア
ンダーフィル材が剥離するという問題（いわゆるポップ
コーン現象）が起こるおそれがある。

【０００９】このような問題を解決するために、蒸気を
逃がすためのベントホールを基板に形成することが行わ
れる。図６はフリップチップボンディング型の従来の半
導体装置の断面図である。図６において、半導体チップ
６のスタッド電極６ａを、有機系基板８上に形成された
電極パッド８ａに接合することにより、半導体チップ６
を有機系基板８に搭載している。半導体チップ６と有機
系基板８との間にはアンダーフィル材１０が充填されて
おり、半導体チップ６は確実に有機系基板８に固定され
ている。また、有機系基板８の電極パッド８ａは、有機
系基板８に形成された回路パターン（図示せず）を介し
て外部接続電極であるハンダボール１０に電気的に接続
されている。

【００１０】したがって、上述のポップコーン現象を防
止するために、有機系基板８に予め複数の貫通孔である
ベントホール１２が形成される。ベントホール１２はパ
ンチ又はドリル等により形成されるため、各ベントホー
ル１２の直径は０．１μｍから０．３μｍ程度である。
このようなベントホール１２が形成された有機系基板８
に半導体チップ６を接合し、アンダーフィル材１０を有
機系基板８と半導体チップ６との間に充填して半導体装
置を形成する。したがって、アンダーフィル材を充填す
る際にベントホール１２からアンダーフィル材が漏出す
るという問題がある。

【００１１】また、ベントホール１２を予め有機系基板
８に形成しておくのではなく、図７に示すように、半導
体チップ６を有機系基板８に接合した後に、レーザ装置
１４を使用して有機系基板８に貫通孔を形成してベント
ホール１２とする方法もある。しかし、この場合は、ベ
ントホール１２の加工時にレーザパワーが強すぎたり、
余分なレーザが照射されたりした場合、半導体チップ６
の表面に損傷を与えるおそれがある。

【００１２】特に、フリップチップ実装による半導体装
置では、半導体チップ６の回路形成面が有機系基板８に
面しており、レーザ加工による損傷を受ける面は回路形
成面となる。したがって、ごく小さな損傷であっても、
半導体チップの回路が直接影響を受け、半導体装置の動
作不良を招く結果となる。

【００１３】本発明は上記の点に鑑みてなされたもので
あり、同じサイズの半導体チップを積層することを可能
としながら、実装面積を減少した半導体装置を提供する
ことを目的とする。

【００１４】

【課題を解決するための手段】上記の課題は、次に述べ
る各手段を講じることにより解決することができる。請
求項１記載の発明は、第１の半導体素子と、該第１の半
導体素子が実装された基板と、前記第１の半導体素子の
反対側にフリップチップ実装された第２の半導体素子と
を有する半導体装置であって、前記基板は前記第２の半
導体装置の側面より外側まで延出した延在部を有してお
り、該延在部を使用して外部接続用端子を設けたことを
特徴とするものである。 請求項２記載の発明は、請求
項１記載の半導体装置であって、前記基板はフレキシブ
ル基板であって、前記延在部を湾曲して前記第２の半導
体素子の背面に固定し、固定した部分に前記外部接続用
端子を形成したことを特徴とするものである。

【００１５】請求項３記載の発明は、請求項１記載の半
導体装置であって、前記基板の前記延在部に外部接続用
端子としてリードフレームを形成したことを特徴とする
ものである。

【００１６】請求項４記載の発明は、請求項１記載の半
導体装置であって、前記第２の半導体装置の背面に端子
用基板を設け、該端子用基板と前記基板の前記延在部と
を電気的に接続し、前記端子用基板に前記外部接続用端
子を形成したことを特徴とするものである。

【００１７】請求項５記載の発明は、請求項１乃至４の
うちいずれか一項記載の半導体装置であって、前記第１
の半導体素子は、前記第２の半導体素子と同じ種類の半
導体素子であり、前記第１の半導体素子を前記基板にフ
リップチップ実装したことを特徴とするものである。

【００１８】上述の各手段は次のように作用する。

【００１９】請求項１記載の発明によれば、第１の半導
体素子と第２の半導体素子とは基板を介して積層され
る。したがって、半導体チップを積層した状態で上側と
下側の半導体チップの両方を基板に接続することがで
き、半導体装置の実装面積は平面的に並べた場合に比較
して略半分まで縮小することができる。

【００２０】また、基板はその両面に半導体素子が実装
されるため、基板が雰囲気に露出する部分は延在部のみ
である。したがって、基板が雰囲気から吸収する水分の
量は極めて少なく、半導体装置の保管時に、基板とアン
ダーフィル材との間の界面に水分が溜まるようなことは
ない。したがって、溜まった水分の蒸発により生じる水
蒸気を逃がすための手段（スルーホール等）を基板に設
けなくても、半導体装置をハンダリフローにより実装基
板に実装する際の熱によりポップコーン現象が生じる可
能性を低減することができる。

【００２１】また、請求項２記載の発明によれば、延在
部を湾曲して前記第２の半導体素子の背面に固定し、固
定した部分に前記外部接続用端子を形成するため、第２
の半導体素子の背面に外部接続用端子を形成することが
できる。外部接続用端子をボール電極とすれば、従来の
ボールグリッドアレイ（ＢＧＡ）型半導体装置と同様な
構成とすることができる。

【００２２】請求項３記載の発明によれば、基板の延在
部に外部接続用端子としてリードフレームを形成したの
で、基板の延在部を湾曲する必要がなく、基板の延在部
の湾曲に起因する回路パターンの断線等の発生を防止す
ることができる。

【００２３】請求項４記載の発明によれば、第２の半導
体装置の背面に端子用基板を設け、端子用基板と基板の
延在部とを電気的に接続し、端子用基板に外部接続用端
子を形成したので、第２の半導体素子の背面に外部接続
用端子を形成することができる。外部接続用端子をボー
ル電極とすれば、従来のボールグリッドアレイ（ＢＧ
Ａ）型半導体装置と同様な構成とすることができる。

【００２４】請求項５記載の発明によれば、第１の半導
体素子と第２の半導体素子とを同じ種類の半導体素子と
し、第１の半導体素子を基板にフリップチップ実装した
ので、第１の半導体素子と第２の半導体素子とは同一の
基板の両側にフリップチップ実装される。したがって、
同じサイズの第１の半導体素子と第２の半導体素子を積
層した状態で基板に接続することができ、半導体装置の
実装面積を第１又は第２の半導体素子のチップサイズに
略等しくすることができる。

【００２５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。

【００２６】まず、本発明の第１の実施の形態による半
導体装置について、図８を参照しながら説明する。図８
は本発明の第１の実施の形態による半導体装置２０の断
面図である。

【００２７】本発明の第１の実施の形態による半導体装
置２０は、第１の半導体チップ２２と第２の半導体チッ
プ２４とを有する。本実施の形態において、第１の半導
体チップ２２と第２の半導体チップ２４は同じ種類の半
導体チップであり、そのサイズ及び電極構成等は同一で
ある。第１の半導体チップ２２と第２の半導体チップ２
４との間にはポリイミド基板のような柔軟性を有する基
板２６が設けられている。

【００２８】第１の半導体チップ２２は、基板２６の一
方の面２６ａにフリップチップ実装されている。すなわ
ち、第１の半導体チップ２２のスタッドバンプ２２ａ
は、基板２６の面２６ａに形成された電極パッド２８ａ
に接続されている。

【００２９】第２の半導体チップ２４は、基板２６の面
２６ａの反対側の面２６ｂにフリップチップ実装されて
いる。すなわち、第２の半導体チップ２４のスタッドバ
ンプ２４ａは、基板２６の面２６ｂに形成された電極パ
ッド２８ｂに接続されている。

【００３０】第２の半導体チップ２４が接続される電極
パッド２８ｂは、基板２６に形成されたビアホール等を
介して対応する電極パッド２８ａに電気的に接続されて
いる。このように、基板の片方の面に形成された電極や
回路パターンを基板の反対側の面に形成された電極や回
路パターンに電気的に接続する必要がある場合は、ビア
ホールを用いればよい。また、必ずしも向かい合った電
極同士（スタッドパンプ同士）を電気的に接続する必要
はなく、基板にパターン回路を形成し、パターン回路の
所定の部位において両面の電気的導通をとればよい。

【００３１】第１の半導体チップ２２と基板２６との間
には、アンダーフィル材３０が充填されており、第１の
半導体チップ２２を基板２６に確実に固定するととも
に、スタッドバンプ２２ａや電極パッド２８ａを保護し
ている。同様に、第２の半導体チップ２４と基板２６と
の間に、アンダーフィル材３０が充填されており、第２
の半導体チップ２４を基板２６に確実に固定するととも
に、スタッドバンプ２２ｂや電極パッド２８ｂを保護し
ている。

【００３２】本実施の形態では、半導体装置２２，２４
にスタッドバンプ２２ａ，２２ｂが用いられているた
め、アンダーフィル材３０を、異方性導電樹脂により構
成することが好ましい。

【００３３】図８において、基板２６は第２の半導体チ
ップ２４の左右側面から外側に向かって延出した延在部
２６ｃを有している。すなわち、基板２６は第１の半導
体チップ２２と第２の半導体チップ２４との間に延在
し、且つ第１の半導体チップ２２と第２の半導体チップ
２４との間に充填されたアンダーフィル材３０から延出
した延在部２６ｃを有している。

【００３４】延在部２６ｃは、第２の半導体チップ２４
側へ１８０度湾曲され、第２の半導体チップ２４の背面
２４ｂに接着剤３２により固定されている。基板２６の
面２６ａには電極パッド２８ａと共に回路パターン３４
ａが形成されており、回路パターン３４ａは延在部２６
ｃにも延在している。

【００３５】延在部２６ｃは第２の半導体チップ側へと
１８０度湾曲しているので、延在部２６ｃの先端部分
は、その上に形成された回路パターン３４ａが外側に向
いた状態で第２の半導体チップ２４の背面２４ｂに固定
される。そして、回路パターン３４ａの先端部分には、
外部接続用の突起電極としてハンダボール３６が形成さ
れている。

【００３６】上述の構成において、第１の半導体チップ
２２及び第２の半導体チップ２４は、基板２６の面２６
ａに形成された回路パターン３４ａによりハンダボール
３６に電気的に接続されており、半導体装置２０はマル
チチップパッケージ（ＭＣＰ）型の半導体装置として機
能することができる。

【００３７】半導体装置２０は、第１の半導体チップ２
２と第２の半導体チップ２４とが同じ種類のチップであ
り、同じサイズであるので、半導体装置２０の実装面積
は、第２の半導体チップ２４の平面投影面積より僅かに
大きいだけとなっている。すなわち、第２の半導体チッ
プ２４の平面投影面積に基板２６の延在部２６ｃの平面
投影面積を加えたものが半導体装置２０の実装面積とな
る。

【００３８】したがって、同じサイズの半導体チップを
積層した状態で上側と下側の半導体チップの両方を基板
に接続することができ、実装面積を平面的に並べた場合
に比較して略半分の実装面積とすることができ、電子機
器の小型化に貢献することができる。

【００３９】また、本実施の形態の構成において、基板
２６はその両面２６ａ，２６ｂがアンダーフィル材３０
により覆われている。したがて、基板２６が雰囲気に露
出する部分は延在部２６ｃのみである。したがって、基
板２６が雰囲気から吸収する水分の量は極めて少なく、
半導体装置２０の保管時に、基板２６とアンダーフィル
材３０との間の界面に水分が溜まるようなことはない。
したがって、溜まった水分の蒸発により生じる水蒸気を
逃がすための手段（スルーホール）を基板２６に設けな
くても、半導体装置２０をハンダリフローにより実装基
板に実装する際の熱によりポップコーン現象が生じる可
能性を非常に低減することができる。

【００４０】次に、本発明の第２の実施の形態による半
導体装置について、図９を参照しながら説明する。図９
は本発明の第２の実施の形態による半導体装置４０の断
面図である。なお、図９において、図８に示した構成部
品と同等な部品には同じ符号を付し、その説明は省略す
る。

【００４１】本発明の第２の実施の形態による半導体装
置４０は、本発明の第１の実施の形態による半導体装置
２０における基板２６の延在部２６ｃを湾曲してハンダ
ボール３６を延在部に形成する代わりに、延在部２６ｃ
に直接リードフレーム４２を接合したものである。すな
わち、本実施の形態では、外部接続用電極として、リー
ドフレーム４２を用いたものである。

【００４２】図９に示した例では、リードフレーム４２
を接合するのに好適なように、回路パターン３４ａを基
板２６の面２６ｂが側に形成している。すなわち、回路
パターン３４ａが下側となるように配置し、リードフレ
ーム４２を延在部２６ｃの回路パターンに接合すること
により、半導体装置４０をリードフレーム４２で支持す
る構成としている。半導体装置のパッケージとしては、
ガルウィング型に似た形状となる。

【００４３】なお、上述の第１の実施の形態による半導
体装置２０では、基板２６は柔軟性を有する基板であっ
たが、本実施の形態では柔軟性を有する必要はなく、む
しろ柔軟性のない基板のほうが好ましい。

【００４４】本実施の形態による半導体装置４０は、上
述の第１の実施の形態による半導体装置２０と同様の効
果を奏することができる。また、基板２６の延在部２６
ｃを湾曲させる必要がないので、延在部２６ｃを湾曲さ
せる際に生じるおそれのある回路パターン３４ａの断線
を防止することができる。

【００４５】次に、本発明の第３の実施の形態につい
て、図１０を参照しながら説明する。図１０は本発明の
第３の実施の形態による半導体装置５０の断面図であ
る。なお、図１０において、図８に示した構成部品と同
等の部品には同じ符号を付し、その説明は省略する。

【００４６】本発明の第３の実施の形態による半導体装
置５０は、上述の第１の実施の形態による半導体装置２
０と基本的に同じ構成を有しており、基板２６の延在部
２６ｃの構成と、外部接続用電極の構成が異なる。

【００４７】すなわち、本実施の形態では、第２の半導
体チップ２４の背面２４ｂに独立して電極用基板５２を
接着剤３２で固定し、電極用基板５２の回路パターン５
２ａに外部接続用電極としてのハンダボール３６を形成
したものである。そして、基板５２の回路パターン５２
ａと基板２６の延在部２６ｃ上の回路パターン３４ａと
をボンディングワイヤ５６により接続したものである。
ボンディングワイヤ５６及び回路パターン３４ａ，５２
ａは封止樹脂５８により封止され、保護されている。

【００４８】本実施の形態による半導体装置５０は、上
述の第１の実施の形態による半導体装置２０と同様の効
果を奏することができる。また、基板２６の延在部２６
ｃを湾曲させる必要がないので、延在部２６ｃを湾曲さ
せる際に生じるおそれのある回路パターン３４ａの断線
を防止することができる。

【００４９】次に、本発明の第４の実施の形態につい
て、図１１を参照しながら説明する。図１１は本発明の
第４の実施の形態による半導体装置６０の断面図であ
る。なお、図１１において、図１０に示した構成部品と
同等の部品には同じ符号を付し、その説明は省略する。

【００５０】本発明の第４の実施の形態による半導体装
置６０は、上述の第３の実施の形態による半導体装置５
０と基本的に同じ構成を有しており、基板２６の延在部
２６ｃと外部接続用端子であるハンダボール３６を形成
するための電極用基板５２とを接続するための構成が異
なる。

【００５１】すなわち、本実施の形態では、第２の半導
体チップ２４の背面２４ｂに電極用基板５２を接着剤３
２で固定し、電極用基板５２の回路パターン５２ａに外
部接続用電極としてのハンダボール３６を形成したもの
である。そして、基板５２の回路パターン５２ａと基板
２６の延在部２６ｃ上の回路パターン３４ａとを、第２
の半導体チップ２４の側面上に形成された導電樹脂層６
２により接続したものである。

【００５２】本実施の形態による半導体装置６０は、上
述の第１の実施の形態による半導体装置２０と同様の効
果を奏することができる。また、基板２６の延在部２６
ｃを湾曲させる必要がないので、延在部２６ｃを湾曲さ
せる際に生じるおそれのある回路パターン３４ａの断線
を防止することができる。さらに、導電樹脂層６２は第
２の半導体チップ２４の側面に沿って形成されるため、
延在部２６ｃの延出長さは非常に小さくてよく、半導体
装置６０の実装面積を第２の半導体チップの平面投影面
積に略等しくでき、実装面積をさらに小さくすることが
できる。

【００５３】次に、本発明の第５の実施の形態につい
て、図１２を参照しながら説明する。図１２は本発明の
第５の実施の形態による半導体装置７０の断面図であ
る。なお、図１２において、図８に示した構成部品と同
等の部品には同じ符号を付し、その説明は省略する。

【００５４】本実施の形態による半導体装置７０は、異
なる種類の半導体チップを積層した構成である。すなわ
ち、上述の第１の実施の形態による半導体装置２０にお
ける第１の半導体チップ２２を、第２の半導体チップ２
４よりサイズの小さい異なる種類の半導体チップとした
ものである。

【００５５】本発明の第５の実施の形態による半導体装
置７０は、第２の半導体チップ２４に関して上述の第１
の実施の形態による半導体装置２０と基本的に同じ構成
を有しており、第１の半導体チップ２２が、半導体チッ
プ７２に置き換えられたものである。第２の半導体チッ
プ７２はその回路形成面が上になるように、すなわち、
背面が基板２６に面するように基板上に設けられ、接着
剤７４により基板に固定されている。したがって、第１
の半導体チップ７２の電極７２ａは、基板２６の電極パ
ッド２８ａにボンディングワイヤ７６により接続されて
いる。

【００５６】第１の半導体チップ７２と、ボンディング
ワイヤ７６は、封止樹脂７８により封止され保護されて
いる。したがって、基板２６は、延在部２６ｃを除い
て、下側からはアンダーフィル材３０、上側からは接着
剤７４及び封止樹脂により覆われており、基板２６が雰
囲気から水分を防止することが防止されている。

【００５７】上述のように、本実施の形態によれば、異
なるサイズの半導体チップを積層して設けることがで
き、且つ実装面積を大きい方の半導体チップより僅かに
大きいものとすることができる。また、水蒸気を逃がす
ための手段（スルーホール）を基板２６に設けなくて
も、半導体装置７０をハンダリフローにより実装基板に
実装する際の熱によりポップコーン現象が生じる可能性
を非常に低減することができる。

【００５８】次に、上述の実施の形態による半導体装置
の応用例について説明する。

【００５９】図１３は、上述の第１の実施の形態による
半導体装置２０を応用した半導体装置の断面図である。
図１３において、図８に示した構成部品と同等な部品部
には同じ符号を付し、その説明は省略する。

【００６０】図１３に示した半導体装置８０は、上述の
第１の実施の形態による半導体装置２０を第３の半導体
チップ８２の上に積層して設けたものである。第３の半
導体チップ８２は、その背面を下にして基板８４に接着
剤８５により固定され、ボンディングワイヤ８６により
基板８４の電極パッド８４ａに接続されている。第３の
半導体チップ８２としては、第１及び第２の半導体チッ
プ２２，２４より大きいザイズのチップが選定される。

【００６１】第１の実施の形態による半導体装置２０
は、第１の半導体チップ２２を下にして、すなわち、第
１の半導体チップ２２が第３の半導体チップ８２に面す
るように第３の半導体チップ８２に対して接着剤８７に
より固定される。なお、この場合、半導体装置２０には
ハンダボールは設けられておらず、ハンダボールが形成
されるべき電極は、ボンディングワイヤ８８により基板
８４の電極パッド８４ａに接続される。第１、第２及び
第３の半導体チップ２２，２４，８２は基板８４上で封
止樹脂８９により封止されている。

【００６２】上述の構成によれば、例えば、第１及び第
２の半導体チップ２２，２４として同じスタッティクＲ
ＡＭを２個使用し、その下に第３の半導体チップ８２と
してフラッシュメモリを設けるような構成とすることが
でき、半導体装置８０を高度に集積されたメモリ装置と
して機能させることができる。

【００６３】図１４は、上述の第２の実施の形態による
半導体装置４０を応用した半導体装置の断面図である。
図１４において、図９に示した構成部品と同等な部品部
には同じ符号を付し、その説明は省略する。

【００６４】図１４に示した半導体装置９０は、上述の
第２の実施の形態による半導体装置２０の上に第３の半
導体チップ９２を積層して設けたものである。すなわ
ち、第３の半導体チップ９２としては、第１及び第２の
半導体チップ２２，２４より小さいサイズのものが選定
される。第３の半導体チップ９２の背面は、第１の半導
体チップ２２の背面に接着剤９４により固定されてい
る。

【００６５】第３の半導体チップ９２の電極はボンディ
ングワイヤ９６により半導体装置４０のリードフレーム
４２に接続されている。第１、第２及び第３の半導体チ
ップ２２，２４，９２及びボンディングワイヤは封止樹
脂９８により封止され保護されている。

【００６６】上述の構成によれば、例えば、第１及び第
２の半導体チップ２２，２４として同じフラッシュメモ
リを２個使用し、その上に第３の半導体チップ９２とし
てスタティックＲＡＭを設けるような構成とすることが
でき、半導体装置９０を高度に集積されたメモリ装置と
して機能させることができる。

【００６７】

【発明の効果】上述のように、請求項１記載の発明によ
れば、第１の半導体素子と第２の半導体素子とは基板を
介して積層される。したがって、半導体チップを積層し
た状態で上側と下側の半導体チップの両方を基板に接続
することができ、半導体装置の実装面積は平面的に並べ
た場合に比較して略半分まで縮小することができる。

【００６８】また、基板はその両面に半導体素子が実装
されるため、基板が雰囲気に露出する部分は延在部のみ
である。したがって、基板が雰囲気から吸収する水分の
量は極めて少なく、半導体装置の保管時に、基板とアン
ダーフィル材との間の界面に水分が溜まるようなことは
ない。したがって、溜まった水分の蒸発により生じる水
蒸気を逃がすための手段（スルーホール等）を基板に設
けなくても、半導体装置をハンダリフローにより実装基
板に実装する際の熱によりポップコーン現象が生じる可
能性を低減することができる。

【００６９】また、請求項２記載の発明によれば、延在
部を湾曲して前記第２の半導体素子の背面に固定し、固
定した部分に前記外部接続用端子を形成するため、第２
の半導体素子の背面に外部接続用端子を形成することが
できる。外部接続用端子をボール電極とすれば、従来の
ボールグリッドアレイ（ＢＧＡ）型半導体装置と同様な
構成とすることができる。

【００７０】また、請求項３記載の発明によれば、基板
の延在部に外部接続用端子としてリードフレームを形成
したので、基板の延在部を湾曲する必要がなく、基板の
延在部の湾曲に起因する回路パターンの断線等の発生を
防止することができる。

【００７１】また、請求項４記載の発明によれば、第２
の半導体装置の背面に端子用基板を設け、端子用基板と
基板の延在部とを電気的に接続し、端子用基板に外部接
続用端子を形成したので、第２の半導体素子の背面に外
部接続用端子を形成することができる。外部接続用端子
をボール電極とすれば、従来のボールグリッドアレイ
（ＢＧＡ）型半導体装置と同様な構成とすることができ
る。

【図面の簡単な説明】

【図１】半導体チップを平面的に並べた構成の従来のマ
ルチチップパッケージを示す簡略平面図である。

【図２】半導体チップを積層した構成の従来のマルチチ
ップパッケージを示す簡略平面図である。

【図３】図２における金属ワイヤの接続部分を示す側面
図である。

【図４】同じサイズの半導体チップを積層した場合の問
題点を説明するための簡略側面図である。

【図５】同じサイズの半導体チップを互いに９０度回転
した状態で積層した構成を説明するための簡略平面図で
ある。

【図６】フリップチップ実装型の従来の半導体装置の断
面図である。

【図７】ベントホールをレーザ加工する例を説明するた
めのフリップチップ実装型の従来の半導体装置の断面図
である。

【図８】本発明の第１の実施の形態による半導体装置の
断面図である。

【図９】本発明の第２の実施の形態による半導体装置の
断面図である。

【図１０】本発明の第３の実施の形態による半導体装置
の断面図である。

【図１１】本発明の第４の実施の形態による半導体装置
の断面図である。

【図１２】本発明の第５の実施の形態による半導体装置
の断面図である。

【図１３】本発明の第１の実施の形態による半導体装置
を応用した半導体装置の断面図である。

【図１４】本発明の第２の実施の形態による半導体装置
を応用した半導体装置の断面図である。

【符号の説明】

２０，４０，５０，６０，７０，８０，９０ 半導体装
置 ２２，７２ 第１の半導体チップ ２２ａ，２４ａ スタッドバンプ ２４ｂ 背面 ２４ 第２の半導体チップ ２６，８４ 基板 ２６ａ，２６ｂ 面 ２６ｃ 延在部 ２８ａ，２８ｂ，８４ａ 電極パッド ３０ アンダーフィル材 ３２，７４，８５，８７，９４ 接着剤 ３４ａ，５２ａ 回路パターン ３６ ハンダボール ４２ リードフレーム ５２ 電極用基板 ５６，７６，８６，８８，９６ ボンディングワイヤ ５８，７８，８９，９８ 封止樹脂 ６２ 導電樹脂層 ７２ａ 電極 ８２，９２ 第３の半導体チップ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の半導体素子と、該第１の半導体素
   子が実装された基板と、前記第１の半導体素子の反対側
   にフリップチップ実装された第２の半導体素子とを有す
   る半導体装置であって、 前記基板は前記第２の半導体装置の側面より外側まで延
   出した延在部を有しており、該延在部を使用して外部接
   続用端子を設けたことを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置であって、 前記基板はフレキシブル基板であって、前記延在部を湾
   曲して前記第２の半導体素子の背面に固定し、固定した
   部分に前記外部接続用端子を形成したことを特徴とする
   半導体装置。
3. 【請求項３】 請求項１記載の半導体装置であって、 前記基板の前記延在部に外部接続用端子としてリードフ
   レームを形成したことを特徴とする半導体装置。
4. 【請求項４】 請求項１記載の半導体装置であって、 前記第２の半導体装置の背面に端子用基板を設け、該端
   子用基板と前記基板の前記延在部とを電気的に接続し、
   前記端子用基板に前記外部接続用端子を形成したことを
   特徴とする半導体装置。
5. 【請求項５】 請求項１乃至４のうちいずれか一項記載
   の半導体装置であって、 前記第１の半導体素子は、前記第２の半導体素子と同じ
   種類の半導体素子であり、前記第１の半導体素子を前記
   基板にフリップチップ実装したことを特徴とする半導体
   装置。