JP2001319888A - 直流または交流電界支援アニール - Google Patents
直流または交流電界支援アニールInfo
- Publication number
- JP2001319888A JP2001319888A JP2001095081A JP2001095081A JP2001319888A JP 2001319888 A JP2001319888 A JP 2001319888A JP 2001095081 A JP2001095081 A JP 2001095081A JP 2001095081 A JP2001095081 A JP 2001095081A JP 2001319888 A JP2001319888 A JP 2001319888A
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- semiconductor substrate
- grid
- dopant
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P32/171—
-
- H10P30/204—
-
- H10P30/21—
-
- H10P32/1406—
-
- H10P95/80—
-
- H10P95/90—
-
- C—CHEMISTRY; METALLURGY
- C21—METALLURGY OF IRON
- C21D—MODIFYING THE PHYSICAL STRUCTURE OF FERROUS METALS; GENERAL DEVICES FOR HEAT TREATMENT OF FERROUS OR NON-FERROUS METALS OR ALLOYS; MAKING METAL MALLEABLE, e.g. BY DECARBURISATION OR TEMPERING
- C21D1/00—General methods or devices for heat treatment, e.g. annealing, hardening, quenching or tempering
- C21D1/04—General methods or devices for heat treatment, e.g. annealing, hardening, quenching or tempering with simultaneous application of supersonic waves, magnetic or electric fields
Landscapes
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイス内で所望の接合プロファイル
を形成するための方法を提供すること。 【解決手段】 半導体基板内に少なくとも1つのドーパ
ントを投入する。同時に半導体基板を電界に曝しながら
半導体基板と少なくとも1つのドーパントをアニールす
ることにより、少なくとも1つのドーパントを半導体基
板内に拡散する。
を形成するための方法を提供すること。 【解決手段】 半導体基板内に少なくとも1つのドーパ
ントを投入する。同時に半導体基板を電界に曝しながら
半導体基板と少なくとも1つのドーパントをアニールす
ることにより、少なくとも1つのドーパントを半導体基
板内に拡散する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体基板内のド
ーパントの拡散を制御するための方法および装置に関す
る。
ーパントの拡散を制御するための方法および装置に関す
る。
【0002】
【従来の技術】半導体デバイス構造のサイズが収縮する
につれて、収縮し続ける構造の形成を制御するために、
ますます多大な制御を実行しなければならない。構造が
ますます小さくなると、その位置および寸法により、適
切な配置を確保するために慎重な制御が必要になる。微
細寸法が関連する場合、形成された構造の配置ミスまた
はサイズあるいはその両方のわずかなエラーの結果、デ
バイスが機能しなくなるかまたは誤動作する可能性があ
る。半導体デバイス製造に関連するプロセスでは、所望
の構造を作成するために精度のレベルを高め続ける必要
がある。
につれて、収縮し続ける構造の形成を制御するために、
ますます多大な制御を実行しなければならない。構造が
ますます小さくなると、その位置および寸法により、適
切な配置を確保するために慎重な制御が必要になる。微
細寸法が関連する場合、形成された構造の配置ミスまた
はサイズあるいはその両方のわずかなエラーの結果、デ
バイスが機能しなくなるかまたは誤動作する可能性があ
る。半導体デバイス製造に関連するプロセスでは、所望
の構造を作成するために精度のレベルを高め続ける必要
がある。
【0003】半導体基板内にドーパントを拡散するため
に急速熱処理が広く使用されている。現在、急速熱処理
のために、ランプまたはホット・プレートなどの放射線
源を使用して、加工物を所望の温度まで急速に加熱す
る。次にその放射線源を使用して、加工物をその温度に
維持する。さらに放射線源を使用して、制御方式で加工
物を急速に冷却する。典型的なプロセスのこれらのステ
ップのそれぞれで、ウェハ温度を感知し(加工物の赤外
線を感知する高温計によるかまたは熱電対による)それ
を使用して、温度のフィードバック制御を行う。十分な
規模の温度まで加工物を上昇させると、加工物内の種の
拡散が始まる。さらに、このような拡散の速度は加工物
の温度の強関数である。また、どのような拡散でもその
程度は温度規模と温度時間両方の要因になる。したがっ
て、加工物が半導体ウェハであり、その熱プロセスが、
半導体ウェハ上のすべての部位でドーパント原子の均一
活性化および拡散を達成するためにドーパント種の活性
化アニーリングに使用する急速熱プロセスである場合、
ウェハの温度の精密制御が不可欠である。
に急速熱処理が広く使用されている。現在、急速熱処理
のために、ランプまたはホット・プレートなどの放射線
源を使用して、加工物を所望の温度まで急速に加熱す
る。次にその放射線源を使用して、加工物をその温度に
維持する。さらに放射線源を使用して、制御方式で加工
物を急速に冷却する。典型的なプロセスのこれらのステ
ップのそれぞれで、ウェハ温度を感知し(加工物の赤外
線を感知する高温計によるかまたは熱電対による)それ
を使用して、温度のフィードバック制御を行う。十分な
規模の温度まで加工物を上昇させると、加工物内の種の
拡散が始まる。さらに、このような拡散の速度は加工物
の温度の強関数である。また、どのような拡散でもその
程度は温度規模と温度時間両方の要因になる。したがっ
て、加工物が半導体ウェハであり、その熱プロセスが、
半導体ウェハ上のすべての部位でドーパント原子の均一
活性化および拡散を達成するためにドーパント種の活性
化アニーリングに使用する急速熱プロセスである場合、
ウェハの温度の精密制御が不可欠である。
【0004】
【発明が解決しようとする課題】より最近のシリコン・
オン・インシュレータ技術では、3℃未満3シグマ温度
制御に応じてドーパントの拡散を制御することが望まし
いだろう。しかし、最新式の急速温度処理機器に制限が
あるので、現在では5〜6℃3シグマ温度制御しか達成
することができない。この温度制御問題の一因となる要
因はいくつか存在する。このような要因としては、チャ
ンバのガス流、チャンバのドアおよびロボット工学、ウ
ェハのセンタリング、ランプ加熱のスルー・レート制限
などを含む。
オン・インシュレータ技術では、3℃未満3シグマ温度
制御に応じてドーパントの拡散を制御することが望まし
いだろう。しかし、最新式の急速温度処理機器に制限が
あるので、現在では5〜6℃3シグマ温度制御しか達成
することができない。この温度制御問題の一因となる要
因はいくつか存在する。このような要因としては、チャ
ンバのガス流、チャンバのドアおよびロボット工学、ウ
ェハのセンタリング、ランプ加熱のスルー・レート制限
などを含む。
【0005】チャンバのガス流に関しては、プロセス・
ガスの分布によりウェハ全域で温度勾配が存在する。急
速熱処理機器にはプロセス・ガス(反応性または不活性
のいずれか)が投入される。この急速熱プロセッサは熱
平衡システムではない(加工物とその支持構造のみが加
熱される)。したがって、投入ガスは低温であるが、ウ
ェハ全域を移動するにつれてガスは加熱され、チャンバ
から出ていく。この要因により、チャンバ・コンポーネ
ント上のガス入口付近の低温とガス出口付近の高温との
温度勾配が発生する。ウェハがチャンバ内に入ると、そ
の勾配はウェハに移転する。ウェハ回転を使用してこの
効果を軽減する。しかし、ウェハ回転を備えた最新式の
システムでは、この効果が軽減されているが、依然とし
て、固定高温計の信号においてウェハ回転周期の温度振
動が非常に明白であるという明確なサインが残ってい
る。ランプのゼロ制御が欠落しているのでこの振動は減
衰することができないので、その結果、ウェハのエッジ
上に局部的な高温および低温スポットが発生する。この
ような高温および低温スポットはチップに直接連結され
ており、そのチップは性能基準に適合しなくなる。
ガスの分布によりウェハ全域で温度勾配が存在する。急
速熱処理機器にはプロセス・ガス(反応性または不活性
のいずれか)が投入される。この急速熱プロセッサは熱
平衡システムではない(加工物とその支持構造のみが加
熱される)。したがって、投入ガスは低温であるが、ウ
ェハ全域を移動するにつれてガスは加熱され、チャンバ
から出ていく。この要因により、チャンバ・コンポーネ
ント上のガス入口付近の低温とガス出口付近の高温との
温度勾配が発生する。ウェハがチャンバ内に入ると、そ
の勾配はウェハに移転する。ウェハ回転を使用してこの
効果を軽減する。しかし、ウェハ回転を備えた最新式の
システムでは、この効果が軽減されているが、依然とし
て、固定高温計の信号においてウェハ回転周期の温度振
動が非常に明白であるという明確なサインが残ってい
る。ランプのゼロ制御が欠落しているのでこの振動は減
衰することができないので、その結果、ウェハのエッジ
上に局部的な高温および低温スポットが発生する。この
ような高温および低温スポットはチップに直接連結され
ており、そのチップは性能基準に適合しなくなる。
【0006】さらに、チャンバのドアおよびウェハ処理
機器のためにウェハ全域で温度勾配が存在する。前述と
同様に、ドアは処理チャンバ内に入らなければならず、
ロボット・ハンドラはそのドアから加工物を挿入しなけ
ればならないので、ドア付近でチャンバ内部に対する冷
却効果が発生する。トランスファ・チャンバまたは大気
からの低温ガスはドア領域を冷却し、ロボット・ハンド
ラの末端部はヒート・シンクとして動作し、ドア領域を
冷却する。したがって、高温および低温スポットが作成
され、それがチップに連結され、そのチップは性能基準
に適合しなくなる。
機器のためにウェハ全域で温度勾配が存在する。前述と
同様に、ドアは処理チャンバ内に入らなければならず、
ロボット・ハンドラはそのドアから加工物を挿入しなけ
ればならないので、ドア付近でチャンバ内部に対する冷
却効果が発生する。トランスファ・チャンバまたは大気
からの低温ガスはドア領域を冷却し、ロボット・ハンド
ラの末端部はヒート・シンクとして動作し、ドア領域を
冷却する。したがって、高温および低温スポットが作成
され、それがチップに連結され、そのチップは性能基準
に適合しなくなる。
【0007】現況技術では、急速熱プロセッサはポケッ
ト付きリング(完全なエッジ接触)によってウェハを支
持する。ウェハ・エッジ上の高温および低温スポット
は、その支持「エッジ・リング」内のウェハ・センタリ
ングが0.010〜0.015インチ以内の精度まで正
確ではない場合に発生することが分かっている。熱不均
一に対する補正を行うために使用するウェハ回転により
準安定条件が発生し、ウェハの摂動が十分であれば、そ
の結果、ウェハは可能な限り中心を外れるまで、求心加
速することになる。したがって、ウェハの位置決めによ
る高温および低温スポットがしばしば作成される。この
ようなスポットもチップに直接連結されており、そのチ
ップは性能基準に適合しなくなっている。
ト付きリング(完全なエッジ接触)によってウェハを支
持する。ウェハ・エッジ上の高温および低温スポット
は、その支持「エッジ・リング」内のウェハ・センタリ
ングが0.010〜0.015インチ以内の精度まで正
確ではない場合に発生することが分かっている。熱不均
一に対する補正を行うために使用するウェハ回転により
準安定条件が発生し、ウェハの摂動が十分であれば、そ
の結果、ウェハは可能な限り中心を外れるまで、求心加
速することになる。したがって、ウェハの位置決めによ
る高温および低温スポットがしばしば作成される。この
ようなスポットもチップに直接連結されており、そのチ
ップは性能基準に適合しなくなっている。
【0008】ランプ加熱のスルー・レート制限に関して
は、Wハロゲン・ランプはガスを収容するための何らか
のエンクロージャとともに構築されているので、そのエ
ンクロージャは相当な量の熱を蓄積する。この蓄積され
た熱はどのような高周波信号も減衰し、その信号はラン
プ内に励起される可能性がある。そして、急速熱プロセ
ッサ設計の進化とともにチャンバの回転速度が増加する
につれて(200mmツールは90RPMで回転し、3
00mmツールは150〜300RPMで回転すること
になる)、被制御ランプによって回転関連温度振動を減
衰することはますます難しくなる。
は、Wハロゲン・ランプはガスを収容するための何らか
のエンクロージャとともに構築されているので、そのエ
ンクロージャは相当な量の熱を蓄積する。この蓄積され
た熱はどのような高周波信号も減衰し、その信号はラン
プ内に励起される可能性がある。そして、急速熱プロセ
ッサ設計の進化とともにチャンバの回転速度が増加する
につれて(200mmツールは90RPMで回転し、3
00mmツールは150〜300RPMで回転すること
になる)、被制御ランプによって回転関連温度振動を減
衰することはますます難しくなる。
【0009】急速熱処理技術の現況技術には、ドーパン
ト拡散の制限ならびに熱収支の一致という問題がある。
拡散制限に関しては、多くの技術は、活性化および拡散
のための後続アニールとともに非常に大量かつ浅いドー
パント注入を使用して、浅い均一ドーパント・プロファ
イルを達成している。必要な拡散の程度のため、非常に
高温のバッチ式炉を必ず使用する。しかし、高温のバッ
チ式炉ではウェハのスリップが発生するので、このよう
なプロセスでは、特にウェハのサイズが大きくなるにつ
れて問題が発生する。したがって、単一ウェハ急速熱ア
ニール・プロセスが実用的になるように、全体的なアニ
ール拡散速度を増加する手段を提供することが望ましい
と思われる。
ト拡散の制限ならびに熱収支の一致という問題がある。
拡散制限に関しては、多くの技術は、活性化および拡散
のための後続アニールとともに非常に大量かつ浅いドー
パント注入を使用して、浅い均一ドーパント・プロファ
イルを達成している。必要な拡散の程度のため、非常に
高温のバッチ式炉を必ず使用する。しかし、高温のバッ
チ式炉ではウェハのスリップが発生するので、このよう
なプロセスでは、特にウェハのサイズが大きくなるにつ
れて問題が発生する。したがって、単一ウェハ急速熱ア
ニール・プロセスが実用的になるように、全体的なアニ
ール拡散速度を増加する手段を提供することが望ましい
と思われる。
【0010】熱収支の一致に関しては、現行の製造ライ
ンの慣行の目的は、バッチおよび単一ウェハ両方の高温
プロセスをすべてのステップに適したものにすることで
ある。たとえば、バッチ式炉CVDプロセッサと単一ウ
ェハ急速熱CVDプロセッサの両方でスペーサ窒化物膜
を形成できることが望ましい。しかし、バッチ・ツール
は125枚のウェハからなるセットを1時間以上にわた
って約750℃の温度に保持するので、単一ウェハ・プ
ロセッサは各ウェハをわずか2分間だけ約750℃に保
持する。最終結果として、バッチ窒化物付着によって形
成されたトランジスタのデバイス特性は単一ウェハ付着
によって形成されたトランジスタの特性とは異なるもの
になる。この違いの理由は、温度時間の結果による拡散
が2つのシステム間で大幅に異なることである。したが
って、同じ熱プロファイルを保持しながら単一ウェハ・
プロセスの全拡散を増加する手段が望ましいと思われ
る。
ンの慣行の目的は、バッチおよび単一ウェハ両方の高温
プロセスをすべてのステップに適したものにすることで
ある。たとえば、バッチ式炉CVDプロセッサと単一ウ
ェハ急速熱CVDプロセッサの両方でスペーサ窒化物膜
を形成できることが望ましい。しかし、バッチ・ツール
は125枚のウェハからなるセットを1時間以上にわた
って約750℃の温度に保持するので、単一ウェハ・プ
ロセッサは各ウェハをわずか2分間だけ約750℃に保
持する。最終結果として、バッチ窒化物付着によって形
成されたトランジスタのデバイス特性は単一ウェハ付着
によって形成されたトランジスタの特性とは異なるもの
になる。この違いの理由は、温度時間の結果による拡散
が2つのシステム間で大幅に異なることである。したが
って、同じ熱プロファイルを保持しながら単一ウェハ・
プロセスの全拡散を増加する手段が望ましいと思われ
る。
【0011】
【課題を解決するための手段】本発明は、半導体デバイ
ス内で所望の接合プロファイルを形成するための方法に
関する。半導体基板内に少なくとも1つのドーパントを
投入する。半導体基板を直流または交流あるいはその両
方の電界に曝しながら半導体基板と少なくとも1つのド
ーパントをアニールすることにより、少なくとも1つの
ドーパントを半導体基板内に拡散する。
ス内で所望の接合プロファイルを形成するための方法に
関する。半導体基板内に少なくとも1つのドーパントを
投入する。半導体基板を直流または交流あるいはその両
方の電界に曝しながら半導体基板と少なくとも1つのド
ーパントをアニールすることにより、少なくとも1つの
ドーパントを半導体基板内に拡散する。
【0012】本発明は、半導体基板内で所望の接合プロ
ファイルを形成するための装置にも関する。この装置
は、少なくとも1つのドーパントが拡散された半導体基
板をアニールする手段を含む。このアニーリング手段は
少なくとも1つの熱源を含む。この装置は、直流または
交流あるいはその両方の電界を発生し、アニーリングと
同時に直流または交流あるいはその両方の電界に半導体
基板を曝す手段も含む。
ファイルを形成するための装置にも関する。この装置
は、少なくとも1つのドーパントが拡散された半導体基
板をアニールする手段を含む。このアニーリング手段は
少なくとも1つの熱源を含む。この装置は、直流または
交流あるいはその両方の電界を発生し、アニーリングと
同時に直流または交流あるいはその両方の電界に半導体
基板を曝す手段も含む。
【0013】本発明のさらに他の目的および利点は、当
業者には以下の詳細な説明から容易に明らかになるだろ
うが、以下の詳細な説明では、本発明を実施するために
企図された最良態様を単に例示することにより、本発明
の好ましい実施形態のみを示し説明する。後で分かるよ
うに、本発明はその他の異なる実施形態が可能であり、
そのいくつかの詳細は本発明を逸脱せずに様々な明白な
点において変更が可能である。したがって、添付図面お
よび説明は本質的に例証とみなすべきであり、限定的な
ものとみなすべきではない。
業者には以下の詳細な説明から容易に明らかになるだろ
うが、以下の詳細な説明では、本発明を実施するために
企図された最良態様を単に例示することにより、本発明
の好ましい実施形態のみを示し説明する。後で分かるよ
うに、本発明はその他の異なる実施形態が可能であり、
そのいくつかの詳細は本発明を逸脱せずに様々な明白な
点において変更が可能である。したがって、添付図面お
よび説明は本質的に例証とみなすべきであり、限定的な
ものとみなすべきではない。
【0014】
【発明の実施の形態】本発明は、工業用RTAツールに
おいてこのような浅い接合をより制御可能かつより製造
可能に生産するためのプロセスおよび装置を提供する。
本発明では、現在および将来必要になる浅い接合を形成
するためにドーパントを活性化することができる。この
ような線に沿って言えば、本発明は、電界の「支援」に
より局部的に熱拡散を抑制または増強することによりド
ーパント拡散の制御を可能にする。
おいてこのような浅い接合をより制御可能かつより製造
可能に生産するためのプロセスおよび装置を提供する。
本発明では、現在および将来必要になる浅い接合を形成
するためにドーパントを活性化することができる。この
ような線に沿って言えば、本発明は、電界の「支援」に
より局部的に熱拡散を抑制または増強することによりド
ーパント拡散の制御を可能にする。
【0015】本発明は、半導体デバイス内に所望の接合
プロファイルを形成するための方法を提供する。シリコ
ン・ウェハなどの半導体基板内に少なくとも1つのドー
パントを投入する。半導体基板内にドーパント(複数も
可)を投入するために適当な方法であればどのような方
法でも使用することができる。通常、イオン注入を使用
してドーパント(複数も可)を投入する。本発明は、ド
ーパント活性化/拡散が行われる半導体デバイス製造中
の様々な段階で有用である可能性がある。
プロファイルを形成するための方法を提供する。シリコ
ン・ウェハなどの半導体基板内に少なくとも1つのドー
パントを投入する。半導体基板内にドーパント(複数も
可)を投入するために適当な方法であればどのような方
法でも使用することができる。通常、イオン注入を使用
してドーパント(複数も可)を投入する。本発明は、ド
ーパント活性化/拡散が行われる半導体デバイス製造中
の様々な段階で有用である可能性がある。
【0016】半導体基板内にドーパント(複数も可)を
投入した後、半導体基板とドーパント(複数も可)に対
してアニーリング・プロセスを施すことにより、ドーパ
ント(複数も可)を活性化する。アニーリングと同時
に、半導体基板とドーパント(複数も可)を直流または
交流あるいはその両方の電界に曝す。
投入した後、半導体基板とドーパント(複数も可)に対
してアニーリング・プロセスを施すことにより、ドーパ
ント(複数も可)を活性化する。アニーリングと同時
に、半導体基板とドーパント(複数も可)を直流または
交流あるいはその両方の電界に曝す。
【0017】本発明の状況では、このアニールは通常、
急速熱アニール(RTA)として行われる。RTAおよ
びその他の急速熱プロセスは、所与の構造を作成するた
めに半導体デバイス製造で広く使用されるようになって
いる。RTAプロセスは、通常、短いプロセス時間を含
み、特に、最高温度での短い時間を含む。
急速熱アニール(RTA)として行われる。RTAおよ
びその他の急速熱プロセスは、所与の構造を作成するた
めに半導体デバイス製造で広く使用されるようになって
いる。RTAプロセスは、通常、短いプロセス時間を含
み、特に、最高温度での短い時間を含む。
【0018】本発明によれば、アニーリングは通常、約
900℃〜約1150℃の温度で行われる。
900℃〜約1150℃の温度で行われる。
【0019】基板の温度は、通常、約3秒〜約10秒の
期間にわたってほぼ室温から最高処理温度まで上昇す
る。通常、この温度は、可能な限り迅速に最高処理温度
まで上昇する。また、この温度は通常、最高温度まで上
昇する間に1回または複数回、足踏み状態になり、一定
の期間の間、その足踏み状態(複数も可)にとどまる。
期間にわたってほぼ室温から最高処理温度まで上昇す
る。通常、この温度は、可能な限り迅速に最高処理温度
まで上昇する。また、この温度は通常、最高温度まで上
昇する間に1回または複数回、足踏み状態になり、一定
の期間の間、その足踏み状態(複数も可)にとどまる。
【0020】通常、この温度は、約0.5秒〜約10秒
の間、最高温度に維持される。この温度は、1つの期間
の間、最高温度にとどまる場合もあれば、1つまたは複
数の期間の間、最高温度未満に低下して、最高温度に戻
る場合もある。
の間、最高温度に維持される。この温度は、1つの期間
の間、最高温度にとどまる場合もあれば、1つまたは複
数の期間の間、最高温度未満に低下して、最高温度に戻
る場合もある。
【0021】最高温度での所望の処理時間後、半導体基
板の温度は低下する。通常、この温度は、可能な限り迅
速に低下する。このような線に沿って言えば、温度は通
常、約10秒〜約60秒の期間にわたってほぼ室温まで
低下する。
板の温度は低下する。通常、この温度は、可能な限り迅
速に低下する。このような線に沿って言えば、温度は通
常、約10秒〜約60秒の期間にわたってほぼ室温まで
低下する。
【0022】さらに、本発明によるアニーリングは、通
常、約0.5秒〜約10秒の期間の間、行われる。
常、約0.5秒〜約10秒の期間の間、行われる。
【0023】また、アニーリングが行われる圧力は変動
させることができる。本発明によれば、急速熱処理ツー
ル内の圧力は印加する電界によって決めることができ
る。このような線に沿って言えば、圧力を低減して、ア
ーク放電または電気放電あるいはその両方の防止を支援
してもよい。これについては、以下に明らかにする。
させることができる。本発明によれば、急速熱処理ツー
ル内の圧力は印加する電界によって決めることができ
る。このような線に沿って言えば、圧力を低減して、ア
ーク放電または電気放電あるいはその両方の防止を支援
してもよい。これについては、以下に明らかにする。
【0024】アニール中に本発明は、印加電界を使用し
てドーパント(複数も可)の拡散を制御する。拡散の制
御としては、拡散の増強および抑制を含むことができ
る。極めて浅い接合の形成に関して前述した説明にもか
かわらず、所与の事例では、ドーパントの拡散を増強す
ることが望ましい場合もある。
てドーパント(複数も可)の拡散を制御する。拡散の制
御としては、拡散の増強および抑制を含むことができ
る。極めて浅い接合の形成に関して前述した説明にもか
かわらず、所与の事例では、ドーパントの拡散を増強す
ることが望ましい場合もある。
【0025】本発明の一実施形態によれば、時間的かつ
空間的に変動する電界を急速熱処理チャンバに投入す
る。次にこの電界を使用して熱処理温度制御問題の具体
的な要素として前述した熱効果を阻止するか、またはこ
の電界を使用して前述の具体的な技術制限に対処するた
めに行われる拡散の量を調節するか、あるいはその両方
を行う。
空間的に変動する電界を急速熱処理チャンバに投入す
る。次にこの電界を使用して熱処理温度制御問題の具体
的な要素として前述した熱効果を阻止するか、またはこ
の電界を使用して前述の具体的な技術制限に対処するた
めに行われる拡散の量を調節するか、あるいはその両方
を行う。
【0026】交流または「交流」電界を印加すると、電
界交番の両方の方向にドーパント拡散を増強することに
なる。急速熱プロセス中に交流電界を印加すると、全拡
散が増加する。
界交番の両方の方向にドーパント拡散を増強することに
なる。急速熱プロセス中に交流電界を印加すると、全拡
散が増加する。
【0027】前述のように、チャンバのガス流、チャン
バのドアおよびロボット工学、ウェハのセンタリング問
題により、周波数としてのウェハ回転速度による振動関
数である温度不均一が発生する。高温計を使用すると、
このような温度振動を検出することができるが、ランプ
制御システムではこのような振動を補償することができ
ない。本発明によれば、力線が加工物表面に浸透してド
ーパントに作用するような処理チャンバ内の位置に交流
電界発生器を設置する。特に、ウェハ・エッジ付近に交
流電界を発生できるように電界発生器を位置決めする。
これは、チャンバの1つの領域のみで電界を発生する小
さいデバイスによって実施することができる。次に高温
計信号を制御手段として使用して、ウェハの最低温部分
が電界を通過するときに電界が最大になるような位相角
およびウェハ回転周波数で交流電界強度を振動させる。
したがって、ウェハ温度の制御は改善されないが、全ド
ーパント拡散の制御は改善され、その結果、接合活性化
アニーリングのLeff制御が改善され、それにより、
チップ性能の制御が改善される。なお、LeffはFE
Tの電気チャネル長である。
バのドアおよびロボット工学、ウェハのセンタリング問
題により、周波数としてのウェハ回転速度による振動関
数である温度不均一が発生する。高温計を使用すると、
このような温度振動を検出することができるが、ランプ
制御システムではこのような振動を補償することができ
ない。本発明によれば、力線が加工物表面に浸透してド
ーパントに作用するような処理チャンバ内の位置に交流
電界発生器を設置する。特に、ウェハ・エッジ付近に交
流電界を発生できるように電界発生器を位置決めする。
これは、チャンバの1つの領域のみで電界を発生する小
さいデバイスによって実施することができる。次に高温
計信号を制御手段として使用して、ウェハの最低温部分
が電界を通過するときに電界が最大になるような位相角
およびウェハ回転周波数で交流電界強度を振動させる。
したがって、ウェハ温度の制御は改善されないが、全ド
ーパント拡散の制御は改善され、その結果、接合活性化
アニーリングのLeff制御が改善され、それにより、
チップ性能の制御が改善される。なお、LeffはFE
Tの電気チャネル長である。
【0028】交流電界がその表面全域で均一に加工物に
浸透するように、より大きい電界発生器をチャンバ内に
配置すると、ウェハ上のすべてのポイントでの急速熱ア
ニーリング中の全拡散が増大する。この方法により、効
果的な拡散または急速熱プロセスが増大する。電界の強
度を調節することにより、全拡散(または熱収支)また
は単一ウェハ・プロセスをバッチ式炉プロセスと一致さ
せることができる。そのプロセスが、高度のドーパント
拡散を必要とするような技術プロセス・ステップ用の実
行可能なオプションになるように、単一ウェハ・プロセ
ス中の全拡散を増加することができる。
浸透するように、より大きい電界発生器をチャンバ内に
配置すると、ウェハ上のすべてのポイントでの急速熱ア
ニーリング中の全拡散が増大する。この方法により、効
果的な拡散または急速熱プロセスが増大する。電界の強
度を調節することにより、全拡散(または熱収支)また
は単一ウェハ・プロセスをバッチ式炉プロセスと一致さ
せることができる。そのプロセスが、高度のドーパント
拡散を必要とするような技術プロセス・ステップ用の実
行可能なオプションになるように、単一ウェハ・プロセ
ス中の全拡散を増加することができる。
【0029】交流電界は一般に約0.5Hz〜約60H
zの周波数で使用し、より一般的には約0.5Hz〜約
2Hzの周波数で使用する。交流電界の最高裁低振幅は
通常、約10000v/cm〜約100000v/cm
の範囲である。
zの周波数で使用し、より一般的には約0.5Hz〜約
2Hzの周波数で使用する。交流電界の最高裁低振幅は
通常、約10000v/cm〜約100000v/cm
の範囲である。
【0030】交流電界を使用するための典型的な配置で
は、典型的なRTAツールのグリッドを上部電極として
使用し、ウェハを保持するチャックを下部電極として使
用する。この固有ウェハは、加熱中のウェハに光を照射
するための電極として機能する。固有ウェハには必要な
電気ポテンシャルを印加することができる。ウェハ上ま
たは水晶板上の金属薄膜を所望のポテンシャルまで充電
する。高温スポットの補正を行い、均一性を改善するた
めに、位置の関数として電界強度を変化させることがで
きる。
は、典型的なRTAツールのグリッドを上部電極として
使用し、ウェハを保持するチャックを下部電極として使
用する。この固有ウェハは、加熱中のウェハに光を照射
するための電極として機能する。固有ウェハには必要な
電気ポテンシャルを印加することができる。ウェハ上ま
たは水晶板上の金属薄膜を所望のポテンシャルまで充電
する。高温スポットの補正を行い、均一性を改善するた
めに、位置の関数として電界強度を変化させることがで
きる。
【0031】代替実施形態では、多くの半導体デバイス
構造で特に関心があるのは垂直ドーパント・プロファイ
ルである。この一例としては、垂直バイポーラ・トラン
ジスタ・エミッタベース接合が考えられる。この重要な
性能決定構造では、ベース・シリコン内に拡散するエミ
ッタ・ポリシリコン・ドーパントの拡散の量によってベ
ース幅が設定される。標準的な処理では、熱効果のみに
よって拡散が制御される。したがって、急速熱処理チャ
ンバのそれぞれの制限によってプロセスの均一性が劣化
し、その結果、バイポーラ・トランジスタ・チップ性能
の均一性が低下する。しかし、本発明の実施例では、電
界増強拡散を使用して、ウェハの低温領域内の熱拡散の
欠落を補償する。したがって、この場合も全体的な性能
分布が締め付けられる。そして、この場合、拡散は本質
的に垂直のみなので、一次元交流電界または直流電界を
使用して拡散を制御することができる。しかし、いずれ
の場合も、電界強度はウェハ位置によって制御し、ウェ
ハ回転と同期させなければならないので、電界の時間的
および空間的両方の変動が必要である。
構造で特に関心があるのは垂直ドーパント・プロファイ
ルである。この一例としては、垂直バイポーラ・トラン
ジスタ・エミッタベース接合が考えられる。この重要な
性能決定構造では、ベース・シリコン内に拡散するエミ
ッタ・ポリシリコン・ドーパントの拡散の量によってベ
ース幅が設定される。標準的な処理では、熱効果のみに
よって拡散が制御される。したがって、急速熱処理チャ
ンバのそれぞれの制限によってプロセスの均一性が劣化
し、その結果、バイポーラ・トランジスタ・チップ性能
の均一性が低下する。しかし、本発明の実施例では、電
界増強拡散を使用して、ウェハの低温領域内の熱拡散の
欠落を補償する。したがって、この場合も全体的な性能
分布が締め付けられる。そして、この場合、拡散は本質
的に垂直のみなので、一次元交流電界または直流電界を
使用して拡散を制御することができる。しかし、いずれ
の場合も、電界強度はウェハ位置によって制御し、ウェ
ハ回転と同期させなければならないので、電界の時間的
および空間的両方の変動が必要である。
【0032】図12は、1Hzの交流電界で20分間の
間、1000℃で2.0×1013ホウ素ウェル線量の場
合のシミュレーション結果を示し、10000v/cm
という固定電界強度の場合と変動時間の場合の拡散の依
存性を示す。
間、1000℃で2.0×1013ホウ素ウェル線量の場
合のシミュレーション結果を示し、10000v/cm
という固定電界強度の場合と変動時間の場合の拡散の依
存性を示す。
【0033】図13には、30分という固定時間での電
界強度に対する拡散の移動性を示す。図14は、交流電
界周波数が増加すると(60Hz)拡散増強が低下する
ことを示している。したがって、最適性能は60Hz未
満で達成される。
界強度に対する拡散の移動性を示す。図14は、交流電
界周波数が増加すると(60Hz)拡散増強が低下する
ことを示している。したがって、最適性能は60Hz未
満で達成される。
【0034】直流電流の場合、印加電界の特性、たとえ
ば、極性、強度、方向またはシリコン・ウェハの表面の
垂線に対する角度のいずれかまたはこれらの組合せなど
の制御により、ドーパント(複数も可)の拡散を制御す
ることができる。
ば、極性、強度、方向またはシリコン・ウェハの表面の
垂線に対する角度のいずれかまたはこれらの組合せなど
の制御により、ドーパント(複数も可)の拡散を制御す
ることができる。
【0035】たとえば、直流電界の極性を変化させるこ
とができる。直流電界の極性は、ドーパント(複数も
可)の電荷と、ドーパント(複数も可)の移動を左右す
ることが望ましい方向によって決まる可能性がある。た
とえば、正の直流電界を使用すると、負のドーパントの
拡散を抑制することができる。これに対して、正の直流
電界によって正のドーパントの拡散が増強されるだろ
う。特定の一例によれば、注入したドーパント種がAs
+である場合、負の電界を印加してAs+原子を表面に
引きつけることができるだろう。これに対して、注入し
たドーパント種がB -などの負のイオンである場合、正
の電界を印加して分布を表面に引きつけることができる
だろう。印加電界の強度は、自由キャリアのスクリーニ
ングによって減少させることができる。一般にこのスク
リーニングは増強拡散の場合の方が強くなるだろう。
とができる。直流電界の極性は、ドーパント(複数も
可)の電荷と、ドーパント(複数も可)の移動を左右す
ることが望ましい方向によって決まる可能性がある。た
とえば、正の直流電界を使用すると、負のドーパントの
拡散を抑制することができる。これに対して、正の直流
電界によって正のドーパントの拡散が増強されるだろ
う。特定の一例によれば、注入したドーパント種がAs
+である場合、負の電界を印加してAs+原子を表面に
引きつけることができるだろう。これに対して、注入し
たドーパント種がB -などの負のイオンである場合、正
の電界を印加して分布を表面に引きつけることができる
だろう。印加電界の強度は、自由キャリアのスクリーニ
ングによって減少させることができる。一般にこのスク
リーニングは増強拡散の場合の方が強くなるだろう。
【0036】電界は、少なくとも、ドーパントが投入さ
れた半導体基板の表面の付近で発生する。直立姿勢で半
導体基板にアニールおよび直流電界を施している場合、
電界は少なくとも半導体基板の上部表面で発生する。直
流電界は通常、半導体基板内に延びる。線量が約1015
cm-2のドーパント注入の場合、直流電界強度がシリコ
ン表面のその規模の1/eまで低減されるときの深さに
よって定義される電界スクリーニング深さは、通常、約
0.1μm〜約0.2μmである。半導体基板内および
半導体基板上の複数の位置で直流電界の特性を制御する
と、ドーパントの拡散が制御されることになる。
れた半導体基板の表面の付近で発生する。直立姿勢で半
導体基板にアニールおよび直流電界を施している場合、
電界は少なくとも半導体基板の上部表面で発生する。直
流電界は通常、半導体基板内に延びる。線量が約1015
cm-2のドーパント注入の場合、直流電界強度がシリコ
ン表面のその規模の1/eまで低減されるときの深さに
よって定義される電界スクリーニング深さは、通常、約
0.1μm〜約0.2μmである。半導体基板内および
半導体基板上の複数の位置で直流電界の特性を制御する
と、ドーパントの拡散が制御されることになる。
【0037】ドーパント(複数も可)が投入された半導
体基板の表面上および表面下のすべての部分に直流電界
を施さなくてもよい。別法としてまたは追加として、ド
ーパント(複数も可)が投入された半導体基板の表面上
および表面下の複数領域に、変動特性を有する直流電界
を施してもよい。このような線に沿って言えば、電界強
度、方向、その他の特性のいずれかまたはこれらの組合
せは、半導体基板内または半導体基板上の領域に応じて
異なる可能性がある。直流電界特性が半導体基板の表面
全体または表面下で同じであるかどうかにかかわらず、
dc電界特性は、本発明による方法の実施中に変動する
可能性がある。
体基板の表面上および表面下のすべての部分に直流電界
を施さなくてもよい。別法としてまたは追加として、ド
ーパント(複数も可)が投入された半導体基板の表面上
および表面下の複数領域に、変動特性を有する直流電界
を施してもよい。このような線に沿って言えば、電界強
度、方向、その他の特性のいずれかまたはこれらの組合
せは、半導体基板内または半導体基板上の領域に応じて
異なる可能性がある。直流電界特性が半導体基板の表面
全体または表面下で同じであるかどうかにかかわらず、
dc電界特性は、本発明による方法の実施中に変動する
可能性がある。
【0038】アニーリングと電界への暴露が必ず同時に
行われるように実施することは必要ではない。たとえ
ば、その間に交流または直流電界への暴露なしに半導体
基板をアニールする複数の期間が存在する可能性がある
が、それは短時間である。しかし、電界支援が有効にな
るようにアニール温度で行うことが必要である。これ
は、活性化ドーパント原子の電界移動度とその質量拡散
係数とのアインシュタインの関係式によって実施される
熱力学の制約によるものである。
行われるように実施することは必要ではない。たとえ
ば、その間に交流または直流電界への暴露なしに半導体
基板をアニールする複数の期間が存在する可能性がある
が、それは短時間である。しかし、電界支援が有効にな
るようにアニール温度で行うことが必要である。これ
は、活性化ドーパント原子の電界移動度とその質量拡散
係数とのアインシュタインの関係式によって実施される
熱力学の制約によるものである。
【0039】以下の式を使用すると、数ある要因の中
で、熱力学と、ドーパント種の移動度と、質量拡散との
関係を記述することができる。
で、熱力学と、ドーパント種の移動度と、質量拡散との
関係を記述することができる。
【0040】これらの式ではCGS単位を使用するもの
と想定する。ドーパントの局部フラックスは以下の式で
記述することができる。
と想定する。ドーパントの局部フラックスは以下の式で
記述することができる。
【数1】
【0041】式中、xはウェハの表面からウェハの塊内
部への距離であり、C(x)は関心のあるドーパント・
イオン種の局部数濃度(cm-3)であり、Zはドーパン
ト・イオンの電荷状態であり、qは単位電子電荷であ
り、kはボルツマン定数であり、Tはウェハのケルビン
温度であり、Dは関心のあるドーパント種の温度依存拡
散係数をcm2/秒で表したものであり、E(x)は印
加電界強度をV/cmで表したものであり、μはドーパ
ント・イオンに関連する自由キャリアの移動度ではな
く、ドーパント・イオンそのものの移動度である。
部への距離であり、C(x)は関心のあるドーパント・
イオン種の局部数濃度(cm-3)であり、Zはドーパン
ト・イオンの電荷状態であり、qは単位電子電荷であ
り、kはボルツマン定数であり、Tはウェハのケルビン
温度であり、Dは関心のあるドーパント種の温度依存拡
散係数をcm2/秒で表したものであり、E(x)は印
加電界強度をV/cmで表したものであり、μはドーパ
ント・イオンに関連する自由キャリアの移動度ではな
く、ドーパント・イオンそのものの移動度である。
【0042】移動度と拡散係数とのアインシュタインの
関係式は通常通り有効である(Atomic Diffusion in Se
miconductors内の「Silicon and Germanium」に含まれ
るS.M. Huによる「Diffusion in Silicon」, D. Shaw,
(ed.) Plenum, London (1973), p. 294ff.を参照)。 μ(x)=(q/kT)・D(x) 次に、ドーパント種に関する拡散方程式を以下に示す。
関係式は通常通り有効である(Atomic Diffusion in Se
miconductors内の「Silicon and Germanium」に含まれ
るS.M. Huによる「Diffusion in Silicon」, D. Shaw,
(ed.) Plenum, London (1973), p. 294ff.を参照)。 μ(x)=(q/kT)・D(x) 次に、ドーパント種に関する拡散方程式を以下に示す。
【数2】
【0043】この拡散方程式は、キャリア移動をモデリ
ングする際に検出されたものに類似したドリフト拡散方
程式になる。
ングする際に検出されたものに類似したドリフト拡散方
程式になる。
【数3】
【0044】図10は、半導体基板内の燐ドーパント濃
度と基板内の深さとの関係を示すグラフである。注入ド
ーパント・プロファイルと、印加直流電界なしの場合と
+/−0.05MV/cmで印加した場合に約6秒間の
間、約1000℃でアニールした後のプロファイルとを
示している。正の電界は負の燐イオンの拡散を著しく抑
制するが、負の電界はそれを増強することに留意された
い。原則として、直流電界は、蓄積または反転時に自由
キャリアが存在することによって強くスクリーニングさ
れる。この効果についてはここではモデリングしない。
しかし、電界強度が0.01〜0.5MV/cmである
場合、キャリアは最悪の場合でも弱蓄積または弱反転の
状態になる。したがって、スクリーニング効果は小さ
く、上記のモデルは適用可能である。
度と基板内の深さとの関係を示すグラフである。注入ド
ーパント・プロファイルと、印加直流電界なしの場合と
+/−0.05MV/cmで印加した場合に約6秒間の
間、約1000℃でアニールした後のプロファイルとを
示している。正の電界は負の燐イオンの拡散を著しく抑
制するが、負の電界はそれを増強することに留意された
い。原則として、直流電界は、蓄積または反転時に自由
キャリアが存在することによって強くスクリーニングさ
れる。この効果についてはここではモデリングしない。
しかし、電界強度が0.01〜0.5MV/cmである
場合、キャリアは最悪の場合でも弱蓄積または弱反転の
状態になる。したがって、スクリーニング効果は小さ
く、上記のモデルは適用可能である。
【0045】本発明による方法の一部の実施形態によれ
ば、半導体基板の表面に垂直な直流電界が発生する。他
の実施形態によれば、半導体基板の表面に対してある角
度で直流電界が発生する。半導体基板の表面に垂直な直
流電界に半導体基板を曝すとドーパント(複数も可)の
垂直拡散の制御が可能になる。
ば、半導体基板の表面に垂直な直流電界が発生する。他
の実施形態によれば、半導体基板の表面に対してある角
度で直流電界が発生する。半導体基板の表面に垂直な直
流電界に半導体基板を曝すとドーパント(複数も可)の
垂直拡散の制御が可能になる。
【0046】本発明によれば、直流電界または一次元交
流電界によってドーパント(複数も可)の横拡散も制御
することができる。ドーパント(複数も可)の制御を実
施するための1つの方法は、半導体基板の表面に対して
ある角度で配置された直流または一次元交流電界に半導
体基板を曝すことである。半導体基板の表面に対してあ
る角度をなす直流または一次元交流電界を使用すると、
たとえば、ポリシリコンFETゲートのエッジ下にある
ドーパント(複数も可)の拡散を制御できるだろう。そ
の結果、これにより、FETデバイスのオーバラップ・
キャパシタンス(Cov)のチューニングが可能にな
る。
流電界によってドーパント(複数も可)の横拡散も制御
することができる。ドーパント(複数も可)の制御を実
施するための1つの方法は、半導体基板の表面に対して
ある角度で配置された直流または一次元交流電界に半導
体基板を曝すことである。半導体基板の表面に対してあ
る角度をなす直流または一次元交流電界を使用すると、
たとえば、ポリシリコンFETゲートのエッジ下にある
ドーパント(複数も可)の拡散を制御できるだろう。そ
の結果、これにより、FETデバイスのオーバラップ・
キャパシタンス(Cov)のチューニングが可能にな
る。
【0047】半導体基板の表面に対する直流または一次
元交流電界の角度は、所望の横拡散の程度に応じて変動
する可能性がある。たとえば、半導体基板の表面に対し
て約15°の角度をなす直流または一次元交流電界は、
垂直に対して25%の効果を横方向に発生することがで
きる。原則として、電界角度は、半導体基板の表面に垂
直な線に対して0°から約90°まで変動する可能性が
ある。このような実施形態によれば、半導体基板の表面
に対する直流または一次元交流電源の角度は、結果的に
ドーパント(複数も可)の横拡散の変調度が所望のもの
になるのに十分な角度である。しかし、ここに記載する
ように電界源が表面に近接していることについて実際的
に考慮することにより、その角度がJmax=tan
-1(h/r)を超えないようにすることができるが、式
中、hはウェハの中心にある基板から電界板までの分離
の高さであり、rはウェハの半径である。通常、Jmax
は約5°未満になる。
元交流電界の角度は、所望の横拡散の程度に応じて変動
する可能性がある。たとえば、半導体基板の表面に対し
て約15°の角度をなす直流または一次元交流電界は、
垂直に対して25%の効果を横方向に発生することがで
きる。原則として、電界角度は、半導体基板の表面に垂
直な線に対して0°から約90°まで変動する可能性が
ある。このような実施形態によれば、半導体基板の表面
に対する直流または一次元交流電源の角度は、結果的に
ドーパント(複数も可)の横拡散の変調度が所望のもの
になるのに十分な角度である。しかし、ここに記載する
ように電界源が表面に近接していることについて実際的
に考慮することにより、その角度がJmax=tan
-1(h/r)を超えないようにすることができるが、式
中、hはウェハの中心にある基板から電界板までの分離
の高さであり、rはウェハの半径である。通常、Jmax
は約5°未満になる。
【0048】アニーリングし、半導体基板に対してある
角度の直流電界に曝している間に半導体基板を回転する
と、それが望ましい場合に均一横方向効果が可能にな
る。基板を回転しない場合、その効果は印加電界の方向
にバイアスがかけられるだろう。所与の事例ではこれが
望ましい場合もある。
角度の直流電界に曝している間に半導体基板を回転する
と、それが望ましい場合に均一横方向効果が可能にな
る。基板を回転しない場合、その効果は印加電界の方向
にバイアスがかけられるだろう。所与の事例ではこれが
望ましい場合もある。
【0049】直流または交流電界は様々な方法でセット
アップすることができる。一例によれば、電気ポテンシ
ャルの発生源を提供する導電チャック上に半導体基板を
配置する。このチャックは、図1に示すように、半導体
基板の底面全体に隣接し、それに接触している表面を含
むことができる。
アップすることができる。一例によれば、電気ポテンシ
ャルの発生源を提供する導電チャック上に半導体基板を
配置する。このチャックは、図1に示すように、半導体
基板の底面全体に隣接し、それに接触している表面を含
むことができる。
【0050】このような線に沿って言えば、図1は本発
明の装置の一実施形態の断面図を表している。図1に示
す配置では、タングステン(W)金属からなり、約20
nm〜約500nm程度の薄い層3がシリコン・ウェハ
または電界源ウェハ8上に付着されている。電界源ウェ
ハ8は、アニールすべき目標シリコン・ウェハ2に位置
合せされ、それと水平接触または近接接触している。メ
タライゼーション・プロセスによって約10nm〜約1
00nm程度の酸化物の薄い層9が金属層3上に形成さ
れている。電界源ウェハ8と、金属層3と、酸化物/水
晶層9とを含む金属酸化物ウェハは電界源の一方の電極
を形成する。下にある金属チャック1はもう一方の電極
を形成する。電極間で約0V〜約5Vの範囲の直流バイ
アスを印加するかまたは約0V〜約5Vの電圧かつ約0
Hz〜約60Hzの周波数で交流を印加することによ
り、所望の電界が発生する。さらに図1では、チャック
1および支持ウェハの上に複数のランプ4が配置されて
いる。また、電界源ウェハ8およびチャック1には電圧
源V1 6およびV2 7が接続されている。
明の装置の一実施形態の断面図を表している。図1に示
す配置では、タングステン(W)金属からなり、約20
nm〜約500nm程度の薄い層3がシリコン・ウェハ
または電界源ウェハ8上に付着されている。電界源ウェ
ハ8は、アニールすべき目標シリコン・ウェハ2に位置
合せされ、それと水平接触または近接接触している。メ
タライゼーション・プロセスによって約10nm〜約1
00nm程度の酸化物の薄い層9が金属層3上に形成さ
れている。電界源ウェハ8と、金属層3と、酸化物/水
晶層9とを含む金属酸化物ウェハは電界源の一方の電極
を形成する。下にある金属チャック1はもう一方の電極
を形成する。電極間で約0V〜約5Vの範囲の直流バイ
アスを印加するかまたは約0V〜約5Vの電圧かつ約0
Hz〜約60Hzの周波数で交流を印加することによ
り、所望の電界が発生する。さらに図1では、チャック
1および支持ウェハの上に複数のランプ4が配置されて
いる。また、電界源ウェハ8およびチャック1には電圧
源V1 6およびV2 7が接続されている。
【0051】別法として、チャックは、開口し、半導体
基板の少なくとも一部分を露出する少なくとも1つの通
路を含む表面を含む部分を含むことができる。すなわ
ち、ウェハは、当技術分野で周知のやり方で、たとえば
図2に示す環状チャック上のそのエッジを介して取り付
けるか、または図3に示す水晶ピンにより取り付けるこ
とができる。このような線に沿って言えば、チャック
は、環状部分と同心の大きい開口部を含む環状部分を含
むことができる。このような大きい単一開口部は、環状
部分のみが半導体基板の周縁部の付近で半導体基板と係
合するように、半導体基板とほぼ同じ大きさのサイズを
有することができるだろう。
基板の少なくとも一部分を露出する少なくとも1つの通
路を含む表面を含む部分を含むことができる。すなわ
ち、ウェハは、当技術分野で周知のやり方で、たとえば
図2に示す環状チャック上のそのエッジを介して取り付
けるか、または図3に示す水晶ピンにより取り付けるこ
とができる。このような線に沿って言えば、チャック
は、環状部分と同心の大きい開口部を含む環状部分を含
むことができる。このような大きい単一開口部は、環状
部分のみが半導体基板の周縁部の付近で半導体基板と係
合するように、半導体基板とほぼ同じ大きさのサイズを
有することができるだろう。
【0052】図2は図1に示す実施形態と同様の他の実
施形態の断面図を表しているが、ウェハは環状金属チャ
ック10上に取り付けられ、そのチャックは目標ウェハ
の周縁部のみと接触している。このチャックは、目標ウ
ェハ2の下でチャック10に取り付けられた基板グリッ
ド11も含む。この場合、環状金属チャックは第2の電
極を形成する。
施形態の断面図を表しているが、ウェハは環状金属チャ
ック10上に取り付けられ、そのチャックは目標ウェハ
の周縁部のみと接触している。このチャックは、目標ウ
ェハ2の下でチャック10に取り付けられた基板グリッ
ド11も含む。この場合、環状金属チャックは第2の電
極を形成する。
【0053】図3は図1に示す実施形態と同様の他の実
施形態の断面図を表している。しかし、図3のウェハは
支持ピン12上に水平に取り付けられている。一実施形
態によれば、このピンは中空の水晶ピンである。当然の
ことながら、このピンは他の材料で作ることができ、他
の構成を有することもできる。通常、少なくとも3本ま
たは4本のピンがウェハを支持するが、図3にはそのう
ちの2本が示されている。そのピンが中空である場合、
そのピンによってタングステン・ワイヤに給電すること
ができる。このワイヤはピン上に位置することができる
目標ウェハの裏面に接触することができ、その結果、第
2の電極を形成する。グリッド11は、ピンに取り付
け、ワイヤに電気的に接続することができる。
施形態の断面図を表している。しかし、図3のウェハは
支持ピン12上に水平に取り付けられている。一実施形
態によれば、このピンは中空の水晶ピンである。当然の
ことながら、このピンは他の材料で作ることができ、他
の構成を有することもできる。通常、少なくとも3本ま
たは4本のピンがウェハを支持するが、図3にはそのう
ちの2本が示されている。そのピンが中空である場合、
そのピンによってタングステン・ワイヤに給電すること
ができる。このワイヤはピン上に位置することができる
目標ウェハの裏面に接触することができ、その結果、第
2の電極を形成する。グリッド11は、ピンに取り付
け、ワイヤに電気的に接続することができる。
【0054】図2および図3に示すように、目標ウェハ
の下に配置されたチャックまたはボディは、複数の穿孔
を含む中央部分を含む。このような線に沿って言えば、
図2および図3は、環状チャック部材またはウェハ支持
ピンに接続された導電材料のグリッドを示している。半
導体基板は、チャックまたはピン上に置かれたときにグ
リッドに接触することができる。グリッドは、アニーリ
ングのために関心のある温度範囲内で溶解または劣化し
ないタングステン・ワイヤあるいはその他の適当な金属
または合金で構成することができる。また、グリッド
は、半導体基板の付近に配置されているが半導体基板に
接触していない、後述するグリッドと同様のものにする
こともできる。
の下に配置されたチャックまたはボディは、複数の穿孔
を含む中央部分を含む。このような線に沿って言えば、
図2および図3は、環状チャック部材またはウェハ支持
ピンに接続された導電材料のグリッドを示している。半
導体基板は、チャックまたはピン上に置かれたときにグ
リッドに接触することができる。グリッドは、アニーリ
ングのために関心のある温度範囲内で溶解または劣化し
ないタングステン・ワイヤあるいはその他の適当な金属
または合金で構成することができる。また、グリッド
は、半導体基板の付近に配置されているが半導体基板に
接触していない、後述するグリッドと同様のものにする
こともできる。
【0055】チャックはクランプを含むことができる。
このクランプは前述の環状部材に含まれていてもよい。
この環状クランプは適当な材料であればどのような材料
で作ることもできる。通常、環状クランプは金属で作ら
れている。金属クランプ・リングは、電界用の電気接地
ポテンシャルを提供することができる。
このクランプは前述の環状部材に含まれていてもよい。
この環状クランプは適当な材料であればどのような材料
で作ることもできる。通常、環状クランプは金属で作ら
れている。金属クランプ・リングは、電界用の電気接地
ポテンシャルを提供することができる。
【0056】クランプのうち、目標ウェハの上面上に横
に突出する部分は、通常、わずか約0.5mmしか突出
しておらず、垂直方向に表面より上には約0.25mm
しか突出していない。この横突出部は通常、機械的安定
度と良好な電気接触をもたらすのには十分であるが、後
述する上部電極によって発生する電界を妨げるのに十分
なものではない。垂直突出部は通常、上部電極がクラン
プ固定した目標ウェハに対して水平方向に極めて接近で
きるように最小限のものになっている。ここに記載する
ようなクランプは通常、ソース電極が目標ウェハに接触
する場合には使用できない。
に突出する部分は、通常、わずか約0.5mmしか突出
しておらず、垂直方向に表面より上には約0.25mm
しか突出していない。この横突出部は通常、機械的安定
度と良好な電気接触をもたらすのには十分であるが、後
述する上部電極によって発生する電界を妨げるのに十分
なものではない。垂直突出部は通常、上部電極がクラン
プ固定した目標ウェハに対して水平方向に極めて接近で
きるように最小限のものになっている。ここに記載する
ようなクランプは通常、ソース電極が目標ウェハに接触
する場合には使用できない。
【0057】環状クランプの使用は、熱質量を低減する
ために望ましい可能性があり、それにより、半導体基板
の温度自体の熱低下を最大にするのに役に立つ。この構
成を使用するときの電界の分布がウェハ平面内で均一に
なることを保証するのに役立つように、電界のもう一方
の平面に使用するものとして後述するものと同様の微細
ワイヤ・グリッドを半導体基板および環状チャック・リ
ングに接触して配置することができる。このようなワイ
ヤ・グリッドは、より均一な電界を発生し、追加の熱質
量を最小限にするのに役立つ可能性がある。
ために望ましい可能性があり、それにより、半導体基板
の温度自体の熱低下を最大にするのに役に立つ。この構
成を使用するときの電界の分布がウェハ平面内で均一に
なることを保証するのに役立つように、電界のもう一方
の平面に使用するものとして後述するものと同様の微細
ワイヤ・グリッドを半導体基板および環状チャック・リ
ングに接触して配置することができる。このようなワイ
ヤ・グリッドは、より均一な電界を発生し、追加の熱質
量を最小限にするのに役立つ可能性がある。
【0058】図4は電界源ウェハ8が目標ウェハの両側
に配置された本発明のさらに他の実施形態を示してい
る。2枚の電界源ウェハ間に挟まれた目標ウェハはチャ
ック1上に配置されている。均一電界を発生することが
望ましい場合、通常、電界源ウェハを使用することにな
るだろう。
に配置された本発明のさらに他の実施形態を示してい
る。2枚の電界源ウェハ間に挟まれた目標ウェハはチャ
ック1上に配置されている。均一電界を発生することが
望ましい場合、通常、電界源ウェハを使用することにな
るだろう。
【0059】電界の発生は、図5、図6、および図7に
示すワイヤなどの導電材料のグリッドまたは金属薄膜で
構成可能な導電プレートを配置することも含むことがで
きる。空間的に変動する電界を発生することが望ましい
場合、通常、グリッド電界源を使用することになるだろ
う。このグリッドまたはプレートは通常、半導体基板の
表面の少なくとも一部分に隣接して配置されるが、接触
はしていない。しかし、酸化物層でグリッドまたはプレ
ートを絶縁する場合、直前に記載したように接触を妨げ
ると思われるクランプの突出部分が存在する限り、接触
は容認できる。
示すワイヤなどの導電材料のグリッドまたは金属薄膜で
構成可能な導電プレートを配置することも含むことがで
きる。空間的に変動する電界を発生することが望ましい
場合、通常、グリッド電界源を使用することになるだろ
う。このグリッドまたはプレートは通常、半導体基板の
表面の少なくとも一部分に隣接して配置されるが、接触
はしていない。しかし、酸化物層でグリッドまたはプレ
ートを絶縁する場合、直前に記載したように接触を妨げ
ると思われるクランプの突出部分が存在する限り、接触
は容認できる。
【0060】この用語が暗示するように、グリッドは、
それを通る複数の通路を含む。グリッド通路は、アニー
リング・ランプから放出される熱放射がほとんど減衰せ
ずにそれを通過できるという意味で実際の通路である。
しかし、上部電極が連続金属水晶/酸化物層スタックで
形成される場合、熱放射は目標ウェハから直接ブロック
される。しかし、そのスタックを通る熱伝導は、目標ウ
ェハのこれらの層を通って伝播するのに約0.5秒しか
かからないことが分かっており、その放射の一部は結
局、本発明の目的であるドーパント・アニーリングに有
用な熱として吸収される。
それを通る複数の通路を含む。グリッド通路は、アニー
リング・ランプから放出される熱放射がほとんど減衰せ
ずにそれを通過できるという意味で実際の通路である。
しかし、上部電極が連続金属水晶/酸化物層スタックで
形成される場合、熱放射は目標ウェハから直接ブロック
される。しかし、そのスタックを通る熱伝導は、目標ウ
ェハのこれらの層を通って伝播するのに約0.5秒しか
かからないことが分かっており、その放射の一部は結
局、本発明の目的であるドーパント・アニーリングに有
用な熱として吸収される。
【0061】グリッドは、適当な導電材料で作ることが
でき、図5、図6、および図7に示すようにグリッドの
水晶または酸化物層スタックとして構成することができ
る。通常、この金属あるいはその他の適当な金属または
合金は所望のアニーリング温度では溶解またはゆがみあ
るいはその両方を免れる。一例によれば、グリッドはタ
ングステンで作られている。十分に高い融点を有する他
の適当な耐火金属としては、クロム(Cr)、ニッケル
(Ni)、白金(Pt)、チタン(Ti)、NiCrを
含む。
でき、図5、図6、および図7に示すようにグリッドの
水晶または酸化物層スタックとして構成することができ
る。通常、この金属あるいはその他の適当な金属または
合金は所望のアニーリング温度では溶解またはゆがみあ
るいはその両方を免れる。一例によれば、グリッドはタ
ングステンで作られている。十分に高い融点を有する他
の適当な耐火金属としては、クロム(Cr)、ニッケル
(Ni)、白金(Pt)、チタン(Ti)、NiCrを
含む。
【0062】図5に示す第1のワイヤグリッド・レベル
は、付着した水晶または酸化物の約10nm〜約100
nmの距離分だけ、電界源ウェハ基板から分離すること
ができる。第1のワイヤグリッド・レベルは、約100
nm〜約500nmの厚さを有する平行なタングステン
・ワイヤからなるパターンを含むことができる。ウェハ
の平面に平行なワイヤの幅は、所望の程度の印加電界の
空間変動によって定義することができる。しかし、通
常、その幅はそれぞれのワイヤの一方の端部でタングス
テン・ワイヤまたは銅線などの外部ワイヤへのワイヤボ
ンドを可能にするのに十分なものであることが望まし
い。このような外部ワイヤは、電界を発生するために直
流または交流電圧源に接続することができる。
は、付着した水晶または酸化物の約10nm〜約100
nmの距離分だけ、電界源ウェハ基板から分離すること
ができる。第1のワイヤグリッド・レベルは、約100
nm〜約500nmの厚さを有する平行なタングステン
・ワイヤからなるパターンを含むことができる。ウェハ
の平面に平行なワイヤの幅は、所望の程度の印加電界の
空間変動によって定義することができる。しかし、通
常、その幅はそれぞれのワイヤの一方の端部でタングス
テン・ワイヤまたは銅線などの外部ワイヤへのワイヤボ
ンドを可能にするのに十分なものであることが望まし
い。このような外部ワイヤは、電界を発生するために直
流または交流電圧源に接続することができる。
【0063】図5は、タングステン層が矩形グリッドと
してパターン形成された本発明の装置の一実施形態の斜
視図を表している。露出したシリコン・ウェハ13上に
約100nm程度の水晶または酸化物の薄い層14を付
着することができる。水晶または酸化物層14の付着に
続いて、平行なタングステン・ワイヤの層15の形成を
行うことができる。このワイヤは単純なマスキング・プ
ロセスによって形成することができる。
してパターン形成された本発明の装置の一実施形態の斜
視図を表している。露出したシリコン・ウェハ13上に
約100nm程度の水晶または酸化物の薄い層14を付
着することができる。水晶または酸化物層14の付着に
続いて、平行なタングステン・ワイヤの層15の形成を
行うことができる。このワイヤは単純なマスキング・プ
ロセスによって形成することができる。
【0064】約100nm程度の付着した水晶または酸
化物のもう1つの薄い層16によって、同じように形成
されたタングステン・ワイヤの直交列17を分離するこ
とができる。ワイヤへの接点はワイヤ・ボンドにより形
成することができる。第2のワイヤ・グリッド・レベル
17上には水晶または酸化物のもう1つの層18を付着
することもできる。次に、これらの行および列は個別に
バイアスをかけて、直流電界源の一方の電極を形成する
ことができる。その結果得られる電界は目標ウェハに衝
突し、目標ウェハの平面内で可変式に空間的に変動する
可能性がある。目標ウェハの裏面は、図1、図2、図
3、または図4に示すように支持することができる。
化物のもう1つの薄い層16によって、同じように形成
されたタングステン・ワイヤの直交列17を分離するこ
とができる。ワイヤへの接点はワイヤ・ボンドにより形
成することができる。第2のワイヤ・グリッド・レベル
17上には水晶または酸化物のもう1つの層18を付着
することもできる。次に、これらの行および列は個別に
バイアスをかけて、直流電界源の一方の電極を形成する
ことができる。その結果得られる電界は目標ウェハに衝
突し、目標ウェハの平面内で可変式に空間的に変動する
可能性がある。目標ウェハの裏面は、図1、図2、図
3、または図4に示すように支持することができる。
【0065】ワイヤグリッド・レベル自体は、前述の範
囲内などの所望の厚さのタングステン金属を付着し、当
技術分野で周知の標準的なマスクおよびエッチ・プロセ
スを使用してその金属にパターン形成することによって
形成することができる。第2のワイヤグリッド・レベル
は、さらに約10nm〜100nmの付着した水晶また
は酸化物によって第1のレベルから分離することができ
る。これには通常、少なくともワイヤの厚さに余分に約
10nm〜約100nmを加えた程度の厚さまで水晶ま
たは酸化物を付着することが必要である。任意選択で、
さらに水晶または酸化物を付着することができるが、当
技術分野で周知の通り、その水晶または酸化物を所望の
厚さまで研摩することができる。次に第2のレベルのタ
ングステン・ワイヤは第1のレベルと同様に形成するこ
とができるが、そのワイヤは第1の層のワイヤに直交し
て敷設される。もう1つの約100nm〜約500nm
の酸化物または水晶の膜を第2のワイヤグリッド・レベ
ル上に付着して、下にあるアニールすべきウェハへの短
絡を防止するためにそれを不動態化することができる
が、これは前述の電界源ウェハの下に敷かれることにな
る。
囲内などの所望の厚さのタングステン金属を付着し、当
技術分野で周知の標準的なマスクおよびエッチ・プロセ
スを使用してその金属にパターン形成することによって
形成することができる。第2のワイヤグリッド・レベル
は、さらに約10nm〜100nmの付着した水晶また
は酸化物によって第1のレベルから分離することができ
る。これには通常、少なくともワイヤの厚さに余分に約
10nm〜約100nmを加えた程度の厚さまで水晶ま
たは酸化物を付着することが必要である。任意選択で、
さらに水晶または酸化物を付着することができるが、当
技術分野で周知の通り、その水晶または酸化物を所望の
厚さまで研摩することができる。次に第2のレベルのタ
ングステン・ワイヤは第1のレベルと同様に形成するこ
とができるが、そのワイヤは第1の層のワイヤに直交し
て敷設される。もう1つの約100nm〜約500nm
の酸化物または水晶の膜を第2のワイヤグリッド・レベ
ル上に付着して、下にあるアニールすべきウェハへの短
絡を防止するためにそれを不動態化することができる
が、これは前述の電界源ウェハの下に敷かれることにな
る。
【0066】図6は、グリッドが環状パターンに形成さ
れたグリッドの他の実施形態の斜視図を表している。図
6に示す環状グリッド19は、図5の矩形グリッドに類
似したやり方で形成することができる。ベース・ウェハ
13と、環状配線層19と、放射状配線層20は、水晶
または酸化物の付着膜21および22によって分離する
ことができる。個々の環状部と放射状部との接続は、層
間のバイアによって行うことができる。ワイヤ・ボンド
により、交流または直流バイアスのために放射状ワイヤ
への接点を形成することができる。この場合、環状ワイ
ヤは放射状ワイヤによって個々にバイアスをかけること
ができる。
れたグリッドの他の実施形態の斜視図を表している。図
6に示す環状グリッド19は、図5の矩形グリッドに類
似したやり方で形成することができる。ベース・ウェハ
13と、環状配線層19と、放射状配線層20は、水晶
または酸化物の付着膜21および22によって分離する
ことができる。個々の環状部と放射状部との接続は、層
間のバイアによって行うことができる。ワイヤ・ボンド
により、交流または直流バイアスのために放射状ワイヤ
への接点を形成することができる。この場合、環状ワイ
ヤは放射状ワイヤによって個々にバイアスをかけること
ができる。
【0067】図6に示す実施形態などの放射状グリッド
は、矩形パターンについて前述したものと同様に形成す
ることができるが、当技術分野で周知の通り、適切なマ
スク定義によって形成される。
は、矩形パターンについて前述したものと同様に形成す
ることができるが、当技術分野で周知の通り、適切なマ
スク定義によって形成される。
【0068】図7は図5に示す実施形態の単純化を表す
実施形態を示している。図7に示す実施形態では、タン
グステン・ワイヤの層23を1つだけ使用している。ワ
イヤ・グリッド23の上には水晶または酸化物の層24
を配置することができる。図7に示す実施形態のワイヤ
は、クロスハッチ風にパターン形成され、したがって、
ワイヤ交点で接続されている。したがって、矩形グリッ
ド用のワイヤは、電気的にバイアスをかけたときに等ポ
テンシャルになる。
実施形態を示している。図7に示す実施形態では、タン
グステン・ワイヤの層23を1つだけ使用している。ワ
イヤ・グリッド23の上には水晶または酸化物の層24
を配置することができる。図7に示す実施形態のワイヤ
は、クロスハッチ風にパターン形成され、したがって、
ワイヤ交点で接続されている。したがって、矩形グリッ
ド用のワイヤは、電気的にバイアスをかけたときに等ポ
テンシャルになる。
【0069】図8は、図5、図6、および図7に示すグ
リッドを膜25で置き換えた実施形態を示している。こ
の膜は、タングステンあるいは本明細書に記載したよう
なその他の適当な金属または合金で作ることができる。
膜25の上には水晶または酸化物の層26が配置されて
いる。
リッドを膜25で置き換えた実施形態を示している。こ
の膜は、タングステンあるいは本明細書に記載したよう
なその他の適当な金属または合金で作ることができる。
膜25の上には水晶または酸化物の層26が配置されて
いる。
【0070】図8に示す連続金属膜25は上記のプロセ
スの単純な変形によって形成することができるが、これ
は通常、パターン形成または第2の金属層を必要としな
い。しかし、この単一金属層は通常、下にあるアニール
すべきウェハへの短絡を防止するために前述のように不
動態化しなければならない。
スの単純な変形によって形成することができるが、これ
は通常、パターン形成または第2の金属層を必要としな
い。しかし、この単一金属層は通常、下にあるアニール
すべきウェハへの短絡を防止するために前述のように不
動態化しなければならない。
【0071】本発明のさらに他の変形形態は、処理中の
ウェハへの印加電界の浸透を阻止するスクリーニング層
を含むことができる。スクリーニング層は、印加電界か
らウェハをスクリーニングするよう動作可能な材料であ
ればどのような材料も含むことができる。一実施形態に
よれば、このスクリーニング層は、酸化物層の上に付着
した金属層を含む。この金属層は厚いものにすることが
できる。たとえば、金属層は500nmを上回る厚さを
有することができる。適当な金属であればどのような金
属も使用することができる。一例によれば、この金属と
してはタングステン膜を含む。前述の「電界スクリーン
・マスク」により、目標ウェハの選択領域のみに電界ア
ニール支援を施すことができる。
ウェハへの印加電界の浸透を阻止するスクリーニング層
を含むことができる。スクリーニング層は、印加電界か
らウェハをスクリーニングするよう動作可能な材料であ
ればどのような材料も含むことができる。一実施形態に
よれば、このスクリーニング層は、酸化物層の上に付着
した金属層を含む。この金属層は厚いものにすることが
できる。たとえば、金属層は500nmを上回る厚さを
有することができる。適当な金属であればどのような金
属も使用することができる。一例によれば、この金属と
してはタングステン膜を含む。前述の「電界スクリーン
・マスク」により、目標ウェハの選択領域のみに電界ア
ニール支援を施すことができる。
【0072】図9は、半導体基板の表面上に2部電界ス
クリーン・マスクまたは犠牲層を含む、半導体基板の断
面図を示している。このような線に沿って言えば、図9
は、その上に半導体ウェハ32が配置されたチャック3
0を示している。半導体基板の複数領域には燐34およ
びホウ素36によってドーピングが施されている。
クリーン・マスクまたは犠牲層を含む、半導体基板の断
面図を示している。このような線に沿って言えば、図9
は、その上に半導体ウェハ32が配置されたチャック3
0を示している。半導体基板の複数領域には燐34およ
びホウ素36によってドーピングが施されている。
【0073】犠牲層38は2部層である。このような線
に沿って言えば、犠牲層は酸化物層40と金属層42と
を含む。犠牲層は、ホウ素領域36のエッジを越えてウ
ェハ32の表面33上を延びるように設けられている
が、燐領域34からは離れている。図9には、金属酸化
物でマスクしたホウ素ドープ領域のいずれか一方の側に
水晶または酸化物の任意選択層44が示されている。こ
れは、その上で電界源グリッド/金属スタック46と接
触するかまたはそれと位置合せするためのプレーナ表面
を提供する。
に沿って言えば、犠牲層は酸化物層40と金属層42と
を含む。犠牲層は、ホウ素領域36のエッジを越えてウ
ェハ32の表面33上を延びるように設けられている
が、燐領域34からは離れている。図9には、金属酸化
物でマスクしたホウ素ドープ領域のいずれか一方の側に
水晶または酸化物の任意選択層44が示されている。こ
れは、その上で電界源グリッド/金属スタック46と接
触するかまたはそれと位置合せするためのプレーナ表面
を提供する。
【0074】図9に示す電界源グリッド/金属スタック
の実施形態は、ウェハ上のタングステン金属の層50
と、金属層上の酸化物/水晶層52とを備えたウェハ4
8を含む。このような電界源ウェハについては上記で詳
述している。図9に示すマスキング方式は、下にあるウ
ェハ内のドーパントから印加電界をスクリーニングする
犠牲金属層を含むが、そのドーパントは電界支援の全効
果に完全に曝される。
の実施形態は、ウェハ上のタングステン金属の層50
と、金属層上の酸化物/水晶層52とを備えたウェハ4
8を含む。このような電界源ウェハについては上記で詳
述している。図9に示すマスキング方式は、下にあるウ
ェハ内のドーパントから印加電界をスクリーニングする
犠牲金属層を含むが、そのドーパントは電界支援の全効
果に完全に曝される。
【0075】電界源グリッド/金属スタックは、半導体
の表面の一部分の上に配置することができる。別法とし
て、電界源グリッド/金属スタックは、半導体基板の一
部分の上だけに配置することもできる。電界源グリッド
/金属スタックは実際には複数のサブグリッドで構成す
ることができる。半導体基板の1つまたは複数の選択部
分の上だけに電界源グリッド/金属スタックまたはサブ
グリッドを配置すると、ドーパント(複数も可)の拡散
をさらに制御するのに役立つ可能性がある。
の表面の一部分の上に配置することができる。別法とし
て、電界源グリッド/金属スタックは、半導体基板の一
部分の上だけに配置することもできる。電界源グリッド
/金属スタックは実際には複数のサブグリッドで構成す
ることができる。半導体基板の1つまたは複数の選択部
分の上だけに電界源グリッド/金属スタックまたはサブ
グリッドを配置すると、ドーパント(複数も可)の拡散
をさらに制御するのに役立つ可能性がある。
【0076】電界源グリッド/金属スタックが半導体基
板から離れて配置される距離は、実施形態に応じて様々
である可能性がある。図1、図2、図3、および図4に
示すように、電界源グリッド/金属スタックは、目標ウ
ェハに接触して配置するかまたは半導体基板から約10
0nm〜約500nm離れた距離に配置することができ
る。電界源グリッド/金属スタックが半導体基板に接触
して配置されている場合、図5、図6、図7、および図
8に示す上部の水晶または酸化物層は、電界支援アニー
ル中に目標ウェハを通る電流を防止するために必要な絶
縁体を提供することができる。
板から離れて配置される距離は、実施形態に応じて様々
である可能性がある。図1、図2、図3、および図4に
示すように、電界源グリッド/金属スタックは、目標ウ
ェハに接触して配置するかまたは半導体基板から約10
0nm〜約500nm離れた距離に配置することができ
る。電界源グリッド/金属スタックが半導体基板に接触
して配置されている場合、図5、図6、図7、および図
8に示す上部の水晶または酸化物層は、電界支援アニー
ル中に目標ウェハを通る電流を防止するために必要な絶
縁体を提供することができる。
【0077】電界の分布を改良するのに役立つように、
電界源グリッドは複数の個別にバイアス可能なワイヤを
含むことができる。追加としてまたは別法として、グリ
ッドは複数のサブグリッドを含むこともできる。このサ
ブグリッド自体は、個別にバイアス可能なワイヤを含む
こともできる。グリッド、各バイアス可能ワイヤ、また
は各サブグリッド、あるいはこれらの組合せは、電気ポ
テンシャルの発生源に接続し、たとえば図1、図2、図
3、および図4に示すように、チャック/下部グリッド
と電界源グリッドとの間のウェハの平面内で空間的に変
動する電界を発生することができる。電界源が2つの水
晶/酸化物絶縁層間に挟まれた均一金属膜で構成される
場合、目標ウェハの表面の電界は目標ウェハの平面内で
均一になる可能性がある。
電界源グリッドは複数の個別にバイアス可能なワイヤを
含むことができる。追加としてまたは別法として、グリ
ッドは複数のサブグリッドを含むこともできる。このサ
ブグリッド自体は、個別にバイアス可能なワイヤを含む
こともできる。グリッド、各バイアス可能ワイヤ、また
は各サブグリッド、あるいはこれらの組合せは、電気ポ
テンシャルの発生源に接続し、たとえば図1、図2、図
3、および図4に示すように、チャック/下部グリッド
と電界源グリッドとの間のウェハの平面内で空間的に変
動する電界を発生することができる。電界源が2つの水
晶/酸化物絶縁層間に挟まれた均一金属膜で構成される
場合、目標ウェハの表面の電界は目標ウェハの平面内で
均一になる可能性がある。
【0078】さらに、複数の位置でグリッドまたはサブ
グリッドへの電気接点を設けることもできる。各位置は
別々にバイアス可能なものにすることができる。グリッ
ドの所望のレイアウトに応じて、グリッドワイヤ・コン
ポーネントは、原則として、当技術分野で周知のやり方
で達成される配線レイアウトにより個別に接触すること
ができる。これは、電界の制御と、それによりドーパン
トの拡散をさらに改良する働きをすることができる。
グリッドへの電気接点を設けることもできる。各位置は
別々にバイアス可能なものにすることができる。グリッ
ドの所望のレイアウトに応じて、グリッドワイヤ・コン
ポーネントは、原則として、当技術分野で周知のやり方
で達成される配線レイアウトにより個別に接触すること
ができる。これは、電界の制御と、それによりドーパン
トの拡散をさらに改良する働きをすることができる。
【0079】前述のように、その構造にかかわらず、グ
リッドは通常、半導体基板の表面全体を覆うのに十分な
サイズを有する。このようなグリッドは、ウェハの表面
でそれに対して垂直に一定の電界を発生することができ
る。
リッドは通常、半導体基板の表面全体を覆うのに十分な
サイズを有する。このようなグリッドは、ウェハの表面
でそれに対して垂直に一定の電界を発生することができ
る。
【0080】半導体基板の表面に垂直な直流または一次
元交流電界を発生するために、半導体基板の表面に平行
に電界源グリッド/金属スタックが配置されている。直
流または一次元交流電界が半導体基板の表面に対してあ
る角度をなすようにする場合、グリッドと基板は互いに
ある角度で配置されることになる。前述のように、この
角度はJmax未満になるように制限することもできる。
元交流電界を発生するために、半導体基板の表面に平行
に電界源グリッド/金属スタックが配置されている。直
流または一次元交流電界が半導体基板の表面に対してあ
る角度をなすようにする場合、グリッドと基板は互いに
ある角度で配置されることになる。前述のように、この
角度はJmax未満になるように制限することもできる。
【0081】使用する場合、印加直流電界の強度は実施
形態に応じて様々になる可能性がある。電界強度に影響
する可能性のある1つの要因は、望ましいドーパントの
拡散の増強または抑制の所望の程度である。通常、直流
電界は半導体基板の表面で約0.01MV/cm〜約
1.0MV/cmの強度を有することになる。浅い接合
半導体技術の場合、すなわち、ドーパント・ポケットの
深さが約0.25mm未満である場合、アニーリング温
度が通常、約900℃〜約1150℃の範囲になり、ア
ニーリング時間が約0.5秒〜約10秒の範囲になるこ
とは当技術分野では周知のことである。この場合、たと
えば、燐またはヒ素などのn+ドーパントを増強/抑制
するためには、規模が+/−0.01MV/cmの電界
を推奨する。ホウ素などのp+ドーパントの場合、この
抑制/増強は逆転する。基板内に深く注入されたドーパ
ントの拡散/アニーリングを左右するためには、約0.
1〜約1.0MV/cm程度など、より大きい電界が必
要になる可能性がある。目標ウェハの基板の表面下の電
界強度は、キャリア・スクリーニングのため、基板内の
深さに応じて変動する可能性がある。また、表面上およ
び表面下の電界強度は実際に変動する可能性がある。
形態に応じて様々になる可能性がある。電界強度に影響
する可能性のある1つの要因は、望ましいドーパントの
拡散の増強または抑制の所望の程度である。通常、直流
電界は半導体基板の表面で約0.01MV/cm〜約
1.0MV/cmの強度を有することになる。浅い接合
半導体技術の場合、すなわち、ドーパント・ポケットの
深さが約0.25mm未満である場合、アニーリング温
度が通常、約900℃〜約1150℃の範囲になり、ア
ニーリング時間が約0.5秒〜約10秒の範囲になるこ
とは当技術分野では周知のことである。この場合、たと
えば、燐またはヒ素などのn+ドーパントを増強/抑制
するためには、規模が+/−0.01MV/cmの電界
を推奨する。ホウ素などのp+ドーパントの場合、この
抑制/増強は逆転する。基板内に深く注入されたドーパ
ントの拡散/アニーリングを左右するためには、約0.
1〜約1.0MV/cm程度など、より大きい電界が必
要になる可能性がある。目標ウェハの基板の表面下の電
界強度は、キャリア・スクリーニングのため、基板内の
深さに応じて変動する可能性がある。また、表面上およ
び表面下の電界強度は実際に変動する可能性がある。
【0082】上記で言及したように、本発明による方法
は、半導体基板の選択部分上での直流または交流電界強
度の変動または低減あるいはその両方を含むことができ
る。これにより、ドーパント種の拡散の局部制御が可能
になる。直流または交流電界は様々な方法で制御するこ
とができる。
は、半導体基板の選択部分上での直流または交流電界強
度の変動または低減あるいはその両方を含むことができ
る。これにより、ドーパント種の拡散の局部制御が可能
になる。直流または交流電界は様々な方法で制御するこ
とができる。
【0083】直流電界強度を制御するための1つの方法
は、ドーパントが注入された半導体基板の表面の少なく
とも1つの部分上に少なくとも1つの犠牲層を設けるこ
とである。直流または交流電界強度を制御できる材料で
あればどのような材料でも使用することができ、これは
所望のアニーリング温度で溶解、劣化、分解のいずれか
あるいはこれらの組合せを免れる。通常、犠牲層は直流
または交流電界強度を低減するものである。この少なく
とも1つの犠牲層は金属層を含むことができる。前述の
ように、耐火金属であるタングステン、クロム、ニッケ
ル、白金、NiCr合金がこのような金属の例である。
は、ドーパントが注入された半導体基板の表面の少なく
とも1つの部分上に少なくとも1つの犠牲層を設けるこ
とである。直流または交流電界強度を制御できる材料で
あればどのような材料でも使用することができ、これは
所望のアニーリング温度で溶解、劣化、分解のいずれか
あるいはこれらの組合せを免れる。通常、犠牲層は直流
または交流電界強度を低減するものである。この少なく
とも1つの犠牲層は金属層を含むことができる。前述の
ように、耐火金属であるタングステン、クロム、ニッケ
ル、白金、NiCr合金がこのような金属の例である。
【0084】この少なくとも1つの犠牲層は、少なくと
も1つの誘電材料の層も含むことができる。この誘電層
は、金属層と半導体基板との間の半導体基板の表面上に
位置することになる。誘電層にはどのような誘電材料も
使用することができる。少なくとも1つの犠牲層で使用
可能な誘電材料の例としては、少なくとも1つの窒化物
または少なくとも1つの酸化物あるいはその両方を含
む。犠牲層(複数も可)は、標準的なフォトリソグラフ
ィ・マスキング技法により付着することができる。
も1つの誘電材料の層も含むことができる。この誘電層
は、金属層と半導体基板との間の半導体基板の表面上に
位置することになる。誘電層にはどのような誘電材料も
使用することができる。少なくとも1つの犠牲層で使用
可能な誘電材料の例としては、少なくとも1つの窒化物
または少なくとも1つの酸化物あるいはその両方を含
む。犠牲層(複数も可)は、標準的なフォトリソグラフ
ィ・マスキング技法により付着することができる。
【0085】誘電層の厚さは実施形態に応じて様々にな
る可能性がある。通常、誘電層は約20nmの厚さを有
する。より一般的には、誘電層は約10nm〜約100
nmの厚さを有する。
る可能性がある。通常、誘電層は約20nmの厚さを有
する。より一般的には、誘電層は約10nm〜約100
nmの厚さを有する。
【0086】同様に、金属層の厚さは実施形態に応じて
様々になる可能性がある。典型的な厚さは前述の通りで
ある。
様々になる可能性がある。典型的な厚さは前述の通りで
ある。
【0087】犠牲層の厚さおよび組成は、結果的に直流
電界に所望の効果をもたらすのに十分なものである。
電界に所望の効果をもたらすのに十分なものである。
【0088】基板およびドーパント(複数も可)をアニ
ールするために、1つまたは複数の熱源を使用すること
ができる。熱源(複数も可)は、ドーパント(複数も
可)が投入された半導体基板の反対側に配置することが
できる。少なくとも1つの熱源が配置された側は、グリ
ッドの反対側である場合もある。
ールするために、1つまたは複数の熱源を使用すること
ができる。熱源(複数も可)は、ドーパント(複数も
可)が投入された半導体基板の反対側に配置することが
できる。少なくとも1つの熱源が配置された側は、グリ
ッドの反対側である場合もある。
【0089】犠牲層を使用するのではなく、半導体基板
の表面に極めて接近しているがそれに接触せずに位置す
るよう、電界源グリッド/金属スタックを工作すること
も可能である。選択的に活性化されるかバイアスがかけ
られて、ウェハの所望の領域で局部的に必要な電界を発
生する、より小さいグリッドのアレイになるよう、グリ
ッドをさらに工作することも可能である。サブグリッド
を使用すると、ウェハ上の個別チップの規模での制御す
ら可能になる。これは、他のソースから発生するデバイ
ス挙動のウェハ・レベルのエクスカーションを制御する
際の極値になる可能性がある。
の表面に極めて接近しているがそれに接触せずに位置す
るよう、電界源グリッド/金属スタックを工作すること
も可能である。選択的に活性化されるかバイアスがかけ
られて、ウェハの所望の領域で局部的に必要な電界を発
生する、より小さいグリッドのアレイになるよう、グリ
ッドをさらに工作することも可能である。サブグリッド
を使用すると、ウェハ上の個別チップの規模での制御す
ら可能になる。これは、他のソースから発生するデバイ
ス挙動のウェハ・レベルのエクスカーションを制御する
際の極値になる可能性がある。
【0090】本発明は、半導体基板内で所望の接合プロ
ファイルを形成するための装置も提供する。本発明によ
る装置は前述の方法を実施することができる。このよう
な線に沿って言えば、本発明による装置は、少なくとも
1つのドーパント種が拡散された半導体基板をアニール
する手段を含む。このアニーリング手段は少なくとも1
つの熱源を含む。
ファイルを形成するための装置も提供する。本発明によ
る装置は前述の方法を実施することができる。このよう
な線に沿って言えば、本発明による装置は、少なくとも
1つのドーパント種が拡散された半導体基板をアニール
する手段を含む。このアニーリング手段は少なくとも1
つの熱源を含む。
【0091】図1、図2、図3、および図4は、本発明
による装置の数通りの実施形態を示している。図1に示
す装置の実施形態は、半導体基板2、この場合は半導体
ウェハを支持する導電チャック1を含む。このチャック
は前述の通りのものにすることができる。このような線
に沿って言えば、チャックは、図2に示すように目標ウ
ェハの上面および底面が露出したままにする環状リング
を含むことができる。同様に、チャックと、その結果、
半導体基板は回転することができる。この回転は、望ま
しい場合、半導体基板全体での処理の均一性を保証する
のに役立つ可能性がある。
による装置の数通りの実施形態を示している。図1に示
す装置の実施形態は、半導体基板2、この場合は半導体
ウェハを支持する導電チャック1を含む。このチャック
は前述の通りのものにすることができる。このような線
に沿って言えば、チャックは、図2に示すように目標ウ
ェハの上面および底面が露出したままにする環状リング
を含むことができる。同様に、チャックと、その結果、
半導体基板は回転することができる。この回転は、望ま
しい場合、半導体基板全体での処理の均一性を保証する
のに役立つ可能性がある。
【0092】図2に示すように、電界源グリッド/金属
スタックの反対側の環状チャック内には、上記で言及し
た耐火金属の1つなどの導電材料で製作したワイヤ・グ
リッド3を配置することができる。このグリッドは必ず
しもウェハに接触していなくてもよい。別法として、図
3に示すように、このようなワイヤ・グリッドは、チャ
ックの代わりに目標ウェハの下に位置することができる
が、必ずしもウェハに接触していなくてもよい。後者の
場合、図3に示すように、それによりタングステン・ワ
イヤに給電して直流ポテンシャル源V2への接触を可能
にする中空水晶ピン上でウェハを支持することができ
る。図4は、図1、図2、および図3に示すチャックま
たはワイヤ・グリッドの代わりに重複電界源グリッド/
金属スタックが目標ウェハの下に取り付けられている、
他の実施形態を示している。いずれの場合もポテンシャ
ル源V2は、下にあるチャック、グリッド、または電界
源グリッド/金属スタックに適用可能である。
スタックの反対側の環状チャック内には、上記で言及し
た耐火金属の1つなどの導電材料で製作したワイヤ・グ
リッド3を配置することができる。このグリッドは必ず
しもウェハに接触していなくてもよい。別法として、図
3に示すように、このようなワイヤ・グリッドは、チャ
ックの代わりに目標ウェハの下に位置することができる
が、必ずしもウェハに接触していなくてもよい。後者の
場合、図3に示すように、それによりタングステン・ワ
イヤに給電して直流ポテンシャル源V2への接触を可能
にする中空水晶ピン上でウェハを支持することができ
る。図4は、図1、図2、および図3に示すチャックま
たはワイヤ・グリッドの代わりに重複電界源グリッド/
金属スタックが目標ウェハの下に取り付けられている、
他の実施形態を示している。いずれの場合もポテンシャ
ル源V2は、下にあるチャック、グリッド、または電界
源グリッド/金属スタックに適用可能である。
【0093】基板および注入したドーパント(複数も
可)をアニールするための熱を提供するために、複数の
ランプ4が配置されている。この熱源(複数も可)は、
チャックおよび支持された半導体基板の周りのどこにで
も配置することができる。このような線に沿って言え
ば、図1に示すランプなどの熱源(複数も可)は、別法
としてまたは追加として、図1に示すようにチャックの
反対側に配置することもできる。図1に示すようにチャ
ックの反対側にランプを配置すると、あまり起こりそう
もないがウェハのデバイス側面または上面とワイヤ・グ
リッド・アレイとの間で干渉を引き起こす可能性があ
る。
可)をアニールするための熱を提供するために、複数の
ランプ4が配置されている。この熱源(複数も可)は、
チャックおよび支持された半導体基板の周りのどこにで
も配置することができる。このような線に沿って言え
ば、図1に示すランプなどの熱源(複数も可)は、別法
としてまたは追加として、図1に示すようにチャックの
反対側に配置することもできる。図1に示すようにチャ
ックの反対側にランプを配置すると、あまり起こりそう
もないがウェハのデバイス側面または上面とワイヤ・グ
リッド・アレイとの間で干渉を引き起こす可能性があ
る。
【0094】しかし、多くの熱源が使用され、その熱源
は前述のプロセスを実施可能なものにすることができ
る。
は前述のプロセスを実施可能なものにすることができ
る。
【0095】直流または交流電界を発生するために、グ
リッド5とチャック1は、単独でまたはグリッド3とと
もに、少なくとも1つの電圧源6および7にそれぞれ接
続することができる。この電圧源は、前述の個別にバイ
アス可能なワイヤまたはサブグリッドに接続することが
できる。この電圧源により、グリッド5とチャック/グ
リッド3との間で電界が発生する。図1、図2、図3、
および図4に示す実施形態の電界は半導体基板の表面に
垂直である。前述の通り、グリッドまたは半導体基板あ
るいはその両方は、図11に示すように、横拡散ならび
に垂直拡散ならびに垂直拡散と横拡散との割合を制御す
るためにそれらが互いにある角度をなすように配置する
ことができる。
リッド5とチャック1は、単独でまたはグリッド3とと
もに、少なくとも1つの電圧源6および7にそれぞれ接
続することができる。この電圧源は、前述の個別にバイ
アス可能なワイヤまたはサブグリッドに接続することが
できる。この電圧源により、グリッド5とチャック/グ
リッド3との間で電界が発生する。図1、図2、図3、
および図4に示す実施形態の電界は半導体基板の表面に
垂直である。前述の通り、グリッドまたは半導体基板あ
るいはその両方は、図11に示すように、横拡散ならび
に垂直拡散ならびに垂直拡散と横拡散との割合を制御す
るためにそれらが互いにある角度をなすように配置する
ことができる。
【0096】図11は、横拡散が実施/制御される実施
形態を示している。たとえば、図11は、目標ウェハ5
6の表面に垂直な線に対して角度θで電界源グリッド/
金属スタック54を傾けた場合の効果を示している。し
たがって、その結果として目標ウェハ56で発生する電
界は図11に示すように非対称である。このような線に
沿って言えば、電界は右側よりドーパント・ポケット5
8の左側の方が強くなる。したがって、二次元に外方拡
散したドーパント・プロファイル60は非対称になり、
左側では距離Lだけ拡散し、これは右側の拡散距離Rよ
り遠い距離である。したがって、垂直外方拡散距離Vに
ついては、その割合は左右で不均等になる。
形態を示している。たとえば、図11は、目標ウェハ5
6の表面に垂直な線に対して角度θで電界源グリッド/
金属スタック54を傾けた場合の効果を示している。し
たがって、その結果として目標ウェハ56で発生する電
界は図11に示すように非対称である。このような線に
沿って言えば、電界は右側よりドーパント・ポケット5
8の左側の方が強くなる。したがって、二次元に外方拡
散したドーパント・プロファイル60は非対称になり、
左側では距離Lだけ拡散し、これは右側の拡散距離Rよ
り遠い距離である。したがって、垂直外方拡散距離Vに
ついては、その割合は左右で不均等になる。
【0097】装置のチャック、ランプ、グリッド、その
他の要素は通常、処理チャンバ(図示せず)内で設けら
れる。処理チャンバを使用すると、処理チャンバ内のす
べての条件の制御が可能になる。このような線に沿って
言えば、本発明による装置は、処理チャンバ内の圧力を
制御するためのポンプを含むことができる。また、この
装置は、処理チャンバ内に所望のガス(複数も可)を投
入するための少なくとも1つのガス源も含むことができ
る。
他の要素は通常、処理チャンバ(図示せず)内で設けら
れる。処理チャンバを使用すると、処理チャンバ内のす
べての条件の制御が可能になる。このような線に沿って
言えば、本発明による装置は、処理チャンバ内の圧力を
制御するためのポンプを含むことができる。また、この
装置は、処理チャンバ内に所望のガス(複数も可)を投
入するための少なくとも1つのガス源も含むことができ
る。
【0098】図5および図7に示す実施形態では、ワイ
ヤの各端部でワイヤ・ボンドにより、グリッド内の各個
別ワイヤに対して所望のポテンシャル源への接触を行う
ことができる。各ポテンシャル源は固有の強度を有する
ことができ、したがって、目標ウェハの表面の平面内で
空間的に変動可能な電界を提供する。図6に示す実施形
態では、第2のレベルの放射状ワイヤにより第1のグリ
ッド層の各ワイヤ環状部に接触することができる。
ヤの各端部でワイヤ・ボンドにより、グリッド内の各個
別ワイヤに対して所望のポテンシャル源への接触を行う
ことができる。各ポテンシャル源は固有の強度を有する
ことができ、したがって、目標ウェハの表面の平面内で
空間的に変動可能な電界を提供する。図6に示す実施形
態では、第2のレベルの放射状ワイヤにより第1のグリ
ッド層の各ワイヤ環状部に接触することができる。
【0099】当技術分野で周知の手段により介在する水
晶または酸化物によりエッチングされたバイアにより接
触を行うことができる。ポテンシャル源へのワイヤボン
ド接触は、各放射状ワイヤの自由端で行うことができ
る。図5に表した実施形態のように、各放射状ワイヤ用
のポテンシャル源は固有のものにすることができる。
晶または酸化物によりエッチングされたバイアにより接
触を行うことができる。ポテンシャル源へのワイヤボン
ド接触は、各放射状ワイヤの自由端で行うことができ
る。図5に表した実施形態のように、各放射状ワイヤ用
のポテンシャル源は固有のものにすることができる。
【0100】図5、図6、および図7に示す実施形態で
は、酸化物または水晶の膜上に金属グリッド膜を付着さ
せることができる。このグリッドは、当技術分野で周知
のマスキング技法により形成することができる。図5お
よび図6に示す実施形態では、上にある第2の金属グリ
ッドとの間に水晶または酸化物の介在層が付着されてい
る。
は、酸化物または水晶の膜上に金属グリッド膜を付着さ
せることができる。このグリッドは、当技術分野で周知
のマスキング技法により形成することができる。図5お
よび図6に示す実施形態では、上にある第2の金属グリ
ッドとの間に水晶または酸化物の介在層が付着されてい
る。
【0101】図7に示す実施形態は第2のグリッド層を
含まない。また、図8に表した実施形態もグリッドを含
まない。図7および図8に示す実施形態ではどちらも水
晶または酸化物の介在層は不要である。
含まない。また、図8に表した実施形態もグリッドを含
まない。図7および図8に示す実施形態ではどちらも水
晶または酸化物の介在層は不要である。
【0102】図7のグリッドが発生する電界は、定義
上、目標ウェハの平面内で周期的なものである。これに
対して、図8に表した均一膜が発生する電界は均一かつ
一定のものであり、目標ウェハの表面全体に及ぶ。
上、目標ウェハの平面内で周期的なものである。これに
対して、図8に表した均一膜が発生する電界は均一かつ
一定のものであり、目標ウェハの表面全体に及ぶ。
【0103】上記の本発明により様々なオプションが提
示される場合、目標上のドーパント拡散の局部制御に関
する利点がもたらされる。
示される場合、目標上のドーパント拡散の局部制御に関
する利点がもたらされる。
【0104】半導体基板の表面での直流または交流電界
の強度は様々になる可能性がある。通常、直流または交
流電界は約0.01MV/cm〜約1.0MV/cmの
強度を有する。極性は、ドーパント・タイプによって決
まり、イオン化種を表面まで励起して所望の浅い接合を
作成するかまたは拡散増強が望ましい場合には表面から
離れるように選択される。電界が約1.0MV/cmを
上回る場合、その結果、絶縁破壊が発生するか、または
ウェハ上に存在する可能性のある薄いゲート酸化物に損
傷を加えるか、あるいはその両方が発生する可能性があ
る。通常、厚さが4.0nm未満の酸化物は「薄い」と
みなされる。
の強度は様々になる可能性がある。通常、直流または交
流電界は約0.01MV/cm〜約1.0MV/cmの
強度を有する。極性は、ドーパント・タイプによって決
まり、イオン化種を表面まで励起して所望の浅い接合を
作成するかまたは拡散増強が望ましい場合には表面から
離れるように選択される。電界が約1.0MV/cmを
上回る場合、その結果、絶縁破壊が発生するか、または
ウェハ上に存在する可能性のある薄いゲート酸化物に損
傷を加えるか、あるいはその両方が発生する可能性があ
る。通常、厚さが4.0nm未満の酸化物は「薄い」と
みなされる。
【0105】前述のように、直流または交流電界の強度
は、半導体基板の表面上から表面下まで様々に変動する
可能性がある。たとえば、シリコン・ウェハ上の酸化物
内では電界は約3.9*Eの値を有する可能性があり、
式中、Eは空気中または真空中での印加電界強度であ
る。シリコン自体の電界は約11.9*Eの値を有す
る。
は、半導体基板の表面上から表面下まで様々に変動する
可能性がある。たとえば、シリコン・ウェハ上の酸化物
内では電界は約3.9*Eの値を有する可能性があり、
式中、Eは空気中または真空中での印加電界強度であ
る。シリコン自体の電界は約11.9*Eの値を有す
る。
【0106】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0107】(1)半導体基板内で所望の接合プロファ
イルを形成するための方法であって、半導体基板内に少
なくとも1つのドーパントを投入するステップと、半導
体基板を直流または交流電界に曝しながら半導体基板を
アニールすることにより少なくとも1つのドーパントを
拡散するステップとを含む方法。 (2)電界が交流電界である、上記(1)に記載の方
法。 (3)電界が直流電界である、上記(1)に記載の方
法。 (4)電界が、60Hz以下の周波数を有する交流電界
である、上記(1)に記載の方法。 (5)周波数が約0.5〜約60Hzである、上記
(4)に記載の方法。 (6)ドーパントがイオン注入によって注入される、上
記(1)に記載の方法。 (7)アニールが急速熱アニールである、上記(1)に
記載の方法。 (8)直流電界がドーパント拡散を抑制する、上記
(3)に記載の方法。 (9)直流電界がドーパント拡散を増強する、上記
(3)に記載の方法。 (10)電界が、半導体基板の上部表面で半導体基板の
上部表面に垂直に発生する、上記(1)に記載の方法。 (11)電気ポテンシャルの発生源を提供する導電チャ
ック上に半導体基板を配置するステップと、半導体基板
の表面の少なくとも一部分に隣接して導電材料の少なく
とも1つのグリッドを配置するステップと、少なくとも
1つのグリッドと導電チャックにバイアスをかけて、交
流または直流電界を発生するステップとをさらに含む、
上記(1)に記載の方法。 (12)半導体基板の少なくとも1つの表面に隣接して
電界源ウェハを配置するステップと、電界源ウェハにバ
イアスをかけるステップとをさらに含む、上記(1)に
記載の方法。 (13)半導体基板の上部表面全体の上にグリッドが配
置される、上記(11)に記載の方法。 (14)グリッドが、約100nm〜約500nmの距
離だけ半導体基板から分離されるように配置される、上
記(11)に記載の方法。 (15)グリッドが複数の個別にバイアス可能なワイヤ
を含み、ワイヤに個別にバイアスをかけるステップをさ
らに含む、上記(11)に記載の方法。 (16)グリッドがタングステンを含む、上記(11)
に記載の方法。 (17)半導体基板の選択部分で直流または交流電界の
強度を低減するステップをさらに含む、上記(1)に記
載の方法。 (18)電界強度を低減するステップが、半導体基板の
上部表面の一部分上に少なくとも1つの犠牲層を設け、
少なくとも1つのドーパントを電界からシールドするス
テップを含む、上記(17)に記載の方法。 (19)少なくとも1つの犠牲層が、半導体基板の上部
表面の一部分上の金属層を含む、上記(18)に記載の
方法。 (20)犠牲層が、金属層と半導体基板との間の半導体
基板の上部表面上に誘電材料の層をさらに含む、上記
(19)に記載の方法。 (21)電界が、半導体基板の上部表面で約0.01M
V/cm〜約1.0MV/cmの強度を有する、上記
(1)に記載の方法。 (22)直流電界が正である、上記(3)に記載の方
法。 (23)直流電界が負である、上記(3)に記載の方
法。 (24)1気圧以下の圧力で実施される、上記(1)に
記載の方法。 (25)ドーパントの横拡散および垂直拡散が直流電界
または交流電界によって制御される、上記(1)に記載
の方法。 (26)ドーパントの横拡散を制御するステップが、半
導体基板の上部表面で半導体基板の上部表面に対してあ
る角度で直流電界または交流電界を発生するステップを
含む、上記(25)に記載の方法。 (27)電界が半導体基板の上部表面に対して約15°
までの角度になっている、上記(26)に記載の方法。 (28)アニーリングおよび直流電界への暴露中に半導
体基板を回転するステップをさらに含む、上記(27)
に記載の方法。 (29)アニーリングが約900℃〜約1150℃の温
度で行われる、上記(1)に記載の方法。 (30)アニーリングが約0.5秒〜約10秒の間、行
われる、上記(1)に記載の方法。 (31)約900℃〜約1150℃の温度が約0.5秒
〜約10秒の間、維持される、上記(29)に記載の方
法。 (32)約10秒〜約60秒の期間にわたって、温度が
約900℃〜約1150℃の温度から室温まで低下す
る、上記(29)に記載の方法。 (33)半導体基板内で所望の接合プロファイルを形成
するための装置であって、少なくとも1つのドーパント
が拡散された半導体基板をアニールする手段であって、
少なくとも1つの熱源を含む手段と、直流または交流電
界を発生し、アニーリングと同時に直流または交流電界
に半導体基板を曝す手段とを含む装置。 (34)電界が交流電界である、上記(33)に記載の
装置。 (35)電界が直流電界である、上記(33)に記載の
装置。 (36)電界が一次元電界である、上記(33)に記載
の装置。 (37)電界が直流電界である、上記(33)に記載の
装置。 (38)少なくとも1つのドーパントを半導体基板内に
拡散する手段をさらに含む、上記(33)に記載の装
置。 (39)電界発生手段が、半導体基板の上部表面で半導
体基板の上部表面に垂直に直流電界を発生する、上記
(33)に記載の装置。 (40)電界発生手段が、その上に半導体基板が配置さ
れた導電チャックと、チャックにバイアスをかける手段
と、半導体基板がチャック上に配置されたときに半導体
基板の少なくとも1つの表面の少なくとも一部分に隣接
して配置された導電材料の少なくとも1つのグリッド
と、少なくとも1つのグリッドにバイアスをかける手段
とを含む、上記(33)に記載の装置。 (41)電界発生手段が、その上に半導体基板が配置さ
れた導電チャックと、チャックにバイアスをかける手段
と、半導体基板がチャック上に配置されたときに半導体
基板の少なくとも1つの表面の少なくとも一部分に隣接
して配置された少なくとも1つの電界源ウェハと、少な
くとも1つの電界源ウェハにバイアスをかける手段とを
含む、上記(33)に記載の装置。 (42)少なくとも1つのグリッドが半導体基板の上部
表面全体より大きい、上記(40)に記載の装置。 (43)半導体基板がチャック上に配置されたときに、
グリッドが約100nm〜約500nmの距離だけ半導
体基板から分離される、上記(40)に記載の装置。 (44)少なくとも1つのグリッドが複数の個別にバイ
アス可能なワイヤを含み、グリッド・バイアス手段がワ
イヤに個別にバイアスをかける、上記(40)に記載の
装置。 (45)半導体基板の選択部分で電界の強度を低減する
手段をさらに含む、上記(33)に記載の装置。 (46)電界が、半導体基板の上部表面で約0.01M
V/cm〜約1.0MV/cmの強度を有する、上記
(33)に記載の装置。 (47)電界が60Hz以下の周波数を有する交流電界
である、上記(33)に記載の装置。 (48)少なくとも1つのドーパントの横拡散を電界に
よって制御する手段をさらに含む、上記(46)に記載
の装置。 (49)少なくとも1つのドーパントの横拡散を制御す
る手段が、半導体基板の上部表面で半導体基板の上部表
面に対してある角度で電界を発生する手段を含む、上記
(48)に記載の装置。 (50)電界が半導体基板の上部表面に対して約15°
までの角度で発生する、上記(49)に記載の装置。 (51)アニーリングおよび電界への暴露中に半導体基
板を回転する手段をさらに含む、上記(33)に記載の
装置。 (52)少なくとも1つの熱源が、グリッドと反対の半
導体の一方の側に配置される、上記(40)に記載の装
置。 (53)チャックが、半導体基板をクランプ固定するた
めの環状クランプと、環状クランプに接続された導電材
料のグリッドとを含む、上記(40)に記載の装置。
イルを形成するための方法であって、半導体基板内に少
なくとも1つのドーパントを投入するステップと、半導
体基板を直流または交流電界に曝しながら半導体基板を
アニールすることにより少なくとも1つのドーパントを
拡散するステップとを含む方法。 (2)電界が交流電界である、上記(1)に記載の方
法。 (3)電界が直流電界である、上記(1)に記載の方
法。 (4)電界が、60Hz以下の周波数を有する交流電界
である、上記(1)に記載の方法。 (5)周波数が約0.5〜約60Hzである、上記
(4)に記載の方法。 (6)ドーパントがイオン注入によって注入される、上
記(1)に記載の方法。 (7)アニールが急速熱アニールである、上記(1)に
記載の方法。 (8)直流電界がドーパント拡散を抑制する、上記
(3)に記載の方法。 (9)直流電界がドーパント拡散を増強する、上記
(3)に記載の方法。 (10)電界が、半導体基板の上部表面で半導体基板の
上部表面に垂直に発生する、上記(1)に記載の方法。 (11)電気ポテンシャルの発生源を提供する導電チャ
ック上に半導体基板を配置するステップと、半導体基板
の表面の少なくとも一部分に隣接して導電材料の少なく
とも1つのグリッドを配置するステップと、少なくとも
1つのグリッドと導電チャックにバイアスをかけて、交
流または直流電界を発生するステップとをさらに含む、
上記(1)に記載の方法。 (12)半導体基板の少なくとも1つの表面に隣接して
電界源ウェハを配置するステップと、電界源ウェハにバ
イアスをかけるステップとをさらに含む、上記(1)に
記載の方法。 (13)半導体基板の上部表面全体の上にグリッドが配
置される、上記(11)に記載の方法。 (14)グリッドが、約100nm〜約500nmの距
離だけ半導体基板から分離されるように配置される、上
記(11)に記載の方法。 (15)グリッドが複数の個別にバイアス可能なワイヤ
を含み、ワイヤに個別にバイアスをかけるステップをさ
らに含む、上記(11)に記載の方法。 (16)グリッドがタングステンを含む、上記(11)
に記載の方法。 (17)半導体基板の選択部分で直流または交流電界の
強度を低減するステップをさらに含む、上記(1)に記
載の方法。 (18)電界強度を低減するステップが、半導体基板の
上部表面の一部分上に少なくとも1つの犠牲層を設け、
少なくとも1つのドーパントを電界からシールドするス
テップを含む、上記(17)に記載の方法。 (19)少なくとも1つの犠牲層が、半導体基板の上部
表面の一部分上の金属層を含む、上記(18)に記載の
方法。 (20)犠牲層が、金属層と半導体基板との間の半導体
基板の上部表面上に誘電材料の層をさらに含む、上記
(19)に記載の方法。 (21)電界が、半導体基板の上部表面で約0.01M
V/cm〜約1.0MV/cmの強度を有する、上記
(1)に記載の方法。 (22)直流電界が正である、上記(3)に記載の方
法。 (23)直流電界が負である、上記(3)に記載の方
法。 (24)1気圧以下の圧力で実施される、上記(1)に
記載の方法。 (25)ドーパントの横拡散および垂直拡散が直流電界
または交流電界によって制御される、上記(1)に記載
の方法。 (26)ドーパントの横拡散を制御するステップが、半
導体基板の上部表面で半導体基板の上部表面に対してあ
る角度で直流電界または交流電界を発生するステップを
含む、上記(25)に記載の方法。 (27)電界が半導体基板の上部表面に対して約15°
までの角度になっている、上記(26)に記載の方法。 (28)アニーリングおよび直流電界への暴露中に半導
体基板を回転するステップをさらに含む、上記(27)
に記載の方法。 (29)アニーリングが約900℃〜約1150℃の温
度で行われる、上記(1)に記載の方法。 (30)アニーリングが約0.5秒〜約10秒の間、行
われる、上記(1)に記載の方法。 (31)約900℃〜約1150℃の温度が約0.5秒
〜約10秒の間、維持される、上記(29)に記載の方
法。 (32)約10秒〜約60秒の期間にわたって、温度が
約900℃〜約1150℃の温度から室温まで低下す
る、上記(29)に記載の方法。 (33)半導体基板内で所望の接合プロファイルを形成
するための装置であって、少なくとも1つのドーパント
が拡散された半導体基板をアニールする手段であって、
少なくとも1つの熱源を含む手段と、直流または交流電
界を発生し、アニーリングと同時に直流または交流電界
に半導体基板を曝す手段とを含む装置。 (34)電界が交流電界である、上記(33)に記載の
装置。 (35)電界が直流電界である、上記(33)に記載の
装置。 (36)電界が一次元電界である、上記(33)に記載
の装置。 (37)電界が直流電界である、上記(33)に記載の
装置。 (38)少なくとも1つのドーパントを半導体基板内に
拡散する手段をさらに含む、上記(33)に記載の装
置。 (39)電界発生手段が、半導体基板の上部表面で半導
体基板の上部表面に垂直に直流電界を発生する、上記
(33)に記載の装置。 (40)電界発生手段が、その上に半導体基板が配置さ
れた導電チャックと、チャックにバイアスをかける手段
と、半導体基板がチャック上に配置されたときに半導体
基板の少なくとも1つの表面の少なくとも一部分に隣接
して配置された導電材料の少なくとも1つのグリッド
と、少なくとも1つのグリッドにバイアスをかける手段
とを含む、上記(33)に記載の装置。 (41)電界発生手段が、その上に半導体基板が配置さ
れた導電チャックと、チャックにバイアスをかける手段
と、半導体基板がチャック上に配置されたときに半導体
基板の少なくとも1つの表面の少なくとも一部分に隣接
して配置された少なくとも1つの電界源ウェハと、少な
くとも1つの電界源ウェハにバイアスをかける手段とを
含む、上記(33)に記載の装置。 (42)少なくとも1つのグリッドが半導体基板の上部
表面全体より大きい、上記(40)に記載の装置。 (43)半導体基板がチャック上に配置されたときに、
グリッドが約100nm〜約500nmの距離だけ半導
体基板から分離される、上記(40)に記載の装置。 (44)少なくとも1つのグリッドが複数の個別にバイ
アス可能なワイヤを含み、グリッド・バイアス手段がワ
イヤに個別にバイアスをかける、上記(40)に記載の
装置。 (45)半導体基板の選択部分で電界の強度を低減する
手段をさらに含む、上記(33)に記載の装置。 (46)電界が、半導体基板の上部表面で約0.01M
V/cm〜約1.0MV/cmの強度を有する、上記
(33)に記載の装置。 (47)電界が60Hz以下の周波数を有する交流電界
である、上記(33)に記載の装置。 (48)少なくとも1つのドーパントの横拡散を電界に
よって制御する手段をさらに含む、上記(46)に記載
の装置。 (49)少なくとも1つのドーパントの横拡散を制御す
る手段が、半導体基板の上部表面で半導体基板の上部表
面に対してある角度で電界を発生する手段を含む、上記
(48)に記載の装置。 (50)電界が半導体基板の上部表面に対して約15°
までの角度で発生する、上記(49)に記載の装置。 (51)アニーリングおよび電界への暴露中に半導体基
板を回転する手段をさらに含む、上記(33)に記載の
装置。 (52)少なくとも1つの熱源が、グリッドと反対の半
導体の一方の側に配置される、上記(40)に記載の装
置。 (53)チャックが、半導体基板をクランプ固定するた
めの環状クランプと、環状クランプに接続された導電材
料のグリッドとを含む、上記(40)に記載の装置。
【図1】本発明による配置の4通りの実施形態のうちの
1つの断面図である。
1つの断面図である。
【図2】本発明による配置の4通りの実施形態のうちの
1つの断面図である。
1つの断面図である。
【図3】本発明による配置の4通りの実施形態のうちの
1つの断面図である。
1つの断面図である。
【図4】本発明による配置の4通りの実施形態のうちの
1つの断面図である。
1つの断面図である。
【図5】本発明による配置の4通りの実施形態のうちの
1つのオーバヘッド斜視図である。
1つのオーバヘッド斜視図である。
【図6】本発明による配置の4通りの実施形態のうちの
1つのオーバヘッド斜視図である。
1つのオーバヘッド斜視図である。
【図7】本発明による配置の4通りの実施形態のうちの
1つのオーバヘッド斜視図である。
1つのオーバヘッド斜視図である。
【図8】本発明による配置の4通りの実施形態のうちの
1つのオーバヘッド斜視図である。
1つのオーバヘッド斜視図である。
【図9】本発明による配置の他の実施形態の断面図であ
る。
る。
【図10】半導体基板内の燐ドーパント濃度と半導体基
板内の深さとの関係を示すグラフである。
板内の深さとの関係を示すグラフである。
【図11】本発明による配置のさらに他の実施形態の断
面図である。
面図である。
【図12】変動時間における交流電界のシミュレーショ
ン結果を示すグラフである。
ン結果を示すグラフである。
【図13】シミュレーション結果および電界応力の効果
を示すグラフである。
を示すグラフである。
【図14】1Hzおよび60Hzの周波数の場合のシミ
ュレーション結果を示すグラフである。
ュレーション結果を示すグラフである。
1 金属チャック 2 目標シリコン・ウェハ 3 金属層 4 ランプ 6 電圧源 7 電圧源 8 電界源ウェハ 9 酸化物/水晶層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アーン・ダブリュー・バランタイン アメリカ合衆国10516 ニューヨーク州コ ールド・スプリング フォージ・ゲート・ ドライブ 9 ユニット・イー8 (72)発明者 ジョン・ジェイ・エリス=モナガン アメリカ合衆国05458 バーモント州グラ ンド・アイル メイナード・コート 6 (72)発明者 フルカワ・トシハル アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション オークウッド・ レーン 9 (72)発明者 グレン・アール・ミラー アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション シドニー・ドラ イブ 69 (72)発明者 ジェームズ・エイ・スリンクマン アメリカ合衆国05602 バーモント州モン ペリエ ノース・ストリート 882 (72)発明者 ジェフリー・ディー・ギルバート アメリカ合衆国05401 バーモント州バー リントン バッテリー・ストリート 152 アパートメント・ナンバー1
Claims (53)
- 【請求項1】半導体基板内で所望の接合プロファイルを
形成するための方法であって、 半導体基板内に少なくとも1つのドーパントを投入する
ステップと、 半導体基板を直流または交流電界に曝しながら半導体基
板をアニールすることにより少なくとも1つのドーパン
トを拡散するステップとを含む方法。 - 【請求項2】電界が交流電界である、請求項1に記載の
方法。 - 【請求項3】電界が直流電界である、請求項1に記載の
方法。 - 【請求項4】電界が、60Hz以下の周波数を有する交
流電界である、請求項1に記載の方法。 - 【請求項5】周波数が約0.5〜約60Hzである、請
求項4に記載の方法。 - 【請求項6】ドーパントがイオン注入によって注入され
る、請求項1に記載の方法。 - 【請求項7】アニールが急速熱アニールである、請求項
1に記載の方法。 - 【請求項8】直流電界がドーパント拡散を抑制する、請
求項3に記載の方法。 - 【請求項9】直流電界がドーパント拡散を増強する、請
求項3に記載の方法。 - 【請求項10】電界が、半導体基板の上部表面で半導体
基板の上部表面に垂直に発生する、請求項1に記載の方
法。 - 【請求項11】電気ポテンシャルの発生源を提供する導
電チャック上に半導体基板を配置するステップと、 半導体基板の表面の少なくとも一部分に隣接して導電材
料の少なくとも1つのグリッドを配置するステップと、 少なくとも1つのグリッドと導電チャックにバイアスを
かけて、交流または直流電界を発生するステップとをさ
らに含む、請求項1に記載の方法。 - 【請求項12】半導体基板の少なくとも1つの表面に隣
接して電界源ウェハを配置するステップと、 電界源ウェハにバイアスをかけるステップとをさらに含
む、請求項1に記載の方法。 - 【請求項13】半導体基板の上部表面全体の上にグリッ
ドが配置される、請求項11に記載の方法。 - 【請求項14】グリッドが、約100nm〜約500n
mの距離だけ半導体基板から分離されるように配置され
る、請求項11に記載の方法。 - 【請求項15】グリッドが複数の個別にバイアス可能な
ワイヤを含み、ワイヤに個別にバイアスをかけるステッ
プをさらに含む、請求項11に記載の方法。 - 【請求項16】グリッドがタングステンを含む、請求項
11に記載の方法。 - 【請求項17】半導体基板の選択部分で直流または交流
電界の強度を低減するステップをさらに含む、請求項1
に記載の方法。 - 【請求項18】電界強度を低減するステップが、 半導体基板の上部表面の一部分上に少なくとも1つの犠
牲層を設け、少なくとも1つのドーパントを電界からシ
ールドするステップを含む、請求項17に記載の方法。 - 【請求項19】少なくとも1つの犠牲層が、半導体基板
の上部表面の一部分上の金属層を含む、請求項18に記
載の方法。 - 【請求項20】犠牲層が、金属層と半導体基板との間の
半導体基板の上部表面上に誘電材料の層をさらに含む、
請求項19に記載の方法。 - 【請求項21】電界が、半導体基板の上部表面で約0.
01MV/cm〜約1.0MV/cmの強度を有する、
請求項1に記載の方法。 - 【請求項22】直流電界が正である、請求項3に記載の
方法。 - 【請求項23】直流電界が負である、請求項3に記載の
方法。 - 【請求項24】1気圧以下の圧力で実施される、請求項
1に記載の方法。 - 【請求項25】ドーパントの横拡散および垂直拡散が直
流電界または交流電界によって制御される、請求項1に
記載の方法。 - 【請求項26】ドーパントの横拡散を制御するステップ
が、 半導体基板の上部表面で半導体基板の上部表面に対して
ある角度で直流電界または交流電界を発生するステップ
を含む、請求項25に記載の方法。 - 【請求項27】電界が半導体基板の上部表面に対して約
15°までの角度になっている、請求項26に記載の方
法。 - 【請求項28】アニーリングおよび直流電界への暴露中
に半導体基板を回転するステップをさらに含む、請求項
27に記載の方法。 - 【請求項29】アニーリングが約900℃〜約1150
℃の温度で行われる、請求項1に記載の方法。 - 【請求項30】アニーリングが約0.5秒〜約10秒の
間、行われる、請求項1に記載の方法。 - 【請求項31】約900℃〜約1150℃の温度が約
0.5秒〜約10秒の間、維持される、請求項29に記
載の方法。 - 【請求項32】約10秒〜約60秒の期間にわたって、
温度が約900℃〜約1150℃の温度から室温まで低
下する、請求項29に記載の方法。 - 【請求項33】半導体基板内で所望の接合プロファイル
を形成するための装置であって、 少なくとも1つのドーパントが拡散された半導体基板を
アニールする手段であって、少なくとも1つの熱源を含
む手段と、 直流または交流電界を発生し、アニーリングと同時に直
流または交流電界に半導体基板を曝す手段とを含む装
置。 - 【請求項34】電界が交流電界である、請求項33に記
載の装置。 - 【請求項35】電界が直流電界である、請求項33に記
載の装置。 - 【請求項36】電界が一次元電界である、請求項33に
記載の装置。 - 【請求項37】電界が直流電界である、請求項33に記
載の装置。 - 【請求項38】少なくとも1つのドーパントを半導体基
板内に拡散する手段をさらに含む、請求項33に記載の
装置。 - 【請求項39】電界発生手段が、半導体基板の上部表面
で半導体基板の上部表面に垂直に直流電界を発生する、
請求項33に記載の装置。 - 【請求項40】電界発生手段が、 その上に半導体基板が配置された導電チャックと、 チャックにバイアスをかける手段と、 半導体基板がチャック上に配置されたときに半導体基板
の少なくとも1つの表面の少なくとも一部分に隣接して
配置された導電材料の少なくとも1つのグリッドと、 少なくとも1つのグリッドにバイアスをかける手段とを
含む、請求項33に記載の装置。 - 【請求項41】電界発生手段が、 その上に半導体基板が配置された導電チャックと、 チャックにバイアスをかける手段と、 半導体基板がチャック上に配置されたときに半導体基板
の少なくとも1つの表面の少なくとも一部分に隣接して
配置された少なくとも1つの電界源ウェハと、 少なくとも1つの電界源ウェハにバイアスをかける手段
とを含む、請求項33に記載の装置。 - 【請求項42】少なくとも1つのグリッドが半導体基板
の上部表面全体より大きい、請求項40に記載の装置。 - 【請求項43】半導体基板がチャック上に配置されたと
きに、グリッドが約100nm〜約500nmの距離だ
け半導体基板から分離される、請求項40に記載の装
置。 - 【請求項44】少なくとも1つのグリッドが複数の個別
にバイアス可能なワイヤを含み、グリッド・バイアス手
段がワイヤに個別にバイアスをかける、請求項40に記
載の装置。 - 【請求項45】半導体基板の選択部分で電界の強度を低
減する手段をさらに含む、請求項33に記載の装置。 - 【請求項46】電界が、半導体基板の上部表面で約0.
01MV/cm〜約1.0MV/cmの強度を有する、
請求項33に記載の装置。 - 【請求項47】電界が60Hz以下の周波数を有する交
流電界である、請求項33に記載の装置。 - 【請求項48】少なくとも1つのドーパントの横拡散を
電界によって制御する手段をさらに含む、請求項46に
記載の装置。 - 【請求項49】少なくとも1つのドーパントの横拡散を
制御する手段が、 半導体基板の上部表面で半導体基板の上部表面に対して
ある角度で電界を発生する手段を含む、請求項48に記
載の装置。 - 【請求項50】電界が半導体基板の上部表面に対して約
15°までの角度で発生する、請求項49に記載の装
置。 - 【請求項51】アニーリングおよび電界への暴露中に半
導体基板を回転する手段をさらに含む、請求項33に記
載の装置。 - 【請求項52】少なくとも1つの熱源が、グリッドと反
対の半導体の一方の側に配置される、請求項40に記載
の装置。 - 【請求項53】チャックが、半導体基板をクランプ固定
するための環状クランプと、環状クランプに接続された
導電材料のグリッドとを含む、請求項40に記載の装
置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/538309 | 2000-03-30 | ||
| US09/538,309 US6274465B1 (en) | 2000-03-30 | 2000-03-30 | DC electric field assisted anneal |
| US09/809887 | 2001-03-16 | ||
| US09/809,887 US6552411B2 (en) | 2000-03-30 | 2001-03-16 | DC or AC electric field assisted anneal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319888A true JP2001319888A (ja) | 2001-11-16 |
| JP3914396B2 JP3914396B2 (ja) | 2007-05-16 |
Family
ID=27065778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095081A Expired - Fee Related JP3914396B2 (ja) | 2000-03-30 | 2001-03-29 | 直流または交流電界支援アニール |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6822311B2 (ja) |
| EP (1) | EP1139394A3 (ja) |
| JP (1) | JP3914396B2 (ja) |
| CN (1) | CN1319135C (ja) |
| SG (1) | SG100658A1 (ja) |
| TW (1) | TW503485B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006013846A1 (ja) * | 2004-08-06 | 2006-02-09 | Sumitomo Electric Industries, Ltd. | p型半導体領域を形成する方法および半導体素子 |
| JP2011233556A (ja) * | 2010-04-23 | 2011-11-17 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| JP2022130335A (ja) * | 2021-02-25 | 2022-09-06 | 東京エレクトロン株式会社 | その場電気的バイアスを用いた半導体処理システム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080073324A1 (en) * | 2004-07-09 | 2008-03-27 | Sekisui Chemical Co., Ltd. | Method For Processing Outer Periphery Of Substrate And Apparatus Thereof |
| CN103268858B (zh) * | 2013-05-13 | 2015-11-18 | 华南师范大学 | 一种近红外光电硅材料的制备方法 |
| CN103258912B (zh) * | 2013-05-13 | 2016-04-13 | 华南师范大学 | 一种微构造硅雪崩二极管的制备方法 |
| CN111333348A (zh) * | 2020-03-10 | 2020-06-26 | 醴陵旗滨电子玻璃有限公司 | 化学强化方法、化学强化装置和化学强化玻璃 |
| US12211907B2 (en) * | 2020-04-06 | 2025-01-28 | Tokyo Electron Limited | Semiconductor manufacturing platform with in-situ electrical bias and methods thereof |
| US11335792B2 (en) | 2020-04-06 | 2022-05-17 | Tokyo Electron Limited | Semiconductor processing system with in-situ electrical bias and methods thereof |
| US11894240B2 (en) * | 2020-04-06 | 2024-02-06 | Tokyo Electron Limited | Semiconductor processing systems with in-situ electrical bias |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224272A (ja) * | 1984-04-20 | 1985-11-08 | Nec Corp | 絶縁基板mis型電界効果トランジスタの製造方法 |
| US4671845A (en) * | 1985-03-22 | 1987-06-09 | The United States Of America As Represented By The Secretary Of The Navy | Method for producing high quality germanium-germanium nitride interfaces for germanium semiconductors and device produced thereby |
| JPS63138741A (ja) * | 1986-12-01 | 1988-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体基板のアニ−ル装置 |
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| JPH04280425A (ja) | 1991-03-07 | 1992-10-06 | Sony Corp | 配線形成方法 |
| US5279976A (en) | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| EP0602250B1 (en) | 1992-06-24 | 1999-08-25 | Seiko Epson Corporation | Thin film transistor, display device, and method for manufacturing thin film transistor |
| JPH0621064A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5412242A (en) | 1993-04-14 | 1995-05-02 | Yeda Research And Development Co., Ltd. | Semiconductor device with p-n junction based on dopant profile in equilibrium with internal electric field created by this junction |
| US5463244A (en) | 1994-05-26 | 1995-10-31 | Symetrix Corporation | Antifuse programmable element using ferroelectric material |
| JPH09232532A (ja) * | 1996-02-22 | 1997-09-05 | Toshiba Corp | 強誘電体メモリの製造方法 |
| US5729094A (en) | 1996-04-15 | 1998-03-17 | Massachusetts Institute Of Technology | Energetic-electron emitters |
| JP4139907B2 (ja) | 1996-05-08 | 2008-08-27 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | イオン注入方法、集積回路製造プロセス、および集積回路mos製造プロセス |
| US6033587A (en) * | 1996-09-20 | 2000-03-07 | Georgia Tech Research Corporation | Method and apparatus for low energy electron enhanced etching and cleaning of substrates in the positive column of a plasma |
| WO2000007185A1 (en) * | 1998-07-28 | 2000-02-10 | Lg Electronics Inc. | Method and apparatus of recording data in the optical recording medium |
| US6185355B1 (en) | 1998-09-01 | 2001-02-06 | Henry H. Hung | Process for making high yield, DC stable proton exchanged waveguide for active integrated optic devices |
| US6623865B1 (en) * | 2000-03-04 | 2003-09-23 | Energenius, Inc. | Lead zirconate titanate dielectric thin film composites on metallic foils |
| US6274465B1 (en) | 2000-03-30 | 2001-08-14 | International Business Machines Corporataion | DC electric field assisted anneal |
-
2001
- 2001-03-26 EP EP01302786A patent/EP1139394A3/en not_active Withdrawn
- 2001-03-26 SG SG200101933A patent/SG100658A1/en unknown
- 2001-03-28 TW TW090107395A patent/TW503485B/zh not_active IP Right Cessation
- 2001-03-29 CN CNB011121580A patent/CN1319135C/zh not_active Expired - Fee Related
- 2001-03-29 JP JP2001095081A patent/JP3914396B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-15 US US10/413,301 patent/US6822311B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006013846A1 (ja) * | 2004-08-06 | 2006-02-09 | Sumitomo Electric Industries, Ltd. | p型半導体領域を形成する方法および半導体素子 |
| US7501666B2 (en) | 2004-08-06 | 2009-03-10 | Sumitomo Electric Industries, Ltd. | Method for forming p-type semiconductor region, and semiconductor element |
| JP2011233556A (ja) * | 2010-04-23 | 2011-11-17 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| JP2022130335A (ja) * | 2021-02-25 | 2022-09-06 | 東京エレクトロン株式会社 | その場電気的バイアスを用いた半導体処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030201515A1 (en) | 2003-10-30 |
| US6822311B2 (en) | 2004-11-23 |
| EP1139394A2 (en) | 2001-10-04 |
| SG100658A1 (en) | 2003-12-26 |
| EP1139394A3 (en) | 2006-02-15 |
| CN1319135C (zh) | 2007-05-30 |
| CN1323061A (zh) | 2001-11-21 |
| TW503485B (en) | 2002-09-21 |
| JP3914396B2 (ja) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11302556B2 (en) | Apparatus for spatial and temporal control of temperature on a substrate | |
| JP3914396B2 (ja) | 直流または交流電界支援アニール | |
| US6489225B1 (en) | Method for controlling dopant profiles and dopant activation by electron beam processing | |
| KR20040098548A (ko) | 웨이퍼 받침대 커버 | |
| US5219798A (en) | Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring | |
| US6552411B2 (en) | DC or AC electric field assisted anneal | |
| US7671412B2 (en) | Method and device for controlling temperature of a substrate using an internal temperature control device | |
| JP5601004B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
| US6989310B2 (en) | Process and installation for doping an etched pattern of resistive elements | |
| KR20040098550A (ko) | 집적 회로 디바이스용 [111] 방위 알루미늄 필름의 제조장치 및 방법 | |
| JPH0384901A (ja) | サーミスタの作製方法 | |
| JPS62271420A (ja) | 半導体基体の処理装置 | |
| Russo et al. | Rapid Isothermal Annealing for Semiconductor Applications: Aspects of Equipment Design | |
| JPH04275417A (ja) | 熱処理装置 | |
| JP2004179409A (ja) | 半導体素子の製造方法 | |
| JPH04277619A (ja) | 半導体ウエハのアニール方法 | |
| JPH04298026A (ja) | 半導体ウエハのアニール方法 | |
| JPS6388827A (ja) | ドライエツチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |