JP2001314081A - Ａｃ−ｄｃコンバータ - Google Patents
Ａｃ−ｄｃコンバータInfo
- Publication number
- JP2001314081A JP2001314081A JP2000130925A JP2000130925A JP2001314081A JP 2001314081 A JP2001314081 A JP 2001314081A JP 2000130925 A JP2000130925 A JP 2000130925A JP 2000130925 A JP2000130925 A JP 2000130925A JP 2001314081 A JP2001314081 A JP 2001314081A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- phase
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 121
- 239000003990 capacitor Substances 0.000 claims abstract description 101
- 238000009499 grossing Methods 0.000 claims description 24
- 238000010992 reflux Methods 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 29
- 238000001514 detection method Methods 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000010356 wave oscillation Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 外来ノイズによるＡＣ−ＤＣコンバータの変
換回路内のスイッチング素子の破壊を防止する。 【解決手段】 外部からのノイズによりＡＣ−ＤＣコン
バータの交流入力端子(1A,1B,1C)にサージ電圧が発生す
ると、交流入力端子(1A,1B,1C)からフィルタ回路(2)の
フィルタリアクトル(2d,2e,2f)及びフィルタコンデンサ
(2a,2b,2c)、補助コンデンサ(44)、直流出力端子(40A,4
0B)間の分圧用コンデンサ(35,36)並びに直流出力ライン
−グランド間の浮遊容量(43)を介してグランドにサージ
電流が流れるため、ＡＣ−ＤＣコンバータの変換回路
(3)にはサージ電圧が直接印加されない。したがって、
外来ノイズによるＡＣ−ＤＣコンバータの変換回路(3)
内の第１〜第６のＩＧＢＴ(4〜9)の破壊を防止できる。
換回路内のスイッチング素子の破壊を防止する。 【解決手段】 外部からのノイズによりＡＣ−ＤＣコン
バータの交流入力端子(1A,1B,1C)にサージ電圧が発生す
ると、交流入力端子(1A,1B,1C)からフィルタ回路(2)の
フィルタリアクトル(2d,2e,2f)及びフィルタコンデンサ
(2a,2b,2c)、補助コンデンサ(44)、直流出力端子(40A,4
0B)間の分圧用コンデンサ(35,36)並びに直流出力ライン
−グランド間の浮遊容量(43)を介してグランドにサージ
電流が流れるため、ＡＣ−ＤＣコンバータの変換回路
(3)にはサージ電圧が直接印加されない。したがって、
外来ノイズによるＡＣ−ＤＣコンバータの変換回路(3)
内の第１〜第６のＩＧＢＴ(4〜9)の破壊を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は交流入力電力を直流
出力電力に変換するＡＣ−ＤＣコンバータ、特に変換回
路内に設けられたスイッチング素子の外来ノイズ等によ
る破壊を防止するＡＣ−ＤＣコンバータに属する。
出力電力に変換するＡＣ−ＤＣコンバータ、特に変換回
路内に設けられたスイッチング素子の外来ノイズ等によ
る破壊を防止するＡＣ−ＤＣコンバータに属する。
【０００２】
【従来の技術】従来のＡＣ−ＤＣコンバータは、例えば
図４に示すように、フィルタリアクトル(2d,2e,2f)及び
フィルタコンデンサ(2a,2b,2c)を有し且つ三相交流電源
(1)の交流入力端子(1A,1B,1C)に接続されたフィルタ回
路(2)と、フィルタ回路(2)の出力端子に接続された変換
回路(3)と、変換回路(3)の出力端子間に接続された還流
用整流素子としての還流用ダイオード(16)と、還流用ダ
イオード(16)に直流リアクトル(17)を介して接続された
平滑コンデンサ(18)とを備えている。変換回路(3)は、
橋絡接続（ブリッジ接続）された３対のスイッチング素
子を構成する第１〜第６のＩＧＢＴ（絶縁ゲート型バイ
ポーラトランジスタ）(4〜9)と、第１〜第６のＩＧＢＴ
(4〜9)の各々と直列に接続された逆流防止用整流素子を
構成する第１〜第６の逆流防止用ダイオード(10〜15)と
を有する。直流リアクトル(17)と直流出力端子(40A)と
の間には電流検出器(19)が接続され、直流リアクトル(1
7)に流れる電流ＩLをその電流に対応する電圧ＶLとして
検出する。交流入力端子(1A,1B,1C)には相電圧検出用ト
ランス(20)が接続され、三相交流電源(1)からのＵ相、
Ｖ相及びＷ相の交流入力電圧ＶU,ＶV,ＶWを検出する。
制御回路(21)は、相電圧検出用トランス(20)の検出電圧
ＶU,ＶV,ＶW及び電流検出器(19)の検出電圧ＶL並びに平
滑コンデンサ(18)の電圧ＶDCに応じて変換回路(3)内に
おける第１〜第６のＩＧＢＴ(4〜9)のゲート端子の各々
に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;ＶG3,Ｖ
G4;ＶG5,ＶG6を付与して第１〜第６のＩＧＢＴ(4〜9)を
オン・オフ制御する。
図４に示すように、フィルタリアクトル(2d,2e,2f)及び
フィルタコンデンサ(2a,2b,2c)を有し且つ三相交流電源
(1)の交流入力端子(1A,1B,1C)に接続されたフィルタ回
路(2)と、フィルタ回路(2)の出力端子に接続された変換
回路(3)と、変換回路(3)の出力端子間に接続された還流
用整流素子としての還流用ダイオード(16)と、還流用ダ
イオード(16)に直流リアクトル(17)を介して接続された
平滑コンデンサ(18)とを備えている。変換回路(3)は、
橋絡接続（ブリッジ接続）された３対のスイッチング素
子を構成する第１〜第６のＩＧＢＴ（絶縁ゲート型バイ
ポーラトランジスタ）(4〜9)と、第１〜第６のＩＧＢＴ
(4〜9)の各々と直列に接続された逆流防止用整流素子を
構成する第１〜第６の逆流防止用ダイオード(10〜15)と
を有する。直流リアクトル(17)と直流出力端子(40A)と
の間には電流検出器(19)が接続され、直流リアクトル(1
7)に流れる電流ＩLをその電流に対応する電圧ＶLとして
検出する。交流入力端子(1A,1B,1C)には相電圧検出用ト
ランス(20)が接続され、三相交流電源(1)からのＵ相、
Ｖ相及びＷ相の交流入力電圧ＶU,ＶV,ＶWを検出する。
制御回路(21)は、相電圧検出用トランス(20)の検出電圧
ＶU,ＶV,ＶW及び電流検出器(19)の検出電圧ＶL並びに平
滑コンデンサ(18)の電圧ＶDCに応じて変換回路(3)内に
おける第１〜第６のＩＧＢＴ(4〜9)のゲート端子の各々
に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;ＶG3,Ｖ
G4;ＶG5,ＶG6を付与して第１〜第６のＩＧＢＴ(4〜9)を
オン・オフ制御する。
【０００３】図５に示すように、制御回路(21)は、基準
電源(22)と、第１の誤差増幅器(23)と、第２の誤差増幅
器(24)と、相電流基準信号発生回路(25)と、三角波発振
回路(26)と、ＰＷＭコンパレータ(27,28,29)と、線電流
パルス変換回路(30)と、制御信号出力回路(31)とを備え
ている。基準電源(22)は、平滑コンデンサ(18)の両端か
ら出力される直流出力電圧ＶDCの基準値を規定する基準
電圧ＶRDを発生する。第１の誤差増幅器(23)は、平滑コ
ンデンサ(18)の電圧ＶDCを基準電源(22)の基準電圧ＶRD
と比較してそれらの誤差電圧信号ＶE1を出力する。第２
の誤差増幅器(24)は、電流検出器(19)の検出電圧ＶLを
第１の誤差増幅器(23)の出力信号ＶE1と比較してそれら
の誤差電圧信号ＶE2を出力する。相電流基準信号発生回
路(25)は、相電圧検出用トランス(20)の検出電圧ＶU,Ｖ
V,ＶW及び第２の誤差増幅器(24)の出力信号ＶE2に基づ
いてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RW Uを発生する。三角波発振回路(26)は、三相交流電源
(1)の周波数（５０〜６０Hz）よりも十分に高い周波数
（１〜１００kHz）の三角波信号ＶTを発生する。ＰＷＭ
コンパレータ(27,28,29)は、相電流基準信号発生回路(2
5)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RWUを三角波発振回路(26)の三角波信号ＶTと比較して各
相の電流のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを出力す
る。線電流パルス変換回路(30)は、各ＰＷＭコンパレー
タ(27),(28),(29)のＰＷＭ変調信号ＶPU V,ＶPVW,ＶPWU
を「１」、「０」又は「−１」の３値の線電流パルス信
号ＶSU(＝ＶPUV−ＶPWU),ＶSV(＝ＶPVW−ＶPUV),Ｖ
SW(＝ＶPWU−ＶPVW)に変換する。制御信号出力回路(31)
は、各線電流パルス信号ＶSU,ＶSV,ＶSWの値をそれぞれ
判別して変換回路(3)の第１〜第６のＩＧＢＴ(4〜9)の
各ゲート端子に付与する第１〜第６のオン・オフ制御信
号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6を出力する。
電源(22)と、第１の誤差増幅器(23)と、第２の誤差増幅
器(24)と、相電流基準信号発生回路(25)と、三角波発振
回路(26)と、ＰＷＭコンパレータ(27,28,29)と、線電流
パルス変換回路(30)と、制御信号出力回路(31)とを備え
ている。基準電源(22)は、平滑コンデンサ(18)の両端か
ら出力される直流出力電圧ＶDCの基準値を規定する基準
電圧ＶRDを発生する。第１の誤差増幅器(23)は、平滑コ
ンデンサ(18)の電圧ＶDCを基準電源(22)の基準電圧ＶRD
と比較してそれらの誤差電圧信号ＶE1を出力する。第２
の誤差増幅器(24)は、電流検出器(19)の検出電圧ＶLを
第１の誤差増幅器(23)の出力信号ＶE1と比較してそれら
の誤差電圧信号ＶE2を出力する。相電流基準信号発生回
路(25)は、相電圧検出用トランス(20)の検出電圧ＶU,Ｖ
V,ＶW及び第２の誤差増幅器(24)の出力信号ＶE2に基づ
いてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RW Uを発生する。三角波発振回路(26)は、三相交流電源
(1)の周波数（５０〜６０Hz）よりも十分に高い周波数
（１〜１００kHz）の三角波信号ＶTを発生する。ＰＷＭ
コンパレータ(27,28,29)は、相電流基準信号発生回路(2
5)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RWUを三角波発振回路(26)の三角波信号ＶTと比較して各
相の電流のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを出力す
る。線電流パルス変換回路(30)は、各ＰＷＭコンパレー
タ(27),(28),(29)のＰＷＭ変調信号ＶPU V,ＶPVW,ＶPWU
を「１」、「０」又は「−１」の３値の線電流パルス信
号ＶSU(＝ＶPUV−ＶPWU),ＶSV(＝ＶPVW−ＶPUV),Ｖ
SW(＝ＶPWU−ＶPVW)に変換する。制御信号出力回路(31)
は、各線電流パルス信号ＶSU,ＶSV,ＶSWの値をそれぞれ
判別して変換回路(3)の第１〜第６のＩＧＢＴ(4〜9)の
各ゲート端子に付与する第１〜第６のオン・オフ制御信
号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6を出力する。
【０００４】制御信号出力回路(31)は、各線電流パルス
信号ＶSU,ＶSV,ＶSWの何れかが「１」のときにそれに対
応するアームの正側の第１、第３又は第５のＩＧＢＴ
(4,6,8)のゲート端子に付与する第１、第３又は第５の
オン・オフ制御信号ＶG1,ＶG3,ＶG5を高（Ｈ）レベルに
して第１、第３又は第５のＩＧＢＴ(4,6,8)をオン状態
にする。また、各線電流パルス信号ＶSU,ＶSV,ＶSWの何
れかが「−１」のとき、それに対応するアームの負側の
第２、第４又は第６のＩＧＢＴ(5,7,9)のゲート端子に
付与する第２、第４又は第６のオン・オフ制御信号
ＶG2,ＶG4,ＶG6を高（Ｈ）レベルにして第２、第４又は
第６のＩＧＢＴ(5,7,9)をオン状態にする。更に、各線
電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「０」のとき
は、それに対応するアームの正側及び負側の第１及び第
２のＩＧＢＴ(4,5)、第３及び第４のＩＧＢＴ(6,7)又は
第５及び第６のＩＧＢＴ(8,9)のゲート端子に付与する
第１及び第２、第３及び第４又は第５及び第６のオン・
オフ制御信号ＶG1,ＶG2;ＶG3,ＶG 4;ＶG5,ＶG6の何れか
１組を低（Ｌ）レベルにして第１及び第２のＩＧＢＴ
(4,5)、第３及び第４のＩＧＢＴ(6,7)又は第５及び第６
のＩＧＢＴ(8,9)をオフ状態にする。
信号ＶSU,ＶSV,ＶSWの何れかが「１」のときにそれに対
応するアームの正側の第１、第３又は第５のＩＧＢＴ
(4,6,8)のゲート端子に付与する第１、第３又は第５の
オン・オフ制御信号ＶG1,ＶG3,ＶG5を高（Ｈ）レベルに
して第１、第３又は第５のＩＧＢＴ(4,6,8)をオン状態
にする。また、各線電流パルス信号ＶSU,ＶSV,ＶSWの何
れかが「−１」のとき、それに対応するアームの負側の
第２、第４又は第６のＩＧＢＴ(5,7,9)のゲート端子に
付与する第２、第４又は第６のオン・オフ制御信号
ＶG2,ＶG4,ＶG6を高（Ｈ）レベルにして第２、第４又は
第６のＩＧＢＴ(5,7,9)をオン状態にする。更に、各線
電流パルス信号ＶSU,ＶSV,ＶSWの何れかが「０」のとき
は、それに対応するアームの正側及び負側の第１及び第
２のＩＧＢＴ(4,5)、第３及び第４のＩＧＢＴ(6,7)又は
第５及び第６のＩＧＢＴ(8,9)のゲート端子に付与する
第１及び第２、第３及び第４又は第５及び第６のオン・
オフ制御信号ＶG1,ＶG2;ＶG3,ＶG 4;ＶG5,ＶG6の何れか
１組を低（Ｌ）レベルにして第１及び第２のＩＧＢＴ
(4,5)、第３及び第４のＩＧＢＴ(6,7)又は第５及び第６
のＩＧＢＴ(8,9)をオフ状態にする。
【０００５】図４に示すＡＣ−ＤＣコンバータの動作は
以下の通りである。例えば、図６(Ａ)に示すように三相
交流電源(1)のＵ相の交流入力電流ＩUが正の半周期間の
とき、電流検出器(19)の検出電圧ＶL及び相電圧検出用
トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデ
ンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオ
ン・オフ制御信号ＶG1が制御回路(21)内の制御信号出力
回路(31)から変換回路(3)内の第１のＩＧＢＴ(4)のゲー
ト端子に入力され、第１のＩＧＢＴ(4)がオン・オフ動
作される。これと同時に、第２のＩＧＢＴ(5)のゲート
端子に入力される第２のオン・オフ制御信号ＶG2は低レ
ベル一定となり、第２のＩＧＢＴ(5)がオフ状態とな
る。また、三相交流電源(1)のＵ相の交流入力電流ＩUが
負の半周期間のときは、電流検出器(19)の検出電圧ＶL
及び相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW
並びに平滑コンデンサ(18)の電圧ＶDCに応じてＰＷＭ変
調された第２のオン・オフ制御信号ＶG2が制御回路(21)
内の制御信号出力回路(31)から変換回路(3)内の第２の
ＩＧＢＴ(5)のゲート端子に入力され、第２のＩＧＢＴ
(5)がオン・オフ動作される。これと同時に、第１のＩ
ＧＢＴ(4)のゲート端子に入力される第１のオン・オフ
制御信号ＶG1は低レベル一定となり、第１のＩＧＢＴ
(4)がオフ状態となる。これにより、変換回路(3)のＵ相
アームに入力される電流ＩU0は図６(Ｂ)に示すように波
高値ＩU0Pの正負のパルス電流波形となる。変換回路(3)
のＵ相アームに入力される正負のパルス状の電流ＩU0は
フィルタ回路(2)により低次の高調波成分が除去され、
基本波成分のみの正弦波電流となる。Ｖ相アーム及びＷ
相アームについても前記と略同様の動作が行なわれる。
但し、Ｕ相アームの第１のＩＧＢＴ(4)がオン状態のと
きはＶ相アームの第４のＩＧＢＴ(7)又はＷ相アームの
第６のＩＧＢＴ(9)の何れか１つがオン状態となり、Ｕ
相アームの第２のＩＧＢＴ(5)がオン状態のときはＶ相
アームの第３のＩＧＢＴ(6)又はＷ相アームの第５のＩ
ＧＢＴ(8)の何れか１つがオン状態となる。
以下の通りである。例えば、図６(Ａ)に示すように三相
交流電源(1)のＵ相の交流入力電流ＩUが正の半周期間の
とき、電流検出器(19)の検出電圧ＶL及び相電圧検出用
トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデ
ンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオ
ン・オフ制御信号ＶG1が制御回路(21)内の制御信号出力
回路(31)から変換回路(3)内の第１のＩＧＢＴ(4)のゲー
ト端子に入力され、第１のＩＧＢＴ(4)がオン・オフ動
作される。これと同時に、第２のＩＧＢＴ(5)のゲート
端子に入力される第２のオン・オフ制御信号ＶG2は低レ
ベル一定となり、第２のＩＧＢＴ(5)がオフ状態とな
る。また、三相交流電源(1)のＵ相の交流入力電流ＩUが
負の半周期間のときは、電流検出器(19)の検出電圧ＶL
及び相電圧検出用トランス(20)の検出電圧ＶU,ＶV,ＶW
並びに平滑コンデンサ(18)の電圧ＶDCに応じてＰＷＭ変
調された第２のオン・オフ制御信号ＶG2が制御回路(21)
内の制御信号出力回路(31)から変換回路(3)内の第２の
ＩＧＢＴ(5)のゲート端子に入力され、第２のＩＧＢＴ
(5)がオン・オフ動作される。これと同時に、第１のＩ
ＧＢＴ(4)のゲート端子に入力される第１のオン・オフ
制御信号ＶG1は低レベル一定となり、第１のＩＧＢＴ
(4)がオフ状態となる。これにより、変換回路(3)のＵ相
アームに入力される電流ＩU0は図６(Ｂ)に示すように波
高値ＩU0Pの正負のパルス電流波形となる。変換回路(3)
のＵ相アームに入力される正負のパルス状の電流ＩU0は
フィルタ回路(2)により低次の高調波成分が除去され、
基本波成分のみの正弦波電流となる。Ｖ相アーム及びＷ
相アームについても前記と略同様の動作が行なわれる。
但し、Ｕ相アームの第１のＩＧＢＴ(4)がオン状態のと
きはＶ相アームの第４のＩＧＢＴ(7)又はＷ相アームの
第６のＩＧＢＴ(9)の何れか１つがオン状態となり、Ｕ
相アームの第２のＩＧＢＴ(5)がオン状態のときはＶ相
アームの第３のＩＧＢＴ(6)又はＷ相アームの第５のＩ
ＧＢＴ(8)の何れか１つがオン状態となる。
【０００６】したがって、例えば変換回路(3)のＵ相ア
ームの第１のＩＧＢＴ(4)及びＶ相アームの第４のＩＧ
ＢＴ(7)がオン状態のときは、三相交流電源(1)のＵ相出
力、フィルタ回路(2)、第１の逆流防止用ダイオード(1
0)、第１のＩＧＢＴ(4)、直流リアクトル(17)、平滑コ
ンデンサ(18)並びに負荷(32)、第４のＩＧＢＴ(7)、第
４の逆流防止用ダイオード(13)、フィルタ回路(2)、三
相交流電源(1)のＶ相出力の経路で電流が流れ、直流リ
アクトル(17)にエネルギが蓄積されると共に平滑コンデ
ンサ(18)が充電される。その後、変換回路(3)のＵ相ア
ームの第１のＩＧＢＴ(4)がオフ状態になると、直流リ
アクトル(17)の蓄積エネルギ及び平滑コンデンサ(18)の
電荷が放出され、直流リアクトル(17)、平滑コンデンサ
(18)並びに負荷(32)、還流用ダイオード(16)の経路で電
流が流れる。また、変換回路(3)のＵ相アームの第２の
ＩＧＢＴ(5)及びＶ相アームの第３のＩＧＢＴ(6)がオン
状態のときは、三相交流電源(1)のＶ相出力、フィルタ
回路(2)、第３の逆流防止用ダイオード(12)、第３のＩ
ＧＢＴ(6)、直流リアクトル(17)、平滑コンデンサ(18)
並びに負荷(32)、第２のＩＧＢＴ(5)、第２の逆流防止
用ダイオード(11)、フィルタ回路(2)、三相交流電源(1)
のＵ相出力の経路で電流が流れ、直流リアクトル(17)に
エネルギが蓄積されると共に平滑コンデンサ(18)が充電
される。その後、変換回路(3)のＵ相アームの第２のＩ
ＧＢＴ(5)がオフ状態になると、直流リアクトル(17)の
蓄積エネルギ及び平滑コンデンサ(18)の電荷が放出さ
れ、直流リアクトル(17)、平滑コンデンサ(18)並びに負
荷(32)、還流用ダイオード(16)の経路で電流が流れる。
変換回路(3)のＶ相アームの第３及び第４のＩＧＢＴ(6,
7)並びにＷ相アームの第５及び第６のＩＧＢＴ(8,9)が
オン・オフ動作する場合、又は変換回路(3)のＵ相アー
ムの第１及び第２のＩＧＢＴ(4,5)並びにＷ相アームの
第５及び第６のＩＧＢＴ(8,9)がオン・オフ動作する場
合についても前記と略同様の動作が行なわれる。以上に
より、図６(Ｃ)に示すような一定レベルの直流電流ＩL
が直流リアクトル(17)に流れ、平滑コンデンサ(18)の両
端に直流出力電圧ＶDCが発生する。
ームの第１のＩＧＢＴ(4)及びＶ相アームの第４のＩＧ
ＢＴ(7)がオン状態のときは、三相交流電源(1)のＵ相出
力、フィルタ回路(2)、第１の逆流防止用ダイオード(1
0)、第１のＩＧＢＴ(4)、直流リアクトル(17)、平滑コ
ンデンサ(18)並びに負荷(32)、第４のＩＧＢＴ(7)、第
４の逆流防止用ダイオード(13)、フィルタ回路(2)、三
相交流電源(1)のＶ相出力の経路で電流が流れ、直流リ
アクトル(17)にエネルギが蓄積されると共に平滑コンデ
ンサ(18)が充電される。その後、変換回路(3)のＵ相ア
ームの第１のＩＧＢＴ(4)がオフ状態になると、直流リ
アクトル(17)の蓄積エネルギ及び平滑コンデンサ(18)の
電荷が放出され、直流リアクトル(17)、平滑コンデンサ
(18)並びに負荷(32)、還流用ダイオード(16)の経路で電
流が流れる。また、変換回路(3)のＵ相アームの第２の
ＩＧＢＴ(5)及びＶ相アームの第３のＩＧＢＴ(6)がオン
状態のときは、三相交流電源(1)のＶ相出力、フィルタ
回路(2)、第３の逆流防止用ダイオード(12)、第３のＩ
ＧＢＴ(6)、直流リアクトル(17)、平滑コンデンサ(18)
並びに負荷(32)、第２のＩＧＢＴ(5)、第２の逆流防止
用ダイオード(11)、フィルタ回路(2)、三相交流電源(1)
のＵ相出力の経路で電流が流れ、直流リアクトル(17)に
エネルギが蓄積されると共に平滑コンデンサ(18)が充電
される。その後、変換回路(3)のＵ相アームの第２のＩ
ＧＢＴ(5)がオフ状態になると、直流リアクトル(17)の
蓄積エネルギ及び平滑コンデンサ(18)の電荷が放出さ
れ、直流リアクトル(17)、平滑コンデンサ(18)並びに負
荷(32)、還流用ダイオード(16)の経路で電流が流れる。
変換回路(3)のＶ相アームの第３及び第４のＩＧＢＴ(6,
7)並びにＷ相アームの第５及び第６のＩＧＢＴ(8,9)が
オン・オフ動作する場合、又は変換回路(3)のＵ相アー
ムの第１及び第２のＩＧＢＴ(4,5)並びにＷ相アームの
第５及び第６のＩＧＢＴ(8,9)がオン・オフ動作する場
合についても前記と略同様の動作が行なわれる。以上に
より、図６(Ｃ)に示すような一定レベルの直流電流ＩL
が直流リアクトル(17)に流れ、平滑コンデンサ(18)の両
端に直流出力電圧ＶDCが発生する。
【０００７】変換回路(3)の第１〜第６のＩＧＢＴ(4〜
9)のオン・オフ動作により平滑コンデンサ(18)の両端か
ら出力される直流出力電圧ＶDCは、制御回路(21)内の第
１の誤差増幅器(23)にて基準電源(22)の基準電圧ＶRDと
比較され、直流出力電圧ＶDC及び基準電圧ＶRDの誤差電
圧信号ＶE1が第１の誤差増幅器(23)から出力される。第
１の誤差増幅器(23)の誤差電圧信号ＶE1は、第２の誤差
増幅器(24)において電流検出器(19)により検出された直
流リアクトル(17)の検出電圧ＶLと比較され、誤差電圧
信号ＶE1及び検出電圧ＶLの誤差電圧信号ＶE2が第２の
誤差増幅器(24)から出力される。第２の誤差増幅器(24)
の誤差電圧信号ＶE2は、相電圧検出用トランス(20)の検
出電圧ＶU,ＶV,ＶWと共に相電流基準信号発生回路(25)
に入力され、検出電圧ＶU,ＶV,ＶW及び誤差電圧信号Ｖ
E2に基づいて相電流基準信号発生回路(25)から図７(Ａ)
に示すようなＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,
Ｖ RVW,ＶRWUが出力される。相電流基準信号発生回路(2
5)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RWUは、各ＰＷＭコンパレータ(27,28,29)において三角
波発振回路(26)の三角波信号ＶTとそれぞれ比較され、
電流基準信号ＶRUV,ＶRVW,ＶRWUと三角波信号ＶTとの関
係がＶRUV,ＶRVW,ＶRWU＜ＶTのときに低レベルとなり、
ＶRUV,ＶRVW,ＶRWU＞ＶTのときに高レベルとなる図７
(Ｂ),(Ｃ),(Ｄ)に示すようなＰＷＭ変調信号ＶPUV,Ｖ
PVW,ＶPWUが各ＰＷＭコンパレータ(27,28,29)から出力
される。各ＰＷＭコンパレータ(27,28,29)のＰＷＭ変調
信号ＶPUV,ＶPVW,ＶPWUは、線電流パルス変換回路(30)
にてそれぞれ図７(Ｅ),(Ｆ),(Ｇ)に示すような線電流パ
ルス信号ＶPUV−ＶPWU＝ＶSU；ＶPVW−ＶPUV＝ＶSV；Ｖ
PWU−ＶPVW＝ＶSWに変換される。線電流パルス変換回路
(30)の線電流パルス信号ＶS U,ＶSV,ＶSWは、制御信号出
力回路(31)にてそれらの値、即ち「１」、「０」又は
「−１」がそれぞれ判別され、制御信号出力回路(31)か
ら変換回路(3)の第１〜第６のＩＧＢＴ(4〜9)の各ゲー
ト端子に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;Ｖ
G3,ＶG4;ＶG5,ＶG6がそれぞれ付与される。
9)のオン・オフ動作により平滑コンデンサ(18)の両端か
ら出力される直流出力電圧ＶDCは、制御回路(21)内の第
１の誤差増幅器(23)にて基準電源(22)の基準電圧ＶRDと
比較され、直流出力電圧ＶDC及び基準電圧ＶRDの誤差電
圧信号ＶE1が第１の誤差増幅器(23)から出力される。第
１の誤差増幅器(23)の誤差電圧信号ＶE1は、第２の誤差
増幅器(24)において電流検出器(19)により検出された直
流リアクトル(17)の検出電圧ＶLと比較され、誤差電圧
信号ＶE1及び検出電圧ＶLの誤差電圧信号ＶE2が第２の
誤差増幅器(24)から出力される。第２の誤差増幅器(24)
の誤差電圧信号ＶE2は、相電圧検出用トランス(20)の検
出電圧ＶU,ＶV,ＶWと共に相電流基準信号発生回路(25)
に入力され、検出電圧ＶU,ＶV,ＶW及び誤差電圧信号Ｖ
E2に基づいて相電流基準信号発生回路(25)から図７(Ａ)
に示すようなＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,
Ｖ RVW,ＶRWUが出力される。相電流基準信号発生回路(2
5)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RWUは、各ＰＷＭコンパレータ(27,28,29)において三角
波発振回路(26)の三角波信号ＶTとそれぞれ比較され、
電流基準信号ＶRUV,ＶRVW,ＶRWUと三角波信号ＶTとの関
係がＶRUV,ＶRVW,ＶRWU＜ＶTのときに低レベルとなり、
ＶRUV,ＶRVW,ＶRWU＞ＶTのときに高レベルとなる図７
(Ｂ),(Ｃ),(Ｄ)に示すようなＰＷＭ変調信号ＶPUV,Ｖ
PVW,ＶPWUが各ＰＷＭコンパレータ(27,28,29)から出力
される。各ＰＷＭコンパレータ(27,28,29)のＰＷＭ変調
信号ＶPUV,ＶPVW,ＶPWUは、線電流パルス変換回路(30)
にてそれぞれ図７(Ｅ),(Ｆ),(Ｇ)に示すような線電流パ
ルス信号ＶPUV−ＶPWU＝ＶSU；ＶPVW−ＶPUV＝ＶSV；Ｖ
PWU−ＶPVW＝ＶSWに変換される。線電流パルス変換回路
(30)の線電流パルス信号ＶS U,ＶSV,ＶSWは、制御信号出
力回路(31)にてそれらの値、即ち「１」、「０」又は
「−１」がそれぞれ判別され、制御信号出力回路(31)か
ら変換回路(3)の第１〜第６のＩＧＢＴ(4〜9)の各ゲー
ト端子に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;Ｖ
G3,ＶG4;ＶG5,ＶG6がそれぞれ付与される。
【０００８】以上により、直流リアクトル(17)に流れる
電流ＩL及び三相交流電源(1)のＵ相、Ｖ相及びＷ相の交
流入力電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の両
端の直流出力電圧ＶDCに応じて変換回路(3)内の第１〜
第６のＩＧＢＴ(4〜9)が制御回路(21)によりオン・オフ
制御され、三相交流電源(1)からフィルタ回路(2)を介し
て変換回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交
流入力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共
に直流出力端子(40A,40B)から出力される直流出力電圧
ＶDCが一定レベルに保持される。
電流ＩL及び三相交流電源(1)のＵ相、Ｖ相及びＷ相の交
流入力電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の両
端の直流出力電圧ＶDCに応じて変換回路(3)内の第１〜
第６のＩＧＢＴ(4〜9)が制御回路(21)によりオン・オフ
制御され、三相交流電源(1)からフィルタ回路(2)を介し
て変換回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交
流入力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共
に直流出力端子(40A,40B)から出力される直流出力電圧
ＶDCが一定レベルに保持される。
【０００９】図４に示すＡＣ−ＤＣコンバータでは、三
相交流電源(1)からフィルタ回路(2)を介して変換回路
(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入力電流
ＩU0,Ｉ V0,ＩW0が正弦波状に制御されると共に直流出力
端子(40A,40B)から出力される直流出力電圧ＶDCが一定
レベルに保持されるので、入力力率を略１.０に上昇で
きると共に高安定な直流出力電圧ＶDCが得られる。
相交流電源(1)からフィルタ回路(2)を介して変換回路
(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入力電流
ＩU0,Ｉ V0,ＩW0が正弦波状に制御されると共に直流出力
端子(40A,40B)から出力される直流出力電圧ＶDCが一定
レベルに保持されるので、入力力率を略１.０に上昇で
きると共に高安定な直流出力電圧ＶDCが得られる。
【００１０】
【発明が解決しようとする課題】ところで、図４に示す
従来のＡＣ−ＤＣコンバータでは、図７(Ｅ),(Ｆ),(Ｇ)
に示す各線電流パルス信号ＶSU,ＶSV,ＶSWの値が全て
「０」で変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)
の全てがオフ状態となる期間中は、交流入力端子(1A,1
B,1C)側及び直流出力端子(40A,40B)側から見たインピー
ダンスが高くなる。このとき、外部からＵ相、Ｖ相又は
Ｗ相の交流入力ラインとグランド（シャーシ）との間に
ノイズが侵入し、このノイズにより発生するサージ電圧
が変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)及び第
１〜第６の逆流防止用ダイオード(10〜15)に印加され、
第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防止
用ダイオード(10〜15)が破壊されることがあった。これ
を防止するためには、第１〜第６のＩＧＢＴ(4〜9)及び
第１〜第６の逆流防止用ダイオード(10〜15)と並列にコ
ンデンサを接続することが考えられるが、回路動作上、
好ましくない。例えば、第１〜第６の逆流防止用ダイオ
ード(10〜15)と並列にコンデンサを接続すると、スイッ
チング速度が低下して短絡電流が流れ、第１〜第６のＩ
ＧＢＴ(4〜9)及び第１〜第６の逆流防止用ダイオード(1
0〜15)が焼損する場合がある。
従来のＡＣ−ＤＣコンバータでは、図７(Ｅ),(Ｆ),(Ｇ)
に示す各線電流パルス信号ＶSU,ＶSV,ＶSWの値が全て
「０」で変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)
の全てがオフ状態となる期間中は、交流入力端子(1A,1
B,1C)側及び直流出力端子(40A,40B)側から見たインピー
ダンスが高くなる。このとき、外部からＵ相、Ｖ相又は
Ｗ相の交流入力ラインとグランド（シャーシ）との間に
ノイズが侵入し、このノイズにより発生するサージ電圧
が変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)及び第
１〜第６の逆流防止用ダイオード(10〜15)に印加され、
第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防止
用ダイオード(10〜15)が破壊されることがあった。これ
を防止するためには、第１〜第６のＩＧＢＴ(4〜9)及び
第１〜第６の逆流防止用ダイオード(10〜15)と並列にコ
ンデンサを接続することが考えられるが、回路動作上、
好ましくない。例えば、第１〜第６の逆流防止用ダイオ
ード(10〜15)と並列にコンデンサを接続すると、スイッ
チング速度が低下して短絡電流が流れ、第１〜第６のＩ
ＧＢＴ(4〜9)及び第１〜第６の逆流防止用ダイオード(1
0〜15)が焼損する場合がある。
【００１１】そこで、本発明は外来ノイズによる変換回
路のスイッチング素子の破壊を防止できるＡＣ−ＤＣコ
ンバータを提供することを目的とする。
路のスイッチング素子の破壊を防止できるＡＣ−ＤＣコ
ンバータを提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明によるＡＣ−ＤＣ
コンバータは、交流入力端子(1A,1B,1C)に接続されたフ
ィルタ回路(2)と、フィルタ回路(2)と直流出力端子(40
A,40B)との間に接続された変換回路(3)と、直流出力端
子(40A,40B)間に接続された平滑コンデンサ(18)とを備
え、変換回路(3)に設けたスイッチング素子(4〜9)をオ
ン・オフ動作させることにより交流入力端子(1A,1B,1C)
からフィルタ回路(2)を介して供給される交流電力を変
換回路(3)により直流電力に変換して直流出力端子(40A,
40B)から直流出力を取り出す。このＡＣ−ＤＣコンバー
タでは、フィルタ回路(2)の各出力ライン間にそれぞれ
フィルタコンデンサ(2a,2b,2c)を接続し、直流出力端子
(40A,40B)間に少なくとも２つの分圧用コンデンサ(35,3
6)を直列に接続し、フィルタコンデンサ(2a,2b,2c)の接
続中点と分圧用コンデンサ(35,36)の接続中点とを相互
に接続する。外部からのノイズにより交流入力端子(1A,
1B,1C)にサージ電圧が発生すると、交流入力端子(1A,1
B,1C)からフィルタ回路(2)のフィルタコンデンサ(2a,2
b,2c)及び直流出力端子(40A,40B)間の分圧用コンデンサ
(35,36)並びに直流出力ライン−グランド間の浮遊容量
(43)を介してグランドにサージ電流が流れるため、変換
回路(3)にはサージ電圧が直接印加されない。したがっ
て、外来ノイズによる変換回路(3)内のスイッチング素
子(4〜9)の破壊を防止することができる。また、分圧用
コンデンサ(35,36)は平滑コンデンサ(18)の静電容量を
増大させるので、直流出力電圧(VDC)が更に安定化され
る。更に、外来ノイズを直流出力電力として有効に利用
できる。
コンバータは、交流入力端子(1A,1B,1C)に接続されたフ
ィルタ回路(2)と、フィルタ回路(2)と直流出力端子(40
A,40B)との間に接続された変換回路(3)と、直流出力端
子(40A,40B)間に接続された平滑コンデンサ(18)とを備
え、変換回路(3)に設けたスイッチング素子(4〜9)をオ
ン・オフ動作させることにより交流入力端子(1A,1B,1C)
からフィルタ回路(2)を介して供給される交流電力を変
換回路(3)により直流電力に変換して直流出力端子(40A,
40B)から直流出力を取り出す。このＡＣ−ＤＣコンバー
タでは、フィルタ回路(2)の各出力ライン間にそれぞれ
フィルタコンデンサ(2a,2b,2c)を接続し、直流出力端子
(40A,40B)間に少なくとも２つの分圧用コンデンサ(35,3
6)を直列に接続し、フィルタコンデンサ(2a,2b,2c)の接
続中点と分圧用コンデンサ(35,36)の接続中点とを相互
に接続する。外部からのノイズにより交流入力端子(1A,
1B,1C)にサージ電圧が発生すると、交流入力端子(1A,1
B,1C)からフィルタ回路(2)のフィルタコンデンサ(2a,2
b,2c)及び直流出力端子(40A,40B)間の分圧用コンデンサ
(35,36)並びに直流出力ライン−グランド間の浮遊容量
(43)を介してグランドにサージ電流が流れるため、変換
回路(3)にはサージ電圧が直接印加されない。したがっ
て、外来ノイズによる変換回路(3)内のスイッチング素
子(4〜9)の破壊を防止することができる。また、分圧用
コンデンサ(35,36)は平滑コンデンサ(18)の静電容量を
増大させるので、直流出力電圧(VDC)が更に安定化され
る。更に、外来ノイズを直流出力電力として有効に利用
できる。
【００１３】本発明の一実施の形態では、フィルタコン
デンサ(2a,2b,2c)はフィルタ回路(2)の各出力ラインに
星形結線される。また、フィルタコンデンサ(2a,2b,2c)
の接続中点と分圧用コンデンサ(35,36)の接続中点との
間に補助コンデンサ(44)を接続したので、フィルタコン
デンサ(2a,2b,2c)に印加される高調波電圧の一部が補助
コンデンサ(44)に分担され、フィルタ回路(2)内のフィ
ルタコンデンサ(2a,2b,2c)の耐圧を下げることができ
る。
デンサ(2a,2b,2c)はフィルタ回路(2)の各出力ラインに
星形結線される。また、フィルタコンデンサ(2a,2b,2c)
の接続中点と分圧用コンデンサ(35,36)の接続中点との
間に補助コンデンサ(44)を接続したので、フィルタコン
デンサ(2a,2b,2c)に印加される高調波電圧の一部が補助
コンデンサ(44)に分担され、フィルタ回路(2)内のフィ
ルタコンデンサ(2a,2b,2c)の耐圧を下げることができ
る。
【００１４】本発明の他の実施の形態では、変換回路
(3)はフィルタ回路(2)と直流出力端子(40A,40B)との間
に並列に接続された複数の変換回路(3A,3B)を備えてい
る。また、変換回路(3A,3B)の出力端子間にそれぞれ接
続された還流用整流素子(16A,16B)と、変換回路(3A,3B)
の各出力端子と直流出力端子(40A,40B)との間に接続さ
れた直流リアクトル(17A,17B,34A,34B)と、還流用整流
素子(16A,16B)及び直流リアクトル(17A,17B,34A,34B)の
接続点と分圧用コンデンサ(35,36)の接続中点との間に
接続された電圧平衡用整流素子(37A,37B,38A,38B)とを
備え、変換回路(3A,3B)の出力端子毎に直流リアクトル
(17A,17B,34A,34B)、分圧用コンデンサ(35,36)及び電圧
平衡用整流素子(37A,37B,38A,38B)の直流回路を形成す
る。何れかの変換回路(3A,3B)内のスイッチング素子(4
〜9)がオフ状態に切り替わると、直流リアクトル(17A又
は17B,34A又は34B)内に蓄積されたエネルギの差分に相
当する電流が直流リアクトル(17A又は34A,17B又は34
B)、分圧用コンデンサ(35又は36)及び電圧平衡用整流素
子(37A,38A,37B,38B)により構成される直流回路に流
れ、分圧用コンデンサ(35又は36)が充電される。これに
より、分圧用コンデンサ(35,36)が略均等な電圧レベル
に充電され、直流リアクトル(17A,34A,17B,34B)に均等
な電流が流れるので、均等なレベルの電圧が変換回路(3
A,3B)内のスイッチング素子(4〜9)に印加される。した
がって、上記の実施の形態では外来ノイズにより発生す
るサージ電圧による変換回路(3A,3B)のスイッチング素
子(4〜9)の破壊を防止できると共に、出力電流の不平衡
により発生する不均等な電圧による変換回路(3A,3B)内
のスイッチング素子(4〜9)の破壊を抑制できる利点があ
る。
(3)はフィルタ回路(2)と直流出力端子(40A,40B)との間
に並列に接続された複数の変換回路(3A,3B)を備えてい
る。また、変換回路(3A,3B)の出力端子間にそれぞれ接
続された還流用整流素子(16A,16B)と、変換回路(3A,3B)
の各出力端子と直流出力端子(40A,40B)との間に接続さ
れた直流リアクトル(17A,17B,34A,34B)と、還流用整流
素子(16A,16B)及び直流リアクトル(17A,17B,34A,34B)の
接続点と分圧用コンデンサ(35,36)の接続中点との間に
接続された電圧平衡用整流素子(37A,37B,38A,38B)とを
備え、変換回路(3A,3B)の出力端子毎に直流リアクトル
(17A,17B,34A,34B)、分圧用コンデンサ(35,36)及び電圧
平衡用整流素子(37A,37B,38A,38B)の直流回路を形成す
る。何れかの変換回路(3A,3B)内のスイッチング素子(4
〜9)がオフ状態に切り替わると、直流リアクトル(17A又
は17B,34A又は34B)内に蓄積されたエネルギの差分に相
当する電流が直流リアクトル(17A又は34A,17B又は34
B)、分圧用コンデンサ(35又は36)及び電圧平衡用整流素
子(37A,38A,37B,38B)により構成される直流回路に流
れ、分圧用コンデンサ(35又は36)が充電される。これに
より、分圧用コンデンサ(35,36)が略均等な電圧レベル
に充電され、直流リアクトル(17A,34A,17B,34B)に均等
な電流が流れるので、均等なレベルの電圧が変換回路(3
A,3B)内のスイッチング素子(4〜9)に印加される。した
がって、上記の実施の形態では外来ノイズにより発生す
るサージ電圧による変換回路(3A,3B)のスイッチング素
子(4〜9)の破壊を防止できると共に、出力電流の不平衡
により発生する不均等な電圧による変換回路(3A,3B)内
のスイッチング素子(4〜9)の破壊を抑制できる利点があ
る。
【００１５】本発明のもう一つの他の実施の形態では、
変換回路(3A,3B)の正側出力端子に各々接続された正側
直流リアクトル(17A,17B)間に接続され且つ中間タップ
が正側の直流出力端子(40A)に接続された正側電流均衡
用リアクトル(41)と、変換回路(3A,3B)の負側出力端子
に各々接続された負側直流リアクトル(34A,34B)間に接
続され且つ中間タップが負側の直流出力端子(40B)に接
続された負側電流均衡用リアクトル(42)とを備えてい
る。複数の変換回路(3A,3B)の各正側出力ラインに流れ
る電流のレベル差に基づく電流が正側電流均衡用リアク
トル(41)に流れることにより、各変換回路(3A,3B)の正
側出力ラインにはバランスの取れた均等の電流が流れ
る。同様に、複数の変換回路(3A,3B)の各負側出力ライ
ンに流れる電流のレベル差に基づく電流が負側電流均衡
用リアクトル(42)に流れることにより、各変換回路(3A,
3B)の負側出力ラインにはバランスの取れた均等の電流
が流れる。したがって、複数の変換回路(3A,3B)内のオ
フしているスイッチング素子(4〜9)にバランスの取れた
電圧が印加されるので、外来ノイズにより発生するサー
ジ電圧による各変換回路(3A,3B)のスイッチング素子(4
〜9)の破壊を防止できると共に、出力電流の不平衡によ
り発生する不均等な電圧による各変換回路(3A,3B)内の
スイッチング素子(4〜9)の破壊を抑制できる利点があ
る。
変換回路(3A,3B)の正側出力端子に各々接続された正側
直流リアクトル(17A,17B)間に接続され且つ中間タップ
が正側の直流出力端子(40A)に接続された正側電流均衡
用リアクトル(41)と、変換回路(3A,3B)の負側出力端子
に各々接続された負側直流リアクトル(34A,34B)間に接
続され且つ中間タップが負側の直流出力端子(40B)に接
続された負側電流均衡用リアクトル(42)とを備えてい
る。複数の変換回路(3A,3B)の各正側出力ラインに流れ
る電流のレベル差に基づく電流が正側電流均衡用リアク
トル(41)に流れることにより、各変換回路(3A,3B)の正
側出力ラインにはバランスの取れた均等の電流が流れ
る。同様に、複数の変換回路(3A,3B)の各負側出力ライ
ンに流れる電流のレベル差に基づく電流が負側電流均衡
用リアクトル(42)に流れることにより、各変換回路(3A,
3B)の負側出力ラインにはバランスの取れた均等の電流
が流れる。したがって、複数の変換回路(3A,3B)内のオ
フしているスイッチング素子(4〜9)にバランスの取れた
電圧が印加されるので、外来ノイズにより発生するサー
ジ電圧による各変換回路(3A,3B)のスイッチング素子(4
〜9)の破壊を防止できると共に、出力電流の不平衡によ
り発生する不均等な電圧による各変換回路(3A,3B)内の
スイッチング素子(4〜9)の破壊を抑制できる利点があ
る。
【００１６】
【発明の実施の形態】以下、本発明によるＡＣ−ＤＣコ
ンバータの実施の形態を図１〜図３に基づいて説明す
る。但し、図１では図４と同一の箇所には同一の符号を
付してその説明を省略すると共に、本発明によるＡＣ−
ＤＣコンバータの他の実施の形態を示す図２及び図３で
は図１と同一の箇所には同一の符号を付してその説明を
省略する。図１に示すように、本実施の形態のＡＣ−Ｄ
Ｃコンバータは、フィルタ回路(2)のＵ相、Ｖ相及びＷ
相の各出力ラインにフィルタコンデンサ(2a,2b,2c)を星
形結線し、直流出力端子(40A,40B)間に２つの分圧用コ
ンデンサ(35,36)を直列に接続し、フィルタコンデンサ
(2a,2b,2c)の接続中点と分圧用コンデンサ(35,36)の接
続中点とを補助コンデンサ(44)を介して相互に接続した
点に特徴がある。図１において、符号(43)は変換回路
(3)及び直流出力端子(40A,40B)を接続する直流出力ライ
ンとグランドとの間に存在する浮遊容量を示す。その他
の構成は、図４に示す従来のＡＣ−ＤＣコンバータと同
様である。
ンバータの実施の形態を図１〜図３に基づいて説明す
る。但し、図１では図４と同一の箇所には同一の符号を
付してその説明を省略すると共に、本発明によるＡＣ−
ＤＣコンバータの他の実施の形態を示す図２及び図３で
は図１と同一の箇所には同一の符号を付してその説明を
省略する。図１に示すように、本実施の形態のＡＣ−Ｄ
Ｃコンバータは、フィルタ回路(2)のＵ相、Ｖ相及びＷ
相の各出力ラインにフィルタコンデンサ(2a,2b,2c)を星
形結線し、直流出力端子(40A,40B)間に２つの分圧用コ
ンデンサ(35,36)を直列に接続し、フィルタコンデンサ
(2a,2b,2c)の接続中点と分圧用コンデンサ(35,36)の接
続中点とを補助コンデンサ(44)を介して相互に接続した
点に特徴がある。図１において、符号(43)は変換回路
(3)及び直流出力端子(40A,40B)を接続する直流出力ライ
ンとグランドとの間に存在する浮遊容量を示す。その他
の構成は、図４に示す従来のＡＣ−ＤＣコンバータと同
様である。
【００１７】上記の構成において、変換回路(3)内の第
１〜第６のＩＧＢＴ(4〜9)が全てオフ状態となる期間中
に三相交流電源(1)の交流入力端子(1A)、フィルタ回路
(2)及び変換回路(3)を接続するＵ相入力ラインとグラン
ドとの間に外部からのノイズが侵入すると、交流入力端
子(1A)にサージ電圧が発生する。このサージ電圧は変換
回路(3)内のＵ相アームの第１及び第２のＩＧＢＴ(4,5)
及び第１及び第２の逆流防止用ダイオード(10,11)に印
加しようとするが、交流入力端子(1A)からフィルタ回路
(2)内のフィルタリアクトル(2d)及びフィルタコンデン
サ(2a)、補助コンデンサ(44)、直流出力端子(40A,40B)
間の分圧用コンデンサ(35,36)並びに変換回路(3)の直流
出力ライン−グランド間の浮遊容量(43)を介してグラン
ドに接続されたシャーシにサージ電流が流れるため、変
換回路(3)内のＵ相アームの第１及び第２のＩＧＢＴ(4,
5)並びに第１及び第２の逆流防止用ダイオード(10,11)
にはサージ電圧が直接印加されない。同様に、三相交流
電源(1)の交流入力端子(1B)、フィルタ回路(2)及び変換
回路(3)を接続するＶ相入力ラインとグランドとの間、
又は三相交流電源(1)の交流入力端子(1C)、フィルタ回
路(2)及び変換回路(3)を接続するＷ相入力ラインとグラ
ンドとの間に外部からのノイズが侵入した場合も前記と
同様の経路でサージ電流が流れるため、変換回路(3)内
のＶ相アームの第３及び第４のＩＧＢＴ(6,7)並びに第
３及び第４の逆流防止用ダイオード(12,13)、又はＷ相
アームの第５及び第６のＩＧＢＴ(8,9)並びに第５及び
第６の逆流防止用ダイオード(14,15)にはサージ電圧が
直接印加されない。したがって、外来ノイズによる変換
回路(3)内の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第
６の逆流防止用ダイオード(10〜15)の破壊を防止するこ
とができる。なお、本実施の形態のＡＣ−ＤＣコンバー
タの基本的な動作は図４に示す従来のＡＣ−ＤＣコンバ
ータの動作と全く同様であるので、説明は省略する。
１〜第６のＩＧＢＴ(4〜9)が全てオフ状態となる期間中
に三相交流電源(1)の交流入力端子(1A)、フィルタ回路
(2)及び変換回路(3)を接続するＵ相入力ラインとグラン
ドとの間に外部からのノイズが侵入すると、交流入力端
子(1A)にサージ電圧が発生する。このサージ電圧は変換
回路(3)内のＵ相アームの第１及び第２のＩＧＢＴ(4,5)
及び第１及び第２の逆流防止用ダイオード(10,11)に印
加しようとするが、交流入力端子(1A)からフィルタ回路
(2)内のフィルタリアクトル(2d)及びフィルタコンデン
サ(2a)、補助コンデンサ(44)、直流出力端子(40A,40B)
間の分圧用コンデンサ(35,36)並びに変換回路(3)の直流
出力ライン−グランド間の浮遊容量(43)を介してグラン
ドに接続されたシャーシにサージ電流が流れるため、変
換回路(3)内のＵ相アームの第１及び第２のＩＧＢＴ(4,
5)並びに第１及び第２の逆流防止用ダイオード(10,11)
にはサージ電圧が直接印加されない。同様に、三相交流
電源(1)の交流入力端子(1B)、フィルタ回路(2)及び変換
回路(3)を接続するＶ相入力ラインとグランドとの間、
又は三相交流電源(1)の交流入力端子(1C)、フィルタ回
路(2)及び変換回路(3)を接続するＷ相入力ラインとグラ
ンドとの間に外部からのノイズが侵入した場合も前記と
同様の経路でサージ電流が流れるため、変換回路(3)内
のＶ相アームの第３及び第４のＩＧＢＴ(6,7)並びに第
３及び第４の逆流防止用ダイオード(12,13)、又はＷ相
アームの第５及び第６のＩＧＢＴ(8,9)並びに第５及び
第６の逆流防止用ダイオード(14,15)にはサージ電圧が
直接印加されない。したがって、外来ノイズによる変換
回路(3)内の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第
６の逆流防止用ダイオード(10〜15)の破壊を防止するこ
とができる。なお、本実施の形態のＡＣ−ＤＣコンバー
タの基本的な動作は図４に示す従来のＡＣ−ＤＣコンバ
ータの動作と全く同様であるので、説明は省略する。
【００１８】上記のように、本実施の形態では外部から
のノイズにより三相交流電源(1)の交流入力端子(1A,1B,
1C)にサージ電圧が発生すると、フィルタ回路(2)内のフ
ィルタリアクトル(2d,2e,2f)及びフィルタコンデンサ(2
a,2b,2c)、逆流防止用ダイオード(45)、補助コンデンサ
(44)並びに直流出力端子(40A,40B)間の分圧用コンデン
サ(35,36)にサージ電流がバイパスされ、サージ電圧が
変換回路(3)に直接的に印加されないため、外来ノイズ
による変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)及
び第１〜第６の逆流防止用ダイオード(10〜15)の破壊を
防止することが可能となる。また、分圧用コンデンサ(3
5,36)は平滑コンデンサ(18)の静電容量を増大させる作
用も有するので、直流出力電圧ＶDCを更に安定化するこ
とが可能であり、外来ノイズを直流出力電力として有効
利用することが可能となる。更に、三相交流電源(1)か
らフィルタ回路(2)内のフィルタコンデンサ(2a,2b,2c)
に印加されるＵ相、Ｖ相及びＷ相の交流入力電圧に含ま
れる第３次高調波電圧が補助コンデンサ(44)により分担
されるため、フィルタ回路(2)内のフィルタコンデンサ
(2a,2b,2c)の耐圧を下げることができる。
のノイズにより三相交流電源(1)の交流入力端子(1A,1B,
1C)にサージ電圧が発生すると、フィルタ回路(2)内のフ
ィルタリアクトル(2d,2e,2f)及びフィルタコンデンサ(2
a,2b,2c)、逆流防止用ダイオード(45)、補助コンデンサ
(44)並びに直流出力端子(40A,40B)間の分圧用コンデン
サ(35,36)にサージ電流がバイパスされ、サージ電圧が
変換回路(3)に直接的に印加されないため、外来ノイズ
による変換回路(3)内の第１〜第６のＩＧＢＴ(4〜9)及
び第１〜第６の逆流防止用ダイオード(10〜15)の破壊を
防止することが可能となる。また、分圧用コンデンサ(3
5,36)は平滑コンデンサ(18)の静電容量を増大させる作
用も有するので、直流出力電圧ＶDCを更に安定化するこ
とが可能であり、外来ノイズを直流出力電力として有効
利用することが可能となる。更に、三相交流電源(1)か
らフィルタ回路(2)内のフィルタコンデンサ(2a,2b,2c)
に印加されるＵ相、Ｖ相及びＷ相の交流入力電圧に含ま
れる第３次高調波電圧が補助コンデンサ(44)により分担
されるため、フィルタ回路(2)内のフィルタコンデンサ
(2a,2b,2c)の耐圧を下げることができる。
【００１９】図２は、フィルタ回路(2)と直流出力端子
(40A,40B)との間に第１及び第２の変換回路(3A,3B)を並
列に接続し、各変換回路(3A,3B)の出力端子間に第１及
び第２の還流用ダイオード(16A,16B)をそれぞれ接続
し、各変換回路(3A,3B)の正側出力端子と正側直流出力
端子(40A)との間に正側直流リアクトル(17A,17B)をそれ
ぞれ接続し、各変換回路(3A,3B)の負側出力端子と負側
直流出力端子(40B)との間に負側直流リアクトル(34A,34
B)をそれぞれ接続し、第１及び第２の還流用ダイオード
(16A,16B)並びに正側及び負側直流リアクトル(17A,17B,
34A,34B)の各接続点と分圧用コンデンサ(35,36)の接続
中点との間に電圧平衡用整流素子としての電圧平衡用ダ
イオード(37A,37B,38A,38B)をそれぞれ接続し、変換回
路(3A,3B)の出力端子毎に直流リアクトル(17A,17B,34A,
34B)、分圧用コンデンサ(35,36)及び電圧平衡用ダイオ
ード(37A,37B,38A,38B)の直流回路を形成した本発明に
よるＡＣ−ＤＣコンバータの別の実施の形態を示す。図
示は省略するが、第１及び第２の変換回路(3A,3B)は共
に図１に示す変換回路(3)と同一の構成を有し、第１の
変換回路(3A)内の第１〜第６のＩＧＢＴ(4〜9)に対して
π/２[rad]だけスイッチング位相が遅れて第２の変換回
路(3B)内の第１〜第６のＩＧＢＴ(4〜9)がオン・オフ動
作される。これにより、第１及び第２の変換回路(3A,3
B)に流れる電流の位相差がπ/２[rad]となるので、三相
各相に流れる交流入力電流が正弦波に波形整形されると
共に交流入力電流のリップル（脈動）が減少する。その
他の構成は、図１に示すＡＣ−ＤＣコンバータと同様で
ある。なお、図２に示すＡＣ−ＤＣコンバータの定常時
の基本的な動作の詳細は、例えば特願平１１−３２１３
９２号に開示されている。
(40A,40B)との間に第１及び第２の変換回路(3A,3B)を並
列に接続し、各変換回路(3A,3B)の出力端子間に第１及
び第２の還流用ダイオード(16A,16B)をそれぞれ接続
し、各変換回路(3A,3B)の正側出力端子と正側直流出力
端子(40A)との間に正側直流リアクトル(17A,17B)をそれ
ぞれ接続し、各変換回路(3A,3B)の負側出力端子と負側
直流出力端子(40B)との間に負側直流リアクトル(34A,34
B)をそれぞれ接続し、第１及び第２の還流用ダイオード
(16A,16B)並びに正側及び負側直流リアクトル(17A,17B,
34A,34B)の各接続点と分圧用コンデンサ(35,36)の接続
中点との間に電圧平衡用整流素子としての電圧平衡用ダ
イオード(37A,37B,38A,38B)をそれぞれ接続し、変換回
路(3A,3B)の出力端子毎に直流リアクトル(17A,17B,34A,
34B)、分圧用コンデンサ(35,36)及び電圧平衡用ダイオ
ード(37A,37B,38A,38B)の直流回路を形成した本発明に
よるＡＣ−ＤＣコンバータの別の実施の形態を示す。図
示は省略するが、第１及び第２の変換回路(3A,3B)は共
に図１に示す変換回路(3)と同一の構成を有し、第１の
変換回路(3A)内の第１〜第６のＩＧＢＴ(4〜9)に対して
π/２[rad]だけスイッチング位相が遅れて第２の変換回
路(3B)内の第１〜第６のＩＧＢＴ(4〜9)がオン・オフ動
作される。これにより、第１及び第２の変換回路(3A,3
B)に流れる電流の位相差がπ/２[rad]となるので、三相
各相に流れる交流入力電流が正弦波に波形整形されると
共に交流入力電流のリップル（脈動）が減少する。その
他の構成は、図１に示すＡＣ−ＤＣコンバータと同様で
ある。なお、図２に示すＡＣ−ＤＣコンバータの定常時
の基本的な動作の詳細は、例えば特願平１１−３２１３
９２号に開示されている。
【００２０】図２に示す構成において、第１又は第２の
変換回路(3A,3B)の何れか一方の第１〜第６のＩＧＢＴ
(4〜9)が全てオフ状態となる期間中に三相交流電源(1)
の交流入力端子(1A)、フィルタ回路(2)並びに第１及び
第２の変換回路(3A,3B)を接続するＵ相入力ラインとグ
ランドとの間に外部からのノイズが侵入すると、交流入
力端子(1A)にサージ電圧が発生する。このサージ電圧
は、第１〜第６のＩＧＢＴ(4〜9)が全てオフ状態の第１
又は第２の変換回路(3A,3B)内のＵ相アームの第１及び
第２のＩＧＢＴ(4,5)及び第１及び第２の逆流防止用ダ
イオード(10,11)に印加しようとするが、交流入力端子
(1A)からフィルタ回路(2)内のフィルタリアクトル(2d)
及びフィルタコンデンサ(2a)、補助コンデンサ(44)、直
流出力端子(40A,40B)間の分圧用コンデンサ(35,36)並び
に変換回路(3)の直流出力ライン−グランド間の浮遊容
量(43)を介してグランドに接続されたシャーシにサージ
電流が流れるため、第１及び第２の変換回路(3A,3B)内
のＵ相アームの第１及び第２のＩＧＢＴ(4,5)並びに第
１及び第２の逆流防止用ダイオード(10,11)にはサージ
電圧が直接印加されない。同様に、三相交流電源(1)の
交流入力端子(1B)、フィルタ回路(2)並びに第１及び第
２の変換回路(3A,3B)を接続するＶ相入力ラインとグラ
ンドとの間、又は三相交流電源(1)の交流入力端子(1
C)、フィルタ回路(2)並びに第１及び第２の変換回路(3
A,3B)を接続するＷ相入力ラインとグランドとの間に外
部からのノイズが侵入した場合も前記と同様の経路でサ
ージ電流が流れるため、第１及び第２の変換回路(3A,3
B)内のＶ相アームの第３及び第４のＩＧＢＴ(6,7)並び
に第３及び第４の逆流防止用ダイオード(12,13)、又は
Ｗ相アームの第５及び第６のＩＧＢＴ(8,9)並びに第５
及び第６の逆流防止用ダイオード(14,15)にはサージ電
圧が直接印加されない。したがって、外来ノイズによる
第１及び第２の変換回路(3A,3B)内の第１〜第６のＩＧ
ＢＴ(4〜9)及び第１〜第６の逆流防止用ダイオード(10
〜15)の破壊を防止できる。
変換回路(3A,3B)の何れか一方の第１〜第６のＩＧＢＴ
(4〜9)が全てオフ状態となる期間中に三相交流電源(1)
の交流入力端子(1A)、フィルタ回路(2)並びに第１及び
第２の変換回路(3A,3B)を接続するＵ相入力ラインとグ
ランドとの間に外部からのノイズが侵入すると、交流入
力端子(1A)にサージ電圧が発生する。このサージ電圧
は、第１〜第６のＩＧＢＴ(4〜9)が全てオフ状態の第１
又は第２の変換回路(3A,3B)内のＵ相アームの第１及び
第２のＩＧＢＴ(4,5)及び第１及び第２の逆流防止用ダ
イオード(10,11)に印加しようとするが、交流入力端子
(1A)からフィルタ回路(2)内のフィルタリアクトル(2d)
及びフィルタコンデンサ(2a)、補助コンデンサ(44)、直
流出力端子(40A,40B)間の分圧用コンデンサ(35,36)並び
に変換回路(3)の直流出力ライン−グランド間の浮遊容
量(43)を介してグランドに接続されたシャーシにサージ
電流が流れるため、第１及び第２の変換回路(3A,3B)内
のＵ相アームの第１及び第２のＩＧＢＴ(4,5)並びに第
１及び第２の逆流防止用ダイオード(10,11)にはサージ
電圧が直接印加されない。同様に、三相交流電源(1)の
交流入力端子(1B)、フィルタ回路(2)並びに第１及び第
２の変換回路(3A,3B)を接続するＶ相入力ラインとグラ
ンドとの間、又は三相交流電源(1)の交流入力端子(1
C)、フィルタ回路(2)並びに第１及び第２の変換回路(3
A,3B)を接続するＷ相入力ラインとグランドとの間に外
部からのノイズが侵入した場合も前記と同様の経路でサ
ージ電流が流れるため、第１及び第２の変換回路(3A,3
B)内のＶ相アームの第３及び第４のＩＧＢＴ(6,7)並び
に第３及び第４の逆流防止用ダイオード(12,13)、又は
Ｗ相アームの第５及び第６のＩＧＢＴ(8,9)並びに第５
及び第６の逆流防止用ダイオード(14,15)にはサージ電
圧が直接印加されない。したがって、外来ノイズによる
第１及び第２の変換回路(3A,3B)内の第１〜第６のＩＧ
ＢＴ(4〜9)及び第１〜第６の逆流防止用ダイオード(10
〜15)の破壊を防止できる。
【００２１】また、動作の際に、第１の変換回路(3A)の
正側出力ライン及び負側出力ラインにそれぞれ５.５
[A]、４.５[A]の電流が流れ、第２の変換回路(3B)の正
側出力ライン及び負側出力ラインにそれぞれ４.５[A]、
５.５[A]の電流が流れ、第１又は第２の変換回路(3A,3
B)内の第１〜第６のＩＧＢＴ(4〜9)がオフ状態になる
と、第１の変換回路(3A)側の負側直流リアクトル(34A)
には４.５[A]の電流が流れようとし、正側直流リアクト
ル(17A)には５.５[A]の電流が流れようとするために、
その差分の電流ΔＩ1が正側直流リアクトル(17A)、分圧
用コンデンサ(35)、電圧平衡用ダイオード(37A)の経路
で流れ、分圧用コンデンサ(35)が充電される。同様に、
第２の変換回路(3B)側の正側直流リアクトル(17B)に４.
５[A]の電流が流れようとし、負側直流リアクトル(34B)
に５.５[A]の電流が流れようとするために、その差分の
電流ΔＩ2が負側直流リアクトル(34B)、電圧平衡用ダイ
オード(38B)、分圧用コンデンサ(36)の経路で流れ、分
圧用コンデンサ(36)が充電される。その結果、分圧用コ
ンデンサ(35,36)が略均等な電圧レベルに充電され、正
側及び負側直流リアクトル(17A,34A,17B,34B)に均等な
レベルの電流が流れるので、第１及び第２の変換回路(3
A,3B)内の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６
の逆流防止用ダイオード(10〜15)に均衡した電圧が印加
される。したがって、出力電圧の不均衡により発生する
不均等な電圧による第１及び第２の変換回路(3A,3B)内
の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防
止用ダイオード(10〜15)の破壊を防止できる。
正側出力ライン及び負側出力ラインにそれぞれ５.５
[A]、４.５[A]の電流が流れ、第２の変換回路(3B)の正
側出力ライン及び負側出力ラインにそれぞれ４.５[A]、
５.５[A]の電流が流れ、第１又は第２の変換回路(3A,3
B)内の第１〜第６のＩＧＢＴ(4〜9)がオフ状態になる
と、第１の変換回路(3A)側の負側直流リアクトル(34A)
には４.５[A]の電流が流れようとし、正側直流リアクト
ル(17A)には５.５[A]の電流が流れようとするために、
その差分の電流ΔＩ1が正側直流リアクトル(17A)、分圧
用コンデンサ(35)、電圧平衡用ダイオード(37A)の経路
で流れ、分圧用コンデンサ(35)が充電される。同様に、
第２の変換回路(3B)側の正側直流リアクトル(17B)に４.
５[A]の電流が流れようとし、負側直流リアクトル(34B)
に５.５[A]の電流が流れようとするために、その差分の
電流ΔＩ2が負側直流リアクトル(34B)、電圧平衡用ダイ
オード(38B)、分圧用コンデンサ(36)の経路で流れ、分
圧用コンデンサ(36)が充電される。その結果、分圧用コ
ンデンサ(35,36)が略均等な電圧レベルに充電され、正
側及び負側直流リアクトル(17A,34A,17B,34B)に均等な
レベルの電流が流れるので、第１及び第２の変換回路(3
A,3B)内の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６
の逆流防止用ダイオード(10〜15)に均衡した電圧が印加
される。したがって、出力電圧の不均衡により発生する
不均等な電圧による第１及び第２の変換回路(3A,3B)内
の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防
止用ダイオード(10〜15)の破壊を防止できる。
【００２２】上記のように、図２に示す実施の形態で
は、外部からのノイズにより三相交流電源(1)の交流入
力端子(1A,1B,1C)にサージ電圧が発生すると、フィルタ
回路(2)内のフィルタリアクトル(2d,2e,2f)及びフィル
タコンデンサ(2a,2b,2c)、補助コンデンサ(44)並びに直
流出力端子(40A,40B)間の分圧用コンデンサ(35,36)にサ
ージ電流がバイパスされ、サージ電圧が第１及び第２の
変換回路(3A,3B)に直接的に印加されないため、図１に
示す実施の形態の場合と同様に外来ノイズによる第１及
び第２の変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4
〜9)及び第１〜第６の逆流防止用ダイオード(10〜15)の
破壊を防止できる。また、第１又は第２の変換回路(3A,
3B)内の第１〜第６のＩＧＢＴ(4〜9)がオフ状態に切り
替わると、直流リアクトル(17A又は17B,34A又は34B)内
に蓄積されたエネルギの差分に相当する電流ΔＩ1，Δ
Ｉ2が直流リアクトル(17A又は34A,17B又は34B)、分圧用
コンデンサ(35又は36)及び電圧平衡用ダイオード(37A,3
8A,37B,38B)により構成される直流回路に流れ、分圧用
コンデンサ(35又は36)が充電される。これにより、分圧
用コンデンサ(35,36)が略均等な電圧レベルに充電さ
れ、直流リアクトル(17A,34A,17B,34B)に均等な電流が
流れると共に第１及び第２の変換回路(3A,3B)内の第１
〜第６のＩＧＢＴ(4〜9)に均等なレベルの電圧が印加さ
れるので、出力電流の不平衡により発生する不均等な電
圧による第１及び第２の変換回路(3A,3B)内の第１〜第
６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防止用ダイオ
ード(10〜15)の破壊を防止できる利点がある。
は、外部からのノイズにより三相交流電源(1)の交流入
力端子(1A,1B,1C)にサージ電圧が発生すると、フィルタ
回路(2)内のフィルタリアクトル(2d,2e,2f)及びフィル
タコンデンサ(2a,2b,2c)、補助コンデンサ(44)並びに直
流出力端子(40A,40B)間の分圧用コンデンサ(35,36)にサ
ージ電流がバイパスされ、サージ電圧が第１及び第２の
変換回路(3A,3B)に直接的に印加されないため、図１に
示す実施の形態の場合と同様に外来ノイズによる第１及
び第２の変換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4
〜9)及び第１〜第６の逆流防止用ダイオード(10〜15)の
破壊を防止できる。また、第１又は第２の変換回路(3A,
3B)内の第１〜第６のＩＧＢＴ(4〜9)がオフ状態に切り
替わると、直流リアクトル(17A又は17B,34A又は34B)内
に蓄積されたエネルギの差分に相当する電流ΔＩ1，Δ
Ｉ2が直流リアクトル(17A又は34A,17B又は34B)、分圧用
コンデンサ(35又は36)及び電圧平衡用ダイオード(37A,3
8A,37B,38B)により構成される直流回路に流れ、分圧用
コンデンサ(35又は36)が充電される。これにより、分圧
用コンデンサ(35,36)が略均等な電圧レベルに充電さ
れ、直流リアクトル(17A,34A,17B,34B)に均等な電流が
流れると共に第１及び第２の変換回路(3A,3B)内の第１
〜第６のＩＧＢＴ(4〜9)に均等なレベルの電圧が印加さ
れるので、出力電流の不平衡により発生する不均等な電
圧による第１及び第２の変換回路(3A,3B)内の第１〜第
６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防止用ダイオ
ード(10〜15)の破壊を防止できる利点がある。
【００２３】図３は、正側直流リアクトル(17A,17B)間
に正側電流均衡用リアクトル(41)を接続して正側電流均
衡用リアクトル(41)の中間タップと正側の直流出力端子
(40A)とを接続すると共に、負側直流リアクトル(34A,34
B)間に負側電流均衡用リアクトル(42)を接続して負側電
流均衡用リアクトル(42)の中間タップと負側の直流出力
端子(40B)とを接続した図２に示すＡＣ−ＤＣコンバー
タの変更実施の形態を示す。図３に示すＡＣ−ＤＣコン
バータの動作の際に、第１の変換回路(3A)の正側出力ラ
イン及び負側出力ラインにそれぞれ５.５[A]、４.５[A]
の電流が流れ、第２の変換回路(3B)の正側出力ライン及
び負側出力ラインにそれぞれ４.５[A]、５.５[A]の電流
が流れるとすると、第１の変換回路(3A)側の正側出力ラ
インと第２の変換回路(3B)側の正側出力ラインとに流れ
る電流のレベルには１.０[A]の差が生じる。このレベル
差に基づく電流が正側電流均衡用リアクトル(41)に流れ
ることによって、第１の変換回路(3A)側の正側出力ライ
ンの電流は減少するように働き、第２の変換回路(3B)側
の正側出力ラインの電流は増加するように働くため、双
方の正側出力ラインにはバランスの取れた均等の電流が
流れる。負側電流均衡用リアクトル(42)でも前記と同様
な作用が生じ、それぞれの負側出力ラインでもバランス
の取れた均等の電流が流れる。また、第１又は第２の変
換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4〜9)のオフ
時には、図２に示す実施の形態と同様に、正側直流リア
クトル(17A)、電流均衡用リアクトル(41)、分圧用コン
デンサ(35)、電圧平衡用ダイオード(37A)の経路で電流
ΔＩ1が流れ、分圧用コンデンサ(35)が充電される。ま
た、第２の変換回路(3B)側でも前記と同様な作用が生
じ、負側直流リアクトル(34B)、電圧平衡用ダイオード
(38B)、分圧用コンデンサ(36)、電流均衡用リアクトル
(42)の経路で電流ΔＩ2が流れ、分圧用コンデンサ(36)
が充電される。この結果、第１及び第２の変換回路(3A,
3B)内の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６の
逆流防止用ダイオード(10〜15)にバランスの取れた電圧
が印加され、第１及び第２の変換回路(3A,3B)内の第１
〜第６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防止用ダ
イオード(10〜15)の破壊を防止できる。したがって、図
３に示す実施の形態でも図２に示す実施の形態と略同様
の作用効果が得られる。
に正側電流均衡用リアクトル(41)を接続して正側電流均
衡用リアクトル(41)の中間タップと正側の直流出力端子
(40A)とを接続すると共に、負側直流リアクトル(34A,34
B)間に負側電流均衡用リアクトル(42)を接続して負側電
流均衡用リアクトル(42)の中間タップと負側の直流出力
端子(40B)とを接続した図２に示すＡＣ−ＤＣコンバー
タの変更実施の形態を示す。図３に示すＡＣ−ＤＣコン
バータの動作の際に、第１の変換回路(3A)の正側出力ラ
イン及び負側出力ラインにそれぞれ５.５[A]、４.５[A]
の電流が流れ、第２の変換回路(3B)の正側出力ライン及
び負側出力ラインにそれぞれ４.５[A]、５.５[A]の電流
が流れるとすると、第１の変換回路(3A)側の正側出力ラ
インと第２の変換回路(3B)側の正側出力ラインとに流れ
る電流のレベルには１.０[A]の差が生じる。このレベル
差に基づく電流が正側電流均衡用リアクトル(41)に流れ
ることによって、第１の変換回路(3A)側の正側出力ライ
ンの電流は減少するように働き、第２の変換回路(3B)側
の正側出力ラインの電流は増加するように働くため、双
方の正側出力ラインにはバランスの取れた均等の電流が
流れる。負側電流均衡用リアクトル(42)でも前記と同様
な作用が生じ、それぞれの負側出力ラインでもバランス
の取れた均等の電流が流れる。また、第１又は第２の変
換回路(3A,3B)内の第１〜第６のＩＧＢＴ(4〜9)のオフ
時には、図２に示す実施の形態と同様に、正側直流リア
クトル(17A)、電流均衡用リアクトル(41)、分圧用コン
デンサ(35)、電圧平衡用ダイオード(37A)の経路で電流
ΔＩ1が流れ、分圧用コンデンサ(35)が充電される。ま
た、第２の変換回路(3B)側でも前記と同様な作用が生
じ、負側直流リアクトル(34B)、電圧平衡用ダイオード
(38B)、分圧用コンデンサ(36)、電流均衡用リアクトル
(42)の経路で電流ΔＩ2が流れ、分圧用コンデンサ(36)
が充電される。この結果、第１及び第２の変換回路(3A,
3B)内の第１〜第６のＩＧＢＴ(4〜9)及び第１〜第６の
逆流防止用ダイオード(10〜15)にバランスの取れた電圧
が印加され、第１及び第２の変換回路(3A,3B)内の第１
〜第６のＩＧＢＴ(4〜9)及び第１〜第６の逆流防止用ダ
イオード(10〜15)の破壊を防止できる。したがって、図
３に示す実施の形態でも図２に示す実施の形態と略同様
の作用効果が得られる。
【００２４】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では変換回路(3)を構成するスイッチ
ング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を使用した形態を示したが、ＭＯＳ-ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）、Ｊ-ＦＥＴ（接合
型電界効果トランジスタ）、接合型バイポーラトランジ
スタ又はサイリスタ等の他のスイッチング素子を使用し
てもよい。また、図１に示す実施の形態の補助コンデン
サ(44)は場合に応じて省略することも可能である。同様
に、上記の各実施の形態の平滑コンデンサ(18)を分圧用
コンデンサ(35,36)で兼用して省略してもよい。また、
図２及び図３に示す実施の形態ではフィルタ回路(2)と
平滑コンデンサ(18)との間に変換回路(3)及び還流用ダ
イオード(16)及び直流リアクトル(17)を２段並列に接続
した形態を示したが、２段以上並列に接続することも可
能である。この場合、各段の変換回路(3)のスイッチン
グ位相をそれぞれ変換回路(3)の１スイッチング周期に
対して変換回路(3)の段数の逆数倍に対応する角度、即
ちπ/ｎ[rad]（ｎ：変換回路(3)の段数）ずつずらして
オン・オフ制御すれば、フィルタ回路(2)の出力側にお
けるＵ相、Ｖ相及びＷ相の電流の波高値は変換回路(3)
が１つの場合に比較して１/ｎ倍となると共にスイッチ
ング周波数がｎ倍となる。したがって、フィルタ回路
(2)を構成するフィルタリアクトル(2d,2e,2f)のインダ
クタンス及びフィルタコンデンサ(2a,2b,2c)の静電容量
値は変換回路(3)が１つの場合に比較して約１/ｎ2とな
り、前記実施の形態よりも更に小さくできるので、フィ
ルタ回路(2)を変換回路(3)の段数に応じて更に小型化で
きる利点がある。また、この場合は図２及び図３に示す
実施の形態よりも更に大きな容量のＡＣ−ＤＣコンバー
タを得ることができる。更に、三相交流用のＡＣ−ＤＣ
コンバータに限らず、単相交流用又は三相以上の多相交
流用のＡＣ−ＤＣコンバータにも本発明を適用できるこ
とは容易に理解できよう。
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では変換回路(3)を構成するスイッチ
ング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を使用した形態を示したが、ＭＯＳ-ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）、Ｊ-ＦＥＴ（接合
型電界効果トランジスタ）、接合型バイポーラトランジ
スタ又はサイリスタ等の他のスイッチング素子を使用し
てもよい。また、図１に示す実施の形態の補助コンデン
サ(44)は場合に応じて省略することも可能である。同様
に、上記の各実施の形態の平滑コンデンサ(18)を分圧用
コンデンサ(35,36)で兼用して省略してもよい。また、
図２及び図３に示す実施の形態ではフィルタ回路(2)と
平滑コンデンサ(18)との間に変換回路(3)及び還流用ダ
イオード(16)及び直流リアクトル(17)を２段並列に接続
した形態を示したが、２段以上並列に接続することも可
能である。この場合、各段の変換回路(3)のスイッチン
グ位相をそれぞれ変換回路(3)の１スイッチング周期に
対して変換回路(3)の段数の逆数倍に対応する角度、即
ちπ/ｎ[rad]（ｎ：変換回路(3)の段数）ずつずらして
オン・オフ制御すれば、フィルタ回路(2)の出力側にお
けるＵ相、Ｖ相及びＷ相の電流の波高値は変換回路(3)
が１つの場合に比較して１/ｎ倍となると共にスイッチ
ング周波数がｎ倍となる。したがって、フィルタ回路
(2)を構成するフィルタリアクトル(2d,2e,2f)のインダ
クタンス及びフィルタコンデンサ(2a,2b,2c)の静電容量
値は変換回路(3)が１つの場合に比較して約１/ｎ2とな
り、前記実施の形態よりも更に小さくできるので、フィ
ルタ回路(2)を変換回路(3)の段数に応じて更に小型化で
きる利点がある。また、この場合は図２及び図３に示す
実施の形態よりも更に大きな容量のＡＣ−ＤＣコンバー
タを得ることができる。更に、三相交流用のＡＣ−ＤＣ
コンバータに限らず、単相交流用又は三相以上の多相交
流用のＡＣ−ＤＣコンバータにも本発明を適用できるこ
とは容易に理解できよう。
【００２５】
【発明の効果】本発明によれば、外部からのノイズによ
り発生するサージ電流がフィルタ回路内のフィルタコン
デンサ及び直流出力端子間の分圧用コンデンサを介して
グランドにバイパスされ、サージ電圧が変換回路に直接
的に印加されないため、外来ノイズによる変換回路内の
スイッチング素子の破壊を防止してＡＣ−ＤＣコンバー
タの信頼性を向上することが可能となる。
り発生するサージ電流がフィルタ回路内のフィルタコン
デンサ及び直流出力端子間の分圧用コンデンサを介して
グランドにバイパスされ、サージ電圧が変換回路に直接
的に印加されないため、外来ノイズによる変換回路内の
スイッチング素子の破壊を防止してＡＣ−ＤＣコンバー
タの信頼性を向上することが可能となる。
【図１】 本発明によるＡＣ−ＤＣコンバータの一実施
の形態を示す電気回路図
の形態を示す電気回路図
【図２】 本発明による他の実施の形態を示す電気回路
図
図
【図３】 図２の変更実施の形態を示す電気回路図
【図４】 従来のＡＣ−ＤＣコンバータを示す電気回路
図
図
【図５】 図４の制御回路の内部構成を示す回路ブロッ
ク図
ク図
【図６】 図４のＡＣ−ＤＣコンバータの主要各部の電
流を示す波形図
流を示す波形図
【図７】 図５の制御回路の各部の信号を示すタイムチ
ャート
ャート
(1)・・交流電源、 (1A,1B,1C)・・交流入力端子、
(2)・・フィルタ回路、(2a,2b,2c)・・フィルタコンデ
ンサ、 (2d,2e,2f)・・フィルタリアクトル、(3)・・
変換回路、 (3A)・・第１の変換回路、 (3B)・・第２
の変換回路、(4〜9)・・第１〜第６のＩＧＢＴ（スイッ
チング素子）、 (10〜15)・・第１〜第６の逆流防止用
ダイオード（逆流防止用整流素子）、 (16A)・・第１
の還流用ダイオード（還流用整流素子）、 (16B)・・
第２の還流用ダイオード（還流用整流素子）、 (17A,1
7B)・・正側直流リアクトル、 (18)・・平滑コンデン
サ、 (19)・・電流検出器、 (20)・・相電圧検出用ト
ランス、 (21)・・制御回路、 (22)・・基準電源、
(23)・・第１の誤差増幅器、 (24)・・第２の誤差増幅
器、 (25)・・相電流基準信号発生回路、 (26)・・三
角波発振回路、(27,28,29)・・ＰＷＭコンパレータ、
(30)・・線電流パルス変換回路、 (31)・・制御信号出
力回路、 (32)・・負荷、 (34A,34B)・・負側直流リ
アクトル、 (35,36)・・分圧用コンデンサ、 (37A,37
B,38A,38B)・・電圧平衡用ダイオード（電圧平衡用整流
素子）、 (40A,40B)・・直流出力端子、 (41)・・正
側電流均衡用リアクトル、 (42)・・負側電流均衡用リ
アクトル、 (43)・・浮遊容量、 (44)・・補助コンデ
ンサ
(2)・・フィルタ回路、(2a,2b,2c)・・フィルタコンデ
ンサ、 (2d,2e,2f)・・フィルタリアクトル、(3)・・
変換回路、 (3A)・・第１の変換回路、 (3B)・・第２
の変換回路、(4〜9)・・第１〜第６のＩＧＢＴ（スイッ
チング素子）、 (10〜15)・・第１〜第６の逆流防止用
ダイオード（逆流防止用整流素子）、 (16A)・・第１
の還流用ダイオード（還流用整流素子）、 (16B)・・
第２の還流用ダイオード（還流用整流素子）、 (17A,1
7B)・・正側直流リアクトル、 (18)・・平滑コンデン
サ、 (19)・・電流検出器、 (20)・・相電圧検出用ト
ランス、 (21)・・制御回路、 (22)・・基準電源、
(23)・・第１の誤差増幅器、 (24)・・第２の誤差増幅
器、 (25)・・相電流基準信号発生回路、 (26)・・三
角波発振回路、(27,28,29)・・ＰＷＭコンパレータ、
(30)・・線電流パルス変換回路、 (31)・・制御信号出
力回路、 (32)・・負荷、 (34A,34B)・・負側直流リ
アクトル、 (35,36)・・分圧用コンデンサ、 (37A,37
B,38A,38B)・・電圧平衡用ダイオード（電圧平衡用整流
素子）、 (40A,40B)・・直流出力端子、 (41)・・正
側電流均衡用リアクトル、 (42)・・負側電流均衡用リ
アクトル、 (43)・・浮遊容量、 (44)・・補助コンデ
ンサ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 AA01 AA05 CA01 CA07 CA12 CA13 CB01 CB08 CC01 CC04 DA02 DA04 DC02 DC05 5H740 BA11 BA15 BB01 BB05 BB07 BC06 GG05 MM12 NN02 NN18
Claims (6)
- 【請求項１】 交流入力端子に接続されたフィルタ回路
と、該フィルタ回路と直流出力端子との間に接続された
変換回路と、前記直流出力端子間に接続された平滑コン
デンサとを備え、 前記変換回路に設けたスイッチング素子をオン・オフ動
作させることにより、前記交流入力端子から前記フィル
タ回路を介して供給される交流電力を前記変換回路によ
り直流電力に変換して前記直流出力端子から直流出力を
取り出すＡＣ−ＤＣコンバータにおいて、 前記フィルタ回路の各出力ライン間にそれぞれフィルタ
コンデンサを接続し、前記直流出力端子間に少なくとも
２つの分圧用コンデンサを直列に接続し、前記フィルタ
コンデンサの接続中点と前記分圧用コンデンサの接続中
点とを相互に接続したことを特徴とするＡＣ−ＤＣコン
バータ。 - 【請求項２】 前記フィルタコンデンサは前記フィルタ
回路の各出力ラインに星形結線される請求項１に記載の
ＡＣ−ＤＣコンバータ。 - 【請求項３】 前記フィルタコンデンサの接続中点と前
記分圧用コンデンサの接続中点との間に補助コンデンサ
を接続した請求項１又は２に記載のＡＣ−ＤＣコンバー
タ。 - 【請求項４】 前記変換回路は、前記フィルタ回路と前
記直流出力端子との間に並列に接続された複数の変換回
路を備えた請求項１〜３の何れか１項に記載のＡＣ−Ｄ
Ｃコンバータ。 - 【請求項５】 前記変換回路の出力端子間にそれぞれ接
続された還流用整流素子と、前記変換回路の各出力端子
と前記直流出力端子との間に接続された直流リアクトル
と、前記還流用整流素子及び前記直流リアクトルの接続
点と前記分圧用コンデンサの接続中点との間に接続され
た電圧平衡用整流素子とを備え、 前記変換回路の出力端子毎に前記直流リアクトル、前記
分圧用コンデンサ及び前記電圧平衡用整流素子の直流回
路を形成した請求項４に記載のＡＣ−ＤＣコンバータ。 - 【請求項６】 前記変換回路の正側出力端子に各々接続
された正側直流リアクトル間に接続され且つ中間タップ
が正側の直流出力端子に接続された正側電流均衡用リア
クトルと、前記変換回路の負側出力端子に各々接続され
た負側直流リアクトル間に接続され且つ中間タップが負
側の直流出力端子に接続された負側電流均衡用リアクト
ルとを備えた請求項５に記載のＡＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130925A JP4501144B2 (ja) | 2000-04-28 | 2000-04-28 | Ａｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130925A JP4501144B2 (ja) | 2000-04-28 | 2000-04-28 | Ａｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001314081A true JP2001314081A (ja) | 2001-11-09 |
| JP4501144B2 JP4501144B2 (ja) | 2010-07-14 |
Family
ID=18639919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130925A Expired - Fee Related JP4501144B2 (ja) | 2000-04-28 | 2000-04-28 | Ａｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4501144B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004215407A (ja) * | 2002-12-28 | 2004-07-29 | Daikin Ind Ltd | ３相ｐａｍ負荷駆動システム |
| JP2008245470A (ja) * | 2007-03-28 | 2008-10-09 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| WO2009157276A1 (ja) * | 2008-06-27 | 2009-12-30 | ダイキン工業株式会社 | 電力変換装置 |
| US7924586B2 (en) | 2002-07-30 | 2011-04-12 | Daikin Industries, Ltd. | Substrate for AC/AC multiple-phase power converter |
| EP2814164A3 (en) * | 2013-06-12 | 2015-07-15 | ETH Zurich | A multiphase ac power converter and method for controlling a multiphase ac power converter |
| WO2016059942A1 (ja) * | 2014-10-15 | 2016-04-21 | 東レ株式会社 | ３相交流直流変換装置及びそれを用いた光化学反応装置と方法並びにラクタムの製造方法 |
| WO2023137860A1 (zh) * | 2022-01-21 | 2023-07-27 | 薛洛良 | 三相csr高频pwm整流电路的一种接地方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012063573A1 (ja) * | 2010-11-09 | 2012-05-18 | 株式会社安川電機 | フィルタ回路及びそれを備える双方向電力変換装置 |
| CN104253549A (zh) * | 2014-10-11 | 2014-12-31 | 东南大学 | 一种基于lcl滤波的大功率pwm整流器电路拓扑结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218270A (ja) * | 1990-01-22 | 1991-09-25 | Hitachi Ltd | 電力変換装置および無停電電源装置 |
| JPH06165501A (ja) * | 1992-11-25 | 1994-06-10 | Toshiba Corp | 電力変換装置 |
| JPH0984357A (ja) * | 1995-09-19 | 1997-03-28 | Yaskawa Electric Corp | Ｐｗｍインバータ用フィルタ回路 |
| JPH09294381A (ja) * | 1996-04-25 | 1997-11-11 | Hitachi Ltd | 入出力非絶縁型電力変換装置 |
-
2000
- 2000-04-28 JP JP2000130925A patent/JP4501144B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218270A (ja) * | 1990-01-22 | 1991-09-25 | Hitachi Ltd | 電力変換装置および無停電電源装置 |
| JPH06165501A (ja) * | 1992-11-25 | 1994-06-10 | Toshiba Corp | 電力変換装置 |
| JPH0984357A (ja) * | 1995-09-19 | 1997-03-28 | Yaskawa Electric Corp | Ｐｗｍインバータ用フィルタ回路 |
| JPH09294381A (ja) * | 1996-04-25 | 1997-11-11 | Hitachi Ltd | 入出力非絶縁型電力変換装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924586B2 (en) | 2002-07-30 | 2011-04-12 | Daikin Industries, Ltd. | Substrate for AC/AC multiple-phase power converter |
| JP2004215407A (ja) * | 2002-12-28 | 2004-07-29 | Daikin Ind Ltd | ３相ｐａｍ負荷駆動システム |
| JP2008245470A (ja) * | 2007-03-28 | 2008-10-09 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| WO2009157276A1 (ja) * | 2008-06-27 | 2009-12-30 | ダイキン工業株式会社 | 電力変換装置 |
| CN102077451B (zh) * | 2008-06-27 | 2013-09-04 | 大金工业株式会社 | 电力转换装置 |
| US9712076B2 (en) | 2008-06-27 | 2017-07-18 | Daikin Industries, Inc. | Power converter with clamp capacitor on DC power supply line |
| EP2299583B1 (en) * | 2008-06-27 | 2024-05-15 | Daikin Industries, Ltd. | Electric power conversion device |
| EP2814164A3 (en) * | 2013-06-12 | 2015-07-15 | ETH Zurich | A multiphase ac power converter and method for controlling a multiphase ac power converter |
| WO2016059942A1 (ja) * | 2014-10-15 | 2016-04-21 | 東レ株式会社 | ３相交流直流変換装置及びそれを用いた光化学反応装置と方法並びにラクタムの製造方法 |
| WO2023137860A1 (zh) * | 2022-01-21 | 2023-07-27 | 薛洛良 | 三相csr高频pwm整流电路的一种接地方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4501144B2 (ja) | 2010-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3657661B1 (en) | Conversion circuit, control method, and power supply device | |
| US8508957B2 (en) | Power conversion device for converting DC power to AC power | |
| NL2026176B1 (en) | Multi-level bidirectional electrical AC/DC converter | |
| US6072707A (en) | High voltage modular inverter | |
| JP5369922B2 (ja) | ３レベル電力変換装置 | |
| US20090040800A1 (en) | Three phase rectifier and rectification method | |
| US5535085A (en) | Snubber energy recovery circuit for protecting switching devices from voltage and current | |
| JP3324645B2 (ja) | 交流−直流変換装置 | |
| JP2001314081A (ja) | Ａｃ−ｄｃコンバータ | |
| JP2003230276A (ja) | 電力変換装置の制御方法 | |
| KR20110135126A (ko) | 캐스케이드 멀티레벨 고압인버터의 돌입전류 방지장치 | |
| JP4406909B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3367101B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH04334977A (ja) | 電力変換装置 | |
| EP3706304A1 (en) | Current type inverter | |
| JP3367100B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JP3296424B2 (ja) | 電力変換装置 | |
| JP3316858B2 (ja) | 定電圧・定周波数電源装置 | |
| JP3295929B2 (ja) | 直流電源装置 | |
| JP2014054152A (ja) | 電力変換装置及び電力制御装置 | |
| JPH11196576A (ja) | 多相電圧形コンバータ | |
| JP3969021B2 (ja) | 電源装置及びスイッチング電源の制御方法 | |
| JP2996800B2 (ja) | スナバ回生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |