[go: up one dir, main page]

JP2001313295A - Pattern formation method - Google Patents

Pattern formation method

Info

Publication number
JP2001313295A
JP2001313295A JP2000130489A JP2000130489A JP2001313295A JP 2001313295 A JP2001313295 A JP 2001313295A JP 2000130489 A JP2000130489 A JP 2000130489A JP 2000130489 A JP2000130489 A JP 2000130489A JP 2001313295 A JP2001313295 A JP 2001313295A
Authority
JP
Japan
Prior art keywords
film
metal film
pattern
metal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000130489A
Other languages
Japanese (ja)
Other versions
JP4774575B2 (en
Inventor
Tetsushi Matsugami
哲士 松上
Ichiji Kondo
市治 近藤
Takeshi Miyajima
健 宮嶋
Mikimasa Suzuki
幹昌 鈴木
Chikage Noritake
千景 則武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000130489A priority Critical patent/JP4774575B2/en
Publication of JP2001313295A publication Critical patent/JP2001313295A/en
Application granted granted Critical
Publication of JP4774575B2 publication Critical patent/JP4774575B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】剥離が容易で、かつ、低コストに下地用パター
ンの上に金属膜をパターニングすることができるプロセ
スを提供する。 【解決手段】シリコン基板1の上に下地用パターン(ア
ルミ薄膜)3と絶縁膜4が露出した状態で、プラズマ処
理による表面改質を行い(F化し)、下地用パターン3
では金属膜の剥離を発生させず絶縁膜部表面での剥離を
容易にさせる。シリコン基板1の上に、金属膜を成膜
し、その金属膜の上に、金属膜と下地との界面にかかる
応力を調整するための応力調整膜を形成し、その後に、
下地用パターン3の上の金属膜を残し絶縁膜4の上の金
属膜を剥離する。
(57) [Problem] To provide a process capable of easily peeling and patterning a metal film on a base pattern at low cost. In a state where a base pattern (aluminum thin film) 3 and an insulating film 4 are exposed on a silicon substrate 1, surface modification is performed by plasma processing (F conversion), and the base pattern 3 is formed.
In this case, the separation on the surface of the insulating film portion is facilitated without causing the separation of the metal film. A metal film is formed on the silicon substrate 1, and a stress adjustment film for adjusting stress applied to the interface between the metal film and the base is formed on the metal film.
The metal film on the insulating film 4 is removed while leaving the metal film on the base pattern 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はパターン形成方法
に係り、詳しくは、基板上での所望の領域に金属膜をパ
ターニングする技術に関するものである。
The present invention relates to a pattern forming method, and more particularly, to a technique for patterning a metal film on a desired region on a substrate.

【0002】[0002]

【従来の技術】半導体デバイスの金属電極形成方法とし
て、ホトリソグラフィーを用いたパターン形成方法がよ
く知られており、これにより、所望の領域に電極を形成
することができる。また、この他の手法としてフリップ
チップ工程Cuバンプ用のアンダーバンプメタル(以
下、UBM膜という)の形成の際に、保護膜と下地電極
との密着性の差を利用して粘着シートによりUBM膜を
選択的にテープで除去する手法も提案されている(特開
平10−64912号公報)。
2. Description of the Related Art As a method of forming a metal electrode of a semiconductor device, a pattern forming method using photolithography is well known, and an electrode can be formed in a desired region. Further, as another method, when forming an under bump metal (hereinafter, referred to as a UBM film) for a Cu bump in a flip chip process, a UBM film is formed by an adhesive sheet by utilizing a difference in adhesion between a protective film and a base electrode. Has also been proposed (Japanese Patent Laid-Open No. 10-64912).

【0003】[0003]

【発明が解決しようとする課題】ところが、前述のホト
リソグラフィーを用いたパターン形成方法においては、
ホトリソおよびエッチング工程での設備やプロセスコス
トが非常に高いという問題がある。また、UBM膜を選
択的に粘着シートで除去する方法に関しては、還元性の
高い金属(付着力の強い金属)には適用が困難であるこ
とや、更に安定して剥離を行いたいという要求がある。
However, in the above-described pattern forming method using photolithography,
There is a problem that equipment and process costs in the photolithography and etching steps are very high. In addition, regarding the method of selectively removing the UBM film with a pressure-sensitive adhesive sheet, it is difficult to apply the method to a highly reducing metal (a metal having a strong adhesive force), and there is a demand for more stable peeling. is there.

【0004】そこで、この発明の目的は、剥離が容易
で、かつ、低コストに下地用パターンの上に金属膜をパ
ターニングすることができるプロセスを提供することに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a process capable of easily peeling off and patterning a metal film on a base pattern at low cost.

【0005】[0005]

【課題を解決するための手段】請求項1に記載のパター
ン形成方法によれば、基板の上において下地用パターン
と絶縁膜が露出した状態から、当該基板の上に金属膜が
成膜される。このとき、下地用パターンと金属膜との間
の密着力、および、絶縁膜と金属膜との間の密着力が強
く、下地用パターンから金属膜を、また、絶縁膜から金
属膜を剥離することができない状態になっている。これ
に対し、下地用パターンでは金属膜の剥離を発生させず
絶縁膜部表面での剥離を容易にさせる工程を付加するこ
とにより、絶縁膜と金属膜との間の密着力が剥離可能な
範囲まで低下する。そして、下地用パターンの上の金属
膜を残し絶縁膜の上の金属膜が剥離される。
According to the pattern forming method of the present invention, a metal film is formed on a substrate from a state where a base pattern and an insulating film are exposed on the substrate. . At this time, the adhesion between the underlying pattern and the metal film, and the adhesion between the insulating film and the metal film are strong, and the metal film is peeled from the underlying pattern and the metal film from the insulating film. You are in a state where you cannot do it. On the other hand, in the base pattern, by adding a step of facilitating separation on the surface of the insulating film without causing separation of the metal film, a range in which the adhesion between the insulating film and the metal film can be separated. Down to Then, the metal film on the insulating film is peeled off, leaving the metal film on the base pattern.

【0006】その結果、従来のホトリソグラフィーを用
いた方法のようなホトリソおよびエッチング工程での設
備やプロセスコストが非常に高くなることが回避される
とともに、従来のUBM膜を選択的に粘着シートで除去
する方法に比べ更に安定して剥離することができるよう
になる。このようにして、剥離が容易で、かつ、低コス
トに、下地用パターンの上に金属膜をパターニングする
ことができることとなる。
[0006] As a result, it is possible to avoid extremely high equipment and process costs in the photolithography and etching steps as in the conventional method using photolithography, and to selectively convert the conventional UBM film using an adhesive sheet. Peeling can be performed more stably than the removing method. In this way, the metal film can be patterned on the underlayer pattern easily and at low cost.

【0007】付加する工程(絶縁膜部表面での剥離を容
易にさせる工程)として、請求項2に記載のように、基
板の上に下地用パターンと絶縁膜が露出した状態での表
面改質工程や、請求項8に記載のように、基板の上に下
地用パターンと絶縁膜が露出した状態で、酸化しにくい
金属膜を成膜する工程や、請求項12に記載のように、
基板の上に下地用パターンと絶縁膜が露出した状態から
絶縁膜上にシリコン酸化膜を成膜する工程を用いるとよ
い。なお、全応力とは、膜厚と内部応力との乗算値(全
応力=膜厚×内部応力)である。
As an additional step (a step of facilitating separation at the surface of the insulating film portion), the surface is modified in a state where the underlying pattern and the insulating film are exposed on the substrate, as described in claim 2. And a step of forming a metal film that is hardly oxidized in a state where the base pattern and the insulating film are exposed on the substrate, as described in claim 8, as described in claim 12,
A step of forming a silicon oxide film on the insulating film from a state where the base pattern and the insulating film are exposed on the substrate may be used. The total stress is a value obtained by multiplying the film thickness by the internal stress (total stress = film thickness × internal stress).

【0008】さらに、請求項5,10,13によれば、
請求項1に記載の発明の作用に加え、金属膜の上に、当
該金属膜と下地の界面にかかる応力を調整するための応
力調整膜が形成され、この応力調整膜により、絶縁膜と
金属膜との間の密着力が剥離可能な範囲まで低下する。
そして、下地用パターンの上の金属膜を残し絶縁膜の上
の金属膜が剥離される。これにより、請求項1に記載の
発明の効果がより発揮される。
Further, according to claims 5, 10, and 13,
In addition to the function of the invention according to claim 1, a stress adjusting film for adjusting stress applied to an interface between the metal film and the base is formed on the metal film, and the stress adjusting film forms an insulating film and a metal. The adhesion between the film and the film is reduced to a range where the film can be peeled off.
Then, the metal film on the insulating film is peeled off, leaving the metal film on the base pattern. Thereby, the effect of the invention described in claim 1 is further exhibited.

【0009】[0009]

【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した第1の実施の形態を図面に従って説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to the drawings.

【0010】図1,2には、本実施形態における回路パ
ターンの形成工程を示す。本実施形態においては、一般
にパワー素子と呼ばれる半導体デバイスを用いた回路で
のパターン形成に適用している。
FIGS. 1 and 2 show a process of forming a circuit pattern in the present embodiment. In the present embodiment, the present invention is applied to pattern formation in a circuit using a semiconductor device generally called a power element.

【0011】まず、図1(a)に示すように、半導体基
板であるシリコン基板1を用意する。そして、ウェハ状
態のシリコン基板1に対し一般的な半導体デバイス製造
技術を用いてトランジスタ素子(図示略)を形成する。
さらに、シリコン基板1の上にCVD法などにより絶縁
膜2を形成する。この絶縁膜2はBPSG(BoronPho
shorus Silicate Glass)膜やPSG(Phoshorus
Silicate Glass)膜などから成る。さらに、この絶縁
膜2に対しシリコン基板内部(バルク部分)と導通を得
るためにフォトリソグラフィー手法により開口部2aを
形成する。引き続き、開口部2aを含めた絶縁膜2の上
部に、スパッタリング法や蒸着法を用いてアルミ薄膜3
を形成する。その後、フォトリソグラフィー手法によ
り、このアルミ薄膜3の不要部分を除去する。このよう
にして残されたアルミ薄膜3は、トランジスタ等の素子
の電極部や配線部を構成する回路パターンの下地となる
(アルミ薄膜3が下地用パターンとなる)。
First, as shown in FIG. 1A, a silicon substrate 1 as a semiconductor substrate is prepared. Then, a transistor element (not shown) is formed on the silicon substrate 1 in a wafer state by using a general semiconductor device manufacturing technique.
Further, an insulating film 2 is formed on the silicon substrate 1 by a CVD method or the like. This insulating film 2 is made of BPSG (BoronPho
shorus Silicate Glass) film and PSG (Phoshorus)
(Silicate Glass) film. Further, an opening 2a is formed in the insulating film 2 by photolithography in order to obtain conduction with the inside of the silicon substrate (bulk portion). Then, an aluminum thin film 3 is formed on the insulating film 2 including the opening 2a by using a sputtering method or a vapor deposition method.
To form Thereafter, unnecessary portions of the aluminum thin film 3 are removed by a photolithography technique. The aluminum thin film 3 thus left becomes a base of a circuit pattern constituting an electrode portion and a wiring portion of an element such as a transistor (the aluminum thin film 3 becomes a base pattern).

【0012】さらに、熱処理を行って、シリコン基板1
とアルミ薄膜3とを良好な導通を得られるようにする。
なお、シリコン基板1と下地用パターン(アルミ薄膜)
3との間に、基板1とアルミ薄膜3の相互作用によるア
ロイスパイクを防止する目的で、バリアメタルと呼ばれ
る金属層を形成してもよい。
Further, a heat treatment is performed to
And the aluminum thin film 3 to obtain good conduction.
In addition, the silicon substrate 1 and the underlying pattern (aluminum thin film)
In order to prevent alloy spikes due to the interaction between the substrate 1 and the aluminum thin film 3, a metal layer called a barrier metal may be formed between the substrate 3 and the aluminum thin film 3.

【0013】その後、図1(b)に示すように、塗布な
どにより保護膜4を形成する。この保護膜4は、ポリイ
ミド膜などから成る。さらに、この保護膜4に対し、ア
ルミ薄膜3と導通を得るためにフォトリソグラフィー手
法により開口部4aを形成する。
Thereafter, as shown in FIG. 1B, a protective film 4 is formed by coating or the like. This protective film 4 is made of a polyimide film or the like. Further, an opening 4a is formed in the protective film 4 by photolithography in order to obtain conduction with the aluminum thin film 3.

【0014】このようにして、シリコン基板1の上にお
いて、下地用パターン(アルミ薄膜)3と保護膜(絶縁
膜)4が露出した状態となる。引き続き、シリコン基板
1上に下地用パターン3と保護膜4が露出した状態での
表面改質工程に移行する。詳しくは、図1(c)に示す
ように、ウェハ状態のシリコン基板1の上に、更にCF
4 と酸素(O2 )の混合ガスを用いたプラズマ処理によ
り保護膜4および下地用パターン(アルミ薄膜)3の最
表面をフッ素化(F化)する。なお、プラズマ処理ガス
はCF4 ではなく、CHF3 など他のCF系ガスであっ
てもよい。この表面改質処理を行う装置の概略的な構成
を図3に示す。
In this way, the underlying pattern (aluminum thin film) 3 and the protective film (insulating film) 4 are exposed on the silicon substrate 1. Subsequently, the process proceeds to a surface modification step in a state where the underlying pattern 3 and the protective film 4 are exposed on the silicon substrate 1. Specifically, as shown in FIG. 1 (c), CF is further placed on the silicon substrate 1 in a wafer state.
The outermost surfaces of the protective film 4 and the underlying pattern (aluminum thin film) 3 are fluorinated (fluorinated) by a plasma treatment using a mixed gas of 4 and oxygen (O2). The plasma processing gas is not CF4 but may be another CF-based gas such as CHF3. FIG. 3 shows a schematic configuration of an apparatus for performing this surface modification treatment.

【0015】図3において、表面改質処理が行われる反
応室(チャンバー)9は、ガスが導入される導入口9a
が設けられると共に、排気減圧用のターボポンプ10を
介して排出口9bが設けられている。反応室9の内部の
上下の各面には高周波電圧を印加するための電極板11
a,11bが配置されている。これらの電極板11a,
11b間には高周波電源12から高周波出力が印加され
るようになっている。表面改質を行う半導体基板として
のシリコンウェハ13は下側の電極11b上に載置され
るようになっている。また、反応室9の外周部にはマグ
ネット14が配置され、反応室9内に磁界を作用させて
プラズマを生成させるようになっている。
In FIG. 3, a reaction chamber (chamber) 9 in which a surface modification treatment is performed has an inlet 9a through which gas is introduced.
Is provided, and an exhaust port 9b is provided via a turbo pump 10 for exhaust pressure reduction. Electrode plates 11 for applying a high-frequency voltage to upper and lower surfaces inside the reaction chamber 9.
a and 11b are arranged. These electrode plates 11a,
A high-frequency output is applied from a high-frequency power supply 12 between 11b. A silicon wafer 13 as a semiconductor substrate to be surface-modified is placed on the lower electrode 11b. Further, a magnet 14 is arranged on the outer peripheral portion of the reaction chamber 9 so that a magnetic field acts on the inside of the reaction chamber 9 to generate plasma.

【0016】上記の表面改質装置において、シリコンウ
ェハ13が反応室9内の電極11b上に載置された状態
で起動させると、反応室9内はターボポンプ10により
排気され、真空に引かれた状態でガスが導入口9aから
所定量だけ導入される。そして、高周波電源12により
高周波出力を電極11a,11b間に印加させるととも
にマグネット14により磁界を発生させる。この状態
で、反応室9内にプラズマが発生し、このプラズマによ
ってシリコンウェハ13の表面改質が行われる。
In the above-described surface reforming apparatus, when the silicon wafer 13 is started with the silicon wafer 13 mounted on the electrode 11b in the reaction chamber 9, the inside of the reaction chamber 9 is evacuated by the turbo pump 10 and evacuated. In this state, a predetermined amount of gas is introduced from the inlet 9a. Then, a high-frequency output is applied between the electrodes 11 a and 11 b by the high-frequency power supply 12, and a magnetic field is generated by the magnet 14. In this state, plasma is generated in the reaction chamber 9, and the surface of the silicon wafer 13 is modified by the plasma.

【0017】この場合、表面改質処理はCF系のガス、
あるいは、CF系のガスと酸素などの混合ガスを用いる
と、図1(c)に示したように、下地用パターン(アル
ミ薄膜)3および保護膜4の最表面がフッ素化(F化)
される。この表面改質により、以降の工程において保護
膜4と後記する金属膜(図2(a)の符号5で示す部
材)との間の密着力を剥離可能な範囲まで低下させて金
属膜5を保護膜4から容易に剥離させることができるよ
うになる。
In this case, the surface modification treatment is performed by using a CF-based gas,
Alternatively, when a mixed gas such as a CF-based gas and oxygen is used, the outermost surfaces of the underlying pattern (aluminum thin film) 3 and the protective film 4 are fluorinated (fluorinated) as shown in FIG.
Is done. By this surface modification, the adhesion between the protective film 4 and a metal film (member indicated by reference numeral 5 in FIG. 2A) is reduced to a range where the metal film 5 can be peeled off in the subsequent steps. It can be easily separated from the protective film 4.

【0018】回路パターンの形成工程の説明に戻り、引
き続き、図2(a)に示すように、ウェハ状態のシリコ
ン基板1の上に、更に金属膜5,6,7を順に成膜す
る。この金属膜5,6,7を拡大したものを図4に示
す。
Returning to the description of the circuit pattern forming process, successively, as shown in FIG. 2A, metal films 5, 6, and 7 are sequentially formed on the silicon substrate 1 in a wafer state. FIG. 4 shows an enlarged view of the metal films 5, 6, and 7.

【0019】図4において、第1の層である金属膜5
は、下地用パターン(アルミ薄膜)3と良好な接合を形
成するための膜であり、具体的には、チタン薄膜を用い
ている。なお、チタン薄膜の代わりに、前述の目的を達
成する他の金属膜、例えばバナジウム、クロム、コバル
ト、ジルコニウム、アルミニウム、タンタル、タングス
テンまたは、これらの金属の窒化物やこれらの金属を主
成分とする合金などを用いてもよい。また、下地用パタ
ーン(アルミ薄膜)3上には、通常、酸化膜が形成され
るため、一般的にアルミ薄膜上に他の金属膜を成膜する
場合、前述の酸化膜を取り除く工程が必要となる。しか
し、本実施形態のように第一層目の金属膜としてチタン
薄膜を用いた場合、チタンが前述の酸化膜を還元し、自
らを酸化することで、良好な界面を形成でき、そのた
め、酸化膜除去工程は不要とすることができる。即ち、
下地用パターン3と接する金属膜5は還元性の高い金属
薄膜とすることにより、酸化膜除去工程を不要にするこ
とができる。
In FIG. 4, a metal film 5 as a first layer
Is a film for forming a good bond with the base pattern (aluminum thin film) 3, and specifically, a titanium thin film is used. Instead of the titanium thin film, another metal film that achieves the above-mentioned object, for example, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, or a nitride of these metals or these metals as a main component An alloy or the like may be used. In addition, since an oxide film is usually formed on the underlying pattern (aluminum thin film) 3, when forming another metal film on the aluminum thin film, the above-described step of removing the oxide film is generally required. Becomes However, when a titanium thin film is used as the first metal film as in the present embodiment, titanium reduces the above-mentioned oxide film and oxidizes itself, whereby a good interface can be formed. The film removing step can be omitted. That is,
By forming the metal film 5 in contact with the base pattern 3 as a metal film having a high reducibility, the oxide film removing step can be omitted.

【0020】図4において、第2の層である金属膜6
は、金属膜5と下地の基板1(保護膜4)との界面にか
かる応力を調整するための膜(応力調整膜)であり、具
体的にはニッケル薄膜を用いている。なお、ニッケル薄
膜の代わりに、前述の目的を達成する他の金属膜、例え
ば、銅、パラジウム、または、これらの金属を主成分と
する合金などを用いてもよい。この金属膜6により、以
降の工程において保護膜4と金属膜5との間の密着力を
剥離可能な範囲まで低下させて金属膜5を保護膜4から
容易に剥離させることができるようになる。ここで、金
属膜5と、金属膜(応力調整膜)6の積層膜は全応力
(Total Stress )、つまり、膜厚と内部応力を乗算
したもの(全応力=膜厚×内部応力)が30N/m以上
である。
In FIG. 4, a metal film 6 as a second layer is formed.
Is a film (stress adjusting film) for adjusting the stress applied to the interface between the metal film 5 and the underlying substrate 1 (protective film 4). Specifically, a nickel thin film is used. Note that, instead of the nickel thin film, another metal film that achieves the above-described purpose, for example, copper, palladium, or an alloy containing these metals as a main component may be used. The metal film 6 allows the metal film 5 to be easily separated from the protective film 4 by reducing the adhesion between the protective film 4 and the metal film 5 to a range where the metal film 5 can be separated in the subsequent steps. . Here, the laminated film of the metal film 5 and the metal film (stress adjusting film) 6 has a total stress (Total Stress) of 30 N obtained by multiplying the film thickness by the internal stress (total stress = film thickness × internal stress). / M or more.

【0021】図4において、第3の層である金属膜7
は、はんだ濡れ性の良好な膜であり、具体的には金(A
u)を用いている。なお、金(Au)の代わりに前述の
目的を達成する他の金属膜、例えば銅、銀、白金・鉄・
錫、Cu−Sn合金などを用いてもよい。また、金属膜
7は金属膜6にニッケルなど、はんだ濡れ性の良い金属
を用いた場合は省略することも可能である。しかし、ニ
ッケル表面が酸化するとはんだ濡れ性が劣化するため、
金属膜7を用いることが望ましい。
In FIG. 4, a metal film 7 serving as a third layer is formed.
Is a film having good solder wettability, specifically, gold (A
u). In addition, instead of gold (Au), other metal films that achieve the above-mentioned objects, such as copper, silver, platinum, iron,
Tin, a Cu—Sn alloy, or the like may be used. The metal film 7 can be omitted when a metal having good solder wettability such as nickel is used for the metal film 6. However, oxidation of the nickel surface deteriorates solder wettability,
It is desirable to use the metal film 7.

【0022】上述の3つの金属膜5,6,7は、図5に
示したような、大気に暴露することなく、真空中で連続
成膜可能なスパッタリング装置により成膜する。つま
り、真空チャンバー15にはその一端部にウェハ投入口
16が、また、他端部にウェハ取り出し口17が設けら
れ、さらに、同チャンバー15には第1金属膜用ターゲ
ット18と第2金属膜用ターゲット19と第3金属膜用
ターゲット20が配置されている。そして、真空チャン
バー15内においてウェハを搬送しつつ膜5,6,7を
順に成膜することができるようになっている。また、真
空チャンバー15の近傍にはコントロールパネル21が
配置されている。この図5の装置を使用することにより
金属膜間に酸化膜を形成することなく成膜でき、そのた
め、各金属膜間の密着力性を高め、積層した膜5,6,
7は1つの金属膜のような振る舞いをすることとなる。
The above-mentioned three metal films 5, 6, 7 are formed by a sputtering apparatus capable of continuous film formation in a vacuum without being exposed to the atmosphere as shown in FIG. That is, the vacuum chamber 15 is provided with a wafer inlet 16 at one end and a wafer outlet 17 at the other end. Further, the chamber metal 15 has a first metal film target 18 and a second metal film Target 19 and a third metal film target 20 are arranged. Then, the films 5, 6, and 7 can be sequentially formed while transferring the wafer in the vacuum chamber 15. Further, a control panel 21 is arranged near the vacuum chamber 15. By using the apparatus shown in FIG. 5, it is possible to form a film without forming an oxide film between the metal films.
7 behaves like one metal film.

【0023】なお、図5の形状の装置でなくても、真空
を破ること無く搬送することが可能であれば、異なるス
パッタリング装置または蒸着装置においても実現可能で
ある。
It should be noted that, even if the apparatus is not the apparatus having the shape shown in FIG. 5, as long as it can be transported without breaking vacuum, it can be realized in a different sputtering apparatus or vapor deposition apparatus.

【0024】そして、上述の金属膜5,6,7を成膜し
た後、図5のスパッタリング装置からウェハ状シリコン
基板1を取り出し、真空チャック等でウェハ状シリコン
基板1を固定し、図2(b)に示すように、粘着シート
(粘着フィルム)8を金属膜7上に隙間が生じないよう
に貼り付ける。
After the above-mentioned metal films 5, 6, and 7 are formed, the wafer-like silicon substrate 1 is taken out from the sputtering apparatus shown in FIG. 5, and the wafer-like silicon substrate 1 is fixed with a vacuum chuck or the like. As shown in b), an adhesive sheet (adhesive film) 8 is attached on the metal film 7 so that no gap is formed.

【0025】次に、粘着シート8を、図6に示すよう
に、ウェハ状基板1上から静かに剥ぎ取ると、図2
(c)に示すように、金属膜5,6,7の不要部分が半
導体デバイスから除去される。つまり、図7に示すよう
に、保護膜(絶縁膜)4上の金属膜5,6,7はウェハ
状基板1上から除去(剥離)されるが、下地用パターン
(アルミ薄膜)3上の金属膜5,6,7はウェハ状基板
1に残存する。このようにして、金属膜5,6,7の不
要部分が基板1側(半導体デバイス)から簡単に取り除
かれる。
Next, the adhesive sheet 8 is gently peeled off from the wafer-like substrate 1 as shown in FIG.
As shown in (c), unnecessary portions of the metal films 5, 6, and 7 are removed from the semiconductor device. That is, as shown in FIG. 7, the metal films 5, 6, 7 on the protective film (insulating film) 4 are removed (peeled) from the wafer-like substrate 1, but are removed on the underlying pattern (aluminum thin film) 3. The metal films 5, 6, and 7 remain on the wafer-like substrate 1. In this way, unnecessary portions of the metal films 5, 6, 7 are easily removed from the substrate 1 (semiconductor device).

【0026】図6では、粘着シート8は、ウェハ状のシ
リコン基板1と同一形状にカットされているが、これ
は、ウェハ状基板1の搬送や一時保管を容易にするため
である。搬送や一時保管をする必要が無いときは、粘着
シート8の形状は、ウェハ状基板1と同一形状である必
要はなく、ウェハ状基板1より大きなサイズであって、
かつ、円形でも、四角形でも問題はない。特に、一時保
管をする必要がない場合は、ウェハ状基板1より大きな
サイズである方が引き剥がし易く、むしろ好ましい。
In FIG. 6, the pressure-sensitive adhesive sheet 8 is cut into the same shape as the wafer-shaped silicon substrate 1 in order to facilitate transportation and temporary storage of the wafer-shaped substrate 1. When there is no need to carry or temporarily store, the shape of the pressure-sensitive adhesive sheet 8 does not need to be the same shape as the wafer-like substrate 1 and is larger than the wafer-like substrate 1.
In addition, there is no problem with a circle or a square. In particular, when there is no need to temporarily store, it is preferable that the size is larger than the wafer-like substrate 1 because it is easy to peel off.

【0027】引き剥がしの原理は、以下の通りである。
本実施形態の第1の金属膜5であるチタンはアルミニウ
ムだけでなく保護膜4とも良好な接合を形成する。この
ため、通常、保護膜4とチタン薄膜5の間で剥がすこと
は困難である。しかし、表面のF化によりチタン薄膜5
に対する保護膜4の密着性を下げることができるととも
に、下地用パターン(アルミ薄膜)3についてはチタン
薄膜5に対する密着性低下の程度が低い。そして、さら
に、図4に示すように、チタン薄膜5の上部にニッケル
薄膜6を成膜すると、剛性率および成膜時の熱膨張率の
差からニッケル薄膜6の内部に大きな膜応力(引張応
力)が発生する。このとき、チタン薄膜5の膜厚を50
0nm以下とし、上述のようにチタン薄膜5とニッケル
薄膜6との間に酸化膜を形成することなく成膜すると、
応力の影響はチタン薄膜5と保護膜4の界面まで及び、
チタン薄膜5と保護膜4との間の密着力が剥離可能な範
囲まで低下する。
The principle of peeling is as follows.
Titanium, which is the first metal film 5 of the present embodiment, forms a good bond not only with aluminum but also with the protective film 4. For this reason, it is usually difficult to peel off between the protective film 4 and the titanium thin film 5. However, the formation of titanium thin film 5
The adhesion of the protective film 4 to the base film (aluminum thin film) 3 can be reduced, and the degree of the decrease in the adhesion to the titanium thin film 5 is low. Further, as shown in FIG. 4, when a nickel thin film 6 is formed on the titanium thin film 5, a large film stress (tensile stress) is formed inside the nickel thin film 6 due to a difference between the rigidity and the thermal expansion coefficient at the time of film formation. ) Occurs. At this time, the thickness of the titanium thin film 5 is set to 50
When the thickness is set to 0 nm or less and the oxide film is not formed between the titanium thin film 5 and the nickel thin film 6 as described above,
The influence of the stress extends to the interface between the titanium thin film 5 and the protective film 4,
The adhesion between the titanium thin film 5 and the protective film 4 is reduced to a range where it can be peeled off.

【0028】このように、下地材料の付着性(密着力)
の差と、金属薄膜(5,6,7)の内部応力を用いるこ
とにより、所望の電極・配線材料を安定して保護膜4上
のみ剥離することができる。
Thus, the adhesion (adhesion) of the base material
By using the difference between the above and the internal stress of the metal thin film (5, 6, 7), a desired electrode / wiring material can be stably peeled off only on the protective film 4.

【0029】図8には、テープ剥離試験結果を示す。電
極・配線材料として多用されるチタン薄膜はポリイミド
(保護膜4)との密着性が高いため、粘着テープによる
剥離試験を行っても剥離は発生しなかった。しかしなが
ら、表面改質によるF化およびポリイミドに30N/m
の全応力を付与すべくニッケル薄膜(6)を積層してN
i/Ti/ポリイミド構造とすることにより粘着テープ
での剥離が可能となる。つまり、表面改質の効果に加
え、スパッタNi膜には引張応力が存在し、その応力に
よってチタン薄膜と下地界面に高い引張応力が発生する
ので、Ti/ポリイミド界面での剥離が可能になる。
FIG. 8 shows the results of the tape peeling test. Since a titanium thin film frequently used as an electrode / wiring material has high adhesion to polyimide (protective film 4), no peeling occurred even when a peeling test was performed using an adhesive tape. However, 30N / m
The nickel thin film (6) is laminated to apply the total stress of
The i / Ti / polyimide structure enables peeling with an adhesive tape. That is, in addition to the effect of the surface modification, a tensile stress exists in the sputtered Ni film, and the tensile stress generates a high tensile stress at the interface between the titanium thin film and the underlayer, so that separation at the Ti / polyimide interface becomes possible.

【0030】また、図9,10にXPS最表面分析の結
果を示す。図9には表面改質前の分析結果を、また、図
10には表面改質後の分析結果を示す。この図9,10
から、表面改質によりCのピークが高エネルギー側(図
9,10では左側)にシフトしたことからポリイミド表
面がF化されたことが分かる。即ち、図9においてはC
またはCHのピークをもち、図10においてはCF3 や
CF2 のピークをもっている。このようにポリイミド表
面のF化により、チタン薄膜の剥離性が高くなる。
9 and 10 show the results of the XPS outermost surface analysis. FIG. 9 shows the analysis result before the surface modification, and FIG. 10 shows the analysis result after the surface modification. 9 and 10
It can be seen from the result that the peak of C was shifted to the higher energy side (the left side in FIGS. 9 and 10) by the surface modification, indicating that the polyimide surface was converted to F. That is, in FIG.
Or, it has a CH peak, and in FIG. 10, it has a CF3 or CF2 peak. By making the polyimide surface F-like, the releasability of the titanium thin film is increased.

【0031】図11に、チタン薄膜(5)を用いた場合
における、全応力を変えたときの粘着テープでの剥離率
の測定結果を示す。つまり、チタン薄膜5と保護膜(ポ
リイミド)4との間の付着力、および、チタン薄膜5と
アルミ薄膜3との間の付着力をそれぞれ測定した結果を
示す。なお、ここでの表面改質は、CF4 とO2 ガスに
よる表面改質を用いている。図11から、ポリイミド膜
上では30N/mで剥離を生じさせることができること
が分かる。これに対し、前処理(表面改質)無しのアル
ミ薄膜の表面では、100N/mでも剥離は発生しない
ことが分かる。従って、例えば、100N/mの全応力
を用いれば、成膜後において粘着テープを用いた剥離を
行えば、前処理無しのアルミ薄膜の表面に選択的にチタ
ン薄膜を残すことができる。
FIG. 11 shows the measurement results of the peeling rate of the pressure-sensitive adhesive tape when the total stress was changed when the titanium thin film (5) was used. That is, the results of measuring the adhesive force between the titanium thin film 5 and the protective film (polyimide) 4 and the adhesive force between the titanium thin film 5 and the aluminum thin film 3 are shown. In this case, the surface modification using CF4 and O2 gas is used. FIG. 11 shows that separation can be caused at 30 N / m on the polyimide film. On the other hand, it can be seen that no delamination occurs even at 100 N / m on the surface of the aluminum thin film without the pretreatment (surface modification). Therefore, for example, when a total stress of 100 N / m is used, if the peeling is performed using an adhesive tape after the film formation, the titanium thin film can be selectively left on the surface of the aluminum thin film without pretreatment.

【0032】このように、金属膜5と保護膜4間の付着
力は、金属膜5とアルミ薄膜3間の付着力より小さく、
全応力が30N/m以上で金属膜5を粘着シート8を用
いて引き剥がすと、保護膜4上からは剥がれるが、アル
ミ薄膜3上には残存することとなる。
As described above, the adhesion between the metal film 5 and the protective film 4 is smaller than the adhesion between the metal film 5 and the aluminum thin film 3.
When the metal film 5 is peeled off using the adhesive sheet 8 at a total stress of 30 N / m or more, the metal film 5 is peeled off from the protective film 4 but remains on the aluminum thin film 3.

【0033】ここで、膜5と膜6の積層膜の全応力は、
主にニッケル膜6の膜厚により制御可能である。全応力
値は、高い方が保護膜4上を剥離する上で有利となる。
しかし、1500N/m以上の応力となると、ウェハが
反り、場合によっては(ウェハ厚が薄い場合など)、ウ
ェハを破損する虞があるため、製造上では60N/m以
上、1500N/m以下の範囲内で制御することが好ま
しい。このように、全応力を1500N/m以下に抑え
ることにより、成膜後のウェハの反りや破損などの不具
合を未然に防止することができる。
Here, the total stress of the laminated film of the film 5 and the film 6 is:
It can be controlled mainly by the thickness of the nickel film 6. The higher the total stress value, the more advantageous in peeling off the protective film 4.
However, when the stress is 1500 N / m or more, the wafer may be warped, and in some cases (such as when the wafer thickness is small), the wafer may be damaged. It is preferable to control within. As described above, by controlling the total stress to 1500 N / m or less, it is possible to prevent problems such as warpage and breakage of the wafer after film formation.

【0034】このように、本実施の形態は下記の特徴を
有する。 (イ)回路パターンの形成方法として、図1(c)に示
すように、シリコン基板1の上に下地用パターン(アル
ミ薄膜)3と絶縁膜(保護膜)4が露出した状態でプラ
ズマ処理による表面改質を行って、下地用パターン3で
は金属膜5の剥離を発生させず絶縁膜部表面での剥離を
容易にさせる工程を含むようにした。つまり、シリコン
基板1の上において下地用パターン3と絶縁膜4が露出
した状態から、シリコン基板1の上に金属膜5が成膜さ
れるとき、下地用パターン3と金属膜5との間の密着
力、および、絶縁膜4と金属膜5との間の密着力が強
く、下地用パターン3から金属膜5を、また、絶縁膜4
から金属膜5を剥離することができない状態になってい
るのに対し、下地用パターン3では金属膜5の剥離を発
生させず絶縁膜部表面での剥離を容易にさせる工程を付
加することにより、絶縁膜4と金属膜5との間の密着力
が剥離可能な範囲まで低下する。そして、粘着シート8
を用いて下地用パターン3の上の金属膜5を残し絶縁膜
4の上の金属膜5が剥離される。このようにして、従来
のホトリソグラフィーを用いた方法のようなホトリソお
よびエッチング工程での設備やプロセスコストが非常に
高くなることが回避されるとともに、従来のUBM膜を
選択的に粘着シートで除去する方法に比べ更に安定して
剥離することができるようになる。その結果、剥離が容
易で、かつ、低コストに、下地用パターンの上に金属膜
をパターニングすることができることとなる。 (ロ)この表面改質に加えて、金属膜5の上に、金属膜
5と下地との界面にかかる応力を調整するための応力調
整膜6を形成するようにしたので、より剥離が容易とな
り、より低コストに下地用パターンの上に金属膜をパタ
ーニングすることができる。 (ハ)このとき、金属膜5と応力調整膜6の積層膜は、
全応力が30N/m以上であると、実用上好ましいもの
となる。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
As described above, this embodiment has the following features. (A) As a method of forming a circuit pattern, as shown in FIG. 1C, plasma processing is performed in a state where a base pattern (aluminum thin film) 3 and an insulating film (protective film) 4 are exposed on a silicon substrate 1. The surface modification was performed to include a step of facilitating peeling on the surface of the insulating film portion without causing peeling of the metal film 5 in the base pattern 3. That is, when the metal film 5 is formed on the silicon substrate 1 from the state where the underlying pattern 3 and the insulating film 4 are exposed on the silicon substrate 1, the gap between the underlying pattern 3 and the metal film 5 is increased. The adhesive force and the adhesive force between the insulating film 4 and the metal film 5 are strong, and the metal film 5 from the base pattern 3 and the insulating film 4
While the metal film 5 cannot be peeled from the base pattern 3, the base pattern 3 does not cause the metal film 5 to peel off, and a step of facilitating the peeling on the surface of the insulating film portion is added. In addition, the adhesion between the insulating film 4 and the metal film 5 is reduced to a range where it can be separated. And the adhesive sheet 8
Then, the metal film 5 on the insulating film 4 is peeled off while leaving the metal film 5 on the underlying pattern 3. In this way, it is possible to prevent the equipment and process costs in the photolithography and etching steps from becoming extremely high as in the method using conventional photolithography, and to remove the conventional UBM film selectively with an adhesive sheet. The peeling can be performed more stably as compared with the method of performing the peeling. As a result, the metal film can be easily patterned at low cost on the underlying pattern. (B) In addition to the surface modification, the stress adjustment film 6 for adjusting the stress applied to the interface between the metal film 5 and the base is formed on the metal film 5, so that the separation is easier. Thus, the metal film can be patterned on the underlying pattern at a lower cost. (C) At this time, the laminated film of the metal film 5 and the stress adjusting film 6
When the total stress is 30 N / m or more, it becomes practically preferable. (Second Embodiment) Next, a second embodiment will be described with reference to the first embodiment.
The following description focuses on the differences from this embodiment.

【0035】図12,13には、本実施形態におけるダ
イオードの製造工程を示す。第1の実施形態では下地用
パターン3はアルミ薄膜であり、その上に金属膜5を形
成する例を示したが、本実施形態においては半導体基板
であるシリコン基板50での不純物拡散領域(下地用パ
ターン)51の上に金属膜60を配置し、その上に金属
膜5を形成している。以下、詳しく説明する。
12 and 13 show the steps of manufacturing the diode according to the present embodiment. In the first embodiment, the example in which the base pattern 3 is an aluminum thin film and the metal film 5 is formed thereon has been described. However, in the present embodiment, the impurity diffusion region (base) in the silicon substrate 50 which is a semiconductor substrate is shown. The metal film 60 is disposed on the pattern 51 for use, and the metal film 5 is formed thereon. The details will be described below.

【0036】まず、図12(a)に示すように、P型シ
リコン基板50に一般的な半導体デバイス製造技術を用
いてN型不純物拡散領域51を形成する。これにより、
PN接合を有するダイオードが構成される。そして、第
1の実施形態に示したものと同様の絶縁膜2を形成し、
フォトリソグラフィー法により開口部52を形成する。
さらに、フッ酸等により開口部52に形成される自然酸
化膜を除去する。
First, as shown in FIG. 12A, an N-type impurity diffusion region 51 is formed on a P-type silicon substrate 50 by using a general semiconductor device manufacturing technique. This allows
A diode having a PN junction is formed. Then, an insulating film 2 similar to that shown in the first embodiment is formed,
The opening 52 is formed by photolithography.
Further, the natural oxide film formed in the opening 52 is removed by hydrofluoric acid or the like.

【0037】その後、シリコン基板1の上に下地用パタ
ーン51と絶縁膜2が露出した状態で、図12(b)に
示すように、アルミ薄膜を形成しないで、金属膜60,
5,6,7を順に成膜する。第1の層である金属膜60
は、酸化しにくい金属であり、具体的には金(Au)を
用いている。なお、金(Au)の代わりに前述の目的を
達成する他の金属膜、例えば銀、白金などを用いてもよ
い。
Thereafter, with the underlying pattern 51 and the insulating film 2 exposed on the silicon substrate 1, as shown in FIG.
5, 6, and 7 are sequentially formed. Metal film 60 as first layer
Is a metal that does not easily oxidize, and specifically uses gold (Au). Note that, instead of gold (Au), another metal film that achieves the above-described object, such as silver or platinum, may be used.

【0038】続いて、シリコン基板50の裏面に電極5
3を形成する。さらに、図12(c)に示すように、粘
着シート8を貼り付ける。そして、図6,7に示した方
法と同様な方法で粘着シート8をウェハ状基板50より
引き剥がす。すると、図13(a)に示すように、絶縁
膜2の開口部52(下地用パターン51の上)に金属膜
60,5,6,7を残し、絶縁膜2の上の金属膜60,
5,6,7を剥離することができる。
Subsequently, the electrode 5 is formed on the back surface of the silicon substrate 50.
Form 3 Further, as shown in FIG. 12C, an adhesive sheet 8 is attached. Then, the adhesive sheet 8 is peeled off from the wafer-like substrate 50 by a method similar to the method shown in FIGS. Then, as shown in FIG. 13A, the metal films 60, 5, 6, and 7 are left in the openings 52 (on the base pattern 51) of the insulating film 2, and the metal films 60,
5, 6, 7 can be peeled off.

【0039】そして、図13(b)に示すように、金属
膜60,5,6,7の部分の全面にはんだ付けを行い、
はんだ54を実装する。さらに、図14を用いて説明を
加える。図14には、スクラッチ試験によるチタン薄膜
5と絶縁膜2との付着力の測定結果を示す。図14の横
軸にはAu膜厚(金属膜60の膜厚)をとり、縦軸には
剥離強度をとっており、横軸のAu膜厚=0の時のチタ
ン薄膜5と絶縁膜(SiO2 )2との間の付着力、およ
び、チタン薄膜5と絶縁膜2の間にAu膜60を挿入し
た場合の付着力をそれぞれ測定した結果を示す。シリコ
ン酸化膜上(Au膜厚=0)では、剥離強度は100m
N以上であったが、Au膜厚が2nmで50mN以下に
することができた。従って、Au膜60を挿入すること
により、粘着シート8を用いて引き剥がすと、絶縁膜2
上からはチタン薄膜5を容易に剥離することができ、そ
の他の下地用パターン51上には残存させることができ
ることとなる。
Then, as shown in FIG. 13B, soldering is performed on the entire surfaces of the metal films 60, 5, 6, and 7,
The solder 54 is mounted. Further description will be made with reference to FIG. FIG. 14 shows the measurement results of the adhesive force between the titanium thin film 5 and the insulating film 2 by a scratch test. The horizontal axis in FIG. 14 shows the Au film thickness (the thickness of the metal film 60), and the vertical axis shows the peeling strength. The titanium thin film 5 and the insulating film ( The results of the measurement of the adhesive force between SiO2) 2 and the adhesive force when the Au film 60 is inserted between the titanium thin film 5 and the insulating film 2 are shown. The peel strength is 100 m on the silicon oxide film (Au film thickness = 0).
N or more, but could be reduced to 50 mN or less when the Au film thickness was 2 nm. Therefore, when the Au film 60 is inserted and peeled off using the adhesive sheet 8, the insulating film 2 is removed.
The titanium thin film 5 can be easily peeled from above, and can be left on the other underlying patterns 51.

【0040】また、Au膜の膜厚は厚くしすぎるとハン
ダ付け後の強度試験で強度劣化が生じるため、50nm
よりも薄くする必要がある。つまり、酸化しにくい金属
膜60は、膜厚が2〜50nmの金または白金の膜を使
用するとよい。
On the other hand, if the thickness of the Au film is too large, the strength deteriorates in a strength test after soldering.
Need to be thinner. That is, as the metal film 60 that is not easily oxidized, a gold or platinum film having a thickness of 2 to 50 nm is preferably used.

【0041】なお、本実施形態においては、金属膜5と
応力調整膜6の積層膜は、全応力が30N/m以上とな
っている。 (第3の実施の形態)次に、第3の実施の形態を、第2
の実施の形態との相違点を中心に説明する。
In the present embodiment, the total stress of the laminated film of the metal film 5 and the stress adjusting film 6 is 30 N / m or more. (Third Embodiment) Next, the third embodiment will be described in the second embodiment.
The following description focuses on the differences from this embodiment.

【0042】図15は、図13(b)に示す部位ではな
く、その周辺でのシリコン基板1に複数の素子を形成し
た回路の部分を示す。まず、図15(a)に示すよう
に、絶縁膜70まで形成されたシリコン基板1上に絶縁
膜であるシリコンナイトライド(Si3 N4 )膜71を
所定の領域に形成する。これが、下地用パターンとな
る。さらに、シリコン基板1の上に下地用パターン71
と絶縁膜70が露出した状態から、図15(b),
(c)に示すように、TEOS−SiO2 膜(シリコン
酸化膜)72を成膜する。その後、ホトエッチ法にてT
EOS−SiO2 膜72の所定領域を開口し、さらに回
路パターンとなる金属膜5,6,7を成膜する。
FIG. 15 shows a part of a circuit in which a plurality of elements are formed on the silicon substrate 1 around the part, not the part shown in FIG. First, as shown in FIG. 15A, a silicon nitride (Si3 N4) film 71 as an insulating film is formed in a predetermined region on the silicon substrate 1 on which the insulating film 70 has been formed. This is the underlying pattern. Further, a base pattern 71 is formed on the silicon substrate 1.
15 (b) and FIG.
As shown in (c), a TEOS-SiO2 film (silicon oxide film) 72 is formed. After that, T
A predetermined area of the EOS-SiO2 film 72 is opened, and metal films 5, 6, and 7 serving as circuit patterns are formed.

【0043】さらに、粘着シートを金属膜7上に貼り付
ける。そして、図6,7に示した方法と同様な方法で粘
着シートをウェハ状基板1より引き剥がす。すると、図
15(d)に示すように、下地用パターン71(TEO
S−SiO2 膜の開口部)の上の金属膜5,6,7を残
し、シリコン酸化膜72の上の金属膜5,6,7を剥離
することができる。
Further, an adhesive sheet is stuck on the metal film 7. Then, the adhesive sheet is peeled off from the wafer-like substrate 1 by a method similar to the method shown in FIGS. Then, as shown in FIG. 15D, the base pattern 71 (TEO
The metal films 5, 6, 7 on the silicon oxide film 72 can be peeled off, leaving the metal films 5, 6, 7 on the (opening of the S-SiO2 film).

【0044】さらに、図16を用いて説明を加える。図
16には、チタン薄膜5とSiN膜71との間の剥離
性、および、チタン薄膜5とTEOS−SiO2 膜72
との剥離性を示す。チタン薄膜5とSiN膜71との間
の剥離率は0%であり、チタン薄膜5とTEOS−Si
O2 膜72との剥離率は100%であった。従って、絶
縁膜70上にTEOS−SiO2 膜72を形成すること
により、粘着シートを用いて引き剥がすと、TEOS−
SiO2 膜72上からはチタン薄膜5を容易に剥離する
ことができ、SiN膜71上には残存することとなる。
Further description will be made with reference to FIG. FIG. 16 shows the releasability between the titanium thin film 5 and the SiN film 71, and the titanium thin film 5 and the TEOS-SiO2 film 72.
It shows releasability from The peeling rate between the titanium thin film 5 and the SiN film 71 is 0%, and the titanium thin film 5 and the TEOS-Si
The peeling rate from the O2 film 72 was 100%. Therefore, when the TEOS-SiO2 film 72 is formed on the insulating film 70 and peeled off using an adhesive sheet, the TEOS-SiO2 film 72 is removed.
The titanium thin film 5 can be easily peeled off from the SiO2 film 72, and remains on the SiN film 71.

【0045】なお、本実施形態においては、金属膜5と
応力調整膜6の積層膜は、全応力が60N/m以上とな
っている。なお、これまでの説明においては半導体基板
(ウェハ)上に回路パターンを形成する場合について述
べてきたが、配線用基板上に回路パターンを形成する場
合に適用してもよい。
In this embodiment, the laminated film of the metal film 5 and the stress adjusting film 6 has a total stress of 60 N / m or more. Although the case where a circuit pattern is formed on a semiconductor substrate (wafer) has been described above, the present invention may be applied to a case where a circuit pattern is formed on a wiring substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態における回路パターンの形成工
程を示す図。
FIG. 1 is a view showing a process of forming a circuit pattern according to a first embodiment.

【図2】第1の実施形態における回路パターンの形成工
程を示す図。
FIG. 2 is a view showing a process of forming a circuit pattern according to the first embodiment;

【図3】表面改質装置の概略を示す図。FIG. 3 is a diagram schematically showing a surface modification device.

【図4】Ti/Ni/Au成膜後の拡大図。FIG. 4 is an enlarged view after forming a Ti / Ni / Au film.

【図5】スパッタリング装置の概略を示す図。FIG. 5 is a diagram schematically illustrating a sputtering apparatus.

【図6】粘着シートの剥がし工程を説明するための斜視
図。
FIG. 6 is a perspective view for explaining a peeling step of the pressure-sensitive adhesive sheet.

【図7】粘着シートのはがし工程を説明するための断面
図。
FIG. 7 is a cross-sectional view for explaining a peeling step of the pressure-sensitive adhesive sheet.

【図8】表面改質の有無によるテープ剥離試験結果を示
す図。
FIG. 8 is a view showing the results of a tape peeling test depending on the presence or absence of surface modification.

【図9】表面改質前におけるXPS分析の結果を示す
図。
FIG. 9 is a view showing a result of XPS analysis before surface modification.

【図10】表面改質後におけるXPS分析の結果を示す
図。
FIG. 10 is a view showing the result of XPS analysis after surface modification.

【図11】テープ試験での剥離測定結果を示す。FIG. 11 shows peeling measurement results in a tape test.

【図12】第2の実施形態におけるパターン形成工程を
示す図。
FIG. 12 is a view showing a pattern forming step in the second embodiment.

【図13】第2の実施形態におけるパターン形成工程を
示す図。
FIG. 13 is a view showing a pattern forming step in the second embodiment.

【図14】スクラッチ試験によるチタン薄膜と絶縁膜と
の付着力の測定結果を示す図。
FIG. 14 is a diagram showing a measurement result of an adhesive force between a titanium thin film and an insulating film by a scratch test.

【図15】第3の実施形態における回路パターンの形成
工程を示す図。
FIG. 15 is a view showing a process of forming a circuit pattern according to the third embodiment.

【図16】テープ試験での剥離測定結果を示す。FIG. 16 shows peeling measurement results in a tape test.

【符号の説明】[Explanation of symbols]

1…シリコン基板、2…絶縁膜、3…アルミ薄膜(下地
用パターン)、4…保護膜、5…チタン薄膜、6…ニッ
ケル薄膜、7…金薄膜、8…粘着シート、50…P型シ
リコン基板、51…N型不純物拡散領域(下地用パター
ン)、60…金薄膜、70…絶縁膜、71…シリコンナ
イトライド膜(下地用パターン)、72…TEOS−S
iO2 膜。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Insulating film, 3 ... Aluminum thin film (base pattern), 4 ... Protective film, 5 ... Titanium thin film, 6 ... Nickel thin film, 7 ... Gold thin film, 8 ... Adhesive sheet, 50 ... P-type silicon Substrate, 51: N-type impurity diffusion region (base pattern), 60: gold thin film, 70: insulating film, 71: silicon nitride film (base pattern), 72: TEOS-S
iO2 membrane.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮嶋 健 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 鈴木 幹昌 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 則武 千景 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5F033 HH07 HH08 HH11 HH13 HH14 HH17 HH18 HH19 HH21 HH32 HH33 HH34 MM08 QQ00 QQ09 QQ37 QQ98 RR04 RR06 RR14 RR15 RR22 SS04 VV07 WW00 WW02 XX34  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takeshi Miyajima 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture Inside Denso Corporation (72) Inventor Mikimasa 1-1-1, Showa-cho, Kariya-shi, Aichi Co., Ltd. Within DENSO (72) Inventor Chikage Noritake 1-1-1, Showa-cho, Kariya-shi, Aichi F-term within DENSO Corporation (reference) RR15 RR22 SS04 VV07 WW00 WW02 XX34

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 基板(1,50)の上において下地用パ
ターン(3,51,71)と絶縁膜(2,4,70)が
露出した状態から、当該基板(1,50)の上に、金属
膜(5)を成膜し、その後、下地用パターン(3,5
1,71)の上の金属膜(5)を残し前記絶縁膜(2,
4,70)の上の金属膜(5)を剥離するパターン形成
方法において、 前記下地用パターン(3,51,71)では金属膜
(5)の剥離を発生させず絶縁膜部表面での剥離を容易
にさせる工程を含むことを特徴とするパターン形成方
法。
1. A method according to claim 1, wherein the base pattern (3, 51, 71) and the insulating film (2, 4, 70) are exposed on the substrate (1, 50). , A metal film (5) is formed, and then, the base pattern (3, 5
1, 71) while leaving the metal film (5) on the insulating film (2, 71).
In the pattern forming method for stripping the metal film (5) on the (4, 70), the base pattern (3, 51, 71) does not cause stripping of the metal film (5) and does not cause stripping on the surface of the insulating film portion. A pattern forming method including a step of facilitating the pattern formation.
【請求項2】 請求項1に記載のパターン形成方法にお
いて、 前記絶縁膜部表面での剥離を容易にさせる工程は、基板
(1)の上に下地用パターン(3)と絶縁膜(4)が露
出した状態での表面改質工程であり、当該工程の後に、
所望の金属膜(5)を成膜し、下地用パターン(3)の
上の金属膜(5)を残し前記絶縁膜(4)の上の金属膜
(5)を剥離するようにしたことを特徴とするパターン
形成方法。
2. The pattern forming method according to claim 1, wherein the step of facilitating the separation on the surface of the insulating film portion comprises the step of forming a base pattern (3) and an insulating film (4) on the substrate (1). Is a surface modification step in an exposed state, and after the step,
A desired metal film (5) is formed, and the metal film (5) on the insulating film (4) is peeled off while leaving the metal film (5) on the base pattern (3). Characteristic pattern formation method.
【請求項3】 請求項2に記載のパターン形成方法にお
いて、 前記表面改質工程として、プラズマ処理を用いたことを
特徴とするパターン形成方法。
3. The pattern forming method according to claim 2, wherein a plasma treatment is used as the surface modification step.
【請求項4】 請求項3に記載のパターン形成方法にお
いて、 前記プラズマ処理の際に、プラズマ処理ガスとしてCF
系ガスと酸素の混合ガスを用いたことを特徴とするパタ
ーン形成方法。
4. The pattern forming method according to claim 3, wherein CF is used as a plasma processing gas during the plasma processing.
A pattern forming method using a mixed gas of a base gas and oxygen.
【請求項5】 請求項2に記載のパターン形成方法にお
いて、 前記金属膜(5)の上に、当該金属膜(5)と下地との
界面にかかる応力を調整するための応力調整膜(6)を
形成する工程を備え、その後に、前記下地用パターン
(3)の上の金属膜(5)を残し前記絶縁膜(4)の上
の金属膜(5)を剥離するようにしたことを特徴とする
パターン形成方法。
5. The pattern forming method according to claim 2, wherein a stress adjusting film (6) for adjusting stress applied to an interface between the metal film (5) and a base is formed on the metal film (5). ) Is formed, and thereafter, the metal film (5) on the insulating film (4) is removed while leaving the metal film (5) on the base pattern (3). Characteristic pattern formation method.
【請求項6】 請求項5に記載のパターン形成方法にお
いて、 前記金属膜(5)と応力調整膜(6)の積層膜は、全応
力が30N/m以上であることを特徴とするパターン形
成方法。
6. The pattern forming method according to claim 5, wherein the laminated film of the metal film (5) and the stress adjusting film (6) has a total stress of 30 N / m or more. Method.
【請求項7】 請求項1〜6のいずれか1項に記載のパ
ターン形成方法において、 前記下地用パターン(3)と接する前記金属膜(5)
は、還元性の高い金属薄膜であることを特徴とするパタ
ーン形成方法。
7. The pattern forming method according to claim 1, wherein the metal film is in contact with the base pattern.
Is a highly reducing metal thin film.
【請求項8】 請求項1に記載のパターン形成方法にお
いて、 前記絶縁膜部表面での剥離を容易にさせる工程は、基板
(50)の上に下地用パターン(51)と絶縁膜(2)
が露出した状態で、酸化しにくい金属膜(60)を成膜
する工程であり、当該工程の後に、所望の金属膜(5)
を成膜し、下地用パターン(51)の上の金属膜(5)
を残し前記絶縁膜(2)の上の金属膜(5)を剥離する
ようにしたことを特徴とするパターン形成方法。
8. The pattern forming method according to claim 1, wherein the step of facilitating the separation on the surface of the insulating film portion comprises a step of forming a base pattern (51) and an insulating film (2) on a substrate (50).
Is a step of forming a metal film (60) which is hard to be oxidized in a state where the metal film (5) is exposed.
And a metal film (5) on the base pattern (51)
Wherein the metal film (5) on the insulating film (2) is peeled off while leaving the pattern.
【請求項9】 請求項8に記載のパターン形成方法にお
いて、 前記酸化しにくい金属膜(60)は、膜厚が2〜50n
mの金または白金の膜であることを特徴とするパターン
形成方法。
9. The pattern forming method according to claim 8, wherein the metal film that is difficult to oxidize has a thickness of 2 to 50 n.
a gold or platinum film having a thickness of m.
【請求項10】 請求項8に記載のパターン形成方法に
おいて、 前記金属膜(5)の上に、当該金属膜(5)と下地との
界面にかかる応力を調整するための応力調整膜(6)を
形成する工程を備え、その後に、前記下地用パターン
(51)の上の金属膜(5)を残し前記絶縁膜(2)の
上の金属膜(5)を剥離するようにしたことを特徴とす
るパターン形成方法。
10. The pattern forming method according to claim 8, wherein a stress adjusting film (6) for adjusting a stress applied to an interface between the metal film (5) and a base is formed on the metal film (5). ) Is formed, and thereafter, the metal film (5) on the insulating film (2) is peeled off while leaving the metal film (5) on the base pattern (51). Characteristic pattern formation method.
【請求項11】 請求項10に記載のパターン形成方法
において、 前記金属膜(5)と応力調整膜(6)の積層膜は、全応
力が30N/m以上であることを特徴とするパターン形
成方法。
11. The pattern forming method according to claim 10, wherein the laminated film of the metal film (5) and the stress adjusting film (6) has a total stress of 30 N / m or more. Method.
【請求項12】 請求項1に記載のパターン形成方法に
おいて、 前記絶縁膜部表面での剥離を容易にさせる工程は、基板
(1)の上に下地用パターン(71)と絶縁膜(70)
が露出した状態から前記絶縁膜(70)上にシリコン酸
化膜(72)を成膜する工程であり、当該工程の後に、
所望の金属膜(5)を成膜し、下地用パターン(71)
の上の金属膜(5)を残し前記シリコン酸化膜(72)
の上の金属膜(5)を剥離することを特徴とするパター
ン形成方法。
12. The pattern forming method according to claim 1, wherein the step of facilitating the separation on the surface of the insulating film portion includes the step of forming a base pattern (71) and an insulating film (70) on the substrate (1).
Is a step of forming a silicon oxide film (72) on the insulating film (70) from a state in which is exposed, and after the step,
A desired metal film (5) is formed, and a base pattern (71) is formed.
The silicon oxide film (72) while leaving the metal film (5)
A metal film (5) on the substrate is peeled off.
【請求項13】 請求項12に記載のパターン形成方法
において、 前記金属膜(5)の上に、当該金属膜(5)と下地との
界面にかかる応力を調整するための応力調整膜(6)を
形成する工程を備え、その後に、前記下地用パターン
(71)の上の金属膜(5)を残し前記シリコン酸化膜
(72)の上の金属膜(5)を剥離するようにしたこと
を特徴とするパターン形成方法。
13. The pattern forming method according to claim 12, wherein a stress adjusting film (6) for adjusting stress applied to an interface between the metal film (5) and a base is formed on the metal film (5). ), And thereafter, the metal film (5) on the silicon oxide film (72) is peeled off while leaving the metal film (5) on the base pattern (71). A pattern forming method characterized by the above-mentioned.
【請求項14】 請求項13に記載のパターン形成方法
において、 前記金属膜(5)と応力調整膜(6)の積層膜は、全応
力が60N/m以上であることを特徴とするパターン形
成方法。
14. The pattern forming method according to claim 13, wherein the laminated film of the metal film (5) and the stress adjusting film (6) has a total stress of 60 N / m or more. Method.
JP2000130489A 2000-04-28 2000-04-28 Pattern formation method Expired - Fee Related JP4774575B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000130489A JP4774575B2 (en) 2000-04-28 2000-04-28 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000130489A JP4774575B2 (en) 2000-04-28 2000-04-28 Pattern formation method

Publications (2)

Publication Number Publication Date
JP2001313295A true JP2001313295A (en) 2001-11-09
JP4774575B2 JP4774575B2 (en) 2011-09-14

Family

ID=18639583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000130489A Expired - Fee Related JP4774575B2 (en) 2000-04-28 2000-04-28 Pattern formation method

Country Status (1)

Country Link
JP (1) JP4774575B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081325A (en) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd Thin film capacitor
JP2008091681A (en) * 2006-10-03 2008-04-17 Fuji Xerox Co Ltd Thin-film support substrate and its manufacturing method
US7800232B2 (en) 2007-03-06 2010-09-21 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
KR101521273B1 (en) * 2013-05-27 2015-05-18 엘에스엠트론 주식회사 A compound thin film solar cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126167A (en) * 1976-04-15 1977-10-22 Hitachi Ltd Formation of electrode for semiconductor device
JPH0922883A (en) * 1995-07-05 1997-01-21 Fujitsu Ltd Method for manufacturing semiconductor device
JPH11145173A (en) * 1997-11-07 1999-05-28 Sony Corp Method for manufacturing semiconductor device
JP2001284385A (en) * 2000-03-31 2001-10-12 Nitto Denko Corp Metal electrode pattern forming method and adhesive sheet for peeling and removing metal film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126167A (en) * 1976-04-15 1977-10-22 Hitachi Ltd Formation of electrode for semiconductor device
JPH0922883A (en) * 1995-07-05 1997-01-21 Fujitsu Ltd Method for manufacturing semiconductor device
JPH11145173A (en) * 1997-11-07 1999-05-28 Sony Corp Method for manufacturing semiconductor device
JP2001284385A (en) * 2000-03-31 2001-10-12 Nitto Denko Corp Metal electrode pattern forming method and adhesive sheet for peeling and removing metal film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081325A (en) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd Thin film capacitor
JP2008091681A (en) * 2006-10-03 2008-04-17 Fuji Xerox Co Ltd Thin-film support substrate and its manufacturing method
US7800232B2 (en) 2007-03-06 2010-09-21 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
US7910460B2 (en) 2007-03-06 2011-03-22 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
KR101521273B1 (en) * 2013-05-27 2015-05-18 엘에스엠트론 주식회사 A compound thin film solar cell

Also Published As

Publication number Publication date
JP4774575B2 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
US6448171B1 (en) Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability
JP2006332358A (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2009004703A (en) Manufacturing method of semiconductor device
JP2001313295A (en) Pattern formation method
JP3208319B2 (en) Method for manufacturing semiconductor device
US6548386B1 (en) Method for forming and patterning film
JP2007157806A (en) Manufacturing method of semiconductor device
US6214646B1 (en) Soldering optical subassemblies
JP4800529B2 (en) Pattern formation method
US7053490B1 (en) Planar bond pad design and method of making the same
JP4788017B2 (en) Film forming method and electrode or wiring forming method
JP4783833B2 (en) Semiconductor device
JPH0373535A (en) Semiconductor device and manufacture thereof
JP3854532B2 (en) Electrode forming method of semiconductor element and semiconductor element electrode
JPH03101233A (en) Electrode structure and its manufacture
JPH07183305A (en) Bump electrode formation method
KR100883864B1 (en) Manufacturing Method of Semiconductor Device
JP3230909B2 (en) Semiconductor device and method of manufacturing the same
JP2819640B2 (en) Semiconductor device
JP3773840B2 (en) Etching method
JP2000357701A (en) Semiconductor device and manufacturing method thereof
JP3193864B2 (en) Method for manufacturing compound semiconductor device
JP4304991B2 (en) Pattern formation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees