[go: up one dir, main page]

JP2001312244A - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法

Info

Publication number
JP2001312244A
JP2001312244A JP2000127727A JP2000127727A JP2001312244A JP 2001312244 A JP2001312244 A JP 2001312244A JP 2000127727 A JP2000127727 A JP 2000127727A JP 2000127727 A JP2000127727 A JP 2000127727A JP 2001312244 A JP2001312244 A JP 2001312244A
Authority
JP
Japan
Prior art keywords
discharge
pixel data
pixel
cells
subfield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000127727A
Other languages
English (en)
Other versions
JP3738890B2 (ja
Inventor
Tetsuya Shigeta
哲也 重田
Tetsuro Nagakubo
哲朗 長久保
Koji Honda
広史 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2000127727A priority Critical patent/JP3738890B2/ja
Priority to US09/842,208 priority patent/US6642911B2/en
Publication of JP2001312244A publication Critical patent/JP2001312244A/ja
Application granted granted Critical
Publication of JP3738890B2 publication Critical patent/JP3738890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】 偽輪郭を防止しつつコントラストを向上させ
ることができるプラズマディスプレイパネルの駆動方法
を提供することを目的とする。 【解決手段】 先頭サブフィールドにおいてのみで輝度
レベル０の表示を担う放電セルを除く他の放電セルのみ
を選択的に書込放電せしめてこれらを発光セルの状態に
初期化する。そして、先頭サブフィールドを除く他のサ
ブフィールドの内のいずれか１のサブフィールドにおい
てのみで上記発光セルの状態にある放電セルを画素デー
タに応じて選択的に消去放電せしめて非発光セルの状態
に推移せしめ、発光セルの状態にある放電セルのみをそ
のサブフィールドの重み付けに対応して割り当てた発光
回数だけ発光せしめる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】現在、薄型表示装置として、ＡＣ型(交
流放電型)のプラズマディスプレイパネルが製品化され
てきている。かかるプラズマディスプレイパネルは、放
電現象を利用して発光するものである為、最高輝度レベ
ルに対応した"発光"状態、及び最低輝度レベルに対応し
た"非発光"状態の２つの状態しかもたない。そこで、こ
のようなプラズマディスプレイパネルに対して、入力映
像信号に対応した中間調の表示輝度を得るべく、サブフ
ィールド法を用いた階調駆動を実施する。サブフィール
ド法では、入力映像信号に対応したＮビットの画素デー
タの各ビット桁に対応させて、１フィールドの表示期間
をＮ個のサブフィールドに分割する。そして、これらＮ
個のサブフィールド各々に、画素データの各ビット桁の
重み付けに対応した発光回数(発光期間)を割り当て、上
記画素データビットに応じて各放電セルを選択的に発光
せしめる。
【０００３】例えば、図１に示されるように、１フィー
ルドの表示期間を６個のサブフィールドＳＦ１〜ＳＦ６
に分割した場合には、各サブフィールドに、 ＳＦ１：１ ＳＦ２：２ ＳＦ３：４ ＳＦ４：８ ＳＦ５：１６ ＳＦ６：３２ なる発光回数を割り当てる。
【０００４】この際、上記サブフィールドＳＦ１〜ＳＦ
６の内のＳＦ６のみで放電セルを発光させると、１フィ
ールド表示期間を通じて３２回分の発光が為されて、輝
度"３２"の表示輝度が視覚される。一方、又、サブフィ
ールドＳＦ６を除く他のサブフィールドＳＦ１〜ＳＦ５
において放電セルを発光させると、１フィールド表示期
間を通じて合計３１回(１６＋８＋４＋２＋１)分の発光
が為されて、輝度"３１"の表示輝度が視覚される。
【０００５】すなわち、発光を実施させるサブフィール
ドの組み合わせにより、６４種類の輝度が段階的に得ら
れる、いわゆる６４階調の輝度表示が可能となるのであ
る。ここで、図１に示されるように、輝度"３２"の表示
輝度を得る場合と、輝度"３１"の表示輝度を得る場合と
では、１フィールド期間内での発光パターンが反転して
いる。つまり、１フィールド期間内において輝度"３２"
の表示輝度が得られる放電セルの発光期間中は、輝度"
３１"の表示輝度が得られる放電セルは非発光状態にあ
り、輝度"３１"の表示輝度が得られる放電セルの発光期
間中は、輝度"３２"の表示輝度が得られる放電セルは非
発光状態にある。この際、１画面内において輝度"３２"
で表示させるべき領域(以下、表示領域Ｅ３２と称する)
と、輝度"３１"で表示させるべき領域(以下、表示領域
Ｅ３１と称する)とが互いに隣接する画像が表示された
場合には、以下の如き不具合が生じる。
【０００６】例えば、表示領域Ｅ３２に存在する放電セ
ルが非発光状態から発光状態へと推移する直前に、表示
領域Ｅ３２からＥ３１へと視線を移すと、両表示領域の
非発光状態のみを連続して見ることになる。よって、そ
の境界上に暗い線が視覚されことになり、これが画素デ
ータとは何等関係のない偽の輪郭となって現れて表示品
質を低下させるのである。
【０００７】又、上記サブフィールド法に基づく階調駆
動を実施するにあたり、プラズマディスプレイパネルで
は放電現象を利用することにより、上述した如き発光動
作のみならず、全放電セルの初期化及び発光させるべき
放電セルの設定等を行う。従って、画像内容に関与しな
い放電をも実施しなければならず、この放電に伴う発光
が画像のコントラストを低下させてしまうという問題が
あった。
【０００８】更に、現在、かかるＰＤＰを製品化するに
あたり、低消費電力を実現することが一般的な課題とな
っている。
【０００９】
【発明が解決しようとする課題】本発明は、上記の問題
を解決するためになされたものであり、偽輪郭を抑制し
つつも低消費電力にてコントラストの向上を図ることが
出来るプラズマディスプレイパネルの駆動方法を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明によるプラズマデ
ィスプレイパネルの駆動方法は、表示ラインに対応した
複数の行電極と前記行電極に交叉して配列された複数の
列電極との交差部に画素を担う放電セルを形成している
プラズマディスプレイパネルを映像信号に応じて階調駆
動するプラズマディスプレイパネルの駆動方法であっ
て、前記映像信号における１フィールドの表示期間を複
数のサブフィールドに分割した際の先頭サブフィールド
においてのみで、前記放電セル各々の内で輝度レベル０
の表示を担う放電セルを除く他の放電セルのみを選択的
に書込放電せしめてこれらを発光セルの状態に初期化
し、前記先頭サブフィールドを除く他のサブフィールド
各々の内のいずれか１のサブフィールドにおいてのみで
前記発光セルの状態にある前記放電セルを前記映像信号
に対応した画素データに応じて選択的に消去放電せしめ
て非発光セルの状態に推移せしめ、前記サブフィールド
の各々において、前記発光セルの状態にある前記放電セ
ルのみを前記サブフィールド各々の重み付けに対応して
割り当てた発光回数だけ発光せしめる。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図２は、本発明による駆動方法に基づ
いてプラズマディスプレイパネルを階調駆動するプラズ
マディスプレイ装置の概略構成を示す図である。図２に
示されるように、かかるプラズマディスプレイ装置は、
プラズマディスプレイパネルとしてのＰＤＰ１０と、以
下に説明するが如き各種機能モジュールからなる駆動部
とから構成されている。
【００１２】ＰＤＰ１０は、アドレス電極としてのｍ個
の列電極Ｄ１〜Ｄｍと、これら列電極各々と交叉して配
列された夫々ｎ個の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜
Ｙｎを備えている。これら行電極Ｘ及び行電極Ｙの一対
にて、ＰＤＰ１０における１表示ライン分に対応した行
電極を形成している。行電極Ｘ及びＹと列電極Ｄとの間
には、放電ガスが封入されている放電空間が形成されて
おり、この放電空間を含む各行電極対と列電極との交差
部に画素を担う放電セルが構築される構造となってい
る。
【００１３】駆動部は、同期検出回路１、駆動制御回路
２、Ａ／Ｄ変換器３、データ変換回路３０、メモリ４、
アドレスドライバ６、第１サスティンドライバ７及び第
２サスティンドライバ８から構成される。同期検出回路
１は、入力映像信号中から垂直同期信号を検出した場合
には垂直同期検出信号Ｖ、水平同期信号を検出した場合
には水平同期検出信号Ｈを発生してこれらを駆動制御回
路２に供給する。Ａ／Ｄ変換器３は、入力映像信号をサ
ンプリングしてこれを１画素毎の例えば８ビットの画素
データＰＤに変換してデータ変換回路３０に供給する。
【００１４】データ変換回路３０は、かかる８ビットの
画素データＰＤを１４ビットの駆動画素データＧＤに変
換し、これをメモリ４に供給する。図３は、かかるデー
タ変換回路３０の内部構成を示す図である。図３におい
て、第１データ変換回路３２は、８ビットで"０"〜"２
５５"なる範囲で輝度レベルを表現し得る上記画素デー
タＰＤを、図４に示されるが如き変換特性に従って"０"
〜"２２４"なる輝度レベル範囲の８ビットの輝度抑制画
素データＰＤＬに変換し、これを多階調化処理回路３３
に供給する。
【００１５】多階調化処理回路３３は、８ビットの上記
輝度抑制画素データＰＤＬに対し、輝度分布に応じたビ
ット圧縮を伴う誤差拡散処理及びディザ処理等の多階調
化処理を施して４ビットの多階調化処理画素データＰＤ
Ｓを求める。図５は、かかる多階調化処理回路３３の内
部構成を示す図である。図５に示されるが如く、多階調
処理回路３３は、誤差拡散処理回路３３０及びディザ処
理回路３５０から構成される。
【００１６】先ず、誤差拡散処理回路３３０におけるデ
ータ分離回路３３１は、上記第１データ変換回路３２か
ら供給された８ビットの輝度抑制画素データＰＤＬの下
位２ビット分を誤差データ、上位６ビット分を表示デー
タとして分離する。加算器３３２は、かかる誤差データ
と、遅延回路３３４からの遅延出力と、係数乗算器３３
５の乗算出力とを加算して得た加算値を遅延回路３３６
に供給する。遅延回路３３６は、加算器３３２から供給
された加算値を、画素データＰＤのサンプリング周期と
同一時間を有する遅延時間Ｄだけ遅らせ、これを遅延加
算信号ＡＤ１として上記係数乗算器３３５及び遅延回路
３３７に夫々供給する。係数乗算器３３５は、上記遅延
加算信号ＡＤ１に所定係数値Ｋ１(例えば、"7/16")を乗
算して得られた乗算結果を上記加算器３３２に供給す
る。遅延回路３３７は、上記遅延加算信号ＡＤ１を更に
(１水平走査期間−上記遅延時間Ｄ×４）なる時間だけ
遅延させたものを遅延加算信号ＡＤ２として遅延回路３
３８に供給する。遅延回路３３８は、かかる遅延加算信
号ＡＤ２を更に上記遅延時間Ｄだけ遅延させたものを遅
延加算信号ＡＤ３として係数乗算器３３９に供給する。
又、遅延回路３３８は、かかる遅延加算信号ＡＤ２を更
に上記遅延時間Ｄ×２なる時間分だけ遅延させたものを
遅延加算信号ＡＤ４として係数乗算器３４０に供給す
る。更に、遅延回路３３８は、かかる遅延加算信号ＡＤ
２を上記遅延時間Ｄ×３なる時間分だけ遅延させたもの
を遅延加算信号ＡＤ５として係数乗算器３４１に供給す
る。係数乗算器３３９は、上記遅延加算信号ＡＤ３に所
定係数値Ｋ２(例えば、"3/16")を乗算して得られた乗算
結果を加算器３４２に供給する。係数乗算器３４０は、
上記遅延加算信号ＡＤ４に所定係数値Ｋ３(例えば、"5/
16")を乗算して得られた乗算結果を加算器３４２に供給
する。係数乗算器３４１は、上記遅延加算信号ＡＤ５に
所定係数値Ｋ４(例えば、"1/16")を乗算して得られた乗
算結果を加算器３４２に供給する。加算器３４２は、上
記係数乗算器３３９、３４０及び３４１各々から供給さ
れた乗算結果を加算して得られた加算信号を上記遅延回
路３３４に供給する。遅延回路３３４は、かかる加算信
号を上記遅延時間Ｄなる時間分だけ遅延させて上記加算
器３３２に供給する。加算器３３２は、上記データ分離
回路３３１から供給された誤差データと、遅延回路３３
４からの遅延出力と、係数乗算器３３５の乗算出力との
加算結果に桁上げがない場合には論理レベル"０"、桁上
げがある場合には論理レベル"1"のキャリアウト信号Ｃ
Ｏを発生して加算器３３３に供給する。加算器３３３
は、上記データ分離回路３３１から供給された表示デー
タに、上記キャリアウト信号ＣＯを加算したものを６ビ
ットの誤差拡散処理画素データＥＤとして出力する。
【００１７】以下に、かかる構成からなる誤差拡散処理
回路３３０の動作について説明する。例えば、図６に示
されるが如きＰＤＰ１０の画素Ｇ(j,k)に対応した誤差
拡散処理画素データＥＤを求める場合、先ず、かかる画
素Ｇ(j,k)の左横の画素Ｇ(j,k-1)、左斜め上の画素Ｇ(j
-1,k-1)、真上の画素Ｇ(j-1,k)、及び右斜め上の画素Ｇ
(j-1,k+1)各々に対応した各誤差データ、すなわち、 画素Ｇ(j,k-1)に対応した誤差データ：遅延加算信号Ａ
Ｄ１ 画素Ｇ(j-1,k+1)に対応した誤差データ：遅延加算信号
ＡＤ３ 画素Ｇ(j-1,k)に対応した誤差データ：遅延加算信号Ａ
Ｄ４ 画素Ｇ(j-1,k-1)に対応した誤差データ：遅延加算信号
ＡＤ５ 各々を、上述した如き所定の係数値Ｋ１〜Ｋ４をもって
重み付け加算する。次に、この加算結果に、上記輝度抑
制画素データＰＤＬの下位２ビット分、すなわち画素Ｇ
(j,k)に対応した誤差データを加算する。そして、かか
る加算によって得られた１ビット分のキャリアウト信号
ＣＯを輝度抑制画素データＰＤＬの上位６ビット分、す
なわち画素Ｇ(j,k)に対応した表示データに加算したも
のを誤差拡散処理画素データＥＤとして出力するのであ
る。
【００１８】このように、誤差拡散処理回路３３０で
は、輝度抑制画素データＰＤＬの上位６ビットを表示デ
ータ、下位２ビットを誤差データと捉え、周辺画素Ｇ
(j,k-1)、Ｇ(j-1,k+1)、Ｇ(j-1,k)、Ｇ(j-1,k-1)各々で
得られた上記誤差データを重み付け加算したものを上記
表示データに反映させて誤差拡散処理画素データＥＤを
得る。かかる動作により、原画素｛Ｇ(j,k)｝における
下位２ビット分の輝度が上記周辺画素により擬似的に表
現され、それ故に８ビットよりも少ないビット数、すな
わち６ビット分の表示データにて、８ビット分の画素デ
ータＰＤと同等の輝度階調表現が可能になるのである。
尚、この誤差拡散の係数値が各画素に対して一定に加算
されていると、誤差拡散パターンによるノイズが視覚的
に確認される場合があり画質を損なってしまう。そこ
で、後述するディザ係数の場合と同様に４つの画素各々
に割り当てるべき誤差拡散の係数Ｋ１〜Ｋ４を１フィー
ルド毎に変更するようにしても良い。
【００１９】図５に示されるディザ処理回路３５０は、
かかる誤差拡散処理回路３３０から供給された誤差拡散
処理画素データＥＤにディザ処理を施すことにより、６
ビットで表現し得る輝度階調数を維持しつつもビット数
を更に４ビットに減らした多階調化処理画素データＰＤ
Ｓを生成する。尚、かかるディザ処理では、隣接する複
数個の画素により１つの中間表示レベルを表現するもの
である。例えば、８ビットの画素データの内の上位６ビ
ットの画素データを用いて８ビット相当の階調表示を行
う場合、左右、上下に互いに隣接する４つの画素を１組
とし、この１組の各画素に対応した画素データ各々に、
互いに異なる係数値からなる４つのディザ係数ａ〜ｄを
夫々割り当てて加算する。かかるディザ処理によれば、
４画素で４つの異なる中間表示レベルの組み合わせが発
生することになる。よって、例え画素データのビット数
が６ビットであっても、表現出来る輝度階調レベルは４
倍、すなわち、８ビット相当の中間調表示が可能となる
のである。
【００２０】しかしながら、ディザ係数ａ〜ｄなるディ
ザパターンが各画素に対して一定に加算されていると、
このディザパターンによるノイズが視覚的に確認される
場合があり画質を損なってしまう。そこで、ディザ処理
回路３５０においては、４つの画素各々に割り当てるべ
き上記ディザ係数ａ〜ｄを１フィールド毎に変更するよ
うにしている。
【００２１】図７は、かかるディザ処理回路３５０の内
部構成を示す図である。図７において、ディザ係数発生
回路３５２は、互いに隣接する４つの画素毎に４つのデ
ィザ係数ａ、ｂ、ｃ、ｄを発生してこれらを順次加算器
３５１に供給する。例えば、図８に示されるように、第
ｊ行に対応した画素Ｇ(j,k)及び画素Ｇ(j,k+1)、第(ｊ
＋１)行に対応した画素Ｇ(j+1,k)及び画素Ｇ(j+1,k+1)
なる４つの画素各々に対応した４つのディザ係数ａ、
ｂ、ｃ、ｄを発生する。この際、ディザ係数発生回路３
５２は、これら４つの画素各々に割り当てるべき上記デ
ィザ係数ａ〜ｄを図８に示されるように１フィールド毎
に変更して行く。
【００２２】すなわち、最初の第１フィールドにおいて
は、 画素Ｇ(j,k) ：ディザ係数ａ 画素Ｇ(j,k+1) ：ディザ係数ｂ 画素Ｇ(j+1,k) ：ディザ係数ｃ 画素Ｇ(j+1,k+1)：ディザ係数ｄ 次の第２フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｂ 画素Ｇ(j,k+1) ：ディザ係数ａ 画素Ｇ(j+1,k) ：ディザ係数ｄ 画素Ｇ(j+1,k+1)：ディザ係数ｃ 次の第３フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｄ 画素Ｇ(j,k+1) ：ディザ係数ｃ 画素Ｇ(j+1,k) ：ディザ係数ｂ 画素Ｇ(j+1,k+1)：ディザ係数ａ そして、第４フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｃ 画素Ｇ(j,k+1) ：ディザ係数ｄ 画素Ｇ(j+1,k) ：ディザ係数ａ 画素Ｇ(j+1,k+1)：ディザ係数ｂ の如き割り当てにてディザ係数ａ〜ｄを発生し、この第
１フィールド〜第４フィールド各々での動作を繰り返し
実行する。すなわち、上記第４フィールドでのディザ係
数発生動作が終了したら、再び、上記第１フィールドの
動作に戻って、前述した動作を繰り返すのである。
【００２３】加算器３５１は、上記誤差拡散処理回路３
３０から供給されてくる上記画素Ｇ(j,k)、画素Ｇ(j,k+
1)、画素Ｇ(j+1,k)、及び画素Ｇ(j+1,k+1)各々に対応し
た誤差拡散処理画素データＥＤ各々に、上記ディザ係数
ａ〜ｄを夫々加算し、この際得られたディザ加算画素デ
ータを上位ビット抽出回路３５３に供給する。例えば、
図８に示される第１フィールドにおいては、画素Ｇ(j,
k)に対応した誤差拡散処理画素データＥＤ＋ディザ係数
ａ、画素Ｇ(j,k+1)に対応した誤差拡散処理画素データ
ＥＤ＋ディザ係数ｂ、画素Ｇ(j+1,k)に対応した誤差拡
散処理画素データＥＤ＋ディザ係数ｃ、画素Ｇ(j+1,k+
1)に対応した誤差拡散処理画素データＥＤ＋ディザ係数
ｄの各々をディザ加算画素データとして上位ビット抽出
回路３５３に順次供給して行くのである。
【００２４】上位ビット抽出回路３５３は、かかるディ
ザ加算画素データの上位４ビット分までを抽出し、これ
を多階調化処理画素データＰＤＳとして図３に示される
第２データ変換回路３４に供給する。第２データ変換回
路３４は、図９に示されるが如き変換テーブルに従っ
て、かかる多階調化処理画素データＰＤＳを第０〜第１
４ビットからなる駆動画素データＧＤに変換して、メモ
リ４に供給する。
【００２５】メモリ４は、駆動制御回路２から供給され
た書込信号に従って上記駆動画素データＧＤを順次書き
込む。ここで、１画面分、つまり第１行・第１列〜第ｎ
行・第ｍ列の各画素に対応した(ｎ×ｍ)個分の駆動画素
データＧＤ１１〜ＧＤｎｍの書き込みが終了すると、メ
モリ４は、以下の如き読み出し動作を行う。先ず、メモ
リ４は、駆動画素データＧＤ１１〜ＧＤｎｍ各々の第０
ビット目を初期化データビットＲＤＢ１１〜ＲＤＢｎｍ
と捉え、これらを１表示ライン分ずつ読み出してアドレ
スドライバ６に供給する。
【００２６】次に、メモリ４は、駆動画素データＧＤ
１１〜ＧＤｎｍ各々の第１ビット目を駆動画素データビ
ットＤＢ１１１〜ＤＢ１ｎｍと捉え、これらを１表示ラ
イン分ずつ読み出してアドレスドライバ６に供給する。
次に、メモリ４は、駆動画素データＧＤ１１〜ＧＤｎｍ
各々の第２ビット目を駆動画素データビットＤＢ２１１
〜ＤＢ２ｎｍと捉え、これらを１表示ライン分ずつ読み
出してアドレスドライバ６に供給する。次に、メモリ４
は、駆動画素データＧＤ１１〜ＧＤｎｍ各々の第３ビッ
ト目を駆動画素データビットＤＢ３１１〜ＤＢ３ｎｍと
捉え、これらを１表示ライン分ずつ読み出してアドレス
ドライバ６に供給する。以下、同様にして、メモリ４
は、駆動画素データＧＤ１１〜ＧＤｎｍ各々の第４ビッ
ト目〜第１４ビット目各々を駆動画素データビットＤＢ
３〜ＤＢ１４と捉え、夫々、１表示ライン分ずつ読み出
してアドレスドライバ６に供給する。
【００２７】駆動制御回路２は、図１０に示されるが如
き発光駆動フォーマットに従ってＰＤＰ１０を階調駆動
すべき各種タイミング信号を発生して、アドレスドライ
バ６、第１サスティンドライバ７及び第２サスティンド
ライバ８各々に供給する。尚、図１０に示される発光駆
動フォーマットでは、１フィールドの表示期間を１４個
のサブフィールドＳＦ１〜ＳＦ１４に分割し、各サブフ
ィールド内において画素データ書込行程Ｗc及び発光維
持行程Ｉcを夫々実行する。更に、先頭のサブフィール
ドＳＦ１においてのみで選択初期化行程ＳＲcを実行
し、最後尾のサブフィールドＳＦ１４においてのみで消
去行程Ｅを実行する。この際、図１０に示される発光駆
動フォーマットでは、各画素データ書込行程Ｗcでの画
素データの書込方法として、選択消去アドレス法を採用
している。
【００２８】図１１は、図１０に示される発光駆動フォ
ーマットに従ってアドレスドライバ６、第１サスティン
ドライバ７及び第２サスティンドライバ８各々がＰＤＰ
１０の列電極及び行電極対に印加する各種駆動パルス
と、その印加タイミングを示す図である。図１１におい
て、サブフィールドＳＦ１のみで実施される選択初期化
行程ＳＲcでは、アドレスドライバ６は、上記メモリ４
から読み出された初期化データビットＲＤＢ１１〜ＲＤ
Ｂｎｍ各々に応じたパルス電圧を有する初期化データパ
ルスを生成する。例えば、アドレスドライバ６は、上記
初期化データビットＲＤＢの論理レベルが"１"である場
合には高電圧、"０"である場合には低電圧(０ボルト)の
初期化データパルスを生成する。そして、アドレスドラ
イバ６は、かかる初期化データパルスを１表示ライン分
ずつグループ化した初期化データパルス群ＲＤＰ１〜Ｒ
ＤＰｎを、図１１に示されるように順次、ＰＤＰ１０の
列電極Ｄ１〜Ｄｍに印加して行く。更に、かかる選択初
期化行程ＳＲcでは、第２サスティンドライバ８が、上
記初期化データパルス群ＲＤＰ１〜ＲＤＰｎ各々の印加
タイミングと同一タイミングにて負極性の走査パルスＳ
ＰＷを発生し、これを図１１に示されるが如く行電極Ｙ
１〜Ｙｎへと順次印加して行く。
【００２９】この際、上記走査パルスＳＰＷが印加され
た表示ラインと、高電圧の初期化データパルスが印加さ
れた"列"との交差部の放電セルにのみ書込放電が生起さ
れ、その放電セルの放電空間内には荷電粒子が発生す
る。そして、かかる書込放電の終息後、その放電セル内
には壁電荷が形成され、この放電セルは"発光セル"の状
態に初期化される。一方、上記走査パルスＳＰＷが印加
されたものの低電圧の初期化データパルスが印加された
放電セルには上述のような書込放電は生起されない。よ
って、その放電セル内には上述した如き壁電荷が形成さ
れず、この放電セルは"非発光セル"状態のままである。
【００３０】そして、走査パルスＳＰＷが行電極Ｙｎに
印加された後、第２サスティンドライバ８は、図１１に
示されるが如き正極性のプライミングパルスＰＰＹを行
電極Ｙ１〜Ｙｎの各々に同時に印加する。その後、第１
サスティンドライバ７は、図１１に示されるが如き正極
性のプライミングパルスＰＰＸを行電極Ｘ１〜Ｘｎの各
々に同時に印加する。上記プライミングパルスＰＰＹ及
びプライミングパルスＰＰＸの印加により、壁電荷が残
留している放電セルのみで２回分のプライミング放電が
生起され、その放電終息後に再び壁電荷が形成される。
つまり、前述した如き書込放電の生起された放電セルに
対してのみにプライミング放電が生起され、上記書込放
電によって形成されたものの時間経過と共に減少してし
まった荷電粒子が再形成されるのである。
【００３１】ここで、上記書込放電が生起されるのか否
かは、図９に示される駆動画素データＧＤの第０ビット
の論理レベルに依存している。尚、かかる駆動画素デー
タＧＤの第０ビットは、図９に示されるように、多階調
化処理画素データＰＤＳが"００００"、すなわち輝度レ
ベル"０"を表す場合には論理レベル"０"となり、ＰＤＳ
が輝度レベル"０"以外の輝度を表す場合には、論理レベ
ル"１"となる。そして、駆動画素データＧＤの第０ビッ
トが論理レベル"１"である場合に限り上述した如き書込
放電を生起させ、第０ビットが論理レベル"０"である場
合には一切放電を起こさないのである。
【００３２】従って、上記選択初期化行程ＳＲcの実行
によれば、輝度レベル"０"以外の輝度を表す画素データ
に対応した放電セルの各々には上記書込放電に伴う壁電
荷が形成され、"発光セル"の状態に初期化される。一
方、輝度レベル"０"を表す画素データに対応した放電セ
ルの各々には放電が起こらないので上述した如き壁電荷
も形成されず、"非発光セル"の状態のままとなる。すな
わち、そもそも輝度レベル"０"の表示では放電セルを発
光させる必要は無いので、この放電セルに対しては、"
発光セル"の状態に初期化させる為の書込放電を生起さ
せないようにしたのである。
【００３３】次に、各サブフィールド内で実施される画
素データ書込行程Ｗcでは、アドレスドライバ６が、上
記メモリ４から供給された駆動画素データビットＤＢに
応じたパルス電圧を有する画素データパルスを生成す
る。例えば、アドレスドライバ６は、駆動画素データビ
ットＤＢの論理レベルが"１"である場合には高電圧の画
素データパルスを生成し、"０"である場合には低電圧
(０ボルト)の画素データパルスを生成する。そして、ア
ドレスドライバ６は、上記画素データパルスを１表示ラ
イン分毎にグループ化した画素データパルス群ＤＰを順
次、列電極Ｄ１〜Ｄ ｍに印加して行く。
【００３４】ここで、サブフィールドＳＦ１の画素デー
タ書込行程Ｗcでは、メモリ４からは、前述した如き駆
動画素データビットＤＢ１１１〜ＤＢ１ｎｍ各々が１表
示ライン分ずつ順次読み出される。従って、この間、ア
ドレスドライバ６は、かかる駆動画素データビットＤＢ
１１１〜ＤＢ１ｎｍに基づいて生成した１表示ライン分
毎の画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・
・、ＤＰｎを図１１に示されるように順次、列電極Ｄ１
〜Ｄｍに印加して行く。又、サブフィールドＳＦ２の画
素データ書込行程Ｗcでは、メモリ４からは、前述した
如き駆動画素データビットＤＢ２１１〜ＤＢ２ｎｍ各々
が１表示ライン分ずつ順次読み出される。従って、この
間、アドレスドライバ６は、かかる駆動画素データビッ
トＤＢ２１ １〜ＤＢ２ｎｍに基づいて生成した１表示ラ
イン分毎の画素データパルス群ＤＰ １、ＤＰ２、Ｄ
Ｐ３、・・・・、ＤＰｎを図１１に示されるように順次、列
電極Ｄ１〜Ｄｍに印加して行く。以下、同様にしてサブ
フィールドＳＦ３〜ＳＦ１４各々の画素データ書込行程
Ｗcにおいて、アドレスドライバ６は、メモリ４から読
み出された駆動画素データビットＤＢ３〜ＤＢ１４各々
に基づく１表示ライン分毎の画素データパルス群Ｄ
Ｐ１、ＤＰ２、ＤＰ３、・・・・、ＤＰｎを順次、列電極Ｄ
１〜Ｄｍに印加して行く。
【００３５】更に、上記画素データ書込行程Ｗcでは、
第２サスティンドライバ８が、上記画素データパルス群
ＤＰ１、ＤＰ２、・・・・、ＤＰｎ各々の印加タイミングと
同一タイミングにて負極性の走査パルスＳＰＤを発生す
る。そして、かかる走査パルスＳＰＤを図１１に示され
るように、行電極Ｘ１〜Ｘｎへと順次印加して行く。か
かる画素データ書込行程Ｗcにおいて、上記走査パルス
ＳＰＤが印加された表示ラインと、高電圧の画素データ
パルスが印加された"列"との交差部の放電セルにのみ放
電(選択消去放電)が生じる。かかる選択消去放電によ
り、その放電セル内に形成されていた壁電荷は消滅し、
この放電セルは"非発光セル"の状態に推移する。一方、
上記走査パルスＳＰＤが印加されたものの低電圧の画素
データパルスが印加された放電セルには上述のような選
択消去放電は生起されず、上記選択初期化行程ＳＲcに
て初期化された状態、つまり"発光セル"の状態が保持さ
れる。
【００３６】すなわち、画素データ書込行程Ｗcによれ
ば、入力映像信号に対応した各画素毎の画素データに応
じて各放電セルが"発光セル"あるいは"非発光セル"の状
態に設定される、いわゆる画素データの書込が為される
のである。次に、各サブフィールド内の発光維持行程Ｉ
cでは、第１サスティンドライバ７及び第２サスティン
ドライバ８各々が、図１１に示されるが如く行電極Ｘ１
〜Ｘｎ及びＹ１〜Ｙｎに対して交互に正極性の維持パル
スＩＰＸ及びＩＰＹを繰り返し印加する。この際、各発
光維持行程Ｉcにおいて印加すべき維持パルスＩＰの回
数は、各サブフィールドの階調輝度の重み付けに応じて
異なっている。例えば、サブフィールドＳＦ１での発光
実施回数(プライミングパルスＰＰＸ及びＰＰＹに基づ
く２回分＋ＳＦ１の発光維持行程Ｉcで印加する維持パ
ルスＩＰの数)を"１"とした場合、 ＳＦ１：１ ＳＦ２：３ ＳＦ３：５ ＳＦ４：８ ＳＦ５：１０ ＳＦ６：１３ ＳＦ７：１６ ＳＦ８：１９ ＳＦ９：２２ ＳＦ10：２５ ＳＦ11：２８ ＳＦ12：３２ ＳＦ13：３５ ＳＦ14：３９ である。
【００３７】かかる発光維持行程Ｉcの実行により、壁
電荷が残留したままとなっている放電セル、すなわち"
発光セル"のみが、上記維持パルスＩＰＸ及びＩＰＹが
印加される度に維持放電し、上記回数(期間)分だけその
維持放電に伴う発光を繰り返す。次に、１フィールド表
示期間中の最後尾のサブフィールドＳＦ１４のみで実施
される消去行程Ｅでは、第２サスティンドライバ８が、
図１１に示されるが如き消去パルスＥＰを行電極Ｙ１〜
Ｙｎに印加して全放電セルを一斉に消去放電せしめる。
これにより、各放電セル内に残留していた壁電荷は全て
消滅する。
【００３８】以上の如き動作により、ＰＤＰ１０の画面
上には、１フィールド表示期間内において上記サブフィ
ールドＳＦ各々の維持発光行程Ｉcで実施された発光の
合計回数に応じた表示輝度が現れる。尚、各サブフィー
ルドの発光維持行程Ｉcで上記維持放電を生起させるか
否かは、そのサブフィールド内の画素データ書込行程Ｗ
cにおいて選択消去放電を生起させるか否かにより決定
する。ここで、図９に示されるが如き駆動画素データＧ
Ｄのビットパターンによれば、同図中において黒丸にて
示されるように、１フィールド表示期間中における多く
とも１つのサブフィールドの画素データ書込行程Ｗcに
おいてのみで選択消去放電が生起される。よって、先頭
サブフィールドＳＦ１の選択初期化行程ＳＲcにて形成
された壁電荷は上記選択消去放電が生起されるまでの間
残留して各放電セルは"発光セル"の状態を維持する。従
って、その間に存在するサブフィールド各々(白丸にて
示す)の発光維持行程Ｉc各々において連続して発光が生
じることになる。この際、図９に示されるように、上記
選択消去放電によって一旦、非発光状態に推移した放電
セルは、その１フィールド内において再び"発光セル"の
状態に推移することはない。よって、図１に示されるが
如き、１フィールド表示期間内において放電セルが発光
状態にある期間と、非発光状態にある期間とが反転する
ような発光パターンは存在しないので、偽輪郭の発生が
抑制されるようになる。
【００３９】図９に示されるが如き１５系統のビットパ
ターンを取り得る駆動画素データＧＤを用いて、図１０
及び図１１に示されるが如き階調駆動を実施すれば、各
ビットパターンに応じた１５系統の発光駆動が為され、 ｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝ なる１５階調分の中間表示輝度が得られる。
【００４０】一方、Ａ／Ｄ変換器３にて得られた画素デ
ータＰＤは、８ビット、すなわち、２５６段階の中間調
を表現し得るものである。そこで、上記１５階調の階調
駆動によっても擬似的に２５６段階の中間調表示を実現
させるべく、図３に示される多階調化処理回路３３によ
って多階調化処理を実施しているのである。更に、本発
明では、選択初期化行程ＳＲcにおいて、輝度レベル"
０"の表示、つまり黒表示を担う放電セルに対してはそ
の初期化の為の書込放電を生起させないようにしてい
る。よって、この黒表示を担う放電セルでは一切、放電
発光が生じないので、黒表示に対するコントラストが向
上する。
【００４１】尚、上記実施例においては、先頭のサブフ
ィールドＳＦ１において、画素データ書込行程Ｗcを実
行するようにしている。しかしながら、輝度レベル"０"
以外の輝度レベルを担う放電セルは、必ずサブフィール
ドＳＦ１の発光維持行程Ｉcにおいて発光させることに
なるので、サブフィールドＳＦ１の画素データ書込行程
Ｗcをわざわざ実施する必要はない。
【００４２】図１２は、かかる点に鑑みて為された発光
駆動フォーマットを示す図である。又、図１３は、この
発光駆動フォーマットに従ってアドレスドライバ６、第
１サスティンドライバ７及び第２サスティンドライバ８
各々がＰＤＰ１０の列電極及び行電極対に印加する各種
駆動パルスと、その印加タイミングを示す図である。図
１２に示される発光駆動フォーマットでは、各サブフィ
ールド内において発光維持行程Ｉcを実行し、先頭のサ
ブフィールドＳＦ１を除く他のサブフィールドの各々に
おいて画素データ書込行程Ｗcを実行する。そして、先
頭のサブフィールドＳＦ１においてのみで選択初期化行
程ＳＲc'を実行し、最後尾のサブフィールドＳＦ１４に
おいてのみで消去行程Ｅを実行する。
【００４３】尚、図１２及び図１３に示される階調駆動
では、サブフィールドＳＦ１を除く他のサブフィールド
ＳＦ２〜ＳＦ１４各々での動作は、図１０及び図１１に
示されるものと同一である。よって、以下にサブフィー
ルドＳＦ１内での動作のみ説明する。図１３に示される
ように、選択初期化行程ＳＲc'では、アドレスドライバ
６が、上記メモリ４から読み出された初期化データビッ
トＲＤＢ１１〜ＲＤＢｎｍ各々に応じたパルス電圧を有
する初期化データパルスを生成する。この際、前述した
ように、初期化データビットＲＤＢとは、図９に示され
る駆動画素データＧＤの第０ビット目の論理レベルを示
すものである。例えば、アドレスドライバ６は、上記初
期化データビットＲＤＢの論理レベルが"１"である場合
には高電圧、"０"である場合には低電圧(０ボルト)の初
期化データパルスを生成する。そして、アドレスドライ
バ６は、かかる初期化データパルスを１表示ライン分ず
つグループ化した初期化データパルス群ＲＤＰ１〜ＲＤ
Ｐｎを、図１３に示されるように順次、ＰＤＰ１０の列
電極Ｄ１〜Ｄｍに印加して行く。更に、かかる選択初期
化行程ＳＲc'では、第２サスティンドライバ８が、上記
初期化データパルス群ＲＤＰ１〜ＲＤＰｎ各々の印加タ
イミングと同一タイミングにて負極性の走査パルスＳＰ
Ｗを発生し、これを行電極Ｙ１〜Ｙｎへと順次印加して
行く。
【００４４】この際、上記走査パルスＳＰＷが印加され
た表示ラインと、高電圧の初期化データパルスが印加さ
れた"列"との交差部の放電セルにのみ書込放電が生起さ
れ、その放電セルの放電空間内には荷電粒子が発生す
る。そして、かかる書込放電の終息後、その放電セル内
には壁電荷が形成され、この放電セルは"発光セル"の状
態に初期化される。一方、上記走査パルスＳＰＷが印加
されたものの低電圧の初期化データパルスが印加された
放電セルには上述のような書込放電は生起されない。よ
って、その放電セル内には上述した如き壁電荷が形成さ
れず、この放電セルは"非発光セル"状態のままである。
【００４５】ここで、上記書込放電が生起されるのか否
かは、図９に示される駆動画素データＧＤの第０ビット
の論理レベルに依存している。尚、かかる駆動画素デー
タＧＤの第０ビットは、図９に示されるように、多階調
化処理画素データＰＤＳが"００００"、すなわち輝度レ
ベル"０"を表す場合には論理レベル"０"となり、ＰＤＳ
が輝度レベル"０"以外の輝度を表す場合には、論理レベ
ル"１"となる。そして、駆動画素データＧＤの第０ビッ
トが論理レベル"１"である場合に限り上述した如き書込
放電を生起させ、第０ビットが論理レベル"０"である場
合には一切放電を起こさないのである。
【００４６】従って、上記選択初期化行程ＳＲc'の実行
によれば、輝度レベル"０"以外の輝度を表す画素データ
に対応した放電セルの各々には上記書込放電に伴う壁電
荷が形成されて、"発光セル"の状態に初期化される。一
方、輝度レベル"０"を表す画素データに対応した放電セ
ルの各々には放電が起こらないので上述した如き壁電荷
も形成されず、"非発光セル"の状態のままとなる。すな
わち、輝度レベルが"０"となる黒表示では放電セルを発
光させる必要は無いので、この放電セルに対しては、"
発光セル"の状態に初期化させる為の書込放電を生起さ
せないようにしたのである。
【００４７】上記選択初期化行程ＳＲc'の実行後、サブ
フィールドＳＦ１では画素データ書込行程Ｗcを実行せ
ずに直ちに発光維持行程Ｉcを実行する。尚、画素デー
タ書込行程Ｗcを実行しないので、図９に示される駆動
画素データＧＤの第１ビット目は使用しない。サブフィ
ールドＳＦ１での発光維持行程Ｉcによれば、上記選択
初期化行程ＳＲc'において"発光セル"の状態に初期化さ
れた放電セルのみが、図１３に示されるが如き上記維持
パルスＩＰＸ及びＩＰＹが交互に印加される度に維持放
電してそれに伴う発光を繰り返す。
【００４８】このように、図１２及び図１３に示される
階調駆動におけるサブフィールドＳＦ１では、選択初期
化行程ＳＲc'の後、画素データ書込行程Ｗcを実行せず
に発光維持行程Ｉcに移行するので、図１０及び図１１
に示される駆動に比してサブフィールドＳＦ１の実行に
費やされる時間が短縮される。従って、その時間短縮分
だけ、サブフィールドＳＦ１〜ＳＦ１４各々の発光維持
行程Ｉcで実施すべき発光回数を増加すれば高輝度表示
が為されるようになる。又、上記時間短縮分だけ、１フ
ィールド表示期間内でのサブフィールド数を増やせば輝
度階調数も増加するので、画像の表示品質を高めること
が可能となるのである。
【００４９】尚、上記実施例に示される階調駆動では、
低輝度レベルの画像に対応した映像信号が連続して供給
された場合には維持放電の実施回数も減るので、各放電
セル内のプライミング効果が低くなって放電が良好に生
起されにくくなる。つまり、選択初期化行程ＳＲc(ＳＲ
c')での選択書込放電、及び画素データ書込行程Ｗcでの
選択消去放電が不安定になるのである。
【００５０】そこで、所定数のフィールド毎に、上記選
択初期化行程ＳＲc(ＳＲc')の直前にプライミング放電
を生起させるプライミング行程を設けることにより、選
択初期化行程ＳＲc(ＳＲc')における選択書込放電を確
実に生起させるようにする。この際、上記プライミング
放電は、例えば図１１に示されるが如き正極性のプライ
ミングパルスＰＰを行電極に印加することにより生起さ
せる。
【００５１】又、サブフィールド各々の内のいずれか１
のサブフィールドでの画素データ書込行程Ｗcにて選択
消去放電の対象となった放電セルを、その次のサブフィ
ールドの画素データ書込行程Ｗcにおいて再び選択消去
放電の対象とすることにより、画素データ書込動作を確
実にするようにしても良い。この際、第２データ変換回
路３４では図１４に示されるデータ変換テーブルを採用
する。従って、このデータ変換テーブルに基づいて変換
された駆動画素データＧＤによれば、図１４中の黒丸に
示されるように、互いに連続した２つのサブフィールド
各々の画素データ書込行程Ｗｃにて、連続して選択消去
放電が実施されるのである。かかる動作によれば、例
え、１回目の選択消去放電で放電セル内の壁電荷を正常
に消去させることが出来なくても、２回目の選択消去放
電により壁電荷の消去が為されるようになるので、画素
データ書込動作が確実に為される。
【００５２】
【発明の効果】以上詳述した如く、本発明においては、
先頭のサブフィールドにおいてのみで、プラズマディス
プレイパネルの放電セル各々の内で輝度レベル０の表示
を担う放電セルを除く他の放電セルのみを選択的に書込
放電せしめてこれらを発光セルの状態に初期化する。そ
して、先頭サブフィールドを除く他のサブフィールド各
々の内のいずれか１のサブフィールドにおいてのみで上
記発光セルの状態にある放電セルを画素データに応じて
選択的に消去放電せしめて非発光セルの状態に推移せし
める。更に、各サブフィールドにおいて上記発光セルの
状態にある放電セルのみをそのサブフィールドの重み付
けに対応して割り当てた発光回数だけ発光せしめる。
【００５３】よって、１フィールドの表示期間内におい
て放電セルが発光状態にある期間と、非発光状態にある
期間とが反転するような発光パターンが存在しないの
で、偽輪郭の発生が抑制されるようになる。更に、本発
明においては、輝度レベル０の表示(黒表示)を担うこと
になる放電セルに対しては、初期化、つまり壁電荷の形
成を行わない。従って、本発明によれば、黒表示を担う
ことになる放電セルでは、壁電荷を形成させる為の放電
(発光を伴う)が一切為されないので、黒表示でのコント
ラストが向上するのである。
【図面の簡単な説明】
【図１】サブフィールド法に基づく従来の輝度階調動作
を説明する為の図である。
【図２】本発明による駆動方法に従ってプラズマディス
プレイパネルを駆動するプラズマディスプレイ装置の概
略構成を示す図である。
【図３】データ変換回路３０の内部構成を示す図であ
る。
【図４】第１データ変換回路３２によるデータ変換特性
を示す図である。
【図５】多階調処理回路３３の内部構成を示す図であ
る。
【図６】誤差拡散処理回路３３０の動作を説明する為の
図である。
【図７】ディザ処理回路３５０の内部構成を示す図であ
る。
【図８】ディザ処理回路３５０の動作を説明する為の図
である。
【図９】第２データ変換回路３４におけるデータ変換テ
ーブルと、１フィールド表示期間内での発光駆動パター
ンとを示す図である。
【図１０】本発明による駆動方法に基づく発光駆動フォ
ーマットの一例を示す図である。
【図１１】図１０に示される発光駆動フォーマットに従
ってＰＤＰ１０に印加される各種駆動パルスと、その印
加タイミングを示す図である。
【図１２】本発明による駆動方法に基づく発光駆動フォ
ーマットの他の一例を示す図である。
【図１３】図１２に示される発光駆動フォーマットに従
ってＰＤＰ１０に印加される各種駆動パルスと、その印
加タイミングを示す図である。
【図１４】画素データ書込動作を確実にする際に第２デ
ータ変換回路３４で採用するデータ変換テーブルと、１
フィールド表示期間内での発光駆動パターンとを示す図
である。
【主要部分の符号の説明】
２ 駆動制御回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ １０ ＰＤＰ ３０ データ変換回路 ３２ 第１データ変換回路 ３３ 多階調化処理回路 ３４ 第２データ変換回路
フロントページの続き (72)発明者 本田 広史 山梨県中巨摩郡田富町西花輪2680番地 パ イオニア株式会社内 Ｆターム(参考） 5C080 AA05 BB05 DD01 DD30 EE19 EE29 FF12 GG12 JJ02 JJ04 JJ05

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 表示ラインに対応した複数の行電極と前
    記行電極に交叉して配列された複数の列電極との交差部
    に画素を担う放電セルを形成しているプラズマディスプ
    レイパネルを映像信号に応じて階調駆動するプラズマデ
    ィスプレイパネルの駆動方法であって、 前記映像信号における１フィールドの表示期間を複数の
    サブフィールドに分割した際の先頭サブフィールドにお
    いてのみで、前記放電セル各々の内で輝度レベル０の表
    示を担う放電セルを除く他の放電セルのみを選択的に書
    込放電せしめてこれらを発光セルの状態に初期化し、 前記先頭サブフィールドを除く他のサブフィールド各々
    の内のいずれか１のサブフィールドにおいてのみで前記
    発光セルの状態にある前記放電セルを前記映像信号に対
    応した画素データに応じて選択的に消去放電せしめて非
    発光セルの状態に推移せしめ、 前記サブフィールドの各々において、前記発光セルの状
    態にある前記放電セルのみを前記サブフィールド各々の
    重み付けに対応して割り当てた発光回数だけ発光せしめ
    ることを特徴とするプラズマディスプレイパネルの駆動
    方法。
  2. 【請求項２】 前記書込放電の直後に前記発光セルの状
    態にある放電セルの各々に対してプライミング放電を生
    起せしめることを特徴とする請求項１記載のプラズマデ
    ィスプレイパネルの駆動方法。
  3. 【請求項３】 複数の前記フィールド毎に、全ての前記
    放電セルに対してプライミング放電を生起せしめること
    を特徴とする請求項１記載のプラズマディスプレイパネ
    ルの駆動方法。
JP2000127727A 2000-04-27 2000-04-27 プラズマディスプレイパネルの駆動方法 Expired - Fee Related JP3738890B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000127727A JP3738890B2 (ja) 2000-04-27 2000-04-27 プラズマディスプレイパネルの駆動方法
US09/842,208 US6642911B2 (en) 2000-04-27 2001-04-26 Plasma display panel driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000127727A JP3738890B2 (ja) 2000-04-27 2000-04-27 プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2001312244A true JP2001312244A (ja) 2001-11-09
JP3738890B2 JP3738890B2 (ja) 2006-01-25

Family

ID=18637271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000127727A Expired - Fee Related JP3738890B2 (ja) 2000-04-27 2000-04-27 プラズマディスプレイパネルの駆動方法

Country Status (2)

Country Link
US (1) US6642911B2 (ja)
JP (1) JP3738890B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006577A (ko) * 2002-07-12 2004-01-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1335341A3 (en) * 2002-01-16 2004-06-30 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
US6897836B2 (en) 2002-02-01 2005-05-24 Pioneer Corporation Method for driving a display panel
US6940521B2 (en) 2002-12-24 2005-09-06 Pioneer Corporation Gray scale processing system and display device
JP2005266709A (ja) * 2004-03-22 2005-09-29 Pioneer Electronic Corp 表示パネルの駆動方法
US7006058B2 (en) 2002-01-15 2006-02-28 Pioneer Corporation Method of driving a plasma display panel
JP2006195051A (ja) * 2005-01-12 2006-07-27 Pioneer Electronic Corp プラズマディスプレイ装置
KR100720881B1 (ko) 2004-05-17 2007-05-22 파이오니아 가부시키가이샤 플라즈마 표시장치 및 플라즈마 표시패널의 구동방법
JP2007286178A (ja) * 2006-04-13 2007-11-01 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
US7391392B2 (en) 2004-03-08 2008-06-24 Pioneer Corporation Method and device for driving display panel unit
EP1968035A2 (en) 2007-03-02 2008-09-10 Pioneer Corporation Drive method of plasma display panel
EP1968036A2 (en) 2007-03-06 2008-09-10 Pioneer Corporation Method of driving plasma display panel

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4410997B2 (ja) * 2003-02-20 2010-02-10 パナソニック株式会社 表示パネルの駆動装置
JP4381043B2 (ja) * 2003-06-23 2009-12-09 パナソニック株式会社 表示パネルの駆動装置
JP2005024912A (ja) * 2003-07-02 2005-01-27 Pioneer Electronic Corp 表示パネルの駆動装置
US20060066549A1 (en) * 2004-09-24 2006-03-30 Sony Corporation Flat display apparatus and driving method for flat display apparatus
KR100634688B1 (ko) * 2005-01-13 2006-10-16 엘지전자 주식회사 노이즈 패턴을 이용한 에러 확산 장치 및 방법
KR20070062360A (ko) * 2005-12-12 2007-06-15 엘지전자 주식회사 플라즈마 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307561A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP4016493B2 (ja) * 1998-08-05 2007-12-05 三菱電機株式会社 ディスプレイ装置及びその多階調化回路
JP3576036B2 (ja) * 1999-01-22 2004-10-13 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3741416B2 (ja) * 2000-04-11 2006-02-01 パイオニア株式会社 ディスプレイパネルの駆動方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006058B2 (en) 2002-01-15 2006-02-28 Pioneer Corporation Method of driving a plasma display panel
EP1335341A3 (en) * 2002-01-16 2004-06-30 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
US6897836B2 (en) 2002-02-01 2005-05-24 Pioneer Corporation Method for driving a display panel
KR20040006577A (ko) * 2002-07-12 2004-01-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US6940521B2 (en) 2002-12-24 2005-09-06 Pioneer Corporation Gray scale processing system and display device
US7391392B2 (en) 2004-03-08 2008-06-24 Pioneer Corporation Method and device for driving display panel unit
JP2005266709A (ja) * 2004-03-22 2005-09-29 Pioneer Electronic Corp 表示パネルの駆動方法
KR100720881B1 (ko) 2004-05-17 2007-05-22 파이오니아 가부시키가이샤 플라즈마 표시장치 및 플라즈마 표시패널의 구동방법
JP2006195051A (ja) * 2005-01-12 2006-07-27 Pioneer Electronic Corp プラズマディスプレイ装置
JP2007286178A (ja) * 2006-04-13 2007-11-01 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
US7696957B2 (en) 2006-04-13 2010-04-13 Panasonic Corporation Driving method of plasma display panel
EP1968035A2 (en) 2007-03-02 2008-09-10 Pioneer Corporation Drive method of plasma display panel
US8203507B2 (en) 2007-03-02 2012-06-19 Panasonic Corporation Drive method of plasma display panel
EP1968036A2 (en) 2007-03-06 2008-09-10 Pioneer Corporation Method of driving plasma display panel

Also Published As

Publication number Publication date
US6642911B2 (en) 2003-11-04
JP3738890B2 (ja) 2006-01-25
US20020018030A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
JP3730826B2 (ja) プラズマディスプレイパネルの駆動方法
JP3789052B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000242229A (ja) プラズマディスプレイパネルの駆動方法
JP3738890B2 (ja) プラズマディスプレイパネルの駆動方法
JP2002023693A (ja) プラズマディスプレイパネルの駆動方法
JP4253422B2 (ja) プラズマディスプレイパネルの駆動方法
JP3736672B2 (ja) プラズマディスプレイパネルの駆動方法
JP3961171B2 (ja) ディスプレイ装置の多階調処理回路
JP2000231362A (ja) プラズマディスプレイパネルの駆動方法
JP3761132B2 (ja) ディスプレイパネルの駆動方法
JP3578323B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001056665A (ja) プラズマディスプレイパネルの駆動方法
JP4703892B2 (ja) ディスプレイパネルの駆動方法
JP3644838B2 (ja) プラズマディスプレイパネルの駆動方法
JP4071382B2 (ja) プラズマディスプレイパネルの駆動方法
JP3734244B2 (ja) ディスプレイパネルの駆動方法
JP3578322B2 (ja) プラズマディスプレイパネルの駆動方法
JP2005004148A (ja) 表示パネルの駆動方法
JP2003076319A (ja) プラズマディスプレイパネルの駆動方法
JP4731738B2 (ja) 表示装置
JP3868461B2 (ja) プラズマディスプレイパネルの駆動方法
JP4828994B2 (ja) プラズマディスプレイパネルの駆動方法
JP3868462B2 (ja) プラズマディスプレイパネルの駆動方法
JP3868457B2 (ja) ディスプレイパネルの駆動方法
JP3905104B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees