JP2001308750A - ディジタル光信号を回復するための方法および帰還決定回路 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル光信号を回復するための方法およ
び帰還決定回路を提供する。 【解決手段】 電気信号が帰還等化器を通過し、等化器
の設定パラメータがアナログ制御される。決定素子しき
い値の高速調整を容易にする擬似誤差モニタも設けられ
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、独立請求項のプリ
アンブルに記載の、乱されたディジタル光信号を回復す
るための方法および帰還決定回路に関する。

【０００２】

【従来の技術】従来技術は、著しく乱されたディジタル
光信号を回復するための方法および帰還等化器（ＤＦ
Ｅ：決定帰還等化器）を開示している。例えば、出版物
「Equalization of Bit Distortion Induced by Polari
sation Mode Dispersion」（H. Bulow, NOC 97, Antwer
p 1997年, p.65-72）に、等化器を用いた分散補償につ
いて、いくつかの可能性が示されている。図１は、従来
技術で知られている等化器を示したものである。伝送さ
れる乱された光信号は、光−電気変換器で、乱された電
気信号１に変換される。乱された信号は、しきい値決定
素子２に印加され、しきい値決定素子２の出力部から、
決定された信号１１が遅延素子６を介して帰還される。
この遅延帰還信号は、乗算器でパラメータＢ１が掛け合
わされた後、加算器に供給される。従来技術では、パラ
メータＢ１を得るために、アナログ制御プロセスを使用
している。しきい値決定素子２の前の入力端と、しきい
値決定素子２の後の出力端との両方において、信号がタ
ップされる。この２つの信号を減算すると、誤差信号１
０が得られる。この誤差信号１０に決定された信号１１
を掛け合わせると、パラメータＢ１が得られる。この種
のアナログ制御プロセスは、光信号の変化に敏速に反応
する。この種の制御回路は、伝送リンクの環境および分
散の影響による妨害に、極めて速やかに適合する。例え
ば、「Zero-Forcing Decision-Feedback Equalizer for
Packet Data Transmission」（ＩＣＣ会報pp.1762-176
6, Geneva, 1993年5月）の中で、Ｇ．ＫＡＷＡＳ ＫＡ
ＬＥＨが記述しているように、ゼロ強制アルゴリズムを
使用することは有利である。

【０００３】しかし、現在利用可能な半導体回路を基礎
として、図１から分かるＤＦＥには、データ転送速度１
０ギガビット／秒を超える処理能力はない。このような
高データ転送速度では、帰還ループ内の信号の伝搬時間
の差が重要になり、そのため、従来技術では代替決定回
路が使用されている。

【０００４】

【発明が解決しようとする課題】例えば、ドイツＯＳ
ＤＥ １９７ ４７ ２４９に、並列しきい値決定素子
を用いた回路が記述されている。総合データ転送速度を
並列データストリームに分割することにより、決定回路
における時間の問題を低減している。図２に示すような
回路が、例として示されている。図２では、入力信号が
複数の決定素子２の間に分散されている。決定素子はそ
れぞれ、しきい値入力Ｕ１〜Ｕｎを有している。上記し
きい値入力は、ディジタルプロセッサ１２によって外部
制御されている。決定素子の出力は、論理ユニット５に
接続されたマルチプレクサ４に接続されている。論理ユ
ニット５は、マルチプレクサを接続するために、遅延論
理段６の個別フリップフロップ７の出力を評価してい
る。この種の構造の決定回路は、高データ転送速度時に
おける伝搬時間の問題を解決しているが、この決定回路
には、乱された入力信号１と帰還信号との間に、誤差信
号１０発生用として利用できる差がない。

【０００５】

【課題を解決するための手段】したがって本発明の目的
は、並列に接続されたしきい値決定素子を備えた決定回
路の使用を可能にし、かつ、設定パラメータをアナログ
制御する利点を同時に組み合わせることができる回路を
提供することである。

【０００６】本発明による、著しく乱されたディジタル
光信号を回復するための方法は、ＤＦＥ内のしきい値決
定素子の並列接続速度が、アナログ制御回路による被制
御変数の単純かつ迅速な適合と組み合わされる利点を有
している。さらに、等化器内のしきい値決定素子に対す
る、信号品質に基づく評価および調整を容易にする、擬
似誤差モニタを統合していることも利点である。また、
本発明による帰還等化器も、パラメータを決定するため
のアナログ制御を容易にする合成分散信号を発生する利
点を有している。擬似誤差モニタの統合により等化器が
改良され、それにより、擬似誤差の解析に基づく決定し
きい値の調整が可能になり、かつ、一般の伝送リンク環
境に適合させることができる。

【０００７】図３に本発明の例示的実施形態を示し、そ
の詳細説明を以下に記述する。

【０００８】

【発明の実施の形態】図３は、本発明による等化器の主
構成要素を示したものである。乱された光信号１がＤＦ
Ｅ７に印加されている。この例示的実施形態では、２つ
のしきい値決定素子を備えたＤＦＥが使用されており、
２つの設定パラメータが必要である。ＤＦＥ７の出力が
信号１１を供給し、その信号１１に基づいて決定が実行
されている。破線枠で示す部分がアナログ制御段１５で
ある。アナログ制御段１５は、その入力端で、設定パラ
メータＢ１および１−Ｂ１をＤＦＥ７に供給している。
アナログ制御を実行するために、本発明による回路に
は、従来技術で図１に関して記述したように、加算器Ａ
２、乗算器Ｍ３、加算器Ａ３、乗算器Ｍ４および加算器
Ａ４が使用されている。合成分散信号９および乱された
信号１が、加算器Ａ２の入力になっている。合成分散信
号９は、決定された信号１１、帰還設定パラメータＢ１
および１−Ｂ１をタッピングすることによって発生され
る。第１のパラメータＢ１は、乗算器Ｍ１で決定された
信号１１が掛け合わされ、第２のパラメータ１−Ｂ１も
同様に、第２の乗算器Ｍ２で決定された信号１１が掛け
合わされる。乗算器Ｍ２で掛け合わされた信号は、遅延
素子Ｖ１で１ビットだけ遅延される。乗算器Ｍ１の結果
および乗算器Ｍ２の遅延信号の結果が、加算器Ａ１で加
算される。この手順により、決定された信号、信号を基
礎とした分散の影響推定、および入力信号のエコー振幅
に基づいた合成分散信号９を得ている。加算器Ａ２で、
乱された信号１が、合成分散信号９から減算され、その
減算結果が誤差信号１０である。加算器Ａ２の出力は、
乗算器Ｍ３およびＭ４に接続されている。誤差信号に、
乗算器Ｍ３で決定された信号が掛け合わされ、その乗算
結果が加算器Ａ３に印加される。加算器Ａ３は、ＤＦＥ
７に帰還する設定パラメータＢ１を決定している。第２
の設定パラメータ１−Ｂ１は、誤差信号１０と、１ビッ
トだけ遅延された決定された信号１１とを掛け合わせる
ことによって発生される。乗算器Ｍ４の結果は、ここで
も加算器Ａ４に供給され、加算器Ａ４がパラメータ１−
Ｂ１を決定している。加算器Ａ３およびＡ４の出力がそ
れぞれゼロのとき、この回路の最適条件が達成される。

【０００９】図４は、ＤＦＥ７およびアナログ制御段１
５を備える図３の回路を、別の方法で描写したものであ
る。乱された信号１および合成分散信号９を用いた結果
として生じる誤差信号１０が、線形等化器１６を動作さ
せる働きをしている。

【００１０】例えば図４の組合せに使用することができ
る線形等化器の詳細説明については、ドイツ特許出願Ｄ
Ｅ １９９３６２５４．８を参照されたい。信号成分
を、乗算器、遅延素子および加算と相関させる原理が説
明されている。

【００１１】アナログ制御段１５の回路には、パラメー
タＢ１の導出部分のみが示され、パラメータ１−Ｂ１の
導出部分は示されていない。パラメータ１−Ｂ１は、図
３と同様の手順で導出される。

【００１２】他の実施形態には、線形等化器１６を組み
合わせることにより、第２のパラメータ１−Ｂ１を、図
３に示すような方法で決定する必要がない利点がある。
線形等化器を用いることにより、信号振幅が完璧に１に
標準化される。この方法によれば、第２のパラメータ１
−Ｂ１を、減算するだけで簡単に決定することができ
る。信号の振幅が１に標準化される限り、この線形フィ
ルタを精密な構造にする必要はなく、したがってアナロ
グ制御段を、より単純に構成することができる。

【００１３】図５は、「アナログ」制御を備えた等化器
の構造を示したもので、擬似誤差モニタが拡張されてい
る。乱された光信号である信号Ｐ１は、線形等化器に従
い、決定された信号である信号Ｐ２が、モニタ１７の入
力信号として機能している。モニタ決定素子１８内で、
可変しきい値Ｕ_ｍを用いて、乱された信号に対する決定
がなされている。この決定の結果を排他的論理和回路１
９で、決定された信号Ｐ２と比較し、擬似誤差信号２１
を得ている。擬似誤差信号２１は、論理回路２０で解析
され、等化器の決定素子しきい値Ｕ_ｔｈを適合させてい
る。論理回路２０はさらに、信号回復品質の標準とし
て、アイの開きの品質を決定している。

【００１４】この種の擬似誤差モニタを、他の構成の等
化器に使用することも可能である。

【図面の簡単な説明】

【図１】従来技術によるアナログ帰還回路を示す図であ
る。

【図２】従来技術による並列決定回路を示す図である。

【図３】本発明による等化器の一例示的実施形態を示す
図である。

【図４】線形等化器との組合せを示す図である。

【図５】擬似誤差モニタを備えた等化器を示す図であ
る。

【符号の説明】

Ａ１、Ａ２、Ａ３、Ａ４ 加算器 Ｂ１、１−Ｂ１ 設定パラメータ ＤＦＥ 決定帰還等化器 Ｍ１、Ｍ２、Ｍ３、Ｍ４ 乗算器 Ｖ１、Ｖ２ 遅延素子 １ 乱された信号 ２ しきい値決定素子 ４ マルチプレクサ ５ 論理ユニット ６ 遅延素子 ７ 帰還決定回路 ８ タッピング ９ 合成分散信号 １０ 誤差信号 １１ 決定された信号 １２ ディジタルプロセッサ １５ アナログ制御段 １６ 線形等化器 １７ 擬似誤差モニタ １８ モニタ決定素子 １９ 排他的論理和回路 ２０ 論理回路 ２１ 擬似誤差信号

Claims (8)

【特許請求の範囲】
1. 【請求項１】 乱されたディジタル光信号を回復するた
   めの方法であって、 乱された信号（１）が、光−電気変換され、 電気に変換された乱された信号が、並列に接続された少
   なくとも２つのしきい値決定素子（２）を備えた帰還決
   定回路（７）を通過し、 決定された信号（１１）および推定された分散が、合成
   分散信号（９）を合成するための基礎として使用され、 乱された信号（１）および合成分散信号（９）が、誤差
   信号（１０）を発生するために使用され、 誤差信号（１０）が、しきい値決定素子（２）を設定す
   るための設定パラメータ（Ｂ１、１−Ｂ１）を導出する
   ために使用される、乱されたディジタル光信号を回復す
   るための方法。
2. 【請求項２】 アナログ制御段（１５）が、アナログ手
   順に従って誤差信号（１０）を決定することを特徴とす
   る請求項１に記載の方法。
3. 【請求項３】 アナログ制御段（１５）が、ゼロ強制ア
   ルゴリズムを使用して動作することを特徴とする請求項
   １に記載の方法。
4. 【請求項４】 擬似誤差モニタ（１７）が、乱された光
   信号（１）を前記決定された信号と比較し、該比較から
   擬似誤差を決定することを特徴とする請求項１に記載の
   方法。
5. 【請求項５】 電気信号に再変換される光伝送データの
   ための入力部と、並列に接続された少なくとも２つのし
   きい値決定素子（２）と、しきい値決定素子（２）の設
   定パラメータ（Ｂ１、１−Ｂ１）を決定するためのアナ
   ログ制御段（１５）とを有する帰還決定回路（７）であ
   って、 乱された信号（１）および決定された信号（１１）を導
   出するためのタッピング（８）が設けられており、アナ
   ログ制御段（１５）が、合成分散信号（９）を決定する
   ための回路（Ｍ１、Ｍ２、Ｖ１）を含んでおり、合成分
   散信号（９）および乱された信号（１）が、誤差信号
   （１０）を決定するための回路（Ａ２）と、少なくとも
   ２つの設定パラメータ（Ｂ１、１−Ｂ１）を決定するた
   めの回路（Ｍ３、Ａ３、Ｍ４、Ａ４）とに供給されるこ
   とを特徴とする帰還決定回路。
6. 【請求項６】 アナログ制御段（１５）をもつ帰還決定
   回路（７）が、線形等化器（１６）に接続されているこ
   とを特徴とする、請求項５に記載のアナログ制御段（１
   ５）を有する帰還決定回路（７）。
7. 【請求項７】 前記線形等化器（１６）が、信号の振幅
   を１に標準化し、前記アナログ制御段（１５）が、パラ
   メータＢ１の導出まで縮小されることを特徴とする請求
   項６に記載の帰還決定回路。
8. 【請求項８】 モニタ決定素子（１８）、排他的論理和
   回路（１９）および論理回路（２０）からなる擬似誤差
   モニタ（１７）を有する、請求項５に記載の帰還決定回
   路。