JP2001308186A - フリップフロップ追加修正が可能なレイアウト方法およびレイアウトプログラムを記録した記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】レイアウト後に回路変更が生じたときに、最初
からの再レイアウトを実行する必要なく回路変更部のレ
イアウト修正のみで容易にＦＦを追加でき、また、チッ
プ面積と消費電力の無駄な増加を抑制できるレイアウト
方法を提供する。 【解決手段】クロック供給系は、配置処理１でクロック
ツリーを生成するとともに予め追加ＦＦ用バッファを配
置し、配線処理２で配線しておく。レイアウト後に回路
変更が発生してフリップフロップ（ＦＦ）を追加する必
要が生じた場合にはクロックツリーの修正は行わず、修
正処理３において追加ＦＦ用バッファ経由で追加ＦＦに
配線する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩのレイアウ
トにおけるフリップフロップ追加修正が可能なレイアウ
ト方法およびレイアウトプログラムを記録した記録媒体
に関し、特に修正に伴うクロックスキューの増大を防止
して容易にフリップフロップ追加修正が可能なレイアウ
ト方法に関する。

【０００２】

【従来の技術】近年、ＬＳＩの微細化、高集積化に伴い
信号配線の配線抵抗および配線容量による信号遅延が増
大しつつあるため、特にＬＳＩ全体に渡って内部動作の
同期をとるクロック信号（以下、単にクロックと称す）
の遅延時間のばらつきを低減することが重要な設計課題
となっている。図１１は、クロックの遅延に起因する問
題の説明図である。端子ＣＬＫおよび入力バッファ１１
１からなるクロック端子の近傍に配置されたフリップフ
ロップ（以下、ＦＦと略す）１１２と、クロック端子か
ら遠い位置に配置されたＦＦ１１３では、配線の長さが
大きく異なる。そのため、ＦＦ１１３に供給されるクロ
ックは配線の抵抗分Ｒｗと容量分Ｃｗによる配線遅延が
大きくなり、ＦＦ１１２のクロック入力端に供給される
クロックとＦＦ１１３のクロック入力端に供給されるク
ロックとの間には時間差（以下、クロックスキューと称
す）が発生し、同期動作を乱すために誤動作の原因とな
る。

【０００３】クロック供給系回路のクロックスキューを
低減する技術として、クロックツリーシンセシス（以
下、ＣＴＳと略す）が知られている。図１２は、ＣＴＳ
を模式的に説明する図である。セルの配置後、互いに近
傍に位置するＦＦ同士をＦＦ１２３−１〜１２３−３、
ＦＦ１２４−１〜１２４−３のように負荷が略同一にな
るようにＦＦの個数をそろえてＦＦグループ化し、ＣＴ
Ｓによりクロック端子の入力バッファ１２１とこれらの
ＦＦグループの間にクロックバッファを枝状に分岐させ
つつ縦列に接続してクロックツリー１２２を生成する。
各縦列段階層のクロックバッファは、同階層のクロック
バッファの遅延と配線遅延の和が略同一になるように調
整して設けられるので、入力バッファ１２１の出力端か
らＦＦ１２３−１〜１２３−３、ＦＦ１２４−１〜１２
４−３等のクロック入力端までのクロック遅延時間を略
同一値にすることができ、クロックツリーによるクロッ
ク供給系回路ではクロックスキューを低減することが可
能となる。

【０００４】図１３は、ＣＴＳを用いてクロックスキュ
ーを低減した第１の従来例のＬＳＩのレイアウト方法の
処理フロー図である。

【０００５】まず、ステップ１３１で、回路接続情報に
基づいてクロック供給系以外の回路に属する各セルを配
置する。フリップフロップセルおよび組み合わせ回路を
構成する各種の機能セルが配置される。次に、ステップ
１３２で、クロック端子の出力端から各フリップフロッ
プの間にクロックツリーを生成し、クロック供給系回路
として挿入配置する。次に、ステップ１３３で、クロッ
ク供給系回路の概略配線を行い、ステップ１３４で、ク
ロック供給系回路以外の回路に属するセル間の概略配線
を行う。最後に、ステップ１３５で、概略配線の結果に
基づきＬＳＩ全体の詳細配線を行い、ＬＳＩのレイアウ
トを終了する。

【０００６】ステップ１３３でクロック供給系回路の概
略配線を先行して処理する理由は、クロックツリーを構
成するクロックバッファ間を優先的に配線することによ
りクロックツリー生成時に想定した配線路を確保して、
予想外の遅延要因の発生を排除するためである。

【０００７】第１の従来例では、ＣＴＳ技術を用いてク
ロックスキューの低減したＬＳＩチップをレイアウトす
ることができるものの、レイアウト完了後に仕様の訂
正、変更により回路の変更、修正が生じ、それに伴って
ＦＦを追加する必要が生じた場合には、例えば図１２で
ＦＦ１２３−１〜ＦＦ１２３−３のＦＦグループのみに
ＦＦを１個追加することによりこのグループを駆動する
クロックバッファの負荷が増大してクロックツリーの負
荷の均一性が確保できなくなるので、クロックスキュー
が増大する。このため、回路変更前の回路接続情報に基
づいたレイアウトを破棄し、回路変更後の回路接続情報
に基づいてステップ１３１からステップ１３５までのす
べてを再実行しなければならない。

【０００８】第１の従来例によりレイアウトした後に、
回路変更が生じた場合には回路変更前の回路接続情報に
基づくレイアウトを保存し、追加ＦＦに対しては、クロ
ックツリーの入力端または中間から分岐させ、第２のク
ロック供給回路を新設してクロックを供給する修正フロ
ーを加えることもできる。しかしながら、新たに分岐を
設けることにより負荷が増大するので、クロックの遅延
が増大する。クロックツリーの中間に分岐を設けたとき
にはクロックスキューの増大につながり、クロックツリ
ーの入力端に分岐を設けたときには、クロックスキュー
は増大しないが、クロック端子からＦＦまでのクロック
の遅延が回路変更前に対して増大するためにＬＳＩの仕
様を満たさなくなることがあり、いずれにおいても問題
は解決しない。

【０００９】一方、特開平１１−２７４３１１号公報に
は、ＬＳＩのレイアウト完了後に、セルおよび配線が設
置されていない空き領域に予備のＦＦを配置し、回路変
更で追加ＦＦが必要となったときに予備のＦＦを用いる
技術が記載されている。予備のＦＦを予めクロックツリ
ーの負荷に組み込んでおくことにより、予備のＦＦを追
加ＦＦとして用いる場合にもクロックツリーの負荷の均
一性を保証できる。図１４は、この第２の従来例を説明
するレイアウト模式図である。本来の回路に含まれるＦ
Ｆ１２３−１，１２３−２，１２４−１，１２４−２等
と予備のダミーＦＦ１４１−１，１４１−２とを同等に
扱ってＦＦグループをつくり、クロックツリー１２２を
生成する。

【００１０】第２の従来例では、クロック端子ＣＬＫか
ら各ＦＦまでのクロックの遅延時間は、ダミーＦＦ１４
１−１，１４１−２のフリップフロップ機能を活用する
か否かに影響されないので、レイアウト後に回路変更が
生じて追加ＦＦが必要となった場合にも、ダミーＦＦを
追加ＦＦとして用いることにより、クロックの遅延を変
化させず、クロックスキューの増大を防止することがで
きる。

【００１１】しかしながら、第２の従来例では、空き領
域に予め設置するダミーＦＦの個数が少なければ、追加
ＦＦの設置を必要とする近傍にはダミーＦＦが存在しな
い確率が高くなり、また、回路変更によるレイアウト修
正がＬＳＩチップのどの領域に生じても追加ＦＦを調達
できるように、ダミーＦＦを空き領域に限定せずに多数
のダミーＦＦをＬＳＩチップ全体に渡って設置する場合
には、回路変更が生じなかったときにダミーＦＦはすべ
て不要なＦＦセルとなりチップ面積と消費電力の無駄な
増加となるので、適切にダミーＦＦを設置することが難
しい。

【００１２】

【発明が解決しようとする課題】以上説明したように、
レイアウト後に回路変更が生じたときには、第１の従来
例では、クロック遅延およびクロックスキューを確実に
保証するために変更後の回路接続情報に基づいて再レイ
アウトの実行が必要となり、第２の従来例では、適切な
ダミーＦＦの設置が難しいために、結局ダミーＦＦを利
用できずに再レイアウトすることになったり、過剰のダ
ミーＦＦを設置してチップ面積と消費電力を無駄に費や
したりするケースが多いという問題点があった。

【００１３】本発明の目的は、レイアウト後に回路変更
が生じたときに、最初からの再レイアウトを実行する必
要がなく回路変更部のレイアウト修正のみで容易にＦＦ
を追加でき、また、チップ面積と消費電力の無駄な増加
を抑制できるレイアウト方法を提供することにある。

【００１４】

【課題を解決するための手段】本発明の第１の発明のフ
リップフロップ追加修正が可能なレイアウト方法は、回
路接続情報に基づきセルライブラリに登録されたセルを
配置しセル間を配線するＬＳＩチップのレイアウト方法
において、ＬＳＩのクロック端子の出力端から複数のク
ロック供給対象セルまでのそれぞれのクロック遅延を略
同一になるよう構成したクロック供給系回路と該クロッ
ク供給回路以外の回路に属するセルとを配置するととも
に入力端を前記クロック端子の出力端に接続する情報を
持たせた追加フリップフロップ用バッファを前記クロッ
ク供給系回路に付加して配置する配置処理ステップと、
前記クロック供給系回路を構成するクロックバッファ間
の配線および前記クロック端子の出力端と前記追加フリ
ップフロップ用バッファの入力端を接続する配線を実行
するとともにクロック供給系回路以外の回路に属するセ
ル間の配線を実行する配線処理ステップと、前記配線処
理ステップ完了後に回路変更が生じたときに回路変更情
報に基づき回路変更部の配置および配線を実行するとと
もにフリップフロップが追加された場合にはこれを検出
して追加されたフリップフロップのクロック入力端と前
記追加フリップフロップ用バッファの出力端との間を接
続する修正処理ステップとを有している。

【００１５】第２の発明のフリップフロップ追加修正が
可能なレイアウト方法は、回路接続情報に基づきセルラ
イブラリに登録されたセルを配置しセル間を配線するＬ
ＳＩチップのレイアウト方法において、ＬＳＩのクロッ
ク端子の出力端から複数のクロック供給対象セルまでの
それぞれのクロック遅延を略同一になるよう構成したク
ロック供給系回路と該クロック供給回路以外の回路に属
するセルとを配置するとともにそれぞれ対応する所定の
フリップフロップのデータ出力端に入力端を接続する情
報を持たせた複数の追加回路用データバッファを前記所
定のフリップフロップの近傍に配置し入力端を前記クロ
ック端子の出力端に接続する情報を持たせた追加フリッ
プフロップ用バッファを前記クロック供給系回路に付加
して配置する配置処理ステップと、前記クロック供給系
回路を構成するクロックバッファ間の配線および前記ク
ロック端子の出力端と前記追加フリップフロップ用バッ
ファの入力端を接続する配線を実行するとともにクロッ
ク供給系回路以外の回路に属するセル間の配線および前
記所定のフリップフロップのそれぞれのデータ出力端と
対応する追加回路用データバッファの入力端を接続する
配線を実行する配線処理ステップと、前記配線処理ステ
ップ完了後に回路変更が生じたときに回路変更情報に基
づき前記所定のフリップフロップの分岐出力を新規に必
要とするときには対応する前記追加回路用データバッフ
ァから回路変更部に供給するよう修正して前記回路変更
部の配置および配線を実行するとともにフリップフロッ
プが追加された場合にはこれを検出して追加されたフリ
ップフロップのクロック入力端と前記追加フリップフロ
ップ用バッファの出力端との間を接続する修正処理ステ
ップとを有している。

【００１６】第３の発明のレイアウトプログラムを記録
した記録媒体は、ＬＳＩのクロック端子の出力端から複
数のクロック供給対象セルのそれぞれのクロック入力端
までのクロック供給系回路には含まれない回路に属する
セルを配置する処理と、遅延値が略等しくなるように負
荷を調整したクロックバッファを枝状に分岐させつつ縦
列に接続してクロックツリーを構成し前記クロック供給
系回路として配置する処理と、入力端を前記クロック端
子の出力端に接続する情報を持たせた追加フリップフロ
ップ用バッファを前記クロック供給系回路に付加して配
置する処理とを含む配置処理プログラムと、前記クロッ
ク供給系回路の前記クロックツリーを概略配線する処理
と、前記クロック供給系以外の回路に属するセル間を回
路接続情報に基づき概略配線する処理と、概略配線結果
に基づき詳細配線する処理とを含む配線処理プログラム
と、回路変更があるときに回路変更情報に基づき回路変
更のない部分のセル配置を保持して回路変更部の配置を
する処理と、前記回路変更により新規に追加される追加
フリップフロップが発生したときに前記追加フリップフ
ロップと前記追加フリップフロップ用バッファの間を接
続する処理と、前記追加フリップフロップ以外の回路変
更部のセル間の配線を実行する処理とを含む修正処理プ
ログラムとを備えている。

【００１７】第４の発明のレイアウトプログラムを記録
した記録媒体は、ＬＳＩのクロック端子の出力端から複
数のクロック供給対象セルのそれぞれのクロック入力端
までのクロック供給系回路には含まれない回路に属する
セルを配置する処理と、遅延値が略等しくなるように負
荷を調整したクロックバッファを枝状に分岐させつつ縦
列に接続してクロックツリーを構成し前記クロック供給
系回路として配置する処理と、入力端を前記クロック端
子の出力端に接続する情報を持たせた追加フリップフロ
ップ用バッファを前記クロック供給系回路に付加して配
置する処理と、それぞれ対応する所定のフリップフロッ
プのデータ出力端に入力端を接続する情報を持たせた複
数の追加回路用データバッファを前記所定のフリップフ
ロップの近傍に配置する処理とを含む配置処理プログラ
ムと、前記クロック供給系回路の前記クロックツリーを
概略配線する処理と、前記クロック供給系以外の回路に
属するセル間を回路接続情報に基づき概略配線する処理
と、概略配線結果に基づき詳細配線する処理とを含む配
線処理プログラムと、回路変更があるときには前記回路
変更情報に基づき回路変更のない部分のセル配置を保持
して回路変更部の配置を実行する処理と、前記回路変更
により新規に追加される追加フリップフロップが発生し
たかを判定し前記追加フリップフロップが発生したとき
には前記追加フリップフロップと前記追加フリップフロ
ップ用バッファの間を接続する処理と、回路変更により
前記所定のフリップフロップの分岐出力を新規に必要と
するときには対応する前記追加回路用データバッファの
出力から分岐出力を回路変更部に供給するよう修正して
前記追加フリップフロップ以外の回路変更部のセル間を
配線する処理とを含む修正処理プログラムとを備えてい
る。

【００１８】

【発明の実施の形態】本発明について図面を参照して詳
細に説明する。図１は、本発明の一実施の形態のレイア
ウト処理フロー図であり、配置処理１と、配線処理２
と、修正処理３とを有している。

【００１９】図２は、レイアウトが実行されるシステム
の構成図であり、配置配線装置２２は、回路接続情報フ
ァイル２３に格納された回路接続情報に基づいてセルラ
イブラリ２４に格納された各種セルのレイアウト用情報
を読み込み、パラメータファイル２５に格納された配置
配線制約情報などのパラメータ情報に従い配置処理１お
よび配線処理２を実行してＬＳＩをレイアウトする。配
置配線装置２２は、専用装置でもよいが、汎用コンピュ
ータとレイアウトプログラムにより構成してもよい。入
出力表示装置２６は、配置配線装置２２の制御コマンド
の入力や各処理結果の表示に用いられる。回路変更が生
じたときには、配置配線装置２２は、回路変更情報ファ
イル２７から回路変更情報を読み込み、修正処理３を実
行する。

【００２０】図１において、配置処理１には、ステップ
１１と、ステップ１２と、ステップ１３とを含む。

【００２１】ステップ１１では、図１３のステップ１３
１と同様に、ＬＳＩのクロック端子の出力端からクロッ
ク供給対象セルである複数のＦＦのそれぞれのクロック
入力端までをクロック供給系回路として、クロック供給
回路には含まれない回路に属するセルすなわちフリップ
フロップセルおよび組み合わせ回路を構成する各種の機
能セルを配置する。

【００２２】ステップ１２では、図１３のステップ１３
２と同様に、ＣＴＳ技術を用いて、遅延値が略等しくな
るように負荷を調整したクロックバッファを枝状に分岐
させつつ縦列に接続してクロックツリーを構成し、クロ
ック供給系回路として配置する。

【００２３】ステップ１３では、入力端をクロック端子
の出力端に接続する情報を持たせた追加フリップフロッ
プ用バッファ（以下、追加ＦＦ用バッファと略す）をク
ロック供給系回路に付加して配置する。

【００２４】図３は、本実施の形態の第１の実施例のレ
イアウト模式図である。図３（ａ）は、ステップ１３の
処理後を模式的に示した図であり、端子ＣＬＫと入力バ
ッファ３１からなるクロック端子の出力端である入力バ
ッファ３１とＦＦのクロック入力端の間にはクロックツ
リー３２が生成されてクロック供給系回路を構成し、追
加用ＦＦバッファ３３の入力端がクロック端子の出力端
である入力バッファ３１と接続予定されて配置されてい
る。なお、図中で一点鎖線は、接続予定線を示す。

【００２５】次に、配線処理２は、ステップ１４と、ス
テップ１５と、ステップ１６とを含む。

【００２６】ステップ１４では、図１３のステップ１３
３と同様に、クロックツリー３２を含むクロック供給系
回路を概略配線する。

【００２７】ステップ１５では、図１３のステップ１３
４と同様に、クロック供給系以外の回路に属するセル間
を回路接続情報に基づき概略配線する。

【００２８】ステップ１６では、図１３のステップ１３
５と同様に、ステップ１４およびステップ１５の概略配
線の結果に基づいて詳細配線する。

【００２９】次に、修正処理３は、ステップ１７と、ス
テップ１８と、ステップ１９と、ステップ２０とステッ
プ２１とを含む。

【００３０】ステップ１７では、ステップ１６を実行後
に回路変更情報ファイル２７の回路変更情報を参照し、
回路変更がないときにはレイアウトを終了する。回路変
更があるときにはステップ１８に進む。

【００３１】ステップ１８では、回路変更情報に基づい
て、回路変更のない部分のセル配置情報を抽出して配置
配線装置内の記憶部に保持しておくとともに、回路変更
部の配置を実行する。

【００３２】ステップ１９では、回路変更により新規に
追加されるフリップフロップである追加ＦＦが発生した
か否かを判定する。回路変更により追加ＦＦが発生した
ときにはステップ２０に進む。

【００３３】ステップ２０では、追加ＦＦと追加ＦＦ用
バッファとの間を配線する。

【００３４】ステップ２１では、ステップ１９で追加Ｆ
Ｆが発生しなかったと判定されたとき、または、ステッ
プ２０の実行後に、追加ＦＦ以外の回路変更部のセル間
の配線を実行し、レイアウトを終了する。

【００３５】図３（ｂ）は、ステップ２０の処理後を模
式的に示した図であり、追加ＦＦ用バッファ３３の入力
端はクロック端子の入力バッファ３１の出力端と配線さ
れ、追加ＦＦ用バッファ３３の出力端は追加ＦＦ３４の
クロック入力端と接続されている。

【００３６】図４は、追加ＦＦ用バッファの構成例を示
す図である。クロックスキューの増大を防止するために
は、クロック端子から追加ＦＦ用バッファ３３を経由し
て追加ＦＦ３４までのクロック遅延時間を、クロック端
子からクロックツリー３２を経由してＦＦまでのクロッ
ク遅延時間に合わせる必要がある。ステップ２０で追加
ＦＦ３４と追加ＦＦ用バッファ３３との間を配線する際
に、適切な遅延値となるように迂回配線などにより配線
遅延を付加してもよいが、図４に示すような、追加ＦＦ
用バッファ３３として遅延要素の選択により内部遅延値
の調整が可能なバッファを用いる方がより好ましい。

【００３７】図４（ａ）のように、追加ＦＦ用バッファ
３３は、入力部４１と、遅延調整部４２および駆動部４
３からなり、遅延調整部４２の遅延値を調整することに
より追加ＦＦ用バッファ３３の内部遅延を調整する。遅
延調整部４２は、例えば図４（ｂ）のようにインバータ
と容量で構成するか、またはインバータの直列接続で構
成してもよい。前者の場合は容量値をレイアウト時に調
整できるようにし、後者の場合は直列接続段数をレイア
ウト時に調整できるようにすればよい。または、予め外
形寸法、入出力の端子位置が同一で遅延調整部４２のみ
が異なる追加ＦＦ用バッファセル３３を多種用意してお
いて、適切な遅延値の追加ＦＦ用バッファセルを選択し
て配置してもよい。駆動部４３の駆動力を大きくしてお
き、追加ＦＦまでの配線負荷が影響しないようにしてお
くことが好ましい。

【００３８】図５は、追加ＦＦ用バッファ３３として図
４のバッファを用いた場合すなわち第１の実施例での図
１のステップ２０の処理の詳細なフロー図である。

【００３９】ステップ２０の処理を開始すると、先ず、
サブステップ５１で、追加ＦＦの中から最初に処理する
追加ＦＦを１個選択する。

【００４０】次に、サブステップ５２で、遅延要素の選
択により内部遅延値の調整が可能な追加ＦＦ用バッファ
の出力端と追加ＦＦのクロック入力端との間を仮配線す
る。

【００４１】次に、サブステップ５３で、追加ＦＦ用バ
ッファの入力端から追加ＦＦのクロック入力端までの遅
延値ｔＡを算出する。

【００４２】次に、サブステップ５４で、遅延値ｔＡが
クロックツリーの許容遅延値範囲であるｔＢ〜ｔＣ内に
あるかを判定する。

【００４３】サブステップ５５では、サブステップ５４
において遅延値ｔＡが許容遅延値範囲の外であると判定
されたときに、追加ＦＦ用バッファの内部遅延値を調整
してからサブステップ５３に戻る。

【００４４】サブステップ５６では、サブステップ５４
において遅延値ｔＡが許容遅延値範囲内であると判定さ
れたときに、追加ＦＦ用バッファの出力端と追加ＦＦの
クロック入力端との間を詳細配線する。

【００４５】サブステップ５７では、すべての追加ＦＦ
について追加ＦＦ用バッファとの配線処理が完了したか
を判定し、未処理の追加ＦＦがないときにはステップ２
０のの全処理を終了する。

【００４６】サブステップ５８では、サブステップ５７
において未処理の追加ＦＦがあると判定されたときに、
次の追加ＦＦを選択してサブステップ５２に戻る。

【００４７】以上で明らかなように、回路変更部のレイ
アウト修正のみで回路変更部に容易にＦＦを追加でき、
また、予め配置されている余分セルは追加ＦＦ用バッフ
ァのみであり、追加ＦＦは必要数のみ回路変更部の必要
箇所に設置されるので、チップ面積と消費電力の無駄な
増加を抑制できる。

【００４８】図６は、第２の実施例のバッファの構成を
示す図である。図４のように追加ＦＦ用バッファに遅延
調整部を持たせるのではなく、追加ＦＦ用バッファ６１
は高駆動能力のバッファとし、追加ＦＦ用バッファと追
加ＦＦとの間に遅延調整部６３と駆動部６４とを有する
遅延調整バッファを挿入して接続する。図７は、第２の
実施例のレイアウト模式図である。全体のレイアウト処
理フローは、第１の実施例と同様に図１のフロー図で表
現されるが、ステップ１３の処理後には、図７（ａ）に
示すように、遅延調整機能のない追加ＦＦ用バッファ６
１のみが予め配置される。図中で一点鎖線は、接続予定
線を示す。

【００４９】ステップ２０の処理により、図７（ｂ）に
示すように、追加ＦＦ用バッファ６１と追加ＦＦ３４−
１の間には遅延調整バッファ６２−１が挿入されて接続
され、追加ＦＦ用バッファ６１と追加ＦＦ３４−２の間
には遅延調整バッファ６２−２が挿入されて接続され
る。

【００５０】遅延調整バッファ６２−１は、遅延調整バ
ッファの駆動部６４が配線の影響を実質的に無視できる
時間で駆動できる最大配線長を所定値Ｌとすると、追加
ＦＦ３４−１のクロック入力端からのマンハッタン距離
が所定値Ｌ以内の範囲にある空き領域に配置されて、追
加ＦＦ用バッファ６１と追加ＦＦ３４−１とは遅延調整
バッファ６２−１を経由して配線される。同様に、遅延
調整バッファ６２−２は、追加ＦＦ３４−２のクロック
入力端からのマンハッタン距離が所定値Ｌ以内の範囲に
ある空き領域に配置されて、追加ＦＦ用バッファ６１と
追加ＦＦ３４−２とは遅延調整バッファ６２−２を経由
して配線される。

【００５１】図８は、第２の実施例での図１のステップ
２０の処理の詳細なフロー図である。

【００５２】ステップ２０の処理を開始すると、先ず、
サブステップ８１で、追加ＦＦの中から最初に処理する
追加ＦＦ３４−１を１個選択する。

【００５３】次に、サブステップ８２で、追加ＦＦ３４
−１のクロック入力端から所定のマンハッタン距離Ｌ内
の位置に内部遅延値を調整する遅延調整バッファ６２−
１を配置する。

【００５４】次に、サブステップ８３で、追加ＦＦ用バ
ッファ６１の出力端から遅延調整バッファ６２−１を経
て追加ＦＦ３４−１のクロック入力端との間を仮配線す
る。

【００５５】次に、サブステップ８４で、追加ＦＦ用バ
ッファ６１の入力端から追加ＦＦ３４−１のクロック入
力端までの遅延値ｔＡを算出する。

【００５６】次に、サブステップ８５で、遅延値ｔＡが
クロックツリーの許容遅延値範囲ｔＢ〜ｔＣ内にあるか
否かを判定する。

【００５７】サブステップ８６では、サブステップ８５
において遅延値ｔＡが許容遅延値範囲の外であると判定
されたときに、遅延調整バッファ６２−１の内部遅延値
を調整してからサブステップ８４に戻る。

【００５８】サブステップ８７では、サブステップ８５
において遅延値ｔＡが許容遅延値範囲内であると判定さ
れたときに、追加ＦＦ用バッファ６１の出力端から遅延
調整バッファ６２−１を経て追加ＦＦ３４−１のクロッ
ク入力端までを詳細配線する。

【００５９】次に、サブステップ８８では、すべての追
加ＦＦについて追加ＦＦ用バッファ６１との配線処理が
完了したかを判定し、未処理の追加ＦＦがないときには
ステップ２０の全処理を終了する。

【００６０】サブステップ８９では、サブステップ８８
において未処理の追加ＦＦがあると判定されたときに、
次の追加ＦＦ３４−２を選択してサブステップ８２に戻
る。

【００６１】第２の実施例においては、複数の追加ＦＦ
に対して、追加ＦＦ用バッファとそれぞれの追加ＦＦと
の間の遅延値を独立に調整できるので、追加ＦＦが複数
発生した場合にそれぞれのクロック遅延値を許容遅延値
範囲に収束させることが、第１の実施例に比較して容易
になる。

【００６２】次に、本発明の第２の実施の形態について
説明する。回路変更により新規に組み合わせ回路が追加
される場合には、ＦＦの追加とともに既存のＦＦにデー
タ出力を分岐させて新設の組み合わせ回路に入力する必
要が生じる場合がある。しかしながら、ＦＦのデータ出
力を分岐させることにより負荷が増大してデータ出力信
号に遅延が生じるので、誤動作の原因となることがあ
る。

【００６３】図９は、本発明の第２の実施の形態のレイ
アウト模式図である。図９（ａ）のように、回路接続情
報に含まれるＦＦのうち少なくとも一部の指定された所
定のＦＦ９１の近傍に、ＦＦ９１のデータ出力端子に接
続する情報を持たせた追加回路用データバッファ９２を
配置処理において予め配置しておく。なお、図中で一点
鎖線は、接続予定線を示す。

【００６４】レイアウトおよびタイミング検証を実行後
に回路変更が発生し、変更修正により追加組み合わせ回
路が新設され、これにＦＦ９１のデータ出力信号を入力
する必要があるときには、図９（ｂ）のように、追加回
路用データバッファ９２の出力端から修正による追加組
み合わせ回路Ｃ９３に入力する。このように、予め追加
回路用データバッファをＦＦに付加しておくことによ
り、ＦＦのデータ出力端子の負荷の変化を防止できるの
で、回路変更に関係しない回路（例えば、図９における
組み合わせ回路Ａ，Ｂ）の動作タイミングに回路変更の
影響が及ぶことを防止できる。

【００６５】図１０は、第２の実施の形態のレイアウト
処理フロー図である。図１０では図１の配置処理１に換
えて、ステップ１３の次に、対応する所定のＦＦ９１の
データ出力端に入力端を接続する情報を持たせた複数の
追加回路用データバッファ９２を所定のＦＦ９１の近傍
に配置するステップ１０１を追加して配置処理１ａとし
ている。

【００６６】また、図１０では図１の修正処理３のステ
ップ２１に換えて、ステップ１９で新規に追加される追
加ＦＦが発生しなかったと判定されたとき、またはステ
ップ２０に続き実行され、実行に際して回路変更により
所定のＦＦ９１の分岐出力を新規に必要とするときには
対応する追加回路用データバッファ９２の出力から分岐
出力を回路変更部に供給するよう修正して追加ＦＦ３４
以外の回路変更部のセル間を配線し、レイアウトを終了
するステップ１０２とし、ステップ１７からステップ１
０２までを修正処理３ａとしている。

【００６７】その他のステップについては図１と同様で
あるので説明を省略する。図９（ａ）は、ステップ１０
１の完了時に相当し、図９（ｂ）は、ステップ１０２の
完了時に相当する。

【００６８】

【発明の効果】以上に説明したように、本発明の第１の
実施の形態では、レイアウト完了後に回路変更が生じた
ときでも、回路変更部のレイアウト修正のみで回路変更
部に容易にＦＦを追加でき、また、予め配置されている
余分セルは追加ＦＦ用バッファのみであり、追加ＦＦは
必要数のみ回路変更部の必要箇所に設置されるので、チ
ップ面積と消費電力の無駄な増加を抑制できるという顕
著な効果が得られる。

【００６９】また、本発明の第２の実施の形態では、第
１の実施の形態で生じる効果に加えて、回路変更により
既存のＦＦから新規に追加された組み合わせ回路にデー
タ出力信号を供給する必要が生じたときに、追加回路用
データバッファを予めＦＦ近傍に設けておくことによ
り、回路変更に関係しない回路の動作タイミングに回路
変更の影響が及ぶことを防止できるという効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のレイアウト処理フ
ロー図である。

【図２】レイアウトが実行されるシステムの構成図であ
る。

【図３】第１の実施例のレイアウト模式図である。

【図４】追加ＦＦ用バッファの構成例を示す図である。

【図５】第１の実施例での図１のステップ２０の処理の
詳細なフロー図である。

【図６】第２の実施例のバッファの構成を示す図であ
る。

【図７】第２の実施例のレイアウト模式図である。

【図８】第２の実施例での図１のステップ２０の処理の
詳細なフロー図である。

【図９】本発明の第２の実施の形態のレイアウト模式図
である。

【図１０】第２の実施の形態のレイアウト処理フロー図
である。

【図１１】クロックの遅延に起因する問題の説明図であ
る。

【図１２】クロックツリーシンセシス（ＣＴＳ）を模式
的に説明する図である。

【図１３】第１の従来例のＬＳＩのレイアウト方法の処
理フロー図である。

【図１４】第２の従来例を説明するレイアウト模式図で
ある。

【符号の説明】 １，１ａ 配置処理 ２ 配線処理 ３，３ａ 修正処理 ２２ 配置配線装置 ２３ 回路接続情報ファイル ２４ セルライブラリ ２５ パラメータファイル ２６ 入出力表示装置 ２７ 回路変更情報ファイル ３１，１１１，１２１ 入力バッファ ３２，１２２ クロックツリー ３３，６１ 追加ＦＦ用バッファ ３４，３４−１，３４−２ 追加ＦＦ ６２，６２−１，６２−２ 遅延調整バッファ ９１，１１２，１１３，１２３−１，１２３−２，１２
３−３，１２４−１，１２４−２，１２４−３ ＦＦ ９２ 追加回路用データバッファ ９３ 修正による追加組み合わせ回路 １４１−１，１４１−２ ダミーＦＦ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｆターム(参考） 5B046 AA08 BA06 JA03 KA06 5F038 CA17 CD06 CD09 CD10 CD12 CD13 EZ09 5F064 BB19 BB26 DD02 DD26 EE02 EE08 EE42 EE43 EE47 EE54 HH06

Claims (10)

【特許請求の範囲】
1. 【請求項１】 回路接続情報に基づきセルライブラリに
   登録されたセルを配置しセル間を配線するＬＳＩチップ
   のレイアウト方法において、 ＬＳＩのクロック端子の出力端から複数のクロック供給
   対象セルまでのそれぞれのクロック遅延を略同一になる
   よう構成したクロック供給系回路と該クロック供給回路
   以外の回路に属するセルとを配置するとともに入力端を
   前記クロック端子の出力端に接続する情報を持たせた追
   加フリップフロップ用バッファを前記クロック供給系回
   路に付加して配置する配置処理ステップと、 前記クロック供給系回路を構成するクロックバッファ間
   の配線および前記クロック端子の出力端と前記追加フリ
   ップフロップ用バッファの入力端を接続する配線を実行
   するとともにクロック供給系回路以外の回路に属するセ
   ル間の配線を実行する配線処理ステップと、 前記配線処理ステップ完了後に回路変更が生じたときに
   回路変更情報に基づき回路変更部の配置および配線を実
   行するとともにフリップフロップが追加された場合には
   これを検出して追加されたフリップフロップのクロック
   入力端と前記追加フリップフロップ用バッファの出力端
   との間を接続する修正処理ステップとを有することを特
   徴とするフリップフロップ追加修正が可能なレイアウト
   方法。
2. 【請求項２】 回路接続情報に基づきセルライブラリに
   登録されたセルを配置しセル間を配線するＬＳＩチップ
   のレイアウト方法において、 ＬＳＩのクロック端子の出力端から複数のクロック供給
   対象セルのそれぞれのクロック入力端までのクロック供
   給系回路には含まれない回路に属するセルを配置する第
   １のステップと、 遅延値が略等しくなるように負荷を調整したクロックバ
   ッファを枝状に分岐させつつ縦列に接続してクロックツ
   リーを構成し前記クロック供給系回路として配置する第
   ２のステップと、 入力端を前記クロック端子の出力端に接続する情報を持
   たせた追加フリップフロップ用バッファを前記クロック
   供給系回路に付加して配置する第３のステップと、 前記クロック供給系回路の前記クロックツリーを概略配
   線する第４のステップと、 前記クロック供給系以外の回路に属するセル間を回路接
   続情報に基づき概略配線する第５のステップと、 前記第４のステップおよび前記第５のステップの概略配
   線結果に基づき詳細配線する第６のステップと、 前記第６のステップ実行後に回路変更情報を参照し回路
   変更がないときにはレイアウトを終了し回路変更がある
   ときには次ステップに進む第７のステップと、 前記回路変更情報に基づき回路変更のない部分のセル配
   置を保持して回路変更部の配置をする第８のステップ
   と、 前記回路変更により新規に追加される追加フリップフロ
   ップが発生したかを判定し前記追加フリップフロップが
   発生したときには次ステップに進む第９のステップと、 前記追加フリップフロップと前記追加フリップフロップ
   用バッファの間を接続する第１０のステップと、 前記第９のステップで新規に追加される追加フリップフ
   ロップが発生しなかったと判定されたときまたは前記第
   １０のステップに続き前記追加フリップフロップ以外の
   回路変更部のセル間の配線を実行しレイアウトを終了す
   る第１１のステップとを有することを特徴とするフリッ
   プフロップ追加修正が可能なレイアウト方法。
3. 【請求項３】 前記追加フリップフロップ用バッファ
   が、遅延要素の選択により内部遅延値の調整が可能なバ
   ッファである請求項２記載のフリップフロップ追加修正
   が可能なレイアウト方法。
4. 【請求項４】 前記第１０のステップが、 １個以上の追加フリップフロップの中から最初に処理す
   る追加フリップフロップを選択する第１のサブステップ
   と、 遅延要素の選択により内部遅延値の調整が可能な追加フ
   リップフロップ用バッファの出力端と前記追加フリップ
   フロップのクロック入力端との間を仮配線する第２のサ
   ブステップと、 前記追加フリップフロップ用バッファの入力端から前記
   追加フリップフロップのクロック入力端までの遅延値を
   算出する第３のサブステップと、 前記遅延値がクロックツリーの許容遅延値範囲内にある
   かを判定する第４のサブステップと、 前記第４のサブステップで前記遅延値が前記許容遅延値
   範囲の外であると判定されたときに前記追加フリップフ
   ロップ用バッファの内部遅延値を調整してから前記第３
   のサブステップに戻る第５のサブステップと、 前記第４のサブステップで前記遅延値が前記許容遅延値
   範囲内であると判定されたときに前記追加フリップフロ
   ップ用バッファの出力端と前記追加フリップフロップの
   クロック入力端との間を詳細配線する第６のサブステッ
   プと、 すべての追加フリップフロップについて追加フリップフ
   ロップ用バッファとの配線処理が完了したかを判定し未
   処理の追加フリップフロップがないときには前記第１０
   のステップの全処理を終了する第７のサブステップと、 前記第７のサブステップで未処理の追加フリップフロッ
   プがあると判定されたときに次の追加フリップフロップ
   を選択して前記第２のサブステップに戻る第８のサブス
   テップとを有する請求項２記載のフリップフロップ追加
   修正が可能なレイアウト方法。
5. 【請求項５】 前記追加フリップフロップ用バッファと
   前記追加フリップフロップとが、内部遅延値を調整する
   遅延調整バッファを介して接続配線される請求項２記載
   のフリップフロップ追加修正が可能なレイアウト方法。
6. 【請求項６】 前記第１０のステップが、 １個以上の追加フリップフロップの中から最初に処理す
   る追加フリップフロップを選択する第１のサブステップ
   と、 前記追加フリップフロップのクロック入力端から所定の
   マンハッタン距離内の位置に内部遅延値を調整する遅延
   調整バッファを配置する第２のサブステップと、 追加フリップフロップ用バッファの出力端から前記遅延
   調整バッファを経て前記追加フリップフロップのクロッ
   ク入力端との間を仮配線する第３のサブステップと、 前記追加フリップフロップ用バッファの入力端から前記
   追加フリップフロップのクロック入力端までの遅延値を
   算出する第４のサブステップと、 前記遅延値がクロックツリーの許容遅延値範囲内にある
   かを判定する第５のサブステップと、 前記第５のサブステップで前記遅延値が前記許容遅延値
   範囲の外であると判定されたときに前記遅延調整バッフ
   ァの内部遅延値を調整してから前記第４のサブステップ
   に戻る第６のサブステップと、 前記第５のサブステップで前記遅延値が前記許容遅延値
   範囲内であると判定されたときに前記追加フリップフロ
   ップ用バッファの出力端から前記遅延調整バッファを経
   て前記追加フリップフロップのクロック入力端までを詳
   細配線する第７のサブステップと、 すべての追加フリップフロップについて追加フリップフ
   ロップ用バッファとの配線処理が完了したかを判定し未
   処理の追加フリップフロップがないときには前記第１０
   のステップの全処理を終了する第８のサブステップと、 前記第８のサブステップで未処理の追加フリップフロッ
   プがあると判定されたときに次の追加フリップフロップ
   を選択して前記第２のサブステップに戻る第９のサブス
   テップとを有する請求項２記載のフリップフロップ追加
   修正が可能なレイアウト方法。
7. 【請求項７】 回路接続情報に基づきセルライブラリに
   登録されたセルを配置しセル間を配線するＬＳＩチップ
   のレイアウト方法において、 ＬＳＩのクロック端子の出力端から複数のクロック供給
   対象セルまでのそれぞれのクロック遅延を略同一になる
   よう構成したクロック供給系回路と該クロック供給回路
   以外の回路に属するセルとを配置するとともにそれぞれ
   対応する所定のフリップフロップのデータ出力端に入力
   端を接続する情報を持たせた複数の追加回路用データバ
   ッファを前記所定のフリップフロップの近傍に配置し入
   力端を前記クロック端子の出力端に接続する情報を持た
   せた追加フリップフロップ用バッファを前記クロック供
   給系回路に付加して配置する配置処理ステップと、 前記クロック供給系回路を構成するクロックバッファ間
   の配線および前記クロック端子の出力端と前記追加フリ
   ップフロップ用バッファの入力端を接続する配線を実行
   するとともにクロック供給系回路以外の回路に属するセ
   ル間の配線および前記所定のフリップフロップのそれぞ
   れのデータ出力端と対応する追加回路用データバッファ
   の入力端を接続する配線を実行する配線処理ステップ
   と、 前記配線処理ステップ完了後に回路変更が生じたときに
   回路変更情報に基づき前記所定のフリップフロップの分
   岐出力を新規に必要とするときには対応する前記追加回
   路用データバッファから回路変更部に供給するよう修正
   して前記回路変更部の配置および配線を実行するととも
   にフリップフロップが追加された場合にはこれを検出し
   て追加されたフリップフロップのクロック入力端と前記
   追加フリップフロップ用バッファの出力端との間を接続
   する修正処理ステップとを有することを特徴とするフリ
   ップフロップ追加修正が可能なレイアウト方法。
8. 【請求項８】 回路接続情報に基づきセルライブラリに
   登録されたセルを配置しセル間を配線するＬＳＩチップ
   のレイアウト方法において、 ＬＳＩのクロック端子の出力端から複数のクロック供給
   対象セルのそれぞれのクロック入力端までのクロック供
   給系回路には含まれない回路に属するセルを配置する第
   １のステップと、 遅延値が略等しくなるように負荷を調整したクロックバ
   ッファを枝状に分岐させつつ縦列に接続してクロックツ
   リーを構成し前記クロック供給系回路として配置する第
   ２のステップと、 入力端を前記クロック端子の出力端に接続する情報を持
   たせた追加フリップフロップ用バッファを前記クロック
   供給系回路に付加して配置する第３のステップと、 それぞれ対応する所定のフリップフロップのデータ出力
   端に入力端を接続する情報を持たせた複数の追加回路用
   データバッファを前記所定のフリップフロップの近傍に
   配置する第４のステップと、 前記クロック供給系回路の前記クロックツリーを概略配
   線する第５のステップと、 前記クロック供給系以外の回路に属するセル間を回路接
   続情報に基づき概略配線する第６のステップと、 前記第５のステップおよび前記第６のステップの概略配
   線結果に基づき詳細配線する第７のステップと、 前記第７のステップ実行後に回路変更情報を参照し回路
   変更がないときにはレイアウトを終了し回路変更がある
   ときには次ステップに進む第８のステップと、 前記回路変更情報に基づき回路変更のない部分のセル配
   置を保持して回路変更部の配置を実行する第９のステッ
   プと、 前記回路変更により新規に追加される追加フリップフロ
   ップが発生したかを判定し前記追加フリップフロップが
   発生したときには次ステップに進む第１０のステップ
   と、 前記追加フリップフロップと前記追加フリップフロップ
   用バッファの間を接続する第１１のステップと、 前記第１０のステップで新規に追加される追加フリップ
   フロップが発生しなかったと判定されたときまたは前記
   第１１のステップに続き実行され実行に際して回路変更
   により前記所定のフリップフロップの分岐出力を新規に
   必要とするときには対応する前記追加回路用データバッ
   ファの出力から分岐出力を回路変更部に供給するよう修
   正して前記追加フリップフロップ以外の回路変更部のセ
   ル間を配線しレイアウトを終了する第１２のステップと
   を有することを特徴とするフリップフロップ追加修正が
   可能なレイアウト方法。
9. 【請求項９】 ＬＳＩのクロック端子の出力端から複数
   のクロック供給対象セルのそれぞれのクロック入力端ま
   でのクロック供給系回路には含まれない回路に属するセ
   ルを配置する処理と、遅延値が略等しくなるように負荷
   を調整したクロックバッファを枝状に分岐させつつ縦列
   に接続してクロックツリーを構成し前記クロック供給系
   回路として配置する処理と、入力端を前記クロック端子
   の出力端に接続する情報を持たせた追加フリップフロッ
   プ用バッファを前記クロック供給系回路に付加して配置
   する処理とを含む配置処理プログラムと、 前記クロック供給系回路の前記クロックツリーを概略配
   線する処理と、前記クロック供給系以外の回路に属する
   セル間を回路接続情報に基づき概略配線する処理と、概
   略配線結果に基づき詳細配線する処理とを含む配線処理
   プログラムと、 回路変更があるときに回路変更情報に基づき回路変更の
   ない部分のセル配置を保持して回路変更部の配置をする
   処理と、前記回路変更により新規に追加される追加フリ
   ップフロップが発生したときに前記追加フリップフロッ
   プと前記追加フリップフロップ用バッファの間を接続す
   る処理と、前記追加フリップフロップ以外の回路変更部
   のセル間の配線を実行する処理とを含む修正処理プログ
   ラムとを備えることを特徴とするレイアウトプログラム
   を記録した記録媒体。
10. 【請求項１０】 ＬＳＩのクロック端子の出力端から複
    数のクロック供給対象セルのそれぞれのクロック入力端
    までのクロック供給系回路には含まれない回路に属する
    セルを配置する処理と、遅延値が略等しくなるように負
    荷を調整したクロックバッファを枝状に分岐させつつ縦
    列に接続してクロックツリーを構成し前記クロック供給
    系回路として配置する処理と、入力端を前記クロック端
    子の出力端に接続する情報を持たせた追加フリップフロ
    ップ用バッファを前記クロック供給系回路に付加して配
    置する処理と、それぞれ対応する所定のフリップフロッ
    プのデータ出力端に入力端を接続する情報を持たせた複
    数の追加回路用データバッファを前記所定のフリップフ
    ロップの近傍に配置する処理とを含む配置処理プログラ
    ムと、 前記クロック供給系回路の前記クロックツリーを概略配
    線する処理と、前記クロック供給系以外の回路に属する
    セル間を回路接続情報に基づき概略配線する処理と、概
    略配線結果に基づき詳細配線する処理とを含む配線処理
    プログラムと、 回路変更があるときには前記回路変更情報に基づき回路
    変更のない部分のセル配置を保持して回路変更部の配置
    を実行する処理と、前記回路変更により新規に追加され
    る追加フリップフロップが発生したかを判定し前記追加
    フリップフロップが発生したときには前記追加フリップ
    フロップと前記追加フリップフロップ用バッファの間を
    接続する処理と、回路変更により前記所定のフリップフ
    ロップの分岐出力を新規に必要とするときには対応する
    前記追加回路用データバッファの出力から分岐出力を回
    路変更部に供給するよう修正して前記追加フリップフロ
    ップ以外の回路変更部のセル間を配線する処理とを含む
    修正処理プログラムとを備えることを特徴とするレイア
    ウトプログラムを記録した記録媒体。