JP2001308094A - 配線薄膜の堆積方法 - Google Patents
配線薄膜の堆積方法Info
- Publication number
- JP2001308094A JP2001308094A JP2000117990A JP2000117990A JP2001308094A JP 2001308094 A JP2001308094 A JP 2001308094A JP 2000117990 A JP2000117990 A JP 2000117990A JP 2000117990 A JP2000117990 A JP 2000117990A JP 2001308094 A JP2001308094 A JP 2001308094A
- Authority
- JP
- Japan
- Prior art keywords
- film
- al3ti
- depositing
- deposited
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W20/047—
-
- H10P14/412—
-
- H10W20/049—
-
- H10W20/055—
-
- H10W20/0375—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 Al-Si-Cuターゲットによるスパッタ法で、Al
配線膜を堆積させるときに生ずるSiのノジュールが発生
してしまう。 【解決手段】 Siの固容量の大きいAl3Ti膜をAl膜と積
層するように堆積して、400℃以上の熱処理を加えるこ
とにより、過剰なSiをAl3Ti膜に吸収させることでSiノ
ジュールの発生を防止する。
配線膜を堆積させるときに生ずるSiのノジュールが発生
してしまう。 【解決手段】 Siの固容量の大きいAl3Ti膜をAl膜と積
層するように堆積して、400℃以上の熱処理を加えるこ
とにより、過剰なSiをAl3Ti膜に吸収させることでSiノ
ジュールの発生を防止する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子の製
造方法とその方法を用いて製造された素子の構造に関
し、特に配線として用いられる薄膜の堆積方法と、及び
その方法を用いて堆積された薄膜の積層構造に関するも
のである。
造方法とその方法を用いて製造された素子の構造に関
し、特に配線として用いられる薄膜の堆積方法と、及び
その方法を用いて堆積された薄膜の積層構造に関するも
のである。
【０００２】
【従来の技術】従来半導体基板上に素子を形成する場合
は、図１５〜１７に示す様な配線薄膜堆積方法が行われ
てきた。まず、シリコンに代表されるような半導体基板
１上に絶縁膜２(例えばSiO2、BPSG)を堆積し、バリア層
３(例えばTi、TiN及びその積層)を堆積する。次に、Si
をAlの固溶限界以上の0.5〜1.0％添加したAl-Si-Cuター
ゲットによるスパッタ法で、半導体基板を150〜400℃に
加熱した状態でAl膜４を堆積する。
は、図１５〜１７に示す様な配線薄膜堆積方法が行われ
てきた。まず、シリコンに代表されるような半導体基板
１上に絶縁膜２(例えばSiO2、BPSG)を堆積し、バリア層
３(例えばTi、TiN及びその積層)を堆積する。次に、Si
をAlの固溶限界以上の0.5〜1.0％添加したAl-Si-Cuター
ゲットによるスパッタ法で、半導体基板を150〜400℃に
加熱した状態でAl膜４を堆積する。
【０００３】ここで、Siを添加する理由はＥＭ（エレク
トロマイグレーション）耐性を向上させるためである。
また、Al堆積時に半導体基板を加熱する理由は、Alのグ
レイン（結晶粒）を大きくしてＥＭ耐性を上げたり、ス
テップカバレージ（段差被覆性）を向上させたりするた
めである。次に、ホトリソグラフィー工程を良好に行う
ための反射防止膜（ＡＲＭ）５、例えばTi、TiN及びそ
の積層膜を堆積する。その後、公知のホトリソグラフィ
ー法及びエッチング法により、配線をパターニングして
いた。
トロマイグレーション）耐性を向上させるためである。
また、Al堆積時に半導体基板を加熱する理由は、Alのグ
レイン（結晶粒）を大きくしてＥＭ耐性を上げたり、ス
テップカバレージ（段差被覆性）を向上させたりするた
めである。次に、ホトリソグラフィー工程を良好に行う
ための反射防止膜（ＡＲＭ）５、例えばTi、TiN及びそ
の積層膜を堆積する。その後、公知のホトリソグラフィ
ー法及びエッチング法により、配線をパターニングして
いた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たような固溶限界以上のSiを添加したAl-Si-Cuターゲッ
トを用いてスパッタ堆積したAl薄膜には、以下に述べる
ような課題があった。すなわち、Al膜を堆積する際、そ
の高い加熱温度によって、析出していたSi粒６がAl中に
固溶し、堆積終了後にウエハが堆積温度から徐徐に冷却
される過程において、固溶しきれずに残ったSiを核とし
て、一旦固溶したSiの再結晶成長が始まり、結果として
巨大なSi析出物７を形成する（図１８参照）。このAl膜
中に析出したSi析出物７は、後行程であるAl膜のエッチ
ングの際、通常使用されるCl2系のエッチングガスでは
取り除けず、結果的にSiの残渣として残ってしまう。図
１９に示すように、このSi残渣８は、残渣下部のAlをエ
ッチングする際のマスクとして作用してしまう。そのた
め、パターン不良を起こし、Si残渣８の大きさが配線間
の間隔よりも大きくなると、配線間ショートの原因にな
るなどの問題点がある。
たような固溶限界以上のSiを添加したAl-Si-Cuターゲッ
トを用いてスパッタ堆積したAl薄膜には、以下に述べる
ような課題があった。すなわち、Al膜を堆積する際、そ
の高い加熱温度によって、析出していたSi粒６がAl中に
固溶し、堆積終了後にウエハが堆積温度から徐徐に冷却
される過程において、固溶しきれずに残ったSiを核とし
て、一旦固溶したSiの再結晶成長が始まり、結果として
巨大なSi析出物７を形成する（図１８参照）。このAl膜
中に析出したSi析出物７は、後行程であるAl膜のエッチ
ングの際、通常使用されるCl2系のエッチングガスでは
取り除けず、結果的にSiの残渣として残ってしまう。図
１９に示すように、このSi残渣８は、残渣下部のAlをエ
ッチングする際のマスクとして作用してしまう。そのた
め、パターン不良を起こし、Si残渣８の大きさが配線間
の間隔よりも大きくなると、配線間ショートの原因にな
るなどの問題点がある。
【０００５】
【課題を解決するための手段】本願発明では、上述した
課題を解決するため、半導体基板上にTi膜を堆積する工
程と、Ti膜上にAl-Si-Cu膜を４００℃以上で堆積する工
程とを含む配線薄膜の堆積方法としたものである。この
方法によれば、Ti膜とAl-Si-Cu膜の層間にAl3Ti膜が形
成され過剰なSiを吸収するため上述した課題を解決でき
るのである。
課題を解決するため、半導体基板上にTi膜を堆積する工
程と、Ti膜上にAl-Si-Cu膜を４００℃以上で堆積する工
程とを含む配線薄膜の堆積方法としたものである。この
方法によれば、Ti膜とAl-Si-Cu膜の層間にAl3Ti膜が形
成され過剰なSiを吸収するため上述した課題を解決でき
るのである。
【０００６】また、半導体基板上にTi膜を堆積する工程
と、Ti膜上にAl-Si-Cu膜を堆積する工程と、半導体基板
を４００℃以上でアニール処理する工程とを含む配線薄
膜の堆積方法としたものであり、その原理はAl3Ti膜のS
iの吸収による。
と、Ti膜上にAl-Si-Cu膜を堆積する工程と、半導体基板
を４００℃以上でアニール処理する工程とを含む配線薄
膜の堆積方法としたものであり、その原理はAl3Ti膜のS
iの吸収による。
【０００７】また、半導体基板上にTi膜を堆積する工程
と、Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上
にAl-Si-Cu膜を４００℃以上の温度で堆積する工程とを
含む配線薄膜の堆積方法としたものであり、その原理は
上述した通りである。
と、Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上
にAl-Si-Cu膜を４００℃以上の温度で堆積する工程とを
含む配線薄膜の堆積方法としたものであり、その原理は
上述した通りである。
【０００８】また、半導体基板上にTi膜を堆積する工程
と、Ti膜上にAl3Ti膜を堆積する工程と、Al3Ti膜上にAl
-Si-Cu膜を堆積する工程と、半導体基板を４００℃以上
でアニール処理する工程とを含む配線薄膜の堆積方法と
したものであり、その原理は上述した通りである。
と、Ti膜上にAl3Ti膜を堆積する工程と、Al3Ti膜上にAl
-Si-Cu膜を堆積する工程と、半導体基板を４００℃以上
でアニール処理する工程とを含む配線薄膜の堆積方法と
したものであり、その原理は上述した通りである。
【０００９】更に、半導体基板上にTi膜を堆積する工程
と、Ti膜上にAl-Si-Cu膜を堆積する工程と、Al-Si-Cu膜
上にAl3Ti膜を堆積する工程と、半導体基板を４００℃
以上でアニール処理する工程とを含む配線薄膜の堆積方
法としたものであり、その原理は上述した通りである。
と、Ti膜上にAl-Si-Cu膜を堆積する工程と、Al-Si-Cu膜
上にAl3Ti膜を堆積する工程と、半導体基板を４００℃
以上でアニール処理する工程とを含む配線薄膜の堆積方
法としたものであり、その原理は上述した通りである。
【００１０】
【発明の実施例】（第１の実施例）本発明の第１の実施
例を、図１乃至３を用いて詳細に説明する。まず、半導
体基板２０上に絶縁膜２１(例えばSiO2、BPSG)を堆積す
る。次に、バリア層として、例えばTi膜を50nm程度堆積
する。その後、Al-1.0％Si-0.5％Cuターゲットを用いた
スパッタ法で、Al膜２３を400〜800nm程度堆積する。こ
のAl膜を堆積する時の温度を、400℃以上の高温とす
る。
例を、図１乃至３を用いて詳細に説明する。まず、半導
体基板２０上に絶縁膜２１(例えばSiO2、BPSG)を堆積す
る。次に、バリア層として、例えばTi膜を50nm程度堆積
する。その後、Al-1.0％Si-0.5％Cuターゲットを用いた
スパッタ法で、Al膜２３を400〜800nm程度堆積する。こ
のAl膜を堆積する時の温度を、400℃以上の高温とす
る。
【００１１】この様に、温度が高い条件でAl膜を堆積す
れば、Al-Ti間の反応が促進されてAl3Ti合金層２４が形
成される。このAl面に接するAl3Tiは、Al中のSiを吸収
することが確認されている。例えば、450℃でのAl3Tiの
Siの固溶度は約15重量％程度であり、非常に高くなる。
れば、Al-Ti間の反応が促進されてAl3Ti合金層２４が形
成される。このAl面に接するAl3Tiは、Al中のSiを吸収
することが確認されている。例えば、450℃でのAl3Tiの
Siの固溶度は約15重量％程度であり、非常に高くなる。
【００１２】従って、本実施例では、このAl3TiへのSi
の拡散を促進し、Al中のSi量を減らし再結晶によるSi析
出物を無くすようにする。このAl3Ti合金層２４を形成
するため、Al膜の堆積時の半導体基板温度を、400℃以
上の高温にしてAl膜を堆積するのである。その後、反射
防止膜として例えばTiN膜を50nm程度堆積する。その後
は、公知の方法でパターニングを行う。
の拡散を促進し、Al中のSi量を減らし再結晶によるSi析
出物を無くすようにする。このAl3Ti合金層２４を形成
するため、Al膜の堆積時の半導体基板温度を、400℃以
上の高温にしてAl膜を堆積するのである。その後、反射
防止膜として例えばTiN膜を50nm程度堆積する。その後
は、公知の方法でパターニングを行う。
【００１３】以上のように、本実施例によれば、バリア
層がTiの場合、ウエハ温度を400℃以上の高温にしてAl
膜を堆積することで、Al-Ti間反応を促進し、Al3Ti合金
層を形成する。Al面に接するAl3Ti層は、Al膜堆積時の
高温処理により、Al膜中のSiを吸収する。従って、Al膜
中のSi量が減少し、ウエハが成膜温度から冷却する過程
におけるSiの再結晶成長を抑制することができる。これ
により、巨大なSiの析出物の形成を防ぐことができ、Si
析出物によるAlエッチング時のパターン不良を防いで配
線間ショートを無くすことができるのである。
層がTiの場合、ウエハ温度を400℃以上の高温にしてAl
膜を堆積することで、Al-Ti間反応を促進し、Al3Ti合金
層を形成する。Al面に接するAl3Ti層は、Al膜堆積時の
高温処理により、Al膜中のSiを吸収する。従って、Al膜
中のSi量が減少し、ウエハが成膜温度から冷却する過程
におけるSiの再結晶成長を抑制することができる。これ
により、巨大なSiの析出物の形成を防ぐことができ、Si
析出物によるAlエッチング時のパターン不良を防いで配
線間ショートを無くすことができるのである。
【００１４】（第２の実施例）本発明の第２の実施例
を、図４乃至５を用いて詳細に説明する。まず、半導体
基板３０上に、絶縁膜３１(例えばSiO2、BPSG)を堆積さ
せる。次に、バリア層としてTi単層膜３２を50nm程度堆
積する。その後、Al-1.0％Si-0.5％Cuターゲットを用い
たスパッタ法で、Al膜３３を400〜800nm程度堆積する。
次に、反射防止膜として、TiN膜３４を50nm程度堆積す
る。各膜の堆積条件は、従来の技術と同様で良い。
を、図４乃至５を用いて詳細に説明する。まず、半導体
基板３０上に、絶縁膜３１(例えばSiO2、BPSG)を堆積さ
せる。次に、バリア層としてTi単層膜３２を50nm程度堆
積する。その後、Al-1.0％Si-0.5％Cuターゲットを用い
たスパッタ法で、Al膜３３を400〜800nm程度堆積する。
次に、反射防止膜として、TiN膜３４を50nm程度堆積す
る。各膜の堆積条件は、従来の技術と同様で良い。
【００１５】以上の膜の堆積が終了したら、半導体基板
を400℃以上の高温でアニール処理をする。このアニー
ル処理により、Al-Ti間の反応が促進されAl3Ti合金層３
５が形成される。このAl面に接するAl3Tiは、上述した
ようにAl中のSiを吸収することが確認されている。従っ
て、本実施例では、このAl3TiへのSiの拡散を促し、Al
中のSi量を減らして再結晶によるSi析出物を無くすこと
ができる。
を400℃以上の高温でアニール処理をする。このアニー
ル処理により、Al-Ti間の反応が促進されAl3Ti合金層３
５が形成される。このAl面に接するAl3Tiは、上述した
ようにAl中のSiを吸収することが確認されている。従っ
て、本実施例では、このAl3TiへのSiの拡散を促し、Al
中のSi量を減らして再結晶によるSi析出物を無くすこと
ができる。
【００１６】以上のように、第２の実施例によれば、バ
リア層がTiの場合、反射防止膜の堆積が終了した後で、
400℃以上でアニール処理を行うことで、Al-Ti間反応が
促進されAl3Ti合金層が形成される。Al面に接するAl3Ti
合金層３５は、アニール時の温度が高いため、Al膜中の
Siを吸収する。従って、Al膜中のSi量が減少し、半導体
基板が膜の堆積温度から冷却する過程におけるSiの再結
晶成長を抑制することができる。これにより、巨大なSi
の析出物の形成を防ぐことができ、Si析出物によるAlエ
ッチング時のパターン不良を防いで配線間ショートを無
くすことができるのである。
リア層がTiの場合、反射防止膜の堆積が終了した後で、
400℃以上でアニール処理を行うことで、Al-Ti間反応が
促進されAl3Ti合金層が形成される。Al面に接するAl3Ti
合金層３５は、アニール時の温度が高いため、Al膜中の
Siを吸収する。従って、Al膜中のSi量が減少し、半導体
基板が膜の堆積温度から冷却する過程におけるSiの再結
晶成長を抑制することができる。これにより、巨大なSi
の析出物の形成を防ぐことができ、Si析出物によるAlエ
ッチング時のパターン不良を防いで配線間ショートを無
くすことができるのである。
【００１７】（第３の実施例）本発明の、第３の実施例
を、図６乃至８を用いて詳細に説明する。まず、半導体
基板４０上に、絶縁膜４１(例えばSiO2、BPSG)を堆積す
る。次に、バリア層としてTi膜４２を50nm程度堆積す
る。バリア層までの成膜条件は従来の技術と同様で良
い。本実施例ではAl堆積前に、あらかじめAl3Tiターゲ
ットを用いたスパッタ法によりAl3Ti膜４３を10〜20nm
程度堆積する。次に、Al-1.0％Si-0.5％Cuターゲットを
用いたスパッタ法で、Al膜を堆積温度400℃以上にて、4
00〜800nm程度堆積する。 Al膜の堆積温度を400℃以上
とするのは、Al3Ti中へのSiの吸収を促進するためであ
る。その後、反射防止膜としてTiN膜４５を50nm程度堆
積する。
を、図６乃至８を用いて詳細に説明する。まず、半導体
基板４０上に、絶縁膜４１(例えばSiO2、BPSG)を堆積す
る。次に、バリア層としてTi膜４２を50nm程度堆積す
る。バリア層までの成膜条件は従来の技術と同様で良
い。本実施例ではAl堆積前に、あらかじめAl3Tiターゲ
ットを用いたスパッタ法によりAl3Ti膜４３を10〜20nm
程度堆積する。次に、Al-1.0％Si-0.5％Cuターゲットを
用いたスパッタ法で、Al膜を堆積温度400℃以上にて、4
00〜800nm程度堆積する。 Al膜の堆積温度を400℃以上
とするのは、Al3Ti中へのSiの吸収を促進するためであ
る。その後、反射防止膜としてTiN膜４５を50nm程度堆
積する。
【００１８】以上のように、第３の実施例によれば、Al
堆積前に、あらかじめAl3Tiターゲットを用いたAl3Ti膜
を堆積し、その後400℃以上の高温でAl膜を堆積するこ
とで、Al面に接するAl3Ti層は、成膜時に、Al中のSiを
吸収するのでAl中のSi量が減少し、ウエハが成膜温度か
ら冷却する過程におけるSiの再結晶成長を抑制すること
ができる。これにより、巨大なSiの析出物の形成を防ぐ
ことができ、Si析出物によるAlエッチング時のパターン
不良を防いで配線間ショートを無くすことができるので
ある。
堆積前に、あらかじめAl3Tiターゲットを用いたAl3Ti膜
を堆積し、その後400℃以上の高温でAl膜を堆積するこ
とで、Al面に接するAl3Ti層は、成膜時に、Al中のSiを
吸収するのでAl中のSi量が減少し、ウエハが成膜温度か
ら冷却する過程におけるSiの再結晶成長を抑制すること
ができる。これにより、巨大なSiの析出物の形成を防ぐ
ことができ、Si析出物によるAlエッチング時のパターン
不良を防いで配線間ショートを無くすことができるので
ある。
【００１９】（第４の実施例）本発明の、第４の実施例
を、図９乃至１０を用いて詳細に説明する。まず、半導
体基板５０上に、絶縁膜５１(例えばSiO2、BPSG)を堆積
する。次に、バリア層としてTi膜５２を50nm程度堆積す
る。バリア層までの成膜条件は、従来の技術と同様であ
る。本実施例では、Al成膜前に、Al3Tiターゲットを用
いたスパッタ法により、Al3Ti膜５３を10〜20nm程度堆
積する。その後、従来の技術と同様の成膜条件で、Al-
1.0％Si-0.5％Cuターゲットを用いたスパッタ法によりA
l膜５４を400〜800nm程度堆積する。次に反射防止膜と
してTiN膜５５を50nm程度堆積する。以上の膜の堆積終
了後、Al3Ti膜中へのSiの吸収を促進するために、半導
体基板を400℃以上の高温でアニール処理を行う。
を、図９乃至１０を用いて詳細に説明する。まず、半導
体基板５０上に、絶縁膜５１(例えばSiO2、BPSG)を堆積
する。次に、バリア層としてTi膜５２を50nm程度堆積す
る。バリア層までの成膜条件は、従来の技術と同様であ
る。本実施例では、Al成膜前に、Al3Tiターゲットを用
いたスパッタ法により、Al3Ti膜５３を10〜20nm程度堆
積する。その後、従来の技術と同様の成膜条件で、Al-
1.0％Si-0.5％Cuターゲットを用いたスパッタ法によりA
l膜５４を400〜800nm程度堆積する。次に反射防止膜と
してTiN膜５５を50nm程度堆積する。以上の膜の堆積終
了後、Al3Ti膜中へのSiの吸収を促進するために、半導
体基板を400℃以上の高温でアニール処理を行う。
【００２０】以上のように、第４の実施例によれば、Al
膜の堆積前に、Al3Tiターゲットを用いたスパッタ法に
よりAl3Ti膜を堆積し、反射防止膜の堆積終了後、Al3Ti
膜中へのSiの吸収を促進するため、400℃以上の高温で
アニール処理を行う。このアニールにより、Al面に接す
るAl3Ti層はAl膜中のSiを吸収するので、Al膜中のSi量
が減少し、ウエハが成膜温度から冷却する過程における
Siの再結晶成長を抑制することができる。これにより、
巨大なSiの析出物の形成を防ぐことができ、Si析出物に
よるAlエッチング時のパターン不良を防いで配線間ショ
ートを無くすことができるのである。
膜の堆積前に、Al3Tiターゲットを用いたスパッタ法に
よりAl3Ti膜を堆積し、反射防止膜の堆積終了後、Al3Ti
膜中へのSiの吸収を促進するため、400℃以上の高温で
アニール処理を行う。このアニールにより、Al面に接す
るAl3Ti層はAl膜中のSiを吸収するので、Al膜中のSi量
が減少し、ウエハが成膜温度から冷却する過程における
Siの再結晶成長を抑制することができる。これにより、
巨大なSiの析出物の形成を防ぐことができ、Si析出物に
よるAlエッチング時のパターン不良を防いで配線間ショ
ートを無くすことができるのである。
【００２１】（第５の実施例）本発明の第５の実施例
を、図１１乃至１２を用いて詳細に説明する。まず、半
導体基板６０上に、絶縁膜６１(例えばSiO2、BPSG)を堆
積する。次に、バリア層としてTi膜６２を50nm程度堆積
する。その上に、Al-0.8％Si-0.3％Cuターゲットを用い
たスパッタ法で、Al膜６３を堆積する。Al膜を堆積する
までの堆積条件は従来の技術と同様で良い。本実施例で
は、Al膜堆積後に、Al3Tiターゲットを用いたスパッタ
法によりAl3Ti膜６４を10〜20nm程度堆積する。その
後、従来の技術と同様に反射防止膜TiN６５を50nm程度
堆積する。反射防止膜の堆積終了後、Al3Ti中へのSiの
吸収を促進するために400℃以上の高温でアニール処理
を行う。以上のように、第５の実施例によれば、Al成膜
後に、Al3Tiターゲットを用いたスパッタ法によってAl3
Ti膜６４を堆積し、反射防止膜の堆積終了後、Al3Ti中
へのSiの吸収を促進するために400℃以上の高温でアニ
ール処理を行うことで、Al面に接するAl3Ti層はAl中のS
iを吸収するので、Al膜中のSi量が減少し、半導体基板
が堆積温度から冷却する過程におけるSiの再結晶成長を
抑制することができる。これにより、巨大なSiの析出物
の形成を防ぐことができ、Si析出物によるAlエッチング
時のパターン不良を防いで配線間ショートを無くすこと
ができるのである。
を、図１１乃至１２を用いて詳細に説明する。まず、半
導体基板６０上に、絶縁膜６１(例えばSiO2、BPSG)を堆
積する。次に、バリア層としてTi膜６２を50nm程度堆積
する。その上に、Al-0.8％Si-0.3％Cuターゲットを用い
たスパッタ法で、Al膜６３を堆積する。Al膜を堆積する
までの堆積条件は従来の技術と同様で良い。本実施例で
は、Al膜堆積後に、Al3Tiターゲットを用いたスパッタ
法によりAl3Ti膜６４を10〜20nm程度堆積する。その
後、従来の技術と同様に反射防止膜TiN６５を50nm程度
堆積する。反射防止膜の堆積終了後、Al3Ti中へのSiの
吸収を促進するために400℃以上の高温でアニール処理
を行う。以上のように、第５の実施例によれば、Al成膜
後に、Al3Tiターゲットを用いたスパッタ法によってAl3
Ti膜６４を堆積し、反射防止膜の堆積終了後、Al3Ti中
へのSiの吸収を促進するために400℃以上の高温でアニ
ール処理を行うことで、Al面に接するAl3Ti層はAl中のS
iを吸収するので、Al膜中のSi量が減少し、半導体基板
が堆積温度から冷却する過程におけるSiの再結晶成長を
抑制することができる。これにより、巨大なSiの析出物
の形成を防ぐことができ、Si析出物によるAlエッチング
時のパターン不良を防いで配線間ショートを無くすこと
ができるのである。
【００２２】（第６の実施例）本発明の第６の実施例
を、図１３乃至１４を用いて詳細に説明する。まず、半
導体基板７０上に、絶縁膜７１(例えばSiO2、BPSG)を堆
積する。次に、バリア層としてTi膜７２を50nm程度堆積
する。その上に、Al-0.8％Si-0.3％Cuターゲットを用い
たスパッタ法で、Al膜７３を堆積する。Al膜を堆積する
までの堆積条件は従来の技術と同様で良い。本実施例で
は、Al膜堆積後に、Al3Tiターゲットを用いたスパッタ
法によりAl3Ti膜７４を10〜20nm程度堆積する。その時
の温度を４００℃以上の高温で堆積する。その後、従来
の技術と同様に反射防止膜TiN７５を50nm程度堆積す
る。
を、図１３乃至１４を用いて詳細に説明する。まず、半
導体基板７０上に、絶縁膜７１(例えばSiO2、BPSG)を堆
積する。次に、バリア層としてTi膜７２を50nm程度堆積
する。その上に、Al-0.8％Si-0.3％Cuターゲットを用い
たスパッタ法で、Al膜７３を堆積する。Al膜を堆積する
までの堆積条件は従来の技術と同様で良い。本実施例で
は、Al膜堆積後に、Al3Tiターゲットを用いたスパッタ
法によりAl3Ti膜７４を10〜20nm程度堆積する。その時
の温度を４００℃以上の高温で堆積する。その後、従来
の技術と同様に反射防止膜TiN７５を50nm程度堆積す
る。
【００２３】以上のように、第６の実施例によれば、Al
成膜後に、Al3Tiターゲットを用いたスパッタ法によっ
てAl3Ti膜６４を400℃以上の温度下で堆積する。Al3Ti
中へのSiの吸収を促進するために400℃以上の高温でAl3
Ti膜の堆積を行うことで、Al面に接するAl3Ti層はAl中
のSiを吸収するので、Al膜中のSi量が減少し、半導体基
板が堆積温度から冷却する過程におけるSiの再結晶成長
を抑制することができる。これにより、巨大なSiの析出
物の形成を防ぐことができ、Si析出物によるAlエッチン
グ時のパターン不良を防いで配線間ショートを無くすこ
とができるのである。
成膜後に、Al3Tiターゲットを用いたスパッタ法によっ
てAl3Ti膜６４を400℃以上の温度下で堆積する。Al3Ti
中へのSiの吸収を促進するために400℃以上の高温でAl3
Ti膜の堆積を行うことで、Al面に接するAl3Ti層はAl中
のSiを吸収するので、Al膜中のSi量が減少し、半導体基
板が堆積温度から冷却する過程におけるSiの再結晶成長
を抑制することができる。これにより、巨大なSiの析出
物の形成を防ぐことができ、Si析出物によるAlエッチン
グ時のパターン不良を防いで配線間ショートを無くすこ
とができるのである。
【００２４】
【発明の効果】本発明によれば、Al3Ti膜がSiを多量に
固溶できる性質を利用して過剰なSiを吸収させるように
したので、Al膜中のSi量が減少し、半導体基板が堆積温
度から冷却する過程におけるSiの再結晶を抑制すること
ができる。従って、巨大なSiの析出物の形成を防ぐこと
ができ、Si析出物によるAlエッチング時のパターン不良
を簡便な方法で防ぐことができ、結果として配線間ショ
ートを無くし良好な配線薄膜を得ることができるのであ
る。
固溶できる性質を利用して過剰なSiを吸収させるように
したので、Al膜中のSi量が減少し、半導体基板が堆積温
度から冷却する過程におけるSiの再結晶を抑制すること
ができる。従って、巨大なSiの析出物の形成を防ぐこと
ができ、Si析出物によるAlエッチング時のパターン不良
を簡便な方法で防ぐことができ、結果として配線間ショ
ートを無くし良好な配線薄膜を得ることができるのであ
る。
【図１】本発明の第１の実施例を説明するための工程断
面図その１である。
面図その１である。
【図２】本発明の第１の実施例を説明するための工程断
面図その２である。
面図その２である。
【図３】本発明の第１の実施例を説明するための工程断
面図その３である。
面図その３である。
【図４】本発明の第２の実施例を説明するための工程断
面図その１である。
面図その１である。
【図５】本発明の第２の実施例を説明するための工程断
面図その２である。
面図その２である。
【図６】本発明の第３の実施例を説明するための工程断
面図その１である。
面図その１である。
【図７】本発明の第３の実施例を説明するための工程断
面図その２である。
面図その２である。
【図８】本発明の第３の実施例を説明するための工程断
面図その３である。
面図その３である。
【図９】本発明の第４の実施例を説明するための工程断
面図その１である。
面図その１である。
【図１０】本発明の第４の実施例を説明するための工程
断面図その２である。
断面図その２である。
【図１１】本発明の第５の実施例を説明するための工程
断面図その１である。
断面図その１である。
【図１２】本発明の第５の実施例を説明するための工程
断面図その２である。
断面図その２である。
【図１３】本発明の第６の実施例を説明するための工程
断面図その１である。
断面図その１である。
【図１４】本発明の第６の実施例を説明するための工程
断面図その２である。
断面図その２である。
【図１５】従来の技術を説明するための工程断面図その
１である。
１である。
【図１６】従来の技術を説明するための工程断面図その
２である。
２である。
【図１７】従来の技術を説明するための工程断面図その
３である。
３である。
【図１８】従来の技術のメカニズムを説明するための工
程断面図である。
程断面図である。
【図１９】従来の技術による不具合を説明するための断
面図である。
面図である。
１、２０，３０，４０，５０，６０，７０：半導体基板 ２、２１，３１，４１，５１，６１，７１：絶縁膜 ２２、３２，４２，５２，６２，７２：Ti膜 ２４、３５，４３，５３，６４，７４：Al3Ti層 ２３、３３，４４，５４，６３，７３：Al膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 21/285 ３０１Ｍ ３０１ 21/88 Ｎ Ｒ Ｆターム(参考） 4K029 BA23 BD02 CA05 FA01 GA01 4M104 BB14 DD79 DD83 HH20 5F033 HH09 HH10 HH18 HH33 MM08 MM13 MM14 PP15 PP18 QQ03 QQ69 QQ73 WW03 XX31 5F103 AA08 DD28 GG02 HH03 LL14 NN01 PP03 RR06 RR10
Claims (6)
- 【請求項１】 半導体基板上にTi膜を堆積する工程と、
前記Ti膜上にAl-Si-Cu膜を４００℃以上で堆積する工程
とを含むことを特徴とする配線薄膜の堆積方法。 - 【請求項２】 半導体基板上にTi膜を堆積する工程と、
前記Ti膜上にAl-Si-Cu膜を堆積する工程と、前記半導体
基板を４００℃以上でアニール処理する工程とを含むこ
とを特徴とする配線薄膜の堆積方法。 - 【請求項３】 半導体基板上にTi膜を堆積する工程と、
前記Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上
にAl-Si-Cu膜を４００℃以上の温度で堆積する工程とを
含むことを特徴とする配線薄膜の堆積方法。 - 【請求項４】 半導体基板上にTi膜を堆積する工程と、
前記Ti膜上にAl3Ti膜を堆積する工程と、前記Al3Ti膜上
にAl-Si-Cu膜を堆積する工程と、前記半導体基板を４０
０℃以上でアニール処理する工程とを含むことを特徴と
する配線薄膜の堆積方法。 - 【請求項５】 半導体基板上にTi膜を堆積する工程と、
前記Ti膜上にAl-Si-Cu膜を堆積する工程と、前記Al-Si-
Cu膜上にAl3Ti膜を堆積する工程と、前記半導体基板を
４００℃以上でアニール処理する工程とを含むことを特
徴とする配線薄膜の堆積方法。 - 【請求項６】 半導体基板上にTi膜を堆積する工程と、
前記Ti膜上にAl-Si-Cu膜を堆積する工程と、前記Al-Si-
Cu膜上にAl3Ti膜を４００℃以上の温度で堆積する工程
とを含むことを特徴とする配線薄膜の堆積方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000117990A JP2001308094A (ja) | 2000-04-19 | 2000-04-19 | 配線薄膜の堆積方法 |
| US09/754,264 US7135399B2 (en) | 2000-04-19 | 2001-01-05 | Deposition method for wiring thin film |
| US11/545,475 US20070032075A1 (en) | 2000-04-19 | 2006-10-11 | Deposition method for wiring thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000117990A JP2001308094A (ja) | 2000-04-19 | 2000-04-19 | 配線薄膜の堆積方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308094A true JP2001308094A (ja) | 2001-11-02 |
Family
ID=18629209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000117990A Pending JP2001308094A (ja) | 2000-04-19 | 2000-04-19 | 配線薄膜の堆積方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7135399B2 (ja) |
| JP (1) | JP2001308094A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936959B2 (en) | 2002-01-25 | 2005-08-30 | Sanyo Electric Co., Ltd. | Display apparatus |
| US7009749B2 (en) | 2002-03-11 | 2006-03-07 | Sanyo Electric Co., Ltd. | Optical element and manufacturing method therefor |
| KR100582130B1 (ko) * | 2002-03-07 | 2006-05-23 | 산요덴키가부시키가이샤 | 배선 구조, 그 제조 방법 및 광학 장치 |
| US7126593B2 (en) | 2002-01-29 | 2006-10-24 | Sanyo Electric Co., Ltd. | Drive circuit including a plurality of transistors characteristics of which are made to differ from one another, and a display apparatus including the drive circuit |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| US7215304B2 (en) | 2002-02-18 | 2007-05-08 | Sanyo Electric Co., Ltd. | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another |
| US9437700B2 (en) | 2014-03-26 | 2016-09-06 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877268B1 (ko) * | 2007-06-25 | 2009-01-07 | 주식회사 동부하이텍 | 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법 |
| CN103187357B (zh) * | 2011-12-28 | 2016-04-27 | 无锡华润上华科技有限公司 | 防止金属互连线上形成圈状金属残留物的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2721023B2 (ja) * | 1989-09-26 | 1998-03-04 | キヤノン株式会社 | 堆積膜形成法 |
| JP2946978B2 (ja) * | 1991-11-29 | 1999-09-13 | ソニー株式会社 | 配線形成方法 |
| US6051490A (en) * | 1991-11-29 | 2000-04-18 | Sony Corporation | Method of forming wirings |
| JPH06120218A (ja) * | 1992-10-02 | 1994-04-28 | Miyazaki Oki Electric Co Ltd | 半導体素子の金属配線 |
| KR960010056B1 (ko) | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
| KR0144956B1 (ko) | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
| US5604155A (en) * | 1995-07-17 | 1997-02-18 | Winbond Electronics Corp. | Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging |
| JPH09249966A (ja) * | 1996-03-13 | 1997-09-22 | Mitsubishi Materials Corp | 金属間化合物分散型焼結Ａｌ合金製スパッタリングターゲット |
-
2000
- 2000-04-19 JP JP2000117990A patent/JP2001308094A/ja active Pending
-
2001
- 2001-01-05 US US09/754,264 patent/US7135399B2/en not_active Expired - Fee Related
-
2006
- 2006-10-11 US US11/545,475 patent/US20070032075A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936959B2 (en) | 2002-01-25 | 2005-08-30 | Sanyo Electric Co., Ltd. | Display apparatus |
| US7126593B2 (en) | 2002-01-29 | 2006-10-24 | Sanyo Electric Co., Ltd. | Drive circuit including a plurality of transistors characteristics of which are made to differ from one another, and a display apparatus including the drive circuit |
| US7215304B2 (en) | 2002-02-18 | 2007-05-08 | Sanyo Electric Co., Ltd. | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| KR100582130B1 (ko) * | 2002-03-07 | 2006-05-23 | 산요덴키가부시키가이샤 | 배선 구조, 그 제조 방법 및 광학 장치 |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| US7009749B2 (en) | 2002-03-11 | 2006-03-07 | Sanyo Electric Co., Ltd. | Optical element and manufacturing method therefor |
| US9437700B2 (en) | 2014-03-26 | 2016-09-06 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010034128A1 (en) | 2001-10-25 |
| US7135399B2 (en) | 2006-11-14 |
| US20070032075A1 (en) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712194A (en) | Semiconductor device including interlayer dielectric film layers and conductive film layers | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| JPH0752733B2 (ja) | 配線構造体の形成方法 | |
| JPH04324929A (ja) | 半導体装置の製造方法 | |
| JP2001308094A (ja) | 配線薄膜の堆積方法 | |
| JPH10308363A (ja) | メタライゼーション構造を製造する方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JP2953340B2 (ja) | 配線形成法 | |
| JPH01160036A (ja) | 半導体装置 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| CN101295704A (zh) | 用于铜互连的Ta-Al-N扩散阻挡层薄膜及其制备工艺 | |
| JPS6312132A (ja) | 半導体装置の製造方法 | |
| JP2555949B2 (ja) | 半導体装置の製造方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003133255A (ja) | 障壁金属層の積層方法 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP2705193B2 (ja) | 半導体装置の製法 | |
| JP2001068473A (ja) | 半導体装置およびその製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| TWI239623B (en) | Electrically conductive structure layer and the formation method for reducing the metal etching residue | |
| JP2961840B2 (ja) | Ａｌ配線構造の製造方法 | |
| JP3270512B2 (ja) | 半導体装置の製造方法 | |
| JP2000164705A (ja) | 配線形成方法及び半導体集積回路装置 | |
| JPH04147626A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |