JP2001308092A - Multilayered metal plate used for forming interconnection on semiconductor wafer, and method for forming the interconnection on semiconductor wafer - Google Patents
Multilayered metal plate used for forming interconnection on semiconductor wafer, and method for forming the interconnection on semiconductor waferInfo
- Publication number
- JP2001308092A JP2001308092A JP2000116639A JP2000116639A JP2001308092A JP 2001308092 A JP2001308092 A JP 2001308092A JP 2000116639 A JP2000116639 A JP 2000116639A JP 2000116639 A JP2000116639 A JP 2000116639A JP 2001308092 A JP2001308092 A JP 2001308092A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- wiring
- foil
- semiconductor wafer
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 75
- 239000002184 metal Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000011888 foil Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 56
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 46
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 229910052759 nickel Inorganic materials 0.000 claims description 28
- 239000011889 copper foil Substances 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表面に回路素子の
形成された半導体ウェハ上への導体配線の形成方法、な
らびに、バンプを有する導体配線の形成方法を提供する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides a method for forming a conductor wiring on a semiconductor wafer having circuit elements formed on the surface, and a method for forming a conductor wiring having bumps.
【０００２】[0002]
【従来の技術】近年、ＩＣチップの小型化、高機能化、
高集積化、多ピン化が著しく進行している。また、チッ
プサイズの縮小と多ピン化により、チップの電極ピッチ
はますます狭くなっている状況にある。電極配列ピッチ
が狭くなると、チップをインターポーザー又はプリント
基板に実装する際に高精度が要求されるため、設備的に
高価になり好ましくない。したがって、チップの周囲に
狭いピッチで並んだ電極を、チップ上で再配置すること
で電極ピッチを拡大し、その後の実装を容易にする必要
があった。電極の再配置を行うには、チップの電極が形
成される面上に、導体配線を形成する必要がある。従
来、この配線は蒸着法により形成されており、コストを
上げる要因となっていた。また、再配置した電極には、
バンプを形成する必要があるが、この形成もコストがか
かっていた。2. Description of the Related Art In recent years, IC chips have become smaller and more sophisticated.
High integration and high pin count have been remarkably progressing. Further, due to the reduction in chip size and the increase in the number of pins, the electrode pitch of the chip is becoming increasingly narrower. If the electrode arrangement pitch is narrow, high precision is required when the chip is mounted on an interposer or a printed circuit board, which is undesirably expensive due to equipment. Therefore, it is necessary to increase the electrode pitch by rearranging the electrodes arranged at a narrow pitch around the chip on the chip and to facilitate subsequent mounting. In order to rearrange the electrodes, it is necessary to form conductor wiring on the surface of the chip on which the electrodes are formed. Heretofore, this wiring has been formed by a vapor deposition method, which has been a factor of increasing the cost. Also, the rearranged electrodes
Although bumps need to be formed, this formation is also costly.
【０００３】[0003]
【発明が解決しようとする課題】本発明は、上記従来の
問題点を解決し、表面に回路素子の形成された半導体ウ
ェハ上への配線形成を高精度にかつ経済的に行うことが
可能であり、また、電極へのバンプ形成も同様に高精度
かつ安価に行うことのできる手段を提供することを目的
とするものである。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and enables highly accurate and economical wiring formation on a semiconductor wafer having circuit elements formed on its surface. Also, it is another object of the present invention to provide means capable of forming bumps on electrodes with high precision and at low cost.
【０００４】[0004]
【課題を解決するための手段】本発明者らは、表面に回
路素子の形成された半導体ウェハーの電極が形成される
面側に、本発明者らが先に出願した金属箔とセラミック
の接合技術（国際公開番号ＷＯ９９／５８４７０号公報
参照）を用いて配線形成用の金属箔を積層後、金属箔を
エッチングして配線を形成することにより、上記目的の
うち、半導体ウェハ上への配線形成についての問題点を
解決できることを見出した。Means for Solving the Problems The present inventors, on the surface of a semiconductor wafer having circuit elements formed on the surface side on which the electrodes are formed, bond a metal foil and a ceramic filed by the present inventors. By laminating a metal foil for wiring formation using a technique (see International Publication No. WO99 / 58470) and then forming the wiring by etching the metal foil, the wiring formation on the semiconductor wafer is achieved among the above objects. Can be solved.
【０００５】また、バンプの形成については、表面に回
路素子の形成された半導体ウェハの電極形成面側に配線
形成用の多層金属箔を積層することにより、その上にバ
ンプを有する配線をエッチングのみで形成できることを
見出した。In forming a bump, a multilayer metal foil for forming a wiring is laminated on an electrode forming surface side of a semiconductor wafer having a circuit element formed on the surface, so that a wiring having a bump thereon is etched only. It was found that it can be formed by:
【０００６】[0006]
【発明の実施の形態】まず、本発明の第一の形態につい
て説明する。本発明の第一の形態は、表面に回路素子の
形成された半導体ウェハ上への導体配線の形成方法に関
するものである。配線形成用金属箔の素材としては、通
常用いられる金属であれば特に限定されないが、銅、ア
ルミニウム、ニッケルまたはこれら２以上の組み合わせ
からなる合金であることが望ましい。 そして、配線形
成用金属箔の厚さは、１〜５０μｍ、好ましくは５〜２
０μmであることが望ましい。表面に回路素子の形成さ
れた半導体ウェハとしては、通常用いられるウェハー等
を用いることができ、導体配線は、適宜所望の形状とす
ることができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a first embodiment of the present invention will be described. A first aspect of the present invention relates to a method for forming a conductor wiring on a semiconductor wafer having a circuit element formed on a surface thereof. The material of the metal foil for forming a wiring is not particularly limited as long as it is a commonly used metal, but is desirably an alloy composed of copper, aluminum, nickel or a combination of two or more thereof. The thickness of the wiring forming metal foil is 1 to 50 μm, preferably 5 to 2 μm.
Desirably, it is 0 μm. As the semiconductor wafer having circuit elements formed on the surface, a commonly used wafer or the like can be used, and the conductor wiring can be appropriately formed into a desired shape.
【０００７】このような本発明の第一の形態の表面に回
路素子の形成された半導体ウェハ上への導体配線の形成
方法は、半導体ウェハ上の電極形成面側に配線形成用金
属箔を積層する工程、該金属箔上にレジスト配線パター
ンを形成する工程、金属箔のエッチングを行う工程、お
よび、レジストを除去して配線を形成する工程からな
る。In the method of forming conductor wiring on a semiconductor wafer having circuit elements formed on the surface according to the first aspect of the present invention, a metal foil for wiring formation is laminated on an electrode forming surface side of the semiconductor wafer. And forming a resist wiring pattern on the metal foil, etching the metal foil, and removing the resist to form wiring.
【０００８】基材としては表面に回路素子の形成された
半導体ウェハー等の通常用いられるものを用いることが
でき、配線形成用金属箔としては好ましくは銅であっ
て、厚さ１〜５０μｍのものを用いることができる（図
１）。As the base material, a commonly used one such as a semiconductor wafer having circuit elements formed on the surface can be used, and the metal foil for forming wiring is preferably copper, having a thickness of 1 to 50 μm. Can be used (FIG. 1).
【０００９】なお、場合によっては、表面清浄化の後
に、スパッタ法、蒸着法等を使用して、回路素子の形成
された半導体ウェハー上に金属薄膜を提供することもで
きる。これにより、半導体ウェハ上への金属箔の積層が
容易に行えるようになる。薄膜を形成する金属として
は、半導体素子のチップ電極がＡｌの場合バリアメタル
としてＣｒ，Ｍｏ，Ｗ等が用いられているが、その後の
エッチング除去が困難であることから、エッチング除去
の容易性の観点より、ニッケルを用いることが好まし
い。また、チップ電極がＣｕであれば、金属薄膜として
Ｃｕを用いることが好ましい。In some cases, after cleaning the surface, a metal thin film can be provided on a semiconductor wafer on which circuit elements are formed by using a sputtering method, a vapor deposition method, or the like. This facilitates the lamination of the metal foil on the semiconductor wafer. As the metal for forming the thin film, Cr, Mo, W, or the like is used as a barrier metal when the chip electrode of the semiconductor element is Al. However, it is difficult to remove by etching. From the viewpoint, it is preferable to use nickel. If the tip electrode is Cu, it is preferable to use Cu as the metal thin film.
【００１０】表面に回路素子の形成された半導体ウェハ
への配線形成用金属箔の積層は、本発明者らが先に出願
した国際公開番号ＷＯ９９／５８４７０号公報に記載の
技術を用いて行うことができる（図１参照）。これによ
り、半導体ウェハーを破損することなく、金属箔を積層
することができる。The lamination of the metal foil for wiring formation on the semiconductor wafer having the circuit elements formed on the surface is performed by using the technique described in International Publication No. WO 99/58470 filed by the present inventors. (See FIG. 1). Thereby, the metal foil can be laminated without damaging the semiconductor wafer.
【００１１】金属箔の積層後、配線形成用金属箔上にレ
ジスト塗布後、露光、現像を行い、レジスト配線パター
ンを形成する。これらの一連の手法については、常法に
基づいて行うことができる（図２参照）。After laminating the metal foil, a resist is applied on the metal foil for forming a wiring, and then exposed and developed to form a resist wiring pattern. These series of methods can be performed based on a conventional method (see FIG. 2).
【００１２】次に、配線形成用金属箔のエッチングを行
う。該金属箔が銅の場合には、市販のアルカリ系銅のエ
ッチング液等を用いて、銅のエッチングを行うことがで
きる（図３参照）。Next, the metal foil for wiring formation is etched. When the metal foil is copper, copper can be etched using a commercially available alkaline copper etchant or the like (see FIG. 3).
【００１３】最後に、レジストを除去して、配線を形成
する（図３参照）。ここで、金属薄膜を形成した場合に
は、エッチングで除去する。Finally, the resist is removed to form a wiring (see FIG. 3). Here, when a metal thin film is formed, it is removed by etching.
【００１４】次に、本発明の第二の態様について説明す
る。本発明の第二の態様は、表面に回路素子の形成され
た半導体ウェハ上へバンプを有する導体配線の形成方法
を提供するものである。Next, a second embodiment of the present invention will be described. A second aspect of the present invention is to provide a method for forming a conductor wiring having a bump on a semiconductor wafer having a circuit element formed on a surface thereof.
【００１５】ここで、配線形成用多層金属箔としては、
銅、半田、アルミニウム、ニッケルまたはこれら２以上
の組み合わせからなる合金である金属の積層体を用いる
ことが望ましい。中でも、配線形成用多層金属箔がバン
プ形成用銅又は半田箔／エッチングストップ層ニッケル
／配線用銅箔とすることが望ましい。Here, as the multilayer metal foil for forming wiring,
It is desirable to use a metal laminate that is copper, solder, aluminum, nickel, or an alloy of a combination of two or more of these. Among them, it is preferable that the multilayer metal foil for wiring formation is copper for bump formation or solder foil / nickel for etching stop layer / copper foil for wiring.
【００１６】エッチングストップ層ニッケルとしては、
めっきで積層したものであっても、箔をクラッドしたも
のであってもよい。めっきで積層したものを用いる場
合、配線形成用多層金属箔の各層の厚さは、バンプ形成
用銅又は半田箔が５〜１００μｍ、好ましくは１０〜５
０μｍ、エッチングストップ層ニッケルめっきが０．５
〜３μｍ、好ましくは１〜２μｍ、配線用銅箔が１〜１
００μｍ、好ましくは５〜２０μｍ、とすることができ
る。また、エッチングストップ層ニッケルが箔をクラッ
ドしたものである場合は、配線形成用多層金属箔の各層
の厚さは、バンプ形成用銅又は半田箔の厚さが５〜１０
０μｍ、好ましくは１０〜５０μｍ、エッチングストッ
プ層ニッケルクラッド箔の厚さが１〜１０μｍ、好まし
くは１．５〜５μｍ、配線用銅箔の厚さが１〜１００μ
ｍ、好ましくは５〜２０μｍとすることができる。As the etching stop layer nickel,
They may be laminated by plating or clad with foil. When using those laminated by plating, the thickness of each layer of the multilayer metal foil for wiring formation is 5 to 100 μm, preferably 10 to 5 μm for copper or solder foil for bump formation.
0 μm, etching stop layer nickel plating 0.5
３3 μm, preferably 1-2 μm, copper foil for wiring is 1-1
The thickness may be 00 μm, preferably 5 to 20 μm. When the etching stop layer nickel is clad with foil, the thickness of each layer of the multilayer metal foil for wiring formation is 5 to 10 mm for copper or solder foil for bump formation.
0 μm, preferably 10 to 50 μm, the thickness of the etching stop layer nickel clad foil is 1 to 10 μm, preferably 1.5 to 5 μm, and the thickness of the wiring copper foil is 1 to 100 μm.
m, preferably 5 to 20 μm.
【００１７】また、上記多層金属箔のほか、配線形成用
多層金属箔がバンプ形成用銅又は半田箔／配線用アルミ
ニウム、あるいは銀の金属積層体であってもよい。この
場合、バンプ形成用銅又は半田箔の厚さが５〜１００μ
ｍ、好ましくは１０〜５０μｍ、配線形成用アルミニウ
ム箔あるいは銀箔の厚さが１〜１００μｍ、好ましくは
５〜２０μｍであることが望ましい。In addition to the above-mentioned multilayer metal foil, the multilayer metal foil for wiring formation may be a copper laminate for bump formation or a solder foil / aluminum for wiring or a metal laminate of silver. In this case, the thickness of the bump forming copper or solder foil is 5 to 100 μm.
m, preferably 10 to 50 μm, and the thickness of the wiring-forming aluminum foil or silver foil is 1 to 100 μm, preferably 5 to 20 μm.
【００１８】このような表面に回路素子の形成された半
導体ウェハ上への、バンプを有する導体配線の形成方法
は、半導体ウェハ上の電極形成面側に配線形成用多層金
属箔を積層する工程、該多層金属箔上にバンプ形成用レ
ジスト配線パターンを形成する工程、選択エッチングに
よりバンプを形成する工程、エッチングストップ層を除
去する工程、配線形成用レジスト配線パターンを形成す
る工程、エッチングにより配線を形成する工程、およ
び、レジストを除去して配線を形成する工程からなる。A method for forming a conductor wiring having bumps on a semiconductor wafer having circuit elements formed on such a surface includes a step of laminating a wiring-forming multilayer metal foil on an electrode forming surface side of the semiconductor wafer; Forming a resist wiring pattern for forming a bump on the multilayer metal foil, forming a bump by selective etching, removing an etching stop layer, forming a resist wiring pattern for forming a wiring, forming a wiring by etching And forming a wiring by removing the resist.
【００１９】まず、表面に回路素子の形成された半導体
ウェハ上へ配線形成用金属箔を積層する(図４参照)。配
線形成用金属箔としては、先述のとおりバンプ形成用銅
又は半田箔／エッチングストップ層ニッケル／配線用銅
箔からなる金属積層体やバンプ形成用銅又は半田箔／配
線用アルミニウム、あるいは銀からなる金属積層体を用
いることができる。積層の方法については、上述の本発
明の第一の態様と同様にして行うことができる。なお、
第一の形態と同様に金属箔積層前に金属薄膜を提供して
もよい。First, a wiring-forming metal foil is laminated on a semiconductor wafer having circuit elements formed on the surface (see FIG. 4). As described above, the metal foil for forming a wiring is made of a metal laminated body composed of copper or solder for forming a bump / nickel / an etching stop layer / copper foil for wiring, or copper or a solder foil for forming a bump / aluminum for wiring, or silver as described above. A metal laminate can be used. The lamination method can be performed in the same manner as in the above-described first embodiment of the present invention. In addition,
As in the first embodiment, a metal thin film may be provided before laminating a metal foil.
【００２０】配線形成用多層金属箔上にレジスト塗布
後、露光、現像を行い、バンプ形成用レジスト配線パタ
ーンを形成する（図５参照）。これらの手法は、常法に
よって進めることができる。After applying a resist on the multilayer metal foil for wiring formation, exposure and development are performed to form a resist wiring pattern for bump formation (see FIG. 5). These techniques can proceed in a conventional manner.
【００２１】次に、バンプ形成層の選択エッチングを行
い（図６参照）、バンプを形成する。バンプ形成層が銅
箔の場合、市販のアルカリ系銅のエッチング液を用いる
ことができる。Next, the bump forming layer is selectively etched (see FIG. 6) to form a bump. When the bump forming layer is a copper foil, a commercially available alkaline copper etchant can be used.
【００２２】エッチングストップ層を除去する。エッチ
ングストップ層がニッケルの場合、市販のニッケル除去
液（例えばメルテックス社製Ｎ−９５０）を用いること
ができる（図７参照）。The etching stop layer is removed. When the etching stop layer is made of nickel, a commercially available nickel removing solution (for example, N-950 manufactured by Meltex Corporation) can be used (see FIG. 7).
【００２３】続いて、配線形成用レジストパターンを所
望の形状に形成する（図８参照）。Subsequently, a resist pattern for wiring formation is formed in a desired shape (see FIG. 8).
【００２４】最後に市販のアルカリ系銅エッチング液等
を用いてエッチングを行い、配線を形成する。その後レ
ジストを除去する（図９参照）。Finally, a wiring is formed by etching using a commercially available alkaline copper etchant or the like. Thereafter, the resist is removed (see FIG. 9).
【００２５】[0025]
【実施例】以下、実施例により本発明を詳しく説明す
る。 実施例１（半導体ウェハ上への配線形成） （１）材料構成 基材として表面に回路素子の形成された半導体ウェハー
１を用い、配線形成用金属箔には銅（１５μｍ厚）２を
用いた（図１参照）。なお、半導体ウェハー１には、ア
ルミニウム電極３が埋め込まれている。図は便宜上、半
導体ウェハの断面の１チップ部の拡大部を示している。
実際には、ウェハ上にはこのような素子が数多く並んで
いる。The present invention will be described below in detail with reference to examples. Example 1 (Formation of Wiring on Semiconductor Wafer) (1) Material Configuration A semiconductor wafer 1 having circuit elements formed on its surface was used as a base material, and copper (15 μm thick) 2 was used as a metal foil for forming wiring. (See FIG. 1). The semiconductor wafer 1 has an aluminum electrode 3 embedded therein. The figure shows an enlarged portion of one chip portion in a cross section of a semiconductor wafer for convenience.
Actually, many such elements are arranged on a wafer.
【００２６】（２）半導体ウェハー上への薄膜形成 表面清浄化の後に、スパッタ法、蒸着法等を使用して、
表面に回路素子の形成された半導体ウェハー上にニッケ
ル薄膜を形成した（図示せず）。(2) Formation of a thin film on a semiconductor wafer After cleaning the surface, using a sputtering method, a vapor deposition method or the like,
A nickel thin film was formed on a semiconductor wafer having circuit elements formed on the surface (not shown).
【００２７】（３）積層 本発明者らが先に出願した国際公開番号ＷＯ９９／５８
４７０号公報に記載の技術を用いて、半導体ウェハー１
の上に配線形成用銅箔２を積層した（図１参照）。(3) Lamination International publication number WO99 / 58 filed earlier by the present inventors.
No. 470, the semiconductor wafer 1
A copper foil 2 for forming a wiring was laminated thereon (see FIG. 1).
【００２８】（４）レジスト配線パターン形成 銅箔上にレジスト塗布後、露光、現像を行い、レジスト
配線パターン４を形成した（図２参照）。(4) Formation of resist wiring pattern After applying a resist on the copper foil, exposure and development were performed to form a resist wiring pattern 4 (see FIG. 2).
【００２９】（５）エッチング 市販のアルカリ系銅のエッチング液等を用いて、銅のエ
ッチングを行った（図３参照）。(5) Etching Copper was etched using a commercially available alkaline copper etchant or the like (see FIG. 3).
【００３０】（６）レジスト４を除去し、配線５を形成
した（図３参照）。最後に、ニッケル薄膜をエッチング
により除去した。(6) The resist 4 was removed to form the wiring 5 (see FIG. 3). Finally, the nickel thin film was removed by etching.
【００３１】実施例２（半導体ウェハ上へのバンプを有
する配線の形成） （１）材料構成 基材として実施例１で用いたのと同様の表面に回路素子
の形成された半導体ウェハー１を用いた。一方、配線形
成用金属箔にバンプ形成用銅箔（３５μｍ厚）６／エッ
チングストップ層ニッケルめっき（１μｍ厚）７／配線
用銅箔（１５μｍ）２からなる金属積層体を用いた(図
４参照）。Example 2 (Formation of Wiring Having Bumps on Semiconductor Wafer) (1) Material Configuration A semiconductor wafer 1 having a circuit element formed on the same surface as that used in Example 1 was used as a base material. Was. On the other hand, a metal laminate composed of a bump forming copper foil (35 μm thick) 6 / an etching stop layer nickel plating (1 μm thick) 7 / wiring copper foil (15 μm) 2 was used as the wiring forming metal foil (see FIG. 4). ).
【００３２】（２）積層 実施例１と同様に表面に回路素子の形成された半導体ウ
ェハー１の上に金属積層体（符号６，７および２の多層
金属箔）を積層する（図４参照）。(2) Lamination As in the first embodiment, a metal laminate (multilayer metal foils denoted by reference numerals 6, 7 and 2) is laminated on a semiconductor wafer 1 having circuit elements formed on its surface (see FIG. 4). .
【００３３】（３）バンプ形成用レジスト配線パターン
形成 金属積層体上にレジスト塗布後、露光、現像を行い、バ
ンプ形成用レジスト配線パターン８を形成する(図５参
照）。(3) Formation of Bump-Forming Resist Wiring Pattern After applying a resist on the metal laminate, exposure and development are performed to form a bump-forming resist wiring pattern 8 (see FIG. 5).
【００３４】（４）エッチング 市販のアルカリ系銅のエッチング液等を用いて銅の選択
エッチングを行う（図６参照）。(4) Etching Copper is selectively etched using a commercially available alkaline copper etchant or the like (see FIG. 6).
【００３５】（５）エッチングストップ層ニッケルの除
去 市販のニッケル除去液（メルテックス社製Ｎ−９５０）
を用いてエッチングストップ層ニッケルを除去し、バン
プ９を形成する（図７参照）。(5) Removal of Nickel in Etching Stop Layer Commercial nickel removal solution (N-950, manufactured by Meltex Co.)
The bump 9 is formed by removing the nickel of the etching stop layer by using (FIG. 7).
【００３６】（６）配線形成用レジスト配線パターンの
形成 レジストを塗布後、露光、現像を行い、配線形成用レジ
スト配線パターン４を形成する（図８参照）。(6) Formation of Wiring Resist Wiring Pattern After applying a resist, exposure and development are performed to form a wiring forming resist wiring pattern 4 (see FIG. 8).
【００３７】（７）市販のアルカリ系銅エッチング液等
を用いてエッチングを行い、配線を形成する。その後レ
ジスト４を除去する（図９参照）。(7) Etching is performed using a commercially available alkaline copper etchant or the like to form wiring. Thereafter, the resist 4 is removed (see FIG. 9).
【００３８】[0038]
【発明の効果】本発明は、表面に回路素子の形成された
半導体ウェハ上への電極を再配置するための配線形成を
高精度にかつ経済的に行うことが可能であり、また、電
極へのバンプ形成も同様に高精度かつ安価に行うことの
できる配線形成方法を提供することができる。したがっ
て、本発明の配線形成方法は、半導体部品の製造分野で
有用である。According to the present invention, it is possible to form wiring for relocating electrodes on a semiconductor wafer having circuit elements formed on its surface with high precision and economical efficiency. In the same manner, it is possible to provide a wiring forming method capable of forming bumps with high precision and at low cost. Therefore, the wiring forming method of the present invention is useful in the field of manufacturing semiconductor components.
【図１】 本発明の第一の形態における回路形成方法の
一工程を示す図である（半導体ウェハー上に配線形成用
銅箔を積層する工程）。FIG. 1 is a view showing one step of a circuit forming method according to a first embodiment of the present invention (a step of laminating a wiring forming copper foil on a semiconductor wafer).
【図２】 本発明の第一の形態における回路形成方法の
一工程を示す図である（レジスト形成用配線パターンを
形成する工程）。FIG. 2 is a view showing one step of a circuit forming method according to the first embodiment of the present invention (a step of forming a wiring pattern for resist formation).
【図３】 本発明の第一の形態における回路形成方法の
一工程を示す図である（銅箔をエッチングし、配線を形
成する工程）。FIG. 3 is a view showing one step of a circuit forming method according to the first embodiment of the present invention (a step of forming a wiring by etching a copper foil).
【図４】 本発明の第二の形態における回路形成方法の
一工程を示す図である（半導体ウェハー上に配線形成用
金属積層体を積層する工程）。FIG. 4 is a view showing one step of a circuit forming method according to a second embodiment of the present invention (step of laminating a wiring-forming metal laminate on a semiconductor wafer).
【図５】 本発明の第二の形態における回路形成方法の
一工程を示す図である（バンプ形成用レジスト配線パタ
ーンを形成する工程）。FIG. 5 is a view showing one step of a circuit forming method according to a second embodiment of the present invention (a step of forming a resist wiring pattern for forming a bump).
【図６】 本発明の第二の形態における回路形成方法の
一工程を示す図である（銅箔を選択エッチングする工
程）。FIG. 6 is a view showing one step of a circuit forming method according to the second embodiment of the present invention (a step of selectively etching a copper foil).
【図７】 本発明の第二の形態における回路形成方法の
一工程を示す図である（エッチングストップ層ニッケル
の選択エッチングおよびバンプ形成工程）。FIG. 7 is a view showing one step of a circuit forming method according to the second embodiment of the present invention (selective etching of an etching stop layer nickel and a bump forming step).
【図８】 本発明の第二の形態における回路形成方法の
一工程を示す図である（配線形成用レジスト配線パター
ンを形成する工程）。FIG. 8 is a view showing one step of a circuit forming method according to a second embodiment of the present invention (a step of forming a resist wiring pattern for forming a wiring).
【図９】 本発明の第二の形態における回路形成方法の
一工程を示す図である（銅箔のエッチングおよび配線の
形成工程）。FIG. 9 is a view showing one step of a circuit forming method according to the second embodiment of the present invention (copper foil etching and wiring forming step).
１： 表面に回路素子の形成された半導体ウェハー ２： 配線形成用銅箔 ３： 半導体チップ電極 ４： 配線形成用レジストパターン ５： 配線 ６： バンプ形成用銅箔 ７： エッチングストップ層ニッケル ８： バンプ形成用レジストパターン ９： バンプ 1: Semiconductor wafer with circuit elements formed on the surface 2: Copper foil for wiring formation 3: Semiconductor chip electrode 4: Resist pattern for wiring formation 5: Wiring 6: Copper foil for bump formation 7: Nickel etching stop layer 8: Bump Forming resist pattern 9: Bump
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｃ (72)発明者 大澤 真司 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 岡本 浩明 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 吉田 一雄 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 須賀 唯知 東京都目黒区駒場２丁目２番２−207号 Ｆターム(参考） 5F033 HH07 HH08 HH11 HH14 PP15 PP19 PP27 PP28 QQ08 QQ19 QQ91 VV07 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/92 604C (72) Inventor Shinji Osawa 1296-1, Higashi-Toyoi, Kudamatsu City, Yamaguchi Prefecture Toyo Kohan Co., Ltd. Inside the laboratory (72) Inventor Hiroaki Okamoto 1296, Higashi-Toyoi, Kudamatsu City, Yamaguchi Prefecture Toyo Kogyo Co., Ltd. (72) Inventor Yuchi Suga 2-2-207 Komaba, Meguro-ku, Tokyo F-term (reference) 5F033 HH07 HH08 HH11 HH14 PP15 PP19 PP27 PP28 QQ08 QQ19 QQ91 VV07
Claims (16)
ハ上の電極形成面側に配線形成用金属箔を積層する工
程、該金属箔上にレジスト配線パターンを形成する工
程、金属箔のエッチングを行う工程、および、レジスト
を除去して配線を形成する工程を含む、半導体ウェハ上
への導体配線回路形成方法。1. A step of laminating a wiring forming metal foil on an electrode forming surface side of a semiconductor wafer having a circuit element formed on a surface thereof, a step of forming a resist wiring pattern on the metal foil, and an etching of the metal foil. A method of forming a conductor wiring circuit on a semiconductor wafer, comprising: performing a step of forming a wiring by removing a resist.
ウム、ニッケルまたはこれら２以上の組み合わせからな
る合金である請求項１記載の導体配線回路形成方法。2. The conductor wiring circuit forming method according to claim 1, wherein the metal foil for forming a wiring is copper, aluminum, nickel, or an alloy composed of a combination of two or more thereof.
μｍの金属箔である請求項１又は２記載の導体配線回路
形成方法。3. The method according to claim 1, wherein the metal foil for forming wiring has a thickness of 1 to 50.
3. The method according to claim 1, wherein the conductive wiring circuit is a metal foil having a thickness of μm.
ハが、金属薄膜が表面に形成された半導体ウェハである
請求項１〜３のいずれかに記載の導体配線回路形成方
法。4. The conductor wiring circuit forming method according to claim 1, wherein the semiconductor wafer having the circuit elements formed on the surface is a semiconductor wafer having a metal thin film formed on the surface.
４記載の導体配線回路形成方法。5. The method according to claim 4, wherein the metal thin film is nickel.
ハ上の電極形成面側に配線形成用多層金属箔を積層する
工程、該多層金属箔上にバンプ形成用レジスト配線パタ
ーンを形成する工程、選択エッチングによりバンプを形
成する工程、エッチングストップ層を除去する工程、配
線形成用レジスト配線パターンを形成する工程、エッチ
ングにより配線を形成する工程、および、レジストを除
去して配線を形成する工程からなる、半導体ウェハ上に
バンプを有する導体配線を形成する方法。6. A step of laminating a wiring-forming multilayer metal foil on an electrode forming surface side of a semiconductor wafer having a circuit element formed on a surface thereof, a step of forming a bump-forming resist wiring pattern on the multilayer metal foil, A step of forming a bump by selective etching, a step of removing an etching stop layer, a step of forming a resist wiring pattern for forming a wiring, a step of forming wiring by etching, and a step of removing a resist to form a wiring Forming a conductor wiring having a bump on a semiconductor wafer.
ム、ニッケルまたはこれら２以上の組み合わせからなる
合金である金属の積層体である請求項６記載のバンプを
有する導体配線を形成する方法。7. The method for forming a conductive wiring having bumps according to claim 6, wherein the multilayer metal foil for forming a wiring is a laminate of a metal that is copper, aluminum, nickel or an alloy composed of a combination of two or more thereof.
又は半田箔／エッチングストップ層ニッケル／配線用銅
箔の金属積層体である請求項６又は７記載のバンプを有
する導体配線を形成する方法。8. The conductor wiring having bumps according to claim 6, wherein the multilayer metal foil for forming a wiring is a metal laminate of copper for forming a bump or a solder foil / an etching stop layer / nickel / a copper foil for wiring. Method.
で積層したものである請求項８記載のバンプを有する導
体配線を形成する方法。9. The method for forming a conductive wiring having bumps according to claim 8, wherein the etching stop layer nickel is laminated by plating.
銅又は半田箔の厚さが１０〜１００μｍ、エッチングス
トップ層ニッケルめっきの厚さが０．５〜３μｍ、配線
用銅箔の厚さが１〜１００μｍである請求項９記載のバ
ンプを有する導体配線を形成する方法。10. The thickness of copper or solder foil for forming bumps of a multilayer metal foil for forming wiring is 10 to 100 μm, the thickness of nickel plating of an etching stop layer is 0.5 to 3 μm, and the thickness of copper foil for wiring is The method for forming a conductor wiring having bumps according to claim 9, wherein the thickness is 1 to 100 μm.
クラッドしたものである請求項８記載のバンプを有する
導体配線を形成する方法。11. The method according to claim 8, wherein the etching stop layer nickel is a clad foil.
銅又は半田箔の厚さが１０〜１００μｍ、エッチングス
トップ層ニッケルクラッド箔の厚さが１〜１０μｍ、配
線用銅箔の厚さが１〜１００μｍである請求項１１記載
のバンプを有する導体配線を形成する方法。12. The thickness of a copper or solder foil for forming a bump of a multilayer metal foil for wiring formation is 10 to 100 μm, the thickness of a nickel clad foil for an etching stop layer is 1 to 10 μm, and the thickness of a copper foil for wiring is 1 The method for forming a conductive wiring having bumps according to claim 11, wherein the thickness is from 100 to 100 µm.
銅又は半田箔／配線形成用アルミニウム箔あるいは銀箔
の金属積層体である請求項６記載のバンプを有する導体
配線を形成する方法。13. The method for forming a conductor wiring having bumps according to claim 6, wherein the multilayer metal foil for wiring formation is a metal laminate of copper or solder foil for bump formation / aluminum foil or silver foil for wiring formation.
銅又は半田箔の厚さが１０〜１００μｍ、配線形成用ア
ルミニウム箔あるいは銀箔の厚さが１〜１００μｍであ
る請求項１３記載のバンプを有する導体配線を形成する
方法。14. The bump according to claim 13, wherein the thickness of the copper or solder foil for forming the bump of the multilayer metal foil for forming the wiring is 10 to 100 μm, and the thickness of the aluminum or silver foil for forming the wiring is 1 to 100 μm. A method for forming a conductor wiring having
ェハが、金属薄膜が表面に形成された半導体ウェハであ
る請求項６〜１４のいずれかに記載の導体配線回路形成
方法。15. The method according to claim 6, wherein the semiconductor wafer having the circuit elements formed on the surface is a semiconductor wafer having a metal thin film formed on the surface.
項１５記載の導体配線回路形成方法。16. The method according to claim 15, wherein the metal thin film is nickel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116639A JP2001308092A (en) | 2000-04-18 | 2000-04-18 | Multilayered metal plate used for forming interconnection on semiconductor wafer, and method for forming the interconnection on semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116639A JP2001308092A (en) | 2000-04-18 | 2000-04-18 | Multilayered metal plate used for forming interconnection on semiconductor wafer, and method for forming the interconnection on semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308092A true JP2001308092A (en) | 2001-11-02 |
Family
ID=18628077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000116639A Pending JP2001308092A (en) | 2000-04-18 | 2000-04-18 | Multilayered metal plate used for forming interconnection on semiconductor wafer, and method for forming the interconnection on semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308092A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449156B1 (en) * | 2002-05-09 | 2004-09-18 | 엘지전선 주식회사 | Method of copper foil for solder bump |
| JP2008300551A (en) * | 2007-05-30 | 2008-12-11 | Fujifilm Corp | Back-illuminated image sensor and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330313A (en) * | 1995-03-24 | 1996-12-13 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JPH1167823A (en) * | 1997-08-08 | 1999-03-09 | Hitachi Chem Co Ltd | Manufacturing method of wiring substrate with bump and semiconductor package |
| JPH11354563A (en) * | 1998-06-11 | 1999-12-24 | Citizen Watch Co Ltd | Structure of semiconductor wiring |
| JP2001196381A (en) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co Ltd | Semiconductor device, metal laminate used for circuit formation on semiconductor, and circuit formation method |
-
2000
- 2000-04-18 JP JP2000116639A patent/JP2001308092A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330313A (en) * | 1995-03-24 | 1996-12-13 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JPH1167823A (en) * | 1997-08-08 | 1999-03-09 | Hitachi Chem Co Ltd | Manufacturing method of wiring substrate with bump and semiconductor package |
| JPH11354563A (en) * | 1998-06-11 | 1999-12-24 | Citizen Watch Co Ltd | Structure of semiconductor wiring |
| JP2001196381A (en) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co Ltd | Semiconductor device, metal laminate used for circuit formation on semiconductor, and circuit formation method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449156B1 (en) * | 2002-05-09 | 2004-09-18 | 엘지전선 주식회사 | Method of copper foil for solder bump |
| JP2008300551A (en) * | 2007-05-30 | 2008-12-11 | Fujifilm Corp | Back-illuminated image sensor and manufacturing method thereof |
| US7893516B2 (en) | 2007-05-30 | 2011-02-22 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
| US8158452B2 (en) | 2007-05-30 | 2012-04-17 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196381A (en) | Semiconductor device, metal laminate used for circuit formation on semiconductor, and circuit formation method | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| CN1941339B (en) | Semiconductor IC-embedded substrate and method for manufacturing same | |
| US7935891B2 (en) | Wiring board manufacturing method | |
| JP2003031925A (en) | Structure having coplanar circuit features and method of making same | |
| JP2004193549A (en) | Package substrate plated without plating drop-in wire and method of manufacturing the same | |
| US20090169837A1 (en) | Package substrate and manufacturing method thereof | |
| JP2001308095A (en) | Semiconductor device and method of manufacture | |
| US20020137256A1 (en) | Method and structure for an organic package with improved BGA life | |
| KR20070094024A (en) | Multilayer printed wiring board | |
| JP2001308092A (en) | Multilayered metal plate used for forming interconnection on semiconductor wafer, and method for forming the interconnection on semiconductor wafer | |
| KR20090070699A (en) | Coreless Package Substrate and Manufacturing Method | |
| JP2001068513A (en) | Semiconductor device | |
| WO2003013201A1 (en) | Method for forming device-landing pad of multi-layered printed circuit board | |
| JP2000307217A (en) | Wiring pattern forming method and semiconductor device | |
| JP2002176232A (en) | Alignment mark | |
| JP2004087862A (en) | Tape carrier for semiconductor device | |
| JP2001196405A (en) | Semiconductor device and method of manufacturing the same | |
| JP4182340B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| KR20080100111A (en) | High Density Package Substrate Manufacturing Method | |
| JPH04314382A (en) | Manufacture of wiring board | |
| JP2000307242A (en) | Circuit board manufacturing method, circuit board, and semiconductor device | |
| JP2001291946A (en) | Method of manufacturing thin film wiring board and thin film wiring board | |
| JP4137295B2 (en) | CSP tape carrier manufacturing method | |
| JP2968370B2 (en) | Manufacturing method of intermediate board for mounting circuit parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100707 |