JP2001358431A - Wiring board manufacturing method and wiring board using the same - Google Patents
Wiring board manufacturing method and wiring board using the sameInfo
- Publication number
- JP2001358431A JP2001358431A JP2000182310A JP2000182310A JP2001358431A JP 2001358431 A JP2001358431 A JP 2001358431A JP 2000182310 A JP2000182310 A JP 2000182310A JP 2000182310 A JP2000182310 A JP 2000182310A JP 2001358431 A JP2001358431 A JP 2001358431A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- hole
- film
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】配線密度、信頼性の低下を招くこと無く、製造
工程の低減、かつ歩留り向上を図り、大幅なコスト低減
を目的とする。
【解決手段】高エネルギービームの照射を用いて、樹脂
表層の特定ヵ所を選択的に黒鉛化し、導電膜を形成する
ことによって、導体回路の形成を可能とした。
(57) [Problem] To reduce the number of manufacturing steps and improve the yield without lowering the wiring density and reliability, and to significantly reduce the cost. A conductive circuit can be formed by selectively graphitizing a specific portion of a resin surface layer using high energy beam irradiation and forming a conductive film.
Description
【0001】[0001]
【発明に属する技術分野】本発明は、民生実装機器、通
信用ATM交換機等の製造に用いられる低コスト、高密
度な多層プリント配線基板、さらにワークステーショ
ン、パーソナルコンピュータ等のマルチチップモジュー
ル基板に係る配線基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low-cost, high-density multi-layer printed wiring board used in the manufacture of consumer mounting equipment, a communication ATM switch, and the like, and a multi-chip module board for a workstation, a personal computer, and the like. The present invention relates to a wiring board and a method for manufacturing the same.
【0002】[0002]
【従来の技術】近年、電子機器の高性能化、小型高機能
化に伴い、LSIを始めとする各種電気部品を搭載する
プリント配線基板には一層の性能向上が要求されてい
る。LSIの高集積化、電子機器の軽薄短小化に対応す
るために、配線の高密度化、高信頼性を有する配線基板
の技術開発が、配線基板の開発が電子機器メーカー、基
板メーカー、材料メーカー等、関連各社で行われてい
る。2. Description of the Related Art In recent years, as electronic devices have become higher in performance and smaller in size and higher in function, printed wiring boards on which various electric components such as LSIs are mounted are required to have further improved performance. In order to cope with high integration of LSI and light and thin electronic devices, technology development of wiring boards with high wiring density and high reliability is required. Wiring boards are developed by electronic device manufacturers, substrate manufacturers, material manufacturers. And so on.
【0003】この様な状況下において、配線の微細化と
低コスト化は大きな課題であり、各社それぞれ、多様の
方法で層間接続穴の小径化や低コスト化を目指した研究
が進められている。Under these circumstances, miniaturization of wiring and cost reduction are major issues, and various companies are conducting research for reducing the diameter and cost of interlayer connection holes by various methods. .
【0004】代表的な一例として、特開平4−1485
90号公報に示されるようなビルドアップ法が挙げられ
る。この技術は、表面導体層がパターニングされたプリ
ント配線基板表層に感光性絶縁材料を塗布し、露光、現
像することによってビアホールを形成後、銅との接着力
を得るために、絶縁膜表面の粗化を行い、絶縁膜粗化面
全面に下地導電膜を形成する。A typical example is disclosed in Japanese Patent Application Laid-Open No.
For example, a build-up method as disclosed in Japanese Patent Publication No. 90-90 is mentioned. This technology applies a photosensitive insulating material to the surface layer of a printed wiring board on which the surface conductor layer has been patterned, forms a via hole by exposing and developing, and then obtains an adhesive force with copper. Then, a base conductive film is formed on the entire surface of the roughened insulating film.
【0005】次いで、電気めっきにより導体回路を形成
し、さらにこれを繰り返して多層化した後、最後に貫通
めっきスルーホールを形成する方法である。(以下、第
1の従来技術とする) また、上記製造方法に対してさらなる高密度配線形成を
狙いとした多層配線基板の製造方法(以下、第2の従来
技術とする)が、特開平8−83982号公報に開示さ
れている。この従来技術では、概略図6に示す様に上層
配線と下層配線との間の接続を、スタッドビアを介して
接続するビア上の空間を利用する事によって配線高密度
化を達成しており、以下の工程から成る。Then, a conductor circuit is formed by electroplating, and this is repeated to form a multilayer, and finally, a through-plated through hole is formed. Further, a method of manufacturing a multilayer wiring board (hereinafter, referred to as a second conventional technique) which aims at forming a higher-density wiring with respect to the above-described manufacturing method is disclosed in Japanese Unexamined Patent Application Publication No. Hei 8 -83982. In this prior art, as shown in FIG. 6, the connection between the upper layer wiring and the lower layer wiring is achieved by utilizing the space on the via connected via the stud via, thereby achieving high wiring density. It comprises the following steps.
【0006】(1)スタッドビア42を有する導体回路
43を設けたコア基板44上に絶縁膜45を形成する (2)絶縁膜表面を研磨し、スタッドビア頭部を露出さ
せる (3)絶縁膜表面を化学的あるいは物理的に粗化し、粗
化面46を形成する (4)粗化面に下地導電膜47を形成する (5)電気めっきによって導体回路48を形成する (6)電気めっきによってスタッドビア49を形成した
後、下地導電膜を除去する 上記の工程を繰り返し行い、多層配線構造体を作製す
る。(1) An insulating film 45 is formed on a core substrate 44 provided with a conductor circuit 43 having a stud via 42. (2) The surface of the insulating film is polished to expose the head of the stud via. (3) The insulating film The surface is chemically or physically roughened to form a roughened surface 46. (4) A base conductive film 47 is formed on the roughened surface. (5) A conductive circuit 48 is formed by electroplating. After the stud vias 49 are formed, the above steps of removing the underlying conductive film are repeated to produce a multilayer wiring structure.
【0007】さらに、近年では銅箔付樹脂フィルムをコ
ア基板上に圧着するという技術が注目を集めている。こ
の技術では、コア基板上あるいはコア基板の上下に銅箔
が外側に向く様に銅箔付樹脂フィルムを配置した後圧着
させる事によって、層間絶縁膜形成と同時に、上部配線
層となる銅皮膜をその上に形成させることによって工程
を大幅に短縮し低コスト化を達成したところに最大の特
徴がある。この様な配線基板の製造方法の一例として、
特開平10−4271号公報(以下、第3の従来技術と
する)が開示され、その図7では、以下の(a)〜
(g)から成る工程が示されている。Further, in recent years, a technique of pressing a resin film with a copper foil on a core substrate has attracted attention. In this technology, a copper film as an upper wiring layer is formed at the same time as forming an interlayer insulating film by arranging a resin film with copper foil on the core substrate or above and below the core substrate so that the copper foil faces outward. The most significant feature is that the process is greatly shortened and the cost is reduced by being formed thereon. As an example of a method for manufacturing such a wiring board,
Japanese Patent Application Laid-Open No. 10-4271 (hereinafter referred to as a third prior art) is disclosed, and FIG.
The step consisting of (g) is shown.
【0008】(a)スルーホール50と導体回路51を
設けたコア基板52上に銅箔付き半硬化状態熱硬化樹脂
53を銅箔が外側になるように設置し、熱圧着によって
積層し絶縁膜を形成する (b)銅箔部分を非貫通接続穴の穴形状54にエッチン
グ除去する (c)非貫通接続穴の穴形状にエッチング除去された銅
箔の微細穴54から露出した樹脂層をレーザ照射により
コア基板の導体回路がほぼ露出する位置まで除去し、非
貫通接続穴55を形成する (d)非貫通接続穴55の側面及び穴底に残っているレ
ーザ加工後の樹脂残渣56を強力な酸化剤によって除去
する (e)めっき触媒付与後、パネルめっきによってコア基
板上57の導体回路58とその上に設けた樹脂層59上
部の導体60と電気的に接続する (f)樹脂層61上部の銅箔をエッチング除去すること
によって上部導体回路62を形成する (g)上記の(a)〜(f)の工程を繰り返して多層化
する(A) A semi-cured thermosetting resin 53 with copper foil is placed on a core substrate 52 provided with a through hole 50 and a conductor circuit 51 so that the copper foil is on the outside, and laminated by thermocompression bonding to form an insulating film. (B) The copper foil portion is etched and removed into the hole shape 54 of the non-through connection hole. (C) The resin layer exposed from the fine hole 54 of the copper foil etched and removed into the hole shape of the non-through connection hole is laser-processed. Irradiation removes the conductive circuit of the core substrate to a position where it is almost exposed, and forms a non-through connection hole 55. (d) Strongly removes the resin residue 56 after laser processing remaining on the side surface and the bottom of the non-through connection hole 55. (E) After the plating catalyst is applied, the conductor circuit 58 on the core substrate 57 and the conductor 60 on the resin layer 59 provided thereon are electrically connected by panel plating. (F) The resin layer 61 Upper A multilayer structure by repeating the steps of the foil forming the upper conductor circuit 62 by etching away (g) above (a) ~ (f)
【0009】[0009]
【発明が解決しょうとする課題】フォトビアによって層
間を接続する上記第1の従来技術は、露光現像によって
ビアホールを形成するため、特別な装置を必要とせず低
コストである反面、絶縁膜形成に関して幾つかの問題が
ある。According to the first prior art in which the layers are connected by a photo via, the via hole is formed by exposure and development, so that a special device is not required and the cost is low. There is a problem.
【0010】第一の問題点は、膜厚が限定されるという
点である。層間接続のためのビアホールは、感光性樹脂
の露光現像によって形成するが、層間絶縁膜厚が変化す
ると透過光量が大きく変化して安定したビア形状を形成
できなくなるので厳密な膜厚コントロールが必須であり
仕様に応じて膜厚変化させることはできない。The first problem is that the film thickness is limited. A via hole for interlayer connection is formed by exposure and development of a photosensitive resin. However, if the interlayer insulating film thickness changes, the amount of transmitted light greatly changes and a stable via shape cannot be formed, so strict film thickness control is essential. The thickness cannot be changed according to the specifications.
【0011】この結果、膜厚はある一定の範囲以内に必
然的に限定される事になり、また、この技術に使用する
絶縁膜は、感光性樹脂に限定されるため熱硬化性樹脂に
比べて耐熱性や絶縁信頼性に劣るという欠点がある。As a result, the film thickness is inevitably limited to a certain range, and the insulating film used in this technique is limited to a photosensitive resin, so that the thickness of the insulating film is smaller than that of a thermosetting resin. And has poor heat resistance and insulation reliability.
【0012】第二の問題点は、絶縁膜粗化に係わる問題
である。絶縁膜と導体配線との接着方法には、絶縁膜表
面を粗化することによってアンカー効果により接着力を
得ているが、絶縁膜表面の状態は必ずしも一定とは限ら
ず、面内分布、及び樹脂のロット毎にバラツキがあるた
め、安定した粗化表面を得にくく、常に1kN/m以上
の接着強度を保つ事は難しい。The second problem is related to the roughening of the insulating film. In the method of bonding the insulating film and the conductor wiring, an adhesive force is obtained by an anchor effect by roughening the insulating film surface, but the state of the insulating film surface is not necessarily constant, and the in-plane distribution, and Since there is variation among resin lots, it is difficult to obtain a stable roughened surface, and it is difficult to always maintain an adhesive strength of 1 kN / m or more.
【0013】第2の従来技術は、フォトビアを形成する
方法に比べて、スタッドビア配線上部に配線を形成でき
るため、配線が高密度化できる。また、絶縁材料には、
感光性は不要なのでより絶縁信頼性に優れた幅広い材料
の中から適時選択でき、膜厚も材料によって限定される
ことがなく、電気特性に応じて幅広い設定が可能である
が、配線形成に関連した問題がある。In the second prior art, the wiring can be formed above the stud via wiring, so that the wiring density can be increased as compared with the method of forming a photo via. In addition, insulating materials include
Since no photosensitivity is required, a wide range of materials with better insulation reliability can be selected at appropriate times.The film thickness is not limited by the material, and a wide range can be set according to the electrical characteristics. Problem.
【0014】第三の問題は、工程の複雑化である。第1
の従来技術は層間接続配線と上層配線とを一度のめっき
工程にて形成していたが、第2の従来技術ではこれらを
別々に形成する。The third problem is that the process is complicated. First
In the prior art, the interlayer connection wiring and the upper wiring are formed in a single plating step, but in the second prior art, these are formed separately.
【0015】配線形成のためにはフォトグラフィの工程
を用いるのでこれらを2回に分けて行う事によって位置
精度、解像度が向上する反面、マスク合わせ、露光、現
像という工程を2度ずつ行うことになり工程が複雑化、
長時間化する。Since the steps of photography are used to form the wiring, these steps are performed twice so that the positional accuracy and the resolution are improved. On the other hand, the steps of mask alignment, exposure and development are performed twice. Process becomes complicated,
Prolong the time.
【0016】また、第四の問題点は、絶縁膜と導体配線
との接着方法である。第2の従来技術における絶縁膜と
導体配線との接着方法は、第1の従来技術と同じであり
第1の従来技術で述べた上記の問題は何ら解決はされて
いるものではない。A fourth problem is a method of bonding the insulating film and the conductor wiring. The method of bonding the insulating film and the conductor wiring in the second prior art is the same as that in the first prior art, and the above-mentioned problem described in the first prior art is not solved at all.
【0017】上記の様な第1及び第2の従来技術に共通
する絶縁膜と導体配線との接着という問題に対して、第
3の従来技術では、樹脂付き銅箔の熱圧着という技術に
よって解決を図っている。層間絶縁膜となる半硬化樹脂
上に銅箔を熱圧着させるためこの銅箔を選択的エッチン
グして得られる導体配線は絶縁膜上に安定かつ強固に接
着している。The third conventional technique solves the problem of adhesion between the insulating film and the conductor wiring which is common to the first and second conventional techniques as described above, by a technique of thermocompression bonding of a resin-coated copper foil. Is being planned. Conductive wiring obtained by selectively etching the copper foil for thermocompression bonding of the copper foil on the semi-cured resin to be the interlayer insulating film is stably and firmly adhered to the insulating film.
【0018】しかしながら、レーザ加工によって非貫通
接続穴を形成するという新たな技術を導入したことによ
って、以下に説明する別の問題が生じている。However, the introduction of a new technique of forming a non-through connection hole by laser processing has caused another problem described below.
【0019】即ち、非貫通接続穴の側壁及び穴底の加工
残渣である。レーザ加工では、層間絶縁膜の熱分解物が
非貫通接続穴の側壁及び穴底に残っており、またその内
側には熱によって劣化した層が形成しているため、接続
信頼性及び絶縁信頼性の高い配線基板を形成するために
はこれらを確実に除去する必要がある。That is, the processing residue on the side wall and bottom of the non-through connection hole. In laser processing, the thermal decomposition products of the interlayer insulating film remain on the side walls and bottom of the non-through connection hole, and a layer degraded by heat is formed inside the hole, so the connection reliability and insulation reliability In order to form a wiring board having a high density, it is necessary to surely remove them.
【0020】更にまた、層間絶縁膜と導体配線の接着力
に係わる問題がある。第1及び第2の従来技術では、層
間絶縁膜と上層導体配線及び非貫通接続穴壁面の絶縁膜
に層間接続を目的とした導体を形成するために粗化して
おり上述のような問題があった。Further, there is a problem related to the adhesive strength between the interlayer insulating film and the conductor wiring. In the first and second prior arts, the interlayer insulating film, the upper conductor wiring, and the insulating film on the wall surface of the non-through connection hole are roughened in order to form a conductor for interlayer connection. Was.
【0021】これに対して、第3の従来技術では、樹脂
付き銅箔を熱圧着する方法にによって層間絶縁膜と上層
導体配線との接着力を得ているため、上層配線の接着力
は1kN/mを安定的に確保できる。しかし、非貫通接
続穴に導体を形成するためには、第1及び第2の従来技
術と同じく非貫通接続穴の側壁部分を粗化することによ
って接着力を得なければならず、非貫通接続穴に導体を
形成する箇所に関しては、第1及び第2の従来技術と何
ら改善されていない。On the other hand, in the third prior art, the adhesive strength between the interlayer insulating film and the upper conductor wiring is obtained by a method of thermocompression bonding of a resin-coated copper foil, so that the adhesive strength of the upper wiring is 1 kN. / M can be secured stably. However, in order to form a conductor in the non-through connection hole, it is necessary to obtain an adhesive force by roughening the side wall portion of the non-through connection hole as in the first and second prior arts. With respect to the location where the conductor is formed in the hole, there is no improvement with respect to the first and second prior arts.
【0022】粗化工程は、樹脂残渣を除去し、かつ緻密
な粗化面を形成することによって第一の問題点と第二の
問題点を一気に解決するためである。The roughening step is to solve the first problem and the second problem at once by removing the resin residue and forming a dense roughened surface.
【0023】しかし、上記問題点を同時に解決するため
には、粗化条件の詳細なる検討が必要である。第3の従
来技術では、この粗化条件に関して詳細な記述はされて
いない。そこで我々は上記粗化工程に関する検討を行っ
た。However, in order to solve the above problems at the same time, detailed examination of the roughening conditions is required. In the third prior art, no detailed description is given of the roughening conditions. Therefore, we examined the roughening process.
【0024】粗化時間が短時間である場合、壁面及び穴
底の変質した樹脂の残存率が高く、逆に粗化時間が長い
と穴底と壁面の界面が剥離したにもかかわらず、変質し
た樹脂がまだ残存していた。この様なレーザ照射によっ
て炭化した樹脂は、強固に接着しており粗化によって速
やかに除去できるものではない。When the roughening time is short, the residual ratio of the deteriorated resin on the wall surface and the hole bottom is high. Conversely, when the roughening time is long, the resin is deteriorated despite the separation of the interface between the hole bottom and the wall surface. The remaining resin still remained. The resin carbonized by such laser irradiation is strongly adhered and cannot be quickly removed by roughening.
【0025】我々はさらに、この炭化した樹脂の変質状
態をラマン分析によって確認したところ、1581cm
-1附近にグラファイト構造に起因するものと見られるカ
ーボンの吸収が極めて強い強度で検出された。We further confirmed the altered state of the carbonized resin by Raman analysis and found that
In the vicinity of -1 , absorption of carbon, which is considered to be caused by the graphite structure, was detected with extremely high intensity.
【0026】これは、レーザ加工によって、エポキシ樹
脂をマトリックスとするコンポジット材の表面に、耐酸
化性の黒鉛化形成ができるという特開平5−51205
号公報の記載に裏付けられる。(以下、第4の従来技術
とする) このため、第3の従来技術において記載され
ている事実とは異なり、レーザ照射によって変質した樹
脂は、強力な酸化剤である粗化液によって簡単に除去す
ることはできない。よってこの様に、第3の従来技術
は、上記従来技術に比べて確実に高密度化できうる進歩
した技術である。しかしながら、上記に記述した様に第
3の従来技術は、これまでに無い新たな問題を抱えてい
る。Japanese Patent Laid-Open No. 5-51205 discloses that laser processing can form an oxidation-resistant graphitized layer on the surface of a composite material using an epoxy resin as a matrix.
This is supported by the description in the publication. Therefore, unlike the fact described in the third prior art, the resin deteriorated by the laser irradiation is easily removed by a roughening liquid which is a strong oxidizing agent. I can't. Thus, the third conventional technique is an advanced technique that can surely increase the density as compared with the above-described conventional technique. However, as described above, the third related art has an unprecedented new problem.
【0027】さらに付け加えて言うと、上記第1から第
3従来技術の共通する問題点が2点ある。第一の問題点
として、絶縁膜変質層を除去し、かつ絶縁膜と導体配線
の接着力を安定的に得るためには、粗化液のアルカリ規
定度、過マンガン酸カリウムの濃度、温度等の厳密な管
理が要求とされる事である。In addition, there are two common problems of the first to third prior arts. As a first problem, in order to remove the deteriorated insulating film layer and stably obtain the adhesive strength between the insulating film and the conductor wiring, the alkali normality of the roughening solution, the concentration of potassium permanganate, the temperature, etc. Strict management is required.
【0028】これまでの上記従来技術では、粗化工程が
未だ必要不可欠であり、絶縁膜表面に粗化処理を行わな
ければ、導体を接着することが不可能であった。このた
め、上記従来技術において、粗化工程に係わる問題は数
多く、もっとも製造コストがかかる工程であった。In the prior art described above, the roughening step is still indispensable, and it is impossible to bond the conductor unless the surface of the insulating film is roughened. For this reason, in the above-mentioned prior art, there are many problems related to the roughening process, and the process requires the most manufacturing cost.
【0029】第二の問題点は、ビアの接続信頼性に関す
る問題である。第1の従来技術におけるフォトリソ工程
によるビア形成後、第2の従来技術でのスタッドビア配
線パターン形成後、そして第3の従来技術での粗化工程
後に露出したビア底の下層導体配線表層は、レジストエ
ッチング工程、粗化工程、触媒付与工程等における薬液
の洗浄残り、酸化膜形成等の影響により、無電解、ある
いは電気めっきによって形成したビアと下層導体配線と
の接着力を安定的に確保することは困難である。The second problem is a problem relating to via connection reliability. The lower conductor wiring surface layer of the via bottom exposed after the formation of the via by the photolithography process in the first prior art, after the formation of the stud via wiring pattern in the second prior art, and after the roughening process in the third prior art, Due to the effects of the residual cleaning of the chemical solution in the resist etching step, the roughening step, the catalyst applying step, and the formation of the oxide film, etc., the adhesive force between the via formed by electroless or electroplating and the lower conductor wiring is stably secured. It is difficult.
【0030】[0030]
【課題を解決するための手段】本発明は、上記課題を解
決するために、我々は、カーボンを生成するためのレー
ザ加工条件の実験を行ったところ、適切な条件でレーザ
照射を行うことによって、カーボン量が著しく増大し、
かつ特定箇所の樹脂表層のみにカーボン皮膜が形成され
る知見を得た。この知見を基に我々は、上記レーザ加工
条件によって黒鉛化した炭化膜を導電膜として有効利用
する技術を見いだした。この実験結果に基づいたレーザ
加工技術を従来の配線基板の製造方法に導入することが
できれば、粗化工程を省略することができ、上記課題を
一気に解決できる。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention has conducted experiments on laser processing conditions for producing carbon. As a result, laser irradiation was performed under appropriate conditions. , The amount of carbon increases significantly,
In addition, it was found that a carbon film was formed only on the resin surface layer at a specific location. Based on this finding, we have found a technique for effectively using a carbonized film graphitized under the above laser processing conditions as a conductive film. If the laser processing technology based on the experimental results can be introduced into a conventional method for manufacturing a wiring board, the roughening step can be omitted, and the above problem can be solved at once.
【0031】第一に、絶縁膜に高エネルギービームを照
射することによって非貫通接続穴を設け、それと同時
に、非貫通接続穴側面及び穴底の樹脂表面を導電化さ
せ、層間の電気的接続を行う工程、第二に、非貫通接続
穴形成パターンとそれ以外の導体回路を同時に形成する
工程を含む高密度多層配線基板の製造技術であり、粗化
工程を省略した従来技術に比べて、より一層の信頼性及
び工程短縮による低コスト化を図った配線基板の製造方
法に係わるものである。First, a non-penetrating connection hole is provided by irradiating the insulating film with a high energy beam, and at the same time, the resin surface on the side surface and the hole bottom of the non-penetrating connection hole is made conductive to establish electrical connection between layers. The second step is a technique for manufacturing a high-density multilayer wiring board including a step of simultaneously forming a non-through connection hole forming pattern and other conductive circuits. The present invention relates to a method for manufacturing a wiring board which achieves lower cost by further improving reliability and shortening the process.
【0032】以下の配線基板の製造方法によって、上記
した課題が解消される。The above-mentioned problem is solved by the following method for manufacturing a wiring board.
【0033】本発明による配線基板の第1の製造方法の
全工程を示す。The entire steps of the first method of manufacturing a wiring board according to the present invention will be described.
【0034】図1は、本発明による配線基板の第1の製
造方法の略示説明図である。本発明の配線基板の第1の
製造方法について図1を用いて説明する。FIG. 1 is a schematic explanatory view of a first method of manufacturing a wiring board according to the present invention. A first method for manufacturing a wiring board according to the present invention will be described with reference to FIG.
【0035】片面あるいは両面に導体回路2とスルーホ
ール3を設けたコア基板1の上部、あるいはコア基板を
挟み込む状態で銅箔付樹脂フィルム4を設置し、加熱圧
着することによって、スルーホール内に樹脂を充填する
とともに絶縁膜を形成する工程(工程b)と、絶縁膜上
の銅箔を非貫通接続穴の穴形状5にエッチング除去する
と共にそれ以外の導体回路6を同時に形成する工程(工
程c)と、非貫通接続穴の穴形状5にエッチング除去し
た絶縁膜上部から、高エネルギビームを照射する事によ
って、非貫通接続穴7を形成すると同時に非貫通接続穴
側面及び穴底の絶縁膜を黒鉛化させ、導電膜8を形成す
る工程(工程d)と、工程b〜dを繰り返して多層化す
る工程(工程e)から成る。A resin film 4 with a copper foil is placed above the core substrate 1 provided with the conductor circuit 2 and the through hole 3 on one or both sides, or in a state where the core substrate is sandwiched therebetween, and then heat-pressed to form the resin film in the through hole. A step of filling the resin and forming an insulating film (step b), and a step of simultaneously etching and removing the copper foil on the insulating film into the hole shape 5 of the non-penetrating connection hole and simultaneously forming the other conductor circuits 6 (step b) c) and irradiating a high energy beam from the upper portion of the insulating film which has been etched and removed to the hole shape 5 of the non-through connection hole, thereby forming the non-through connection hole 7 and simultaneously forming the insulation film on the side and bottom of the non-through connection hole. (Step d) of graphitizing and forming the conductive film 8 and a step (step e) of repeating steps b to d to form a multilayer.
【0036】工程(d)で使用する高エネルギビーム
は、レーザ及びプラズマフレームいずれでも可能である
が、もっとも有効的な手段としては、汎用性のあるレー
ザが実用に適している。The high energy beam used in step (d) can be a laser or a plasma flame, but the most effective means is a versatile laser suitable for practical use.
【0037】さらに、有機物を黒鉛化させるためには、
YAGレーザは、吸収波長が異なるため樹脂を炭化する
事は困難であり、炭酸ガスレーザが、もっとも黒鉛化度
を調節し易く適している。Further, in order to graphitize an organic substance,
It is difficult to carbonize the resin of the YAG laser because of its different absorption wavelength, and the carbon dioxide laser is most suitable for easily adjusting the degree of graphitization.
【0038】本発明の第1〜第3の従来技術と比べても
っとも進歩した技術は、第一に全く粗化工程を有しない
点である。従来の技術では、絶縁膜(有機物)と異なる
素材である導体(金属)との接着力を得るために、粗化
工程は必須の工程であった。The most advanced technology as compared with the first to third prior arts of the present invention is, first, that it has no roughening step. In the related art, the roughening step is an essential step in order to obtain an adhesive force between the insulating film (organic substance) and a conductor (metal) that is a different material.
【0039】しかし、本発明では、非貫通接続穴の側面
は、レーザ処理によって絶縁膜表層がカーボンアモルフ
ァスに変質して導電化したものである。このため、絶縁
膜と導電膜が一体化しているので、粗化によって接着力
を得る必要は無い。However, in the present invention, the side surface of the non-penetrating connection hole is one in which the surface layer of the insulating film is transformed into carbon amorphous by the laser treatment and made conductive. For this reason, since the insulating film and the conductive film are integrated, it is not necessary to obtain an adhesive force by roughening.
【0040】さらに本発明による導電膜は、図5に示す
様に表面から絶縁膜内部へむかう程、銅電化率は減少
し、ゆるやかな傾斜勾配となっている。Further, in the conductive film according to the present invention, as shown in FIG. 5, the copper electrification rate decreases as going from the surface to the inside of the insulating film, and the gradient becomes gentle.
【0041】導電膜は、導電化率が高いほど炭素のみの
構造体となり硬度が高く脆い。すなわち、もっとも表層
が硬く脆い膜である。しかし、徐々に導電化率が低下し
ていくことによって、絶縁膜と同じ組成、樹脂強度に近
づき、やがて絶縁膜と一体化する。The higher the conductivity, the more the conductive film becomes a structure composed of only carbon, and the higher the hardness and the more brittle the conductive film. That is, the surface layer is the hardest and brittle film. However, as the conductivity gradually decreases, the composition and the resin strength approach the same as those of the insulating film, and the resin is eventually integrated with the insulating film.
【0042】このため、ヒートサイクル試験を行って
も、樹脂強度が導電体箇所から絶縁体箇所までゆるやか
に変化しているので、線膨脹係数の違いによって導電体
箇所と絶縁体箇所の境界で剥離するこは無く電気的に高
い信頼性が得られる。この結果、粗化工程、触媒付与工
程、めっき工程を省略することができ、大幅に工程を簡
略化することが可能となった。For this reason, even if a heat cycle test is performed, the resin strength changes gradually from the conductive part to the insulating part, so that the resin peels off at the boundary between the conductive part and the insulating part due to the difference in linear expansion coefficient. High reliability can be obtained without any trouble. As a result, the roughening step, the catalyst applying step, and the plating step can be omitted, and the steps can be greatly simplified.
【0043】本発明は、レーザによって変質させた樹脂
層を除去せず、変質させた樹脂層を層間の導体接続回路
として利用するものである。このため、第1〜第2の従
来技術において粗化面体のバラツキによる信頼性の低下
や、第3の従来技術の様に、粗化後のビア底樹脂残渣、
薬液の洗浄不足による有機物の付着、酸化膜の除去が不
充分のため接続不良となることは無く、粗化によって除
去できない程、強固に接着しているため確実な信頼性を
確保できる。According to the present invention, the deteriorated resin layer is not removed and the deteriorated resin layer is used as a conductor connection circuit between layers. For this reason, in the first and second prior arts, the reliability is reduced due to the variation of the roughened surface, and as in the third prior art, the via bottom resin residue after the roughening,
Insufficient adhesion of organic substances and insufficient removal of the oxide film due to insufficient cleaning of the chemical solution will not cause a connection failure, and the bonding is so strong that it cannot be removed by roughening, so that reliable reliability can be secured.
【0044】上記レーザ加工による加工条件は、ビーム
のレーザ出力0.05J/cm2以下である場合、変質
した樹脂の黒鉛化の進行が不充分で導電化率が非常に少
なく、変質層の絶縁抵抗値が108Ω以上であった。ま
た、ビームのレーザ出力20J/cm2以上で加工した
場合、非貫通接続穴の周辺部にまで黒鉛化が進行し、絶
縁膜表面まで変質してしまう。このため、レーザビーム
のエネルギ密度は、穴径の大きさ、形状によって変化す
るが、いずれの加工においても、0.05J/cm以
上、20J/cm2以下である事がもっとも適切な条件
である。The processing conditions by the above laser processing are as follows. When the laser output of the beam is 0.05 J / cm 2 or less, the progress of graphitization of the deteriorated resin is insufficient, the conductivity is very small, and the insulation of the deteriorated layer is insulated. The resistance value was 10 8 Ω or more. Further, when processing is performed with a beam laser output of 20 J / cm 2 or more, graphitization proceeds to the periphery of the non-penetrating connection hole, and the quality of the insulating film is deteriorated. For this reason, the energy density of the laser beam varies depending on the size and shape of the hole diameter, but the most appropriate condition is 0.05 J / cm or more and 20 J / cm 2 or less in any processing. .
【0045】また、第3の従来技術では、エッチングに
よって銅箔を非貫通接続穴の穴形状パターンニングする
工程とエッチングによってその他の導体回路を形成する
工程が別工程であるのに対して、本発明では、レーザ加
工によって非貫通接続穴形成と同時に導電膜を形成する
ので、両工程を同時に行うことが可能である。In the third prior art, the step of patterning the hole shape of the non-through connection hole in the copper foil by etching and the step of forming other conductive circuits by etching are separate steps. In the invention, since the conductive film is formed simultaneously with the formation of the non-through connection hole by laser processing, both steps can be performed simultaneously.
【0046】このため、工程が短縮され、より低コスト
なプリント配線基板に繋がる。As a result, the number of steps is reduced, and a lower cost printed wiring board is obtained.
【0047】さらに、高エネルギビームを照射すること
によって形成した導電膜の信頼性をさらに高めるために
上記導電膜を下地導電膜とし、この下地導電膜表面にめ
っきを施しても良い。Further, in order to further enhance the reliability of the conductive film formed by irradiating the high energy beam, the conductive film may be used as a base conductive film, and the surface of the base conductive film may be plated.
【0048】電気めっき法によって導電膜を形成する場
合、エッチングによって銅箔を非貫通接続穴の穴形状に
パターニングする工程とエッチングによってその他の導
体回路を形成する工程を同時に行う事はできないため、
工程数は、上記記載の工程数より増加するが、粗化工
程、下地導電膜形成工程を省略できるメリットは大き
く、従来技術に比べ、より確実な信頼性向上に繋がる。When a conductive film is formed by an electroplating method, a step of patterning a copper foil into a non-through connection hole by etching and a step of forming another conductive circuit by etching cannot be performed at the same time.
Although the number of steps is larger than the number of steps described above, there is a great advantage that the roughening step and the step of forming the underlying conductive film can be omitted, which leads to more reliable improvement as compared with the related art.
【0049】また、無電解めっきによって導電膜を形成
する場合は、選択的に黒鉛化した下地導電膜を形成した
非貫通穴のみに導電膜を形成することが可能であるた
め、第一の製造方法と同様にエッチングによって銅箔を
非貫通接続穴の穴形状にパターンニングする工程とエッ
チングによってその他の導体回路を形成する工程を同時
に行うことが可能である。In the case where the conductive film is formed by electroless plating, the conductive film can be formed only in the non-through hole in which the underlying graphite conductive film is selectively formed. Similarly to the method, the step of patterning the copper foil into the hole shape of the non-through connection hole by etching and the step of forming another conductor circuit by etching can be performed simultaneously.
【0050】本発明による配線基板の電気めっき法によ
る第2の製造方法と無電解めっき法による第3の製造方
法全工程を示す。The entire process of the second manufacturing method by electroplating and the third manufacturing method by electroless plating according to the present invention will be described.
【0051】図2は、本発明による電気めっき法による
第2の配線基板製造方法の略示説明図である。以下、本
発明の配線基板の製造方法について図2を用いて説明す
る。FIG. 2 is a schematic illustration of a second method of manufacturing a wiring board by electroplating according to the present invention. Hereinafter, a method for manufacturing a wiring board according to the present invention will be described with reference to FIG.
【0052】片面あるいは両面に導体回路9とスルーホ
ール10を設けたコア基板11の上部、あるいはコア基
板を挟み込む状態で銅箔付樹脂フィルム12を設置し、
加熱圧着することによって、スルーホール内に樹脂を充
填するとともに絶縁膜を形成する工程(工程b)と、上
記絶縁膜上の銅箔上部に、非貫通接続穴形成パターンを
パターニングした後、非貫通接続穴形成箇所の上部銅箔
をエッチングする工程(工程c)と、エッチングするこ
とによって、露出した絶縁膜上部から、高エネルギビー
ムを照射し、非貫通接続穴13を形成すると同時に非貫
通接続穴側面及び穴底の絶縁膜を黒鉛化し下地導電膜1
4を形成する工程(工程d)と、上記レーザ照射後の基
板に電気めっき法によって導電膜15を施す工程(工程
e)と、上記基板銅箔上部に、配線パターンをパターニ
ングした後、エッチング除去によって導体回路16を形
成する工程(工程f)と、工程b〜fを繰り返して多層
化する工程(工程g)から成る。A resin film 12 with a copper foil is placed on an upper part of a core substrate 11 provided with a conductor circuit 9 and a through hole 10 on one or both sides, or in a state sandwiching the core substrate.
A step of filling the resin into the through-holes and forming an insulating film by thermocompression bonding (step b); and forming a non-penetrating connection hole forming pattern on the copper foil on the insulating film. A step (step c) of etching the upper copper foil at the connection hole formation location, and irradiating a high energy beam from above the exposed insulating film by etching to form the non-through connection hole 13 and at the same time the non-through connection hole Graphite the insulating film on the side and the bottom of the hole
Forming a conductive pattern 15 on the substrate after the laser irradiation by electroplating (step e); patterning a wiring pattern on the copper foil of the substrate; (Step f) of forming the conductor circuit 16 by the above-described method, and a step (step g) of repeating the steps b to f to form a multilayer.
【0053】第2の製造方法についてさらに付け加える
と、工程(e)において導電膜を形成するためには、下
地導電膜上部からめっきを析出させる方法がもっとも一
般的であるが、下層導体配線がパターン配線である場
合、もしくは基板周囲にパターン配線を設置し、配線端
部からパターン配線に引きだし線を設けた場合、下層導
体パターン配線を基板端部から露出させ、上記露出した
下層導体パターン配線端部から電気めっきによってめっ
きを析出させる。このめっき法は、非貫通穴を充填する
ことになるのでより確実な信頼性を得ることができる。In addition to the second manufacturing method, the most common method for forming a conductive film in step (e) is to deposit plating from above the underlying conductive film. In the case of wiring, or when a pattern wiring is provided around the substrate and a lead line is provided from the wiring end to the pattern wiring, the lower-layer conductor pattern wiring is exposed from the substrate end, and the exposed lower-layer conductor pattern wiring end is exposed. From the substrate by electroplating. This plating method fills the non-through holes, so that more reliable reliability can be obtained.
【0054】上記した第2の製造方法において下層導体
パターン配線から電気めっきによって非貫通穴穴底から
めっきを析出させ非貫通穴を充填することによって下層
導体配線と上層導体配線を接続する方法を図3に示す。The method of connecting the lower conductor wiring and the upper conductor wiring by depositing plating from the bottom of the non-through hole and filling the non-through hole by electroplating from the lower conductor pattern wiring in the second manufacturing method described above is shown. 3 is shown.
【0055】工程を以下に説明すると、片面あるいは両
面にパターン配線18を含む導体回路19とスルーホー
ル20を設けたコア基板17の上部、あるいはコア基板
を挟み込む状態で銅箔付樹脂フィルム21を設置し、加
熱圧着することによって、スルーホール内に樹脂を充填
するとともに絶縁膜を形成する工程(工程b)と、絶縁
膜上の銅箔を非貫通接続穴の穴形状22にエッチング除
去すると共にそれ以外の導体回路23を同時に形成する
工程(工程c)と、非貫通接続穴の穴形状22にエッチ
ング除去した絶縁膜上部から、高エネルギビームを照射
する事によって、非貫通接続穴24を形成すると同時に
非貫通接続穴側面及び穴底の絶縁膜を黒鉛化させ、下地
導電膜25を形成する工程(工程d)と、上記レーザ照
射後の基板端部から下地導体パターン配線の一部を露出
26させ、電気めっき法によって露出した下地導体パタ
ーン配線の一部分からめっきを析出させ、非貫通穴に導
体充填27を行う工程(工程e)と、工程b〜eを繰り
返して多層化する工程(工程f)から成る。The steps will be described below. A resin film 21 with a copper foil is placed on the core substrate 17 provided with a conductor circuit 19 including a pattern wiring 18 and a through hole 20 on one or both sides, or sandwiching the core substrate. And filling the resin into the through-holes and forming an insulating film by heating and pressure bonding (step b), and etching and removing the copper foil on the insulating film into the hole shape 22 of the non-through connection hole. And forming a non-penetrating connection hole 24 by irradiating a high-energy beam from the upper portion of the insulating film etched and removed to the hole shape 22 of the non-penetrating connection hole. At the same time, the insulating film on the side and bottom of the non-through connection hole is graphitized to form the underlying conductive film 25 (step d). A step of exposing 26 a part of the underlying conductor pattern wiring, depositing plating from a part of the underlying conductor pattern wiring exposed by the electroplating method, and filling the non-through hole with a conductor 27 (step e); (Step f).
【0056】次に図4は、本発明による無電解めっき法
による第3の配線基板製造方法の略示説明図である。Next, FIG. 4 is a schematic explanatory view of a third method of manufacturing a wiring board by the electroless plating method according to the present invention.
【0057】片面あるいは両面に導体回路28とスルー
ホール29を設けたコア基板30の上部、あるいはコア
基板を挟み込む状態で銅箔付樹脂フィルム31を設置
し、加熱圧着することによって、スルーホール内に樹脂
を充填するとともに絶縁膜を形成する工程(工程b)
と、絶縁膜上の銅箔を非貫通接続穴の穴形状32にエッ
チング除去すると共にそれ以外の導体回路33を同時に
形成する工程(工程c)と、非貫通接続穴の穴形状5に
エッチング除去した絶縁膜上部から、高エネルギビーム
を照射する事によって、非貫通接続穴34を形成すると
同時に非貫通接続穴側面及び穴底の絶縁膜を黒鉛化さ
せ、下地導電膜35を形成する工程(工程d)と、上記
レーザ照射後の基板に無電解めっき法によって非貫通穴
壁面及び穴底のみに導電膜36を施す工程(工程e)
と、工程b〜eを繰り返して多層化する工程(工程f)
から成る。A resin film 31 with a copper foil is placed above a core substrate 30 provided with a conductor circuit 28 and a through hole 29 on one or both sides, or a state in which the core substrate is sandwiched, and is heated and press-bonded. Step of filling resin and forming insulating film (step b)
And removing the copper foil on the insulating film by etching into the hole shape 32 of the non-through connection hole and simultaneously forming the other conductive circuit 33 (step c); Irradiating a high-energy beam from above the formed insulating film to form the non-penetrating connection hole 34 and, at the same time, graphitize the insulating film on the side surface and the bottom of the non-penetrating connection hole to form the underlying conductive film 35 (process). d) and a step of applying a conductive film 36 only to the non-through hole wall surface and hole bottom by electroless plating on the substrate after the laser irradiation (step e).
And steps of repeating steps b to e to form a multilayer (step f)
Consists of
【0058】第3の製造方法では、絶縁膜上の銅箔上部
にめっき膜は形成されないので絶縁膜上の銅箔厚は初期
膜厚から変化することが無いため、絶縁膜上部導体配線
の微細加工が可能である。In the third manufacturing method, since the plating film is not formed on the copper foil on the insulating film, the thickness of the copper foil on the insulating film does not change from the initial film thickness. Processing is possible.
【0059】上記説明の如く本発明は、これまで従来製
造方法においてもっとも信頼性低下の原因を招いた粗化
工程を省略することによって安定した信頼性が確保で
き、また工程短縮、そして低コスト化を可能にした配線
基板の製造方法である。As described above, according to the present invention, stable reliability can be ensured by omitting the roughening step which has caused the most reduction of reliability in the conventional manufacturing method, and the steps can be shortened and the cost can be reduced. This is a method of manufacturing a wiring board which enables the above.
【0060】この様に、第1の従来技術〜第3の従来技
術では、粗化面の凹凸によって得られていた樹脂層と配
線層の接着力は、非常に不安定であり、さらに第3の従
来技術では、レーザ加工によって形成した非貫通接続穴
樹脂残渣は、強アルカリ性の酸化剤溶液を用いたデスミ
ア処理等によって除去しなければならず、従来以上の絶
縁信頼性、接続信頼性は望めない。As described above, in the first prior art to the third prior art, the adhesive force between the resin layer and the wiring layer obtained by the unevenness of the roughened surface is very unstable. In the prior art, non-through connection hole resin residues formed by laser processing must be removed by desmear treatment or the like using a strong alkaline oxidizing agent solution, and higher insulation reliability and connection reliability than before can be expected. Absent.
【0061】本発明は、絶縁膜表面を粗化することによ
って銅箔を接着する必要はなく、また、絶縁膜表層を導
電化するので樹脂表層に形成した導電被膜は、樹脂表層
から内部へ徐々に導電化率が低下していくので、これに
伴い樹脂特性も徐々にアモルファスカーボンの特性から
樹脂本来の特性に変化する。特に線膨脹係数はカーボン
から絶縁膜の線膨脹係数へ徐々に変化していくため急激
な熱的変化に十分対応することができ、従来技術以上に
信頼性を向上することに繋がる。According to the present invention, it is not necessary to bond the copper foil by roughening the surface of the insulating film, and since the surface of the insulating film is made conductive, the conductive film formed on the resin surface gradually goes from the resin surface to the inside. As the conductivity decreases, the resin characteristics gradually change from the characteristics of amorphous carbon to the original characteristics of the resin. In particular, since the linear expansion coefficient gradually changes from carbon to the linear expansion coefficient of the insulating film, it can sufficiently cope with a rapid thermal change, which leads to improvement in reliability over the prior art.
【0062】この様に、上記記載本発明による配線基板
の製造技術を適用することによって、上記課題を達成す
ることができる。As described above, the above object can be achieved by applying the above-described wiring board manufacturing technology according to the present invention.
【0063】[0063]
【発明の実施の形態】以下、本発明に係る配線基板の製
造方法を、実施例及び比較例を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a wiring board according to the present invention will be described with reference to examples and comparative examples.
【0064】表1は、実施例及び比較例で使用した銅箔
付樹脂フィルムメーカ、導電膜形成法、及び試験結果を
まとめたものである。Table 1 summarizes the resin film maker with copper foil used in Examples and Comparative Examples, the conductive film forming method, and the test results.
【0065】[0065]
【表1】 [Table 1]
【0066】〔実施例1〕φ300μmのスルーホール
と両面に配線を設けた10cm角FR−4コア基板の上
下に、10cm角銅箔付樹脂フィルム(樹脂厚さ80μ
m、銅箔厚さ12μm:日立化成(株)MCF−600
0E)を設置し、真空度50Torr条件下で、昇圧速
度30kg/cm2/min、昇温速度5.3℃/mi
nで180℃まで昇温し、この状態で60min保持し
た後、常温まで冷却し、スルーホール内の樹脂充填と絶
縁膜を同時に形成した。Example 1 A 10 cm square resin film with copper foil (resin thickness 80 μm) was placed above and below a 10 cm square FR-4 core substrate provided with through holes of φ300 μm and wiring on both sides.
m, copper foil thickness 12 μm: Hitachi Chemical Co., Ltd. MCF-600
0E), a pressure increasing rate of 30 kg / cm 2 / min, and a temperature increasing rate of 5.3 ° C./mi under a condition of a vacuum degree of 50 Torr.
Then, the temperature was raised to 180 ° C. and maintained for 60 minutes in this state, and then cooled to room temperature, thereby simultaneously filling the through holes with the resin and forming an insulating film.
【0067】次いで、上記絶縁膜形成基板にドライフィ
ルムレジスト(日立化成社製:フォテックHS930:
30μm)をラミネートし、層間を接続する非貫通接続
穴φ150μm及びφ100μmとそれ以外の配線パタ
ーンを露光、現像を行い、パターニングした。Next, a dry film resist (Photec HS930, manufactured by Hitachi Chemical Co., Ltd.) is applied to the insulating film forming substrate.
30 μm) were laminated, and non-through connection holes φ150 μm and φ100 μm connecting between the layers and other wiring patterns were exposed, developed, and patterned.
【0068】次いで、エッチング液(メルテック社製:
Aプロセスアルカリエッチング液)を用いて、スプレー
エッチング除去し、アンモニア水による高圧洗浄を行っ
た後、NaOH3wt%水溶液によって、ドライフィル
ムレジストを剥離し、非貫通接続穴φ150μm及びφ
100μmを形成するための特定箇所に絶縁膜表面を露
出させ、同時に他の導体回路を形成した。Next, an etching solution (Meltec:
A process alkaline etching solution), remove by spray etching, perform high-pressure cleaning with ammonia water, and then peel off the dry film resist with a 3 wt% aqueous solution of NaOH to form non-through connection holes φ150 μm and φ
The surface of the insulating film was exposed at a specific portion for forming 100 μm, and at the same time, another conductor circuit was formed.
【0069】次いで、上記エッチングによって露出させ
た絶縁膜上部の非貫通接続穴形成箇所に、例えば炭酸レ
ーザを用いて、φ150μm及びφ100μmの非貫通
穴をエネルギ密度0.23J/cm2、具体的にφ15
0μm、パルス幅12/8/3μs、ショット数1/1
/1、φ100μm、パルス幅10/5/2μs、ショ
ット数1/1/1、のレーザ光を照射することによっ
て、非貫通接続穴を形成すると同時に穴底、穴壁面の樹
脂表面を黒鉛化し導電膜を形成した。Next, the non-through holes of φ150 μm and φ100 μm were formed at the non-through connection hole formation portions above the insulating film exposed by the above-mentioned etching using, for example, a carbon dioxide laser at an energy density of 0.23 J / cm 2 . φ15
0 μm, pulse width 12/8/3 μs, number of shots 1/1
/ 1, φ100 μm, pulse width 10/5/2 μs, number of shots 1/1/1, irradiate laser light to form a non-through connection hole, and at the same time, graphitize the resin surface of the hole bottom and the wall surface of the hole to conduct. A film was formed.
【0070】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、95%層間接続穴
の接続がとれていたことを確認した。さらに、温度65
℃、湿度95%、印加電圧100Vの条件下で絶縁信頼
性試験を行った結果、500時間後の95%の層間接続
絶縁抵抗値は、1012Ω以上を示した。When a continuity test was performed on all the interlayer connection holes on the substrate prepared above, it was confirmed that 95% of the interlayer connection holes were connected. In addition, the temperature 65
As a result of conducting an insulation reliability test under the conditions of a temperature of 95 ° C., a humidity of 95%, and an applied voltage of 100 V, the insulation resistance at 95% after 500 hours was 10 12 Ω or more.
【0071】〔実施例2〕実施例1と同様に絶縁膜形成
を形成し、上部銅箔上部所定箇所にφ150μm及びφ
100μmの非貫通接続穴形状にエッチングした。[Embodiment 2] An insulating film was formed in the same manner as in Embodiment 1, and φ150 μm and φ
Etching was performed to form a 100 μm non-through connection hole.
【0072】次いで、上記エッチングによって露出させ
た絶縁膜上部の非貫通接続穴形成箇所に、炭酸レーザを
用いて、φ150μm及びφ100μmの非貫通穴をエ
ネルギ密度0.23J/cm2、具体的にφ150μ
m、パルス幅12/8/3μs、ショット数1/1/
1、φ100μm、パルス幅10/5/2μs、ショッ
ト数1/1/1、のレーザ光を照射することによって、
非貫通接続穴の形成及び、穴底、穴壁面の樹脂表面を黒
鉛化し下地導電膜を形成した。Next, using a carbon dioxide laser, non-through holes of φ150 μm and φ100 μm were formed in the non-through connection holes formed on the upper portion of the insulating film exposed by the above etching, with an energy density of 0.23 J / cm 2 , specifically φ150 μm.
m, pulse width 12/8/3 μs, number of shots 1/1 /
By irradiating a laser beam having a diameter of 1, 100 μm, a pulse width of 10/5/2 μs, and the number of shots 1/1/1,
Non-through connection holes were formed, and the resin surface of the hole bottoms and hole wall surfaces was graphitized to form a base conductive film.
【0073】次いで触媒付与工程、フラッシュめっき工
程を経た後、2A/dm2の条件で電気めっきを行い非
貫通穴穴底及び穴壁面に20μmの厚さの導電膜を形成
した。次いで、再度上記絶縁膜形成基板に上記記載のド
ライフィルムレジストをラミネートし、配線パターンを
パターニングした後、上記記載のエッチング液を用いて
同様にエッチングを行い、上層導体回路を形成した。Next, after passing through a catalyst applying step and a flash plating step, electroplating was performed under the conditions of 2 A / dm 2 to form a conductive film having a thickness of 20 μm on the bottom and the wall surface of the non-through hole. Next, the above-mentioned dry film resist was again laminated on the above-mentioned insulating film forming substrate, the wiring pattern was patterned, and then the same etching was performed using the above-mentioned etching solution to form an upper conductor circuit.
【0074】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、すべての層間接続
穴の接続がとれていたことを確認した。さらに、温度6
5℃、湿度95%、印加電圧100Vの条件下で絶縁信
頼性試験を行った結果、500時間後の95%の層間接
続絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that all the interlayer connection holes were connected. In addition, the temperature 6
As a result of conducting an insulation reliability test under the conditions of 5 ° C., humidity of 95%, and applied voltage of 100 V, a 95% interlayer connection insulation resistance value after 500 hours was 10 12 Ω or more.
【0075】〔実施例3〕実施例1と同様に絶縁膜形
成、上部銅箔を非貫通穴形状にエっチングすると共に他
の導体回路を形成、次いでレーザ加工によって非貫通穴
を形成すると同時に下地導電膜を形成した。次いで、無
電解めっき液をpH12.5に調整し、高速無電解めっ
きを80℃/150minの条件で非貫通穴穴底及び穴
壁面に5μm厚の導電膜を形成した。[Embodiment 3] In the same manner as in Embodiment 1, the insulating film is formed, the upper copper foil is etched into the shape of a non-through hole, and another conductor circuit is formed. Then, the non-through hole is formed by laser processing. An underlying conductive film was formed. Next, the pH of the electroless plating solution was adjusted to 12.5, and a high-speed electroless plating was performed at 80 ° C./150 min to form a conductive film having a thickness of 5 μm on the bottom and the wall surface of the non-through hole.
【0076】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、100%層間接続
穴の接続がとれていたことを確認した。さらに、温度6
5℃、湿度95%、印加電圧100Vの条件下で絶縁信
頼性試験を行った結果、500時間後の全ての層間接続
絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that 100% of the interlayer connection holes were connected. In addition, the temperature 6
As a result of conducting an insulation reliability test under the conditions of 5 ° C., 95% humidity, and applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours showed 10 12 Ω or more.
【0077】〔実施例4〕φ300μmのスルーホール
と両面にベタ配線を設けた10cm角FR−4コア基板
の上下に、実施例3に準じて絶縁膜形成、上部銅箔を非
貫通穴形状にエっチングすると共に他の導体回路を形
成、次いでレーザ加工によって非貫通穴を形成すると同
時に下地導電膜を形成した。Example 4 An insulating film was formed on the upper and lower sides of a 10 cm square FR-4 core substrate provided with a through hole of φ300 μm and solid wiring on both sides according to Example 3, and the upper copper foil was formed into a non-through hole shape. Etching and other conductive circuits were formed, and then a non-through hole was formed by laser processing, and at the same time, a base conductive film was formed.
【0078】次いで、基板端部から下層導体配線を露出
させ、この端部から2A/dm2の条件で電気めっきに
よって非貫通穴の穴底からめっきを析出させ非貫通穴に
導体を充填させた。Next, the lower conductor wiring was exposed from the end of the substrate, and plating was deposited from the bottom of the non-through hole by electroplating under the condition of 2 A / dm 2 from this end to fill the non-through hole with a conductor. .
【0079】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、100%層間接続
穴の接続がとれていたことを確認した。さらに、温度6
5℃、湿度95%、印加電圧100Vの条件下で絶縁信
頼性試験を行った結果、500時間後の全ての層間接続
絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that 100% of the interlayer connection holes were connected. In addition, the temperature 6
As a result of conducting an insulation reliability test under the conditions of 5 ° C., 95% humidity, and applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours showed 10 12 Ω or more.
【0080】〔実施例5〕φ300μmのスルーホール
と両面に配線を設けた10cm角FR−4コア基板の上
下に、10cm角銅箔付樹脂フィルム (樹脂厚さ80μ
m、銅箔厚さ12μm:松下電工(株)R−0880)
を設置し、真空度50Torrの条件下で、昇圧速度5
kg/cm2/min、昇温速度2.4℃/minで熱圧着
を行った。130℃に到達した時点で、真空度を維持し
たまま、昇圧速度30kg/cm2/min、昇温速度
3.75℃/minに切り替え、さらに170℃まで昇
温した。次いで、10min間この状態を保持し、真空
度を常圧に下げ、50min間170℃で保持した後、
常温まで冷却し、スルーホール内の樹脂充填と絶縁膜を
同時に形成した。Example 5 A resin film with a 10 cm square copper foil (resin thickness 80 μm) was placed above and below a 10 cm square FR-4 core substrate provided with through holes of φ300 μm and wiring on both sides.
m, copper foil thickness 12 μm: Matsushita Electric Works R-0880)
And a pressure increase rate of 5 under the condition of a vacuum degree of 50 Torr.
kg / cm 2 / min, the thermocompression bonding at a heating rate of 2.4 ° C. / min were performed. When the temperature reached 130 ° C., the pressure was increased to 30 kg / cm 2 / min, the temperature was increased to 3.75 ° C./min while maintaining the degree of vacuum, and the temperature was further increased to 170 ° C. Next, this state is maintained for 10 minutes, the degree of vacuum is reduced to normal pressure, and the temperature is maintained at 170 ° C. for 50 minutes.
After cooling to room temperature, resin filling in the through holes and an insulating film were simultaneously formed.
【0081】次いで、上記絶縁膜形成基板に実施例1と
同様の方法によって、上部銅箔特定箇所に非貫通接続穴
φ150μm及びφ100μmの形状に絶縁膜表面を露
出すると同時に他の導体回路をエッチングにより形成し
た。Next, the surface of the insulating film was exposed to the non-penetrating connection holes φ150 μm and φ100 μm at the specified portions of the upper copper foil by the same method as in Example 1 on the substrate on which the insulating film was formed. Formed.
【0082】次いで、絶縁膜上部の非貫通接続穴形成箇
所に、炭酸レーザを用いて、 エネルギ密度0.3J/
cm2のレーザ光を照射し非貫通接続穴を形成すると共
に穴底、穴壁面の樹脂表層を黒鉛化し導電膜を形成し
た。Next, a carbon dioxide laser was used to form an energy density of 0.3 J /
A non-penetrating connection hole was formed by irradiating a laser beam of cm 2 , and the resin surface layer of the hole bottom and the hole wall surface was graphitized to form a conductive film.
【0083】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、90%層間接続穴
の接続がとれていたことを確認した。さらに、温度65
℃、湿度95%、印加電圧100Vの条件下で絶縁信頼
性試験を行った結果、500時間後の90%の層間接続
絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that 90% of the interlayer connection holes were connected. In addition, the temperature 65
As a result of an insulation reliability test performed under the conditions of a temperature of 95 ° C., a humidity of 95%, and an applied voltage of 100 V, an insulation resistance value of 90% after 500 hours was 10 12 Ω or more.
【0084】〔実施例6〕実施例5と同法により銅箔付
樹脂フィルム:松下材の絶縁膜を実施例5で使用したF
R−4コア基板の上下にスルーホール内の樹脂充填と絶
縁膜を同時に形成した。[Example 6] A resin film with a copper foil: F in which an insulating film of Matsushita was used in Example 5 by the same method as in Example 5.
Resin filling in a through hole and an insulating film were simultaneously formed above and below the R-4 core substrate.
【0085】次いで、上部銅箔特定箇所にエッチングに
より非貫通接続穴φ150μm及びφ100μmの穴形
状に絶縁膜表面を露出させ、炭酸レーザを用いて、実施
例5と同条件で非貫通接続穴を形成すると同時に穴底、
穴壁面の樹脂表面を黒鉛化し導電膜を形成した。Then, the insulating film surface is exposed in a specific shape of the upper copper foil in a hole shape of non-through connection holes φ150 μm and φ100 μm by etching, and a non-through connection hole is formed using a carbon dioxide laser under the same conditions as in Example 5. At the same time as the hole bottom,
The resin surface of the hole wall surface was graphitized to form a conductive film.
【0086】次いで、上記基板上に、上記記載実施例2
と同様の工程を経た後、電気めっきによって、2A/d
m2の条件で全面パネルめっきを行い20μmのめっき
膜を形成した後、実施例2と同条件でエッチングによっ
て上層導体回路を形成した。Next, on the above-mentioned substrate, the above-mentioned Embodiment 2 was described.
After the same process as described above, 2A / d
The entire surface was subjected to panel plating under the condition of m 2 to form a plating film of 20 μm, and then the upper conductor circuit was formed by etching under the same conditions as in Example 2.
【0087】上記で作成した基板上すべての層間接続穴
において導通試験を行ったところ、すべての層間接続穴
において、接続がとれていたことを確認した。さらに、
温度65℃、湿度95%、印加電圧100Vの条件下で
絶縁信頼性試験を行った結果、500時間後の全ての層
間接続絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that connection was established in all the interlayer connection holes. further,
As a result of conducting an insulation reliability test under the conditions of a temperature of 65 ° C., a humidity of 95% and an applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours showed 10 12 Ω or more.
【0088】〔実施例7〕実施例5と同法により銅箔付
樹脂フィルム:松下材の絶縁膜をFR−4コア基板の上
下にスルーホール内の樹脂充填と絶縁膜を同時形成し、
上部銅箔特定箇所にエッチングにより非貫通接続穴φ1
50μm及びφ100μmの穴形状に絶縁膜表面を露
出、上層導体回路を形成し、炭酸レーザによって非貫通
接続穴を形成すると同時に穴底、穴壁面の樹脂表面を黒
鉛化し導電膜を形成した。[Example 7] A resin film with copper foil: an insulating film of Matsushita was formed on the upper and lower sides of the FR-4 core substrate simultaneously with resin filling in through holes and an insulating film by the same method as in Example 5.
Non-penetrating connection hole φ1 by etching in specific part of upper copper foil
The surface of the insulating film was exposed in a hole shape of 50 μm and φ100 μm, an upper conductor circuit was formed, a non-through connection hole was formed by a carbon dioxide laser, and at the same time, the resin surface of the hole bottom and the wall surface of the hole was graphitized to form a conductive film.
【0089】次いで、上記基板上に、実施例3の条件に
よって高速無電解めっきを施し非貫通穴穴底及び穴壁面
に5μm厚の導電膜を形成した。Then, high-speed electroless plating was performed on the substrate under the conditions of Example 3 to form a conductive film having a thickness of 5 μm on the bottom and the wall surface of the non-through hole.
【0090】上記で作成した基板上すべての層間接続穴
において導通試験を行ったところ、すべての層間接続穴
において、接続がとれていたことを確認した。さらに、
温度65℃、湿度95%、印加電圧100Vの条件下で
絶縁信頼性試験を行った結果、500時間後の全ての層
間接続絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that connection was established in all the interlayer connection holes. further,
As a result of conducting an insulation reliability test under the conditions of a temperature of 65 ° C., a humidity of 95% and an applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours showed 10 12 Ω or more.
【0091】〔実施例8〕実施例1記載コア基板と同様
のコア基板上下に、10cm角銅箔付樹脂フィルム(樹
脂厚さ80μm、銅箔厚さ18μm:住友ベークライト
(株)APL−4001HF)を設置し、真空度50T
orrの条件下で、昇温速度2.75℃/minで70
℃まで加熱した。70℃に到達した時点で、真空度を維
持したまま、昇圧速度30kg/cm2/min、昇温
速度4.3℃/minに切り替え、さらに150℃まで
昇温した。次いで、20min間150℃で保持した
後、常温まで冷却し、スルーホール内の樹脂充填と絶縁
膜を同時に形成した。Example 8 A resin film with a 10 cm square copper foil (resin thickness: 80 μm, copper foil thickness: 18 μm: APL-4001HF, Sumitomo Bakelite Co., Ltd.) was placed above and below the core substrate similar to the core substrate described in Example 1. Is installed, and the degree of vacuum is 50T.
Under the condition of orr, the temperature was raised at a rate of 2.75 ° C./min.
Heated to ° C. When the temperature reached 70 ° C, the pressure was increased to 30 kg / cm 2 / min and the temperature was increased to 4.3 ° C / min while maintaining the degree of vacuum, and the temperature was further increased to 150 ° C. Next, the temperature was maintained at 150 ° C. for 20 minutes, then cooled to room temperature, and the resin filling in the through holes and the insulating film were simultaneously formed.
【0092】次いで、上記絶縁膜形成基板に上記記載実
施例1と同様の方法によって、上部銅箔特定箇所に非貫
通接続穴φ150μm及びφ100μmの形状に絶縁膜
表面を露出すると同時に他の導体回路をエッチングによ
り形成、エネルギ密度0.35J/cm2の炭酸レーザ
光を照射し非貫通接続穴を形成すると共に穴底、穴壁面
の樹脂表層を黒鉛化し導電膜を形成した。Next, the surface of the insulating film is exposed to the non-through connection holes φ150 μm and φ100 μm at the specified portion of the upper copper foil by the same method as in the first embodiment, and another conductor circuit is simultaneously formed on the insulating film forming substrate. A non-penetrating connection hole was formed by irradiating a carbon dioxide laser beam having an energy density of 0.35 J / cm 2 by etching, and the bottom surface of the hole and the resin surface layer of the hole wall were graphitized to form a conductive film.
【0093】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、93%層間接続穴
の接続がとれていたことを確認した。さらに、温度65
℃、湿度95%、印加電圧100Vの条件下で絶縁信頼
性試験を行った結果、500時間後の93%の層間接続
絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that 93% of the interlayer connection holes were connected. In addition, the temperature 65
As a result of an insulation reliability test performed under the conditions of a temperature of 95 ° C., a humidity of 95%, and an applied voltage of 100 V, an interlayer connection insulation resistance of 93% after 500 hours was 10 12 Ω or more.
【0094】〔実施例9〕実施例5と同法により銅箔付
樹脂フィルム:松下材の絶縁膜を実施例5で使用したF
R−4コア基板の上下にスルーホール内の樹脂充填と絶
縁膜を同時に形成した。[Example 9] A resin film with a copper foil by the same method as in Example 5: F using an insulating film of Matsushita in Example 5
Resin filling in a through hole and an insulating film were simultaneously formed above and below the R-4 core substrate.
【0095】次いで、上部銅箔特定箇所にエッチングに
より非貫通接続穴φ150μm及びφ100μmの穴形
状に絶縁膜表面を露出させ、炭酸レーザを用いて、実施
例5と同条件で非貫通接続穴を形成すると同時に穴底、
穴壁面の樹脂表面を黒鉛化し導電膜を形成した。Next, the insulating film surface is exposed in a specific shape of the upper copper foil in a hole shape of non-through connection holes φ150 μm and φ100 μm by etching, and a non-through connection hole is formed using a carbon dioxide laser under the same conditions as in Example 5. At the same time as the hole bottom,
The resin surface of the hole wall surface was graphitized to form a conductive film.
【0096】次いで、上記基板上に、実施例2記載と同
条件で電気めっきによって、全面パネルめっきを行い、
20μm厚のめっき膜を形成した後、エッチングによっ
て上層導体回路を形成した。Next, the entire surface was plated on the above-mentioned substrate by electroplating under the same conditions as described in Example 2.
After forming a plating film having a thickness of 20 μm, an upper conductor circuit was formed by etching.
【0097】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、すべての層間接続
穴において、接続がとれていたことを確認した。さら
に、温度65℃、湿度95%、印加電圧100Vの条件
下で絶縁信頼性試験を行った結果、500時間後の全て
の層間接続絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that connection was established in all the interlayer connection holes. Furthermore, as a result of an insulation reliability test performed under the conditions of a temperature of 65 ° C., a humidity of 95%, and an applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours were 10 12 Ω or more.
【0098】〔実施例10〕実施例8と同法により銅箔
付樹脂フィルム:松下材の絶縁膜をFR−4コア基板の
上下にスルーホール内の樹脂充填と絶縁膜を同時形成
し、上部銅箔特定箇所にエッチングにより非貫通接続穴
φ150μm及びφ100μmμm の穴形状に絶縁膜表
面を露出、上層導体回路を形成し、炭酸レーザによって
非貫通接続穴を形成すると同時に穴底、穴壁面の樹脂表
面を黒鉛化し導電膜を形成した。Example 10 A resin film with copper foil was formed by the same method as in Example 8, and an insulating film of Matsushita was formed on the upper and lower sides of the FR-4 core substrate by simultaneously filling the resin in the through holes and forming the insulating film. Exposing the insulating film surface to non-penetrating connection holes φ150μm and φ100μmμm by etching in specific part of copper foil, forming upper layer conductor circuit, forming non-penetration connection holes by carbon dioxide laser and resin surface of hole bottom and hole wall surface at the same time Was graphitized to form a conductive film.
【0099】次いで、上記基板上に、実施例3の条件に
よって高速無電解めっきを施し非貫通穴穴底及び穴壁面
に5μm厚の導電膜を形成した。Then, high-speed electroless plating was performed on the substrate under the conditions of Example 3 to form a conductive film having a thickness of 5 μm on the bottom and the wall surface of the non-through hole.
【0100】上記で作成した基板上すべての層間接続穴
において導通試験を行ったところ、すべての層間接続穴
において、接続がとれていたことを確認した。さらに、
温度65℃、湿度95%、印加電圧100Vの条件下で
絶縁信頼性試験を行った結果、500時間後の全ての層
間接続絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that connection was established in all the interlayer connection holes. further,
As a result of conducting an insulation reliability test under the conditions of a temperature of 65 ° C., a humidity of 95% and an applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours showed 10 12 Ω or more.
【0101】〔実施例11〕厚さ5μmの銅箔マット面
にビスフェノール骨格エポキシ樹脂、芳香族アミン硬化
剤とこれらと同重量部の平均直径0.7μm、平均厚さ
16μmの短繊維状ホウ酸アルミニウムとから成るエポ
キシ組成物を短繊維が同方向に配向するように厚さ20
0μmにカーテンコートして樹脂付銅箔を作製した。Example 11 A bisphenol skeleton epoxy resin, an aromatic amine curing agent and a short fibrous boric acid having an average diameter of 0.7 μm and an average thickness of 16 μm in the same parts by weight were coated on a copper foil mat surface having a thickness of 5 μm. An epoxy composition consisting of aluminum and having a thickness of 20 such that the short fibers are oriented in the same direction.
A resin-coated copper foil was prepared by curtain coating to 0 μm.
【0102】これら2枚を短繊維の配向方向が直行する
ように面で重ね、真空プレスにセットし、10Torr
で排気しながら接着圧35kg/cm2を付加し、7℃
/minの速度で170℃まで熱板を昇温した。170
℃/60min保持した後、5℃/minの速度で冷却
して板厚350μmの両面銅張積層板を取り出した。次
いで、炭酸レーザを用いて上部銅箔特定箇所にエネルギ
密度0.69J/cm2、φ150μm(パルス幅12
/8/3μs、ショット数7/3/3)、φ100μm
(パルス幅10/5/2μs、ショット数7/3/3)
の貫通穴を形成すると同時に貫通穴壁面の樹脂表層を黒
鉛化し導電膜を形成した。These two sheets were superposed on each other so that the orientation direction of the short fibers was perpendicular to the surface, set in a vacuum press, and set at 10 Torr.
Applying an adhesive pressure of 35 kg / cm 2 while exhausting at 7 ° C.
The temperature of the hot plate was raised to 170 ° C. at a rate of / min. 170
After holding at 60 ° C./60 min, the mixture was cooled at a rate of 5 ° C./min to take out a 350 μm-thick double-sided copper-clad laminate. Next, using a carbon dioxide laser, an energy density of 0.69 J / cm 2 and a diameter of 150 μm (pulse width 12
/ 8/3 μs, number of shots 7/3/3), φ100 μm
(Pulse width 10/5/2 μs, number of shots 7/3/3)
And the surface of the resin on the wall surface of the through-hole was graphitized to form a conductive film.
【0103】次いで、上記基板上に実施例2記載と同条
件で電気めっきによって全面パネルめっきを行い、20
μmのめっき膜を形成した後、エッチングによって上層
導体回路を形成した。Next, the entire surface was plated on the substrate by electroplating under the same conditions as described in Example 2,
After forming a μm plating film, an upper conductor circuit was formed by etching.
【0104】上記で作成した基板上すべての層間接続穴
において導通試験を行ったところ、すべての層間接続穴
において、接続がとれていたことを確認した。さらに、
温度65℃、湿度95%、印加電圧100Vの条件下で
絶縁信頼性試験を行った結果、500時間後の全ての層
間接続絶縁抵抗値は、1012Ω以上を示した。A continuity test was performed on all the interlayer connection holes on the substrate prepared above, and it was confirmed that connection was established in all the interlayer connection holes. further,
As a result of conducting an insulation reliability test under the conditions of a temperature of 65 ° C., a humidity of 95% and an applied voltage of 100 V, all the interlayer connection insulation resistance values after 500 hours showed 10 12 Ω or more.
【0105】〔比較例1〕実施例1記載の銅箔付樹脂フ
ィルムを使用し、実施例1と同様のコア基板上に実施例
1記載の方法と同様の方法でスルーホール内の樹脂充填
と絶縁膜を同時に形成し、上記基板の上部銅箔部分を非
貫通接続穴の穴形状にエッチング除去した。[Comparative Example 1] The resin film with copper foil described in Example 1 was used, and the resin was filled in the through-hole on the same core substrate as in Example 1 by the same method as described in Example 1. At the same time, an insulating film was formed, and the upper copper foil portion of the substrate was removed by etching into a non-through connection hole shape.
【0106】次いで、非貫通接続穴の穴形状にエッチン
グ除去された銅箔の微細穴(φ150μm及びφ100
μm)から露出した樹脂層を, 炭酸レーザ照射によって
エネルギ密度0.15J/cm2の条件で非貫通接続穴
を形成した。Next, fine holes (φ150 μm and φ100 μm) in the copper foil etched and removed into the hole shape of the non-through connection hole.
μm), a non-through connection hole was formed in the resin layer exposed to carbon dioxide laser under conditions of an energy density of 0.15 J / cm 2 .
【0107】次いで、上記非貫通接続穴の側面変質層及
び穴底の樹脂残渣を除去するため、強アルカリ下過マン
ガン酸カリウム溶液の粗化液によって、80℃/6mi
nの条件で粗化を行った後、全面にパラジウム触媒を付
与し、上記基板全面に下地導電膜を形成、電気めっき
(2A/dm2)によって全面パネルめっきを行った
後、実施例1記載の方法によりエッチングによって上層
導体回路を形成した。Then, in order to remove the altered layer on the side surface of the non-through connection hole and the resin residue at the bottom of the hole, a roughened solution of a potassium permanganate solution under strong alkali was used at 80 ° C./6 mi.
After roughening under the condition of n, a palladium catalyst is applied to the entire surface, a base conductive film is formed on the entire surface of the substrate, and the entire surface is plated by electroplating (2 A / dm 2 ). The upper conductor circuit was formed by etching according to the above method.
【0108】上記で作成した基板上すべての層間接続穴
において導通試験を行ったところ、23%の接続不良が
確認された。この接続不良箇所一部のビア断面を光学顕
微鏡によって観察したところ、ビア穴底部に0.2μm
程度の樹脂残渣が確認された。A continuity test was performed on all the interlayer connection holes on the substrate prepared as described above, and a connection failure of 23% was confirmed. Observation of the via cross section of a part of the connection failure portion using an optical microscope revealed that the bottom of the via hole had a thickness of 0.2 μm.
Resin residue of a certain degree was confirmed.
【0109】さらに、77%の接続良好な層間接続に対
して、温度65℃、湿度95%印加電圧100Vの条件
下で絶縁信頼性試験を行った結果、500時間後の77
%の層間接続絶縁抵抗値はそのうちの50%が1012Ω
以上を示したものの、他の50%は108Ω以上であっ
た。Further, an insulation reliability test was carried out under the conditions of a temperature of 65 ° C., a humidity of 95% and an applied voltage of 100 V with respect to an interlayer connection having a good connection of 77%.
% Of the interlayer connection insulation resistance is 50% of which is 10 12 Ω
Despite the above, the other 50% were at least 10 8 Ω.
【0110】〔比較例2〕実施例5記載の銅箔付樹脂フ
ィルムを使用し、実施例5で使用した物と同様のコア基
板上に実施例5記載の方法と同様の方法でスルーホール
内の樹脂充填と絶縁膜を同時に形成した。[Comparative Example 2] The resin film with copper foil described in Example 5 was used, and the through-hole was formed on the same core substrate as that used in Example 5 by the same method as described in Example 5. And an insulating film were simultaneously formed.
【0111】次いで、実施例5記載の方法と同様に上記
基板の上部銅箔部分を非貫通接続穴(φ150μm及び
φ100μm)の穴形状にエッチング除去すると共に、
上層導体回路を形成した。、炭酸レーザによってエネル
ギ密度0.10J/cm2の条件で非貫通接続穴を形成
した。Next, similarly to the method described in the fifth embodiment, the upper copper foil portion of the substrate is removed by etching into non-through connection holes (φ150 μm and φ100 μm).
An upper conductor circuit was formed. A non-penetrating connection hole was formed with a carbon dioxide laser at an energy density of 0.10 J / cm 2 .
【0112】次いで、上記非貫通接続穴の側面変質層及
び穴底の樹脂残渣を除去するため、比較例1と同条件で
粗化を行った後、高速無電解めっきによって80℃/1
2hrの条件で24μmのめっき膜を形成した。Next, in order to remove the degenerated layer on the side surface of the non-through connection hole and the resin residue on the bottom of the hole, the surface was roughened under the same conditions as in Comparative Example 1 and then subjected to high-speed electroless plating at 80 ° C./1.
Under a condition of 2 hours, a 24 μm plating film was formed.
【0113】上記で作成した基板上のすべての層間接続
穴において導通試験を行ったところ、28%の接続不良
が確認された。この接続不良箇所一部のビア断面を光学
顕微鏡によって観察したところ、ビア穴底部の無電解め
っきによって形成しためっき膜にふくれが発生してい
た。さらに、72%の接続良好な層間接続に対して、温
度65℃、湿度95%印加電圧100Vの条件下で絶縁
信頼性試験を行った結果、500時間後の50%の層間
接続絶縁抵抗値は1012Ω以上を示したものの、他の1
8%は108Ω以上を示し、4%は短絡した。When a continuity test was performed on all the interlayer connection holes on the substrate prepared above, a connection failure of 28% was confirmed. Observation of the via cross section of a part of the connection failure portion by an optical microscope revealed that blisters occurred in the plating film formed by electroless plating at the bottom of the via hole. Furthermore, an insulation reliability test was performed under the conditions of a temperature of 65 ° C., a humidity of 95%, and an applied voltage of 100 V with respect to a good interlayer connection of 72%. As a result, a 50% interlayer connection insulation resistance value after 500 hours was obtained. Although it showed 10 12 Ω or more, the other 1
8% indicates 10 8 Ω or more, and 4% is short-circuited.
【0114】[0114]
【発明の効果】以上詳細に説明した如く、レーザ加工に
よって生成する炭化膜を有効利用し、非貫通接続穴形成
と同時に穴底及び壁面の樹脂表層を導電化することを可
能にした。これによって、粗化工程を省略することがで
き、また形成した導電膜は絶縁膜と強固に接着している
ため、信頼性を確保することが可能であって、大幅な低
コスト化の実現が可能となった。As described in detail above, it has become possible to effectively utilize the carbonized film formed by laser processing and to make the resin surface layer of the hole bottom and the wall surface conductive simultaneously with the formation of the non-through connection hole. As a result, the roughening step can be omitted, and since the formed conductive film is firmly bonded to the insulating film, it is possible to ensure reliability and to realize a significant cost reduction. It has become possible.
【図1】第1の実施例である配線基板の製造方法を示す
工程図である。FIG. 1 is a process chart showing a method for manufacturing a wiring board according to a first embodiment.
【図2】第2の実施例である配線基板の製造方法を示す
工程図である。FIG. 2 is a process chart showing a method for manufacturing a wiring board according to a second embodiment.
【図3】第2の実施例である配線基板の製造方法の別の
例を示す工程図である。FIG. 3 is a process chart showing another example of the method for manufacturing a wiring board according to the second embodiment.
【図4】第3の実施例である配線基板の製造方法を示す
工程図である。FIG. 4 is a process chart showing a method for manufacturing a wiring board according to a third embodiment.
【図5】レーザ加工により絶縁膜表層に導電膜を形成し
た非貫通接続穴断面図である。FIG. 5 is a cross-sectional view of a non-through connection hole in which a conductive film is formed on a surface layer of an insulating film by laser processing.
【図6】第2の従来技術に係る、配線基板の製造方法の
一例を示す工程図である。FIG. 6 is a process chart showing an example of a method for manufacturing a wiring board according to a second conventional technique.
【図7】第3の従来技術に係る、配線基板の製造方法の
一例を示す工程図である。FIG. 7 is a process chart showing an example of a method for manufacturing a wiring board according to a third conventional technique.
1…コア基板、2…導体回路、3…スルーホール、4…
銅箔付樹脂フィルム、5…非貫通接続穴の穴形状、7…
非貫通接続穴、8…導電膜、9…導体回路、10…スル
ーホール、11…コア基板、12…銅箔付樹脂フィル
ム、13…非貫通接続穴、14…下地導電膜、15…導
電膜、16…導体回路、17…コア基板、18…パター
ン配線、19…導体回路、20…スルーホール、21…
銅箔付樹脂フィルム、22…導体回路、23…非貫通接
続穴形成パターン、24…非貫通接続穴、25…下地導
電膜、26…露出した下層導体パターン配線、27…非
貫通接続穴導体、28…導体回路、29…スルーホー
ル、30…コア基板、31…銅箔付樹脂フィルム、32
…非貫通接続穴形成パターン、33…導体回路、34…
非貫通接続穴、35…下地導電膜、36…導電膜、37
…コア基板、38…下層導体回路、39…絶縁膜、40
…非貫通穴壁面の樹脂の導電化部、41…非貫通穴穴底
の樹脂導電化部、42…スタッドビア、43…導体回
路、44…コア基板、45…絶縁膜、46…粗化面、4
7…下地導電膜、48…導体回路、49…スタッドビ
ア、50…スルーホール、51…導体回路、52…コア
基板、53…銅箔付樹脂フィルム、54…非貫通接続穴
形成パターン、55…非貫通接続穴、56…レーザ加工
後の樹脂残渣、57…コア基板、58…導体、59…樹
脂層、60…導体、61…樹脂層、62…導体回路DESCRIPTION OF SYMBOLS 1 ... Core board, 2 ... Conductor circuit, 3 ... Through hole, 4 ...
Resin film with copper foil, 5 ... non-through connection hole shape, 7 ...
Non-through connection hole, 8: conductive film, 9: conductor circuit, 10: through hole, 11: core substrate, 12: resin film with copper foil, 13: non-through connection hole, 14: underlying conductive film, 15: conductive film 16 conductor circuit, 17 core substrate, 18 pattern wiring, 19 conductor circuit, 20 through hole, 21
Resin film with copper foil, 22: conductive circuit, 23: non-through connection hole forming pattern, 24: non-through connection hole, 25: underlying conductive film, 26: exposed lower layer conductor pattern wiring, 27: non-through connection hole conductor 28: conductor circuit, 29: through hole, 30: core substrate, 31: resin film with copper foil, 32
... non-through connection hole forming pattern, 33 ... conductor circuit, 34 ...
Non-through connection hole, 35: underlying conductive film, 36: conductive film, 37
... core substrate, 38 ... lower conductor circuit, 39 ... insulating film, 40
... A conductive part of the resin on the wall surface of the non-through hole, 41 ... A resin conductive part on the bottom of the non-through hole, 42 ... Stud via, 43 ... Conductor circuit, 44 ... Core substrate, 45 ... Insulating film, 46 ... Roughened surface , 4
7: Underlying conductive film, 48: Conductor circuit, 49: Stud via, 50: Through hole, 51: Conductor circuit, 52: Core substrate, 53: Resin film with copper foil, 54: Non-through connection hole forming pattern, 55: Non-through connection hole, 56: Resin residue after laser processing, 57: Core substrate, 58: Conductor, 59: Resin layer, 60: Conductor, 61: Resin layer, 62: Conductor circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 B // B23K 101:42 B23K 101:42 (72)発明者 樫村 隆司 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 長谷部 健彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 田中 勇 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山口 欣秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 渡部 真貴雄 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Fターム(参考) 4E068 AF01 AF02 DA11 DB10 5E343 AA02 AA15 AA17 BB04 BB16 BB24 BB71 DD33 DD43 DD69 EE32 ER16 GG02 GG04 GG11 5E346 AA06 AA12 AA15 AA26 AA32 AA35 AA43 CC04 CC09 CC32 CC55 CC58 DD02 DD12 DD32 DD44 DD48 EE06 EE13 EE14 EE18 EE33 EE35 EE38 FF02 FF04 FF07 FF13 FF14 GG15 GG17 GG18 GG22 GG23 GG27 GG28 HH11 HH31 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 B // B23K 101: 42 B23K 101: 42 (72) Inventor Takashi Kashimura Kanagawa 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Japan Inside Hitachi, Ltd.Production Technology Laboratory (72) Inventor Takehiko Hasebe 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd.Production Technology Laboratory (72) Inventor K Masayuki I, 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd.Production Technology Research Laboratory (72) Inventor Isamu Tanaka 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd.Production Technology Laboratory (72) Inventor Kinhide Yamaguchi 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture, Hitachi, Ltd. Makio Watanabe 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture F-term in the Hitachi, Ltd.Communications Division 4E068 AF01 AF02 DA11 DB10 5E343 AA02 AA15 AA17 BB04 BB16 BB24 BB71 DD33 DD43 DD69 EE32 ER16 GG02 AGG12A AA15 AA26 AA32 AA35 AA43 CC04 CC09 CC32 CC55 CC58 DD02 DD12 DD32 DD44 DD48 EE06 EE13 EE14 EE18 EE33 EE35 EE38 FF02 FF04 FF07 FF13 FF14 GG15 GG17 GG18 GG22 GG23 GG27 GG28 HH11H31
Claims (9)
て、樹脂表層の特定ヶ所を選択的に黒鉛化させた黒鉛化
導電体を配線構造の少なくとも一部として形成すること
を特徴とした配線基板の製造方法。1. A method of manufacturing a wiring board, comprising forming a graphitized conductor in which a specific portion of a resin surface layer is selectively graphitized by irradiating a high energy beam as at least a part of a wiring structure. Method.
特定ヶ所を黒鉛化することによって導電膜を形成し、該
導電膜を給電体として配線導体となるめっき皮膜を形成
することを特徴とする配線基板の製造方法。2. A conductive film is formed by irradiating a high-energy beam and graphitizing a specific portion of a resin surface layer, and a plating film serving as a wiring conductor is formed using the conductive film as a power supply. Manufacturing method of wiring board.
成するために必要なエネルギービームのエネルギ密度
が、0.05J/cm2以上、20J/cm2以下である
ことを特徴とする請求項1または2に記載の配線基板の
製造方法。Wherein said resin surface layer graphitized, and the energy density of the energy beam required to form the conductive film, 0.05 J / cm 2 or more, and characterized in that 20 J / cm 2 or less according Item 3. The method for manufacturing a wiring board according to item 1 or 2.
膜の所定の位置に非貫通接続穴を形成すると同時に、該
非貫通接続穴の穴底及び側面を黒鉛化することによって
導電膜を形成し、前記樹脂膜の上に設けられた上層導体
配線と接続することを特徴とする配線基板の製造方法。4. A non-penetrating connection hole is formed at a predetermined position of a resin film by irradiating a high energy beam, and a conductive film is formed by graphitizing the bottom and side surfaces of the non-penetrating connection hole. A method of manufacturing a wiring board, wherein the wiring board is connected to an upper-layer conductor wiring provided on the resin film.
導体をエッチングによって導体回路を形成する工程 (2)前記(1)の工程で形成した積層板上に、銅箔付
き樹脂フィルムを積層接着する行程 (3)前記銅箔上にエッチングレジストを形成し、非貫
通接続穴を形成するためのパターンを含む導体回路パタ
ーンをパターニングした後、前記エッチングレジストに
覆われていない前記銅箔をエッチング除去する工程 (4)露出した樹脂上部の特定箇所に対して選択的にビ
ームを照射し、非貫通接続穴を形成すると同時に、非貫
通穴底部及び側面に導電膜を形成する工程 からなり、前記(1)〜(4)の各工程を繰り返すこと
を特徴とする多層配線基板の製造方法。5. A method for manufacturing a multilayer wiring board, comprising: (1) forming a conductor circuit by etching a conductor formed on a copper-clad laminate or an interlayer insulating film; (3) forming an etching resist on the copper foil and patterning a conductive circuit pattern including a pattern for forming a non-through connection hole on the laminate formed in the step; After that, a step of etching and removing the copper foil that is not covered with the etching resist (4) A beam is selectively irradiated to a specific portion of the exposed resin upper portion to form a non-through connection hole, Forming a conductive film on the bottom and side surfaces of the through-holes; and repeating the above steps (1) to (4).
接続された貫通穴が設けられた基板であり、前記樹脂フ
ィルムの積層接着が、前記貫通穴への樹脂充填と絶縁膜
形成とを一括して行うことを特徴とする請求項5記載の
多層配線基板の製造方法。6. The copper-clad laminate is a substrate provided with a through hole which is electrically connected to a predetermined place in advance, and the resin film is laminated and bonded by filling the through hole with a resin and forming an insulating film. 6. The method according to claim 5, wherein the steps (a) and (b) are performed collectively.
底部及び側面に導電膜を形成した後、前記多層配線基板
の上部に位置する下層導体配線に繋がる前記非貫通穴の
穴底から該導電膜上に配線導体となるめっき皮膜を形成
することを特徴とする請求項5記載の多層配線基板の製
造方法。7. A conductive film is formed on the bottom and side surfaces of the non-through hole provided in the multilayer wiring board, and then the conductive film is formed from the bottom of the non-through hole connected to the lower conductor wiring located on the upper part of the multilayer wiring board. 6. The method according to claim 5, wherein a plating film to be a wiring conductor is formed on the conductive film.
以下のベンゼン環を含有する組成物であることを特徴と
する請求項1記載の配線基板の製造方法。8. The resin according to claim 1, wherein said resin has a molecular weight of 70% to 90%.
The method for producing a wiring board according to claim 1, wherein the composition is a composition containing the following benzene ring.
回路を形成する方法を用いて製造されることを特徴とす
る配線基板。9. A wiring board manufactured by using the method for forming a conductor circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182310A JP2001358431A (en) | 2000-06-13 | 2000-06-13 | Wiring board manufacturing method and wiring board using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182310A JP2001358431A (en) | 2000-06-13 | 2000-06-13 | Wiring board manufacturing method and wiring board using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358431A true JP2001358431A (en) | 2001-12-26 |
Family
ID=18683098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182310A Pending JP2001358431A (en) | 2000-06-13 | 2000-06-13 | Wiring board manufacturing method and wiring board using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358431A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110430669A (en) * | 2019-08-13 | 2019-11-08 | 福建世卓电子科技有限公司 | Circuit board and production technology based on laser drill tungsten carbide/conductive substrate surfaces hole |
-
2000
- 2000-06-13 JP JP2000182310A patent/JP2001358431A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110430669A (en) * | 2019-08-13 | 2019-11-08 | 福建世卓电子科技有限公司 | Circuit board and production technology based on laser drill tungsten carbide/conductive substrate surfaces hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002080B2 (en) | Multilayer wiring board | |
| US7420130B2 (en) | Wiring board and method for fabricating the same | |
| CN101352109B (en) | Printed wiring board and method for manufacturing the same | |
| KR20070037671A (en) | Printed wiring boards, multilayer printed wiring boards and manufacturing method thereof | |
| CN1467831A (en) | Multilayer circuit board, manufacturing process of multilayer circuit board, board for multilayer circuit, and electronic device | |
| JP3596374B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2000216521A (en) | Wiring board manufacturing method and wiring board using the same | |
| JP2001358431A (en) | Wiring board manufacturing method and wiring board using the same | |
| JP3236812B2 (en) | Multilayer wiring board | |
| JP4802402B2 (en) | High-density multilayer build-up wiring board and manufacturing method thereof | |
| JP4429712B2 (en) | Manufacturing method of substrate precursor | |
| JP2000294933A (en) | Multilayer circuit board and method of manufacturing the same | |
| JP2001298258A (en) | Method of manufacturing printed wiring board, and multilayer printed wiring board using it | |
| JP4492071B2 (en) | Wiring board manufacturing method | |
| JPS6242598A (en) | Ceramic multilayer interconnection board and manufacture thereof | |
| JP2002252463A (en) | Build-up wiring board and its manufacturing method | |
| JPH10224041A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP2002271020A (en) | Printed wiring board, and built-up wiring board and its manufacturing method | |
| JP2004356232A (en) | Method for manufacturing multilayer printed wiring board | |
| JP2000036666A (en) | Multilayer printed wiring board and method for manufacturing the same | |
| JP2024067513A (en) | Wiring board and method for manufacturing the same | |
| JP2004356493A (en) | Method for manufacturing multilayer printed wiring board | |
| JP2001358436A (en) | Method for manufacturing printed wiring board and multilayered printed wiring board using the same | |
| JPH0575259A (en) | Manufacture of printed wiring board | |
| JP2001358434A (en) | Method for manufacturing printed wiring board and multilayered printed wiring board using the same |