JP2001358165A - Semiconductor element and liquid crystal display device on which the semiconductor element is mounted - Google Patents
Semiconductor element and liquid crystal display device on which the semiconductor element is mountedInfo
- Publication number
- JP2001358165A JP2001358165A JP2000181432A JP2000181432A JP2001358165A JP 2001358165 A JP2001358165 A JP 2001358165A JP 2000181432 A JP2000181432 A JP 2000181432A JP 2000181432 A JP2000181432 A JP 2000181432A JP 2001358165 A JP2001358165 A JP 2001358165A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bump
- semiconductor
- mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ペースト状材料等のスムーズな流れを確保す
るとともに、バンプのファインピッチ化を図る。
【解決手段】 半導体実装用の基板にペースト状材料若
しくはフィルム状の材料を介して実装されるバンプB1
を有する半導体素子ICにおいて、上記バンプB1は、
その断面が楕円形状の柱型であり、この幅狭となる部分
が半導体素子ICの外周方向に向かって配置されてい
る。
(57) [Summary] [PROBLEMS] To ensure a smooth flow of a paste-like material and the like, and to achieve a fine pitch of bumps. SOLUTION: A bump B1 mounted on a semiconductor mounting substrate via a paste-like material or a film-like material.
In the semiconductor device IC having
The cross section is an elliptical pillar shape, and the narrowed portion is arranged toward the outer peripheral direction of the semiconductor element IC.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ICチップやLS
Iチップなどの半導体素子及びその半導体素子が実装さ
れた液晶表示装置に関する。TECHNICAL FIELD The present invention relates to an IC chip and an LS
The present invention relates to a semiconductor device such as an I chip and a liquid crystal display device on which the semiconductor device is mounted.
【0002】[0002]
【従来の技術】ICチップやLSIチップなどの半導体
素子として、突起状の電極であるバンプを有するものが
半導体実装用の基板の小型化やモジュールの薄型化など
に有利なことから、各種コンピュータや液晶表示装置な
どの電子機器に多く用いられている。この突起状の電極
であるバンプは、その材質として、ハンダや、金(A
u)、銀(Ag)、銅(Cu)、鉛(Pd)、ニッケル
(Ni)などが利用され、フォトリソグラフィとメッキ
法による方法、或いは、フォトリソグラフィとメッキ法
によって形成したバンプ上にクリーム状ハンダを印刷し
て形成する方法、いわゆる転写バンプ法等の多くの方法
が従来から存在する。2. Description of the Related Art As a semiconductor element such as an IC chip or an LSI chip having a bump, which is a protruding electrode, is advantageous for miniaturization of a substrate for mounting semiconductors and thinning of a module. It is widely used in electronic devices such as liquid crystal display devices. The bump, which is a protruding electrode, is made of a material such as solder or gold (A).
u), silver (Ag), copper (Cu), lead (Pd), nickel (Ni) or the like is used, and a cream-like method is used on a bump formed by a photolithography and plating method or a bump formed by a photolithography and plating method. Many methods, such as a method of printing and forming solder, a so-called transfer bump method, have conventionally been used.
【0003】このようなバンプ付き半導体素子を基板に
フェースダウンで実装する方法としては、従来から様々
な方法が提案されている。代表的な方法は次の通りであ
る。まず第1に、バンプをハンダにより球形状や半球状
に形成して、いわゆるハンダバンプとし、リフローによ
りハンダバンプを溶融固化させて基板の電極に接続する
方法がある。なお、バンプを金により形成した金バンプ
とし、また基板の電極上にメッキ等によりハンダをプリ
コートし、上記方法と同様にリフローによりハンダ付け
し、好ましくは、半導体素子と基板の接合力を確保する
ために封止用の樹脂が封入される方法もある。Various methods have been proposed for mounting such a semiconductor device with bumps face down on a substrate. A typical method is as follows. First, there is a method of forming a so-called solder bump by forming a bump into a spherical shape or a hemispherical shape by solder, and melting and solidifying the solder bump by reflow to connect to a substrate electrode. Note that the bumps are gold bumps formed of gold, and solder is pre-coated on the electrodes of the substrate by plating or the like, and soldered by reflow in the same manner as the above method, preferably, the bonding strength between the semiconductor element and the substrate is secured. For this purpose, there is a method in which a sealing resin is sealed.
【0004】次に第2に、半導体素子を実装するに際し
て、基板上の装着領域の全体に亘ってペースト状材料若
しくはフィルム状の材料を供給し、その上から半導体素
子を装着機で位置決めをして、加熱及び加圧手段により
ペースト状材料等を硬化させる方法がある。ペースト状
材料若しくはフィルム状の材料としては、異方性導電膜
(Anisotropic Conductive Film:ACF)や熱圧着絶縁硬
化樹脂などがある。Second, when mounting a semiconductor element, a paste-like material or a film-like material is supplied over the entire mounting area on the substrate, and the semiconductor element is positioned by a mounting machine from above. Then, there is a method in which the paste-like material or the like is cured by heating and pressing means. Examples of the paste-like material or the film-like material include an anisotropic conductive film (ACF) and a thermocompression insulating resin.
【0005】次に第3に、半導体素子を実装するに際し
て、半導体素子のバンプ上にのみ異方性導電膜(Anisot
ropic Conductive Film:ACF)や導電性接着剤(導電性
ペースト)等の材料を転写し、これを加熱手段で硬化さ
せた後、半導体素子と基板の間にこれらの接合を確保す
るための封止用の樹脂を流し込み、これを硬化させる方
法がある。第2の方法と第3の方法のバンプとしては、
断面が四角形状の柱型(直方体)や正円形状の柱型(円
柱型)の金であることが通常であるが、この金バンプ先
端にハンダパンプが球形状や半球状に形成されて使用さ
れることもある(多層構造のバンプ)。Third, when mounting a semiconductor element, an anisotropic conductive film (Anisot conductive film) is formed only on the bumps of the semiconductor element.
After transferring materials such as ropic conductive film (ACF) and conductive adhesive (conductive paste) and curing them by heating means, encapsulation to secure the bonding between the semiconductor element and the substrate There is a method of pouring a resin for use and curing it. As the bumps of the second method and the third method,
It is usually a column-shaped (rectangular parallelepiped) or square-column-shaped (cylindrical) gold with a cross section, but a solder bump is formed at the tip of this gold bump in a spherical or hemispherical shape. Sometimes (bumps with multilayer structure).
【0006】[0006]
【発明が解決しようとする課題】ところで、近年の半導
体素子の高密度化と半導体実装用の基板の更なる小型化
に伴って、バンプ配列はピッチが狭くなる傾向にある
(バンプのファインピッチ化)。そして、図12及び図
13に示すように、バンプBの配列をいわゆる千鳥構成
の複数配列としたバンプBの更なるファインピッチ化が
進んでいる。With the recent increase in the density of semiconductor elements and the further miniaturization of substrates for mounting semiconductors, the pitch of the bump arrangement tends to be narrower (fine bump pitch). ). As shown in FIGS. 12 and 13, the bumps B are arranged in a plurality of so-called staggered arrangements, and the finer pitches of the bumps B are further reduced.
【0007】一方、液晶表示装置における半導体素子の
実装では、ガラス基板上の電極端子に直接半導体素子を
接続するCOG(chip on glass)実装がある。ガラス
基板の代わりにプラスチック製のフレキシブル基板が用
いられることもあるが(これをCOF(chip on flexib
le)、COP(chip on plastic)と呼ぶこともあ
る。)、これらCOG実装等は、液晶パネルの小型化・
薄型化が著しい液晶表示装置の分野において今後主流と
なるものと予想されている。COG実装では、異方性導
電膜と導電性接着剤が併存して使用され、上記形状の金
バンプBを有する半導体素子ICの実装が通常である。On the other hand, in mounting a semiconductor element in a liquid crystal display device, there is COG (chip on glass) mounting in which the semiconductor element is directly connected to an electrode terminal on a glass substrate. A plastic flexible substrate may be used instead of a glass substrate (this is called COF (chip on flexib).
le), COP (chip on plastic). ), These COG mountings, etc. are used to reduce the size of the liquid crystal panel.
It is expected that it will become the mainstream in the field of liquid crystal display devices that are remarkably thinned. In COG mounting, anisotropic conductive films and conductive adhesives are used together, and mounting of a semiconductor element IC having gold bumps B of the above-described shape is common.
【0008】しかしながら、半導体素子ICを半導体実
装用の基板に実装するに際して、異方性導電膜、導電性
接着剤や半導体素子と基板を封止する封止用樹脂等のペ
ースト状若しくはフィルム状の材料を介在させて実装す
るが、上記バンプBの形状により、ペースト状材料等が
半導体素子ICの外周方向(下流方向)にスムーズに広
がらない事態、すなわち、流動性を阻害する事態が生じ
る問題を有する。However, when the semiconductor element IC is mounted on a substrate for mounting a semiconductor, a paste or film of an anisotropic conductive film, a conductive adhesive or a sealing resin for sealing the semiconductor element and the substrate is used. Although mounting is performed with a material interposed, the problem that the paste-like material or the like does not spread smoothly in the outer peripheral direction (downstream direction) of the semiconductor element IC due to the shape of the bump B, that is, the problem that the flowability is impaired occurs. Have.
【0009】具体的には、図12に示すように、その断
面が四角形状の柱型(直方体)であるバンプBの半導体
素子ICの場合は、バンプBの周辺にペースト状若しく
はフィルム状材料及び異方性導電膜(ACF)の導電性
粒子が偏って行き渡ったり、空気が押し込められるよう
になって気泡Kができたりする場合がある。この気泡K
ができた状態で冷却すると、ペースト状材料と空気の熱
膨張係数の違いにより半導体素子や基板に亀裂を生じさ
せたり、特に異方性導電膜(ACF)を用いた場合は、
気泡Kの回りに導電性粒子が凝集し、水平方向にショー
トさせる等の問題を誘発したりする。また、バンプBが
正円形の柱型(円柱型)である場合は、図13に示すよ
うに、ペースト状材料等の広がりがバンプ列に平行とな
る方向に偏り、実装領域に均等に広がらない事態(流動
性を阻害する事態)を生じさせていた。これらの問題
は、特にバンプBのピッチが狭い場合や複数列で構成さ
れている場合は、その傾向が顕著でその問題は大きなも
のとなる。More specifically, as shown in FIG. 12, in the case of a semiconductor element IC having bumps B whose cross section is a rectangular column (rectangular parallelepiped), a paste-like or film-like material In some cases, the conductive particles of the anisotropic conductive film (ACF) may be unevenly distributed, or air may be pushed in to form bubbles K. This bubble K
When the cooling is performed in the state where the paste is formed, a crack is generated in the semiconductor element or the substrate due to a difference in thermal expansion coefficient between the paste-like material and the air, or particularly when an anisotropic conductive film (ACF) is used,
The conductive particles aggregate around the bubbles K, causing problems such as a short circuit in the horizontal direction. In the case where the bumps B are of a perfect circular pillar type (cylindrical type), as shown in FIG. 13, the spread of the paste-like material or the like is biased in a direction parallel to the bump rows and does not spread evenly over the mounting area. A situation (a situation that hinders liquidity) was occurring. These problems are remarkable especially when the pitch of the bumps B is narrow or when the bumps B are formed in a plurality of rows, and the problem becomes serious.
【0010】また、COG実装では、上記問題の他に、
半導体実装用の基板が液晶パネルの一方の基板と一体と
されているので、ペースト状材料等がスムーズに外周方
向に広がらないと、半導体素子を熱圧着する際の荷重ス
トレスとなるおそれを有し、直接液晶パネルの歩留まり
に影響することもあった。In COG mounting, in addition to the above problems,
Since the substrate for mounting the semiconductor is integrated with one substrate of the liquid crystal panel, if the paste-like material or the like does not spread smoothly in the outer peripheral direction, there is a possibility that a load stress is generated when the semiconductor element is thermocompression-bonded. However, this may directly affect the yield of the liquid crystal panel.
【0011】そして、バンプのファインピッチ化が要求
される今日、直方体や円柱型のものでは、接続信頼性に
優れるとともに製造プロセスにおいて製造し易いという
ような利点はあるものの、バンプのファインピッチ化に
は限界が生じていた。In today's demand for a finer bump pitch, a rectangular parallelepiped or cylindrical type has advantages such as excellent connection reliability and easy manufacturing in a manufacturing process. Had a limit.
【0012】そこで、本発明の目的は、半導体素子を半
導体実装用の基板に実装するに際して、気泡を発生させ
ないペースト状材料等のスムーズな流れの均一な広がり
を確保するとともに、バンプのファインピッチ化を図る
ことが可能な半導体素子及びその半導体素子が実装され
た液晶表示装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device mounted on a substrate for mounting a semiconductor device by ensuring a smooth and uniform spread of a flow of a paste material or the like that does not generate bubbles and at the same time reducing the fine pitch of bumps. An object of the present invention is to provide a semiconductor element capable of achieving the above and a liquid crystal display device on which the semiconductor element is mounted.
【0013】[0013]
【課題を解決するための手段】本発明の請求項1記載の
半導体素子は、半導体実装用の基板にペースト状若しく
はフィルム状の材料を介して実装されるバンプを有する
半導体素子において、上記バンプは、その断面が楕円形
状の柱型、又は、その断面が左右対称の幅狭の流線形を
有する柱型であり、これらの幅狭となる部分が半導体素
子の外周方向に向かって配置されていることを特徴とす
る。According to a first aspect of the present invention, there is provided a semiconductor device having a bump mounted on a substrate for mounting a semiconductor via a paste-like or film-like material. The cross-section is an elliptical columnar shape, or the cross-section is a symmetrical columnar shape having a narrow streamline, and these narrow portions are arranged toward the outer peripheral direction of the semiconductor element. It is characterized by the following.
【0014】本発明の請求項2記載の半導体素子は、半
導体実装用の基板にペースト状若しくはフィルム状の材
料を介して実装されるバンプを有する半導体素子におい
て、上記バンプは、その断面が細長い菱形形状の柱型、
又は、その断面が線対称かつその対称線の方向に細長い
多角形状で幅狭となる部分を有する柱型であり、これら
の幅狭となる部分が半導体素子の外周方向に向かって配
置されていることを特徴とする。According to a second aspect of the present invention, there is provided a semiconductor device having a bump mounted on a semiconductor mounting substrate via a paste-like or film-like material, wherein the bump has an elongated diamond-shaped cross section. Pillar shape,
Alternatively, the cross section is line-symmetrical and is a columnar shape having narrow portions in a polygonal shape elongated in the direction of the line of symmetry, and these narrow portions are arranged toward the outer peripheral direction of the semiconductor element. It is characterized by the following.
【0015】これら請求項1又は請求項2記載の発明に
よれば、半導体実装用の基板にペースト状材料等を介し
て半導体素子を実装する際に、ペースト状材料等が半導
体素子の外周方向に流れるように均一に広がるが、上記
形状と方向性を有するバンプは半導体素子の外周方向に
向かって幅狭となるために、ペースト状材料等が半導体
素子の外周方向にスムーズに流れるように均一に広が
り、ペースト状材料及び異方性導電膜(ACF)の導電
性粒子が偏ったり、ペースト状材料等の流動性が阻害さ
れることによる気泡が発生したりするようなことがなく
なる。また、幅狭となる部分が半導体素子の外周方向に
向かって配置されていることから、従来の断面が四角形
状の柱型(直方体)や正円形状の柱型(円柱状)のもの
と比較してバンプのファインピッチ化を図ることができ
る。なお、バンプの断面形状はいずれも線対称であるか
ら、従来フォトリソグラフィとメッキ法等によるバンプ
の製造プロセスにおいても容易に製造可能である。According to the first or second aspect of the present invention, when the semiconductor element is mounted on the semiconductor mounting board via the paste material or the like, the paste material or the like is directed in the outer peripheral direction of the semiconductor element. Although it spreads evenly as it flows, the bumps having the above shape and direction become narrower toward the outer peripheral direction of the semiconductor element, so that the paste-like material and the like flow uniformly in the outer peripheral direction of the semiconductor element. It does not spread, and the conductive particles of the paste-like material and the anisotropic conductive film (ACF) are not biased, and bubbles are not generated due to impaired fluidity of the paste-like material and the like. In addition, since the narrowed portion is arranged toward the outer peripheral direction of the semiconductor element, it is compared with a conventional columnar shape having a rectangular cross section (a rectangular parallelepiped) or a columnar shape having a perfect circular shape (a cylindrical shape). Thus, the fine pitch of the bumps can be achieved. In addition, since the cross-sectional shapes of the bumps are all line-symmetric, they can be easily manufactured in a conventional bump manufacturing process using photolithography and plating.
【0016】本発明の請求項3記載の半導体素子は、前
記バンプは、半導体素子の外周縁に沿って複数列で構成
されるとともに互いの列をずらして千鳥状に配列されて
いることを特徴とする。According to a third aspect of the present invention, in the semiconductor device, the bumps are formed in a plurality of rows along the outer peripheral edge of the semiconductor element and are arranged in a staggered manner with the rows offset from each other. And
【0017】この発明によれば、バンプが互いの列をず
らして千鳥状に複数配列されている場合でも、ペースト
状材料等が流れるように均一に広がることとなり、バン
プのファインピッチ化の要請に対応することとなる。According to the present invention, even when a plurality of bumps are arranged in a staggered manner with their rows shifted from each other, the paste-like material or the like spreads uniformly so as to flow, and the demand for fine pitch bumps has been met. Will respond.
【0018】本発明の請求項4記載の半導体素子が実装
された液晶表示装置は、前記ペースト状若しくはフィル
ム状の材料が導電性を有する接着剤であり、前記半導体
実装用の基板は、対向する基板間に液晶が狭持された液
晶パネルの一方の基板と一体とされた基板であることを
特徴とする。According to a fourth aspect of the present invention, in the liquid crystal display device having the semiconductor element mounted thereon, the paste-like or film-like material is an adhesive having conductivity, and the semiconductor mounting substrate is opposed to the substrate. The liquid crystal panel is a substrate integrated with one substrate of a liquid crystal panel in which liquid crystal is held between the substrates.
【0019】この発明によれば、ペースト状若しくはフ
ィルム状材料である異方性導電膜(ACF)が半導体素
子の外周方向にスムーズに流れるように均一に広がり、
異方性導電膜(ACF)の導電性粒子が偏ったり、異方
性導電膜(ACF)の流動性が阻害されることにより気
泡が発生したりするようなことがなくなる。また、液晶
パネルの一方の基板と一体とされた半導体実装用の基板
においても、半導体素子を熱圧着する際に基板に荷重ス
トレスがかかるおそれもなくなる。According to the present invention, the anisotropic conductive film (ACF), which is a paste-like or film-like material, spreads uniformly so as to flow smoothly in the outer peripheral direction of the semiconductor element.
It is possible to prevent the conductive particles of the anisotropic conductive film (ACF) from being unbalanced or from generating bubbles due to the obstruction of the fluidity of the anisotropic conductive film (ACF). Further, even in a semiconductor mounting substrate integrated with one substrate of the liquid crystal panel, there is no fear that a load stress is applied to the substrate when the semiconductor element is thermocompression-bonded.
【0020】[0020]
【発明の実施の形態】以下、本発明の実施の形態を、図
面を引用しながら説明する。なお、本発明のバンプを有
する半導体素子の実施の形態、バンプの製造プロセス、
バンプを有する半導体素子のCOG実装、一般の半導体
素子ICの実装、MCM実装の順に説明する。Embodiments of the present invention will be described below with reference to the drawings. In addition, the embodiment of the semiconductor device having a bump of the present invention, a bump manufacturing process,
The COG mounting of a semiconductor element having a bump, the mounting of a general semiconductor element IC, and the MCM mounting will be described in this order.
【0021】半導体素子ICには、複数のバンプB1が
形成されている。バンプB1は、金(Au)が使用さ
れ、図1に示すように、一方の側のバンプ配列は、半導
体素子ICの外周縁に沿って一列で構成され、他方側の
バンプ配列は、半導体素子ICの外周縁に沿って複数列
で構成されるとともに、互いの列をずらして千鳥状に配
列されている。各バンプB1の形状は、その断面が楕円
形状の柱型である(第1の実施の形態)。すなわち、半
導体素子ICの外周方向に向かって左右対称に幅狭とな
る柱型である。このようなバンプB1の例としては、上
記楕円形状と同様、その断面が線対称の幅狭の流線形R
1を有するものであれば、図2に示すように、水滴状の
ような柱型のバンプB2でも良い(第2の実施の形
態)。さらに、図5(a)(b)に示す応用例のよう
に、このようなバンプB1,B2は、その形状が相似形
の多層構造であっても良い。そして、何れも異方性導電
膜(ACF)等のペースト状若しくはフィルム状材料を
半導体素子ICの外周方向にスムーズに押し流すため
に、幅狭となる部分が半導体素子ICの外周方向に向か
って配置されている。A plurality of bumps B1 are formed on the semiconductor element IC. The bump B1 is made of gold (Au). As shown in FIG. 1, the bump arrangement on one side is formed in a line along the outer peripheral edge of the semiconductor element IC, and the bump arrangement on the other side is The ICs are formed in a plurality of rows along the outer peripheral edge of the ICs, and are arranged in a staggered manner with the rows shifted from each other. Each bump B1 has a columnar shape with an elliptical cross section (first embodiment). That is, it has a columnar shape that becomes narrower left and right symmetrically toward the outer peripheral direction of the semiconductor element IC. As an example of such a bump B1, similar to the above-mentioned elliptical shape, a narrow streamline R whose cross section is line-symmetric is provided.
As shown in FIG. 2, a columnar bump B2 such as a water drop may be used as long as the bump B2 has 1 (second embodiment). Further, as in the application examples shown in FIGS. 5A and 5B, such bumps B1 and B2 may have a multilayer structure similar in shape. In any case, a narrow portion is arranged toward the outer peripheral direction of the semiconductor element IC in order to smoothly push a paste-like or film-like material such as an anisotropic conductive film (ACF) in the outer peripheral direction of the semiconductor element IC. Have been.
【0022】また、バンプB3の形状は、図3に示すよ
うに、その断面が細長い菱形形状の柱型でも良い(第3
の実施の形態)。また、上記細長い菱形形状と同様、そ
の断面が線対称かつその対称線の方向に細長い多角形状
で幅狭となる部分R2を有する柱型であれば、図4に示
すように、細長い六角形状や、その他の細長い多角形状
であっても良い(第4の実施の形態)。さらに、図5
(b)(c)に示す応用例のように、このようなバンプ
B3,B4としては、その形状が相似形の多層構造であ
っても良い。Further, as shown in FIG. 3, the shape of the bump B3 may be a columnar shape having an elongated rhombic cross section as shown in FIG.
Embodiment). Further, as in the case of the above-described elongated rhombic shape, a columnar shape having a section R2 whose cross section is line-symmetrical and narrow in the direction of the line of symmetry and having a narrow polygonal shape, as shown in FIG. , Or other elongated polygonal shapes (fourth embodiment). Further, FIG.
(B) As in the application examples shown in (c), such bumps B3 and B4 may have a multilayer structure having similar shapes.
【0023】(バンプの形成プロセス)次に、上記各実
施の形態のバンプB1,B2,B3,B4の形成プロセ
スを説明する。一般的に、半導体ウェハにバンプを形成
する方法として、フォトリソグラフィとメッキ法による
方法、或いは、フォトリソグラフィとメッキ法によって
形成したバンプ上にクリーム状ハンダを印刷して形成す
る方法、いわゆる転写バンプ法等の多くの方法が知られ
ている。ここではフォトリソグラフィとメッキ法による
方法で金(Au)バンプを作製した例で説明する。(Bump Forming Process) Next, the forming process of the bumps B1, B2, B3, and B4 in each of the above embodiments will be described. Generally, as a method of forming bumps on a semiconductor wafer, a method using photolithography and plating, or a method of printing and forming creamy solder on bumps formed by photolithography and plating, a so-called transfer bump method And many other methods are known. Here, an example in which a gold (Au) bump is manufactured by a method using photolithography and a plating method will be described.
【0024】まず、Si3N6保護膜を有する半導体ウェ
ハ11の面に(図6(a))、バリヤメタル(Ti,P
d,Cr,Cu)を全面蒸着して(図6(b))、次
に、後工程で形成される開口部8にフィルムレジストの
フォト工程を行う(図6(c))。フィルムレジストの
開口部8は、バンプB1が楕円形状の柱型になるように
形成されている。上記開口部8は、上記各実施の形態の
バンプB1,B2,B3,B4の形状に合わせて形成す
る。なお、上記各実施の形態のバンプB1,B2,B
3,B4の形状はいずれも左右対称であるから、フォト
リソグラフィとメッキ法等によるバンプの製造プロセス
においても容易に製造可能である。First, a barrier metal (Ti, P) is formed on the surface of the semiconductor wafer 11 having the Si 3 N 6 protective film (FIG. 6A).
d, Cr, and Cu) are vapor-deposited on the entire surface (FIG. 6B), and then a film resist photo step is performed on the opening 8 formed in a later step (FIG. 6C). The opening 8 of the film resist is formed such that the bump B1 has an elliptical pillar shape. The opening 8 is formed according to the shape of the bumps B1, B2, B3, and B4 in each of the embodiments. The bumps B1, B2, B
Since the shapes of 3 and B4 are symmetrical in both directions, they can be easily manufactured in a bump manufacturing process by photolithography and plating.
【0025】その後、酸などによりフィルムレジストの
開口部8を洗浄し、図6(d)に示すように、上記開口
部8に金(Au)メッキを形成する。そして、上記開口
部8に金(Au)メッキを形成した後、フィルムレジス
トを除去し、バリヤメタル(Ti,Pd,Cr,Cu
等)をエッチングにより形成して、楕円形状の柱型のバ
ンプB1を形成する(図6(e))。Thereafter, the opening 8 of the film resist is washed with an acid or the like, and gold (Au) plating is formed in the opening 8 as shown in FIG. After gold (Au) plating is formed in the opening 8, the film resist is removed, and barrier metal (Ti, Pd, Cr, Cu) is removed.
) Is formed by etching to form an elliptical columnar bump B1 (FIG. 6E).
【0026】以上のように、本実施の形態における半導
体素子のバンプの形成方法は、フォトリソグラフィとメ
ッキ法による方法等の従来の一般的な形成方法で形成可
能であり、フィルムレジストの開口部8の形状のみが異
なる。As described above, the method for forming the bumps of the semiconductor element in the present embodiment can be formed by a conventional general forming method such as a method using photolithography and plating. Only the shape of.
【0027】(COG実装)上記各実施の形態における
半導体素子ICのCOG実装について説明する。まず、
液晶表示装置は、図7及び図8に示すように、液晶パネ
ルLCDの周縁部の実装領域25に半導体素子DrIC
が実装されている。液晶パネルLCDは、現在使用され
ている代表的なアクティブ素子であるTFTを用いた反
射型LCDである。なお、液晶パネルを駆動させる半導
体素子ICは、駆動用ドライバ(Driver IC、Driver LS
I)DrICと呼ばれる。(COG mounting) COG mounting of the semiconductor element IC in each of the above embodiments will be described. First,
As shown in FIGS. 7 and 8, the liquid crystal display device includes a semiconductor element DrIC in a mounting area 25 at a peripheral portion of a liquid crystal panel LCD.
Has been implemented. The liquid crystal panel LCD is a reflection type LCD using a TFT which is a typical active element currently used. The semiconductor element IC that drives the liquid crystal panel includes a driver IC (Driver IC, Driver LS).
I) Called DrIC.
【0028】液晶パネルLCDの第1の基板(一方の基
板:AM基板)1は、他方の基板13よりも大きく、こ
のため両基板1,13を重ね合わせると、AM基板1の
周辺に一部張り出した半導体素子DrICの実装領域2
5が形成されている。この第1の基板1の実装領域25
には、半導体実装用の配線パターン20が形成されてい
る。なお、AM基板1としてはガラス基板の他、合成樹
脂製のフレキシブル基板でも良い。The first substrate (one substrate: AM substrate) 1 of the liquid crystal panel LCD is larger than the other substrate 13. Mounting area 2 of overhanging semiconductor element DrIC
5 are formed. The mounting area 25 of the first substrate 1
Is formed with a wiring pattern 20 for semiconductor mounting. The AM substrate 1 may be a flexible substrate made of a synthetic resin other than a glass substrate.
【0029】本実施の形態の半導体素子は、図9に示す
ように、半導体素子DrICの実装領域25に、導電性
を有する接着剤26を介して実装されている。半導体素
子DrICの裏面側には、外周辺に沿って第1及び第2
の実施の形態のバンプB1,B2が対向して多数形成さ
れている。この半導体素子DrICの突起状の電極であ
るバンプB2は、金(Au)が使用され、バンプ配列
は、第1の実施の形態から第4の実施の形態(図1乃至
図5に示すもの)と同一である。As shown in FIG. 9, the semiconductor device of this embodiment is mounted on a mounting region 25 of the semiconductor device DrIC via an adhesive 26 having conductivity. On the back side of the semiconductor element DrIC, the first and second
A large number of bumps B1 and B2 of the present embodiment are formed facing each other. The bumps B2, which are the protruding electrodes of the semiconductor element DrIC, are made of gold (Au), and the bumps are arranged in the first to fourth embodiments (shown in FIGS. 1 to 5). Is the same as
【0030】配線パターン20の周辺(図中両側)に
は、半導体素子DrICに接続する電極21,22がパ
ターン形成されている。電極21(図中左)は、入力電
極であり、電極22(図中左)は、出力電極である。そ
して、導電性を有する接着剤26を介して、液晶パネル
LCDを駆動させる半導体素子DrICが実装されてい
る。Electrodes 21 and 22 connected to the semiconductor element DrIC are formed around the wiring pattern 20 (both sides in the figure). The electrode 21 (left in the figure) is an input electrode, and the electrode 22 (left in the figure) is an output electrode. Then, a semiconductor element DrIC for driving the liquid crystal panel LCD is mounted via an adhesive 26 having conductivity.
【0031】導電性を有する接着剤26は、異方性導電
膜(Anisotropic Conductive Film:ACF)26である
が、導電性接着剤(導電性ペースト)であっても良い。
異方性導電膜(Anisotropic Conductive Film:ACF)2
6は、絶縁性を有する接着剤中に導電性粒子26aが分
散され厚み方向(接続方向)に導電性を有し、面方向
(横方向)に絶縁性を有するもので、導電性粒子26a
と接着剤から構成される。その接続は基本的には加熱圧
着であり、導電性粒子26aが電気接続の機能を担当
し、接着剤が圧接状態を保持する機能を担当する。The conductive adhesive 26 is an anisotropic conductive film (ACF) 26, but may be a conductive adhesive (conductive paste).
Anisotropic Conductive Film (ACF) 2
Reference numeral 6 denotes a conductive particle 26a in which conductive particles 26a are dispersed in an adhesive having an insulating property and have conductivity in a thickness direction (connection direction) and have an insulating property in a plane direction (lateral direction).
And an adhesive. The connection is basically thermocompression bonding, in which the conductive particles 26a are in charge of the function of electrical connection, and the adhesive is in charge of the function of maintaining the pressed state.
【0032】異方性導電膜26は、導電性粒子26aの
表面に絶縁性薄膜樹脂をコートするもので、絶縁性薄膜
樹脂は、異方性導電膜26の保護シートとしての役割を
有するとともに、接続方向では圧着力で破壊され下層の
金属薄膜と電極が接触して導通し、横方向では破壊され
ず導電性粒子26a同士が接触しても絶縁性が保たれる
ようになっている。すなわち、異方性導電膜26は、液
晶パネルの貼り付ける前は両面テープのような構成で供
給され、液晶パネルに接着剤層側を貼り付けた後、セパ
レータを剥がし接着剤層を露出させ、その後、半導体素
子DrICを実装(加熱加圧)し、半導体素子DrIC
部の接着剤を硬化させ、本来の接着力を得る。絶縁性薄
膜樹脂としては、テフロン(登録商標)やPET(poly
-ethylene terephtalate resin)が使用されている。接
着剤としては、熱可塑性樹脂の他に信頼性の高い熱硬化
性樹脂も使用されている。なお、導電性粒子26aに
は、高分子球の表面に金属薄膜をメッキしたものもあ
る。The anisotropic conductive film 26 coats the surface of the conductive particles 26a with an insulating thin-film resin. The insulating thin-film resin has a role as a protective sheet for the anisotropic conductive film 26. In the connection direction, the electrode is broken by the crimping force and the lower metal thin film and the electrode are brought into contact with each other to conduct electricity. That is, the anisotropic conductive film 26 is supplied in a configuration such as a double-sided tape before the liquid crystal panel is attached, and after the adhesive layer side is attached to the liquid crystal panel, the separator is peeled off to expose the adhesive layer, Thereafter, the semiconductor element DrIC is mounted (heat-pressed), and the semiconductor element DrIC is mounted.
The adhesive in the part is cured to obtain the original adhesive strength. Teflon (registered trademark) or PET (poly
-ethylene terephtalate resin) is used. As the adhesive, a highly reliable thermosetting resin is used in addition to the thermoplastic resin. Some of the conductive particles 26a are obtained by plating a metal thin film on the surface of a polymer sphere.
【0033】配線パターン20は、半導体素子DrIC
(駆動ドライバ)への信号の供給や電源供給を行う配線
群(バス配線)であり、AM基板1(AM−LCD)で
は、素子工程で同時にパターン形成が可能なものであ
る。本実施の形態の配線パターン20は、アルミニウム
製材料をスパッタリングで膜厚0.1〜0.2μmに成
膜した後、フォトリソグラフィでパターンニングして形
成されている。入力電極21と出力電極22上は、異方
性導電膜26が0.2μm程度の厚みでしかも導電性粒
子26aの面積割合が多くなっているため、接着剤とし
て機能しておらず、導電膜として機能している。なお、
配線パターン20の端部のパッド部分を本実施の形態の
バンプB1,B2,B3,B4の形状と同一形状にして
も良い。The wiring pattern 20 is a semiconductor element DrIC
A group of wiring (bus wiring) for supplying a signal or power supply to the (drive driver). In the AM substrate 1 (AM-LCD), a pattern can be formed simultaneously in the element process. The wiring pattern 20 of the present embodiment is formed by forming a film made of an aluminum material to a thickness of 0.1 to 0.2 μm by sputtering and then patterning by photolithography. On the input electrode 21 and the output electrode 22, since the anisotropic conductive film 26 has a thickness of about 0.2 μm and the area ratio of the conductive particles 26a is large, it does not function as an adhesive. Functioning as In addition,
The pad portion at the end of the wiring pattern 20 may have the same shape as the shape of the bumps B1, B2, B3, B4 in the present embodiment.
【0034】したがって、半導体素子DrICを半導体
実装用の基板であるAM基板1に実装する場合には、図
9(a)に示すように、第1の基板(AM基板)1の実
装領域25の全域に亘って異方性導電膜26を供給す
る。Therefore, when the semiconductor element DrIC is mounted on the AM substrate 1 which is a substrate for mounting a semiconductor, as shown in FIG. 9A, the mounting area 25 of the first substrate (AM substrate) 1 is formed. The anisotropic conductive film 26 is supplied over the entire area.
【0035】次に、異方性導電膜26を供給した上に、
装着機で位置合わせし、金バンプB1(B2,B3,B
4を含む)の形成された半導体素子ICを熱圧着させて
実装する(図9(b))。この場合、従来は、 バンプ
B1(B2,B3,B4を含む)の周辺に異方性導電膜
(ACF)26の導電性粒子26aが偏って行き渡った
り、空気が押し込められるようになって気泡Kができた
りする場合があった(図12参照)。しかし、本実施の
形態では、半導体素子ICに形成された金バンプB1が
楕円形状の柱型等であるために、異方性導電膜(AC
F)26が半導体素子ICの外周方向にスムーズに流れ
るように広がり(図1、図2中の矢印参照)、従来のよ
うに異方性導電膜(ACF)26の流動性が阻害される
ことによる気泡Kの発生を生じさせることがない。した
がって、偏った異方性導電膜(ACF)の導電性粒子が
水平方向にショートしたり、ペースト状材料と空気の熱
膨張係数の違いにより半導体素子や基板に亀裂を生じさ
せたりするおそれもない。なお、第2の実施の形態にお
けるその断面が左右対称の幅狭の流線形R1を有する柱
型のバンプB2の場合は、その幅狭の流線形R1に沿っ
て更にスムーズな流れが確保される。また、COG実装
は、液晶パネルの小型化・薄型化の傾向から実装領域2
5が特に制限されるが、上記各実施の形態のバンプB
1,B2(B3,B4を含む)は、従来の直方体や正円
形状のバンプBよりもファインピッチ化を図ることがで
きる。Next, after supplying the anisotropic conductive film 26,
Align with the mounting machine and set the gold bump B1 (B2, B3, B
4) is mounted by thermocompression bonding (FIG. 9B). In this case, conventionally, the conductive particles 26a of the anisotropic conductive film (ACF) 26 are distributed around the bumps B1 (including B2, B3, and B4) unevenly, or the air is pushed into the air bubbles K1. In some cases (see FIG. 12). However, in the present embodiment, since the gold bump B1 formed on the semiconductor element IC has an elliptical columnar shape or the like, the anisotropic conductive film (AC
F) The 26 spreads so as to flow smoothly in the outer peripheral direction of the semiconductor element IC (see arrows in FIGS. 1 and 2), and the fluidity of the anisotropic conductive film (ACF) 26 is hindered as in the related art. Does not cause the generation of bubbles K. Therefore, there is no risk that the conductive particles of the biased anisotropic conductive film (ACF) are short-circuited in the horizontal direction, or that the semiconductor element or the substrate is cracked due to a difference in the thermal expansion coefficient between the paste material and air. . In the case of the column-shaped bump B2 having a narrow streamline R1 whose cross section is symmetrical in the second embodiment, a smoother flow is ensured along the narrow streamline R1. . In addition, the COG mounting has a mounting area 2 due to the tendency of the liquid crystal panel to be smaller and thinner.
5 is particularly limited, but the bump B
1 and B2 (including B3 and B4) can achieve a finer pitch than the conventional rectangular parallelepiped or regular circular bump B.
【0036】ところで、COG実装では、半導体実装用
の基板が液晶パネルの一方の基板と一体とされているA
M基板1であるために、半導体素子DrICを熱圧着す
る際に、ペースト状材料26等がスムーズに外周方向に
広がらないと、半導体素子DrICを熱圧着する際の荷
重ストレスとなるおそれを有し、直接液晶パネルの歩留
まりに影響することもあった。しかしながら、本実施の
形態のバンプB1,B2(B3,B4を含む)を有する
半導体素子DrICにより、異方性導電膜(ACF)2
6が半導体素子DrICの外周方向にスムーズに流れる
ことにより、荷重ストレスが軽減され、液晶パネルの歩
留まりに影響しない実装が行われる。In COG mounting, a semiconductor mounting substrate is integrated with one substrate of a liquid crystal panel.
Since the semiconductor device DrIC is thermocompression-bonded because the M substrate 1 is used, if the paste-like material 26 or the like does not spread smoothly in the outer peripheral direction, there is a possibility that a load stress occurs when the semiconductor device DrIC is thermocompression-bonded. However, this may directly affect the yield of the liquid crystal panel. However, the semiconductor element DrIC having the bumps B1 and B2 (including B3 and B4) according to the present embodiment allows the anisotropic conductive film (ACF) 2
6 smoothly flows in the outer peripheral direction of the semiconductor element DrIC, thereby reducing the load stress and performing mounting without affecting the yield of the liquid crystal panel.
【0037】(一般の半導体素子ICの実装)上記半導
体素子DrICの実装構造は、COG実装を例に説明し
たが、導電性を有する接着剤を使用した半導体素子の実
装方式であるTAB(tape automatedbonding)法や、
回路基板一般への半導体素子の実装方法にも適用可能で
ある。回路基板一般の回路基板としては、ガラス基板の
他、合成樹脂製のフレキシブル基板でも良い。(Mounting of General Semiconductor Device IC) The mounting structure of the semiconductor device DrIC has been described by taking COG mounting as an example. However, TAB (tape automated bonding) which is a mounting method of a semiconductor device using a conductive adhesive is used. ) Law,
The present invention is also applicable to a method for mounting a semiconductor element on a general circuit board. Circuit Board As a general circuit board, a flexible board made of synthetic resin may be used in addition to a glass board.
【0038】ただし、一般的な半導体素子ICの実装の
場合、異方性導電膜(ACF)26や導電性接着剤(導
電性ペースト)の他、半導体素子ICと基板31の接合
力を確保するために封止用の樹脂が封入される場合があ
る。以下では、第3及び第4の実施の形態におけるバン
プB3,B4を使用して、半導体素子ICのバンプB1
上にのみ異方性導電膜(ACF)や導電性接着剤(導電
性ペースト)等の材料等を供給し、これを加熱・加圧手
段で実装した後、半導体素子ICと基板31の間にこれ
らの接合を確保するための封止用の樹脂37を流し込
み、これを硬化させる方法について説明する。However, in the case of mounting a general semiconductor element IC, in addition to the anisotropic conductive film (ACF) 26 and a conductive adhesive (conductive paste), the bonding strength between the semiconductor element IC and the substrate 31 is ensured. Therefore, a sealing resin may be enclosed. Hereinafter, the bumps B3 and B4 of the third and fourth embodiments will be used to form the bumps B1 of the semiconductor element IC.
A material such as an anisotropic conductive film (ACF) or a conductive adhesive (conductive paste) is supplied only on the top, and the material is mounted by heating / pressing means. A method of pouring the sealing resin 37 for securing these joints and curing the resin will be described.
【0039】図10は、バンプ付き半導体素子ICの実
装工程図であって、バンプB3,B4の形成された半導
体素子ICを半導体実装用の基板31に実装する方法を
示している。符号34は半導体実装用の基板3上の配線
パターンを示している。FIG. 10 is a mounting process diagram of the semiconductor device IC with bumps, and shows a method of mounting the semiconductor device IC on which the bumps B3 and B4 are formed on the substrate 31 for mounting semiconductors. Reference numeral 34 indicates a wiring pattern on the semiconductor mounting substrate 3.
【0040】半導体素子ICを半導体実装用の基板31
に実装するに際しては、図10(a)に示すように、半
導体素子ICのバンプB3,B4上にのみ異方性導電膜
(Anisotropic Conductive Film:ACF)や導電性接着剤
(導電性ペースト)等のペースト状若しくはフィルム状
の材料36を転写し、装着機で位置合わせし、金バンプ
B3の形成された半導体素子ICを熱圧着により実装す
る(図10(b))。次に、半導体素子ICと基板31
の間にこれらの接合を確保するための封止用の樹脂37
を流し込み、これを硬化させる。The semiconductor element IC is mounted on a substrate 31 for mounting a semiconductor.
As shown in FIG. 10A, anisotropic conductive film (ACF), conductive adhesive (conductive paste), or the like is provided only on the bumps B3 and B4 of the semiconductor element IC when mounting on the semiconductor device IC. The paste-like or film-like material 36 is transferred, aligned by a mounting machine, and the semiconductor element IC on which the gold bumps B3 are formed is mounted by thermocompression bonding (FIG. 10B). Next, the semiconductor element IC and the substrate 31
Sealing resin 37 for securing these joints between
And allow it to cure.
【0041】この封止用の樹脂37を流し込むと、半導
体素子ICに形成された金バンプB3,B4がその断面
が細長い菱形形状の柱型であるために、従来の直方体の
バンプBのように封止用の樹脂37の流動性が阻害され
ることがない。したがって、従来のようにペースト状材
料の流動性が阻害されることによる気泡Kの発生を生じ
させることがない。なお、その断面が左右対称の細長い
多角形状で幅狭となる部分R2を有する第4の実施の形
態におけるバンプB4の場合は、上記第3の実施の形態
のものよりも更にスムーズな流れが確保される。When the sealing resin 37 is poured, the gold bumps B3 and B4 formed on the semiconductor element IC are columnar in the shape of an elongated rhombus in cross section. The fluidity of the sealing resin 37 is not hindered. Therefore, unlike the related art, the generation of bubbles K due to the obstruction of the flowability of the paste-like material does not occur. In the case of the bump B4 in the fourth embodiment having a narrow section R2 having a narrow and long polygonal shape with a symmetrical cross section, a smoother flow is ensured than in the third embodiment. Is done.
【0042】(MCM実装)次に、複数の半導体素子I
Cをモジュール化して実装するマルチチップモジュール
(以下、MCMという)に使用する実装について説明す
る。(MCM mounting) Next, a plurality of semiconductor elements I
A description will be given of an implementation used for a multi-chip module (hereinafter, referred to as MCM) in which C is modularized and implemented.
【0043】図11(a)(b)に示すように、複数の
半導体素子ICはモジュール基板41にそれぞれ実装さ
れる。この場合は、異方性導電膜(ACF)等の導電性
を有する接着剤26を介して実装されMCMが完成す
る。ここでは、上記金バンプB1と配線パターン45と
が導電性を有する接着剤26を介して接合される。すな
わち、本実施の形態のMCM実装に際しても、ペースト
状材料等が半導体素子ICの外周方向にスムーズに流れ
ることにより、気泡Kを発生させるようなことがない。
その後、MCMは、他の電子素子42と共にマザー基板
43に接合される。この場合は、バンプをハンダにより
形成して、いわゆるハンダバンプ44とし、リフローに
よりハンダバンプ44を溶融固化させて基板の電極に接
続する(従来の第1の方法に対応)。なお、マザー基板
43に接合する際に導電性を有する接着剤26を使用し
て接合しても良い。As shown in FIGS. 11A and 11B, a plurality of semiconductor element ICs are mounted on a module substrate 41, respectively. In this case, the MCM is completed via the conductive adhesive 26 such as an anisotropic conductive film (ACF). Here, the gold bump B1 and the wiring pattern 45 are joined via an adhesive 26 having conductivity. That is, also in the MCM mounting of the present embodiment, the bubbles K are not generated by the paste-like material or the like flowing smoothly in the outer peripheral direction of the semiconductor element IC.
Thereafter, the MCM is bonded to the motherboard 43 together with the other electronic elements 42. In this case, the bump is formed by solder to form a so-called solder bump 44, and the solder bump 44 is melted and solidified by reflow and connected to an electrode of the substrate (corresponding to the first conventional method). When bonding to the mother substrate 43, the bonding may be performed using an adhesive 26 having conductivity.
【0044】[0044]
【発明の効果】本発明に係る半導体素子は、バンプが半
導体素子の外周方向に向かって幅狭となる形状と方向性
を有するために、ペースト状材料等が半導体素子の外周
方向にスムーズに流れるように均一に広がることとな
る。したがって、気泡を発生させような事態を生じさせ
ることがなく、しかも、バンプのファインピッチ化を図
ることが可能となる。In the semiconductor device according to the present invention, since the bumps have a shape and directionality in which the width becomes narrower toward the outer peripheral direction of the semiconductor device, the paste material or the like flows smoothly in the outer peripheral direction of the semiconductor device. Will spread evenly. Therefore, it is possible to prevent a situation such as generation of bubbles from occurring, and to make the bumps finer in pitch.
【0045】本発明に係る半導体素子が実装された液晶
表示装置は、バンプが半導体素子の外周方向に向かって
幅狭となる形状を有するために、ペースト状材料等が半
導体素子の外周方向にスムーズに流れるように均一に広
がることとなる。したがって、COG実装においても、
気泡を発生させるような事態を生じさせることがなく、
しかも、液晶パネルの一方の基板にかかる荷重を軽減
し、接合信頼性の高い半導体素子が実装された液晶表示
装置を提供することが可能となる。また、小型化・薄型
化が要求されるCOG実装においてバンプのファインピ
ッチ化を図ることが可能となる。In the liquid crystal display device on which the semiconductor element according to the present invention is mounted, since the bump has a shape that becomes narrower in the outer peripheral direction of the semiconductor element, the paste-like material or the like is smooth in the outer peripheral direction of the semiconductor element. It will spread evenly as it flows. Therefore, in COG mounting,
Without causing the situation that generates bubbles,
Moreover, the load applied to one substrate of the liquid crystal panel can be reduced, and a liquid crystal display device on which a semiconductor element having high bonding reliability is mounted can be provided. In addition, it is possible to achieve a fine pitch of the bumps in the COG mounting that requires a reduction in size and thickness.
【0046】[0046]
【図1】本発明の第1の実施の形態の半導体素子を示す
図、(a)はその平面図、(b)はそのバンプを示す斜
視図FIG. 1 is a view showing a semiconductor device according to a first embodiment of the present invention, (a) is a plan view thereof, and (b) is a perspective view showing a bump thereof.
【図2】本発明の第2の実施の形態の半導体素子を示す
図、(a)はその平面図、(b)はそのバンプを示す斜
視図FIGS. 2A and 2B are views showing a semiconductor device according to a second embodiment of the present invention, FIG. 2A is a plan view thereof, and FIG.
【図3】本発明の第3の実施の形態の半導体素子を示す
図、(a)はその平面図、(b)はそのバンプを示す斜
視図FIGS. 3A and 3B are views showing a semiconductor device according to a third embodiment of the present invention, FIG. 3A is a plan view thereof, and FIG.
【図4】本発明の第4の実施の形態の半導体素子を示す
図、(a)はその平面図、(b)はそのバンプを示す斜
視図FIG. 4 is a view showing a semiconductor device according to a fourth embodiment of the present invention, (a) is a plan view thereof, and (b) is a perspective view showing a bump thereof.
【図5】上記各実施の形態の応用例のバンプを示す斜視
図FIG. 5 is a perspective view showing a bump of an application example of each of the above embodiments.
【図6】上記各実施の形態のバンプの形成プロセスを説
明する図FIG. 6 is a diagram illustrating a bump forming process according to each of the embodiments.
【図7】本発明の液晶表示装置の半導体素子の実装構造
を示す斜視図FIG. 7 is a perspective view showing a mounting structure of a semiconductor element of the liquid crystal display device of the present invention.
【図8】上記一実施の形態の液晶表示装置を示す断面図FIG. 8 is a sectional view showing the liquid crystal display device according to the embodiment.
【図9】COG実装の工程を示す断面図FIG. 9 is a sectional view showing a COG mounting process.
【図10】一般の半導体素子の実装工程を示す断面図FIG. 10 is a sectional view showing a mounting process of a general semiconductor element.
【図11】MCM実装の例を示す図、(a)はその平面
図、(b)はその断面図11A and 11B are diagrams showing an example of MCM mounting, FIG. 11A is a plan view thereof, and FIG. 11B is a sectional view thereof.
【図12】従来の半導体素子の例を示す図FIG. 12 is a diagram showing an example of a conventional semiconductor device.
【図13】従来の半導体素子の例を示す図FIG. 13 is a diagram showing an example of a conventional semiconductor device.
1,31,41,43 半導体実装用の基
板、 8 フィルムレジストの
開口部、 11 半導体ウェハ、 20,34 配線パターン、 25 実装領域、 26,36 導電性を有する接着
剤(ペースト状材料)、 26a 導電性粒子、 37 封止用の樹脂、 B,B1,B2,B3,B4 バンプ、 IC,DrIC 半導体素子、 R1 幅狭の流線形、 R2 細長い多角形状で幅
狭となる部分1, 31, 41, 43 Substrate for mounting semiconductor, 8 Opening of film resist, 11 Semiconductor wafer, 20, 34 Wiring pattern, 25 Mounting area, 26, 36 Adhesive (paste material) having conductivity, 26a Conductive particles, 37 Resin for sealing, B, B1, B2, B3, B4 Bump, IC, DrIC semiconductor element, R1 narrow streamline, R2 narrow polygonal part
Claims (4)
はフィルム状の材料を介して実装されるバンプを有する
半導体素子において、 上記バンプは、その断面が楕円形状の柱型、又は、その
断面が左右対称の幅狭の流線形を有する柱型であり、こ
れらの幅狭となる部分が半導体素子の外周方向に向かっ
て配置されていることを特徴とする半導体素子。1. A semiconductor device having a bump mounted on a semiconductor mounting substrate via a paste-like or film-like material, wherein the bump has a columnar shape with an elliptical cross section, or a cross section with a right and left cross section. A semiconductor device having a columnar shape having a symmetrical narrow streamline, wherein these narrow portions are arranged toward an outer peripheral direction of the semiconductor device.
はフィルム状の材料を介して実装されるバンプを有する
半導体素子において、 上記バンプは、その断面が細長い菱形形状の柱型、又
は、その断面が線対称かつその対称線の方向に細長い多
角形状で幅狭となる部分を有する柱型であり、これらの
幅狭となる部分が半導体素子の外周方向に向かって配置
されていることを特徴とする半導体素子。2. A semiconductor device having a bump mounted on a substrate for mounting a semiconductor via a paste-like or film-like material, wherein the bump has an elongated diamond-shaped column shape or a cross-sectional shape thereof. It is a columnar shape having line-symmetric and narrow portions in a polygonal shape elongated in the direction of the line of symmetry, and these narrow portions are arranged toward the outer peripheral direction of the semiconductor element. Semiconductor element.
って複数列で構成されるとともに互いの列をずらして千
鳥状に配列されていることを特徴とする請求項1又は請
求項2記載の半導体素子。3. The bump according to claim 1, wherein the plurality of bumps are formed in a plurality of rows along an outer peripheral edge of the semiconductor element, and are arranged in a staggered manner with the rows shifted from each other. Semiconductor element.
料が導電性を有する接着剤であり、 前記半導体実装用の基板は、対向する基板間に液晶が狭
持された液晶パネルの一方の基板と一体とされた基板で
あることを特徴とする請求項1乃至請求項3記載の半導
体素子が実装された液晶表示装置。4. The paste-like or film-like material is a conductive adhesive, and the semiconductor mounting substrate is integrated with one substrate of a liquid crystal panel in which liquid crystal is sandwiched between opposing substrates. 4. A liquid crystal display device on which the semiconductor element according to claim 1 is mounted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181432A JP2001358165A (en) | 2000-06-16 | 2000-06-16 | Semiconductor element and liquid crystal display device on which the semiconductor element is mounted |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181432A JP2001358165A (en) | 2000-06-16 | 2000-06-16 | Semiconductor element and liquid crystal display device on which the semiconductor element is mounted |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358165A true JP2001358165A (en) | 2001-12-26 |
Family
ID=18682367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000181432A Pending JP2001358165A (en) | 2000-06-16 | 2000-06-16 | Semiconductor element and liquid crystal display device on which the semiconductor element is mounted |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358165A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004252466A (en) * | 2003-02-20 | 2004-09-09 | Samsung Electronics Co Ltd | Driving IC and display device having the same |
| US6809406B2 (en) | 2002-09-30 | 2004-10-26 | Oki Electric Industry Co., Ltd. | COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device |
| US6940167B2 (en) * | 2002-01-09 | 2005-09-06 | Texas Instruments Incorporated | Variable cross-section plated mushroom with stud for bumping |
| JP2006154726A (en) * | 2004-11-26 | 2006-06-15 | Gunko Kagi (Shenzhen) Yugenkoshi | Flexible circuit board and liquid crystal display device using the same |
| JP2007150370A (en) * | 2007-03-15 | 2007-06-14 | Seiko Epson Corp | Semiconductor module, electronic device, electronic apparatus, and method for manufacturing semiconductor module |
| US7429704B2 (en) | 2005-01-14 | 2008-09-30 | Seiko Epson Corporation | Electronic component, electro-optical device, and electronic apparatus |
| JP2012199314A (en) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | Semiconductor device, printing apparatus, and manufacturing method |
| US20170199414A1 (en) * | 2015-09-06 | 2017-07-13 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Driver chip structure and liquid crystal display device |
| US9864242B2 (en) | 2015-04-14 | 2018-01-09 | Samsung Display Co., Ltd. | Display device |
| CN107784952A (en) * | 2017-11-17 | 2018-03-09 | 京东方科技集团股份有限公司 | A kind of display panel and preparation method thereof, display device |
| US10163838B2 (en) | 2016-10-14 | 2018-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
| JPWO2021193338A1 (en) * | 2020-03-26 | 2021-09-30 |
-
2000
- 2000-06-16 JP JP2000181432A patent/JP2001358165A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940167B2 (en) * | 2002-01-09 | 2005-09-06 | Texas Instruments Incorporated | Variable cross-section plated mushroom with stud for bumping |
| US6809406B2 (en) | 2002-09-30 | 2004-10-26 | Oki Electric Industry Co., Ltd. | COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device |
| JP2011100126A (en) * | 2003-02-20 | 2011-05-19 | Samsung Electronics Co Ltd | Driving ic and display device having the same |
| JP2004252466A (en) * | 2003-02-20 | 2004-09-09 | Samsung Electronics Co Ltd | Driving IC and display device having the same |
| JP2006154726A (en) * | 2004-11-26 | 2006-06-15 | Gunko Kagi (Shenzhen) Yugenkoshi | Flexible circuit board and liquid crystal display device using the same |
| US7429704B2 (en) | 2005-01-14 | 2008-09-30 | Seiko Epson Corporation | Electronic component, electro-optical device, and electronic apparatus |
| JP2007150370A (en) * | 2007-03-15 | 2007-06-14 | Seiko Epson Corp | Semiconductor module, electronic device, electronic apparatus, and method for manufacturing semiconductor module |
| JP2012199314A (en) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | Semiconductor device, printing apparatus, and manufacturing method |
| US9864242B2 (en) | 2015-04-14 | 2018-01-09 | Samsung Display Co., Ltd. | Display device |
| US20170199414A1 (en) * | 2015-09-06 | 2017-07-13 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Driver chip structure and liquid crystal display device |
| US10048550B2 (en) * | 2015-09-06 | 2018-08-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Driver chip structure and liquid crystal display device |
| US10163838B2 (en) | 2016-10-14 | 2018-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN107784952A (en) * | 2017-11-17 | 2018-03-09 | 京东方科技集团股份有限公司 | A kind of display panel and preparation method thereof, display device |
| US11335703B2 (en) * | 2017-11-17 | 2022-05-17 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel, method for manufacturing the same, and display device |
| JPWO2021193338A1 (en) * | 2020-03-26 | 2021-09-30 | ||
| JP7721503B2 (en) | 2020-03-26 | 2025-08-12 | ローム株式会社 | Semiconductor Devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| US5180888A (en) | Conductive bonding agent and a conductive connecting method | |
| CN101060205B (en) | Flat display panel and connection structure | |
| CN100511661C (en) | Microelectronic element with elastic conductive projection and method of manufacture | |
| JP2004343030A (en) | Printed circuit board, method of manufacturing the same, and circuit module provided with the printed circuit board | |
| CN101136388A (en) | Chip film package and display panel assembly having the chip film package | |
| JP2002329747A (en) | Semiconductor device mounting structure, mounting method thereof, and liquid crystal display panel | |
| CN114501774B (en) | Flexible printed circuit board, COF module, and electronic device including the same | |
| JP2817704B2 (en) | Tape carrier package and connection method | |
| JP2001358165A (en) | Semiconductor element and liquid crystal display device on which the semiconductor element is mounted | |
| JP4651367B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP3904058B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| CN100416343C (en) | Structure for increasing reliability of metal connection | |
| JP2004212587A (en) | Liquid crystal display panel and method of mounting flexible substrate used for this liquid crystal display panel | |
| JPWO2000026959A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic device | |
| JP4029255B2 (en) | Adhesive member | |
| JPH10233401A (en) | Semiconductor device | |
| JP2004134653A (en) | Substrate connection structure and method of manufacturing electronic component having the substrate connection structure | |
| JP2002246404A (en) | Semiconductor device with bump | |
| JPH10144727A (en) | Semiconductor element mounting method and electronic device mounting semiconductor element | |
| JP2000307055A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JPWO2000049652A1 (en) | Adhesive member, semiconductor device and manufacturing method thereof, circuit board, and electronic device | |
| JP2511909B2 (en) | Method for micro-forming electrical connection material | |
| JP2002217239A (en) | Anisotropic conductive film | |
| JP2004214373A (en) | Bumped semiconductor device and mounting method thereof |