JP2001358050A - Exposure substrate manufacturing method and electro-optical device manufacturing method, and exposure substrate and electro-optical device - Google Patents
Exposure substrate manufacturing method and electro-optical device manufacturing method, and exposure substrate and electro-optical deviceInfo
- Publication number
- JP2001358050A JP2001358050A JP2000176963A JP2000176963A JP2001358050A JP 2001358050 A JP2001358050 A JP 2001358050A JP 2000176963 A JP2000176963 A JP 2000176963A JP 2000176963 A JP2000176963 A JP 2000176963A JP 2001358050 A JP2001358050 A JP 2001358050A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- exposure
- pattern
- length
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 254
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000011156 evaluation Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 52
- 230000003287 optical effect Effects 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 description 105
- 239000011229 interlayer Substances 0.000 description 36
- 239000010410 layer Substances 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 21
- 230000002950 deficient Effects 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000004091 panning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 投影光学系を用いた投影露光工程を経て露光
基板及び電気光学装置を製造する場合に、露光工程時に
おけるディストーションの発生の有無の観察を容易とす
る露光基板の製造方法及び電気光学装置の製造方法、並
びに露光基板及び電気光学装置を提供する。
【解決手段】 電気光学装置を構成するTFTアレイ基
板10の四隅には、投影光学系を用いた投影露光工程を
経て形成された露光評価パターンとしてのホールパター
ン400が配置される。この四隅に配置される各ホール
パターン400の形状を観察することにより、露光工程
時におけるディストーションの発生の有無の観察を行
う。
(57) [Problem] To manufacture an exposure substrate and an electro-optical device through a projection exposure process using a projection optical system, an exposure substrate for facilitating observation of the occurrence of distortion during the exposure process. Provided are a manufacturing method, a method of manufacturing an electro-optical device, an exposure substrate, and an electro-optical device. SOLUTION: At four corners of a TFT array substrate 10 constituting an electro-optical device, hole patterns 400 as exposure evaluation patterns formed through a projection exposure step using a projection optical system are arranged. By observing the shape of each hole pattern 400 arranged at the four corners, it is observed whether or not distortion has occurred during the exposure step.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、露光基板の製造方
法及び電気光学装置の製造方法、並びに露光基板及び電
気光学装置の技術分野に属する。特に、投影光学系並び
にミラーを用いた投影露光工程のように、フォトマスク
を透過した透過光を投影光学系を用いて被露光基板上に
結像させる工程を経て製造される露光基板の製造方法及
び電気光学装置の製造方法、並びに露光基板及び電気光
学装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical fields of a method for manufacturing an exposure substrate and a method for manufacturing an electro-optical device, and an exposure substrate and an electro-optical device. In particular, a method of manufacturing an exposure substrate manufactured through a process of imaging transmitted light transmitted through a photomask on a substrate to be exposed using a projection optical system, such as a projection exposure process using a projection optical system and a mirror The present invention relates to a method of manufacturing an electro-optical device, an exposure substrate, and an electro-optical device.
【0002】[0002]
【従来の技術】例えば電気光学装置としての液晶装置
は、対向配置されたTFT(Thin FilmTransistor)ア
レイ基板と対向基板との間隙に液晶層が保持されて構成
されている。TFTアレイ基板は、石英基板などの基板
上に、半導体層が配置され、この半導体層を覆ってゲー
ト絶縁膜が配置され、ゲート絶縁膜上に複数の走査線が
配置される。走査線の一部は半導体層のチャネル領域に
対応して配置され、スイッチング素子としてのTFTの
ゲート電極として機能する。更に走査線を覆ってゲート
絶縁膜上には第1層間絶縁膜が配置され、第1層間絶縁
膜上に走査線と交差して複数のデータ線が配置される。
データ線は、ゲート絶縁膜及び第1層間絶縁膜に形成さ
れたコンタクトホールを介して半導体層のソース領域と
電気的に接続されている。更に、データ線を覆って第1
層間絶縁膜上には第2層間絶縁膜が配置され、第2層間
絶縁膜上には、走査線及びデータ線の交差部毎に画素電
極が配置されている。画素電極はゲート絶縁膜、第1層
間絶縁膜及び第2層間絶縁膜に形成されたコンタクトホ
ールを介して半導体層のドレイン領域と電気的に接続さ
れている。2. Description of the Related Art For example, a liquid crystal device as an electro-optical device has a structure in which a liquid crystal layer is held in a gap between a TFT (Thin Film Transistor) array substrate and a counter substrate which are arranged to face each other. In a TFT array substrate, a semiconductor layer is disposed on a substrate such as a quartz substrate, a gate insulating film is disposed so as to cover the semiconductor layer, and a plurality of scanning lines are disposed on the gate insulating film. Part of the scanning line is arranged corresponding to the channel region of the semiconductor layer, and functions as a gate electrode of a TFT as a switching element. Further, a first interlayer insulating film is arranged on the gate insulating film so as to cover the scanning lines, and a plurality of data lines are arranged on the first interlayer insulating film so as to intersect with the scanning lines.
The data line is electrically connected to a source region of the semiconductor layer via a contact hole formed in the gate insulating film and the first interlayer insulating film. In addition, the first
A second interlayer insulating film is disposed on the interlayer insulating film, and a pixel electrode is disposed on the second interlayer insulating film at each intersection of a scanning line and a data line. The pixel electrode is electrically connected to the drain region of the semiconductor layer via contact holes formed in the gate insulating film, the first interlayer insulating film, and the second interlayer insulating film.
【0003】この露光基板としてのTFTアレイ基板の
製造工程においては、フォトリソグラフィ工程が複数回
行われ、フォトリソグラフィ工程により配線、電極、ス
イッチング素子の各素子及びコンタクトホールなどが形
成される。このフォトリソグラフィ工程は、通常、次の
ように行われ、以下に絶縁膜にコンタクトホールを形成
する場合を例に挙げて説明する。In the process of manufacturing a TFT array substrate as an exposure substrate, a photolithography process is performed a plurality of times, and wiring, electrodes, switching elements, contact holes, and the like are formed by the photolithography process. This photolithography process is generally performed as follows, and a case where a contact hole is formed in an insulating film will be described below as an example.
【0004】まず、基板上に絶縁膜を形成し、この絶縁
膜上にレジスト膜を形成する。次に、コンタクトホール
のパターンが描かれたフォトマスクを介してレジスト膜
を露光する。この露光工程により、レジスト膜はフォト
マスクのパターンの像に対応して感光され、現像工程を
経てレジストパターンが形成される。その後、このレジ
ストパターンをマスクとして絶縁膜をエッチングするこ
とにより、絶縁膜にコンタクトホールが形成される。First, an insulating film is formed on a substrate, and a resist film is formed on the insulating film. Next, the resist film is exposed through a photomask on which a contact hole pattern is drawn. By this exposure step, the resist film is exposed to light corresponding to the image of the pattern of the photomask, and a resist pattern is formed through a development step. Thereafter, the insulating film is etched using the resist pattern as a mask, thereby forming a contact hole in the insulating film.
【0005】上述の露光工程に用いられる露光装置31
0は、図6(a)に示すように、光源301を有する照
明光学系と、フォトマスク302を照明光学系により照
明し、その透過光を結像投影光学系305により被露光
基板304上に結像させる投影光学系303とから構成
される。図6(b)に示すように、フォトマスク302
を透過した透過光は、結像投影光学系305を介して被
露光基板上に結像されて像306が形成され、正常な場
合、図6(b)に示すように、フォトマスク302に描
かれているパターンと相似形の像306が被露光基板上
に形成される。しかしながら、レンズを用いた投影露光
装置を用いる場合、結像投影光学系305の微妙な歪み
や露光装置自体の癖などにより、像306の形状に歪み
が生じる場合がある。このような像面傾斜や像面湾曲と
いった像面歪曲(ディストーション)が生じると、被露
光基板上に形成されるレジストパターンを、基板面内に
おいて均一に所望の形状に形成することができない。こ
の結果、このようなレジストパターンをマスクとしてエ
ッチング工程を経てコンタクトホールを形成する場合、
コンタクトホールの大きさが基板面内でばらつくことと
なり、場合によってはコンタクトホールが開かない場合
が生じる。そのため、不良画素が生じたり、基板面内に
おけるスイッチング素子特性のばらつきが生じてしまう
という問題が生じる。更に、このような露光基板をTF
Tアレイ基板として電気光学装置に用いた場合、表示面
内における表示ばらつきが生じ、表示特性が劣ってしま
うという問題が生じる。An exposure apparatus 31 used in the above-described exposure process
6A, the illumination optical system having the light source 301 and the photomask 302 are illuminated by the illumination optical system as shown in FIG. 6A, and the transmitted light is projected onto the substrate 304 by the image projection optical system 305. And a projection optical system 303 for forming an image. As shown in FIG. 6B, the photomask 302
Is transmitted through the image projection optical system 305 to form an image on the substrate to be exposed to form an image 306. In a normal case, the image is drawn on the photomask 302 as shown in FIG. An image 306 similar in shape to the pattern being formed is formed on the substrate to be exposed. However, when a projection exposure apparatus using a lens is used, the shape of the image 306 may be distorted due to subtle distortion of the imaging projection optical system 305 or habit of the exposure apparatus itself. When such image plane distortion (distortion) such as image plane inclination and image plane curvature occurs, the resist pattern formed on the substrate to be exposed cannot be uniformly formed in a desired shape in the substrate surface. As a result, when a contact hole is formed through an etching process using such a resist pattern as a mask,
The size of the contact hole varies in the plane of the substrate, and in some cases, the contact hole may not be opened. Therefore, there arises a problem that a defective pixel is generated and a variation in switching element characteristics in a substrate surface is generated. Furthermore, such an exposed substrate is
When used in an electro-optical device as a T-array substrate, there is a problem in that display variations occur in the display surface and display characteristics deteriorate.
【0006】また、TFTアレイ基板の製造工程におい
て、図7に示すように、1枚の被露光基板304から複
数のTFTアレイ基板304aを一括して製造する多面
取りを採用する場合、上述のようなディストーションの
発生により、各TFTアレイ基板304a間における表
示特性のばらつきが生じ、常に安定した製品特性を有す
るTFTアレイ基板を得ることが困難となるという問題
が生じる。In the manufacturing process of the TFT array substrate, as shown in FIG. 7, when a plurality of TFT array substrates 304a are collectively manufactured from a single substrate to be exposed 304, as described above, the above-described method is employed. Due to the occurrence of such a distortion, the display characteristics vary among the TFT array substrates 304a, which causes a problem that it is difficult to always obtain a TFT array substrate having stable product characteristics.
【0007】[0007]
【発明が解決しようとする課題】本発明は、上述の問題
に鑑みてなされたものであり、露光工程におけるディス
トーションの発見を容易にすることにより、基板面内に
おける素子特性のばらつきがなく、常に製品特性が安定
した露光基板の製造方法及び露光基板、表示面内におけ
る表示ばらつきがなく、常に製品特性が安定した電気光
学装置の製造方法及び電気光学装置を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and makes it easy to find distortion in an exposure process. It is an object of the present invention to provide a method for manufacturing an exposure substrate having stable product characteristics, an exposure substrate, and a method for manufacturing an electro-optical device having stable display characteristics without any display variation within a display surface.
【0008】[0008]
【課題を解決するための手段】このような課題を解決す
るため、本発明は以下のような構成を採用している。In order to solve such a problem, the present invention employs the following configuration.
【0009】本発明の露光基板の製造方法は、(a)基
板上に感光性の膜を形成する工程と、(b)前記基板の
外周部に対応した位置にパターンを有するフォトマスク
を介して、前記膜を投影光学系を用いて投影露光する露
光工程と、(c)前記露光された膜を現像処理すること
により、前記基板の外周部に露光評価パターンを形成す
る工程とを具備することを特徴とする。The method of manufacturing an exposure substrate according to the present invention comprises the steps of (a) forming a photosensitive film on a substrate and (b) using a photomask having a pattern at a position corresponding to the outer peripheral portion of the substrate. An exposure step of projecting and exposing the film using a projection optical system; and (c) forming an exposure evaluation pattern on an outer peripheral portion of the substrate by developing the exposed film. It is characterized by.
【0010】本発明のこのような構成によれば、基板の
外周部に露光評価パターンが形成されるので、高精度に
露光工程時のディストーションの発生の有無の確認をす
ることができるという効果を有する。すなわち、投影光
学系を用いた投影露光装置を用いる場合、露光基板の中
央部付近にフォーカスがあうように露光装置の投影光学
系が調整される。このため、ディストーションが発生し
た場合、露光基板の中央部に形成されるパターンと比較
して、基板外周部に形成されるパターンの方が、ディス
トーションの発生によるパターン形状の異常が顕著に表
れる。従って、基板外周部に露光評価パターンが形成さ
れることにより、高精度に露光工程時のディストーショ
ンの発生を発見することができる。ここで、評価の方法
としては、ディストーションがない場合の露光評価パタ
ーンの形状を予め把握しておくことにより、この正常な
場合の露光評価パターンの形状と、形成された露光評価
パターンの形状を比較することにより、ディストーショ
ンの発生の有無を判断すれば良い。According to such a configuration of the present invention, since the exposure evaluation pattern is formed on the outer peripheral portion of the substrate, it is possible to confirm with high accuracy whether or not distortion has occurred during the exposure step. Have. That is, when a projection exposure apparatus using a projection optical system is used, the projection optical system of the exposure apparatus is adjusted so that the focus is located near the center of the exposure substrate. For this reason, when the distortion occurs, the pattern formed on the outer peripheral portion of the substrate shows more abnormal pattern shape due to the distortion than the pattern formed on the central portion of the exposed substrate. Therefore, by forming the exposure evaluation pattern on the outer peripheral portion of the substrate, it is possible to detect the occurrence of distortion during the exposure step with high accuracy. Here, as an evaluation method, the shape of the exposure evaluation pattern in the normal case is compared with the shape of the formed exposure evaluation pattern by previously grasping the shape of the exposure evaluation pattern when there is no distortion. By doing so, it is sufficient to determine whether or not distortion has occurred.
【0011】本発明の他の露光基板の製造方法は、
(a)基板上に膜を形成する工程と、(b)前記膜上に
レジスト膜を形成する工程と、(c)前記基板の外周部
に対応した位置にパターンを有するフォトマスクを介し
て、前記レジスト膜を投影光学系を用いて投影露光する
露光工程と、(d)前記露光されたレジスト膜を現像処
理することによりレジストパターンを形成する工程と、
(e)前記レジストパターンをマスクとして前記膜をエ
ッチングし、前記基板の外周部に露光評価パターンを形
成する工程とを具備することを特徴とする。Another method of manufacturing an exposure substrate according to the present invention comprises:
(A) a step of forming a film on the substrate, (b) a step of forming a resist film on the film, and (c) a photomask having a pattern at a position corresponding to an outer peripheral portion of the substrate. An exposure step of projecting and exposing the resist film using a projection optical system, and (d) forming a resist pattern by developing the exposed resist film;
(E) etching the film using the resist pattern as a mask to form an exposure evaluation pattern on the outer periphery of the substrate.
【0012】本発明のこのような構成によれば、基板の
外周部に露光評価パターンが形成されるので、高精度に
露光工程時のディストーションの発生の有無の確認をす
ることができるという効果を有する。すなわち、投影光
学系を用いた投影露光装置を用いる場合、露光基板の中
央部付近にフォーカスがあうように露光装置の投影光学
系が調整される。このため、ディストーションが発生し
た場合、露光基板の中央部に形成されるパターンと比較
して、基板外周部に形成されるパターンの方が、ディス
トーションによるパターン形状の異常が顕著に表れる。
従って、基板外周部に露光評価パターンが形成されるこ
とにより、高精度に露光工程時のディストーションの発
生を発見することができる。ここで、評価の方法として
は、ディストーションがない場合の露光評価パターンの
形状を予め把握しておくことにより、この正常な場合の
露光評価パターンの形状と、形成された露光評価パター
ンの形状を比較することにより、ディストーションの発
生の有無を判断すれば良い。According to such a configuration of the present invention, since the exposure evaluation pattern is formed on the outer peripheral portion of the substrate, it is possible to confirm with high accuracy whether or not distortion has occurred during the exposure step. Have. That is, when a projection exposure apparatus using a projection optical system is used, the projection optical system of the exposure apparatus is adjusted so that the focus is located near the center of the exposure substrate. For this reason, when the distortion occurs, the pattern formed on the outer peripheral portion of the substrate has a remarkable abnormality in the pattern shape due to the distortion as compared with the pattern formed on the central portion of the exposed substrate.
Therefore, by forming the exposure evaluation pattern on the outer peripheral portion of the substrate, it is possible to detect the occurrence of distortion during the exposure step with high accuracy. Here, as an evaluation method, the shape of the exposure evaluation pattern in the normal case is compared with the shape of the formed exposure evaluation pattern by previously grasping the shape of the exposure evaluation pattern when there is no distortion. By doing so, it is sufficient to determine whether or not distortion has occurred.
【0013】また、前記露光評価パターンは複数あるこ
とを特徴とする。このような構成によれば、基板面内に
対して広範囲にディストーションの発生の有無を確認す
ることができ、更に高精度な露光評価が可能となる。Further, the present invention is characterized in that there are a plurality of the exposure evaluation patterns. According to such a configuration, it is possible to confirm the presence or absence of distortion over a wide area within the substrate surface, and it is possible to perform more accurate exposure evaluation.
【0014】また、前記基板は矩形状を有し、前記フォ
トマスクは、前記基板の四隅に対応した位置に同一の形
状の前記パターンを有し、前記露光評価パターンは、前
記基板の四隅にそれぞれ形成されることを特徴とする。
このような構成によれば、基板が矩形状である場合に
は、基板の四隅がもっとも露光工程時のディストーショ
ンによるパターン形状の異常が顕著に表れるため、基板
の四隅に露光評価パターンを形成することにより高精度
な露光評価が可能となる。また、四隅にそれぞれ形成さ
れた露光評価パターンの形状の違いを比較することによ
り、基板全面におけるディストーションの傾向を把握す
ることができる。Further, the substrate has a rectangular shape, the photomask has the same pattern at positions corresponding to the four corners of the substrate, and the exposure evaluation pattern is located at each of the four corners of the substrate. It is characterized by being formed.
According to such a configuration, when the substrate has a rectangular shape, the four corners of the substrate are most likely to exhibit an abnormal pattern shape due to distortion at the time of the exposure step, so that the exposure evaluation pattern is formed at the four corners of the substrate. This enables highly accurate exposure evaluation. Further, by comparing the difference in the shape of the exposure evaluation pattern formed at each of the four corners, it is possible to grasp the tendency of distortion over the entire surface of the substrate.
【0015】また、前記露光工程においてディストーシ
ョンの発生がなく形成された露光評価パターンは、基板
と平行な断面形状が円状のパターンを有することを特徴
とする。このような構成によれば、ディストーションの
発生がなく形成された露光評価パターンが、その断面形
状が円状のパターンとなるように設定されるので、形成
された露光評価パターンの形状を観察することによりデ
ィストーションの発生の有無を判断することができる。
すなわち、基板上に形成された露光評価パターンの形状
だ楕円である場合には、ディストーションが発生された
と判断することができる。Further, the exposure evaluation pattern formed without any distortion in the exposure step has a circular cross section parallel to the substrate. According to such a configuration, since the exposure evaluation pattern formed without occurrence of distortion is set so that its cross-sectional shape becomes a circular pattern, the shape of the formed exposure evaluation pattern can be observed. Thus, whether or not distortion has occurred can be determined.
That is, if the shape of the exposure evaluation pattern formed on the substrate is an ellipse, it can be determined that distortion has occurred.
【0016】前記フォトマスクのパターンは、第1の長
さの長軸と、第2の長さの短軸とを有する楕円と、前記
長軸にほぼ平行し前記第2の長さの短軸と、前記短軸に
ほぼ平行し前記第1の長さの長軸とを有する楕円と、前
記第1の長さの直径を有する円と、前記第2の長さの直
径を有する円とを有することを特徴とする。The pattern of the photomask has an ellipse having a major axis of a first length and a minor axis of a second length, a minor axis substantially parallel to the major axis and having a minor axis of the second length. An ellipse substantially parallel to the minor axis and having a major axis of the first length, a circle having a diameter of the first length, and a circle having a diameter of the second length. It is characterized by having.
【0017】このような構成によれば、露光工程時のデ
ィストーションの発生がない場合には露光評価パターン
の形状はフォトマスクの形状と相似形に形成されるの
で、露光評価パターンの形状が相似形でないと観察され
た場合にディストーションが発生したと判断することが
できる。更に、軸または直径の長さがそれぞれ異なる円
または楕円を形成することにより、ディストーションが
発生した場合に、露光評価パターンの形状を観察して、
どの方向にどの程度の位置ずれが生じているかを判断す
ることができる。According to such a configuration, when no distortion occurs during the exposure step, the shape of the exposure evaluation pattern is formed to be similar to the shape of the photomask. Otherwise, it can be determined that distortion has occurred. Furthermore, by forming a circle or an ellipse each having a different axis or diameter, when distortion occurs, observing the shape of the exposure evaluation pattern,
It is possible to determine in which direction and how much displacement has occurred.
【0018】前記フォトマスクのパターンは、第1の長
さの長辺と、第2の長さの短辺とを有する長方形と、前
記長辺にほぼ平行し前記第2の長さの短辺と、前記短辺
にほぼ平行し前記第1の長さの長辺とを有する長方形
と、前記第1の長さの辺を有する正方形と、前記第2の
長さの辺を有する正方形とを有することを特徴とする。
このように、フォトマスクパターンの露光基板転写時の
変形をあらかじめ見込んで、それを補正するようにフォ
トマスクのパターン形状を正方形または長方形としても
良い。このような構成においては、露光工程時のディス
トーションの発生がない場合には、露光評価パターンの
形状は、フォトマスクの正方形状のパターンに対しては
円形状のパターンが形成され、フォトマスクの長方形状
のパターンに対しては楕円状のパターンが形成される。
このような場合においても、ディストーションの発生が
ない場合の露光評価パターンの形状と、形成された露光
評価パターンの形状とを比較することにより、ディスト
ーションの発生の有無を判断することができる。更に、
辺の長さがそれぞれ異なる正方形状または長方形状のパ
ターンを有するフォトマスクを用いて露光評価パターン
を形成することにより、ディストーションが発生した場
合に、露光評価パターンの形状を観察して、どの方向に
どの程度の位置ずれが生じているかを判断することがで
きる。The pattern of the photomask includes a rectangle having a long side having a first length and a short side having a second length, and a short side substantially parallel to the long side and having the second length. A rectangle substantially parallel to the short side and having the long side of the first length, a square having the side of the first length, and a square having the side of the second length It is characterized by having.
As described above, the shape of the photomask pattern may be square or rectangular so that the deformation of the photomask pattern at the time of exposure substrate transfer is anticipated and corrected. In such a configuration, when no distortion occurs during the exposure step, the shape of the exposure evaluation pattern is such that a circular pattern is formed with respect to the square pattern of the photomask, and the rectangular shape of the photomask is formed. An elliptical pattern is formed with respect to the shape pattern.
Even in such a case, by comparing the shape of the exposure evaluation pattern when no distortion occurs and the shape of the formed exposure evaluation pattern, it is possible to determine whether or not distortion has occurred. Furthermore,
By forming an exposure evaluation pattern using a photomask having a square or rectangular pattern with different side lengths, when distortion occurs, observe the shape of the exposure evaluation pattern and determine in which direction It is possible to determine how much displacement has occurred.
【0019】また、前記第1の長さと前記第2の長さと
の長さの差は、前記露光工程で用いられる露光機の解像
度により設定されることを特徴とする。このような構成
によれば、ディストーションが発生した場合において、
どの方向にどの程度の位置ずれが生じているが正確に判
断することができる。例えば、フォトマスクに形成され
るパターンの大きさと露光確認パターンの大きさが1:
1となるような等倍露光の場合には、第1の長さと第2
の長さとの長さの差の値は、解像線幅の値と同じとな
る。また、フォトマスクに形成されるパターンの大きさ
と露光確認パターンの大きさが異なるような縮小露光あ
るいは拡大露光の場合には、露光確認パターンの第1の
長さに対応する長さと露光確認パターンの第2の長さに
対応する長さとの差の値が、解像線幅の値となるよう
に、第1の長さと第2の長さとの差の値が設定される。
尚、ここで、解像線幅とは、基板上に幅、間隔が同一の
線状レジストパターンを形成したときの実用しうる最小
線幅のことである。Further, a difference between the first length and the second length is set according to a resolution of an exposing machine used in the exposing step. According to such a configuration, when distortion occurs,
It is possible to accurately determine which position shift has occurred in which direction. For example, the size of the pattern formed on the photomask and the size of the exposure confirmation pattern are 1:
In the case of the same-size exposure that becomes 1, the first length and the second
Is the same as the value of the resolution line width. In the case of reduction exposure or enlargement exposure in which the size of the pattern formed on the photomask and the size of the exposure confirmation pattern are different, the length corresponding to the first length of the exposure confirmation pattern and the length of the exposure confirmation pattern The value of the difference between the first length and the second length is set such that the value of the difference from the length corresponding to the second length becomes the value of the resolution line width.
Here, the resolution line width is a practically available minimum line width when a linear resist pattern having the same width and interval is formed on a substrate.
【0020】また、前記フォトマスクは、前記基板の中
央部に対応した素子用パターンを更に具備し、前記露光
評価パターンの形成と同時に、前記基板の中央部に素子
用パターンが形成されることを特徴とする。このような
構成によれば、素子用パターンと露光評価パターンとが
同時に形成されるので、露光評価パターンの観察により
ディストーションが発生していると判断された場合、素
子用パターンが所望の形状となっていないと判断するこ
とができ、露光基板が良品か否かを容易に判断すること
ができる。Further, the photomask further includes an element pattern corresponding to a central portion of the substrate, and the element pattern is formed in the central portion of the substrate simultaneously with the formation of the exposure evaluation pattern. Features. According to such a configuration, the element pattern and the exposure evaluation pattern are formed at the same time. Therefore, when it is determined that distortion has occurred by observing the exposure evaluation pattern, the element pattern has a desired shape. It can be determined that the exposure substrate is not defective, and it can be easily determined whether or not the exposure substrate is non-defective.
【0021】本発明の電気光学装置の製造方法は、複数
のスイッチング素子が配置された露光基板を具備する電
気光学装置の製造方法において、前記露光基板は、上述
に記載の露光基板の製造方法により製造されてなること
を特徴とする。このような構成によれば、露光基板に形
成された露光評価パターンを観察することにより、良品
の露光基板のみを選別し、これを電気光学装置に組み込
むことができる。従って、良品の電気光学装置を効率良
く得ることができる。According to a method of manufacturing an electro-optical device of the present invention, there is provided a method of manufacturing an electro-optical device including an exposure substrate on which a plurality of switching elements are arranged, wherein the exposure substrate is formed by the above-described method of manufacturing an exposure substrate. It is characterized by being manufactured. According to such a configuration, by observing the exposure evaluation pattern formed on the exposure substrate, only a non-defective exposure substrate can be selected and incorporated into the electro-optical device. Therefore, a good electro-optical device can be efficiently obtained.
【0022】本発明の露光基板は、上述の露光基板の製
造方法により製造されてなることを特徴とする。このよ
うな構成によれば、露光評価パターンの観察により露光
基板が良品か否かを容易に識別できるので、常に安定し
て良品の露光基板が得られる。An exposure substrate according to the present invention is manufactured by the above-described method for manufacturing an exposure substrate. According to such a configuration, it is possible to easily determine whether or not the exposure substrate is non-defective by observing the exposure evaluation pattern, so that a non-defective exposure substrate is always stably obtained.
【0023】本発明の他の露光基板は、基板と、レンズ
を用いた投影露光工程を経て、前記基板外周部に形成さ
れた露光評価パターンとを具備することを特徴とする。According to another aspect of the present invention, there is provided an exposure substrate including a substrate and an exposure evaluation pattern formed on a peripheral portion of the substrate through a projection exposure process using a lens.
【0024】本発明のこのような構成によれば、基板の
外周部に露光評価パターンが配置されるので、高精度に
露光工程時におけるディストーションの発生の有無の確
認をすることができるという効果を有する。すなわち、
投影光学系を用いた投影露光装置を用いる場合、露光基
板の中央部付近にフォーカスがあうように露光装置の投
影光学系が調整される。このため、ディストーションが
発生した場合、露光基板の中央部に形成されるパターン
と比較して、基板外周部に形成されるパターンの方が、
フォーカスずれによるパターン形状の異常が顕著に表れ
る。従って、基板外周部に露光評価パターンが形成され
ることにより、高精度に露光工程時のディストーション
の発生を発見することができる。According to this structure of the present invention, since the exposure evaluation pattern is arranged on the outer peripheral portion of the substrate, it is possible to confirm with high accuracy whether or not distortion has occurred during the exposure step. Have. That is,
When a projection exposure apparatus using a projection optical system is used, the projection optical system of the exposure apparatus is adjusted so that the focus is near the center of the exposure substrate. For this reason, when distortion occurs, the pattern formed on the outer peripheral portion of the substrate is compared with the pattern formed on the central portion of the exposed substrate.
Abnormality of the pattern shape due to the focus shift appears remarkably. Therefore, by forming the exposure evaluation pattern on the outer peripheral portion of the substrate, it is possible to detect the occurrence of distortion during the exposure step with high accuracy.
【0025】また、前記基板外周部には、前記露光評価
パターンが複数配置されてなることを特徴とする。この
ような構成によれば、基板面内に対して広範囲にディス
トーションの発生の有無を確認することができ、更に高
精度な露光評価が可能となる。Further, a plurality of the exposure evaluation patterns are arranged on the outer peripheral portion of the substrate. According to such a configuration, it is possible to confirm the presence or absence of distortion over a wide area within the substrate surface, and it is possible to perform more accurate exposure evaluation.
【0026】また、前記基板は矩形状を有し、前記基板
の四隅に、それぞれ同一のパターンからなる前記露光評
価パターンが配置されてなることを特徴とする。このよ
うな構成によれば、基板が矩形状である場合には、基板
の四隅がもっとも露光工程時のディストーションによる
パターン形状の異常が顕著に表れるため、基板の四隅に
露光評価パターンを形成することにより高精度な露光評
価が可能となる。また、四隅にそれぞれ形成された露光
評価パターンの形状の違いを比較することにより、基板
全面におけるディストーションの傾向を把握することが
できる。Further, the substrate has a rectangular shape, and the exposure evaluation pattern having the same pattern is arranged at each of four corners of the substrate. According to such a configuration, when the substrate has a rectangular shape, the four corners of the substrate are most likely to exhibit an abnormal pattern shape due to distortion at the time of the exposure step, so that the exposure evaluation pattern is formed at the four corners of the substrate. This enables highly accurate exposure evaluation. Further, by comparing the difference in the shape of the exposure evaluation pattern formed at each of the four corners, it is possible to grasp the tendency of distortion over the entire surface of the substrate.
【0027】また、前記露光評価パターンは、膜に複数
の孔が開口されて形成され、該孔の前記基板と平行な断
面形状は、第1の長さの長軸と第2の長さの短軸とを有
する楕円と、前記長軸にほぼ平行し前記第2の長さの短
軸と、前記短軸にほぼ平行し前記第1の長さの長軸とを
有する楕円と、前記第1の長さの直径を有する円と、前
記第2の長さの直径を有する円とを具備する。Further, the exposure evaluation pattern is formed by forming a plurality of holes in the film, and the cross section of the holes parallel to the substrate has a major axis of a first length and a major axis of a second length. An ellipse having a minor axis, a minor axis substantially parallel to the major axis and the second length, and an ellipse substantially parallel to the minor axis and a major axis of the first length; A circle having a diameter of one length and a circle having a diameter of the second length.
【0028】本発明の電気光学装置は、上述の電気光学
装置の製造方法により製造されたことを特徴とする。こ
のような構成によれば、基板面内での表示むらがなく、
製品特性が安定した電気光学装置を得ることができる。An electro-optical device according to the present invention is manufactured by the above-described method for manufacturing an electro-optical device. According to such a configuration, there is no display unevenness in the substrate plane,
An electro-optical device with stable product characteristics can be obtained.
【0029】また、本発明の電気光学装置は、複数のス
イッチング素子が配置された露光基板を具備する電気光
学装置において、前記露光基板は上述の露光基板からな
ることを特徴とする。このような構成によれば、基板面
内での表示むらがなく、製品特性が安定した電気光学装
置を得ることができる。Further, an electro-optical device according to the present invention is an electro-optical device having an exposure substrate on which a plurality of switching elements are arranged, wherein the exposure substrate comprises the above-described exposure substrate. According to such a configuration, it is possible to obtain an electro-optical device having stable product characteristics without display unevenness in the substrate surface.
【0030】[0030]
【発明の実施の形態】以下、本発明の実施の形態につい
て、電気光学装置としての液晶装置を例にあげ、図を用
いて説明する。尚、各図において、各構成は図面上で認
識可能な程度の大きさとするため、各構成毎に縮尺を適
宜設定している。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, taking a liquid crystal device as an electro-optical device as an example. In each of the drawings, the scale is appropriately set for each configuration so that each configuration has a size recognizable in the drawings.
【0031】まず、液晶装置の構成を図1〜図5、図8
を用いて説明する。図1は、露光基板としてのTFTア
レイ基板をその上に形成された各構成要素と共に対向基
板の側から見た平面図である。図2は、液晶装置全体の
縦断面図であり、対向基板を含めて示す図1のH−H’
断面図である。図3は、液晶装置を構成するTFTアレ
イ基板の画像表示領域に配置された各種素子、配線等の
等価回路であり、図4はTFTアレイ基板の画像表示領
域を説明する平面図である。図5は、図4のB―B’断
面図である。図8は、TFTアレイ基板の四隅に形成さ
れた露光評価パターンとしてのホールパターンの拡大図
である。First, the structure of the liquid crystal device is shown in FIGS.
This will be described with reference to FIG. FIG. 1 is a plan view of a TFT array substrate as an exposure substrate together with components formed thereon as viewed from the counter substrate side. FIG. 2 is a vertical cross-sectional view of the entire liquid crystal device, taken along line HH ′ of FIG. 1 including a counter substrate.
It is sectional drawing. FIG. 3 is an equivalent circuit of various elements, wirings, and the like arranged in an image display area of a TFT array substrate constituting the liquid crystal device. FIG. 4 is a plan view illustrating the image display area of the TFT array substrate. FIG. 5 is a sectional view taken along the line BB 'of FIG. FIG. 8 is an enlarged view of a hole pattern as an exposure evaluation pattern formed at four corners of the TFT array substrate.
【0032】図1に示すように、液晶装置は、TFTア
レイ基板10の上に、シール材52がその縁に沿って設
けられており、その内側に並行して、額縁状に遮光膜5
3が設けられている。シール材52の外側の領域には、
データ線駆動回路101及び外部回路接続端子102が
TFTアレイ基板10の一辺に沿って設けられており、
走査線駆動回路104が、この一辺に隣接する2辺に沿
って設けられている。更にTFTアレイ基板10の残る
一辺には、画面表示領域の両側に設けられた走査線駆動
回路104間をつなぐための複数の配線105が設けら
れいる。TFTアレイ基板の基板外周部である四隅に
は、ホールパターン400が配置されている。ホールパ
ターン400は露光評価パターンとして機能し、ホール
パターンのパターン形状を観察することにより、TFT
アレイ基板製造中における露光工程時のディストーショ
ンの発生の有無を確認することができる。ホールパター
ン400の形状及びディストーションの発生の有無の観
察方法については後述する。また、対向基板20のコー
ナー部の少なくとも1箇所においては、TFTアレイ基
板10と対向基板20との間で電気的導通をとるための
導通材106が設けられている。そして、図2に示すよ
うに、図1に示したシール材52とほぼ同じ輪郭を持つ
対向基板20が当該シール材52によりTFTアレイ基
板10に固着されている。対向基板20とTFTアレイ
基板10との間には、液晶層50が挟持されている。As shown in FIG. 1, in the liquid crystal device, a sealing material 52 is provided on a TFT array substrate 10 along the edge thereof, and in parallel with the inside thereof, a light shielding film 5 is formed in a frame shape.
3 are provided. In a region outside the sealing material 52,
A data line drive circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10,
The scanning line driving circuit 104 is provided along two sides adjacent to the one side. Further, on the remaining one side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the screen display area are provided. Hole patterns 400 are arranged at four corners on the outer periphery of the TFT array substrate. The hole pattern 400 functions as an exposure evaluation pattern, and by observing the pattern shape of the hole pattern, the TFT
Whether or not distortion has occurred during the exposure step during the manufacture of the array substrate can be confirmed. A method of observing the shape of the hole pattern 400 and the occurrence of distortion will be described later. In at least one of the corners of the opposing substrate 20, a conductive material 106 for establishing electric conduction between the TFT array substrate 10 and the opposing substrate 20 is provided. Then, as shown in FIG. 2, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 1 is fixed to the TFT array substrate 10 by the sealing material 52. A liquid crystal layer 50 is sandwiched between the opposing substrate 20 and the TFT array substrate 10.
【0033】図3、図4に示すように、前述のシールに
より囲まれた画像表示領域を構成するマトリクス状に形
成された複数の単位画素領域には、互いに交差する複数
の走査線3aと複数のデータ線6とが配置され、各交差
部ごとにマトリクス状に配置された画素電極9aと、画
素電極9aを制御するためのスイッチング素子としての
薄膜トランジスタ(以下、TFT)30が配置されてい
る。走査線3aは、直線部とこの直線部から突出した突
起部とからなり、この突起部はTFT30のゲート電極
として機能する。更に、走査線3aとほぼ平行に容量線
3bが配置され、容量線3bと画素電極9aとは後述す
る第1層間絶縁膜及び第2層間絶縁膜を介して重なりあ
うことにより蓄積容量70を形成している。TFT30
は、半導体層1、後述するゲート絶縁膜、ゲート電極3
aとを有しており、半導体層1の後述するソース領域は
画像信号が供給されるデータ線6と電気的に接続され、
半導体層1の後述するドレイン領域は画素電極9aと電
気的に接続されている。データ線6には、画像信号S
1、S2、…、Snが供給され、走査線3aには所定の
タイミングでパルス的に走査信号G1、G2、…、Gm
が印加される。走査線3aに走査信号が印加されること
によりTFT30のスイッチがオンされ、画素電極9a
にはデータ線6から供給される画像信号S1、S2、
…、Snが所定のタイミングで書き込まれる。画素電極
9aを介して液晶に書き込まれた所定レベルの画像信号
S1、S2、…、Snは、対向基板に形成された対向電
極(後述する)との間で一定期間保持される。液晶は、
印加される電圧レベルにより分子集合の配向や秩序が変
化することにより、光を変調し、階調表示を可能にす
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に前述した蓄積容量70が付加される。As shown in FIGS. 3 and 4, a plurality of unit pixel areas formed in a matrix and constituting an image display area surrounded by the above-mentioned seal are provided with a plurality of scanning lines 3a crossing each other. , A pixel electrode 9a arranged in a matrix at each intersection, and a thin film transistor (hereinafter, TFT) 30 as a switching element for controlling the pixel electrode 9a. The scanning line 3a includes a linear portion and a protrusion protruding from the linear portion, and the protrusion functions as a gate electrode of the TFT 30. Further, a capacitor line 3b is arranged substantially in parallel with the scanning line 3a, and the capacitor line 3b and the pixel electrode 9a overlap each other via a first interlayer insulating film and a second interlayer insulating film, which will be described later, to form a storage capacitor 70. are doing. TFT30
Are a semiconductor layer 1, a gate insulating film described later, and a gate electrode 3.
a, and a source region described later of the semiconductor layer 1 is electrically connected to a data line 6 to which an image signal is supplied,
A drain region described later of the semiconductor layer 1 is electrically connected to the pixel electrode 9a. The data line 6 has an image signal S
, Sn are supplied to the scanning line 3a in a pulsed manner at predetermined timing with the scanning signals G1, G2,.
Is applied. When a scanning signal is applied to the scanning line 3a, the switch of the TFT 30 is turned on, and the pixel electrode 9a is turned on.
Are the image signals S1, S2, supplied from the data line 6,
.., Sn are written at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written to the liquid crystal via the pixel electrodes 9a are held for a certain period between the counter electrodes (described later) formed on the counter substrate. The liquid crystal is
By changing the orientation and order of the molecular assembly according to the applied voltage level, the light is modulated to enable a gray scale display. Here, in order to prevent the held image signal from leaking, the above-described storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.
【0034】図5に示すように、液晶装置200は、T
FTアレイ基板10と対向基板20との間に液晶層50
が挟持された構成となっている。As shown in FIG. 5, the liquid crystal device 200
A liquid crystal layer 50 is provided between the FT array substrate 10 and the counter substrate 20.
Is sandwiched.
【0035】TFTアレイ基板10では、石英基板など
の基板60上に半導体層1が配置され、半導体層1を覆
ってゲート絶縁膜2が配置されている。ゲート絶縁膜2
上には複数の走査線3及び容量線3bが配置されてい
る。走査線3の一部であるゲート電極3aは半導体層1
のチャネル領域1a上に配置されている。更に、走査線
3及び容量線3bを覆って第1層間絶縁膜4が配置さ
れ、第1層間絶縁膜4上に複数のデータ線6が配置され
ている。データ線6は、ゲート絶縁膜2及び第1層間絶
縁膜4に形成されたコンタクトホール5を介して半導体
層1のソース領域1bと電気的に接続されている。デー
タ線6を含む第2層間絶縁膜7上には、画素電極9aが
形成され、更に配向膜16が形成されている。画素電極
9aは、ゲート絶縁膜2、第1層間絶縁膜4及び第2層
間絶縁膜7に形成されたコンタクトホール8を介して半
導体層1のドレイン領域1cと電気的に接続されてい
る。容量線3bと画素電極9aとは第1層間絶縁膜4及
び第2層間絶縁膜7を介して重なりあった領域で、前述
した蓄積容量70を形成している。画素電極9aを含む
第2層間絶縁膜7上には、ポリイミドからなる配向膜1
6が配置されている。In the TFT array substrate 10, the semiconductor layer 1 is disposed on a substrate 60 such as a quartz substrate, and the gate insulating film 2 is disposed so as to cover the semiconductor layer 1. Gate insulating film 2
A plurality of scanning lines 3 and capacitance lines 3b are arranged above. The gate electrode 3a which is a part of the scanning line 3 is a semiconductor layer 1
On the channel region 1a. Further, a first interlayer insulating film 4 is arranged so as to cover the scanning lines 3 and the capacitor lines 3b, and a plurality of data lines 6 are arranged on the first interlayer insulating film 4. The data line 6 is electrically connected to the source region 1b of the semiconductor layer 1 via a contact hole 5 formed in the gate insulating film 2 and the first interlayer insulating film 4. On the second interlayer insulating film 7 including the data lines 6, a pixel electrode 9a is formed, and further, an alignment film 16 is formed. The pixel electrode 9a is electrically connected to the drain region 1c of the semiconductor layer 1 via a contact hole 8 formed in the gate insulating film 2, the first interlayer insulating film 4, and the second interlayer insulating film 7. The storage line 70 is formed in a region where the capacitor line 3b and the pixel electrode 9a overlap with the first interlayer insulating film 4 and the second interlayer insulating film 7 interposed therebetween. An alignment film 1 made of polyimide is formed on the second interlayer insulating film 7 including the pixel electrode 9a.
6 are arranged.
【0036】一方、対向基板20は、ガラス基板などの
基板80上に、TFTアレイ基板10上の走査線3及び
データ線6に沿って配置されたマトリクス状の遮光層2
3及び額縁状の遮光層53が配置されている。更に、遮
光層を含む基板80上に、ITO(Indium Tin Oxid
e)からなる対向電極21、ポリイミドからなる配向膜
22が順次配置されている。On the other hand, the opposing substrate 20 is formed on a substrate 80 such as a glass substrate on a matrix array of light-shielding layers 2 arranged along the scanning lines 3 and the data lines 6 on the TFT array substrate 10.
3 and a frame-shaped light-shielding layer 53 are arranged. Further, ITO (Indium Tin Oxid) is formed on the substrate 80 including the light shielding layer.
e) and an alignment film 22 made of polyimide are sequentially arranged.
【0037】次に、上述したホールパターン400の詳
細な形状及びディストーションの発生の有無の観察方法
について図8を用いて説明する。図8は、TFTアレイ
基板の四隅に、投影光学系を用いた投影露光装置を用い
た露光工程を経て形成されたホールパターンの拡大図で
ある。図8(a)は露光工程においてディストーション
の発生がない場合に形成されたホールパターンである。
図8(b)は露光工程においてディストーションが発生
した場合に形成されたホールパターンであり、例えばx
方向に0.40μmの位置ずれが生じた場合のホールパ
ターンである。Next, a detailed shape of the above-described hole pattern 400 and a method of observing the occurrence of distortion will be described with reference to FIG. FIG. 8 is an enlarged view of hole patterns formed at four corners of the TFT array substrate through an exposure process using a projection exposure apparatus using a projection optical system. FIG. 8A shows a hole pattern formed when no distortion occurs in the exposure step.
FIG. 8B shows a hole pattern formed when distortion occurs in the exposure step. For example, x
This is a hole pattern when a displacement of 0.40 μm occurs in the direction.
【0038】ここで、投影光学系を用いた投影露光装置
を用いる場合、被露光基板の中央部付近にフォーカスが
あうように露光装置の投影光学系を調整する。このた
め、ディストーションが発生した場合、被露光基板の中
央部と比較して基板外周部の方がフォーカスずれによる
ホールパターン形状の異常の発見が容易となる。本発明
においては、被露光基板の四隅にディストーションの発
生の有無を確認するためのホールパターンが配置される
ので、ディストーションの発生によるホールパターン形
状の異常の発見を高精度に行うことができる。従って、
ホールパターンの形状を観察することにより、基板中央
部、すなわち、ここでは画像表示領域及び駆動回路領域
に形成されるパターンが所定の形状となっているか否か
の判断を容易に行うことができる。Here, when a projection exposure apparatus using a projection optical system is used, the projection optical system of the exposure apparatus is adjusted so that the focus is located near the center of the substrate to be exposed. For this reason, when distortion occurs, it becomes easier to find an abnormality in the hole pattern shape due to a focus shift in the outer peripheral portion of the substrate than in the central portion of the substrate to be exposed. In the present invention, since hole patterns for confirming the presence or absence of distortion are arranged at the four corners of the substrate to be exposed, it is possible to detect a hole pattern abnormality caused by distortion with high accuracy. Therefore,
By observing the shape of the hole pattern, it is possible to easily determine whether or not the pattern formed in the central portion of the substrate, that is, in the image display area and the drive circuit area here, has a predetermined shape.
【0039】ホールパターン400は、膜としてのゲー
ト絶縁膜2、第1層間絶縁膜4及び第2層間絶縁膜7に
複数の孔が形成された形状を有している。これらの孔
は、基板とほぼ平行に切断した断面形状が、円形状また
は楕円形状となるように形成されている。図8の各図
は、これら孔の断面形状を示す図であり、基板平面に対
し垂直方向に見た場合の図に相当する。また、ホールパ
ターン400の複数の孔は、その断面形状の楕円の長軸
及び短軸がそれぞれ矩形状のTFTアレイ基板の長辺及
び短辺にほぼ平行に位置するように形成されている。図
8においては、図示するx方向に対してTFTアレイ基
板の長辺が平行、y方向に対してTFTアレイ基板の短
辺が平行となるように、ホールパターン400がTFT
アレイ基板上に配置される。The hole pattern 400 has a shape in which a plurality of holes are formed in the gate insulating film 2, the first interlayer insulating film 4, and the second interlayer insulating film 7 as films. These holes are formed such that the cross-sectional shape cut substantially parallel to the substrate becomes a circular shape or an elliptical shape. Each drawing in FIG. 8 is a diagram showing a cross-sectional shape of these holes, and corresponds to a diagram when viewed in a direction perpendicular to the substrate plane. In addition, the plurality of holes of the hole pattern 400 are formed such that the major axis and the minor axis of the ellipse of the cross-sectional shape are substantially parallel to the long side and the short side of the rectangular TFT array substrate, respectively. In FIG. 8, the hole pattern 400 is formed such that the long side of the TFT array substrate is parallel to the illustrated x direction and the short side of the TFT array substrate is parallel to the y direction.
It is arranged on an array substrate.
【0040】露光工程において、ディストーションの発
生がない場合、ホールパターン400は、図8(a)に
示すように形成される。すなわち、図面上、x方向に沿
って左から右に、円の直径または楕円のx方向に平行し
た軸の長さが0.80μm、1.00μm、1.20μ
m、1.40μm、1.60μmとなるように設定さ
れ、また、y方向に沿って上から下に、円の直径または
楕円のy方向に平行した軸の長さが0.80μm、1.
00μm、1.20μm、1.40μm、1.60μm
となるように設定されて、複数の孔401a〜401
e、402a〜402e、403a〜403e、404
a〜404e、405a〜405eがマトリクス状に形
成される。例えば、孔401aは直径が0.8μmの円
となり、孔402bは直径が1.00μmの円となり、
孔401bはx方向に沿った長軸の長さが1.00μ
m、y方向に沿った短軸の長さが0.80μmの楕円と
なり、孔402aはx方向に沿った長軸の長さが0.8
0μm、y方向に沿った短軸の長さが1.00μmの楕
円となっている。ディストーションの発生がない場合、
TFTアレイ基板の四隅のそれぞれのホールパターン4
00の形状は、全て図8(a)に示すような形状とな
る。尚、本実施形態では、解像度が0.20μmの露光
装置を用いている。In the exposure step, when no distortion occurs, the hole pattern 400 is formed as shown in FIG. That is, in the drawing, from left to right along the x direction, the diameter of the circle or the length of the axis of the ellipse parallel to the x direction is 0.80 μm, 1.00 μm, and 1.20 μm.
m, 1.40 μm, 1.60 μm, and from top to bottom along the y direction, the diameter of a circle or the length of an axis parallel to the y direction of an ellipse is 0.80 μm, 1.
00 μm, 1.20 μm, 1.40 μm, 1.60 μm
And a plurality of holes 401a to 401
e, 402a-402e, 403a-403e, 404
a to 404e and 405a to 405e are formed in a matrix. For example, the hole 401a is a circle having a diameter of 0.8 μm, the hole 402b is a circle having a diameter of 1.00 μm,
The hole 401b has a major axis length of 1.00 μ along the x direction.
The length of the minor axis along the m and y directions is an ellipse of 0.80 μm, and the hole 402a has a major axis along the x direction with a length of 0.80 μm.
The ellipse is 0 μm, and the length of the minor axis along the y direction is 1.00 μm. If there is no distortion,
Hole pattern 4 at each of the four corners of the TFT array substrate
The shapes of 00 are all as shown in FIG. In this embodiment, an exposure apparatus having a resolution of 0.20 μm is used.
【0041】一方、ディストーションが生じた場合、T
FTアレイ基板の四隅のホールパターン400の少なく
とも1つのホールパターン400の形状が、例えば図8
(b)に示すようになる。図8(b)は、x方向に0.
40μmの位置ずれが生じた場合の孔の断面形状であ
る。このような位置ずれが生じた場合、本来ならば0.
80μmの直径の円となる孔501aの形状が、x方向
に沿った長軸の長さが1.00μm、y方向に沿った短
軸の長さが0.80μmの楕円となる。そして、図8
(b)に示されるホールパターン400が観察されるこ
とにより、ディストーションが発生していることが容易
に発見される。これにより、容易に、画像表示領域及び
駆動回路領域のパターンが不良であることを発見するこ
とができ、常に製品特性が安定したTFTアレイ基板を
得ることが可能となる。また、図8(b)においては、
孔503a、504b及び505cの断面形状が円形と
なっていることにより、x方向に0.40μmの位置ず
れがあることを判断することができる。On the other hand, when distortion occurs, T
The shape of at least one of the hole patterns 400 at the four corners of the FT array substrate is, for example, as shown in FIG.
The result is as shown in FIG. FIG. 8B shows that 0.times.
It is a cross-sectional shape of a hole when a displacement of 40 μm occurs. If such a displacement occurs, it should be 0.
The shape of the hole 501a which is a circle having a diameter of 80 μm is an ellipse having a major axis length in the x direction of 1.00 μm and a minor axis length in the y direction of 0.80 μm. And FIG.
By observing the hole pattern 400 shown in (b), it is easily found that distortion has occurred. As a result, it is possible to easily find out that the patterns in the image display area and the drive circuit area are defective, and it is possible to obtain a TFT array substrate with stable product characteristics. In FIG. 8B,
Since the cross-sectional shapes of the holes 503a, 504b, and 505c are circular, it can be determined that there is a displacement of 0.40 μm in the x direction.
【0042】本実施形態においては、円の直径の値また
は楕円の長軸の値及び短軸の値を、x方向及びy方向に
それぞれ段階的に変化させて、断面が円形状または楕円
形状の孔を形成しているので、ディストーションが発生
した場合であっても、ホールパターンの形状を観察する
ことにより、x方向あるいはy方向にどの程度の位置ず
れが生じているかということを判断することができる。In this embodiment, the value of the diameter of the circle or the value of the major axis and the value of the minor axis of the ellipse are changed stepwise in the x direction and the y direction, respectively, so that the cross section has a circular or elliptical shape. Since the holes are formed, even if distortion occurs, it is possible to determine the degree of misalignment in the x or y direction by observing the shape of the hole pattern. it can.
【0043】また、本実施形態においては、基板の四隅
にホールパターンを配置しているため、基板全面におけ
るディストーションの傾向を把握することができる。In this embodiment, since the hole patterns are arranged at the four corners of the substrate, the tendency of distortion over the entire surface of the substrate can be grasped.
【0044】次に液晶装置の製造方法について説明す
る。Next, a method of manufacturing a liquid crystal device will be described.
【0045】まず、TFTアレイ基板10の製造方法に
ついて、図6(a)、図9〜図11を用いて説明する。
図6(a)は、TFTアレイ基板製造工程中の露光工程
において用いられる露光装置310の斜視図である。図
9及び図10は製造工程を示す工程図である。図9及び
図10は、TFTアレイ基板の画像表示領域の断面図及
びホールパターン400形成領域の断面図であり、それ
ぞれ図4のA−A’の断面図、図8(a)のC−C’の
断面図に相当する。図11は、ホールパターン形成時に
おける露光工程で用いられるフォトマスクの部分拡大図
であり、ホールパターンに対応するパターンが描かれた
フォトマスク部分である。First, a method for manufacturing the TFT array substrate 10 will be described with reference to FIG. 6A and FIGS.
FIG. 6A is a perspective view of an exposure device 310 used in an exposure process in a TFT array substrate manufacturing process. 9 and 10 are process diagrams showing the manufacturing process. 9 and 10 are a cross-sectional view of an image display area and a cross-sectional view of a hole pattern 400 forming area of the TFT array substrate, respectively. 'Corresponds to the sectional view. FIG. 11 is a partially enlarged view of a photomask used in an exposure step when forming a hole pattern, and shows a photomask portion on which a pattern corresponding to the hole pattern is drawn.
【0046】まず、図9(1)に示すように、石英基板
60上に半導体層1を形成する。詳細には、石英基板6
0上に、約450〜550℃、好ましくは約500℃の
比較的低温環境中で、流量約400〜600cc/分の
モノシランガス、ジシランガスなどを用いた減圧CVD
(例えば、圧力約20〜40PaのCVD)により、ア
モルファスシリコン膜を形成する。その後、窒素雰囲気
中で、約600〜700℃にて約1〜10時間、好まし
くは、4〜6時間のアニール処理を施すことにより、ポ
リシリコン膜を約50〜200nmの厚さ、好ましくは
約100nmの厚さとなるまで固相成長させる。固相成
長させる方法としてはレーザーアニールなどを用いても
良い。ポリシリコン膜形成後、これをフォトリソグラフ
ィ工程、エッチング工程などによりパターニングして半
導体層1を形成する。この際、平面的には、図4に示さ
れるように半導体層1は形成される。First, as shown in FIG. 9A, a semiconductor layer 1 is formed on a quartz substrate 60. Specifically, the quartz substrate 6
Pressure CVD using monosilane gas, disilane gas or the like at a flow rate of about 400 to 600 cc / min in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C.
An amorphous silicon film is formed by (for example, CVD at a pressure of about 20 to 40 Pa). Thereafter, the polysilicon film is annealed in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 10 hours, preferably for 4 to 6 hours, so that the polysilicon film has a thickness of about 50 to 200 nm, preferably about Solid phase growth is performed to a thickness of 100 nm. As a method for solid phase growth, laser annealing or the like may be used. After the formation of the polysilicon film, the semiconductor layer 1 is formed by patterning the polysilicon film by a photolithography process, an etching process, or the like. At this time, the semiconductor layer 1 is planarly formed as shown in FIG.
【0047】次に、図9(2)に示すように、半導体1
を覆って、PECVD法によりTEOS(テトラエチル
オルソシリケート)と酸素ガスとの混合ガスを原料ガス
として、50〜120nmの膜厚のゲート絶縁膜2を基
板60上に形成する。ここで、原料ガスとしては、Si
H4と酸素ガスとを用いても良い。Next, as shown in FIG.
, A gate insulating film 2 having a thickness of 50 to 120 nm is formed on the substrate 60 by using a mixed gas of TEOS (tetraethyl orthosilicate) and oxygen gas as a source gas by PECVD. Here, the source gas is Si
H 4 and oxygen gas may be used.
【0048】次に図9(3)に示すように、ゲート絶縁
膜2上に、ゲート電極を一部とする走査線3a、容量線
(図示せず)をポリシリコンにより形成する。具体的に
は、まず、ゲート絶縁膜2上に、減圧CVD法などによ
りポリシリコン膜を約100〜500nmの厚さにて堆
積し、更にリン(P)を熱拡散し、ポリシリコン膜を導
電化する。そして、このポリシリコン膜上にフォトリソ
グラフィ工程により図4に示す如き走査線3a及び容量
線3bに対応した形状のレジストパターンを形成する。
その後、レジストパターンをマスクとしてポリシリコン
膜をエッチングし、レジストパターンを除去することに
より、図9(3)に示すように、走査線3a及び容量線
が形成される。走査線3aの一部であるゲート電極は、
半導体層1の一部と重なりあうように形成される。Next, as shown in FIG. 9C, on the gate insulating film 2, a scanning line 3a and a capacitor line (not shown), a part of which is a gate electrode, are formed of polysilicon. Specifically, first, a polysilicon film is deposited to a thickness of about 100 to 500 nm on the gate insulating film 2 by a low-pressure CVD method or the like, and phosphorus (P) is thermally diffused to make the polysilicon film conductive. Become Then, a resist pattern having a shape corresponding to the scanning lines 3a and the capacitance lines 3b as shown in FIG. 4 is formed on the polysilicon film by a photolithography process.
Thereafter, the polysilicon film is etched using the resist pattern as a mask, and the resist pattern is removed, thereby forming the scanning lines 3a and the capacitance lines as shown in FIG. 9C. The gate electrode, which is a part of the scanning line 3a,
It is formed so as to overlap with a part of the semiconductor layer 1.
【0049】その後、ゲート電極をマスクとして、Pな
どのV族元素のドーパントを高濃度、例えばPイオンを
1〜3×101 5/cm2のドーズ量にてドープする。こ
れにより、半導体層1は、チャネル領域1aを挟んで両
側にソース領域1b及びドレイン領域1cが形成され
る。Thereafter, using the gate electrode as a mask, a dopant of a group V element such as P is doped at a high concentration, for example, P ions at a dose of 1 to 3 × 10 15 / cm 2 . Thus, the semiconductor layer 1 has the source region 1b and the drain region 1c formed on both sides of the channel region 1a.
【0050】次に、図9(4)に示すように、走査線
3、容量線(図示せず)を覆って、ゲート絶縁膜2上
に、PECVD法により、原料ガスとしてTEOSとオ
ゾンガスを用いて、1500nmの厚みのSiO2から
なる第1層間絶縁膜4を形成する。Next, as shown in FIG. 9D, TEOS and ozone gas are used as source gases by PECVD on the gate insulating film 2 so as to cover the scanning lines 3 and the capacitance lines (not shown). Thus, a first interlayer insulating film 4 made of SiO 2 having a thickness of 1500 nm is formed.
【0051】次に、フォトリソグラフィ工程により第1
コンタクトホール5に対応する領域のみが開口された形
状のレジストパターンを第1層間絶縁膜4上に形成し、
このレジストパターンをマスクとして第1層間絶縁膜4
及びゲート絶縁膜2をエッチングする。その後、レジス
トパターンが除去されることにより、図9(5)に示す
ように、後に形成するデータ線6に対する第1コンタク
トホール5をゲート絶縁膜2及び第1層間絶縁膜4に開
孔する。Next, a first photolithography process is performed.
Forming a resist pattern having a shape in which only a region corresponding to the contact hole 5 is opened on the first interlayer insulating film 4;
The first interlayer insulating film 4 is formed by using this resist pattern as a mask.
Then, the gate insulating film 2 is etched. Thereafter, by removing the resist pattern, a first contact hole 5 for a data line 6 to be formed later is formed in the gate insulating film 2 and the first interlayer insulating film 4 as shown in FIG.
【0052】次に、図9(6)に示すように、第1コン
タクトホール5及び切断用孔91を含むゲート絶縁膜2
上に、スパッタ法により、200〜600nmの膜厚、
ここでは400nmのアルミニウム膜6を形成する。さ
らに、アルミニウム膜6上に、フォトリソグラフィ工程
によりデータ線に相当する形状のレジストパターンを形
成する。このレジストパターンをマスクとしてアルミニ
ウム膜をエッチングすることにより、図9(7)に示す
ように、データ線6aが形成される。その後、レジスト
パターンが除去される。Next, as shown in FIG. 9 (6), the gate insulating film 2 including the first contact holes 5 and the cutting holes 91 is formed.
On top, a film thickness of 200 to 600 nm by sputtering,
Here, an aluminum film 6 having a thickness of 400 nm is formed. Further, a resist pattern having a shape corresponding to the data line is formed on the aluminum film 6 by a photolithography process. By etching the aluminum film using this resist pattern as a mask, data lines 6a are formed as shown in FIG. 9 (7). After that, the resist pattern is removed.
【0053】次に、図9(8)に示すように、第1層間
絶縁膜4上に、BPSG(ボロン及びリンを含むシリケ
ートガラス膜)からなる第2層間絶縁膜7を形成する。Next, as shown in FIG. 9 (8), a second interlayer insulating film 7 made of BPSG (silicate glass film containing boron and phosphorus) is formed on the first interlayer insulating film 4.
【0054】次に、図10(9)に示すように、第2層
間絶縁膜7上にフォトリソグラフィ工程により、コンタ
クトホール8に対応する部分及び図8に示すが如きホー
ルパターン400の孔401a〜401e、402a〜
402e、孔403a〜403e、孔404a〜404
e、孔405a〜405eに対応する部分が開口された
レジストパターン410が形成される。このレジストパ
ターン410の形成は、詳細には以下のように行われ
る。Next, as shown in FIG. 10 (9), a portion corresponding to the contact hole 8 and the holes 401a to 401e of the hole pattern 400 as shown in FIG. 8 are formed on the second interlayer insulating film 7 by a photolithography process. 401e, 402a-
402e, holes 403a to 403e, holes 404a to 404
e, a resist pattern 410 having openings at portions corresponding to the holes 405a to 405e is formed. The formation of the resist pattern 410 is performed in detail as follows.
【0055】まず、第2層間絶縁膜7上に全面にネガ型
レジスト膜を形成する。その後、四隅に図11に示す如
きパターンが描かれたフォトマスク500を介して、図
6(a)に示す露光装置310によりネガ型レジスト膜
が露光される。尚、フォトマスク500の中央部は、コ
ンタクトホール8に対応するパターンが描かれている。First, a negative resist film is formed on the entire surface of the second interlayer insulating film 7. Thereafter, the negative type resist film is exposed by an exposure device 310 shown in FIG. 6A through a photomask 500 in which patterns as shown in FIG. 11 are drawn at four corners. Note that a pattern corresponding to the contact hole 8 is drawn in the center of the photomask 500.
【0056】図6(a)に示すように、露光装置310
は、光源301を有する照明光学系と、フォトマスク3
02を照明光学系により照明し、その透過光を結像投影
光学系305により被露光基板304上に結像させる投
影光学系303とから構成される。本実施形態において
は、図6(a)において符号302と付されているフォ
トマスクとして、一部分が図11に示されるパターン形
状を有するフォトマスク500が用いられる。また、図
6(a)において符号304と付されている被露光基板
として、図9(8)に示される構造の第2層間絶縁膜7
上にネガ型レジスト膜が形成された状態の基板が用いら
れる。As shown in FIG. 6A, the exposure device 310
Is an illumination optical system having a light source 301 and a photomask 3
02 is illuminated by an illumination optical system, and a projection optical system 303 that forms an image of the transmitted light on a substrate 304 to be exposed by an image projection optical system 305. In the present embodiment, a photomask 500 partially having the pattern shape shown in FIG. 11 is used as the photomask denoted by reference numeral 302 in FIG. Further, as the substrate to be exposed which is denoted by reference numeral 304 in FIG. 6A, the second interlayer insulating film 7 having the structure shown in FIG.
A substrate having a negative resist film formed thereon is used.
【0057】図11に示すように、ホールパターンに対
応する部分のフォトマスク500は、複数の円形状及び
楕円形状のパターン形状を有し、これら円形状及び楕円
形状のパターン部分のみが光源301からの光を透過す
るように形成されている。一方、画像表示領域に対応す
るフォトマスク500の中央部にはコンタクトホール8
に対応する円形状のパターンが形成されており、このパ
ターン部分のみが光源301からの光を透過するように
形成されている。フォトマスク500に形成される円形
状または楕円形状のパターンは、図面上、x方向に沿っ
て左から右に、円形状のパターンの直径または楕円形状
のパターンのx方向に平行した軸の長さが0.80μ
m、1.00μm、1.20μm、1.40μm、1.
60μmとなるように設定され、また、y方向に沿って
上から下に、円形状のパターンの直径または楕円形状の
パターンのy方向に平行した軸の長さが0.80μm、
1.00μm、1.20μm、1.40μm、1.60
μmとなるように設定されており、複数の円形状または
楕円形状のパターン510a〜510e、511a〜5
11e、512a〜512e、513a〜513e、5
14a〜514eがマトリクス状となるように形成され
ている。例えば、パターン510aは直径が0.8μm
の円となり、円511bは直径が1.00μmの円とな
り、パターン510bはx方向に沿った長軸の長さが
1.00μm、y方向に沿った短軸の長さが0.80μ
mの楕円となり、パターン511aはx方向に沿った長
軸の長さが0.80μm、y方向に沿った短軸の長さが
1.00μmの楕円となる。As shown in FIG. 11, the portion of the photomask 500 corresponding to the hole pattern has a plurality of circular and elliptical pattern shapes. Is formed so as to transmit light. On the other hand, a contact hole 8 is provided at the center of the photomask 500 corresponding to the image display area.
Are formed, and only this pattern portion is formed to transmit light from the light source 301. The circular or elliptical pattern formed on the photomask 500 has the diameter of the circular pattern or the length of the axis parallel to the x direction of the elliptical pattern in the drawing from left to right along the x direction. Is 0.80μ
m, 1.00 μm, 1.20 μm, 1.40 μm, 1.
It is set to be 60 μm, and the length of the axis parallel to the y direction of the diameter of the circular pattern or the ellipse pattern is 0.80 μm from top to bottom along the y direction,
1.00 μm, 1.20 μm, 1.40 μm, 1.60
μm, and a plurality of circular or elliptical patterns 510 a to 510 e, 511 a to 5
11e, 512a to 512e, 513a to 513e, 5
14a to 514e are formed in a matrix. For example, the pattern 510a has a diameter of 0.8 μm
The circle 511b has a diameter of 1.00 μm, and the pattern 510b has a major axis length of 1.00 μm along the x direction and a minor axis length of 0.80 μm along the y direction.
The pattern 511a is an ellipse having a major axis length of 0.80 μm along the x direction and a minor axis length of 1.00 μm along the y direction.
【0058】尚、ここでは、フォトマスクに描かれてい
るパターン形状の大きさと被露光基板に結像される像の
大きさが同じとなるように設定されているが、大きさが
異なる相似形となるように設定しても良い。また、レジ
スト膜としてネガ型レジスト膜を用いているが、ポジ型
レジスト膜を用いることができ、この場合、フォトマス
クとして円形状及び楕円形状のパターン部分のみが光源
301からの光を遮光するようなものを用いれば良い。Here, the size of the pattern shape drawn on the photomask and the size of the image formed on the substrate to be exposed are set to be the same, but similar shapes having different sizes are used. You may set so that it may become. Although a negative resist film is used as the resist film, a positive resist film can be used. In this case, only the circular and elliptical pattern portions as the photomask block light from the light source 301. Should be used.
【0059】レジストパターン410形成後、これをマ
スクとしてゲート絶縁膜2、第1層間絶縁膜4及び第2
層間絶縁膜7をエッチングし、この後レジストパターン
を除去する。これにより、図10(10)に示すよう
に、半導体層のドレイン領域1cと後に形成する画素電
極とを接続するコンタクトホール8が形成される。ま
た、露光工程時にディストーションの発生がない場合に
は、基板の四隅に図8に示すが如き複数の孔401a〜
401e、402a〜402e、403a〜403e、
404a〜404e、405a〜405eを有するホー
ルパターン400が形成される。After the formation of the resist pattern 410, the gate insulating film 2, the first interlayer insulating film 4, and the second
The interlayer insulating film 7 is etched, and thereafter, the resist pattern is removed. As a result, as shown in FIG. 10 (10), a contact hole 8 connecting the drain region 1c of the semiconductor layer and a pixel electrode to be formed later is formed. If no distortion occurs during the exposure step, a plurality of holes 401a to 401a as shown in FIG.
401e, 402a to 402e, 403a to 403e,
A hole pattern 400 having 404a to 404e and 405a to 405e is formed.
【0060】次に、図10(11)に示すように、第2
層間絶縁膜7上に、スパッタ法により50〜200nm
程度の厚みのITO膜9を成膜する。Next, as shown in FIG.
On the interlayer insulating film 7, 50 to 200 nm by sputtering.
An ITO film 9 having a thickness of about the same is formed.
【0061】その後、図10(12)に示すように、I
TO膜9をフォトリソフラフィ工程、エッチング工程な
どを経てパターニングし、画素電極9aを得る。その
後、図5に示すように、画素電極9を含む第2層間絶縁
膜7上にポリイミド膜を形成し、これを配向処理して配
向膜16を形成して、TFTアレイ基板が製造される。Thereafter, as shown in FIG.
The TO film 9 is patterned through a photolithography process, an etching process, and the like to obtain a pixel electrode 9a. Thereafter, as shown in FIG. 5, a polyimide film is formed on the second interlayer insulating film 7 including the pixel electrode 9, and is subjected to an alignment treatment to form an alignment film 16, whereby a TFT array substrate is manufactured.
【0062】以上のように製造されたTFTアレイ基板
は、四隅に形成されたホールパターンを観察することに
より、ディストーションの発生の有無を判断する。この
観察によりディストーションの発生がないと判断された
TFTアレイ基板は、画像表示領域及び駆動回路領域と
いった有効領域内に形成されたパターンに異常がないと
みなされ、電気光学装置用のTFTアレイ基板として用
いることができる。一方、上述の観察によりディストー
ションの発生があったと判断されたTFTアレイ基板
は、不良品として排除される。In the TFT array substrate manufactured as described above, the presence or absence of distortion is determined by observing the hole patterns formed at the four corners. The TFT array substrate determined to have no distortion by this observation is regarded as having no abnormality in the pattern formed in the effective area such as the image display area and the drive circuit area, and is used as a TFT array substrate for an electro-optical device. Can be used. On the other hand, a TFT array substrate that has been determined to have distortion by the above observation is excluded as a defective product.
【0063】一方、対向基板20は次のように形成され
る。まず、ガラス基板などの基板80上に、TFTアレ
イ基板10の走査線3a及びデータ線6に対応した領域
に、マトリクス状にCrなどの遮光金属や黒色樹脂など
からなる遮光層23及び基板の外縁部にそって額縁状遮
光層53を形成する。次に、遮光層23及び53を含む
基板80全面に、ITOからなる対向電極21を形成す
る。その後、対向電極21上に、ポリイミド膜を形成
し、これを配向処理して配向膜22を形成する。On the other hand, the counter substrate 20 is formed as follows. First, on a substrate 80 such as a glass substrate, a light-shielding layer 23 made of a light-shielding metal such as Cr, a black resin, or the like in a matrix, A frame-shaped light shielding layer 53 is formed along the portion. Next, the counter electrode 21 made of ITO is formed on the entire surface of the substrate 80 including the light shielding layers 23 and 53. After that, a polyimide film is formed on the counter electrode 21 and is subjected to an alignment treatment to form an alignment film 22.
【0064】このように形成された良品と判断されたT
FTアレイ基板10と対向基板20とは、図1及び図2
に示すように、どちらか一方の基板に、基板外縁部に沿
って、後に液晶の注入口52aとなる1カ所の開口部を
残した矩形状にシール材52をディスペンサにより塗布
する。その後、2枚の基板を貼り合わせ、基板間隙に注
入口52aから液晶を注入し、開口部を封止材54によ
り封止して液晶装置が完成される。The T formed as such is determined to be non-defective.
The FT array substrate 10 and the counter substrate 20 are shown in FIGS.
As shown in (1), a sealing material 52 is applied by a dispenser to one of the substrates along the outer edge of the substrate in a rectangular shape leaving one opening to be a liquid crystal injection port 52a later. Thereafter, the two substrates are attached to each other, a liquid crystal is injected into the gap between the substrates from the injection port 52a, and the opening is sealed with the sealing material 54, whereby the liquid crystal device is completed.
【0065】尚、ここで、図7に示すように、1枚の露
光基板304から複数のTFTアレイ基板304aを一
括して製造する場合においては、個々のTFTアレイ基
板304aそれぞれの四隅にホールパターンが配置され
ることになる。このような多面取りを採用する場合は、
良品と判断されたTFTアレイ基板に対してのみ対向基
板が接着され、液晶注入後に、個々のTFTアレイ基板
に切断分割されて液晶装置が完成される。このように多
面取りを採用する場合においては、良品と判断されたT
FTアレイ基板に対してのみ対向基板が接着されるの
で、不良品であるTFTアレイ基板に対向基板が接着さ
れることがない。従って、対向基板を無駄なく使用する
ことができ、作業効率を高めることができる。Here, as shown in FIG. 7, when a plurality of TFT array substrates 304a are manufactured collectively from one exposure substrate 304, hole patterns are formed at the four corners of each TFT array substrate 304a. Will be arranged. When adopting such multi-panning,
The opposing substrate is adhered only to the TFT array substrate determined to be non-defective, and after liquid crystal injection, it is cut and divided into individual TFT array substrates to complete the liquid crystal device. In the case where the multi-panning is adopted as described above, T
Since the counter substrate is bonded only to the FT array substrate, the counter substrate is not bonded to the defective TFT array substrate. Therefore, the counter substrate can be used without waste, and the working efficiency can be improved.
【0066】以上、本実施形態においては、基板の四隅
にディストーションの発生の有無を確認するためのホー
ルパターンが形成されるため、TFTアレイ基板が良品
か否かの判断が容易となる。従って、基板面内でスイッ
チング素子特性が均一なTFTアレイ基板を安定して製
造することができる。更に、このようなTFTアレイ基
板を電気光学装置として用いることにより、基板面内で
の表示特性が均一な高品質の電気光学装置を安定して製
造することができる。As described above, in the present embodiment, since the hole patterns for confirming the occurrence of distortion are formed at the four corners of the substrate, it is easy to determine whether the TFT array substrate is non-defective. Therefore, it is possible to stably manufacture a TFT array substrate having uniform switching element characteristics in the substrate plane. Further, by using such a TFT array substrate as an electro-optical device, it is possible to stably manufacture a high-quality electro-optical device having uniform display characteristics within the substrate surface.
【0067】また、上述の実施形態においては、ホール
パターンの形成を、コンタクトホール8の形成と同一工
程で行っているが、例えばコンタクトホール5の形成と
同時に行っても良い。この場合、コンタクトホール5の
形成時に行われる露光工程時のディストーションの発生
の有無を確認することができる。このように、画像表示
領域及び駆動回路領域における素子用パターンの製造中
における投影光学系を用いた露光工程時に、ホールパタ
ーンの形成を行うことができ、その際の露光時のディス
トーションの発生の有無を観察することができる。Further, in the above-described embodiment, the formation of the hole pattern is performed in the same step as the formation of the contact hole 8, but may be performed simultaneously with the formation of the contact hole 5, for example. In this case, it is possible to confirm whether or not distortion has occurred during the exposure step performed when the contact hole 5 is formed. As described above, the hole pattern can be formed during the exposure step using the projection optical system during the manufacture of the element pattern in the image display area and the drive circuit area, and the presence or absence of distortion at the time of exposure can be performed. Can be observed.
【0068】また、上述の実施形態においては、ホール
パターンに対応するフォトマスクのパターン形状が円及
び楕円であったが、図12に示すフォトマスク600の
ように、長方形状及び正方形状であっても良い。この場
合、フォトマスク600を介して被露光基板上に結像さ
れる像の形状が円状及び楕円状になれば良い。すなわ
ち、フォトマスク600が、被露光基板へのフォトマス
クのパターン転写時の変形を予め見込んで、それを補正
する補助パターンとして機能すれば良い。このようなフ
ォトマスク600を用いて形成されたホールパターンの
観察方法は、上述の実施形態におけるホールパターンの
観察方法と同じである。In the above-described embodiment, the pattern shape of the photomask corresponding to the hole pattern is a circle and an ellipse. However, as in the photomask 600 shown in FIG. Is also good. In this case, the shape of the image formed on the substrate to be exposed via the photomask 600 may be circular or elliptical. That is, the photomask 600 only has to function as an auxiliary pattern that anticipates deformation of the pattern of the photomask onto the substrate to be exposed when the pattern is transferred, and corrects it. The method of observing a hole pattern formed using such a photomask 600 is the same as the method of observing a hole pattern in the above-described embodiment.
【0069】図12に示すように、フォトマスク600
に形成される正方形状または長方形状のパターンは、そ
れぞれの辺が、図面上、x方向またはy方向に平行とな
るように形成されている。フォトマスク600に形成さ
れるパターンは、図面上、x方向に沿って左から右に、
x方向に平行な辺の長さが0.80μm、1.00μ
m、1.20μm、1.40μm、1.60μmとなる
ように設定され、また、y方向に沿って上から下に、y
方向に平行な辺の長さが0.80μm、1.00μm、
1.20μm、1.40μm、1.60μmとなるよう
に設定され、複数の正方形状または長方形状のパターン
がマトリクス状に配置された状態となっている。As shown in FIG. 12, a photomask 600
Is formed so that each side thereof is parallel to the x direction or the y direction in the drawing. The pattern formed on the photomask 600 is from left to right along the x direction in the drawing,
The length of the side parallel to the x direction is 0.80 μm, 1.00 μm
m, 1.20 μm, 1.40 μm, 1.60 μm, and y from top to bottom along the y direction.
The length of the side parallel to the direction is 0.80 μm, 1.00 μm,
It is set to be 1.20 μm, 1.40 μm, and 1.60 μm, and a plurality of square or rectangular patterns are arranged in a matrix.
【0070】また、上述の実施形態においては、基板の
四隅にホールパターンを形成しているが、基板の外周部
に1つホールパターンを形成しても良い。この場合、基
板全面におけるディストーションの発生の有無は判断で
きないものの、ホールパターン付近のディストーション
の発生の有無について観察することができ、良品か否か
を検査することができる。更に、ホールパターンに形成
される孔を1つとすることも可能である。このような場
合は、正常な状態での孔の断面形状を例えば円形状とす
ることにより、ホールパターンの孔の形状が円形ではな
く楕円形と観察されれば、ディストーションが発生して
いると判断することができる。In the above embodiment, the hole patterns are formed at the four corners of the substrate. However, one hole pattern may be formed at the outer periphery of the substrate. In this case, although it is not possible to determine whether or not distortion has occurred on the entire surface of the substrate, it is possible to observe whether or not distortion has occurred near the hole pattern, and it is possible to inspect whether or not the substrate is non-defective. Further, the number of holes formed in the hole pattern can be reduced to one. In such a case, if the cross-sectional shape of the hole in a normal state is, for example, circular, and if the shape of the hole in the hole pattern is observed to be elliptical instead of circular, it is determined that distortion has occurred. can do.
【0071】また、上述の実施形態においては、基板の
四隅に形成されたそれぞれのホールパターンでは複数の
孔が形成されているが、1つの孔でも良い。この場合、
四隅にそれぞれ形成されるホールパターンの正常な状態
でのパターン形状が同一となるようにすれば良く、その
形状は特定されない。この場合、基板の四隅に形成され
るホールパターンの形状を比較して、異なる形状のもの
があればディストーションが発生していると判断するこ
とができる。In the above embodiment, a plurality of holes are formed in each of the hole patterns formed at the four corners of the substrate. However, one hole may be used. in this case,
The hole patterns formed in the four corners may have the same pattern shape in a normal state, and the shape is not specified. In this case, by comparing the shapes of the hole patterns formed at the four corners of the substrate, it is possible to determine that distortion has occurred if there is a different shape.
【0072】また、上述の実施形態においては、矩形状
の基板の四隅にホールパターンが形成されるが、四隅に
限定されず基板の外周部にホールパターンを形成しても
良い。しかしながら、矩形状の基板を被露光基板とし
て、投影光学系を用いて投影露光を行う場合において
は、基板の四隅がもっともディストーションによる像の
歪みが顕著に表れやすいため、基板の四隅にホールパタ
ーンを形成することが望ましい。これにより、より精度
良く、ディストーションの発生の有無の観察を行うこと
ができる。In the above embodiment, the hole patterns are formed at the four corners of the rectangular substrate. However, the hole patterns are not limited to the four corners and may be formed at the outer peripheral portion of the substrate. However, when projection exposure is performed using a projection optical system with a rectangular substrate as the substrate to be exposed, since the four corners of the substrate are most likely to cause image distortion due to distortion, hole patterns are formed at the four corners of the substrate. It is desirable to form. This makes it possible to more accurately observe the presence or absence of distortion.
【0073】また、上述の実施形態においては、露光基
板として、液晶装置のTFTアレイ基板を例に挙げて説
明したが、半導体ウエハなどにも適用することもでき
る。すなわち、投影光学系を用いた露光工程を経て製造
されるものに適用可能であり、露光基板の外周部にホー
ルパターンを形成することによりディストーションの発
生の有無を容易に行うことができる。半導体ウエハ以外
には、例えば液晶装置に用いられるカラーフィルタ基板
に適用することも可能である。カラーフィルタ基板で
は、基板上に、R(赤)、G(緑)、B(青)それぞれ
の着色樹脂からなるカラーフィルタパターンが、フォト
リソグラフィ工程及びエッチング工程を経てストライプ
状に形成される。このフォトリソグラフィ工程における
露光工程時に本発明を適用することができ、画像表示に
寄与する領域以外の領域に露光評価パターンを形成する
ことができる。露光評価パターンは、例えば、各色毎に
形成され、それぞれ、膜としての着色樹脂に本実施形態
のホールパターンのように複数の孔が形成されるように
すれば良い。これにより、各色毎のカラーフィルタパタ
ーンの幅やパターン間の距離といったパターン形状が適
切に形成されているかどうかを評価することができる。
更に、膜としての着色樹脂が感光性樹脂である場合に
は、上述の実施形態のようなレジストパターンの形成工
程を削除しても構わない。すなわち、フォトマスクを介
して感光性樹脂を直接露光し、現像して、カラーフィル
タパターン及び露光評価パターンを形成することができ
る。Further, in the above-described embodiment, the TFT array substrate of the liquid crystal device has been described as an example of the exposure substrate. However, the present invention can be applied to a semiconductor wafer or the like. That is, the present invention can be applied to those manufactured through an exposure process using a projection optical system, and it is possible to easily determine whether or not distortion has occurred by forming a hole pattern on the outer peripheral portion of an exposure substrate. In addition to a semiconductor wafer, the present invention can be applied to, for example, a color filter substrate used in a liquid crystal device. In the color filter substrate, a color filter pattern made of R (red), G (green), and B (blue) colored resins is formed on the substrate in a stripe shape through a photolithography process and an etching process. The present invention can be applied during the exposure step in the photolithography step, and an exposure evaluation pattern can be formed in a region other than a region contributing to image display. The exposure evaluation pattern is formed, for example, for each color, and a plurality of holes may be respectively formed in the colored resin as a film as in the hole pattern of the present embodiment. This makes it possible to evaluate whether or not the pattern shape such as the width of the color filter pattern for each color and the distance between the patterns is appropriately formed.
Further, when the colored resin as the film is a photosensitive resin, the step of forming a resist pattern as in the above-described embodiment may be omitted. That is, the photosensitive resin can be directly exposed through a photomask and developed to form a color filter pattern and an exposure evaluation pattern.
【図1】TFTアレイ基板をその上に形成された各構成
要素と共に対向基板の側から見た実施形態における液晶
装置の平面図である。FIG. 1 is a plan view of a liquid crystal device according to an embodiment when a TFT array substrate is viewed from a counter substrate side together with constituent elements formed thereon.
【図2】図1のH−H’断面図である。FIG. 2 is a sectional view taken along line H-H 'of FIG.
【図3】液晶装置の画像表示領域における各種素子、配
線等の等価回路を説明する平面図である。FIG. 3 is a plan view illustrating an equivalent circuit such as various elements and wirings in an image display area of the liquid crystal device.
【図4】液晶装置の画像表示領域における各種素子、配
線などの配置を説明する平面図である。FIG. 4 is a plan view illustrating an arrangement of various elements, wirings, and the like in an image display area of the liquid crystal device.
【図5】図4のB−B’断面図である。FIG. 5 is a sectional view taken along line B-B 'of FIG.
【図6】図6(a)はTFTアレイ基板製造時における
露光工程に用いられる露光装置の斜視図であり、図6
(b)は露光装置の投影光学系を説明する斜視図であ
る。FIG. 6A is a perspective view of an exposure apparatus used in an exposure step in manufacturing a TFT array substrate.
FIG. 2B is a perspective view illustrating a projection optical system of the exposure apparatus.
【図7】多面取りの露光基板を説明する平面図である。FIG. 7 is a plan view illustrating an exposure substrate of multiple exposure.
【図8】TFTアレイ基板の四隅に形成されたホールパ
ターンの平面拡大図であり、図8(a)は露光工程にお
いてディストーションの発生がない場合に形成されたホ
ールパターンを示し、図8(b)は露光工程においてデ
ィストーションが発生した場合に形成されたホールパタ
ーンを示す。FIG. 8 is an enlarged plan view of hole patterns formed at four corners of a TFT array substrate, and FIG. 8A shows a hole pattern formed when no distortion occurs in an exposure process; () Shows a hole pattern formed when distortion occurs in the exposure step.
【図9】実施形態における液晶装置のTFTアレイ基板
の製造工程(その1)を説明する平面図である。FIG. 9 is a plan view illustrating a manufacturing process (part 1) of the TFT array substrate of the liquid crystal device in the embodiment.
【図10】実施形態における液晶装置のTFTアレイ基
板の製造工程(その2)を説明する平面図である。FIG. 10 is a plan view illustrating a manufacturing process (part 2) of the TFT array substrate of the liquid crystal device in the embodiment.
【図11】ホールパターンに対応するパターンが描かれ
たフォトマスクの部分平面図である。FIG. 11 is a partial plan view of a photomask on which a pattern corresponding to a hole pattern is drawn.
【図12】ホールパターンに対応するパターンが描かれ
た他のフォトマスクの部分平面図である。FIG. 12 is a partial plan view of another photomask on which a pattern corresponding to a hole pattern is drawn.
2…ゲート絶縁膜 4…第1層間絶縁膜 7…第2層間絶縁膜 10…TFTアレイ基板 60…基板 200…液晶装置 310…露光装置 302、500、600…フォトマスク 304…被露光基板 305…投影光学系(投影レンズ) 400…ホールパターン 410…レジストパターン 510a〜510e、511a〜511e、512a〜
512e、513a〜514e…円状または楕円状のパ
ターン 610a〜610e、611a〜611e、612a〜
612e、613a〜614e…正方形状または長方形
状のパターン2 gate insulating film 4 first interlayer insulating film 7 second interlayer insulating film 10 TFT array substrate 60 substrate 200 liquid crystal device 310 exposure device 302, 500, 600 photomask 304 substrate to be exposed 305 Projection optical system (projection lens) 400 Hole pattern 410 Resist pattern 510a-510e, 511a-511e, 512a-
512e, 513a to 514e: circular or elliptical patterns 610a to 610e, 611a to 611e, 612a to
612e, 613a to 614e: square or rectangular pattern
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H088 EA02 FA11 FA18 FA25 FA30 MA20 2H092 JA24 JB77 MA14 MA15 MA16 MA35 MA55 NA27 2H095 BA03 BB02 5F046 AA25 BA03 CB17 DB05 DB14 DD06 LA18 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H088 EA02 FA11 FA18 FA25 FA30 MA20 2H092 JA24 JB77 MA14 MA15 MA16 MA35 MA55 NA27 2H095 BA03 BB02 5F046 AA25 BA03 CB17 DB05 DB14 DD06 LA18
Claims (17)
程と、 (b)前記基板の外周部に対応した位置にパターンを有
するフォトマスクを介して、前記膜を投影光学系を用い
て投影露光する露光工程と、 (c)前記露光された膜を現像処理することにより、前
記基板の外周部に露光評価パターンを形成する工程とを
具備することを特徴とする露光基板の製造方法。1. A step of: (a) forming a photosensitive film on a substrate; and (b) projecting the film through a photomask having a pattern at a position corresponding to the outer peripheral portion of the substrate. And (c) forming an exposure evaluation pattern on an outer peripheral portion of the substrate by developing the exposed film. Method.
するフォトマスクを介して、前記レジスト膜を投影光学
系を用いて投影露光する露光工程と、 (d)前記露光されたレジスト膜を現像処理することに
よりレジストパターンを形成する工程と、 (e)前記レジストパターンをマスクとして前記膜をエ
ッチングし、前記基板の外周部に露光評価パターンを形
成する工程とを具備することを特徴とする露光基板の製
造方法。(A) forming a film on the substrate; (b) forming a resist film on the film; and (c) photo having a pattern at a position corresponding to an outer peripheral portion of the substrate. An exposure step of projecting and exposing the resist film through a mask using a projection optical system; (d) forming a resist pattern by developing the exposed resist film; and (e) forming a resist pattern. Etching the film using the pattern as a mask to form an exposure evaluation pattern on the outer periphery of the substrate.
特徴とする請求項1または請求項2に記載の露光基板の
製造方法。3. The method according to claim 1, wherein a plurality of the exposure evaluation patterns are provided.
同一の形状の前記パターンを有し、 前記露光評価パターンは、前記基板の四隅にそれぞれ形
成されることを特徴とする請求項3に記載の露光基板の
製造方法。4. The substrate has a rectangular shape, the photomask has the same shape of the pattern at positions corresponding to the four corners of the substrate, and the exposure evaluation pattern is at each of the four corners of the substrate. 4. The method according to claim 3, wherein the substrate is formed.
の発生がなく形成された露光評価パターンは、基板と平
行な断面形状が円状のパターンを有することを特徴とす
る請求項1から請求項4のいずれか一項に記載の露光基
板の製造方法。5. The exposure evaluation pattern formed without generating distortion in the exposure step has a circular cross-sectional pattern parallel to the substrate. A method for producing an exposure substrate according to claim 1.
と、 前記長軸にほぼ平行し前記第2の長さの短軸と、前記短
軸にほぼ平行し前記第1の長さの長軸とを有する楕円
と、 前記第1の長さの直径を有する円と、 前記第2の長さの直径を有する円とを有することを特徴
とする請求項5に記載の露光基板の製造方法。6. The pattern of the photomask, comprising: an ellipse having a major axis of a first length and a minor axis of a second length; and an ellipse substantially parallel to the major axis and having a second length. An ellipse having a minor axis, a major axis substantially parallel to the minor axis, and a major axis of the first length, a circle having a diameter of the first length, and a circle having a diameter of the second length 6. The method for manufacturing an exposure substrate according to claim 5, comprising:
形と、 前記長辺にほぼ平行し前記第2の長さの短辺と、前記短
辺にほぼ平行し前記第1の長さの長辺とを有する長方形
と、 前記第1の長さの辺を有する正方形と、 前記第2の長さの辺を有する正方形とを有することを特
徴とする請求項5に記載の露光基板の製造方法。7. A pattern of the photomask, comprising: a rectangle having a long side having a first length and a short side having a second length; and a pattern substantially parallel to the long side and having a second length. A rectangle having a short side, a long side substantially parallel to the short side and the long side of the first length, a square having a side of the first length, and a square having a side of the second length 6. The method for manufacturing an exposure substrate according to claim 5, comprising:
さの差は、前記露光工程で用いられる露光機の解像度に
より設定されることを特徴とする請求項6または請求項
7のいずれか一項に記載の露光基板の製造方法。8. The apparatus according to claim 6, wherein a difference between the first length and the second length is set according to a resolution of an exposing machine used in the exposing step. The method for producing an exposure substrate according to any one of the above.
に対応した素子用パターンを更に具備し、 前記露光評価パターンの形成と同時に、前記基板の中央
部に素子用パターンが形成されることを特徴とする請求
項1から請求項8のいずれか一項に記載の露光基板の製
造方法。9. The photomask further includes a device pattern corresponding to a central portion of the substrate, wherein the device pattern is formed in the central portion of the substrate simultaneously with the formation of the exposure evaluation pattern. The method for manufacturing an exposure substrate according to claim 1, wherein the method includes the steps of:
露光基板を具備する電気光学装置の製造方法において、 前記露光基板は、請求項1から請求項9のいずれか一項
に記載の露光基板の製造方法により製造されてなること
を特徴とする電気光学装置の製造方法。10. A method of manufacturing an electro-optical device including an exposure substrate on which a plurality of switching elements are arranged, wherein the exposure substrate is manufactured according to any one of claims 1 to 9. A method for manufacturing an electro-optical device, characterized by being manufactured by a method.
に記載の露光基板の製造方法により製造されてなること
を特徴とする露光基板。11. An exposure substrate manufactured by the method for manufacturing an exposure substrate according to any one of claims 1 to 9.
部に形成された露光評価パターンとを具備することを特
徴とする露光基板。12. An exposure substrate comprising: a substrate; and an exposure evaluation pattern formed on an outer peripheral portion of the substrate through a projection exposure step using a projection optical system.
ターンが複数配置されてなることを特徴とする請求項1
2に記載の露光基板。13. The exposure evaluation pattern according to claim 1, wherein a plurality of the exposure evaluation patterns are arranged on an outer peripheral portion of the substrate.
3. The exposure substrate according to 2.
記露光評価パターンが配置されてなることを特徴とする
請求項13に記載の露光基板。14. The exposure substrate according to claim 13, wherein the substrate has a rectangular shape, and the exposure evaluation patterns each having the same pattern are arranged at four corners of the substrate.
孔が開口されて形成され、 該孔の前記基板と平行な断面形状は、 第1の長さの長軸と第2の長さの短軸とを有する楕円
と、 前記長軸にほぼ平行し前記第2の長さの短軸と、前記短
軸にほぼ平行し前記第1の長さの長軸とを有する楕円
と、 前記第1の長さの直径を有する円と、 前記第2の長さの直径を有する円とを具備することを特
徴とする請求項12から請求項14のいずれか一項に記
載の露光基板。15. The exposure evaluation pattern is formed by opening a plurality of holes in a film, and the cross-sectional shape of the holes parallel to the substrate has a major axis of a first length and a major axis of a second length. An ellipse having a minor axis; an ellipse having a minor axis substantially parallel to the major axis and the second length; and an ellipse having a major axis substantially parallel to the minor axis and the first length. The exposure substrate according to any one of claims 12 to 14, comprising: a circle having a diameter of one length; and a circle having a diameter of the second length.
造方法により製造された電気光学装置。16. An electro-optical device manufactured by the method for manufacturing an electro-optical device according to claim 10.
露光基板を具備する電気光学装置において、 前記露光基板は、請求項12から請求項14のいずれか
一項に記載の露光基板からなることを特徴とする電気光
学装置。17. An electro-optical device comprising an exposure substrate on which a plurality of switching elements are arranged, wherein the exposure substrate comprises the exposure substrate according to any one of claims 12 to 14. Electro-optical device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176963A JP3823692B2 (en) | 2000-06-13 | 2000-06-13 | Exposure substrate manufacturing method, electro-optical device manufacturing method, and exposure substrate and electro-optical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176963A JP3823692B2 (en) | 2000-06-13 | 2000-06-13 | Exposure substrate manufacturing method, electro-optical device manufacturing method, and exposure substrate and electro-optical device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001358050A true JP2001358050A (en) | 2001-12-26 |
| JP2001358050A5 JP2001358050A5 (en) | 2004-12-24 |
| JP3823692B2 JP3823692B2 (en) | 2006-09-20 |
Family
ID=18678619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176963A Expired - Fee Related JP3823692B2 (en) | 2000-06-13 | 2000-06-13 | Exposure substrate manufacturing method, electro-optical device manufacturing method, and exposure substrate and electro-optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823692B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099618A (en) * | 2003-09-26 | 2005-04-14 | Seiko Epson Corp | Multi-face photomask, method of manufacturing electro-optical device, and electronic apparatus equipped with electro-optical device manufactured by the manufacturing method |
-
2000
- 2000-06-13 JP JP2000176963A patent/JP3823692B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099618A (en) * | 2003-09-26 | 2005-04-14 | Seiko Epson Corp | Multi-face photomask, method of manufacturing electro-optical device, and electronic apparatus equipped with electro-optical device manufactured by the manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3823692B2 (en) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3375966B2 (en) | Display element and method of manufacturing the same | |
| US8212976B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100539833B1 (en) | array circuit board of LCD and fabrication method of thereof | |
| US8330924B2 (en) | Array substrate having first and second data lines for a liquid crystal display device and manufacturing method for the same | |
| US7550329B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8203674B2 (en) | Manufacturing thin film transistor array panels for flat panel displays | |
| JP3097841B2 (en) | Method of manufacturing photomask and active element array substrate | |
| US8466863B2 (en) | Liquid crystal display and method for manufacturing the same | |
| US6856369B2 (en) | Electrode substrate for liquid crystal display panel, method of fabricating the electrode substrate, and liquid crystal display panel | |
| US7911572B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100324913B1 (en) | Array substrate for display device and method for manufacturing the same | |
| US7608541B2 (en) | Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof | |
| JP3823692B2 (en) | Exposure substrate manufacturing method, electro-optical device manufacturing method, and exposure substrate and electro-optical device | |
| US7563655B2 (en) | Method of fabricating the liquid crystal display device | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JP2003075817A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| KR100996213B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
| JP2024088115A (en) | Array substrate, display device, and method of manufacturing array substrate | |
| JP2003091012A (en) | Display device and method for manufacturing the same | |
| KR20050100416A (en) | Substrate for display device and method for exposing a photosensitive material formed on the substrate | |
| KR20070052565A (en) | Thin film transistor substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |