[go: up one dir, main page]

JP2001356741A - レベルシフタ及びそれを用いたアクティブマトリクス型表示装置 - Google Patents

レベルシフタ及びそれを用いたアクティブマトリクス型表示装置

Info

Publication number
JP2001356741A
JP2001356741A JP2000179084A JP2000179084A JP2001356741A JP 2001356741 A JP2001356741 A JP 2001356741A JP 2000179084 A JP2000179084 A JP 2000179084A JP 2000179084 A JP2000179084 A JP 2000179084A JP 2001356741 A JP2001356741 A JP 2001356741A
Authority
JP
Japan
Prior art keywords
channel transistor
gate
type transistor
conductivity type
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000179084A
Other languages
English (en)
Inventor
Shoichiro Matsumoto
昭一郎 松本
Naoaki Furumiya
直明 古宮
Masahiro Okuyama
正博 奥山
Koji Hirozawa
考司 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000179084A priority Critical patent/JP2001356741A/ja
Priority to KR10-2001-0033125A priority patent/KR100400626B1/ko
Priority to TW090114235A priority patent/TW546614B/zh
Priority to US09/881,113 priority patent/US6801181B2/en
Priority to CNB011243341A priority patent/CN1145922C/zh
Publication of JP2001356741A publication Critical patent/JP2001356741A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型表示装置のゲート線
セレクタに用いるレベルシフタに貫通電流が生じるた
め、消費電力が高い。 【解決手段】 正電源１８と負電源１９との間にｐチャ
ネルトランジスタ１１（または１２）とｎチャネルトラ
ンジスタ１４（または１５）とを直列に接続し、入力信
号Sig1もしくは反転信号*Sig1をｐチャネルトランジス
タ１１（または１２）とｎチャネルトランジスタ１４
（または１５）の両方のゲートに入力する。片方のトラ
ンジスタがオンし、もう片方のトランジスタがオフする
ため貫通電流が流れない。このレベルシフタをアクティ
ブマトリクス型表示装置のゲート線セレクタ６とゲート
線３との間に挿入する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、所定電圧幅の入力
電圧を異なる電圧幅の出力電圧に変換するレベルシフタ
に関し、特に、アクティブマトリクス型表示装置のゲー
ト線ドライバに用いられるレベルシフタに関するもので
ある。
【０００２】
【従来の技術】現在用いられる表示装置は、大きく分け
てパッシブマトリクス型と、アクティブマトリクス型に
分類できる。このうち、アクティブマトリクス型表示装
置は、それぞれの画素にスイッチング素子を設け、それ
ぞれの画素にその画素の画像データに応じた電圧を印加
して（もしくは電流を流して）表示を行うタイプの表示
装置である。
【０００３】液晶表示装置（Liquid Crystal Display；
ＬＣＤ）は対向する基板間に液晶LCを封入し、画素毎に
形成された画素電極に電圧を印加して、液晶LCの透過率
を変化させることによって表示を行う表示装置であり、
アクティブマトリクス型ＬＣＤは、特にモニター用途で
主流となっている。
【０００４】また、エレクトロルミネッセンス（Electr
o Luminescence；ＥＬ）表示装置は、画素毎に形成され
た画素電極からＥＬ素子に電流を流すことによって表示
を行う表示装置であり、アクティブマトリクス型ＥＬ表
示装置は、実用化に向けて研究が盛んである。
【０００５】図２はアクティブマトリクス型ＬＣＤを示
す回路図である。表示領域１には、列方向に延びる複数
のドレイン線２と、行方向に延びる複数のゲート線３が
配置され、ドレイン線２とゲート線３のそれぞれの交点
に対応して選択トランジスタ４が配置されている。選択
トランジスタ４のドレインがドレイン線２、ゲートがゲ
ート線３にそれぞれ接続され、ソースは画素毎に形成さ
れた画素電極に接続されている。表示領域１の列方向外
側には、所定のドレイン線２を順次選択してデータ電圧
を印加するドレイン線ドライバ５が配置されている。表
示領域１の行方向外側にはゲート線を選択するゲート線
セレクタ６が配置されている。
【０００６】ゲート線セレクタ６は複数のゲート線３か
ら所定のゲート線３を順次選択してゲート電圧を印加
し、そのゲート線３に接続された選択トランジスタ４を
オンする。ドレイン線ドライバ５は、複数のドレイン線
２から所定のドレイン線２を順次選択し、このドレイン
線２に、データ信号を出力する。選択されたゲート線３
と選択されたドレイン線２に接続された画素の画素電極
には、ドレイン線２及びオンした選択トランジスタ４を
通じて、データ信号に応じた画素電圧が印加され、これ
に対応する液晶LCが駆動されて表示が行われる。
【０００７】ところで、画素電極に印加する電圧、即ち
画素電圧を行毎に反転させるライン反転駆動を行う際、
画素電圧の最大値を抑制するために、対向電極COMの電
圧を同時に反転させる対極ＡＣ駆動という駆動方法が採
用される場合がある。前述したように、選択されたゲー
ト線に対応する画素電極は、選択トランジスタ４を介し
て画素電圧が印加されるが、それ以外の選択されないゲ
ート線に対応する画素電極は、選択トランジスタ４がオ
フするため、フローティングとなる。ここで、対極ＡＣ
駆動を行うと、選択されずにフローティングとなった画
素電極の電位が、反転する対向電極COMに引かれて電位
が変動する。電位が変動した結果、画素電極の電位と選
択トランジスタ４のゲート電位との差がなくなって、選
択トランジスタ４がオンしてしまう場合がある。これを
防止するために、対極ＡＣ駆動を行うアクティブマトリ
クス型表示装置においては、選択トランジスタ４のゲー
トには、非選択時に負電圧を印加する必要がある。負電
圧を印加すれば、画素電極が変動してもなおゲート電極
との電位差を確保して、選択トランジスタ４がオンする
ことが防止できる。ここで、ゲート線セレクタ６は、図
３（ａ）に示すように、グランドと所定電位との間の出
力を行う。そこで、ゲート線セレクタ６とゲート線３と
の間には、図示したように、レベルシフタ７が挿入され
る。レベルシフタ７は、図３（ａ）に示した第１の電圧
幅を有する入力信号に対し、図３（ｂ）に示す第２の電
圧幅を有する信号を出力する電圧変換回路である。特に
このレベルシフタ７は図３（ｃ）に示すように、負電圧
V3と正電圧V4の電圧幅を有する出力を行う。
【０００８】図４は従来のレベルシフタの一例を示す回
路図である。第１のｐチャネルトランジスタ５１、第２
のｐチャネルトランジスタ５２、インバータ５３、第１
のｎチャネルトランジスタ５４、第２のｎチャネルトラ
ンジスタ５５、正電源５６、負電源５７より構成され
る。
【０００９】次に、図４の回路の動作について説明す
る。まず入力信号Sig1がローの時、第１のｐチャネルト
ランジスタ５１には、入力信号Sig1を反転させた反転入
力*Sig1がゲートに入力されているので、オフとなり、
入力信号Sig1がゲートに入力されている第２のｐチャネ
ルトランジスタ５２はオンとなる。そして、第２のｐチ
ャネルトランジスタ５２を介して正電源５６がインバー
タ５３に入力されるので、レベルシフタの出力Sig2はロ
ーとなる。また、第２のｐチャネルトランジスタ５２を
介して第１のｎチャネルトランジスタ５４のゲートに正
電源５６が接続され、第１のｎチャネルトランジスタ５
４がオンし、これを介して第２のｎチャネルトランジス
タ５５のゲートが負電源５７に接続されるので、第２の
ｎチャネルトランジスタ５５はオフとなる。
【００１０】次に、入力信号Sig1がハイの時、第１のｐ
チャネルトランジスタ５１はオンし、第２のｐチャネル
トランジスタ５２がオフする。従って、第１のｐチャネ
ルトランジスタ５１を介して第２のｎチャネルトランジ
スタ５５がオンし、負電源５７がインバータ５３に接続
され、レベルシフタの出力Sig2はハイとなる。また、第
２のｎチャネルトランジスタ５５を介して第１のｎチャ
ネルトランジスタ５４のゲートが負電源５７に接続され
るので、第１のｎチャネルトランジスタ５４はオフとな
る。
【００１１】
【発明が解決しようとする課題】従来のレベルシフタ
は、入力信号Sig1がローからハイ、もしくはハイからロ
ーに変化する時に正電源５６から負電源５７に向けて貫
通電流が流れる。このことについて以下に説明する。
今、入力信号Sig1はハイであったとする。上述のよう
に、各トランジスタは、 第１のｐチャネルトランジスタ５１：オン 第２のｐチャネルトランジスタ５２：オフ 第１のｎチャネルトランジスタ５４：オフ 第２のｎチャネルトランジスタ５５：オン となっている。ここで、入力信号Sig1がローに変化した
とする。これによって、最初に、1)第１のｐチャネルト
ランジスタ５１がオフ、第２のｐチャネルトランジスタ
がオンに変化する。次に、2)第１のｎチャネルトランジ
スタ５４のゲートが開き、オンに変化する。そして、最
後に3)第１のｎチャネルトランジスタ５４を介し、第２
のｎチャネルトランジスタ５５のゲートに蓄積されてい
た電荷が負電源５７に抜けるため、第２のｎチャネルト
ランジスタ５５がオフする。と、順を追って変化する。
この変化は、一定の時間を要する。
【００１２】上記変化の間、第２のｐチャネルトランジ
スタ５２と、第２のｎチャネルトランジスタ５５は、両
方ともオンであるため、この変化の間、正電源５６から
負電源５７に向けて貫通電流が流れ続ける。
【００１３】貫通電流は、消費電力の増大につながり、
このようなレベルシフタを搭載した表示装置を電池で駆
動する場合、電池の寿命が短くなるという問題が生じ
る。
【００１４】特に、低温ポリシリコンをトランジスタの
活性層として用いるアクティブマトリクス型表示装置に
おいては、半導体基板上に形成したトランジスタの移動
度と比較して、低温ポリシリコンによるトランジスタの
移動度が小さいため、第２のｐチャネルトランジスタ５
２と第２のｎチャネルトランジスタ５５両方がオンとな
る時間が長く、従って、長い時間貫通電流が流れてしま
う。特に低温ポリシリコンは、中、小型の表示装置に用
いられることが多く、中、小型の表示装置は、電池によ
る駆動を行うアプリケーションが多く、消費電力の削減
は重大な課題である。
【００１５】そこで、本発明は、レベルシフタの貫通電
流を防止し、消費電力を低減したアクティブマトリクス
型表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は上記課題を解決
するために成されたものであり、相補的に反転する一対
の入力信号の一方が、第１の一導電型トランジスタのゲ
ート、第１の逆導電型トランジスタのゲートに入力され
るとともに、入力信号の反転信号が第２の一導電型トラ
ンジスタのゲート、第２の逆導電型トランジスタのゲー
トに入力され、第１の電源と第２の電源との間に、第１
の一導電型トランジスタ、第１の逆導電型トランジス
タ、及び第３の逆導電型トランジスタが直列に接続さ
れ、第１の電源と第２の電源との間に、第２の一導電型
トランジスタ、第２の逆導電型トランジスタ、及び第４
の逆導電型トランジスタが直列に接続され、第１の一導
電型トランジスタと第１の逆導電型トランジスタの接続
点が第４の逆導電型トランジスタのゲートに接続され、
第２の一導電型トランジスタと第２の逆導電型トランジ
スタとの接続点が第３の逆導電型トランジスタのゲート
に接続され、第２の一導電型トランジスタと第２の逆導
電型トランジスタの接続点から入力信号に対応した出力
出力信号が出力されているレベルシフタである。
【００１７】また、複数の画素が配置された表示領域
と、画素を選択するための複数のゲート線と、ゲート線
に交差して配置された複数の信号線と、ゲート線を選択
するゲート線セレクタとを有するアクティブマトリクス
型表示装置において、上記レベルシフタをゲート線セレ
クタとゲート線との間に介在させたアクティブマトリク
ス型表示装置である。
【００１８】さらに、各トランジスタの活性層は、低温
ポリシリコンである。
【００１９】
【発明の実施の形態】図１は、本実施形態に係るレベル
シフタの回路図である。本実施形態のレベルシフタは、
第１のｐチャネルトランジスタ１１、第２のｐチャネル
トランジスタ１２、インバータ１３、第１のｎチャネル
トランジスタ１４、第２のｎチャネルトランジスタ１
５、第３のｎチャネルトランジスタ１６、第４のｎチャ
ネルトランジスタ１７、正電源１８、負電源１９を有す
る。
【００２０】入力信号Sig1を反転した反転信号*Sig1
が、第１のｐチャネルトランジスタ１１のゲート、第１
のｎチャネルトランジスタ１４のゲートに入力されると
ともに、入力信号Sig1が、第２のｐチャネルトランジス
タ１２のゲート、第２のｎチャネルトランジスタ１５の
ゲートに入力される。第１のｐチャネルトランジスタ１
１、第１のｎチャネルトランジスタ１４、第３のｎチャ
ネルトランジスタ１６はこの順に互いに直列に接続さ
れ、第２のｐチャネルトランジスタ１２、第２のｎチャ
ネルトランジスタ１５、第４のｎチャネルトランジスタ
１７もこの順に互いに直列に接続されている。そして、
第１のｐチャネルトランジスタ１１及び第２のｐチャネ
ルトランジスタ１２のソースは正電源１８に接続され、
第３のｎチャネルトランジスタ１６及び第４のｎチャネ
ルトランジスタ１７のドレインは負電源１９に接続され
ている。第１のｐチャネルトランジスタ１１と第１のｎ
チャネルトランジスタ１４の接続点が第４のｎチャネル
トランジスタ１７のゲートに接続され、第２のｐチャネ
ルトランジスタ１２と第２のｎチャネルトランジスタ１
５との接続点が第３のｎチャネルトランジスタ１６のゲ
ートに接続されて相補構造を形成している。出力信号Si
g2は第２のｐチャネルトランジスタ１２と第２のｎチャ
ネルトランジスタ１７の接続点から出力されている。そ
して、最終段に、バッファとしてのインバータ１３が配
置されている。
【００２１】次に本実施形態のレベルシフタの動作につ
いて説明する。
【００２２】まず、入力信号Sig1がローの時、 第１のｐチャネルトランジスタ１１：オフ 第２のｐチャネルトランジスタ１２：オン 第１のｎチャネルトランジスタ１４：オン 第２のｎチャネルトランジスタ１５：オフ であり、第２のｐチャネルトランジスタ１２を介してイ
ンバータ３が正電源１８に接続されるので、出力信号Si
g2はロー出力として負電源電圧V3となる。そして、第２
のｐチャネルトランジスタ１２を介して第３のｎチャネ
ルトランジスタ１６のゲートが正電源１８に接続される
ため、 第３のｎチャネルトランジスタ１６：オン となり、第１、第２のｎチャネルトランジスタ１４、１
６を介して第４のｎチャネルトランジスタ１７のゲート
が負電源１９に接続されるので 第４のｎチャネルトランジスタ１７：オフ となる。
【００２３】次に、入力信号Sig1がハイとなったとき、 第１のｐチャネルトランジスタ１１：オン 第２のｐチャネルトランジスタ１２：オフ 第１のｎチャネルトランジスタ１４：オフ 第２のｎチャネルトランジスタ１５：オン である。そして、第１のｐチャネルトランジスタ１１を
介して正電源１８の電圧が第４のｎチャネルトランジス
タ１７のゲートに印加され、 第４のｎチャネルトランジスタ１７：オン となり、第２、第４のｎチャネルトランジスタ１５、１
７を介してインバータ１３が負電源１９に接続されるの
で、出力信号Sig2はハイ出力として正電源電圧V4とな
る。そして、ｎチャネルトランジスタ１５、１７を介し
て第３のｎチャネルトランジスタ１６のゲートが負電源
１９に接続されるので、 第３のｎチャネルトランジスタ１６：オフ となる。
【００２４】本実施形態のレベルシフタは、反転信号*S
ig1が第１のｐチャネルトランジスタ１１及び第１のｎ
チャネルトランジスタ１４のゲートに入力されるため、
Sig1がハイ、ローのいずれの時にも、このどちらかのト
ランジスタがオン、もう一方のトランジスタがオフとな
る。従って、トランジスタそのものの遷移時間が等しけ
れば、貫通電流が流れることはない。同様に、第２のｐ
チャネルトランジスタ１２、第２のｎチャネルトランジ
スタ１５のゲートに、入力信号Sig1が入力されるため、
いずれかのトランジスタがオフとなり、貫通電流が流れ
ない。
【００２５】本実施形態の更なる利点として、動作速度
が早いことが挙げられる。従来のレベルシフタは貫通電
流が流れるため、インバータ５３を切り換えるのに充分
な電荷を供給するのに時間がかかり、その結果、特に出
力信号Sig2をローからハイに変化させるとき、規定され
た電圧まで出力電圧が上昇するのに時間がかかるのであ
る。これに対し、本実施形態では、貫通電流が小さいの
で、インバータ１３が従来に比較して早く切り替わり、
出力信号Sig2が早く切り替わる。
【００２６】本発明の第２の実施形態として、本発明を
アクティブマトリクス型ＬＣＤに適用した場合を例示し
て以下に説明する。本実施形態の回路図は、図２に示し
た従来のものと、全く同様である。本実施形態の従来と
の違いは、レベルシフタの回路構成であり、本実施形態
において、レベルシフタは第１の実施形態で詳述したレ
ベルシフタを用いている。
【００２７】正電源１８の電圧は、少なくとも選択トラ
ンジスタ４をオンする閾値電圧よりも高い電圧V4であ
り、負電源１９の電圧は、対極ＡＣ駆動によって画素電
極電位が変動しうる最も低い電圧よりも低い電圧V3であ
る。
【００２８】本実施形態において、第１の実施形態のレ
ベルシフタを用いたことで、ゲート線を選択する毎に生
じていた貫通電流が低減できる。レベルシフタはゲート
線毎に接地され、一つの画面において例えば２４０本、
４８０本と、多数設置され、しかもゲート電極は、１水
平周期毎にいずれかのゲート電極が必ずオンもしくはオ
フするので、オン、オフを繰り返す回数が極めて多く、
消費電力抑制の効果が特に大きい。
【００２９】また、ガラスのような融点の低い絶縁性透
明基板上に直接回路を作り込む、低温ポリシリコンＴＦ
Ｔの場合、個々のトランジスタの移動度が小さいため、
貫通電流の問題はより顕著となる。低温ポリシリコンと
は、例えばガラスのような、シリコン基板や石英基板に
比較して融点の低い絶縁性透明基板上に、アモルファス
シリコンを形成し、これをレーザアニールなどの基板融
点（約７００℃）よりも低い温度の工程（数秒以下のご
く短い時間であれば８００℃程度に加熱する場合もあ
る）によって結晶化したポリシリコンである。低温ポリ
シリコンを用いると、ガラス基板上に画素とともに周辺
制御回路を作り込めるため、コストが低く、表示装置を
小型化できるメリットがある反面、多結晶化する温度が
低いので、粒界が多く、ポリシリコンの電荷移動度が低
いという短所がある。この低温ポリシリコンを活性層と
して用いた薄膜トランジスタ（低温ポリシリコンＴＦ
Ｔ）によって、従来のレベルシフタをガラス基板上に作
り込むと、第２のｎチャネルトランジスタ１５が変化す
るのに要する時間がさらに長く、即ち多くの貫通電流が
流れる。これに対し、本実施形態のレベルシフタであれ
ば、貫通電流が流れる時間は、インバータ１３の出力遷
移時間のみで、移動度の低い低温ポリシリコンＴＦＴで
あっても、貫通電流を低減することができる。従って、
本発明は、低温ポリシリコンＴＦＴを用いたアクティブ
マトリクス型表示装置に適用してより大きな効果を奏す
ることができる。
【００３０】本出願人は、従来のレベルシフタと本実施
形態のレベルシフタを、低温ポリシリコンＴＦＴによっ
て形成した回路で、出力Sig2を、V3=-2VからV4=10Vまで
上昇させた後、再びV3=-2Vまで低下させる動作をシミュ
レーションした。これによると、出力Sig2をローからハ
イに変化させるときは、従来のレベルシフタでは14.4pA
であった貫通電流が、本実施形態のレベルシフタによれ
ば、11.2pAまで削減でき、ハイからローに変化させると
きは従来3.0pAであった貫通電流が、1. 6pAまで削減で
き、トータルとして貫通電流を26.4％削減できた。
【００３１】なお、本実施形態は、アクティブマトリク
ス型ＬＣＤを例示して説明したが、これに限るものでは
なく、アクティブマトリクス型の表示装置、例えば、有
機ＥＬ表示装置、ＬＥＤ表示装置、真空蛍光表示装置な
ど、様々な表示装置に同様に適用できる。
【００３２】
【発明の効果】以上に述べたように、本発明のレベルシ
フタは、直列となった３つのトランジスタのうち、導電
型の異なる２つのトランジスタのゲートに、入力もしく
は反転入力が成されるため、トランジスタの変移時に
は、どちらかのトランジスタがオフするため、３つのト
ランジスタに貫通電流が流れることが防止できる。従っ
て、レベルシフタの消費電流が低減でき、電池寿命の長
いアクティブマトリクス型表示装置とすることができ
る。
【００３３】特に、各トランジスタの活性層は、低温ポ
リシリコンであるので、トランジスタの移動度にかかわ
らず発明の効果が得られ、特に顕著な効果を奏すること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるレベルシフタ
を示す回路図である。
【図２】アクティブマトリクス型表示装置の平面図であ
る。
【図３】レベルシフタの動作を説明するための図であ
る。
【図４】従来のレベルシフタを示す回路図である。
【符号の説明】
１ 表示領域 ２ ドレイン信号線 ３ ゲート信号線 ６ ゲート信号線セレクタ ７ レベルシフタ １１、１２ ｐチャネルトランジスタ １３ インバータ（バッファ） １４、１５、１６、１７ ｎチャネルトランジスタ １８ 正電源 １９ 負電源
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２２ Ｇ０２Ｆ 1/136 ５００ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｂ ６１４ (72)発明者 奥山 正博 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 廣澤 考司 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H092 GA59 JA24 KA05 MA30 NA26 2H093 NA16 NC09 ND39 5C006 BB15 BB16 BC03 BC20 BF34 BF46 FA11 FA47 5C080 AA06 AA07 AA08 AA10 BB05 DD09 DD26 FF11 JJ02 JJ03 JJ04 5F110 AA09 BB02 DD02 GG02 GG13 PP01 PP03 PP10

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 相補的に反転する一対の入力信号の一方
    が、第１の一導電型トランジスタのゲート、及び第１の
    逆導電型トランジスタのゲートに入力されるとともに、
    他方が第２の一導電型トランジスタのゲート、及び第２
    の逆導電型トランジスタのゲートに入力され、 第１の電源と第２の電源との間に、第１の一導電型トラ
    ンジスタ、第１の逆導電型トランジスタ、及び第３の逆
    導電型トランジスタが直列に接続され、 第１の電源と第２の電源との間に、第２の一導電型トラ
    ンジスタ、第２の逆導電型トランジスタ、及び第４の逆
    導電型トランジスタが直列に接続され、 第１の一導電型トランジスタと第１の逆導電型トランジ
    スタの接続点が第４の逆導電型トランジスタのゲートに
    接続され、第２の一導電型トランジスタと第２の逆導電
    型トランジスタとの接続点が第３の逆導電型トランジス
    タのゲートに接続され、 第２の一導電型トランジスタと第２の逆導電型トランジ
    スタの接続点から入力信号に対応した出力信号が出力さ
    れていることを特徴とするレベルシフタ。
  2. 【請求項２】 複数の画素が配置された表示領域と、前
    記画素を選択するための複数のゲート線と、前記ゲート
    線に交差して配置された複数の信号線と、前記ゲート線
    を選択するゲート線セレクタとを有するアクティブマト
    リクス型表示装置において、請求項１に記載のレベルシ
    フタを前記ゲート線セレクタと前記ゲート線との間に介
    在させたことを特徴とするアクティブマトリクス型表示
    装置。
  3. 【請求項３】 前記各トランジスタの活性層は、低温ポ
    リシリコンであることを特徴とする請求項２に記載のア
    クティブマトリクス型表示装置。
JP2000179084A 2000-06-14 2000-06-14 レベルシフタ及びそれを用いたアクティブマトリクス型表示装置 Pending JP2001356741A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000179084A JP2001356741A (ja) 2000-06-14 2000-06-14 レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
KR10-2001-0033125A KR100400626B1 (ko) 2000-06-14 2001-06-13 레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치
TW090114235A TW546614B (en) 2000-06-14 2001-06-13 Level shifter and active matrix type display device
US09/881,113 US6801181B2 (en) 2000-06-14 2001-06-14 Level shifter for use in active matrix display apparatus
CNB011243341A CN1145922C (zh) 2000-06-14 2001-06-14 电平变换器及使用电平变换器的有源矩阵型显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000179084A JP2001356741A (ja) 2000-06-14 2000-06-14 レベルシフタ及びそれを用いたアクティブマトリクス型表示装置

Publications (1)

Publication Number Publication Date
JP2001356741A true JP2001356741A (ja) 2001-12-26

Family

ID=18680411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000179084A Pending JP2001356741A (ja) 2000-06-14 2000-06-14 レベルシフタ及びそれを用いたアクティブマトリクス型表示装置

Country Status (5)

Country Link
US (1) US6801181B2 (ja)
JP (1) JP2001356741A (ja)
KR (1) KR100400626B1 (ja)
CN (1) CN1145922C (ja)
TW (1) TW546614B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583141B1 (ko) 2004-06-28 2006-05-23 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치
KR100592643B1 (ko) 2004-07-28 2006-06-26 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
US6980194B2 (en) * 2002-03-11 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude
US20030169224A1 (en) * 2002-03-11 2003-09-11 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit
JP4421208B2 (ja) 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP4016184B2 (ja) * 2002-05-31 2007-12-05 ソニー株式会社 データ処理回路、表示装置および携帯端末
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4147480B2 (ja) * 2003-07-07 2008-09-10 ソニー株式会社 データ転送回路及びフラットディスプレイ装置
JP4154598B2 (ja) * 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
KR100539979B1 (ko) * 2003-09-16 2006-01-11 삼성전자주식회사 공통 레벨 쉬프터, 프리 차지 회로, 이를 가지는 스캔구동 장치, 레벨 쉬프팅 방법 및 스캔 라인 구동 방법
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7825982B2 (en) * 2004-06-17 2010-11-02 Aptina Imaging Corporation Operation stabilized pixel bias circuit
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7085177B2 (en) * 2004-09-30 2006-08-01 Lsi Logic Corporation Maximum swing thin oxide levelshifter
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4896420B2 (ja) * 2005-03-30 2012-03-14 株式会社 日立ディスプレイズ 表示装置
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP4781962B2 (ja) * 2006-10-06 2011-09-28 株式会社 日立ディスプレイズ 表示装置
JP4823024B2 (ja) * 2006-11-09 2011-11-24 株式会社東芝 レベル変換回路
EP2009541B1 (en) * 2007-06-29 2015-06-10 Barco N.V. Night vision touchscreen
KR20110041309A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 네거티브 레벨 쉬프터
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN109272933A (zh) 2011-05-17 2019-01-25 伊格尼斯创新公司 操作显示器的方法
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CN103971636A (zh) 2014-04-22 2014-08-06 上海和辉光电有限公司 有源矩阵有机发光二极管驱动电路
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226218A (ja) * 1988-03-07 1989-09-08 Canon Inc レベルシフト用集積回路
JPH0555824A (ja) 1991-08-26 1993-03-05 Inax Corp 平面アンテナ
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
KR960005196B1 (ko) * 1993-12-03 1996-04-22 재단법인한국전자통신연구소 비교기 회로
JP3072254B2 (ja) * 1995-09-29 2000-07-31 川崎製鉄株式会社 レベルシフト回路
JPH1084274A (ja) * 1996-09-09 1998-03-31 Matsushita Electric Ind Co Ltd 半導体論理回路および回路レイアウト構造
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
US5933043A (en) * 1996-10-22 1999-08-03 Kabushiki Kaisha Toshiba High speed level shift circuit
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
KR100268646B1 (ko) * 1997-12-17 2000-10-16 정선종 고전압 구동회로
JP3481121B2 (ja) * 1998-03-20 2003-12-22 松下電器産業株式会社 レベルシフト回路
JP3389856B2 (ja) * 1998-03-24 2003-03-24 日本電気株式会社 半導体装置
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
GB2349997A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
JP2001144603A (ja) * 1999-11-18 2001-05-25 Oki Micro Design Co Ltd レベルシフタ回路およびそれを含むデータ出力回路
TW556145B (en) * 2000-01-11 2003-10-01 Toshiba Corp Flat display apparatus having scan-line driving circuit and its driving method
JP4416901B2 (ja) * 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583141B1 (ko) 2004-06-28 2006-05-23 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치
KR100592643B1 (ko) 2004-07-28 2006-06-26 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치

Also Published As

Publication number Publication date
CN1333524A (zh) 2002-01-30
US6801181B2 (en) 2004-10-05
KR20010112645A (ko) 2001-12-20
TW546614B (en) 2003-08-11
KR100400626B1 (ko) 2003-10-08
CN1145922C (zh) 2004-04-14
US20020030528A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP2001356741A (ja) レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
JP4893707B2 (ja) 発光装置及びその駆動方法
CN103021359B (zh) 一种阵列基板及其驱动控制方法和显示装置
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
JP5234333B2 (ja) ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
KR100610704B1 (ko) 박막 트랜지스터 및 표시 장치
JP5059471B2 (ja) 表示装置
KR20100054729A (ko) 액정 표시 장치
US7265744B2 (en) Liquid crystal display device and driving method thereof
CN101344694B (zh) 液晶显示装置
CN106873273A (zh) 阵列基板及其分区驱动方法、显示模组和显示装置
KR100941843B1 (ko) 인버터 및 이를 구비한 표시장치
US8907882B2 (en) Gate signal line drive circuit and display device
JP3610415B2 (ja) スイッチング回路及びこの回路を有する表示装置
JP2009222777A (ja) 表示装置、電子装置、システム
JP4128045B2 (ja) 有機ｅｌパネル
JP2003050570A (ja) 平面表示装置
KR101127824B1 (ko) 액정표시장치용 트랜지스터 및 이의 제조방법
CN104538456A (zh) 低温多晶硅薄膜晶体管及薄膜晶体管基板
JP2005134459A (ja) Ｔｆｔアレイ基板、電気光学装置、およびそれを用いた電子機器
JP4192690B2 (ja) 発光表示装置
JP3168636B2 (ja) 液晶駆動用ピクセル回路
JP2004341241A (ja) 有機ｅｌ画素回路
JP4311455B2 (ja) 発光装置
KR101245879B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227