[go: up one dir, main page]

JP2001352002A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2001352002A
JP2001352002A JP2000172111A JP2000172111A JP2001352002A JP 2001352002 A JP2001352002 A JP 2001352002A JP 2000172111 A JP2000172111 A JP 2000172111A JP 2000172111 A JP2000172111 A JP 2000172111A JP 2001352002 A JP2001352002 A JP 2001352002A
Authority
JP
Japan
Prior art keywords
motherboard
semiconductor chip
interposer
heat sink
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000172111A
Other languages
English (en)
Other versions
JP3965867B2 (ja
Inventor
Naohito Mizuno
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000172111A priority Critical patent/JP3965867B2/ja
Publication of JP2001352002A publication Critical patent/JP2001352002A/ja
Application granted granted Critical
Publication of JP3965867B2 publication Critical patent/JP3965867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ、インターポーザ及びヒートシ
ンクが一体化されてなり、マザーボードの一面に搭載さ
れる半導体パッケージにおいて、実装密度の高密度化、
放熱性の向上、及び、簡単な組付性を実現可能なパッケ
ージ構造を提供する。 【解決手段】 半導体パッケージ100は、板状をな
し、その端部がハンダ付けによりマザーボード4の一面
4aと電気的に接続されたインターポーザ1と、その端
面がマザーボード4の一面4aと対向するようにマザー
ボード4の一面4aに対して立った状態でインターポー
ザ1と電気的に接続され、その一側の主表面が放熱材1
1を介してインターポーザ1と熱的に接続された半導体
チップ2と、マザーボード4の一面4aにハンダ付けさ
れ、半導体チップ2の他側の主表面と熱的に接続された
ヒートシンク3とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップ、イ
ンターポーザ及びヒートシンクが一体化されてなり、マ
ザーボードの一面に搭載される半導体パッケージに関す
る。
【0002】
【従来の技術】従来の一般的な半導体パッケージとして
は、図5にその概略断面構成が示されるようなCSP
(Chip Scale Package)がある。図
5において、板状のインターポーザ1の一面に、導電性
部材10及びバンプ9を介して、半導体チップ2が電気
的に接続されており、インターポーザ1と半導体チップ
2とが一体化されたパッケージを構成している。
【0003】そして、インターポーザ1の他面側は、ハ
ンダボール20及びハンダ6を介して、マザーボード4
の一面4aに形成された電極パッド7に電気的に接続さ
れている。このようにして、マザーボード4の一面4a
に搭載されたCSPは、半導体チップ2と略同等のサイ
ズであり、実装密度の高密度化が可能であるため、パッ
ケージの小型化が強く要求される携帯機器を中心に使用
されている。
【0004】
【発明が解決しようとする課題】しかしながら、実装密
度の更なる高密度化を目指す場合、上記CSPでは、半
導体チップ2の面積分の実装面積が最低限必要であるた
めに限界がある。また、上記CSPにおける放熱経路
は、半導体チップ2からインターポーザ1を介してマザ
ーボード4に流れる経路が主体であるため、放熱性に限
界があり、大電力用途には使用できない。
【0005】ここで、放熱性を向上させるべく、ヒート
シンクをパッケージに追加することも考えられる。しか
し、実装密度の更なる高密度化を実現しつつ、ヒートシ
ンク、半導体チップ及びインターポーザの3者を一体化
させ、マザーボードへ搭載することを考えた場合、組付
性が複雑にならないように考慮する必要があり、ヒート
シンクの追加には工夫を要する。
【0006】そこで、本発明は上記した諸問題に鑑み、
半導体チップ、インターポーザ及びヒートシンクが一体
化されてなり、マザーボードの一面に搭載される半導体
パッケージにおいて、実装密度の高密度化、放熱性の向
上、及び、簡単な組付性を実現可能なパッケージ構造を
提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明では、マザーボード(4)の一
面に搭載される半導体パッケージであって、その端部が
ハンダ付けによりマザーボードの一面と電気的に接続さ
れてマザーボードの一面から外方へ延びるように配置さ
れる板状のインターポーザ(1)と、その端面がマザー
ボードの一面と対向するようにマザーボードの一面に対
して立った状態で配置され、インターポーザと電気的に
接続されるとともに、その一側の主表面が放熱材(1
1)を介してインターポーザと熱的に接続された半導体
チップ(2)と、マザーボードの一面にハンダ付けされ
てマザーボードの一面から外方へ延びるように配置され
るとともに、半導体チップの他側の主表面と熱的に接続
されたヒートシンク(3)とを備えることを特徴として
いる。
【0008】本発明によれば、インターポーザ、半導体
チップ及びヒートシンクの3者が一体化されてパッケー
ジを構成し、これら一体化された3者がマザーボードの
一面に立った状態で配置される。そのため、実装面積は
半導体チップの面積よりも小さくすることができる。
【0009】また、本発明における放熱経路は、半導体
チップの一側の主表面から放熱材を通ってインターポー
ザからマザーボードへ熱が流れる経路と、半導体チップ
の他側の主表面からヒートシンクへ熱が流れる経路とが
確保される。ヒートシンクへ伝わった熱は、ヒートシン
クの表面から外部へ放熱されるか、もしくはマザーボー
ドへ流れる。このようにして、半導体チップの両主表面
から放熱が可能となる。
【0010】また、本発明によれば、インターポーザ及
びヒートシンクは、マザーボードの一面とハンダ付けに
より接続されるようになっている。そのため、上記3者
を一体化してパッケージ化した後、一括してハンダリフ
ローすることで、パッケージをマザーボードへ搭載する
ことが可能となる。このように、本発明によれば、実装
密度の高密度化、放熱性の向上、及び、簡単な組付性を
実現可能なパッケージ構造を提供することができる。
【0011】また、請求項2記載の発明では、マザーボ
ード(4)の一面に搭載される半導体パッケージであっ
て、半導体チップ(2)の一側の主表面にインターポー
ザ(1)を電気的に接続するとともに、半導体チップの
他側の主表面にヒートシンク(3)を熱的に接続するこ
とにより、半導体チップをインターポーザ及びヒートシ
ンクで挟んでなる積層体を構成し、この積層体を、半導
体チップの端面をマザーボードの一面に対向させた状態
で半導体チップがマザーボードの一面に対して立設され
るように、マザーボードの一面に搭載し、更に、半導体
チップの一側の主表面とインターポーザとを放熱材(1
1)を介して熱的に接続し、インターポーザ及びヒート
シンクをマザーボードの一面とハンダ付けにより接続可
能としたことを特徴としている。
【0012】本発明によっても、一体化された半導体チ
ップ、インターポーザ及びヒートシンクの3者がマザー
ボードの一面に立った状態で配置され、半導体チップの
両主表面からの放熱が可能であり、更に一括してハンダ
リフローすることでパッケージの実装が可能となるた
め、実装密度の高密度化、放熱性の向上、及び、簡単な
組付性を実現可能なパッケージ構造を提供することがで
きる。
【0013】ここで、請求項3の発明のように、ヒート
シンク(3)と半導体チップ(2)との間にも、放熱材
(13)を介在させて熱的に接続すれば、より放熱性の
高いパッケージ構造を提供することができる。
【0014】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0015】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1は、本発明の実施形態に係る半
導体パッケージ100の概略断面構成を、マザーボード
4へ実装した状態にて示す図である。半導体パッケージ
100は、半導体チップ2をインターポーザ1及びヒー
トシンク3で挟んで一体化したものであり、マザーボー
ド4の一面4aに搭載されている。マザーボード4とし
ては、一般的なプリント配線基板等を採用することがで
きる。
【0016】インターポーザ1は、板状のプリント基板
もしくはセラミック基板等を用いた板状の多層基板であ
る。インターポーザ1の周辺部には銅やアルミ等よりな
る電極パッド5が設けられており、図示例では、この電
極パッド5は、インターポーザ1の一側の主表面から端
部を通って他側の主表面に渡って形成されている。
【0017】そして、電極パッド5は、ハンダ6により
マザーボード4の一面4aに形成された電極パッド7と
接合されている。これにより、インターポーザ1の端部
が、ハンダ付けによりマザーボード4の一面4aと電気
的に接続されて、インターポーザ1は、マザーボード4
の一面4aから外方へ延びるように配置されている。
【0018】また、インターポーザ1には、その厚み方
向に貫通するビアホール(サーマルビア)8や、内部配
線層及び表面配線層が形成されており、これらビアホー
ル8及び各配線層は上記電極パッド5と共に、半導体チ
ップ2とマザーボード4との間の信号経路を形成してい
る。
【0019】半導体チップ2は、例えば、一般的な矩形
板状の半導体チップを採用することができる。半導体チ
ップ2の一側の主表面には、ハンダ等よりなるバンプ9
が形成されている。バンプ9は、半導体チップ2の周辺
部に形成されており、インターポーザ1の一側の主表面
において、ハンダやAgぺ一スト等の導電性部材10を
介して電極パッド5に電気的に接続されている。
【0020】また、半導体チップ2における一側の主表
面の中央部は、熱可塑性材料やAgぺ一スト等の接着材
よりなる放熱材11を介してインターポーザ1に接合さ
れている。また、半導体チップ2とインターポーザ1と
の間のうち、バンプ9及び放熱材11の配設部位以外の
部位には、樹脂等よりなるアンダーフィル材12が充填
され、半導体チップ2とインターポーザ1との接合強度
を高めている。
【0021】こうして、半導体チップ2は、その端面が
マザーボード4の一面4aと対向するようにマザーボー
ド4の一面4aに対して立った状態で配置され(立設さ
れ)、半導体チップ2の一側の主表面とインターポーザ
1とは、電気的に接続されるとともに放熱材11を介し
て熱的に接続されている。
【0022】ヒートシンク3は、アルミや銅等の熱伝導
性に優れた材料よりなり、図1に示す様に、厚み方向の
断面形状が略L字状の板材より構成されている。ヒート
シンク3は、そのL字形の底部にて、ハンダ6を介して
マザーボード4の一面4aに形成された電極パッド7と
接合されている。ここで、ヒートシンク3のハンダ付け
を可能とするために、ヒートシンク3の表面には、ハン
ダ、Ag等の材料がコーティングされている。
【0023】また、ヒートシンク3は、放熱材13を介
して半導体チップ2の他側の主表面と接合されている。
放熱材13は、インターポーザ1側の放熱材11と同様
に、熱可塑性材料やAgぺ一スト等の接着材を用いるこ
とができる。こうして、ヒートシンク3は、マザーボー
ド4の一面4aにハンダ付けされてマザーボード4の一
面4aから外方へ延びるように配置されるとともに、半
導体チップ2の他側の主表面と熱的に接続されている。
【0024】なお、図1に示す様に、マザーボード4の
一面4aには、半導体パッケージ100以外にも、コン
デンサ等の部品14が混載されていても良い。図1で
は、部品14は、マザーボード4の一面4aに形成され
た電極パッド7に対してハンダ6を介して電気的且つ機
械的に接続されている。
【0025】かかる半導体パッケージ100は、次のよ
うにして組み付けられ、マザーボード4へ搭載される。
まず、一側の主表面にバンプ9が形成された半導体チッ
プ2を用意し、半導体チップ2の一側の主表面とインタ
ーポーザ1とを、バンプ9及び放熱材11を介して接合
する。また、半導体チップ2とインターポーザ1との間
に、アンダーフィル材12を充填する。
【0026】一方で、半導体チップ2の他側の主表面と
ヒートシンク3とを放熱材13を介して接合する。こう
して、半導体チップ2をインターポーザ1及びヒートシ
ンク3で挟んでなる積層体が形成され、半導体チップ2
の一側の主表面がインターポーザ1と電気的及び熱的に
接続され、半導体チップ2の他側の主表面がヒートシン
ク3と熱的に接続される。
【0027】次に、この積層体を、半導体チップ2の端
面がマザーボード4の一面4aに対向した状態で半導体
チップ2がマザーボード4の一面4aに対して立設され
るように、マザーボード4の一面4aに搭載する。そし
て、インターポーザ1の端部の電極パッド5及びヒート
シンク3を、マザーボード4の電極パッド7とハンダ付
けにより接続する。こうして、半導体パッケージ100
のマザーボード4への実装がなされる。
【0028】ところで、本実施形態によれば、インター
ポーザ1、半導体チップ2及びヒートシンク3の3者が
一体化されてパッケージを構成し、これら一体化された
3者がマザーボード4の一面4aに立った状態で配置さ
れる。そのため、実装面積は半導体チップ2の面積(主
表面の面積)よりも小さくすることができる。
【0029】また、本実施形態において、半導体チップ
2とマザーボード4との間の信号経路は、半導体チップ
2側を起点とすると、半導体チップ2からの信号は、バ
ンプ9を経て、インターポーザ1の電極パッド5、上記
した図示しない内部配線層及び表面配線層を介して、ハ
ンダ6からマザーボード4の電極パッド7へと流れる経
路となる。また、マザーボード4からの信号は、上記経
路を逆方向へ流れる。
【0030】また、本実施形態において、放熱経路とし
ては、半導体チップ2の一側の主表面からバンプ9及び
放熱材11を通ってインターポーザ1、ハンダ6を介し
てマザーボード4へと熱が流れる経路と、半導体チップ
2の他側の主表面からヒートシンク3へと熱が流れる経
路とが確保される。ヒートシンク3へ伝わった熱は、ヒ
ートシンク3の表面から外部へ放熱されるか、もしくは
マザーボード4へ流れる。
【0031】このようにして、半導体チップ2の両主表
面から放熱が可能となり、片面から放熱する場合に比
べ、約2倍に放熱性を向上させることができる。また、
ヒートシンク3において、半導体チップ2との接合面と
は反対側の面が、広く外気に露出して放熱面積を確保し
ているため、ヒートシンク3自身の放熱性が高められて
いる。
【0032】また、本実施形態によれば、インターポー
ザ1及びヒートシンク3は、マザーボード4の一面4a
とハンダ付けにより接続されるようになっている。その
ため、上記3個の部材1〜3を一体化してパッケージ化
した後、一括してハンダリフローすることで、半導体パ
ッケージ100をマザーボード4へ搭載することが可能
となる。
【0033】また、半導体パッケージ100は一括して
ハンダリフローが可能であるため、他の部品14ととも
に半導体パッケージ100を同時にマザーボード4へ搭
載することができ、量産に適したものとできる。このよ
うに、本実施形態によれば、実装密度の高密度化、放熱
性の向上、及び、簡単な組付性を実現可能なパッケージ
構造を提供することができる。
【0034】また、本実施形態によれば、半導体チップ
2とマザーボード4との間の配線基板としては、安価な
プリント基板やセラミック基板よりなるインターポーザ
1が使用されている。そのため、高価なフレキシブル配
線基板を用いる場合に比べて、パッケージにかかるコス
ト(パッケージ費)を抑えることも可能である。更に、
もし、フレキシブル配線基板を用いた場合、パッケージ
を一括してハンダリフローすることができないため、組
付性に劣る。
【0035】ここで、本実施形態の変形例を図2及び図
3に示す。図2に示す第1の変形例としての半導体パッ
ケージ200では、インターポーザ1の一側の主表面側
と同様に、他側の主表面にも半導体チップ2及びヒート
シンク3を設けたものである。この半導体パッケージ2
00によれば、上記図1に示した半導体パッケージ10
0と同様の作用効果を奏するとともに、さらに実装密度
を向上させることができる。
【0036】図3に示す第2の変形例としての半導体パ
ッケージ300は、上記図2に示す半導体パッケージ2
00よりも、更に実装密度を高めた例である。図3中、
中央に位置するヒートシンク3は、略U字状に折り曲げ
られた板材であってU字の底部にてマザーボード4の一
面4aにハンダ付けされるものを用い、U字の内周面に
て放熱面積を稼ぐことのできる構成となっている。本例
を用いれば、多数の半導体チップ2を高密度にかつ高放
熱で実装することが可能である。
【0037】(他の実施形態)なお、上記実施形態で
は、ヒートシンク3と半導体チップ2との間にも、放熱
材13を介在させて、より放熱性の高いパッケージ構造
を実現しているが、ヒートシンク3と半導体チップ2と
の間で十分に熱的接触が確保できるならば、これら両部
材2、3の間に放熱材13を介在させなくても良い。
【0038】また、インターポーザ1は、半導体チップ
2とマザーボード4との信号経路を確保できるように構
成されていれば良く、上記各図に示した構造に限定され
るものではない。また、図示しないが、アルミや銅等の
熱伝導性に優れた冷却部材を、ヒートシンク3に熱的に
接触させるように設ければ、更に放熱性を良好なものと
することができる。
【0039】また、インターポーザ1と半導体チップ2
との電気的接続は、バンプ9ではなく、アルミや金等の
ワイヤボンディングで行っても良い。図4に、インター
ポーザ1と半導体チップ2とをワイヤボンディングによ
り電気的に接続した半導体パッケージ400の概略断面
構成を示す。
【0040】図4においては、半導体チップ2の他側の
主表面とインターポーザ1の電極パッド5とが、ワイヤ
15により結線され電気的に接続されている。そして、
チップコート材16は、半導体チップ2の他側の主表面
まで回り込むように形成され、ワイヤ15を被覆保護し
ている。また、ヒートシンク3及び放熱材13は、ワイ
ヤボンディング部以外の部位に接合されている。この半
導体パッケージ400においても、上記実施形態と同様
の効果を有する半導体パッケージが提供される。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体パッケージを示
す概略断面図である。
【図2】上記実施形態の第1の変形例を示す概略断面図
である。
【図3】上記実施形態の第2の変形例を示す概略断面図
である。
【図4】インターポーザと半導体チップとをワイヤボン
ディングにより電気的に接続した半導体パッケージを示
す概略断面図である。
【図5】従来の一般的な半導体パッケージの概略断面図
である。
【符号の説明】
1…インターポーザ、2…半導体チップ、3…ヒートシ
ンク、4…マザーボード、11、13…放熱材。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 マザーボード(4)の一面に搭載される
    半導体パッケージであって、 その端部がハンダ付けにより前記マザーボードの一面と
    電気的に接続されて、前記マザーボードの一面から外方
    へ延びるように配置される板状のインターポーザ(1)
    と、 その端面が前記マザーボードの一面と対向するように前
    記マザーボードの一面に対して立った状態で配置され、
    前記インターポーザと電気的に接続されるとともに、そ
    の一側の主表面が放熱材(11)を介して前記インター
    ポーザと熱的に接続された半導体チップ(2)と、 前記マザーボードの一面にハンダ付けされて前記マザー
    ボードの一面から外方へ延びるように配置されるととも
    に、前記半導体チップの他側の主表面と熱的に接続され
    たヒートシンク(3)とを備えることを特徴とする半導
    体パッケージ。
  2. 【請求項2】 マザーボード(4)の一面に搭載される
    半導体パッケージであって、 半導体チップ(2)の一側の主表面にインターポーザ
    (1)を接合し、前記半導体チップの他側の主表面にヒ
    ートシンク(3)を接合することにより、前記半導体チ
    ップを前記インターポーザ及び前記ヒートシンクで挟ん
    でなる積層体が構成され、 この積層体は、前記半導体チップの端面を前記マザーボ
    ードの一面に対向させた状態で前記半導体チップが前記
    マザーボードの一面に対して立設されるように、前記マ
    ザーボードの一面に搭載されており、 前記半導体チップは、前記インターポーザと電気的に接
    続されるとともに、その一側の主表面が放熱材(11)
    を介して前記インターポーザと熱的に接続されており、 前記インターポーザ及び前記ヒートシンクは、前記マザ
    ーボードの一面とハンダ付けにより接続可能となってい
    ることを特徴とする半導体パッケージ。
  3. 【請求項3】 前記ヒートシンク(3)と前記半導体チ
    ップ(2)との間は、放熱材(13)を介して熱的に接
    続されていることを特徴とする請求項1または2に記載
    の半導体パッケージ。
JP2000172111A 2000-06-08 2000-06-08 半導体パッケージ Expired - Fee Related JP3965867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000172111A JP3965867B2 (ja) 2000-06-08 2000-06-08 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172111A JP3965867B2 (ja) 2000-06-08 2000-06-08 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2001352002A true JP2001352002A (ja) 2001-12-21
JP3965867B2 JP3965867B2 (ja) 2007-08-29

Family

ID=18674560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172111A Expired - Fee Related JP3965867B2 (ja) 2000-06-08 2000-06-08 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3965867B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010600A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频芯片模组的互联结构及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20130520A1 (it) * 2013-04-05 2014-10-06 St Microelectronics Srl Realizzazione di un dissipatore di calore tramite saldatura ad onda

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010600A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频芯片模组的互联结构及其制作方法
CN110010600B (zh) * 2018-12-31 2020-12-29 浙江臻镭科技股份有限公司 一种竖立放置射频芯片模组的互联结构及其制作方法

Also Published As

Publication number Publication date
JP3965867B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
US6317326B1 (en) Integrated circuit device package and heat dissipation device
JP3066579B2 (ja) 半導体パッケージ
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JPH0964099A (ja) 半導体装置及びその実装構造
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JPH0548000A (ja) 半導体装置
JPH0917919A (ja) 半導体装置
JPH06260532A (ja) フリップチップの接続構造
JP2004327951A (ja) 半導体装置
TW578282B (en) Thermal- enhance MCM package
JP2861981B2 (ja) 半導体装置の冷却構造
JP2010147382A (ja) 電子装置
KR20060101340A (ko) 적층형 반도체 장치
JP2012169330A (ja) 電子装置
JP3569585B2 (ja) 半導体装置
JP3910391B2 (ja) 積層型半導体装置
KR20060080420A (ko) 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법
JP3965867B2 (ja) 半導体パッケージ
JP2007281201A (ja) 半導体装置
JP2004119882A (ja) 半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JPH0897336A (ja) 半導体装置
JP4193702B2 (ja) 半導体パッケージの実装構造
JPH05218226A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140608

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees