JP2001345364A

JP2001345364A - モニター用抵抗素子及び抵抗素子相対精度測定方法

Info

Publication number: JP2001345364A
Application number: JP2000166218A
Authority: JP
Inventors: Itaru Inoue; 格井上
Original assignee: NEC Yamagata Ltd
Current assignee: NEC Yamagata Ltd
Priority date: 2000-06-02
Filing date: 2000-06-02
Publication date: 2001-12-14
Also published as: KR100396344B1; TW541426B; US20010054904A1; KR20010110157A

Abstract

(57)【要約】【課題】高精度にかつ効率良く（半導体集積回路基板状
態でも製品状態でも）測定でき、そして、抵抗素子相対
精度測定のための集積回路チップの面積の増加を押え、
集積回路チップのコストを低減するモニター用抵抗素子
及び抵抗素子相対精度測定方法を提供する。【解決手段】モニター用抵抗素子は、集積回路チップに
実回路と同じ製造工程によって形成された複数の抵抗素
子（１、２）が、集積回路チップに形成された端子パッ
ドである電源パッド（３、４、５、６）に接続されてい
る。そして、抵抗素子相対精度測定方法は、集積回路チ
ップに形成された抵抗素子（１、２）の相対精度の測定
を行う時、抵抗素子（１、２）が接続されている、集積
回路チップに形成された端子パッドである電源パッド
（３、４、５、６）を測定用パッドとして用いて行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
おけるモニター用抵抗素子及び抵抗素子相対精度測定方
法に関する。

【０００２】

【従来の技術】半導体集積回路の特性に大きく影響を及
ぼす抵抗素子の相対精度の測定は、高精度にかつ効率良
く測定できることが、重要な要素の一つとなっている。

【０００３】この目的のために、通常、半導体集積回路
基板上の集積回路チップに実回路と同じ製造工程によっ
て形成された複数の抵抗素子と、この各抵抗素子の各端
部に接続された測定用パッドをもってモニター用抵抗素
子を構成する。そして、その測定用パッドに測定装置の
プローブを直接接触させて異なる抵抗素子の抵抗値を測
定し、その抵抗素子の相対精度の測定を行っている。

【０００４】従来のモニター用抵抗素子及び抵抗素子相
対精度測定方法は、例えば特開平５−１５７７８０号公
報（従来例１）に開示されている。これには図４の説明
図に示すように、半導体集積回路基板上の集積回路チッ
プに実回路と同じ製造工程によって形成された第１の抵
抗素子１及び第２の抵抗素子２、第１の抵抗素子１と第
２の抵抗素子２の一端部の間を接続する金属配線２４、
この接続部に形成された第３の測定用パッド２３、第１
の抵抗素子１と第２の抵抗素子２の開放端部に形成され
た第１の測定用パッド２１、第２の測定用パッド２２、
第１の抵抗素子１と第２の抵抗素子２の端部と金属配線
２４、あるいは、第１の測定用パッド２１、第２の測定
用パッド２２、第３の測定用パッド２３との間を接続す
る点であるコンタクト７、８、９、１０をもってモニタ
ー用抵抗素子を構成している。

【０００５】そして、第１の測定用パッド２１、第２の
測定用パッド２２及び第３の測定用パッド２３に測定装
置のプローブを直接接触させる。そして、第１の測定用
パッド２１と第２の測定用パッド２２の間に電圧を印加
し、第３の測定用パッド２３の電圧を測定することによ
り、第１の抵抗素子１と第２の抵抗素子２間の相対精度
の測定を行っている。

【０００６】ここで、第１の測定用パッド２１の電圧を
ｖ１、第２の測定用パッド２２の電圧をｖ２、第３の測
定用パッド２３の電圧をｖ３とすると、第１の抵抗素子
１の抵抗値ｒ１と第２の抵抗素子２の抵抗値ｒ２の相対
精度は、次のようにして求めている。相対精度＝ｒ１／
ｒ２＝（ｖ２−ｖ３）／（ｖ３−ｖ１）。

【０００７】この他の従来技術（従来例２）として、図
５の説明図に示されるものがある。これは、半導体集積
回路基板上の集積回路チップに実回路と同じ製造工程に
よって形成された第１の抵抗素子１及び第２の抵抗素子
２、同じく集積回路チップに実回路と同じ製造工程によ
って形成されたスイッチ回路３３、集積回路チップに設
けられたテストパッドである第１の測定用パッド３１及
び第２の測定用パッド３２、第１の抵抗素子１の一端部
とスイッチ回路３３との間を接続する金属配線３４、第
２の抵抗素子２の一端部とスイッチ回路３３との間を接
続する金属配線３６、第１の抵抗素子１の他端部と第２
の抵抗素子２の他端部との間を接続し、さらに第２の測
定用パッド３２との間を接続する金属配線３５、スイッ
チ回路３３と第１の測定用パッド３１との間を接続する
金属配線３７、第１の抵抗素子１と第２の抵抗素子２の
端部と金属配線３４、あるいは、金属配線３５、金属配
線３６との間を接続する点であるコンタクト７、８、
９、１０をもってモニター用抵抗素子を構成している。

【０００８】そして、集積回路チップを半導体集積回路
基板状態でテスティングする際、第１の測定用パッド３
１及び第２の測定用パッド３２にテスティング装置のプ
ローブを直接接触させる。そして、第１の測定用パッド
３１と第２の測定用パッド３２の間に電圧を印加し、テ
スティング装置より命令を送信してスイッチ回路３３を
切り換えて、第１の抵抗素子１と第２の抵抗素子２の抵
抗値を夫々測定することにより、第１の抵抗素子１と第
２の抵抗素子２の相対精度の測定を行っている。

【０００９】

【発明が解決しようとする課題】上述した従来のモニタ
ー用抵抗素子及び抵抗素子相対精度測定方法は、従来例
１では、集積回路チップに形成されたモニター用抵抗素
子の測定用パッド（第１の測定用パッド２１、第２の測
定用パッド２２及び第３の測定用パッド２３）が相対精
度測定の専用パッドであるため、抵抗素子の測定の条件
が半導体集積回路基板状態に限定され、集積回路チップ
が組み立てられた製品状態では測定できないという問題
がある。

【００１０】また、集積回路チップの本来の端子パッド
とは別に、測定用パッド（第１の測定用パッド２１、第
２の測定用パッド２２及び第３の測定用パッド２３）を
設ける必要があるため、集積回路チップの面積が増加し
てしまうという問題がある。

【００１１】そして、従来例２では、スイッチ回路３３
は（通常）ＭＯＳトランジスタにて構成されており、そ
のＭＯＳトランジスタを介在して抵抗素子（第１の抵抗
素子１及び第２の抵抗素子２）の抵抗値を測定するた
め、ＭＯＳトタンジスタのオン抵抗の抵抗成分も含まれ
て測定されてしまい、抵抗素子の測定精度が劣るという
問題がある。

【００１２】また、集積回路チップの本来の回路には不
必要なスイッチ回路３３及び測定用パッド（テストパッ
ド、第１の測定用パッド３１及び第２の測定用パッド３
２）を設ける必要があるため、集積回路チップの面積が
増加してしまうという問題がある。

【００１３】従って、本発明の目的は、高精度にかつ効
率良く（半導体集積回路基板状態でも製品状態でも）測
定できるモニター用抵抗素子及び抵抗素子相対精度測定
方法を提供することにある。

【００１４】本発明の他の目的は、抵抗素子相対精度測
定のための集積回路チップの面積の増加を押え、集積回
路チップのコストを低減するモニター用抵抗素子及び抵
抗素子相対精度測定方法を提供することにある。

【００１５】

【課題を解決するための手段】本発明のモニター用抵抗
素子は、集積回路チップに実回路と同じ製造工程によっ
て形成された複数の抵抗素子と、前記各抵抗素子の各端
部に接続された測定用パッドとを有するモニター用抵抗
素子において、前記測定用パッドが前記集積回路チップ
に形成された端子パッドであることを特徴とする。

【００１６】また、前記端子パッドが電源パッドであ
る。

【００１７】本発明の抵抗素子相対精度測定方法は、集
積回路チップに形成された抵抗素子の相対精度の測定を
行う抵抗素子相対精度測定方法において、前記抵抗素子
が接続されている、前記集積回路チップに形成された端
子パッドを測定用パッドとして用いて、前記抵抗素子の
測定を行うことを特徴とする。

【００１８】また、前記端子パッドである電源パッドを
前記測定用パッドとして用いて、前記抵抗素子の測定を
行う。

【００１９】また、半導体集積回路基板状態の前記集積
回路チップに形成された前記抵抗素子の測定を行う。

【００２０】また、製品状態の前記集積回路チップに形
成された前記抵抗素子の測定を行う。

【００２１】この様な本発明によれば、集積回路チップ
に形成されたモニター用抵抗素子は集積回路チップに形
成された端子パッドである電源パッドに接続されてい
る。そして、集積回路チップに形成された抵抗素子の相
対精度の測定を行う時、測定用パッドとして集積回路チ
ップに形成された端子パッドである電源パッドを用いて
いる。

【００２２】

【発明の実施の形態】次に、本発明のモニター用抵抗素
子の実施の形態について図面を参照して詳細に説明す
る。図１は本発明のモニター用抵抗素子の第１の実施形
態を示す平面図である。

【００２３】まず、図１に示すように、半導体集積回路
基板上の集積回路チップには、（本来の）端子パッドで
ある電源パッド（第１の電源パッド３、第２の電源パッ
ド４、第３の電源パッド５及び第４の電源パッド６のみ
図示）及び端子パッドである信号パッド（２個の信号パ
ッド１５のみ図示）が形成されている。

【００２４】そして、図１に示すように、本実施形態の
モニター用抵抗素子は、半導体集積回路基板上の集積回
路チップの任意の場所に実回路と同じ製造工程によって
形成された第１の抵抗素子１及び第２の抵抗素子２、第
１の抵抗素子１の一端部と第１の電源パッド３との間を
接続する金属配線１１、第１の抵抗素子１の他端部と第
２の電源パッド４との間を接続する金属配線１２、第２
の抵抗素子２の一端部と第３の電源パッド５との間を接
続する金属配線１３、第２の抵抗素子２の他端部と第４
の電源パッド６との間を接続する金属配線１４、第１の
抵抗素子１と第２の抵抗素子２の端部と金属配線１１、
あるいは、金属配線１２、金属配線１３、金属配線１４
との間を接続する点であるコンタクト７、８、９、１０
から構成されている。

【００２５】ここで、第１の抵抗素子１と第２の抵抗素
子２の形状、大きさ、配置については、集積回路チップ
内部で実回路として実際に使用していて相対精度の確認
をおこないたい所望の抵抗素子と同一形状、同一大き
さ、同一相対配置であることが望ましいがその限りでは
ない。

【００２６】図２は本発明のモニター用抵抗素子の第２
の実施形態を示す平面図である。図２に示すように、本
実施形態のモニター用抵抗素子は、図１に示す第１の実
施形態が第１の抵抗素子１の両端部と第２の抵抗素子２
の両端部夫々を個別の電源パッド（第１の電源パッド
３、第２の電源パッド４、第３の電源パッド５、第４の
電源パッド６）に金属配線（金属配線１１、金属配線１
２、金属配線１３、金属配線１４）にて接続して構成し
ているのに対し、第１の抵抗素子１と第２の抵抗素子２
の一端部を共通にして１つの電源パッド（第２の電源パ
ッド４）に金属配線１６にて接続して構成しているもの
である。

【００２７】このため、第１の実施形態では利用する電
源パッドの数が測定する抵抗素子の個数の２倍、つまり
抵抗素子の端部の数だけ必要であったが、本実施形態で
は抵抗素子の一端部を共通に接続しているため利用する
電源パッドの数が抵抗素子の個数プラス１個ですむとい
う利点がある。

【００２８】図３は本発明のモニター用抵抗素子の第３
の実施形態を示す平面図である。抵抗素子相対精度の向
上を図るために複数の抵抗素子の両側に（集積回路チッ
プ内部で実回路として実際に配置している抵抗素子の配
置構成に合わせて）ダミー抵抗を配置する手法を取る場
合がある。この手法を取りいれた実施形態を本実施形態
として示す。本実施形態では、第１の抵抗素子１の隣に
ダミー抵抗素子１７を配置し、第２の抵抗素子２の隣に
ダミー抵抗素子１８を配置している。

【００２９】この様に集積回路チップ内部で実回路とし
て実際に配置している抵抗素子の配置構成に合わせるこ
とで、集積回路チップ内部で使用している抵抗素子の相
対精度を忠実にモニター可能となる。

【００３０】また、上述した本発明のモニター用抵抗素
子の実施形態においては、集積回路チップに形成された
抵抗素子の個数は２（個）（第１の抵抗素子１と第２の
抵抗素子２）であるが、本発明はこれに限定されず、集
積回路チップ内部で実回路として実際に配置している抵
抗素子の配置構成に合わせて、３（個）以上でも良い。

【００３１】さらにまた、上述した本発明のモニター用
抵抗素子の実施形態においては、モニター用抵抗素子が
形成された集積回路チップは半導体集積回路基板状態で
あるが、本発明はこれに限定されず、モニター用抵抗素
子が形成された集積回路チップが周知の技術を用い組み
立てられた製品状態でも良い。

【００３２】そして次に、本発明の抵抗素子相対精度測
定方法の実施の形態について図面を参照して詳細に説明
する。図１は本発明の抵抗素子相対精度測定方法の第１
の実施形態及び第２の実施形態を説明するための平面図
である。

【００３３】まず、図１に示すように、そして本発明の
モニター用抵抗素子の第１の実施形態として上述した様
に、半導体集積回路基板上の集積回路チップには、相対
精度の測定を行う抵抗素子（第１の抵抗素子１及び第２
の抵抗素子２）が端部を夫々個別の電源パッド（第１の
電源パッド３、第２の電源パッド４、第３の電源パッド
５、第４の電源パッド６）に金属配線（金属配線１１、
金属配線１２、金属配線１３、金属配線１４）で接続さ
れて形成されている。

【００３４】そして、本発明の抵抗素子相対精度測定方
法の第１の実施形態は、集積回路チップを半導体集積回
路基板状態でテスティングするテスティング装置を用
い、第１の電源パッド３、第２の電源パッド４、第３の
電源パッド５及び第４の電源パッド６にテスティング装
置のプローブを直接接触させる。

【００３５】そして、第１の電源パッド３と第２の電源
パッド４の間に電圧を印加して第１の抵抗素子１に流れ
る電流を測定する。そして同様に、第３の電源パッド５
と第４の電源パッド６の間に電圧を印加して第２の抵抗
素子２に流れる電流を測定する。そして、電源パッド間
に印加した電圧値及び抵抗素子に流れた電流値（測定
値）により、第１の抵抗素子１と第２の抵抗素子２の相
対精度を計算により求める。このことにより、第１の抵
抗素子１と第２の抵抗素子２の相対精度の測定を行って
いる。

【００３６】具体的には例えば、第２の電源パッド４を
０Ｖに固定し、第１の電源パッド３に電圧を印加して、
第１の抵抗素子１に流れる電流を測定する。この時逆
に、第１の電源パッド３を０Ｖに固定し、第２の電源パ
ッド４に電圧を印加して、第１の抵抗素子１に流れる電
流の測定を行っても良い。

【００３７】そして第１の抵抗素子１の測定と同様に、
第４の電源パッド６を０Ｖに固定し、第３の電源パッド
５に電圧を印加して、第２の抵抗素子２に流れる電流を
測定する。この時逆に、第３の電源パッド５を０Ｖに固
定し、第４の電源パッド６に電圧を印加して、第２の抵
抗素子２に流れる電流の測定を行っても良い。

【００３８】ここで、第１の抵抗素子１の抵抗値をＲ
１、第２の抵抗素子２の抵抗値をＲ２、第１の電源パッ
ド３（若しくは第２の電源パッド４）に印加した電圧値
をＶ１、第１の抵抗素子１に流れた電流値をＩ１、第３
の電源パッド５（若しくは第４の電源パッド６）に印加
した電圧値をＶ２、第２の抵抗素子２に流れた電流値を
Ｉ２とすると、第１の抵抗素子１と第２の抵抗素子２の
相対精度は、次のようにして求められる。相対精度＝Ｒ
１／Ｒ２＝（Ｖ１＊Ｉ２）／（Ｖ２＊Ｉ１）。

【００３９】尚、第１の抵抗素子１と第２の抵抗素子２
の相対精度の測定を行う時、電源パッド（第１の電源パ
ッド３若しくは第２の電源パッド４、第３の電源パッド
５若しくは第４の電源パッド６）に電圧を印加するが、
この事によりこの電源パッドに接続されている実回路が
動作する事は無く、第１の抵抗素子１と第２の抵抗素子
２の測定に影響を与える事は無い。

【００４０】そして、本発明の抵抗素子相対精度測定方
法の第２の実施形態は、第１の実施形態が集積回路チッ
プを半導体集積回路基板状態でテスティングするテステ
ィング装置を用い、半導体集積回路基板状態の集積回路
チップの第１の抵抗素子１と第２の抵抗素子２の測定を
行うのに対し、集積回路チップを製品状態でテスティン
グするテスティング装置を用い、製品状態の集積回路チ
ップの第１の抵抗素子１と第２の抵抗素子２の測定を行
うものである。

【００４１】ここで、図１に示す半導体集積回路基板上
のモニター用抵抗素子が形成された集積回路チップは、
周知の技術を用い組み立てられ製品になる。そして、製
品状態の集積回路チップでは、第１の電源パッド３、第
２の電源パッド４、第３の電源パッド５及び第４の電源
パッド６は、夫々例えばボンディングワイヤを介して製
品の外部リード（図示せず）に接続されている。

【００４２】そして、本実施形態では、集積回路チップ
を製品状態でテスティングするテスティング装置を用
い、第１の電源パッド３、第２の電源パッド４、第３の
電源パッド５及び第４の電源パッド６が夫々接続されて
いる製品の外部リードにテスティング装置のテストボー
ドに設けられたソケットを接触させる。

【００４３】そして第１の実施形態と同様に、第１の電
源パッド３と第２の電源パッド４の間に電圧を印加して
第１の抵抗素子１に流れる電流を測定する。そして、第
３の電源パッド５と第４の電源パッド６の間に電圧を印
加して第２の抵抗素子２に流れる電流を測定する。そし
て、電源パッド間に印加した電圧値及び抵抗素子に流れ
た電流値（測定値）により、第１の抵抗素子１と第２の
抵抗素子２の相対精度を計算により求める。このことに
より、第１の抵抗素子１と第２の抵抗素子２の相対精度
の測定を行っている。

【００４４】

【発明の効果】以上述べたように、本発明によれば、集
積回路チップに形成されたモニター用抵抗素子は集積回
路チップに形成された電源パッドに接続されていて、抵
抗素子の相対精度の測定を行う時、測定用パッドとして
集積回路チップに形成された電源パッドを利用するの
で、半導体集積回路基板状態でも製品状態でも、通常集
積回路チップをテスティングするテスティング装置を用
いて、集積回路チップに形成されたモニター用抵抗素子
の測定を行え、効率良く測定できるという効果が得られ
る。

【００４５】また、モニター用抵抗素子に、従来技術の
ような、スイッチ回路を用いてはいないので、抵抗素子
の測定精度が劣るような事はなく、高精度に測定できる
という効果も得られる。

【００４６】さらに、モニター用抵抗素子に、従来技術
のような、相対精度測定の専用パッド（測定用パッド）
は不要であり、またスイッチ回路を用いてはいないの
で、相対精度測定のための集積回路チップの面積の増加
を押えられ、集積回路チップのコストを低減できるとい
う効果も得られる。

【図面の簡単な説明】

【図１】本発明のモニター用抵抗素子の第１の実施形態
を示す平面図である。また、本発明の抵抗素子相対精度
測定方法の第１の実施形態及び第２の実施形態を説明す
るための平面図である。

【図２】本発明のモニター用抵抗素子の第２の実施形態
を示す平面図である。

【図３】本発明のモニター用抵抗素子の第３の実施形態
を示す平面図である。

【図４】従来技術を示す説明図である。

【図５】他の従来技術を示す説明図である。

【符号の説明】

１第１の抵抗素子２第２の抵抗素子３第１の電源パッド４第２の電源パッド５第３の電源パッド６第４の電源パッド７，８，９，１０コンタクト１１，１２，１３，１４，１６，２４，３４，３５，３
６，３７金属配線１５信号パッド１７，１８ダミー抵抗素子２１第１の測定用パッド２２第２の測定用パッド２３第３の測定用パッド３１第１の測定用パッド（テストパッド）３２第２の測定用パッド（テストパッド）３３スイッチ回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2G028 AA01 AA02 BB01 BB11 BC01 CG02 DH03 FK01 FK02 HN09 HN10 4M106 AA01 AA04 AA07 AB12 AD26 BA01 BA14 CA10 5F038 AR00 AR24 BE05 BE09 CA07 CA10 DT12 EZ20

Claims

【特許請求の範囲】

【請求項１】集積回路チップに実回路と同じ製造工程
によって形成された複数の抵抗素子と、前記各抵抗素子
の各端部に接続された測定用パッドとを有するモニター
用抵抗素子において、前記測定用パッドが前記集積回路
チップに形成された端子パッドであることを特徴とする
モニター用抵抗素子。
【請求項２】前記端子パッドが電源パッドである請求
項１記載のモニター用抵抗素子。
【請求項３】集積回路チップに形成された抵抗素子の
相対精度の測定を行う抵抗素子相対精度測定方法におい
て、前記抵抗素子が接続されている、前記集積回路チッ
プに形成された端子パッドを測定用パッドとして用い
て、前記抵抗素子の測定を行うことを特徴とする抵抗素
子相対精度測定方法。
【請求項４】前記端子パッドである電源パッドを前記
測定用パッドとして用いて、前記抵抗素子の測定を行う
請求項３記載の抵抗素子相対精度測定方法。
【請求項５】半導体集積回路基板状態の前記集積回路
チップに形成された前記抵抗素子の測定を行う請求項３
記載の抵抗素子相対精度測定方法。
【請求項６】製品状態の前記集積回路チップに形成さ
れた前記抵抗素子の測定を行う請求項３記載の抵抗素子
相対精度測定方法。