JP2001344299A - Wiring structure having branch point and method for forming wiring constitution having branch point - Google Patents
Wiring structure having branch point and method for forming wiring constitution having branch pointInfo
- Publication number
- JP2001344299A JP2001344299A JP2000165944A JP2000165944A JP2001344299A JP 2001344299 A JP2001344299 A JP 2001344299A JP 2000165944 A JP2000165944 A JP 2000165944A JP 2000165944 A JP2000165944 A JP 2000165944A JP 2001344299 A JP2001344299 A JP 2001344299A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- branch point
- length
- elements
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、分岐点を有する配
線構造、および分岐点を有する配線構成形成方法に関す
る。さらに詳細には、分岐点を有する配線構造におい
て、分岐後の各配線における電気遅延時間をほぼ一致さ
せることを可能とした分岐点を有する配線構造、および
分岐点を有する配線構成形成方法に関する。The present invention relates to a wiring structure having a branch point and a method of forming a wiring structure having a branch point. More specifically, the present invention relates to a wiring structure having a branch point and a method of forming a wiring configuration having a branch point, in which a wiring structure having a branch point can have substantially the same electrical delay time in each wiring after branching.
【0002】[0002]
【従来の技術】高速信号用の配線を例えばプリント基板
に形成する場合、分岐を有する構成では、分岐後の各配
線における信号劣化、信号反射の発生、各配線間の信号
伝送誤差すなわち遅延量の差等が分岐配線構成を利用し
た各種信号処理において様々な問題を発生させる原因と
なっている。2. Description of the Related Art When a wiring for a high-speed signal is formed on, for example, a printed circuit board, in a configuration having a branch, signal deterioration, signal reflection occurs in each wiring after branching, and a signal transmission error between wirings, that is, a delay amount. Differences and the like cause various problems in various signal processing using the branch wiring configuration.
【0003】分岐配線における上記問題点を解決する試
みは従来からなされており、例えば、特開平6−326
506には、分岐後の配線層を特性インピーダンスが2
倍になるように基板の誘電体厚をコントロールすること
により、伝送損失の悪化による信号劣化を防いだ高速信
号用多層基板が開示されている。また、特開平10−5
1147には、プリント配線基板の層数を増加させない
ために分岐によるクロス部分を部品化した構成を開示し
ている。また、特開平11−163531には、バス配
線において曲げの回数を同数として外側配線と内側配線
の配線長を等しくなる、いわゆる等長配線構成とするこ
とにより、伝送信号のタイミングのばらつきを抑えた構
成が開示されている。[0003] Attempts to solve the above problems in branch wiring have been made in the past.
506 indicates that the wiring layer after branching has a characteristic impedance of 2;
A multi-layer substrate for high-speed signals, in which signal deterioration due to deterioration of transmission loss is prevented by controlling the dielectric thickness of the substrate so as to double the thickness, is disclosed. Also, Japanese Patent Application Laid-Open No. 10-5
No. 1147 discloses a configuration in which a cross portion formed by branching is made into a component so as not to increase the number of layers of the printed wiring board. Japanese Patent Application Laid-Open No. 11-163531 discloses a so-called equal-length wiring configuration in which the number of times of bending is equal in the bus wiring and the wiring lengths of the outer wiring and the inner wiring are equal to each other, thereby suppressing variations in transmission signal timing. An arrangement is disclosed.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、特開平
6−326506のように分岐後の配線層を特性インピ
ーダンスが2倍になるように基板の誘電体厚をコントロ
ールする方法では配線後の配線長が異なる場合や配線長
が長くなる場合に、2つ以上の入力端子で遅延誤差や波
形の乱れが生じるという欠点がある。However, in the method of controlling the dielectric thickness of the substrate so that the characteristic impedance of the wiring layer after branching is doubled as in JP-A-6-326506, the wiring length after wiring is small. When the lengths are different or when the wiring length is long, there is a disadvantage that a delay error or a waveform distortion occurs at two or more input terminals.
【0005】また、特開平10−51147のようにプ
リント配線基板の層数を増加させないために分岐による
クロス部分を部品化したものは多くの設計変更を行う場
合、同一の部品を使用できない場合が多く、汎用性に乏
しいという欠点がある。[0005] Further, as disclosed in Japanese Patent Application Laid-Open No. Hei 10-51147, when a cross portion formed by branching is made into a component so as not to increase the number of layers of the printed wiring board, the same component cannot be used when many design changes are made. There are many disadvantages in that they are poor in versatility.
【0006】また、特開平11−163531のように
バス配線において曲げの回数を同数として外側配線と内
側配線の配線長を等しくなるようにした配線方法では同
一部品内での遅延時間は一致するが異なる入力部品間で
遅延誤差が生じるという欠点、さらに遠方部品からの反
射により近接部品の波形が乱れるといった欠点がある。In a wiring method in which the number of times of bending is equal in the bus wiring and the wiring lengths of the outer wiring and the inner wiring are equal to each other as in Japanese Patent Application Laid-Open No. 11-163531, the delay times in the same part are the same. There is a disadvantage that a delay error occurs between different input components, and further, a waveform of a nearby component is disturbed by reflection from a distant component.
【0007】図9に分岐後の配線長を等しくした構成を
持つ回路を示す。図9に示す配線構成は、分岐点101
を有し、素子として、CPU102、SDRAM10
3、DIMM104、さらにCPU102に隣接してバ
ッファ105が備えられている。この配線構成において
各素子間では高速信号伝送の実現が要求される。配線間
を伝送する信号には、例えば各素子での処理タイミング
を設定するためのクロック信号、あるいはメモリに対す
るデータ書き込みデータ読み出しに用いられるアドレス
信号等がある。FIG. 9 shows a circuit having a configuration in which the wiring lengths after branching are equal. The wiring configuration shown in FIG.
CPU 102, SDRAM 10
3. A buffer 105 is provided adjacent to the DIMM 104 and the CPU 102. In this wiring configuration, realization of high-speed signal transmission is required between each element. The signal transmitted between the wirings includes, for example, a clock signal for setting processing timing in each element, an address signal used for reading data from and writing data to a memory, and the like.
【0008】図9に示す分岐点101を有する配線構成
において、分岐点101からSDRAM103までの配
線長をaとし、分岐点101からDIMM104までの
配線長をbとして、a=bとなるように構成する。この
ように分岐後の配線長a,bを等しくして計測した各素
子における電圧波形の時間変化を図10に示す。In the wiring configuration having the branch point 101 shown in FIG. 9, the wiring length from the branch point 101 to the SDRAM 103 is a, the wiring length from the branch point 101 to the DIMM 104 is b, and a = b. I do. FIG. 10 shows the time change of the voltage waveform in each element measured by equalizing the wiring lengths a and b after branching in this way.
【0009】図10の横軸は、時間(ns:ナノ秒)、
縦軸が電圧(V:ボルト)であり、3つの波形のそれぞ
れは、バッファ105、SDRAM103、DIMM1
04各素子において計測した経時的に変化する電圧波形
データである。理想的には、バッファ105の電圧波形
変化に追随してSDRAM103、DIMM104が同
様の電圧波形を描く態様であり、このような波形を得ら
れれば、CPU102の動作周波数に従って、SDRA
M103、DIMM104の例えばデータ読み出し処理
を誤作動なく実行することが可能となる。The horizontal axis in FIG. 10 is time (ns: nanosecond),
The vertical axis indicates the voltage (V: volt), and each of the three waveforms indicates the buffer 105, the SDRAM 103, and the DIMM1.
04 is voltage waveform data that changes with time and is measured in each element. Ideally, the SDRAM 103 and the DIMM 104 draw similar voltage waveforms following changes in the voltage waveform of the buffer 105. If such waveforms can be obtained, the SDRA
For example, data reading processing of the M103 and the DIMM 104 can be executed without malfunction.
【0010】しかし、分岐後の配線長a,bを等しくし
て計測したバッファ105、SDRAM103、DIM
M104各素子の電圧波形計測データは、図10に示す
ように、様々な反射波等の影響によると思われる乱れが
発生し、安定した電気信号の伝送は困難である。However, the buffer 105, the SDRAM 103, and the DIM measured with the wiring lengths a and b after branching being equal.
As shown in FIG. 10, the voltage waveform measurement data of each element of the M104 is disturbed due to various reflected waves and the like, and it is difficult to transmit a stable electric signal.
【0011】本発明は、上述の従来技術の問題点に鑑み
てなされたものであり、分岐点を有する配線構成におい
て、反射による波形乱れを極小とし、また、分岐点を介
して接続される異なる入力部品間の遅延誤差を小さくす
ることを可能とする分岐点を有する配線構造、および分
岐点を有する配線構成形成方法を提供することを目的と
する。より具体的には、分岐点と複数の第二の素子間の
配線のうち、最長および2番目に長い2本a、bの配線
長が、実効波長との関係において、(a+2×b)<λ
eの関係を満足するように配線することで、反射による
波形乱れを極小とし、さらに、分岐点後の各配線の電気
長を等しくすることで異なる入力部品間の遅延誤差を小
さくすることを可能とした分岐点を有する配線構造、お
よび分岐点を有する配線構成形成方法を提供する。The present invention has been made in view of the above-mentioned problems of the prior art. In a wiring structure having a branch point, waveform disturbance due to reflection is minimized, and different wirings connected via the branch point are provided. An object of the present invention is to provide a wiring structure having a branch point and a method of forming a wiring configuration having a branch point, which can reduce a delay error between input components. More specifically, among the wirings between the branch point and the plurality of second elements, the wiring lengths of the longest and second longest wires a and b are (a + 2 × b) <in relation to the effective wavelength. λ
Wiring that satisfies the relationship of e minimizes waveform disturbances due to reflections, and further reduces the delay error between different input components by equalizing the electrical length of each wiring after the branch point. And a wiring structure forming method having a branch point.
【0012】[0012]
【課題を解決するための手段】本発明の第1の側面は、
第1素子の出力を分岐して複数の第2素子に信号を供給
する配線パターンを備えた分岐点を有する配線構造にお
いて、分岐点から前記複数の第2素子各々までの複数の
距離中、最長の距離を持つ配線長:b、第2番目に長い
距離を持つ配線長:aを、前記配線構造における伝送信
号の周波数をf、配線の単位長さ当たりの基準電位に対
するインダクタンス、電気容量をそれぞれl,cとした
ときに式、λe=1/f×1/√lcによって算出され
る実効波長λeに対して、(a+2×b)<λeを満足す
る構成としたことを特徴とする分岐点を有する配線構造
にある。SUMMARY OF THE INVENTION A first aspect of the present invention is as follows.
In a wiring structure having a branch point provided with a wiring pattern for branching an output of a first element and supplying a signal to a plurality of second elements, a longest of a plurality of distances from the branch point to each of the plurality of second elements is provided. The length of the wiring having the distance of b: the length of the wiring having the second longest distance: a, the frequency of the transmission signal in the wiring structure f, the inductance with respect to the reference potential per unit length of the wiring, and the capacitance, respectively. a branch point characterized by satisfying (a + 2 × b) <λe with respect to an effective wavelength λe calculated by the formula, λe = 1 / f × 1 / √lc, where l and c In the wiring structure having
【0013】さらに、本発明の分岐点を有する配線構造
の一実施態様は、前記分岐点の位置を、該分岐点から前
記複数の第2素子までの複数の配線における各電気長が
ほぼ等しくなる位置に設定した、ただし、ここで、電気
長NLは、分岐点から第2素子までの配線長をLpとし
たとき、NL=Lp/λeによって求められる、構成を
有することを特徴とする。Further, in one embodiment of the wiring structure having a branch point according to the present invention, the position of the branch point is such that the electrical lengths of a plurality of wirings from the branch point to the plurality of second elements are substantially equal. In this case, the electrical length NL is determined by NL = Lp / λe when the wiring length from the branch point to the second element is Lp.
【0014】さらに、本発明の分岐点を有する配線構造
の一実施態様において、前記複数の第2素子は、異なる
素子によって構成されていることを特徴とする。Further, in one embodiment of the wiring structure having a branch point according to the present invention, the plurality of second elements are constituted by different elements.
【0015】さらに、本発明の分岐点を有する配線構造
の一実施態様において、前記配線長a,bをa=bとし
て設定し、a=b<λe/3を満足する構成としたこと
を特徴とする。Further, in one embodiment of the wiring structure having a branch point according to the present invention, the wiring lengths a and b are set as a = b, and the structure satisfies a = b <λe / 3. And
【0016】さらに、本発明の分岐点を有する配線構造
の一実施態様において、前記配線長aが、a≒0である
場合に、b<λe/2を満足する構成としたことを特徴
とする。Further, in one embodiment of the wiring structure having a branch point according to the present invention, when the wiring length a satisfies a ≒ 0, b <λe / 2 is satisfied. .
【0017】さらに、本発明の第2の側面は、第1素子
の出力を分岐して複数の第2素子に信号を供給する配線
パターンを備えた分岐点を有する配線構成形成方法にお
いて、分岐点から前記複数の第2素子各々までの複数の
距離中、最長の距離を持つ配線長:b、第2番目に長い
距離を持つ配線長:aを、前記配線構造における伝送信
号の周波数をf、配線の単位長さ当たりの基準電位に対
するインダクタンス、電気容量をそれぞれl,cとした
ときに式、λe=1/f×1/√lcによって算出され
る実効波長λeに対して、(a+2×b)<λeを満足す
る構成として配線長を設定することを特徴とする分岐点
を有する配線構成形成方法にある。According to a second aspect of the present invention, there is provided a method of forming a wiring structure having a branch point having a wiring pattern for branching an output of a first element and supplying a signal to a plurality of second elements. , A plurality of distances from the plurality of second elements to each of the plurality of second elements, a wiring length having the longest distance: b, a wiring length having the second longest distance: a, a frequency of a transmission signal in the wiring structure being f, When an inductance and a capacitance with respect to a reference potential per unit length of the wiring are 1 and c, respectively, the effective wavelength λe calculated by the formula, λe = 1 / f × 1 / √lc, is expressed by (a + 2 × b 3.) A method of forming a wiring configuration having a branch point, wherein the wiring length is set as a configuration satisfying <λe.
【0018】さらに、本発明の分岐点を有する配線構成
形成方法の一実施態様において、前記分岐点の位置を、
分岐点から前記複数の第2素子までの複数の配線におけ
る各電気長がほぼ等しくなる位置に設定する、ただし、
ここで、電気長NLは、分岐点から第2素子までの配線
長をLpとしたとき、NL=Lp/λeによって求めら
れる、ことを特徴とする。Further, in one embodiment of the wiring structure forming method having a branch point according to the present invention, the position of the branch point is
Set at a position where each electrical length in a plurality of wirings from the branch point to the plurality of second elements is substantially equal,
Here, the electrical length NL is characterized in that when the wiring length from the branch point to the second element is Lp, NL = Lp / λe.
【0019】さらに、本発明の分岐点を有する配線構成
形成方法の一実施態様において、前記配線長a,bをa
=bとして設定し、a=b<λe/3を満足する構成と
することを特徴とする。Further, in one embodiment of the method for forming a wiring structure having a branch point according to the present invention, the wiring lengths a and b are set to a
= B, and a = b <λe / 3.
【0020】さらに、本発明の分岐点を有する配線構成
形成方法の一実施態様において、前記配線長aが、a≒
0である場合に、b<λe/2を満足する構成とするこ
とを特徴とする。Further, in one embodiment of the method for forming a wiring structure having a branch point according to the present invention, the wiring length a is a ≒.
When 0, b <λe / 2 is satisfied.
【0021】[0021]
【作用】本発明はプリント基板上に形成され分岐点を有
する高速信号のパターン配線が分岐点と複数の第二の素
子間の配線のうち、最長となる2本(a、b)の合計の
配線長(a+b)が(a+2×b)<λeとなるように
第1及び第2の素子を配線するプリント配線基板であ
る。だだし、λeはこの信号の動作周波数と配線構造か
ら求まる実効波長である。λe=1/f×1/√lcf
は信号の周波数、l,cは各配線の単位長さ当たりの基
準電位に対するインダクタンス、電気容量である。この
時、分岐点は分岐後の分岐点と複数の第二の素子間の配
線のうち、最長となる2本の合計の配線長の電気長の中
点になるように決定し分岐前の配線を行う。また、この
時、電気長は配線パターンの単位長さ当たりのL(誘導
性)、C(容量性)から求まる伝搬遅延時間と動作周波
数と配線長から算出し、配線パターンを有するモジュー
ル部品などの場合はこの部分の電気長も分岐後の分岐点
と複数の第二の素子間の配線のうち、最長となる2本の
合計の配線長に含める。According to the present invention, the pattern wiring of the high-speed signal having the branch point formed on the printed circuit board is the total of the longest two (a, b) of the wiring between the branch point and the plurality of second elements. This is a printed wiring board for wiring the first and second elements such that the wiring length (a + b) satisfies (a + 2 × b) <λe. However, λe is the effective wavelength determined from the operating frequency of this signal and the wiring structure. λe = 1 / f × 1 / √lcf
Is a signal frequency, and l and c are an inductance and an electric capacity with respect to a reference potential per unit length of each wiring. At this time, the branch point is determined to be the midpoint of the electrical length of the longest total of the two wiring lengths among the wiring between the branch point after the branch and the plurality of second elements, and the wiring before the branch is determined. I do. At this time, the electrical length is calculated from the propagation delay time, the operating frequency, and the wiring length obtained from L (inductive) and C (capacitive) per unit length of the wiring pattern, and the electrical length of the module component having the wiring pattern is calculated. In this case, the electrical length of this portion is also included in the total length of the two longest wires among the wires between the branch point after the branch and the plurality of second elements.
【0022】本発明の分岐点を有する配線構造および配
線構成形成方法に従って生成されるプリント基板は、分
岐点から各入力部品の入力端子までの電気長が等しいた
め信号の遅延誤差が極めて小さくなる。また分岐後の最
遠端間の配線長が信号の動作周波数から決まる実効波長
λeに対してa+2×b<λeの条件を満たすような電
気長にしたため反射による波形乱れが極めて少ない。In the printed circuit board formed according to the wiring structure having the branch point and the wiring configuration forming method of the present invention, since the electrical length from the branch point to the input terminal of each input component is equal, the signal delay error is extremely small. Further, since the wiring length between the farthest ends after the branching is set to satisfy the condition of a + 2 × b <λe with respect to the effective wavelength λe determined by the operating frequency of the signal, waveform disturbance due to reflection is extremely small.
【0023】[0023]
【発明の実施の形態】[実施例1]本発明の分岐点を有
する配線構造、および分岐点を有する配線構成形成方法
の実施例について図面を参照して説明する。まず、本発
明の実施例1に従った分岐点を有する配線構成を図2を
用いて説明する。[Embodiment 1] An embodiment of a wiring structure having a branch point and a method of forming a wiring structure having a branch point according to the present invention will be described with reference to the drawings. First, a wiring configuration having a branch point according to the first embodiment of the present invention will be described with reference to FIG.
【0024】図2は、第1素子の出力を分岐して複数の
第2素子に信号を供給する配線パターンを備えた分岐点
を有する配線構造例であり、1つの第1素子301と1
つの抵抗302と3つの伝送線路310,320,33
0と、第2素子P,303および第2素子Q,304を
有する構成を持つ回路である。第2素子P,303およ
び第2素子Q,304のそれぞれは、分岐点350後の
伝送線路320,330のそれぞれに接続されている。
ここで3つの伝送線路310,320,330はプリン
ト配線板でのパターン配線に相当し、出力素子を有する
部品、入力素子を有する部品、入力素子群を有する部品
の配置位置により、各素子間で、それぞれある配線長L
1,L2,L3を持つことになる。FIG. 2 shows an example of a wiring structure having a branch point provided with a wiring pattern for branching the output of the first element and supplying signals to a plurality of second elements.
Three resistors 302 and three transmission lines 310, 320, 33
0, and a circuit having a configuration including the second elements P and 303 and the second elements Q and 304. Each of the second elements P and 303 and the second elements Q and 304 is connected to each of the transmission lines 320 and 330 after the branch point 350.
Here, the three transmission lines 310, 320, and 330 correspond to the pattern wiring on the printed wiring board, and are arranged among the elements according to the arrangement positions of the component having the output element, the component having the input element, and the component having the input element group. , The respective wiring length L
1, L2 and L3.
【0025】このような分岐点350を有する配線構成
において、本発明では分岐後における分岐点と複数の第
2素子間の配線の長さを以下のように規定する。分岐点
と分岐後の複数の第2素子間の配線の長さのうち、最長
となる2本の配線長をそれぞれL2、L3とし、このう
ち長い配線の方をL3とする。このとき、動作周波数と
プリント配線板の材質で決まるパターン配線を実効波
長:λeに対して(L2+2×L3)<λeの条件を満
たすような長さになるようにする。In the wiring configuration having such a branch point 350, in the present invention, the length of the wiring between the branch point and the plurality of second elements after branching is defined as follows. Of the wiring lengths between the branch point and the plurality of second elements after the branch, the longest two wiring lengths are L2 and L3, respectively, and the longer wiring is L3. At this time, the pattern wiring determined by the operating frequency and the material of the printed wiring board is set to have a length satisfying the condition of (L2 + 2 × L3) <λe with respect to the effective wavelength: λe.
【0026】図2では、分岐点350に2つの第2素子
のみが接続されているので、分岐点と分岐後の複数の第
2素子間の配線の長さのうち、最長となる2本の配線長
はそれぞれ図2に示すL2、L3に相当することにな
る。図2に示す構成例以外にも、例えば分岐点以後に3
以上の第2素子が接続されている場合において、分岐点
と分岐後の複数の第2素子間の配線の長さがそれぞれL
2,L3,L4,L5…とある場合も、これら複数の配
線長から最長となる2本の配線長を選択し、これらがL
2,L3である場合に、(L2+2×L3)<λeの条
件を満たす配線長として、動作周波数とプリント配線板
の材質で決まる実効波長:λeに基づいて設定する。In FIG. 2, since only two second elements are connected to the branch point 350, the longest two of the wiring lengths between the branch point and the plurality of second elements after the branch are formed. The wiring lengths correspond to L2 and L3 shown in FIG. 2, respectively. In addition to the configuration example shown in FIG.
In the case where the above-described second elements are connected, the length of the wiring between the branch point and the plurality of second elements after the branch is L
, L3, L4, L5..., The longest two wiring lengths are selected from the plurality of wiring lengths,
In the case of 2, L3, the wiring length satisfying the condition of (L2 + 2 × L3) <λe is set based on the effective wavelength: λe determined by the operating frequency and the material of the printed wiring board.
【0027】なお、分岐点と複数の第2素子間の配線の
うち、最長となる2本の合計の配線長の中点で分岐でき
る場合はL2=L3となるので条件(L2+2×L3)
<λeはL2=L3<λe/3となる。In the case where a branch can be made at the midpoint of the total length of the two longest wires among the wires between the branch point and the plurality of second elements, L2 = L3, so the condition (L2 + 2 × L3) is satisfied.
<Λe is L2 = L3 <λe / 3.
【0028】本発明のプリント配線基板および配線方法
においては、上記条件を満足する配線になるように入力
素子を有する部品、入力素子群を有する部品の配置位置
を決定する。この時の、配線は、上記条件を満足する最
短長の配線として行うのが望ましい。なお、配線長の計
測値としては、入力素子を有する部品の入力ピン、入力
端子群を有する部品の入力ピンの位置から求まるマンハ
ッタン長、つまり配線をX軸、Y軸に平方に配線した場
合の長さを使用する。In the printed wiring board and the wiring method according to the present invention, the arrangement position of the component having the input element and the component having the input element group are determined so that the wiring satisfies the above conditions. At this time, it is desirable that the wiring be formed as the shortest wiring satisfying the above conditions. The measured value of the wiring length is the Manhattan length obtained from the position of the input pin of the component having the input element and the input pin of the component having the input terminal group, that is, the case where the wiring is squared on the X axis and the Y axis. Use length.
【0029】例えば、図2の構成において、各配線のイ
ンピーダンス:Z0、長さLnは、 L1:Z0=75Ω,110mm L2:Z0=60Ω,40mm L3:Z0=60Ω,40mm のように設定される。For example, in the configuration of FIG. 2, the impedance of each wiring: Z 0 and the length Ln are as follows: L1: Z 0 = 75Ω, 110 mm L2: Z 0 = 60Ω, 40 mm L3: Z 0 = 60Ω, 40 mm Is set to
【0030】具体的な、配線長の設定方法について説明
する。回路上の動作周波数を100MHzとした例につ
いて説明する。この場合、周期:Tは、T=10nSに
なる。以下、パターン配線の単位長さ当たりのR,L,
Cについて2つの態様を想定して説明する。A specific method for setting the wiring length will be described. An example in which the operating frequency on the circuit is 100 MHz will be described. In this case, the cycle: T becomes T = 10 ns. Hereinafter, R, L, per unit length of the pattern wiring,
C is described assuming two modes.
【0031】第1例として、パターン配線の単位長さ当
たりのR,L,CがそれぞれR=6.741e−3、L
=4.47e−10、C=7.836e−14の場合の
配線長の設定処理について説明する。この場合、特性イ
ンピーダンスはZ0=√L/C=75Ω、信号の伝搬速
度はv=1/√LC=0.1689mm/pSとなる。
この第1例の場合、1実効波長の配線長は、以下のよう
にして求められる。1実効波長はλe=T×vから、λ
e=10nS×0.1689mm/pS=16.89c
mとなり、この第1例の1実効波長の配線長は16.8
9cmとなる。As a first example, R, L, and C per unit length of the pattern wiring are R = 6.741e-3 and L, respectively.
= 4.47e-10, C = 7.836e-14, the wiring length setting process will be described. In this case, the characteristic impedance is Z 0 = √L / C = 75Ω, and the signal propagation speed is v = 1 / √LC = 0.1689 mm / pS.
In the case of the first example, the wiring length of one effective wavelength is obtained as follows. One effective wavelength is λe = T × v, λ
e = 10 nS × 0.1689 mm / pS = 16.89c
m, and the wiring length of one effective wavelength in the first example is 16.8.
9 cm.
【0032】この場合の各素子の配置処理について説明
する。1実効波長の配線長は16.89cmであり、こ
のとき、第2素子として、先に説明した図7のSDRA
M,DIMMを分岐点後に接続する構成について考え
る。上記条件:(L2+2×L3)<λeに従って、素
子の配置を行なった回路構成例を図1に示す。The arrangement processing of each element in this case will be described. The wiring length of one effective wavelength is 16.89 cm. At this time, the SDRA of FIG.
Consider a configuration in which M and DIMM are connected after a branch point. FIG. 1 shows an example of a circuit configuration in which elements are arranged according to the above condition: (L2 + 2 × L3) <λe.
【0033】図1に示す配線構成は、分岐点401を有
し、素子として、CPU402、SDRAM403、D
IMM404、さらにCPU402に隣接してバッファ
405が備えられており、素子は図9の構成と同様であ
る。この配線構成において各素子間ではクロック信号、
あるいはメモリに対するデータ書き込みデータ読み出し
に用いられるアドレス信号等等、高速信号が伝送され
る。The wiring configuration shown in FIG. 1 has a branch point 401, and the CPU 402, SDRAM 403, D
A buffer 405 is provided adjacent to the IMM 404 and the CPU 402, and the elements are the same as those in the configuration in FIG. In this wiring configuration, a clock signal,
Alternatively, a high-speed signal such as an address signal used for reading data from and writing data to the memory is transmitted.
【0034】図1に示す構成において、各素子間の配線
長は、本発明の上記条件:(L2+2×L3)<λeに
従って実行する。図1の構成では、分岐点401後の配
線のうち、最長となる2本の合計の配線長の中点で分岐
できる構成であるので、条件(L2+2×L3)<λe
はL2=L3<λe/3として適用する。この場合、図
に示すように分岐点401からSDRAM403までの
配線長をaとし、分岐点401からDIMM404まで
の配線長をbとすると、a(L2)=b(L3)、すな
わちa=b<λe/3として配線長を設定することがで
きる。In the configuration shown in FIG. 1, the wiring length between the elements is determined according to the above condition of the present invention: (L2 + 2 × L3) <λe. In the configuration of FIG. 1, among the wirings after the branch point 401, the configuration is such that the branch can be made at the middle point of the total wiring length of the longest two wirings, so that the condition (L2 + 2 × L3) <λe
Is applied as L2 = L3 <λe / 3. In this case, as shown in the figure, if the wiring length from the branch point 401 to the SDRAM 403 is a and the wiring length from the branch point 401 to the DIMM 404 is b, a (L2) = b (L3), that is, a = b < The wiring length can be set as λe / 3.
【0035】λe=10nS×0.1689mm/pS
=16.89cmであるので、λe/3は5.63cm
となる。等長配線のときの条件L2=L3<λe/3か
ら、入力素子を有する部品の入力ピン、入力素子群を有
する部品の入力ピンの分岐点401からの距離をマンハ
ッタン長で2×λe/3=11.26cm以下になるよ
うに配置する。このようにして、分岐点以後に接続すべ
き第2素子の分岐点から第2素子までの最大距離が設定
される。すなわち、a=b<11.26cmである。Λe = 10 nS × 0.1689 mm / pS
= 16.89 cm, λe / 3 is 5.63 cm
Becomes From the condition L2 = L3 <λe / 3 in the case of equal-length wiring, the distance from the branch point 401 of the input pin of the component having the input element and the input pin of the component having the input element group is 2 × λe / 3 in Manhattan length. = 11.26 cm or less. In this way, the maximum distance from the branch point of the second element to be connected after the branch point to the second element is set. That is, a = b <11.26 cm.
【0036】つぎに、分岐点の設定位置、すなわち分岐
点と複数の第2素子までの距離の設定について説明す
る。図1で示すa,b等の配線長と、実効波長:λeと
の各値から導かれる配線の電気的特性値として電気長:
NLが定義される。電気長NLは、配線長をLnとした
とき、NL=Ln/λeとして定義される。図1の構成
では、分岐点401からSDRAM403までの電気長
は、a/λeであり、分岐点401からDIMM404
までの電気長は、b/λeとなる。Next, the setting position of the branch point, that is, the setting of the distance between the branch point and the plurality of second elements will be described. The electrical length as an electrical characteristic value of the wiring derived from each value of the wiring length such as a and b shown in FIG. 1 and the effective wavelength: λe:
NL is defined. The electrical length NL is defined as NL = Ln / λe, where Ln is the wiring length. In the configuration of FIG. 1, the electrical length from the branch point 401 to the SDRAM 403 is a / λe, and the electrical length from the branch point 401 to the DIMM 404 is
The electrical length up to is b / λe.
【0037】分岐点は、分岐点後に接続する複数の第2
素子(図1においてはSDRAM403、DIMM40
4)としての入力素子を有する部品の入力ピン、入力素
子群を有する部品の入力ピンまでの分岐点からの距離が
電気長で等しくなる点の位置に設定する。こうして設定
された分岐点から出力素子である第1素子(図1におい
てはCPU402)を有する部品の出力ピンへ配線を行
う。第1素子と分岐点間には、抵抗等の各種部品を接続
することも可能である。このようにして、分岐点の位置
が設定され、配線構成が決定される。The branch point includes a plurality of second nodes connected after the branch point.
Elements (SDRAM 403, DIMM 40 in FIG. 1)
4) The input pin of the component having the input element and the position of the point where the distance from the branch point to the input pin of the component having the input element group is equal in electrical length are set. Wiring is performed from the branch point set in this way to the output pin of the component having the first element (the CPU 402 in FIG. 1) which is the output element. Various components such as a resistor can be connected between the first element and the branch point. In this way, the position of the branch point is set, and the wiring configuration is determined.
【0038】図1の配線構成は、a=b<λe/3と
し、かつ、分岐点位置を分岐点から各第2素子までの電
気長を等しく設定した構成である。この回路構成におけ
る各素子における電圧波形の時間変化を図3に示す。The wiring configuration shown in FIG. 1 is such that a = b <λe / 3, and the branch point is set to have the same electrical length from the branch point to each second element. FIG. 3 shows a time change of a voltage waveform in each element in this circuit configuration.
【0039】図3の横軸は、時間(ns:ナノ秒)、縦
軸が電圧(V:ボルト)であり、3つの波形のそれぞれ
は、バッファ405、SDRAM403、DIMM40
4各素子において計測した経時的に変化する電圧波形デ
ータである。先に説明したように理想的には、バッファ
405の電圧波形変化に追随してSDRAM403、D
IMM404が同様の電圧波形を描く態様である。図3
に示すように本発明の配線方法に従って、上述の条件を
満足する配線構成においては、ほぼ理想的な電圧波形が
得られる。このような波形により、CPU402の動作
周波数に従って、SDRAM403、DIMM404の
例えばデータ読み出し処理を誤作動なく実行することが
可能となる。The horizontal axis of FIG. 3 is time (ns: nanosecond), and the vertical axis is voltage (V: volt). Each of the three waveforms is a buffer 405, an SDRAM 403, and a DIMM 40.
4 is voltage waveform data that changes with time and is measured in each element. As described above, ideally, the SDRAMs 403 and D
This is a mode in which the IMM 404 draws a similar voltage waveform. FIG.
According to the wiring method of the present invention, a substantially ideal voltage waveform can be obtained in a wiring configuration satisfying the above conditions as shown in FIG. With such a waveform, for example, data reading processing of the SDRAM 403 and the DIMM 404 can be executed without malfunction according to the operating frequency of the CPU 402.
【0040】次に、第2例として、R=6.527e−
3、L=4.187e−10、C=1.166e−13
の場合の配線構成の決定処理について説明する。このと
き、特性インピーダンスはZ0=√L/C=60Ω、信
号の伝搬速度はv=1/√LC=0.143mm/pS
となる。この場合、1実効波長はλe=T×vから、λ
e=10nS×0.143mm/pS=14.3cmと
なり、1実効波長の配線長は14.3cmとなる。Next, as a second example, R = 6.527e-
3, L = 4.187e-10, C = 1.166e-13
A description will be given of the wiring configuration determination process in the case of (1). At this time, the characteristic impedance is Z 0 = √L / C = 60Ω, and the signal propagation speed is v = 1 / √LC = 0.143 mm / pS
Becomes In this case, one effective wavelength is λe = T × v,
e = 10 nS × 0.143 mm / pS = 14.3 cm, and the wiring length for one effective wavelength is 14.3 cm.
【0041】1実効波長の配線長は14.3cmであ
り、λe/3=4.77cmとなる。等長配線のときの
条件L2=L3<λe/3に基づいて、分岐点から入力
素子を有する部品の入力ピン、入力素子群を有する部品
の入力ピンまでの距離はマンハッタン長で2×λe/3
=9.54cm以下になるように配置する。このように
して、分岐点から第2素子までの最大距離が求められ
る。分岐点の位置は、第1例と同様に、分岐点後に接続
する複数の第2素子(図1においてはSDRAM40
3、DIMM404)としての入力素子を有する部品の
入力ピン、入力素子群を有する部品の入力ピンまでの分
岐点からの距離が電気長で等しくなる位置に設定する。The wiring length for one effective wavelength is 14.3 cm, and λe / 3 = 4.77 cm. Based on the condition L2 = L3 <λe / 3 for equal length wiring, the distance from the branch point to the input pin of the component having the input element and the input pin of the component having the input element group is 2 × λe / manhattan length. 3
= 9.54 cm or less. In this way, the maximum distance from the branch point to the second element is obtained. As in the first example, the position of the branch point is determined by a plurality of second elements (SDRAM 40 in FIG. 1) connected after the branch point.
(3, DIMM 404) is set at a position where the distance from the branch point to the input pin of the component having the input element and the input pin of the component having the input element group is equal in electrical length.
【0042】このように、本発明の配線方法は、分岐点
から第2素子までの配線長中の第1番および第2番目の
配線長を、動作周波数とプリント配線板の材質で決まる
実効波長:λeに基づいて、条件(L2+2×L3)<
λeによって決定し、さらに、分岐点位置を分岐点から
それぞれの第2素子までの距離が電気長で等しくなる点
の位置に設定する。この配線構成決定方法により、分岐
点後に異なる部品を設置した場合であっても分岐後の配
線における電気遅延時間がほぼ一致し、かつ反射による
波形乱れを極小にすることが可能となり、図3で示すよ
うに分岐後の各素子における電圧波形の乱れのない回路
が実現される。As described above, according to the wiring method of the present invention, the first and second wiring lengths among the wiring lengths from the branch point to the second element are determined by the operating frequency and the effective wavelength determined by the material of the printed wiring board. : Based on λe, condition (L2 + 2 × L3) <
λe, and the position of the branch point is set to a position where the distance from the branch point to each of the second elements is equal in electrical length. According to this wiring configuration determination method, even when different components are installed after the branch point, the electrical delay times of the wiring after the branch almost match, and the waveform disturbance due to reflection can be minimized. As shown in the figure, a circuit without disturbance in the voltage waveform in each element after branching is realized.
【0043】つぎに、分岐点後に接続される第2素子で
ある入力端子群を有する部品の内部に、さらに幾つかの
入力素子を有する場合の配線構成決定処理について説明
する。内部に幾つかの入力素子を有する入力素子群に
は、例えば入力素子を有する部品を複数実装するモジュ
ールデバイスなどがある。回路構成例を図4に示す。図
4は、1つの第1素子301と1つの抵抗302と3つ
の伝送線路310,320,330と、第2素子群60
0内の第2素子P,601,第2素子R,602、およ
び第2素子Q,304を有する構成を持つ回路であり、
第2素子P,601,第2素子R,602、および第2
素子Q,304のそれぞれは、分岐点350後の伝送線
路320,330のそれぞれに接続されている。配線長
L1,L2,L3は、先の図2の構成と同様であるが、
図4の構成では、さらに、第2素子P,601,第2素
子R,602間に配線長Lmが存在する。Next, a description will be given of a wiring configuration determination process in the case where a component having an input terminal group, which is a second element connected after the branch point, further includes some input elements. An input element group having several input elements therein includes, for example, a module device in which a plurality of components having input elements are mounted. FIG. 4 shows a circuit configuration example. FIG. 4 shows one first element 301, one resistor 302, three transmission lines 310, 320, 330, and a second element group 60.
A circuit having a configuration including a second element P, 601, a second element R, 602, and a second element Q, 304 in 0,
The second element P, 601, the second element R, 602, and the second element
Each of the elements Q and 304 is connected to each of the transmission lines 320 and 330 after the branch point 350. The wiring lengths L1, L2, L3 are the same as in the configuration of FIG.
In the configuration of FIG. 4, there is a wiring length Lm between the second elements P and 601 and the second elements R and 602.
【0044】このような場合、分岐点350後の配線長
のトータルとしては、L2+L3+Lmを考慮すること
が必要となる。この時、第2素子内部に複数の配線があ
る場合は、Lmは電気長が一番長いものを選択する。出
力素子から伝送される信号は各入力素子で反射を起こし
他の入力素子へ向かうが前記分岐後の配線長のトータル
つまりL2+L3+Lmについて、上述した条件式を適
用する。すなわち、この場合、(L3+2×(L2+L
m))<λeの条件を満たす配線構成とする。In such a case, it is necessary to consider L2 + L3 + Lm as the total wiring length after the branch point 350. At this time, when there are a plurality of wirings inside the second element, Lm having the longest electrical length is selected. The signal transmitted from the output element is reflected at each input element and goes to another input element, but the above-mentioned conditional expression is applied to the total wiring length after the branch, that is, L2 + L3 + Lm. That is, in this case, (L3 + 2 × (L2 + L
m)) The wiring configuration satisfies the condition of <λe.
【0045】上記式を満足する配線構成とするこによ
り、配線上での各素子間の信号の反射があっても分岐点
から見た一ヶ所の入力端の信号は反射分の波形が合計で
波長分に満たないためにもともとの波形に大きな乱れを
生じることがない。よって、各入力素子では良好な波形
が得られる。By adopting a wiring configuration that satisfies the above equation, even if there is signal reflection between the elements on the wiring, the signal at one input terminal viewed from the branch point has a total reflected waveform. Since the wavelength is less than the wavelength, there is no large disturbance in the original waveform. Therefore, a good waveform is obtained in each input element.
【0046】[実施例2]以上の説明では、分岐点以後
に配線が2つのみ形成された構成であったが、分岐点以
後、3本以上の配線が存在する場合の配線構成決定処理
を本発明の実施例2として、以下説明する。[Embodiment 2] In the above description, only two wirings are formed after the branch point. However, the wiring configuration determination processing when there are three or more wirings after the branch point will be described. A second embodiment of the present invention will be described below.
【0047】分岐配線本数が3本である場合の回路構成
例を図5に示す。図5は、1つの第1素子701と1つ
の抵抗702と4つの伝送線路710,720,73
0,740と、第2素子S,703、第2素子T,70
4、および第2素子U,705を有する構成を持つ回路
であり、第2素子S,703、第2素子T,704、お
よび第2素子U,705のそれぞれは、分岐点750後
の伝送線路720,730,740のそれぞれに接続さ
れている。ここで4つの伝送線路710〜740はプリ
ント配線板でのパターン配線に相当し、出力素子を有す
る部品、入力素子を有する部品、入力素子群を有する部
品の配置位置により、各素子間で、それぞれある配線長
L1,L2,L3,L4を持つことになる。FIG. 5 shows an example of a circuit configuration when the number of branch wirings is three. FIG. 5 shows one first element 701, one resistor 702, and four transmission lines 710, 720, 73.
0, 740, the second element S, 703, and the second element T, 70
4 and a circuit having a second element U, 705. Each of the second element S, 703, the second element T, 704, and the second element U, 705 is a transmission line after the branch point 750. 720, 730, and 740, respectively. Here, the four transmission lines 710 to 740 correspond to the pattern wiring on the printed wiring board, and each of the four transmission lines 710 to 740 is arranged between the elements according to the arrangement position of the component having the output element, the component having the input element, and the component having the input element group. It has a certain wiring length L1, L2, L3, L4.
【0048】このような分岐点750を有する配線構成
において、分岐後の分岐点750と複数の第2素子間の
配線のうち、最長となる2本の合計の配線長を、動作周
波数とプリント配線板の材質で決まる実効波長λeに基
づいて設定する。L2,L3,L4の内、最長のものを
L3とし、次に長い配線をL2としたとき、(L2+2
×L3)<λeの条件を満たす長さになるように入力素
子を有する部品、入力素子群を有する部品の配置位置を
決定する。図5では分岐点750以後に3本の分岐配線
を有する例について説明したが、4本以上の分岐配線が
ある場合においても、その中の最長の配線、第2番目に
長い配線長を(L2+2×L3)<λeの条件を満たす
ように設定する。分岐点位置は、実施例1と同様に、分
岐点後に接続する複数の第2素子(図5においては第2
素子S,703、第2素子T,704、および第2素子
U,705)の入力ピン、入力素子群を有する部品の入
力ピンまでの分岐点からの距離が電気長で等しくなるる
点の位置に設定する。In the wiring configuration having such a branch point 750, of the wiring between the branch point 750 after the branching and the plurality of second elements, the longest total wiring length is determined by the operating frequency and the printed wiring. It is set based on the effective wavelength λe determined by the material of the plate. When the longest one of L2, L3, and L4 is L3, and the next longest wiring is L2, (L2 + 2
× L3) The arrangement position of the component having the input element and the component having the input element group is determined so that the length satisfies the condition of <λe. In FIG. 5, an example in which three branch wirings are provided after the branch point 750 has been described. However, even when there are four or more branch wirings, the longest wiring and the second longest wiring length among them (L2 + 2 × L3) The setting is made so as to satisfy the condition of <λe. As in the first embodiment, the position of the branch point is determined by a plurality of second elements connected after the branch point (the second element in FIG. 5).
Positions of the input pins of the elements S, 703, the second elements T, 704, and the second elements U, 705) and the points at which the distance from the branch point to the input pin of the component having the input element group becomes equal in electrical length. Set to.
【0049】具体的には、図5の構成において、各配線
のインピーダンス:Z0、長さLnは、 L1:Z0=75Ω,110mm L2:Z0=60Ω,40mm L3:Z0=60Ω,40mm L4:Z0=60Ω,40mm のように設定される。Specifically, in the configuration of FIG. 5, the impedance of each wiring: Z 0 and the length Ln are: L1: Z 0 = 75Ω, 110 mm L2: Z 0 = 60Ω, 40 mm L3: Z 0 = 60Ω, 40 mm L4: Z 0 = 60Ω, set as 40 mm.
【0050】このように設定した回路構成における各素
子における電圧波形の時間変化を図6に示す。図6の横
軸は、時間(ns:ナノ秒)、縦軸が電圧(V:ボル
ト)であり、波形のそれぞれは、第1素子701,第2
素子S,703、第2素子T,704、および第2素子
U,705において計測した経時的に変化する電圧波形
データである。図6に示すように本発明の配線方法に従
って、上述の条件を満足する配線構成とした場合におい
ては、各素子における電圧波形が揃って変化し、波形乱
れが抑えられる、ほぼ理想的な電圧波形が得られる。FIG. 6 shows the time change of the voltage waveform in each element in the circuit configuration set as described above. The horizontal axis in FIG. 6 is time (ns: nanosecond), the vertical axis is voltage (V: volt), and the waveforms are the first element 701 and the second element, respectively.
This is voltage waveform data that changes with time and is measured in the elements S and 703, the second elements T and 704, and the second elements U and 705. According to the wiring method of the present invention, as shown in FIG. 6, when the wiring configuration satisfies the above-described conditions, the voltage waveform in each element changes uniformly, and the waveform disturbance is suppressed. Is obtained.
【0051】[実施例3]次に実施例3として、分岐点
後の複数の配線長の長さに大きな差がある場合の配線構
成決定処理について説明する。[Third Embodiment] Next, as a third embodiment, a description will be given of a wiring configuration determining process when there is a large difference in the lengths of a plurality of wirings after a branch point.
【0052】図7は、1つの第1素子901と1つの抵
抗902と3つの伝送線路910,920,930と、
第2素子P,903および第2素子Q,904を有する
構成を持つ回路であり、第2素子P,903および第2
素子Q,904のそれぞれは、分岐点950後の伝送線
路920,930のそれぞれに接続されている。ここで
3つの伝送線路910,920,930はプリント配線
板でのパターン配線に相当し、出力素子を有する部品、
入力素子を有する部品、入力素子群を有する部品の配置
位置により、各素子間で、それぞれある配線長L1,L
2,L3を持つことになる。FIG. 7 shows one first element 901, one resistor 902, and three transmission lines 910, 920, and 930.
This is a circuit having a configuration having the second element P, 903 and the second element Q, 904, and the second element P, 903 and the second element
Each of the elements Q and 904 is connected to each of the transmission lines 920 and 930 after the branch point 950. Here, the three transmission lines 910, 920, and 930 correspond to pattern wiring on a printed wiring board, and include components having output elements,
Depending on the arrangement position of the component having the input element and the component having the input element group, certain wiring lengths L1 and L
2, L3.
【0053】図7に示す例では分岐点950が片側に極
端に偏った場合でL2が短く、L2≒0であるとする。
このとき、上記実施例1で説明した条件式:(L2+2
×L3)<λeは、以下のように書き換えられる。すな
わち、(2×L3)<λe、であり、L3<λe/2で
ある。In the example shown in FIG. 7, when the branch point 950 is extremely biased to one side, it is assumed that L2 is short and L2 ≒ 0.
At this time, the conditional expression described in the first embodiment: (L2 + 2
× L3) <λe can be rewritten as follows. That is, (2 × L3) <λe, and L3 <λe / 2.
【0054】このとき、パターン配線の単位長さ当たり
のR,L,Cがそれぞれ、R=6.527e−3、L=
4.187e−10、C=1.166e−13の場合、
特性インピーダンスはZ0=√L/C=60Ω、信号の
伝搬速度はv=1/√LC=0.143mm/pSとな
る。この場合、1実効波長はλe=T×vから、λe=
10nS×0.143mm/pS=14.3cmとな
り、L3<λe/2=7.15cmと設定すればよい。At this time, R, L, and C per unit length of the pattern wiring are R = 6.527e-3 and L = L, respectively.
4.187e-10, C = 1.166e-13,
The characteristic impedance is Z 0 = √L / C = 60Ω, and the signal propagation speed is v = 1 / √LC = 0.143 mm / pS. In this case, one effective wavelength is λe = T × v, and λe =
10 nS × 0.143 mm / pS = 14.3 cm, and L3 <λe / 2 = 7.15 cm.
【0055】L3=7cm、L2=0.1cmのときの
波形を図8に示す。図8の横軸は、時間(ns:ナノ
秒)、縦軸が電圧(V:ボルト)であり、波形のそれぞ
れは、第1素子901,第2素子P,903、第2素子
Q,904において計測した経時的に変化する電圧波形
データである。図8に示すように本発明の配線方法に従
って上述の条件を満足する配線構成とした場合において
は、各素子における電圧波形が揃って変化し、波形乱れ
が抑えられる、ほぼ理想的な電圧波形が得られる。FIG. 8 shows waveforms when L3 = 7 cm and L2 = 0.1 cm. The horizontal axis of FIG. 8 is time (ns: nanosecond), the vertical axis is voltage (V: volt), and the waveforms are respectively the first element 901, the second elements P and 903, and the second elements Q and 904. Is voltage waveform data that changes with time and is measured in FIG. As shown in FIG. 8, in the case of a wiring configuration satisfying the above-described conditions according to the wiring method of the present invention, the voltage waveform in each element changes uniformly, and a substantially ideal voltage waveform in which waveform disturbance is suppressed is obtained. can get.
【0056】以上、特定の実施例を参照しながら、本発
明について詳解してきた。しかしながら、本発明の要旨
を逸脱しない範囲で当業者が該実施例の修正や代用を成
し得ることは自明である。すなわち、例示という形態で
本発明を開示してきたのであり、限定的に解釈されるべ
きではない。本発明の要旨を判断するためには、冒頭に
記載した特許請求の範囲の欄を参酌すべきである。The present invention has been described in detail with reference to the specific embodiments. However, it is obvious that those skilled in the art can modify or substitute the embodiment without departing from the spirit of the present invention. That is, the present invention has been disclosed by way of example, and should not be construed as limiting. In order to determine the gist of the present invention, the claims described at the beginning should be considered.
【0057】[0057]
【発明の効果】以上述べたように、本発明の分岐点を有
する配線構造、および分岐点を有する配線構成形成方法
によれば、分岐点から第2素子までの配線長中の第1番
および第2番目の配線長を、動作周波数とプリント配線
板の材質で決まる実効波長:λeに基づいて、条件(L
2+2×L3)<λeによって決定し、さらに、分岐点
位置を分岐点からそれぞれの第2素子までの距離が電気
長で等しくなる点の位置に設定する構成とすることによ
り、分岐点後に異なる部品を設置した場合であっても分
岐後の配線における電気遅延時間がほぼ一致し、かつ反
射による波形乱れを極小にすることが可能となり、分岐
後の各素子における電圧波形の乱れのない回路が実現さ
れる。As described above, according to the wiring structure having a branch point and the method of forming a wiring structure having a branch point of the present invention, the first and second wiring lengths from the branch point to the second element are obtained. Based on the operating wavelength and the effective wavelength λe determined by the material of the printed wiring board, the condition (L
2 + 2 × L3) <λe, and the position of the branch point is set to a position where the distance from the branch point to each of the second elements is equal to the electrical length. Even if the device is installed, the electrical delay time in the wiring after branching is almost the same, and the waveform disturbance due to reflection can be minimized, realizing a circuit without voltage waveform disturbance in each element after branching Is done.
【図1】 本発明の分岐点を有する配線構造における部
品配置および配線概略を示す図である。FIG. 1 is a diagram showing a component arrangement and a schematic wiring in a wiring structure having a branch point according to the present invention.
【図2】 本発明の分岐点を有する配線構造における配
線長の設定処理を説明する図である。FIG. 2 is a diagram illustrating a wiring length setting process in a wiring structure having a branch point according to the present invention.
【図3】 図1に示す本発明の分岐点を有する配線構造
における電圧波形の解析結果を示す図である。3 is a diagram showing an analysis result of a voltage waveform in the wiring structure having a branch point according to the present invention shown in FIG. 1;
【図4】 本発明の分岐点を有する配線構造において、
第2素子内に配線長Lmを有する構成を説明する図であ
る。FIG. 4 shows a wiring structure having a branch point according to the present invention.
FIG. 4 is a diagram illustrating a configuration having a wiring length Lm in a second element.
【図5】 本発明の分岐点を有する配線構造における第
2実施例として分岐点後に3本の配線を有する構成を説
明する図である。FIG. 5 is a diagram illustrating a configuration having three wirings after a branch point as a second embodiment of the wiring structure having a branch point according to the present invention.
【図6】 図5に示す本発明の分岐点を有する配線構造
における電圧波形の解析結果を示す図である。FIG. 6 is a diagram showing an analysis result of a voltage waveform in the wiring structure having a branch point according to the present invention shown in FIG. 5;
【図7】 本発明の分岐点を有する配線構造における第
3実施例として分岐点後に配線長の短い配線部分を有す
る構成を説明する図である。FIG. 7 is a diagram illustrating a configuration having a wiring portion having a short wiring length after a branch point as a third embodiment of the wiring structure having a branch point according to the present invention.
【図8】 図7に示す本発明の分岐点を有する配線構造
における電圧波形の解析結果を示す図である。8 is a diagram showing an analysis result of a voltage waveform in the wiring structure having a branch point according to the present invention shown in FIG. 7;
【図9】 従来の分岐点を有する回路構成における部品
配置および配線概略を示す図である。FIG. 9 is a diagram schematically illustrating component arrangement and wiring in a conventional circuit configuration having a branch point.
【図10】 図9に示す従来の分岐点を有する回路構成
における電圧波形の解析結果を示す図である。FIG. 10 is a diagram showing an analysis result of a voltage waveform in the conventional circuit configuration having a branch point shown in FIG.
101 分岐点 102 CPU 103 SDRAM 104 DIMM 105 バッファ 301 第1素子 302 抵抗 303,304 第2素子 310,320,330 伝送線路 350 分岐点 401 分岐点 402 CPU 403 SDRAM 404 DIMM 405 バッファ 600 第2素子群 601,602 第2素子 701 第1素子 702 抵抗 703,704,705 第2素子 710,720,730,740 伝送線路 750 分岐点 901 第1素子 902 抵抗 903,904 第2素子 910,920,930 伝送線路 950 分岐点 101 branch point 102 CPU 103 SDRAM 104 DIMM 105 buffer 301 first element 302 resistor 303, 304 second element 310, 320, 330 transmission line 350 branch point 401 branch point 402 CPU 403 SDRAM 404 DIMM 405 buffer 600 second element group 601 , 602 Second element 701 First element 702 Resistance 703, 704, 705 Second element 710, 720, 730, 740 Transmission line 750 Branch point 901 First element 902 Resistance 903, 904 Second element 910, 920, 930 Transmission line 950 junction
Claims (9)
に信号を供給する配線パターンを備えた分岐点を有する
配線構造において、 分岐点から前記複数の第2素子各々までの複数の距離
中、最長の距離を持つ配線長:b、第2番目に長い距離
を持つ配線長:aを、 前記配線構造における伝送信号の周波数をf、配線の単
位長さ当たりの基準電位に対するインダクタンス、電気
容量をそれぞれl,cとしたときに式、λe=1/f×
1/√lcによって算出される実効波長λeに対して、 (a+2×b)<λeを満足する構成としたことを特徴と
する分岐点を有する配線構造。1. A wiring structure having a branch point provided with a wiring pattern for branching an output of a first element and supplying a signal to a plurality of second elements, wherein a plurality of branching points from the branch point to each of the plurality of second elements are provided. , The wiring length having the longest distance: b, the wiring length having the second longest distance: a, the frequency of the transmission signal in the wiring structure being f, the inductance with respect to the reference potential per unit length of the wiring. , Λe = 1 / f ×
A wiring structure having a branch point, wherein (a + 2 × b) <λe is satisfied with respect to an effective wavelength λe calculated by 1 / √lc.
ける各電気長がほぼ等しくなる位置に設定した、 ただし、ここで、電気長NLは、分岐点から第2素子ま
での配線長をLpとしたとき、NL=Lp/λeによっ
て求められる、 構成を有することを特徴とする請求項1に記載の分岐点
を有する配線構造。2. The wiring structure having the branch point, wherein the position of the branch point is set to a position at which each electrical length in a plurality of wirings from the branch point to the plurality of second elements is substantially equal. 2. The branching point according to claim 1, wherein the electrical length NL is determined by NL = Lp / λe, where Lp is the wiring length from the branching point to the second element. Wiring structure having.
求項1または2に記載の分岐点を有する配線構造。3. The wiring structure having a branch point according to claim 1, wherein in the wiring structure having the branch point, the plurality of second elements are constituted by different elements.
る請求項1乃至3いずれかに記載の分岐点を有する配線
構造。4. The wiring structure having the branch point, wherein the wiring lengths a and b are set as a = b, and a = b <λe / 3 is satisfied. 3. A wiring structure having a branch point according to any one of the above items 3.
求項1乃至3いずれかに記載の分岐点を有する配線構
造。5. The wiring structure having the branch point, wherein when the wiring length a satisfies a ≒ 0, b <λe / 2 is satisfied. A wiring structure having a branch point according to any one of the above.
に信号を供給する配線パターンを備えた分岐点を有する
配線構成形成方法において、 分岐点から前記複数の第2素子各々までの複数の距離
中、最長の距離を持つ配線長:b、第2番目に長い距離
を持つ配線長:aを、 前記配線構造における伝送信号の周波数をf、配線の単
位長さ当たりの基準電位に対するインダクタンス、電気
容量をそれぞれl,cとしたときに式、λe=1/f×
1/√lcによって算出される実効波長λeに対して、 (a+2×b)<λeを満足する構成として配線長を設定
することを特徴とする分岐点を有する配線構成形成方
法。6. A method for forming a wiring structure having a branch point provided with a wiring pattern for branching an output of a first element and supplying a signal to a plurality of second elements, wherein: from a branch point to each of the plurality of second elements. Of the plurality of distances, the wiring length having the longest distance: b, the wiring length having the second longest distance: a, the frequency of the transmission signal in the wiring structure being f, the reference potential per unit length of the wiring Λe = 1 / f ×
A wiring configuration forming method having a branch point, wherein a wiring length is set as a configuration satisfying (a + 2 × b) <λe with respect to an effective wavelength λe calculated by 1 / √lc.
て、 前記分岐点の位置を、 分岐点から前記複数の第2素子までの複数の配線におけ
る各電気長がほぼ等しくなる位置に設定する、 ただし、ここで、電気長NLは、分岐点から第2素子ま
での配線長をLpとしたとき、NL=Lp/λeによっ
て求められる、 ことを特徴とする請求項6に記載の分岐点を有する配線
構成形成方法。7. A method of forming a wiring structure having a branch point, wherein the position of the branch point is set to a position at which respective electrical lengths of a plurality of wirings from the branch point to the plurality of second elements are substantially equal. 7. The wiring having a branch point according to claim 6, wherein the electrical length NL is determined by NL = Lp / λe, where Lp is a wiring length from the branch point to the second element. Configuration forming method.
いて、 前記配線長a,bをa=bとして設定し、 a=b<λe/3を満足する構成とすることを特徴とす
る請求項6または7に記載の分岐点を有する配線構成形
成方法。8. The method for forming a wiring structure having a branch point, wherein the wiring lengths a and b are set as a = b, and a = b <λe / 3 is satisfied. 8. A method for forming a wiring configuration having a branch point according to 6 or 7.
いて、 前記配線長aが、a≒0である場合に、 b<λe/2を満足する構成とすることを特徴とする請
求項6または7に記載の分岐点を有する配線構成形成方
法。9. The method for forming a wiring structure having a branch point, wherein the wiring length a satisfies b <λe / 2 when a ≒ 0. 8. The method for forming a wiring configuration having a branch point according to 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165944A JP2001344299A (en) | 2000-06-02 | 2000-06-02 | Wiring structure having branch point and method for forming wiring constitution having branch point |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165944A JP2001344299A (en) | 2000-06-02 | 2000-06-02 | Wiring structure having branch point and method for forming wiring constitution having branch point |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001344299A true JP2001344299A (en) | 2001-12-14 |
Family
ID=18669336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000165944A Pending JP2001344299A (en) | 2000-06-02 | 2000-06-02 | Wiring structure having branch point and method for forming wiring constitution having branch point |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001344299A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212810A (en) * | 2011-03-31 | 2012-11-01 | Renesas Electronics Corp | Semiconductor integrated circuit and method of laying out the same |
-
2000
- 2000-06-02 JP JP2000165944A patent/JP2001344299A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212810A (en) * | 2011-03-31 | 2012-11-01 | Renesas Electronics Corp | Semiconductor integrated circuit and method of laying out the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125419A (en) | Bus system, printed circuit board, signal transmission line, series circuit and memory module | |
| KR100348726B1 (en) | Directional coupling memory module | |
| US8134239B2 (en) | Address line wiring structure and printed wiring board having same | |
| US6034878A (en) | Source-clock-synchronized memory system and memory unit | |
| US6937494B2 (en) | Memory module, memory chip, and memory system | |
| JP4741226B2 (en) | Semiconductor memory module and memory system | |
| US7205789B1 (en) | Termination arrangement for high speed data rate multi-drop data bit connections | |
| US7038555B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
| JP2001331439A (en) | Read priority memory system | |
| JP5703206B2 (en) | Semiconductor device, signal transmission system, and signal transmission method | |
| US5548734A (en) | Equal length symmetric computer bus topology | |
| US8659927B2 (en) | Wiring substrate in which equal-length wires are formed | |
| CN100541778C (en) | Method, memory system and template for avoiding impedance mismatch around a memory chip | |
| JPH11204726A (en) | Integrated circuit device module | |
| US20150371698A1 (en) | Printed circuit board, and printed wiring board | |
| EP1652097B1 (en) | Split t-chain memory command and address bus topology | |
| US6480021B2 (en) | Transmitter circuit comprising timing deskewing means | |
| JP2674462B2 (en) | Semiconductor device | |
| US6335955B1 (en) | Connection, system and method of phase delayed synchronization in high speed digital systems using delay elements | |
| JP2001344299A (en) | Wiring structure having branch point and method for forming wiring constitution having branch point | |
| US20050055499A1 (en) | Circulator chain memory command and address bus topology | |
| Kim et al. | TDR/TDT analysis by crosstalk in single and differential meander delay lines for high speed PCB applications | |
| JP3546613B2 (en) | Circuit board | |
| US20080301352A1 (en) | Bus architecture | |
| Park et al. | Advanced Fly-By Routing Topology for Gbps DDR5 Systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |