[go: up one dir, main page]

JP2001238348A - Protection circuit for power supply for inductive load - Google Patents

Protection circuit for power supply for inductive load

Info

Publication number
JP2001238348A
JP2001238348A JP2000043309A JP2000043309A JP2001238348A JP 2001238348 A JP2001238348 A JP 2001238348A JP 2000043309 A JP2000043309 A JP 2000043309A JP 2000043309 A JP2000043309 A JP 2000043309A JP 2001238348 A JP2001238348 A JP 2001238348A
Authority
JP
Japan
Prior art keywords
power supply
inductive load
switching element
potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000043309A
Other languages
Japanese (ja)
Inventor
Masahiko Kotani
昌彦 小谷
Ayumi Kubota
歩 久保田
Isao Koyake
功 小宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2000043309A priority Critical patent/JP2001238348A/en
Publication of JP2001238348A publication Critical patent/JP2001238348A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【課題】 誘導負荷のサージ電流吸収用閉回路を比較的
消費電力の小さい素子で構成でき、また主電源回路に電
流容量の大きな逆流防止用ダイオードを必要としない誘
導負荷用電源装置の保護回路を得る。 【解決手段】 PchMOSFET2Pを通してバッテ
リ1で誘導負荷5を付勢する誘導負荷用電源装置の保護
回路において、PchMOSFET2Pないし誘導負荷
5に並列に接続したNchMOSFET12Nを備え、
PchMOSFET2Pのターンオフ時にNchMOS
FET12Nが誘導負荷5のサージ電圧を検出して導通
することにより電流閉回路を形成し、この電流閉回路で
誘導負荷5に発生するサージを吸収するように構成した
ものである。
PROBLEM TO BE SOLVED: To provide a closed circuit for absorbing a surge current of an inductive load with an element having relatively low power consumption and for an inductive load which does not require a backflow prevention diode having a large current capacity in a main power supply circuit. Obtain a power supply protection circuit. A protection circuit for an inductive load power supply device for energizing an inductive load 5 with a battery 1 through a Pch MOSFET 2P includes an Nch MOSFET 12N connected in parallel to the Pch MOSFET 2P or the inductive load 5.
When the PchMOSFET2P is turned off, the NchMOS
The FET 12N detects a surge voltage of the inductive load 5 and conducts to form a current closed circuit, and absorbs a surge generated in the inductive load 5 by the current closed circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電界効果トラン
ジスタ等スイッチング素子を通じて誘導電動機等誘導負
荷を付勢する誘導負荷用電源装置の保護回路に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protection circuit for an inductive load power supply device for energizing an inductive load such as an induction motor through a switching element such as a field effect transistor.

【0002】[0002]

【従来の技術】誘導負荷用電源装置においては、その付
勢電流をスイッチング素子のターンオフで急激に切断す
ると誘導負荷に高電圧のサージが発生し、このサージ電
圧がスイッチング素子を破損させる恐れがあった。この
ようなサージ電圧に対する従来の保護回路として、例え
ば図7に示される従来例Aがある。ここでは、直流電源
であるバッテリ1から電力用スイッチング素子であるP
チャンネルMOS型電界効果トランジスタ(以下、Pc
hMOSFETと略称する。)2Pを通じて誘導負荷5
を付勢する電源主回路に対し、保護回路としてPchM
OSFET2Pに並列にこのPchMOSFET2Pの
耐圧より低いツエナー電圧を持つ定電圧ダイオード6が
接続されている。
2. Description of the Related Art In an inductive load power supply, when the energizing current is suddenly cut off when the switching element is turned off, a high voltage surge is generated in the inductive load, and this surge voltage may damage the switching element. Was. As a conventional protection circuit against such a surge voltage, there is, for example, a conventional example A shown in FIG. Here, a battery 1 which is a DC power source is switched to a power switching element P
Channel MOS type field effect transistor (hereinafter, Pc
Abbreviated as hMOSFET. ) Inductive load 5 through 2P
PchM as a protection circuit for the power supply main circuit
A constant voltage diode 6 having a Zener voltage lower than the withstand voltage of the PchMOSFET 2P is connected in parallel with the OSFET 2P.

【0003】PchMOSFET2Pは駆動回路7で導
通制御される。PchMOSFET2Pのターンオフで
誘導負荷5に前記ツエナー電圧値以上のサージ電圧が発
生した時には、定電圧ダイオード6が導通することによ
って電流経路が形成され、この電流経路でサージが吸収
されていた。
[0006] The conduction of the PchMOSFET 2P is controlled by a drive circuit 7. When a surge voltage equal to or greater than the Zener voltage value is generated in the inductive load 5 by turning off the Pch MOSFET 2P, a current path is formed by conducting the constant voltage diode 6, and the surge is absorbed in this current path.

【0004】図8は他の従来例Bを示すもので、誘導負
荷5に逆並列にダイオード8が接続されていて、サージ
電圧発生時に誘導負荷5の両端子間のサージ電圧をダイ
オード8で吸収するようにしている。なお、誤ってバッ
テリ1を逆接続した場合、ダイオード8とPchMOS
FET2Pの寄生ダイオード3に順方向の電圧が印加さ
れるため、逆電圧短絡防止用として電源主回路にダイオ
ード9が挿入されている。
FIG. 8 shows another conventional example B in which a diode 8 is connected in anti-parallel to an inductive load 5 and a surge voltage between both terminals of the inductive load 5 is absorbed by the diode 8 when a surge voltage occurs. I am trying to do it. When the battery 1 is reversely connected by mistake, the diode 8 and the PchMOS
Since a forward voltage is applied to the parasitic diode 3 of the FET 2P, a diode 9 is inserted in the power supply main circuit to prevent a reverse voltage short circuit.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来例Aの構
成によると、定電圧ダイオード6のツエナー電圧が例え
ば40Vである場合、サージ電圧による定電圧ダイオー
ド6の導通開始電圧が40Vとなり、したがって、サー
ジの発生時には、定電圧ダイオード6に大きなピーク電
力、すなわち電源主回路の電流が10Aとした場合、4
00W(40V×10A)の消費電力が生じるので、定
電圧ダイオード6として、高耐圧の高価な素子が必要で
あった。また、従来例Bの構成によると、逆電圧短絡防
止用のダイオード9として、前記電源主回路の大電流に
耐えうる高価な大電流用ダイオードが必要であった。さ
らにこのダイオード9の順方向電圧降下による損失を伴
うという問題があった。
However, according to the configuration of the conventional example A, when the zener voltage of the constant voltage diode 6 is, for example, 40 V, the conduction start voltage of the constant voltage diode 6 due to the surge voltage becomes 40 V, and therefore, When a surge occurs, if the constant voltage diode 6 has a large peak power, that is, if the current of the power supply main circuit is 10 A, 4
Since power consumption of 00 W (40 V × 10 A) is generated, an expensive element with a high withstand voltage is required as the constant voltage diode 6. Further, according to the configuration of the conventional example B, an expensive large-current diode that can withstand the large current of the power supply main circuit is required as the diode 9 for preventing reverse voltage short circuit. Further, there is a problem that a loss is caused by a forward voltage drop of the diode 9.

【0006】本発明は、このような問題点を鑑みてなさ
れたもので、比較的消費電力の小さい安価な素子で構成
でき、また逆流防止用の大電流用ダイオードも必要とし
ない誘導負荷用電源装置の保護回路を提供することを目
的とする。
The present invention has been made in view of the above problems, and can be constituted by an inexpensive element having relatively low power consumption, and does not require a diode for a large current for preventing backflow. An object is to provide a protection circuit for a device.

【0007】[0007]

【課題を解決するための手段】請求項1の発明に係る誘
導負荷用電源装置の保護回路は、スイッチング素子を通
して直流電源で誘導負荷を付勢する誘導負荷用電源装置
の保護回路において、スイッチング素子に並列に接続さ
れた電界効果トランジスタからなる保護素子を有し、当
該保護素子のソースがスイッチング素子と誘導負荷との
直列接続点に接続されており、また保護素子のゲートと
ドレインがそれぞれ所定電位に接続されていて、スイッ
チング素子のターンオフ時に保護素子がそのソースの電
位変動で導通することにより電流閉回路を形成し、ター
ンオフ時に誘導負荷に発生するサージが電流閉回路で吸
収されるように構成したものである。
According to a first aspect of the present invention, there is provided a protection circuit for an inductive load power supply unit for inducing an inductive load with a DC power supply through a switching element. A protection element consisting of a field-effect transistor connected in parallel to the switching element, a source of the protection element is connected to a series connection point of the switching element and the inductive load, and a gate and a drain of the protection element are respectively set to a predetermined potential. When the switching element is turned off, the protection element conducts due to the potential fluctuation of its source to form a current closed circuit, and the surge generated in the inductive load at turn off is absorbed by the current closed circuit. It was done.

【0008】また、請求項2の発明は、請求項1の発明
のスイッチング素子がとくにPchMOSFETで構成
されていて、当該スイッチング素子のソースが直流電源
の正極電位に接続され、スイッチング素子のドレインが
誘導負荷を通して直流電源の負極電位に接続されている
とともに、保護素子はNチャンネルMOS型電界効果ト
ランジスタ(以下、NchMOSFETと略称する。)
で構成されていて、当該保護素子のドレインが直流電源
の正極電位に接続され、保護素子のゲートが直流電源の
負極電位に接続されているものである。
According to a second aspect of the present invention, the switching element according to the first aspect of the present invention is particularly configured by a Pch MOSFET, a source of the switching element is connected to a positive electrode potential of a DC power supply, and a drain of the switching element is induced. The protection element is connected to the negative potential of the DC power supply through a load, and the protection element is an N-channel MOS field effect transistor (hereinafter abbreviated as NchMOSFET).
And the drain of the protection element is connected to the positive potential of the DC power supply, and the gate of the protection element is connected to the negative potential of the DC power supply.

【0009】また、請求項3の発明は、請求項1の発明
のスイッチング素子がとくにNチャンネルMOS型電界
効果トランジスタ(以下、NchMOSFETと略称す
る。)で構成されていて、スイッチング素子のソースが
直流電源の負極電位に接続され、スイッチング素子のド
レインが誘導負荷を通して直流電源の正極電位に接続さ
れているとともに、保護素子はPチャンネルMOS型電
界効果トランジスタ(以下、PchMOSFETと略称
する。)で構成されていて、保護素子のドレインが直流
電源の負極電位に接続され、保護素子のゲートが直流電
源の正極電位に接続されているものである。
According to a third aspect of the present invention, the switching element according to the first aspect of the present invention is particularly configured by an N-channel MOS field effect transistor (hereinafter abbreviated as an Nch MOSFET), and the source of the switching element is a direct current. The switching element is connected to the negative potential of the power supply, the drain of the switching element is connected to the positive potential of the DC power supply through an inductive load, and the protection element is formed of a P-channel MOS field effect transistor (hereinafter abbreviated as PchMOSFET). And the drain of the protection element is connected to the negative potential of the DC power supply, and the gate of the protection element is connected to the positive potential of the DC power supply.

【0010】請求項4の発明は、スイッチング素子を通
して直流電源で誘導負荷を付勢する誘導負荷用電源装置
の保護回路において、電界効果トランジスタからなる保
護素子とそのドレイン側に接続された逆流防止用ダイオ
ードとの直列回路を有し、当該直列回路は誘導負荷に並
列に接続され、保護素子のソースがスイッチング素子と
誘導負荷との直列接続点に接続されており、また保護素
子のゲートと逆流防止用ダイオードを通したドレインと
がそれぞれ所定電位に接続されていて、スイッチング素
子のターンオフ時に保護素子がそのソースの電位変動で
導通することにより電流閉回路を形成し、ターンオフ時
に誘導負荷に発生するサージが電流閉回路で吸収される
ように構成したものである。
According to a fourth aspect of the present invention, there is provided a protection circuit of an inductive load power supply device for energizing an inductive load with a DC power supply through a switching element, wherein the protection element comprises a field effect transistor and a backflow prevention device connected to a drain side thereof. It has a series circuit with a diode, the series circuit is connected in parallel to the inductive load, the source of the protection element is connected to the series connection point of the switching element and the inductive load, and the gate of the protection element and the backflow prevention The drain through the diode is connected to a predetermined potential, and when the switching element is turned off, the protection element conducts due to the potential fluctuation of its source to form a current closed circuit. Is absorbed by the closed current circuit.

【0011】また、請求項5の発明は、請求項4の発明
のスイッチング素子がとくにPchMOSFETで構成
されていて、当該スイッチング素子のソースが直流電源
の正極電位に接続され、スイッチング素子のドレインが
誘導負荷を通して直流電源の負極電位に接続されている
とともに、保護素子はNchMOSFETで構成されて
いて、当該保護素子のドレインが逆流防止用ダイオード
を通して直流電源の負極電位に接続され、当該保護素子
のゲートが直流電源の正極電位に接続されているもので
ある。
According to a fifth aspect of the present invention, the switching element according to the fourth aspect of the present invention is particularly configured by a Pch MOSFET, a source of the switching element is connected to a positive electrode potential of a DC power supply, and a drain of the switching element is induced. While connected to the negative electrode potential of the DC power supply through a load, the protection element is configured by an Nch MOSFET, the drain of the protection element is connected to the negative electrode potential of the DC power supply through a backflow prevention diode, and the gate of the protection element is connected. It is connected to the positive potential of the DC power supply.

【0012】また、請求項6の発明は、請求項4の発明
のスイッチング素子がとくにNchMOSFETで構成
されていて、当該スイッチング素子のソースが直流電源
の負極電位に接続され、スイッチング素子のドレインが
誘導負荷を通して直流電源の正極電位に接続されている
とともに、保護素子はPchMOSFETで構成されて
いて、当該保護素子のドレインが逆流防止用ダイオード
を通して直流電源の正極電位に接続され、当該保護素子
のゲートが直流電源の負極電位に接続されているもので
ある。
According to a sixth aspect of the present invention, the switching element according to the fourth aspect of the present invention is particularly configured by an Nch MOSFET, a source of the switching element is connected to a negative potential of a DC power supply, and a drain of the switching element is induced. While connected to the positive electrode potential of the DC power supply through a load, the protection element is configured by a PchMOSFET, the drain of the protection element is connected to the positive electrode potential of the DC power supply through a backflow prevention diode, and the gate of the protection element is connected. It is connected to the negative potential of the DC power supply.

【0013】[0013]

【発明の効果】請求項1の発明によれば、スイッチング
素子のターンオフ時に誘導負荷に発生するサージを検出
して導通する保護素子でサージ吸収用の電流閉回路を形
成するようにしたので、導通開始電圧の低いいわゆる比
較的消費電力の小さい安価な素子で構成できる。また保
護素子をスイッチング素子の両端子間に直接接続したの
で、スイッチング素子に対する信頼性の高い保護が得ら
れる。
According to the first aspect of the present invention, since the protection element which detects and conducts a surge generated in the inductive load when the switching element is turned off forms a current closing circuit for absorbing the surge, the conduction is made. It can be constituted by an inexpensive element having a low starting voltage, that is, relatively low power consumption. Further, since the protection element is directly connected between both terminals of the switching element, highly reliable protection for the switching element can be obtained.

【0014】また、請求項2の発明では、保護素子をN
chMOSFETで構成したので、スイッチング素子に
PchMOSFETを用い、当該スイッチング素子を誘
導負荷に対し直流電源の正極側に置く、いわゆるハイサ
イド駆動ができ、しかもNchMOSFETのゲート・
ドレイン間は絶縁構造上、短絡電流を通さないので、主
電源回路に逆電圧短絡防止用ダイオードを必要としな
い。
Further, according to the second aspect of the present invention, the protection element is N
Since the switching element is constituted by a chMOSFET, a PchMOSFET is used as a switching element, and the switching element is placed on the positive side of a DC power supply with respect to an inductive load, so-called high-side drive can be performed.
Since a short-circuit current does not pass between the drains due to the insulating structure, a diode for preventing reverse voltage short-circuit is not required in the main power supply circuit.

【0015】また、請求項3の発明では、保護素子をP
chMOSFETで構成したので、スイッチング素子に
NchMOSFETを用い、当該スイッチング素子を誘
導負荷に対し直流電源の負極側に置く、いわゆるロウサ
イド駆動ができ、しかもPchMOSFETのゲート・
ドレイン間は絶縁構造上、短絡電流を通さないので、主
電源回路に逆電圧短絡防止用ダイオードを必要としな
い。
According to the third aspect of the present invention, the protection element is P
Since the switching element is constituted by a chMOSFET, an NchMOSFET is used as a switching element, and the switching element is placed on the negative electrode side of a DC power source with respect to an inductive load, so-called low-side drive can be performed.
Since a short-circuit current does not pass between the drains due to the insulating structure, a diode for preventing reverse voltage short-circuit is not required in the main power supply circuit.

【0016】請求項4の発明は、スイッチング素子のタ
ーンオフ時に誘導負荷に発生するサージを検出して導通
する保護素子でサージ吸収用の電流閉回路を形成するよ
うにしたので、請求項1の発明と同じく、導通開始電圧
の低いいわゆる比較的消費電力の小さい安価な素子で構
成できる。
According to a fourth aspect of the present invention, a current closing circuit for absorbing a surge is formed by a protection element that detects and conducts a surge generated in an inductive load when the switching element is turned off. Similarly to the above, it can be constituted by an inexpensive element having a low conduction start voltage, that is, relatively low power consumption.

【0017】また、請求項5の発明では、サージ吸収用
の電流閉回路を形成する保護素子を誘導負荷の両端子間
に接続したので、スイッチング素子の保護のみならず、
その他へのサージの影響も防止できる。さらに当該保護
素子をNchMOSFETで構成したので、スイッチン
グ素子にPchMOSFETを用い、スイッチング素子
を誘導負荷に対し直流電源の正極側に置く、いわゆるハ
イサイド駆動ができ、しかもNchMOSFETのゲー
ト・ドレイン間は絶縁構造上、短絡電流を通さないの
で、主電源回路に逆電圧短絡防止用ダイオードを必要と
しない。
According to the fifth aspect of the present invention, since the protection element forming the current closing circuit for absorbing surge is connected between both terminals of the inductive load, not only protection of the switching element but also protection of the switching element is achieved.
The effects of surges on others can also be prevented. Further, since the protection element is constituted by an NchMOSFET, a PchMOSFET is used as a switching element, and the switching element is placed on the positive side of a DC power supply with respect to an inductive load, so-called high-side drive can be performed. In addition, an insulating structure is provided between the gate and drain of the NchMOSFET. In addition, since a short-circuit current is not passed, a diode for preventing reverse voltage short-circuit is not required in the main power supply circuit.

【0018】また、請求項6の発明では、サージ吸収用
の電流閉回路を形成する保護素子を誘導負荷の両端子間
に接続したので、請求項5の発明と同じく、スイッチン
グ素子の保護のみならず、その他へのサージの影響も防
止できる。また当該保護素子をPchMOSFETで構
成したので、スイッチング素子にNchMOSFETを
用い、当該スイッチング素子を誘導負荷に対し直流電源
の負極側に置く、いわゆるロウサイド駆動ができ、しか
もPchMOSFETのゲート・ドレイン間は絶縁構造
上、短絡電流を通さないので、主電源回路に逆電圧短絡
防止用ダイオードを必要としない。
According to the sixth aspect of the present invention, since the protection element forming the current closing circuit for surge absorption is connected between the two terminals of the inductive load, the same as in the fifth aspect of the invention, if only the protection of the switching element is provided. In addition, it is possible to prevent the influence of the surge on others. Further, since the protection element is constituted by a PchMOSFET, an NchMOSFET is used as a switching element, and the switching element is placed on the negative side of a DC power supply with respect to an inductive load, so-called low-side drive can be performed. In addition, an insulation structure is provided between the gate and drain of the PchMOSFET. In addition, since a short-circuit current is not passed, a diode for preventing reverse voltage short-circuit is not required in the main power supply circuit.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を実施
例により説明する。図1はこの発明の第1の実施例の誘
導負荷用電源装置の保護回路を示す。この回路はスイッ
チング素子として電力用PchMOSFET2Pを誘導
負荷5に対してバッテリ1の正極側に位置するように直
列接続して、いわゆる誘導負荷5をハイサイド駆動する
ものである。PchMOSFET2Pのソースはバッテ
リ1の正極電位に接続され、そのドレインが誘導負荷5
に接続され、ゲートは駆動回路7に接続されている。ま
たNchMOSFET12NをPchMOSFET2P
に並列に接続してあり、NchMOSFET12Nのゲ
ートがバッテリ1の負極側に接続され、そのソースがP
chMOSFET2Pと誘導負荷5との直列接続点Aに
接続されている。
Embodiments of the present invention will be described below with reference to examples. FIG. 1 shows a protection circuit of an inductive load power supply device according to a first embodiment of the present invention. In this circuit, a power Pch MOSFET 2P as a switching element is connected in series with the inductive load 5 so as to be located on the positive electrode side of the battery 1, so that the so-called inductive load 5 is driven on the high side. The source of the Pch MOSFET 2P is connected to the positive electrode potential of the battery 1, and its drain is connected to the inductive load 5
, And the gate is connected to the drive circuit 7. Also, the NchMOSFET12N is replaced with the PchMOSFET2P
Are connected in parallel, the gate of the Nch MOSFET 12N is connected to the negative electrode side of the battery 1, and the source is
It is connected to a series connection point A between the chMOSFET 2P and the inductive load 5.

【0020】次にこの回路の動作を図2を参照して説明
する。駆動回路7の出力電圧E7はPchMOSFET
2Pを例えば期間T1でオフ、期間T2でオン、期間T
3でオフさせる。PchMOSFET2Pがオフの状態
では、NchMOSFET12Nのソースおよびゲート
は共にバッテリ1の負極電位に接続されるので、Nch
MOSFET12Nはオフの状態となり、このNchM
OSFET12Nに電流は流れない。
Next, the operation of this circuit will be described with reference to FIG. The output voltage E7 of the drive circuit 7 is a Pch MOSFET
2P is turned off in the period T1, for example, turned on in the period T2,
Turn off with 3. When the Pch MOSFET 2P is off, the source and the gate of the Nch MOSFET 12N are both connected to the negative potential of the battery 1, so that the Nch MOSFET
The MOSFET 12N is turned off, and the NchM
No current flows through the OSFET 12N.

【0021】また、PchMOSFET2Pがオンの状
態では、NchMOSFET12Nのゲートの電位がソ
ースの電位より低いので、このNchMOSFET12
Nはオフの状態となり、このNchMOSFET12N
に電流は流れない。誘導負荷5の電流ILはPchMO
SFET2Pの電流ISの立ち上がりに対応して、期間
T2の初期で急激に立ち上がり、定常状態に達するが、
期間T2の終端から急激な低下を開始する。
When the Pch MOSFET 2P is on, the potential of the gate of the Nch MOSFET 12N is lower than the potential of the source.
N is turned off, and the Nch MOSFET 12N
No current flows through The current IL of the inductive load 5 is PchMO
In response to the rise of the current IS of the SFET 2P, it rises rapidly at the beginning of the period T2 and reaches a steady state.
The sharp decrease starts from the end of the period T2.

【0022】すなわち、PchMOSFET2Pがオン
の状態からターンオフした時、誘導負荷5の誘導成分に
より誘導負荷5の両端子には直流電源1の電圧と同方向
の誘起電圧が生じるので、接続点Aの電位EAはバッテ
リ1の負極電位以下の電位となる。この時、NchMO
SFET12Nのソース電位もバッテリ1の負極電位以
下の負電位(図中ΔV)となり、この負電位がNchM
OSFET12Nのしきい値電圧以下となった時、この
電位の低下期間αTにNchMOSFET12Nがオン
し、バッテリ1の正極電位からNchMOSFET12
Nを通って接続点Aに電流IHが流れ、さらに誘導負荷
5を通って直流電源1に至る電流閉回路が形成されるの
で、誘導負荷サージが吸収される。このようなNchM
OSFET12Nの働きにより、PchMOSFET2
Pは誘起電圧によるサージ電圧で破損されることなく保
護される。この実施例では、NchMOSFET12N
が本発明の保護素子を構成している。
That is, when the Pch MOSFET 2P is turned off from the on state, an induced voltage in the same direction as the voltage of the DC power supply 1 is generated at both terminals of the inductive load 5 by the inductive component of the inductive load 5, so that the potential of the connection point A EA is a potential lower than the negative potential of the battery 1. At this time, NchMO
The source potential of the SFET 12N is also a negative potential (ΔV in the figure) lower than the negative potential of the battery 1, and this negative potential is NchM
When the voltage becomes equal to or lower than the threshold voltage of the OSFET 12N, the Nch MOSFET 12N is turned on during the potential decrease period αT, and the Nch MOSFET 12
The current IH flows to the connection point A through N, and furthermore, a current closed circuit is formed to reach the DC power supply 1 through the inductive load 5, so that the inductive load surge is absorbed. Such NchM
By the function of OSFET12N, PchMOSFET2
P is protected without being damaged by the surge voltage caused by the induced voltage. In this embodiment, the Nch MOSFET 12N
Constitute the protection element of the present invention.

【0023】なお、この時のNchMOSFET12N
に瞬間的に発生するピーク電力は、バッテリ1の電圧を
12V、NchMOSFET12Nのしきい値電圧を
1.5V、誘導負荷5に流れる電流ILを10Aとする
と、(12V+1.5V)×10A=135Wとなる。
また、バッテリ1を誤って逆接続した場合、NchMO
SFET12Nのゲートとドレイン間、およびゲートと
ソース間にはMOS型電界トランジスタの構造上電流は
流れないため、NchMOSFET12Nに短絡電流が
流れることはない。
At this time, the Nch MOSFET 12N
Assuming that the voltage of the battery 1 is 12V, the threshold voltage of the Nch MOSFET 12N is 1.5V, and the current IL flowing through the inductive load 5 is 10A, (12V + 1.5V) × 10A = 135W Become.
When the battery 1 is reversely connected by mistake, the NchMO
Since no current flows between the gate and the drain and between the gate and the source of the SFET 12N due to the structure of the MOS field-effect transistor, no short-circuit current flows through the NchMOSFET 12N.

【0024】次に図3は本発明の第2の実施例を示す図
である。この回路は、第1の実施例の場合と同様に、電
力用PchMOSFET2Pがスイッチング素子として
誘導負荷5をハイサイド駆動するものである。誘導負荷
5に並列にNchMOSFET12Nと逆流防止用ダイ
オード15との直列回路を接続している。NchMOS
FET12Nのドレインはダイオード15のカソードに
接続され、ダイオード15のアノードはバッテリ1の負
極に接続されている。NchMOSFET12Nのゲー
トはバッテリ1の正極に接続され、ソースはPchMO
SFET2Pのドレインと誘導負荷5との直列接続点A
に接続されている。その他は第1の実施例と同一であ
る。
FIG. 3 is a diagram showing a second embodiment of the present invention. In this circuit, as in the first embodiment, the power PchMOSFET 2P drives the inductive load 5 as a switching element on the high side. A series circuit of an Nch MOSFET 12N and a backflow prevention diode 15 is connected in parallel with the inductive load 5. NchMOS
The drain of the FET 12N is connected to the cathode of the diode 15, and the anode of the diode 15 is connected to the negative electrode of the battery 1. The gate of the Nch MOSFET 12N is connected to the positive electrode of the battery 1, and the source is PchMO.
Series connection point A between the drain of SFET 2P and inductive load 5
It is connected to the. The rest is the same as the first embodiment.

【0025】次にこの回路の動作を説明する。この回路
の電圧電流特性は図2で示した第1の実施例の特性と同
様である。PchMOSFET2Pがオフの状態では、
NchMOSFET12Nのソースはバッテリ1の負極
電位に接続され、そのゲートはバッテリ1の正極電位に
接続されていて、ソースの電位より高い電位となるの
で、NchMOSFET12Nはオンの状態となるが、
NchMOSFET12Nのソースとダイオード15の
アノード端子間には電位差がないので、NchMOSF
ET12Nとダイオード15に電流は流れない。
Next, the operation of this circuit will be described. The voltage-current characteristics of this circuit are the same as those of the first embodiment shown in FIG. When the PchMOSFET 2P is off,
The source of the NchMOSFET 12N is connected to the negative potential of the battery 1, and the gate thereof is connected to the positive potential of the battery 1 and has a potential higher than the potential of the source. Therefore, the NchMOSFET 12N is turned on.
Since there is no potential difference between the source of the NchMOSFET 12N and the anode terminal of the diode 15, the NchMOSF
No current flows through the ET 12N and the diode 15.

【0026】またPchMOSFET2Pがオンの状態
では、NchMOSFET12Nのソース電位はゲート
電位とほぼ同じのバッテリ1の正極電位となるので、N
chMOSFET12Nはオフの状態である。なお、N
chMOSFET12Nのソースとダイオード15のア
ノード端子間に電位差が生じていて、寄生ダイオード1
3を通して電流が流れようとするが、逆流防止用ダイオ
ード15によりNchMOSFET12Nとダイオード
15に電流は流れない。
When the Pch MOSFET 2P is on, the source potential of the Nch MOSFET 12N becomes the same as the positive potential of the battery 1 at the gate potential.
The chMOSFET 12N is off. Note that N
Since a potential difference is generated between the source of the channel MOSFET 12N and the anode terminal of the diode 15, the parasitic diode 1
3, the current does not flow through the Nch MOSFET 12N and the diode 15 due to the backflow prevention diode 15.

【0027】次に、PchMOSFET2Pがオンの状
態からターンオフした時、誘導負荷5の特性により接続
点Aの電位はバッテリ1の負極電位以下の負電位とな
る。この時、NchMOSFET12Nのソース電位も
バッテリ1の負極電位以下の負電位となり、そのゲート
はバッテリ1の正極電位に接続されているため、Nch
MOSFET12Nがオンし、接続点Aの電圧が[(バ
ッテリ1の負極電位)−(NchMOSFET12Nの
オン抵抗×電流)−(ダイオード15の順方向電圧)]
となった時、誘導負荷5からダイオード15とNchM
OSFET12Nを通って接続点Aに電流が流れ、誘導
負荷5に戻る電流閉回路が形成されて、誘導負荷サージ
が吸収される。このようなNchMOSFET12Nの
働きにより、PchMOSFET2Pは第1の実施例と
同様に誘起電圧によるサージ電圧で破損されることなく
保護される。この実施例では、PchMOSFET12
Pが発明の保護素子を構成している。
Next, when the Pch MOSFET 2P is turned off from the on state, the potential of the connection point A becomes a negative potential lower than the negative potential of the battery 1 due to the characteristics of the inductive load 5. At this time, the source potential of the Nch MOSFET 12N also becomes a negative potential equal to or lower than the negative potential of the battery 1, and its gate is connected to the positive potential of the battery 1.
The MOSFET 12N is turned on, and the voltage at the connection point A becomes [(negative electrode potential of the battery 1) − (on resistance of the Nch MOSFET 12N × current) − (forward voltage of the diode 15)].
, The diode 15 and the NchM
A current flows through the OSFET 12N to the connection point A and returns to the inductive load 5 to form a closed current circuit, thereby absorbing the inductive load surge. By the function of the Nch MOSFET 12N, the Pch MOSFET 2P is protected without being damaged by the surge voltage due to the induced voltage, as in the first embodiment. In this embodiment, the Pch MOSFET 12
P constitutes the protection element of the invention.

【0028】なお、この第2の実施例で、NchMOS
FET12Nとダイオード15からなるサージ吸収用の
電流閉回路に瞬間的に発生するピーク電力は、NchM
OSFET12Nのオン抵抗を0.1Ω、ダイオード1
5の順方向電圧を0.6V、誘導負荷5に流れる電流を
10Aとすると、(0.1Ω×10A+0.6V)×1
0A=16Wと比較的に低電力になる。
In the second embodiment, the NchMOS
The peak power instantaneously generated in the surge absorbing current closed circuit composed of the FET 12N and the diode 15 is NchM
The on-resistance of the OSFET 12N is 0.1Ω and the diode 1
Assuming that the forward voltage of No. 5 is 0.6 V and the current flowing through the inductive load 5 is 10 A, (0.1Ω × 10 A + 0.6 V) × 1
0A = 16W, which is relatively low power.

【0029】また、この第2の実施例でバッテリ1を逆
接続した場合、NchMOSFET12Nのソースはバ
ッテリ1の正極電位に接続され、NchMOSFET1
2Nのゲートはバッテリ1の負極電位に接続されて、N
chMOSFET12Nはオフの状態となる。また、N
chMOSFET12Nの寄生ダイオード13もバッテ
リに対して逆方向となる。このため、NchMOSFE
T12Nに短絡電流が流れることはない。
When the battery 1 is reversely connected in the second embodiment, the source of the Nch MOSFET 12N is connected to the positive potential of the battery 1,
The 2N gate is connected to the negative potential of the battery 1 and
The chMOSFET 12N is turned off. Also, N
The parasitic diode 13 of the chMOSFET 12N is also in the opposite direction to the battery. For this reason, NchMOSFE
No short-circuit current flows through T12N.

【0030】次に図4は本発明の第3の実施例を示す図
である。この回路では、第1の実施例と異なり、スイッ
チング素子としてNchMOSFET2Nが用いられて
おり、NchMOSFET2Nがスイッチング素子とし
て誘導負荷5をロウサイド駆動するものである。Nch
MOSFET2Nに並列にPchMOSFET12Pが
接続され、NchMOSFET2Nのゲートは駆動回路
7’に接続されている。PchMOSFET12Pのド
レインはバッテリ1の負極に接続され、ゲートはバッテ
リ1の正極に接続されている。また、PchMOSFE
T12PのソースはNchMOSFET2Nのドレイン
と誘導負荷5との直列接続点Aに接続されている。
FIG. 4 is a diagram showing a third embodiment of the present invention. In this circuit, unlike the first embodiment, an Nch MOSFET 2N is used as a switching element, and the Nch MOSFET 2N drives the inductive load 5 as a switching element on the low side. Nch
The Pch MOSFET 12P is connected in parallel with the MOSFET 2N, and the gate of the Nch MOSFET 2N is connected to the drive circuit 7 '. The drain of the Pch MOSFET 12P is connected to the negative electrode of the battery 1, and the gate is connected to the positive electrode of the battery 1. Also, PchMOSFE
The source of T12P is connected to a series connection point A between the drain of the NchMOSFET 2N and the inductive load 5.

【0031】次にこの回路の動作を図5について説明す
る。ここでは駆動回路7’の出力電圧E7’の電圧波形
は、第1の実施例の場合と逆極性になるが、NchMO
SFET2Nを、例えば、期間T1でオフ、期間T2で
オン、期間T3でオフする。この場合、誘導負荷5に流
れる電流ILはNchMOSFET2Nの電流ISの立
ち上がりに対応して、期間T2の初期で急激に立ち上が
り、定常状態に達するが、期間T2の終端から急激な低
下を開始する。
Next, the operation of this circuit will be described with reference to FIG. Here, the voltage waveform of the output voltage E7 'of the drive circuit 7' has the opposite polarity to that of the first embodiment, but the NchMO
For example, the SFET 2N is turned off in the period T1, turned on in the period T2, and turned off in the period T3. In this case, the current IL flowing through the inductive load 5 rapidly rises at the beginning of the period T2 and reaches a steady state in response to the rise of the current IS of the NchMOSFET 2N, but starts to drop sharply from the end of the period T2.

【0032】NchMOSFET2Nがオフの状態で
は、PchMOSFET12Pのソースとゲートはバッ
テリ1の正極電位に接続されており、PchMOSFE
T12Pはオフの状態であるため、PchMOSFET
12Pに電流は流れない。また、NchMOSFET2
Nがオンの状態でも、PchMOSFET12Pのゲー
ト電位はソース電位より高く、PchMOSFET12
Pはオフの状態であるため、PchMOSFET12P
に電流は流れない。
When the Nch MOSFET 2N is off, the source and the gate of the Pch MOSFET 12P are connected to the positive potential of the battery 1, and the Pch MOSFET
Since T12P is off, the Pch MOSFET
No current flows through 12P. In addition, NchMOSFET2
Even when N is on, the gate potential of the Pch MOSFET 12P is higher than the source potential and the Pch MOSFET 12P
Since P is off, the Pch MOSFET 12P
No current flows through

【0033】次に、NchMOSFET2Nがオンの状
態からターンオフした時、誘導負荷5の特性による誘起
電圧(サージ電圧)で接続点Aはバッテリ1の正極電位
より高い正電位となる。この時、PchMOSFET1
2Pのソース電位もバッテリ1の正極電位より高い正電
位となり、バッテリ1の正極電位+ΔV(PchMOS
FET12Pのしきい値電圧)となった時、PchMO
SFET12Pがオンし、接続点AからPchMOSF
ET12Pを通ってバッテリ1の負極電位に電流が流
れ、さらにバッテリ1から誘導負荷5に至る電流閉回路
が形成され、誘導負荷サージが吸収される。誘起電圧が
消えて接続点Aの電位EAがバッテリ1の正極電位12
Vに戻るとPchMOSFET12Pのソース電位も元
に戻る。このようなPchMOSFET12Pの働きに
よりNchMOSFET2Nは誘起電圧によるサージ電
圧で破損されることなく保護される。この実施例では、
PchMOSFET12Pが本発明の保護素子を構成し
ている。
Next, when the Nch MOSFET 2N is turned off from the on state, the node A becomes a positive potential higher than the positive electrode potential of the battery 1 due to an induced voltage (surge voltage) due to the characteristics of the inductive load 5. At this time, PchMOSFET1
The source potential of the 2P also becomes a positive potential higher than the positive potential of the battery 1, and the positive potential of the battery 1 + ΔV (PchMOS
When the threshold voltage of the FET 12P) is reached, the PchMO
The SFET 12P is turned on, and the PchMOSF
A current flows to the negative electrode potential of the battery 1 through the ET 12P, and a current closed circuit from the battery 1 to the inductive load 5 is formed, so that the inductive load surge is absorbed. The induced voltage disappears and the potential EA at the connection point A becomes the positive potential 12 of the battery 1.
When the voltage returns to V, the source potential of the Pch MOSFET 12P also returns to the original. By the function of the Pch MOSFET 12P, the Nch MOSFET 2N is protected without being damaged by the surge voltage caused by the induced voltage. In this example,
The Pch MOSFET 12P constitutes the protection element of the present invention.

【0034】なお、この第3の実施例においても、Pc
hMOSFET12Pに瞬間的に発生するピーク電力
は、第1の実施例と同様に、バッテリ1の電圧を12
V、PchMOSFET12Pのしきい値電圧を1.5
V、誘導負荷5に流れる電流を10Aとすると、(12
V+1.5V)×10A=135Wとなる。また、この
第3の実施例でバッテリ1を逆接続した場合、第1の実
施例と同様にPchMOSFET12Pのドレインとゲ
ートとの間、およびソースとゲートとの間には、MOS
型電界効果トランジスタの構造上電流は流れないため、
PchMOSFET12Pに短格電流が流れることはな
い。
It should be noted that also in the third embodiment, Pc
The peak power instantaneously generated in the hMOSFET 12P is, as in the first embodiment, the voltage of the battery 1
V, the threshold voltage of the Pch MOSFET 12P is 1.5
V and the current flowing through the inductive load 5 is 10 A, (12
V + 1.5V) × 10A = 135W. Further, when the battery 1 is reversely connected in the third embodiment, a MOS transistor is provided between the drain and the gate and between the source and the gate of the Pch MOSFET 12P as in the first embodiment.
Since no current flows due to the structure of the field effect transistor,
A short current does not flow through the Pch MOSFET 12P.

【0035】次に図6は本発明の第4の実施例を示す図
である。この回路では、第3の実施例の場合と異なり、
誘導負荷5をNchMOSFET2Nでロウサイド駆動
する。誘導負荷5に並列にPchMOSFET12Pと
逆流防止用ダイオード15との直列回路を接続してい
る。PchMOSFET12Pのドレインはダイオード
15のアノード端子に接続され、ダイオード15のカソ
ード端子はバッテリ1の正極に接続されている。Pch
MOSFET12Pのゲートはバッテリ1の負極に接続
され、ソースはNchMOSFET2Nのドレインと誘
導負荷5との直列接続点Aに接続されている。NchM
OSFET2Nのゲートは駆動回路7’に接続されてい
る。
FIG. 6 is a diagram showing a fourth embodiment of the present invention. In this circuit, unlike the case of the third embodiment,
The inductive load 5 is driven low side by the Nch MOSFET 2N. A series circuit of a Pch MOSFET 12P and a backflow prevention diode 15 is connected in parallel with the inductive load 5. The drain of the Pch MOSFET 12P is connected to the anode terminal of the diode 15, and the cathode terminal of the diode 15 is connected to the positive electrode of the battery 1. Pch
The gate of the MOSFET 12P is connected to the negative electrode of the battery 1, and the source is connected to a series connection point A between the drain of the Nch MOSFET 2N and the inductive load 5. NchM
The gate of the OSFET 2N is connected to the drive circuit 7 '.

【0036】この回路の電圧電流特性は図5で示した第
3の実施例の特性と同様である。NchMOSFET2
Nがオフの状態では、PchMOSFET12Pのソー
スはバッテリ1の正極電位に接続され、PchMOSF
ET12Pのゲートはバッテリ1の負極電位に接続され
ており、PchMOSFET12Pはオンの状態である
が、PchMOSFET12Pのソースとダイオード1
5のカソード端子間には電位差がないため、PchMO
SFET12Pとダイオード15に電流は流れない。ま
た、NchMOSFET2Nがオンの状態では、Pch
MOSFET12Pのソース電位はほぼバッテリ1の負
極電位となり、PchMOSFET12Pのソースとゲ
ートとの間に電位差が無くなるので、PchMOSFE
T12Pはオフとなる。一方、PchMOSFET12
Pのソースとドレインとの間に電位差が生じるので、寄
生ダイオード13を通して電流が流れようとするが、逆
流防止用ダイオード15の働きによりPchMOSFE
T12Pに電流は流れない。
The voltage-current characteristics of this circuit are the same as those of the third embodiment shown in FIG. NchMOSFET2
When N is off, the source of the Pch MOSFET 12P is connected to the positive potential of the battery 1,
The gate of the ET 12P is connected to the negative electrode potential of the battery 1, and the Pch MOSFET 12P is in an ON state.
Since there is no potential difference between the cathode terminals of PchMO
No current flows through the SFET 12P and the diode 15. When the NchMOSFET 2N is on, the Pch
The source potential of the MOSFET 12P is substantially equal to the negative potential of the battery 1, and there is no potential difference between the source and the gate of the Pch MOSFET 12P.
T12P is turned off. On the other hand, PchMOSFET12
Since a potential difference occurs between the source and the drain of P, a current tries to flow through the parasitic diode 13.
No current flows through T12P.

【0037】次に、NchMOSFET2Nがオンの状
態からターンオフした時、誘導負荷5の特性により接続
点Aはバッテリ1の正極電位以上の正電位となる。この
時、PchMOSFET12Pのソース電位もバッテリ
1の正極電位以上の正電位となり、PchMOSFET
12Pのゲートはバッテリ1の負極電位に接続されてい
るため、PchMOSFET12Pがオンし、接続点A
の電圧がバッテリ1の正極電位+ΔV[(PchMOS
FET12Pのオン抵抗×電流)+(ダイオード15の
順方向電圧)]となった時、接続点AからPchMOS
FET12P、ダイオード15を通ってバッテリ1の正
極に電流が流れ、誘導負荷サージを吸収する。このよう
なPchMOSFET12Pの働きにより、NchMO
SFET2Nは第3の実施例と同様に誘起電圧によるサ
ージ電圧で破損されることなく保護される。この実施例
でも、PchMOSFET12Pが発明の保護素子を構
成している。
Next, when the Nch MOSFET 2N is turned off from the on state, the connection point A has a positive potential equal to or higher than the positive potential of the battery 1 due to the characteristics of the inductive load 5. At this time, the source potential of the Pch MOSFET 12P also becomes a positive potential higher than the positive potential of the battery 1, and the Pch MOSFET 12P
Since the gate of 12P is connected to the negative potential of the battery 1, the Pch MOSFET 12P turns on and the connection point A
Is the positive electrode potential of the battery 1 + ΔV [(PchMOS
When the ON resistance of the FET 12P × current) + (forward voltage of the diode 15)], the P-channel MOS
A current flows to the positive electrode of the battery 1 through the FET 12P and the diode 15, and absorbs an inductive load surge. With the function of the PchMOSFET 12P, the NchMO
The SFET 2N is protected without being damaged by the surge voltage due to the induced voltage, as in the third embodiment. Also in this embodiment, the Pch MOSFET 12P constitutes the protection element of the present invention.

【0038】この第4の実施例で、サージ吸収時に瞬間
的に発生するピーク電力は、第2の実施例と同様に、P
chMOSFET12Pのオン抵抗を0.1Ω、ダイオ
ード15の順方向電圧を0.6V、誘導負荷5に流れる
電流ILを10Aとすると、(0.1Ω×10A+0.
6V)×10A=16Wとなる。また、PchMOSF
ET12Pのドレインとゲートの間には構造上電流が流
れないので、直流電源1を誤って逆接続した場合でも、
短絡電流が流れることはない。
In the fourth embodiment, the peak power instantaneously generated when the surge is absorbed is equal to the peak power P as in the second embodiment.
Assuming that the on-resistance of the chMOSFET 12P is 0.1Ω, the forward voltage of the diode 15 is 0.6V, and the current IL flowing through the inductive load 5 is 10A, (0.1Ω × 10A + 0.
6V) × 10A = 16W. Also, PchMOSF
Since no current flows structurally between the drain and the gate of the ET12P, even if the DC power supply 1 is reversely connected by mistake,
No short-circuit current flows.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】第1の実施例における動作電圧・電流特性図で
ある。
FIG. 2 is an operating voltage / current characteristic diagram in the first embodiment.

【図3】第2の実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment.

【図4】第3の実施例の回路図である。FIG. 4 is a circuit diagram of a third embodiment.

【図5】第3の実施例における動作電圧・電流特性図で
ある。
FIG. 5 is an operating voltage / current characteristic diagram in the third embodiment.

【図6】第4の実施例の回路図である。FIG. 6 is a circuit diagram of a fourth embodiment.

【図7】従来例Aの回路図である。FIG. 7 is a circuit diagram of a conventional example A.

【図8】従来例Bの回路図である。FIG. 8 is a circuit diagram of a conventional example B.

【符号の説明】[Explanation of symbols]

1 バッテリ 2N NチャンネルMOS型電界効果トランジスタ
(NchMOSFET) 2P PチャンネルMOS型電界効果トランジスタ
(PchMOSFET) 5 誘導負荷 7 駆動回路 12N NチャンネルMOS型電界効果トランジスタ
(NchMOSFET) 12P PチャンネルMOS型電界効果トランジスタ
(PchMOSFET) 13 寄生ダイオード 15 逆流防止用ダイオード
Reference Signs List 1 battery 2N N-channel MOS field effect transistor (NchMOSFET) 2P P-channel MOS field effect transistor (PchMOSFET) 5 Inductive load 7 Drive circuit 12N N-channel MOS field effect transistor (NchMOSFET) 12P P-channel MOS field effect transistor (NchMOSFET) PchMOSFET) 13 Parasitic diode 15 Backflow prevention diode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小宅 功 神奈川県横浜市神奈川区宝町2番地 日産 自動車株式会社内 Fターム(参考) 5G053 AA10 CA05 EC03 FA04 5H740 BA12 BB06 BB07 BB10 BC01 BC02 JB01 MM01  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Isao Oya, Inventor F-term (reference) 5G053 AA10 CA05 EC03 FA04 5H740 BA12 BB06 BB07 BB10 BC01 BC02 JB01 MM01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 スイッチング素子を通して直流電源で誘
導負荷を付勢する誘導負荷用電源装置の保護回路におい
て、前記スイッチング素子に並列に接続された電界効果
トランジスタからなる保護素子を有し、当該保護素子の
ソースが前記スイッチング素子と前記誘導負荷との直列
接続点に接続されており、また当該保護素子のゲートと
ドレインがそれぞれ所定電位に接続されていて、前記ス
イッチング素子のターンオフ時に前記保護素子が前記ソ
ースの電位変動で導通することにより電流閉回路を形成
し、前記ターンオフ時に前記誘導負荷に発生するサージ
が前記電流閉回路で吸収されるように構成したことを特
徴とする誘導負荷用電源装置の保護回路。
1. A protection circuit for an inductive load power supply device for energizing an inductive load with a DC power supply through a switching element, comprising: a protection element including a field-effect transistor connected in parallel to the switching element. Is connected to a series connection point of the switching element and the inductive load, and the gate and the drain of the protection element are connected to respective predetermined potentials, and the protection element is turned off when the switching element is turned off. A current closed circuit is formed by conducting with a potential change of a source, and a surge generated in the inductive load at the time of turn-off is configured to be absorbed by the current closed circuit. Protection circuit.
【請求項2】 前記スイッチング素子はPチャンネルM
OS型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の正極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の負極電位に接続されていると
ともに、前記保護素子はNチャンネルMOS型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記直流電源の正極電位に接続され、当該保護素子
のゲートが前記直流電源の負極電位に接続されているこ
とを特徴とする請求項1記載の誘導負荷用電源装置の保
護回路。
2. The switching element is a P-channel M.
An OS type field effect transistor, the source of the switching element is connected to the positive potential of the DC power supply, the drain of the switching element is connected to the negative potential of the DC power supply through the inductive load, The protection element is formed of an N-channel MOS field effect transistor, the drain of the protection element is connected to the positive potential of the DC power supply, and the gate of the protection element is connected to the negative potential of the DC power supply. 2. The protection circuit for an inductive load power supply according to claim 1, wherein:
【請求項3】 前記スイッチング素子はNチャンネルM
OS型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の負極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の正極電位に接続されていると
ともに、前記保護素子はPチャンネルMOS型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記直流電源の負極電位に接続され、当該保護素子
のゲートが前記直流電源の正極電位に接続されているこ
とを特徴とする請求項1記載の誘導負荷用電源装置の保
護回路。
3. The switching element is an N-channel M
An OS type field effect transistor, the source of the switching element is connected to the negative potential of the DC power supply, the drain of the switching element is connected to the positive potential of the DC power supply through the inductive load, The protection element is formed of a P-channel MOS field effect transistor. The drain of the protection element is connected to the negative potential of the DC power supply, and the gate of the protection element is connected to the positive potential of the DC power supply. 2. The protection circuit for an inductive load power supply according to claim 1, wherein:
【請求項4】 スイッチング素子を通して直流電源で誘
導負荷を付勢する誘導負荷用電源装置の保護回路におい
て、電界効果トランジスタからなる保護素子と当該保護
素子のドレイン側に接続された逆流防止用ダイオードと
の直列回路を有し、当該直列回路は前記誘導負荷に並列
に接続され、前記保護素子のソースが前記スイッチング
素子と前記誘導負荷との直列接続点に接続されており、
また当該保護素子のゲートと前記逆流防止用ダイオード
を通したドレインとがそれぞれ所定電位に接続されてい
て、前記スイッチング素子のターンオフ時に前記保護素
子が前記ソースの電位変動で導通することにより電流閉
回路を形成し、前記ターンオフ時に前記誘導負荷に発生
するサージが前記電流閉回路で吸収されるように構成し
たことを特徴とする誘導負荷用電源装置の保護回路。
4. A protection circuit for an inductive load power supply device for energizing an inductive load with a DC power supply through a switching element, comprising: a protection element comprising a field effect transistor; and a backflow prevention diode connected to a drain side of the protection element. Having a series circuit, the series circuit is connected in parallel to the inductive load, a source of the protection element is connected to a series connection point of the switching element and the inductive load,
The gate of the protection element and the drain through the backflow prevention diode are each connected to a predetermined potential, and when the switching element is turned off, the protection element conducts due to the fluctuation in the potential of the source, thereby closing the current. Wherein the surge generated in the inductive load at the time of the turn-off is absorbed by the current closing circuit.
【請求項5】 前記スイッチング素子はPチャンネルM
OS型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の正極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の負極電位に接続されていると
ともに、前記保護素子はNチャンネルMOS型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記逆流防止用ダイオードを通して前記直流電源の
負極電位に接続され、当該保護素子のゲートが前記直流
電源の正極電位に接続されていることを特徴とする請求
項4記載の誘導負荷用電源装置の保護回路。
5. The switching element is a P-channel M.
An OS type field effect transistor, the source of the switching element is connected to the positive potential of the DC power supply, the drain of the switching element is connected to the negative potential of the DC power supply through the inductive load, The protection element is formed of an N-channel MOS field effect transistor, the drain of the protection element is connected to the negative potential of the DC power supply through the backflow prevention diode, and the gate of the protection element is connected to the positive electrode of the DC power supply. 5. The protection circuit for an inductive load power supply according to claim 4, wherein the protection circuit is connected to a potential.
【請求項6】 前記スイッチング素子はNチャンネルM
OS型電界効果トランジスタで構成されていて、当該ス
イッチング素子のソースが前記直流電源の負極電位に接
続され、当該スイッチング素子のドレインが前記誘導負
荷を通して前記直流電源の正極電位に接続されていると
ともに、前記保護素子はPチャンネルMOS型電界効果
トランジスタで構成されていて、当該保護素子のドレイ
ンが前記逆流防止用ダイオードを通して前記直流電源の
正極電位に接続され、当該保護素子のゲートが前記直流
電源の負極電位に接続されていることを特徴とする請求
項4記載の誘導負荷用電源装置の保護回路。
6. The switching element is an N-channel M
An OS type field effect transistor, the source of the switching element is connected to the negative potential of the DC power supply, the drain of the switching element is connected to the positive potential of the DC power supply through the inductive load, The protection element is formed of a P-channel MOS field effect transistor, the drain of the protection element is connected to the positive potential of the DC power supply through the backflow prevention diode, and the gate of the protection element is connected to the negative electrode of the DC power supply. 5. The protection circuit for an inductive load power supply according to claim 4, wherein the protection circuit is connected to a potential.
JP2000043309A 2000-02-21 2000-02-21 Protection circuit for power supply for inductive load Withdrawn JP2001238348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000043309A JP2001238348A (en) 2000-02-21 2000-02-21 Protection circuit for power supply for inductive load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043309A JP2001238348A (en) 2000-02-21 2000-02-21 Protection circuit for power supply for inductive load

Publications (1)

Publication Number Publication Date
JP2001238348A true JP2001238348A (en) 2001-08-31

Family

ID=18566245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043309A Withdrawn JP2001238348A (en) 2000-02-21 2000-02-21 Protection circuit for power supply for inductive load

Country Status (1)

Country Link
JP (1) JP2001238348A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318714A (en) * 2002-02-20 2003-11-07 Matsushita Electric Ind Co Ltd Drive circuit
JP2010216420A (en) * 2009-03-18 2010-09-30 Denso Corp Power distribution control device
US7830196B2 (en) * 2006-09-25 2010-11-09 Mitsubishi Electric Corporation Semiconductor device alleviating or preventing surge voltage
WO2011158894A1 (en) * 2010-06-16 2011-12-22 株式会社オートネットワーク技術研究所 Power supply control circuit and power supply control apparatus
WO2013129288A1 (en) * 2012-03-02 2013-09-06 シャープ株式会社 Synchronous rectification circuit and switching power source device comprising same
WO2014050407A1 (en) * 2012-09-25 2014-04-03 セイコーインスツル株式会社 Semiconductor device
JP2015089100A (en) * 2013-09-26 2015-05-07 株式会社デンソー Load drive device
JP2018088725A (en) * 2016-11-28 2018-06-07 株式会社 日立パワーデバイス Rectifier and alternator using the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318714A (en) * 2002-02-20 2003-11-07 Matsushita Electric Ind Co Ltd Drive circuit
US7830196B2 (en) * 2006-09-25 2010-11-09 Mitsubishi Electric Corporation Semiconductor device alleviating or preventing surge voltage
JP2010216420A (en) * 2009-03-18 2010-09-30 Denso Corp Power distribution control device
JPWO2011158894A1 (en) * 2010-06-16 2013-08-19 株式会社オートネットワーク技術研究所 Power supply control circuit and power supply control device
CN102948035A (en) * 2010-06-16 2013-02-27 株式会社自动网络技术研究所 Power supply control circuit and power supply control apparatus
DE112011102038T5 (en) 2010-06-16 2013-05-02 Autonetworks Technologies, Ltd. Power supply control circuit and power supply control device
WO2011158894A1 (en) * 2010-06-16 2011-12-22 株式会社オートネットワーク技術研究所 Power supply control circuit and power supply control apparatus
US9280165B2 (en) 2010-06-16 2016-03-08 Autonetworks Technologies, Ltd. Power supply control circuit using N-type and P-type FETs in parallel and power supply control device
WO2013129288A1 (en) * 2012-03-02 2013-09-06 シャープ株式会社 Synchronous rectification circuit and switching power source device comprising same
WO2014050407A1 (en) * 2012-09-25 2014-04-03 セイコーインスツル株式会社 Semiconductor device
JP2014082922A (en) * 2012-09-25 2014-05-08 Seiko Instruments Inc Semiconductor device
JP2015089100A (en) * 2013-09-26 2015-05-07 株式会社デンソー Load drive device
JP2018088725A (en) * 2016-11-28 2018-06-07 株式会社 日立パワーデバイス Rectifier and alternator using the same

Similar Documents

Publication Publication Date Title
US5018041A (en) Circuit for internal current limiting in a fast high side power switch
US6043965A (en) Low loss reverse battery protection
JP3448340B2 (en) IGBT fault current limiting circuit and method
US20080204958A1 (en) Back-current protection circuit
US10620650B2 (en) Semiconductor device
US7312653B2 (en) NMOS reverse battery protection
CN110299835B (en) System and method for powering a switching converter
US11031769B2 (en) Two-transistor devices for protecting circuits from sustained overcurrent
US6995483B2 (en) Synchronous buck and boost regulator power reduction circuit using high side sensing
RU96107210A (en) CURRENT LIMITER
JPH07502876A (en) MOSFET power transistor protection circuit device
CN115118133A (en) Cascaded gate driver outputs for power conversion circuits
JP2017017688A (en) Power semiconductor circuit with field effect transistor
EP0736959B1 (en) Low dissipation power controller
JP2001238348A (en) Protection circuit for power supply for inductive load
US5432665A (en) Short circuit protected capacitive load driver
JP3123261B2 (en) Glow plug controller
US6633470B2 (en) Overvoltage protection circuit for bidirectional transmission gate
RU2420858C2 (en) Switching circuit and method to control power consumer
EP3070830B1 (en) Rectifier circuit with reduced reverse recovery time
JP4238984B2 (en) Load drive unit
JP2003133926A (en) Inrush current suppression circuit
TW591881B (en) Motor driving device
CN115224913B (en) Power switch circuit and corresponding operation method
JP2000350440A (en) Stepdown switching power source circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501