JP2001238190A - 画像処理装置及びその制御処理方法 - Google Patents
画像処理装置及びその制御処理方法Info
- Publication number
- JP2001238190A JP2001238190A JP2000049690A JP2000049690A JP2001238190A JP 2001238190 A JP2001238190 A JP 2001238190A JP 2000049690 A JP2000049690 A JP 2000049690A JP 2000049690 A JP2000049690 A JP 2000049690A JP 2001238190 A JP2001238190 A JP 2001238190A
- Authority
- JP
- Japan
- Prior art keywords
- image
- processing
- power supply
- clock signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Power Sources (AREA)
- Studio Devices (AREA)
Abstract
(57)【要約】
【課題】 装置の動作する動作モードに応じて、各処理
ブロックに対応する処理回路に供給するクロック信号及
び電源電圧を制御することにより装置の消費電力を抑え
る。 【解決手段】 画像取り込みコントローラ1で取り込ん
だ画像信号に信号処理プロセッサ2によって画像処理を
行って表示コントローラ3によって表示する画像処理装
置において、画像取り込みコントローラ1は動作モード
に応じて指定された解像度及びフレームレートで画像デ
ータを取り込み、表示コントローラ3は動作モードに応
じて指定された解像度及びフレームレートで表示する。
CPU5は、設定された動作モードと解像度及びフレー
ムレートにより、この装置が動作可能な最低限の電源電
圧、クロック信号の周波数をROM36に格納された設
定値を基に決定し、これら各コントローラにクロック信
号や電源電圧を供給する各クロック発生器19〜23、
レギュレータ28〜32の出力するクロック信号の周波
数、電圧値を制御する。
ブロックに対応する処理回路に供給するクロック信号及
び電源電圧を制御することにより装置の消費電力を抑え
る。 【解決手段】 画像取り込みコントローラ1で取り込ん
だ画像信号に信号処理プロセッサ2によって画像処理を
行って表示コントローラ3によって表示する画像処理装
置において、画像取り込みコントローラ1は動作モード
に応じて指定された解像度及びフレームレートで画像デ
ータを取り込み、表示コントローラ3は動作モードに応
じて指定された解像度及びフレームレートで表示する。
CPU5は、設定された動作モードと解像度及びフレー
ムレートにより、この装置が動作可能な最低限の電源電
圧、クロック信号の周波数をROM36に格納された設
定値を基に決定し、これら各コントローラにクロック信
号や電源電圧を供給する各クロック発生器19〜23、
レギュレータ28〜32の出力するクロック信号の周波
数、電圧値を制御する。
Description
【0001】
【発明の属する技術分野】本発明は、例えばディジタル
・スチルカメラやテレビ電話端末装置、或はカメラ内蔵
型ノートPC等に適用できる画像処理装置及び前記装置
における動作制御処理方法に関するものである。
・スチルカメラやテレビ電話端末装置、或はカメラ内蔵
型ノートPC等に適用できる画像処理装置及び前記装置
における動作制御処理方法に関するものである。
【0002】
【従来の技術】近年、CCD等の固体撮像装置の小型
化、省電力化およびLSIの高集積化、高機能化、低消
費電力化などの技術の進展に伴い、ディジタルスチルカ
メラに代表されるような電池で駆動可能な携帯型の撮影
装置が一般に利用されるようになった。さらには、携帯
電話機能を内蔵した携帯型テレビ電話端末等も開発され
ている。このような電池駆動型撮影装置では、電池によ
る動作時間を延長するためのさまざまな工夫が考案され
てきた。例えば、電池残量を常に表示し、残量が少なく
なってきた場合はユーザに電源をこまめに切ることを促
す。あるいは、ユーザの選んだ動作モードに応じて非動
作部分の電力供給またはクロック供給を遮断したりす
る。
化、省電力化およびLSIの高集積化、高機能化、低消
費電力化などの技術の進展に伴い、ディジタルスチルカ
メラに代表されるような電池で駆動可能な携帯型の撮影
装置が一般に利用されるようになった。さらには、携帯
電話機能を内蔵した携帯型テレビ電話端末等も開発され
ている。このような電池駆動型撮影装置では、電池によ
る動作時間を延長するためのさまざまな工夫が考案され
てきた。例えば、電池残量を常に表示し、残量が少なく
なってきた場合はユーザに電源をこまめに切ることを促
す。あるいは、ユーザの選んだ動作モードに応じて非動
作部分の電力供給またはクロック供給を遮断したりす
る。
【0003】また、従来技術では、撮影される画像のフ
レームレートや解像度は固定的であるか、せいぜいユー
ザが選択的に設定可能なものであり、省電力機能との連
動はなされていなかった。
レームレートや解像度は固定的であるか、せいぜいユー
ザが選択的に設定可能なものであり、省電力機能との連
動はなされていなかった。
【0004】一般に、撮影装置では撮影される画像のフ
レームレートと解像度が大きくなるほど単位時間当たり
に処理すべき画像データ量は増大するため、画像を扱う
電子回路は高い動作クロック周波数を必要とする。ま
た、通常電子回路を高い周波数で動作させるほど電源電
圧を下げることができない。消費電力はクロック周波数
に比例し電源電圧の2乗に比例するため、画像のフレー
ムレートと解像度の増大は消費電力の増大をもたらす。
したがって、消費電力を低減するためには極力フレーム
レートと解像度を小さくするほうがよい。
レームレートと解像度が大きくなるほど単位時間当たり
に処理すべき画像データ量は増大するため、画像を扱う
電子回路は高い動作クロック周波数を必要とする。ま
た、通常電子回路を高い周波数で動作させるほど電源電
圧を下げることができない。消費電力はクロック周波数
に比例し電源電圧の2乗に比例するため、画像のフレー
ムレートと解像度の増大は消費電力の増大をもたらす。
したがって、消費電力を低減するためには極力フレーム
レートと解像度を小さくするほうがよい。
【0005】
【発明が解決しようとする課題】しかしながら撮影装置
では、その動作モードによって取り込む画像信号のフレ
ームレートや解像度に対する要求が異なる。例えば、電
子ビューファインダ・モード(以下EVFモード)にお
いては、極力スムーズな動画像が表示されることが望ま
しいが、その電子ビュー画像を表示する画面は機器に内
蔵された小さな画面であることが多いため、フレームレ
ートは大きい程よいが、解像度はそれほど要求されな
い。また静止画取り込みモード(以下撮影モード)で
は、フレームレートは最低でよい(静止画でよい)が、
解像度が最大であることが要求される。また再生モード
では、画像信号の取り込みは行わず、画像表示のみが最
大解像度で行われる。更にテレビ電話モードでは、フレ
ームレート及び解像度の両方は電話回線のデータ転送能
力によって決定される。
では、その動作モードによって取り込む画像信号のフレ
ームレートや解像度に対する要求が異なる。例えば、電
子ビューファインダ・モード(以下EVFモード)にお
いては、極力スムーズな動画像が表示されることが望ま
しいが、その電子ビュー画像を表示する画面は機器に内
蔵された小さな画面であることが多いため、フレームレ
ートは大きい程よいが、解像度はそれほど要求されな
い。また静止画取り込みモード(以下撮影モード)で
は、フレームレートは最低でよい(静止画でよい)が、
解像度が最大であることが要求される。また再生モード
では、画像信号の取り込みは行わず、画像表示のみが最
大解像度で行われる。更にテレビ電話モードでは、フレ
ームレート及び解像度の両方は電話回線のデータ転送能
力によって決定される。
【0006】上記例からも明らかなように、このような
撮影装置を構成する各々の機能ブロック、例えば撮影ブ
ロック、画像処理ブロック、表示ブロックなどでは、そ
の動作モードに応じて単位時間当たりに処理すべきデー
タ量が異なり、常に最大周波数で動作する必要はない。
にもかかわらず従来の技術では、装置の省電力のため
に、完全に非動作状態となっている機能ブロックへの電
力供給をオフするのみであったため有効な消費電力の削
減処理を行うことができなかった。
撮影装置を構成する各々の機能ブロック、例えば撮影ブ
ロック、画像処理ブロック、表示ブロックなどでは、そ
の動作モードに応じて単位時間当たりに処理すべきデー
タ量が異なり、常に最大周波数で動作する必要はない。
にもかかわらず従来の技術では、装置の省電力のため
に、完全に非動作状態となっている機能ブロックへの電
力供給をオフするのみであったため有効な消費電力の削
減処理を行うことができなかった。
【0007】本発明は上記従来例に鑑みてなされたもの
で、装置の動作する動作モードに応じて、各処理ブロッ
クに対応する処理回路に供給するクロック信号及び電源
電圧を制御することにより、装置の消費電力を抑えるこ
とができる画像処理装置及びその制御処理方法を提供す
ることを目的とする。
で、装置の動作する動作モードに応じて、各処理ブロッ
クに対応する処理回路に供給するクロック信号及び電源
電圧を制御することにより、装置の消費電力を抑えるこ
とができる画像処理装置及びその制御処理方法を提供す
ることを目的とする。
【0008】また本発明の目的は、装置の動作モードに
応じて、最適な省電力を自動的に実現できる画像処理装
置及びその制御処理方法を提供することにある。
応じて、最適な省電力を自動的に実現できる画像処理装
置及びその制御処理方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、複数の動作モードを有する画像処理装置であっ
て、前記複数の動作モードのいずれかを指示する指示手
段と、それぞれ独立した処理回路を有し、それぞれ異な
る処理を実行する複数の処理手段と、前記複数の処理手
段に対応する処理回路に所定周波数のクロック信号を供
給するクロック信号供給手段と、前記複数の処理手段に
対応する処理回路に電源電圧を供給する電力供給手段
と、前記指示手段により指示された動作モードに対応し
て、前記クロック信号供給手段から供給されるクロック
信号の周波数及び前記電力供給手段から供給される電源
電圧を制御する制御手段と、を有することを特徴とす
る。
に本発明の画像処理装置は以下のような構成を備える。
即ち、複数の動作モードを有する画像処理装置であっ
て、前記複数の動作モードのいずれかを指示する指示手
段と、それぞれ独立した処理回路を有し、それぞれ異な
る処理を実行する複数の処理手段と、前記複数の処理手
段に対応する処理回路に所定周波数のクロック信号を供
給するクロック信号供給手段と、前記複数の処理手段に
対応する処理回路に電源電圧を供給する電力供給手段
と、前記指示手段により指示された動作モードに対応し
て、前記クロック信号供給手段から供給されるクロック
信号の周波数及び前記電力供給手段から供給される電源
電圧を制御する制御手段と、を有することを特徴とす
る。
【0010】上記目的を達成するために本発明の画像処
理装置における制御処理方法は以下のような工程を備え
る。即ち、複数の動作モードを有する画像処理装置にお
ける制御処理方法であって、前記複数の動作モードのい
ずれかを指示する指示工程と、それぞれ独立した異なる
処理を実行する複数の処理回路のそれぞれに所定の周波
数のクロック信号を供給するクロック信号供給工程と、
前記複数の処理回路のそれぞれに電源電圧を供給する電
力供給工程と、前記指示工程で指示された動作モードに
対応して、前記クロック信号供給工程で供給されるクロ
ック信号の周波数及び前記電力供給工程で供給される電
源電圧を制御する制御工程と、を有することを特徴とす
る。
理装置における制御処理方法は以下のような工程を備え
る。即ち、複数の動作モードを有する画像処理装置にお
ける制御処理方法であって、前記複数の動作モードのい
ずれかを指示する指示工程と、それぞれ独立した異なる
処理を実行する複数の処理回路のそれぞれに所定の周波
数のクロック信号を供給するクロック信号供給工程と、
前記複数の処理回路のそれぞれに電源電圧を供給する電
力供給工程と、前記指示工程で指示された動作モードに
対応して、前記クロック信号供給工程で供給されるクロ
ック信号の周波数及び前記電力供給工程で供給される電
源電圧を制御する制御工程と、を有することを特徴とす
る。
【0011】
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。
の好適な実施の形態を詳細に説明する。
【0012】図1は、本発明の実施の形態1に係る携帯
型のテレビ電話端末装置の構成を示すブロック図であ
る。図1において、各機能ブロック間を接続する線のう
ち、データ系の接続を太い実線で図示し、制御系の接続
を細い実線で図示し、クロック系の接続を点線で図示し
ている。但し、全ての接続が図示されているわけではな
く、説明に必要な代表的な配線接続のみを図示した。
型のテレビ電話端末装置の構成を示すブロック図であ
る。図1において、各機能ブロック間を接続する線のう
ち、データ系の接続を太い実線で図示し、制御系の接続
を細い実線で図示し、クロック系の接続を点線で図示し
ている。但し、全ての接続が図示されているわけではな
く、説明に必要な代表的な配線接続のみを図示した。
【0013】このテレビ電話端末装置の主要なブロック
構成として、撮像した画像信号の取り込みに関する処理
を実行する画像取り込みコントローラ1、その画像信号
から生成した画像データに対して画像処理を実行する信
号処理プロセッサ2、画像データに基づく画像表示に関
わる処理を行う表示コントローラ3、画像データをメモ
リに記憶させるためのメモリ制御を行うメモリコントロ
ーラ4、装置全体の制御を行うCPU5を有している。
構成として、撮像した画像信号の取り込みに関する処理
を実行する画像取り込みコントローラ1、その画像信号
から生成した画像データに対して画像処理を実行する信
号処理プロセッサ2、画像データに基づく画像表示に関
わる処理を行う表示コントローラ3、画像データをメモ
リに記憶させるためのメモリ制御を行うメモリコントロ
ーラ4、装置全体の制御を行うCPU5を有している。
【0014】まず、代表的な動作モードとして、EVF
(電子ビューファインダ)モード、撮影モード、再生モ
ード及びテレビ電話モードのそれぞれについて動作を説
明を行う。
(電子ビューファインダ)モード、撮影モード、再生モ
ード及びテレビ電話モードのそれぞれについて動作を説
明を行う。
【0015】[画像取り込みコントローラ1の説明]撮
像対象の画像がレンズモジュール6を介してCCD7上
に結像されることにより、その画像に応じた画像信号が
CCD7から出力される。尚、このレンズモジュール6
は、レンズ、オート・アイリスのための駆動系、オート
フォーカスのための駆動系等を備えており、これら駆動
系の制御は図示しない制御信号によってCPU5によっ
て行われる。CCD7から出力される画像信号は前処理
モジュール(CDS・AGC)8に入力される。本実施の形態
1においては、CCD7の取り込む有効画素数は640
×480画素(VGA相当)である。前処理モジュール
8は、CDS(相関二重サンプリング)及びAGC(自
動利得制御)機能を備えている。また、CCD7及び前
処理モジュール8に対するクロック及びタイミング信号
は、タイミング生成回路(TG)9より供給される。前処
理モジュール8で前処理が施された画像データは、A/
D変換器(ADC)10により10ビットのディジタルデ
ータに変換され、タイミング生成回路(SG)11により
生成されるピクセルクロック(Pixel Clock)に同期し
て画像取り込みコントローラ1に入力される。
像対象の画像がレンズモジュール6を介してCCD7上
に結像されることにより、その画像に応じた画像信号が
CCD7から出力される。尚、このレンズモジュール6
は、レンズ、オート・アイリスのための駆動系、オート
フォーカスのための駆動系等を備えており、これら駆動
系の制御は図示しない制御信号によってCPU5によっ
て行われる。CCD7から出力される画像信号は前処理
モジュール(CDS・AGC)8に入力される。本実施の形態
1においては、CCD7の取り込む有効画素数は640
×480画素(VGA相当)である。前処理モジュール
8は、CDS(相関二重サンプリング)及びAGC(自
動利得制御)機能を備えている。また、CCD7及び前
処理モジュール8に対するクロック及びタイミング信号
は、タイミング生成回路(TG)9より供給される。前処
理モジュール8で前処理が施された画像データは、A/
D変換器(ADC)10により10ビットのディジタルデ
ータに変換され、タイミング生成回路(SG)11により
生成されるピクセルクロック(Pixel Clock)に同期し
て画像取り込みコントローラ1に入力される。
【0016】画像取り込みコントローラ1に入力された
画像データは間引き回路1aによって間引き処理され、
間引かれた結果であるデータがFIFO1bに書き込ま
れる。この間引き回路1aにおける間引き方式は、図示
しない制御信号によってCPU5によって予め設定され
ている。
画像データは間引き回路1aによって間引き処理され、
間引かれた結果であるデータがFIFO1bに書き込ま
れる。この間引き回路1aにおける間引き方式は、図示
しない制御信号によってCPU5によって予め設定され
ている。
【0017】図2(A)は、間引き回路1aの動作の一
例を示すタイミングチャートである。間引き回路1a
は、SG11から入力されるピクセルクロック(Pixel C
lock)を計数するピクセルカウンタ(Pixel Count)、図示
しない水平・垂直同期信号に基づいて、画像のライン数
を計数するラインカウンタ(Line Num)を備えており、C
PU5によって予め設定された間引き方式と、これらの
カウンタの計数値に基づいて、ADC10から入力され
るデジタル画像データをラッチし、FIFO1bに書き
込むためのクロック(Latch Clock)を生成する。
例を示すタイミングチャートである。間引き回路1a
は、SG11から入力されるピクセルクロック(Pixel C
lock)を計数するピクセルカウンタ(Pixel Count)、図示
しない水平・垂直同期信号に基づいて、画像のライン数
を計数するラインカウンタ(Line Num)を備えており、C
PU5によって予め設定された間引き方式と、これらの
カウンタの計数値に基づいて、ADC10から入力され
るデジタル画像データをラッチし、FIFO1bに書き
込むためのクロック(Latch Clock)を生成する。
【0018】図2(A)の例では、水平640ピクセ
ル、垂直480ラインのデータに対し水平・垂直とも1
/2の間引きを行う場合(320×240画素:CIF
相当)が例示されている。従って、有効ラインは奇数ラ
インであり、この期間を示すための信号がActive Line
信号である。また、有効ピクセルは奇数ピクセルであ
り、これを示す信号がActive Pixel信号である。
ル、垂直480ラインのデータに対し水平・垂直とも1
/2の間引きを行う場合(320×240画素:CIF
相当)が例示されている。従って、有効ラインは奇数ラ
インであり、この期間を示すための信号がActive Line
信号である。また、有効ピクセルは奇数ピクセルであ
り、これを示す信号がActive Pixel信号である。
【0019】これら信号を基に、図2(B)に示すよう
にPixel Clock、Active Line信号及びActive Pixel信号
の論理積が取られ、これがFIFO1bに書き込むため
のLatch Clock信号となる。なお、図2(A)におい
て、FIFO1bに書き込まれるデータがData to FIFO
である。
にPixel Clock、Active Line信号及びActive Pixel信号
の論理積が取られ、これがFIFO1bに書き込むため
のLatch Clock信号となる。なお、図2(A)におい
て、FIFO1bに書き込まれるデータがData to FIFO
である。
【0020】尚、この間引き回路1aは、フレーム間引
き機能も備える構成にすることが可能である。この場合
は、更にフレームカウンタを設け、例えば4フレームご
とに1フレームを取り込む場合にはフレームカウンタが
「4の倍数+1」のときにActive Frame信号を生成し、
図2(B)に示すAND回路の入力に加えるようにすれ
ばよい。
き機能も備える構成にすることが可能である。この場合
は、更にフレームカウンタを設け、例えば4フレームご
とに1フレームを取り込む場合にはフレームカウンタが
「4の倍数+1」のときにActive Frame信号を生成し、
図2(B)に示すAND回路の入力に加えるようにすれ
ばよい。
【0021】バスインターフェース回路(BUS IF)1c
は、FIFO1bが空でない状態(何等のデータが書込
まれている)を検知すると、メインバス(MB)上にデー
タ書き込みのバストランザクションを発生し、メモリコ
ントローラ4にFIFO1bから読み出したデータを転
送する。バスインターフェース回路1cは、通常、画像
取り込みクロック(Latch Clock)とは非同期のバスクロ
ックで動作している。従って、FIFO1bの読み出し
クロックは、FIFO1bの書き込みクロック(Latch
Clock)とは非同期であり、FIFO1bはこの非同期
のデータ転送を緩衝するために備えられている。
は、FIFO1bが空でない状態(何等のデータが書込
まれている)を検知すると、メインバス(MB)上にデー
タ書き込みのバストランザクションを発生し、メモリコ
ントローラ4にFIFO1bから読み出したデータを転
送する。バスインターフェース回路1cは、通常、画像
取り込みクロック(Latch Clock)とは非同期のバスクロ
ックで動作している。従って、FIFO1bの読み出し
クロックは、FIFO1bの書き込みクロック(Latch
Clock)とは非同期であり、FIFO1bはこの非同期
のデータ転送を緩衝するために備えられている。
【0022】尚、このメインバスMBには、他にもバス
トランザクションを発生するバスマスタが複数接続され
ている(信号処理プロセッサ2、表示コントローラ3、
CPU5など)ので、同時に複数のバストランザクショ
ンが発生する可能性がある。そのためバスアービタ12
は、1度に1つだけのバスマスタがバストランザクショ
ンを発生できるようにバスを調停する。
トランザクションを発生するバスマスタが複数接続され
ている(信号処理プロセッサ2、表示コントローラ3、
CPU5など)ので、同時に複数のバストランザクショ
ンが発生する可能性がある。そのためバスアービタ12
は、1度に1つだけのバスマスタがバストランザクショ
ンを発生できるようにバスを調停する。
【0023】[メモリコントローラ4の説明]メモリコ
ントローラ4は、バスインターフェース回路(BUS IF)
4aにおいてバストランザクションを受信し、格納すべ
き画像データ及びその画像データを格納すべきメモリア
ドレスを一時FIFO4bに書き込む。SDRAMイン
ターフェース回路(SDRAM IF)4cは、画像メモリであ
るSDRAM13への各種制御信号を出力するととも
に、FIFO4bに格納されたメモリアドレス及び画像
データをSDRAM13に出力する。ここでメモリクロ
ックはバスクロックとは非同期でありうるため、FIF
O4bにより緩衝している。SDRAMインターフェー
ス回路4cもまたメモリクロックに同期して動作してお
り、FIFO4bの読み出しポートからメモリクロック
に同期して読み出されたメモリアドレスとデータをSD
RAM13に書き込むための制御を行う。
ントローラ4は、バスインターフェース回路(BUS IF)
4aにおいてバストランザクションを受信し、格納すべ
き画像データ及びその画像データを格納すべきメモリア
ドレスを一時FIFO4bに書き込む。SDRAMイン
ターフェース回路(SDRAM IF)4cは、画像メモリであ
るSDRAM13への各種制御信号を出力するととも
に、FIFO4bに格納されたメモリアドレス及び画像
データをSDRAM13に出力する。ここでメモリクロ
ックはバスクロックとは非同期でありうるため、FIF
O4bにより緩衝している。SDRAMインターフェー
ス回路4cもまたメモリクロックに同期して動作してお
り、FIFO4bの読み出しポートからメモリクロック
に同期して読み出されたメモリアドレスとデータをSD
RAM13に書き込むための制御を行う。
【0024】[信号処理プロセッサ2の説明]信号処理
プロセッサ2は、画像データの読み出しのためのバスト
ランザクションを発生し、バスクロックで動作するバス
インターフェース回路(BUS IF)2aによって、画像取
り込みコントローラによって取り込まれた画像データを
画像メモリから読み出す。こうして読み出された画像デ
ータはバスクロックに同期してワークメモリ2bに書き
込まれる。DSP(デジタル信号プロセッサ)2cは、
バスクロックとは異なるクロック(DSPクロック)で
動作しており、このDSPクロックに同期してワークメ
モリ2bのデータにアクセスして、カラーマトリクス処
理によりYC分離を行い、続いて色補正、エッジ強調、
ホワイトバランス調整、ガンマ補正などの処理を行う。
このようにして得られた画像データは、モニタ15への
表示に用いられる他、画像圧縮にも用いられる。モニタ
15への表示用に用いる場合は、表示コントローラ3が
読み出せるように、バスインターフェース回路2aを起
動して、書き込みのバストランザクションを発生し、S
DRAM13にデータを転送する。
プロセッサ2は、画像データの読み出しのためのバスト
ランザクションを発生し、バスクロックで動作するバス
インターフェース回路(BUS IF)2aによって、画像取
り込みコントローラによって取り込まれた画像データを
画像メモリから読み出す。こうして読み出された画像デ
ータはバスクロックに同期してワークメモリ2bに書き
込まれる。DSP(デジタル信号プロセッサ)2cは、
バスクロックとは異なるクロック(DSPクロック)で
動作しており、このDSPクロックに同期してワークメ
モリ2bのデータにアクセスして、カラーマトリクス処
理によりYC分離を行い、続いて色補正、エッジ強調、
ホワイトバランス調整、ガンマ補正などの処理を行う。
このようにして得られた画像データは、モニタ15への
表示に用いられる他、画像圧縮にも用いられる。モニタ
15への表示用に用いる場合は、表示コントローラ3が
読み出せるように、バスインターフェース回路2aを起
動して、書き込みのバストランザクションを発生し、S
DRAM13にデータを転送する。
【0025】[EVFモードの説明]EVFモードにお
いては、上述した動作をフレーム毎に繰り返すことによ
って、連続したフレームを画像メモリ13に取り込む。
信号処理プロセッサ2が画像データを書込む画像メモリ
の領域としては、同一領域を上書きする動作でよい。表
示コントローラ3は、その画像メモリの領域より画像デ
ータを読み出すことにより表示データを得る。その際、
表示コントローラ3は、画像データを読み出すためのバ
ストランザクションを発生し、バスクロックで動作する
バスインターフェース回路(BUS IF)3aによって画像
メモリ13から表示すべき画像データを読み出す。表示
コントローラ3は更に、この読み出した画像データをバ
スクロックに同期してFIFO3bの書き込みポートに
入力する。NTSCのモニタや液晶ディスプレイに代表
されるように、一般に表示装置は画面を絶え間なくリフ
レッシュする必要があるため、有効画面期間中は、ある
ピクセルクロックで動作し続けなければならない。その
ためバスインターフェース回路3aは、FIFO3bが
フル状態になるまで画像メモリから画像データを読み出
し続ける。
いては、上述した動作をフレーム毎に繰り返すことによ
って、連続したフレームを画像メモリ13に取り込む。
信号処理プロセッサ2が画像データを書込む画像メモリ
の領域としては、同一領域を上書きする動作でよい。表
示コントローラ3は、その画像メモリの領域より画像デ
ータを読み出すことにより表示データを得る。その際、
表示コントローラ3は、画像データを読み出すためのバ
ストランザクションを発生し、バスクロックで動作する
バスインターフェース回路(BUS IF)3aによって画像
メモリ13から表示すべき画像データを読み出す。表示
コントローラ3は更に、この読み出した画像データをバ
スクロックに同期してFIFO3bの書き込みポートに
入力する。NTSCのモニタや液晶ディスプレイに代表
されるように、一般に表示装置は画面を絶え間なくリフ
レッシュする必要があるため、有効画面期間中は、ある
ピクセルクロックで動作し続けなければならない。その
ためバスインターフェース回路3aは、FIFO3bが
フル状態になるまで画像メモリから画像データを読み出
し続ける。
【0026】次に補間回路3cは、表示ピクセルクロッ
クに同期してFIFO3bより画像データを読み出す。
補間回路3cはラインメモリを備えており、FIFO3
bより読み出された画像データは、まずこのラインメモ
リに格納される。このラインメモリに格納された画像デ
ータは、補間なしの場合は先頭から順に読み出されてN
TSCエンコーダ3dに入力され、NTSCフォーマッ
トの映像データに変換される。この場合、補間回路3c
は、1ピクセル分の画像データが読み出されると、直ち
に1ピクセル分の画像データをFIFO3bから読み出
す。ここでライン補間を行う場合は、(補間するライン
数−1)分のラインデータをNTSCエンコーダ3dに
送出した後、次のラインは1ピクセル分の画像データを
NTSCエンコーダ3dに送出する毎に、FIFO3b
から1ピクセル分の画像データを読み出す。例えば、こ
こでライン方向に4倍の補間を施すときは、3ライン分
をそのラインメモリからの画像データで表示し、4ライ
ン目の表示の際には、そのラインの表示を行いながらF
IFO3bから次のラインの画像データを読み込んでく
るという動作を行う。
クに同期してFIFO3bより画像データを読み出す。
補間回路3cはラインメモリを備えており、FIFO3
bより読み出された画像データは、まずこのラインメモ
リに格納される。このラインメモリに格納された画像デ
ータは、補間なしの場合は先頭から順に読み出されてN
TSCエンコーダ3dに入力され、NTSCフォーマッ
トの映像データに変換される。この場合、補間回路3c
は、1ピクセル分の画像データが読み出されると、直ち
に1ピクセル分の画像データをFIFO3bから読み出
す。ここでライン補間を行う場合は、(補間するライン
数−1)分のラインデータをNTSCエンコーダ3dに
送出した後、次のラインは1ピクセル分の画像データを
NTSCエンコーダ3dに送出する毎に、FIFO3b
から1ピクセル分の画像データを読み出す。例えば、こ
こでライン方向に4倍の補間を施すときは、3ライン分
をそのラインメモリからの画像データで表示し、4ライ
ン目の表示の際には、そのラインの表示を行いながらF
IFO3bから次のラインの画像データを読み込んでく
るという動作を行う。
【0027】NTSCエンコーダ3dによってNTSC
フォーマットに変換された映像データは、D/A変換器
(DAC)14によってアナログ信号に変換された後、N
TSCのモニタ15によって表示される。
フォーマットに変換された映像データは、D/A変換器
(DAC)14によってアナログ信号に変換された後、N
TSCのモニタ15によって表示される。
【0028】上記の動作をフレームごとに連続して行う
ことにより、EVFモードの動作となる。このEVFモ
ードでは、画像取り込みコントローラ1がフレーム間引
きを行っていたとしても、各フレーム分の画像データを
読み出す必要がある。この場合、表示される画像はこま
落しになるが、モニタ15は一定のフレームレートで動
作し続ける必要があるからである。
ことにより、EVFモードの動作となる。このEVFモ
ードでは、画像取り込みコントローラ1がフレーム間引
きを行っていたとしても、各フレーム分の画像データを
読み出す必要がある。この場合、表示される画像はこま
落しになるが、モニタ15は一定のフレームレートで動
作し続ける必要があるからである。
【0029】[撮影モードの説明]次に、撮影モードで
の動作を説明する。この撮影モードでは、1フレーム分
の画像データを取り込んだ後、この画像データをJPE
G圧縮してメモリカード17などの外部記憶等に記録す
る。
の動作を説明する。この撮影モードでは、1フレーム分
の画像データを取り込んだ後、この画像データをJPE
G圧縮してメモリカード17などの外部記憶等に記録す
る。
【0030】まず、シャッタ・ボタン等含むスイッチ群
16のシャッタ・ボタンの押下がCPU5によって検出
されると、CPU5は図示しない制御信号により画像取
り込みコントローラ1に対し、次の1フレームの画像デ
ータを取り込み、それ以降のフレームの画像データを取
り込まないように指示する。同様に、信号処理プロセッ
サ2に対し、次の1フレームの画像データに対して圧縮
処理を行うように通知する。
16のシャッタ・ボタンの押下がCPU5によって検出
されると、CPU5は図示しない制御信号により画像取
り込みコントローラ1に対し、次の1フレームの画像デ
ータを取り込み、それ以降のフレームの画像データを取
り込まないように指示する。同様に、信号処理プロセッ
サ2に対し、次の1フレームの画像データに対して圧縮
処理を行うように通知する。
【0031】画像取り込みコントローラ1は、前述のE
VFモードの場合とは異なり、1フレームの画像を取り
込んで画像メモリ13に画像データを転送し終えると、
動作を一時停止する。信号処理プロセッサ2は、このメ
モリ13に格納された1フレーム分の画像データを読み
出して、EVFモードで表示用の画像データを生成した
場合と全く同様にしてYC分離、色補正、エッジ強調、
ホワイトバランス調整、ガンマ補正等の画像処理を行
う。その後、直ちにその画像データに対して、DCT演
算処理、量子化処理、可変長符号化処理などを施して得
られた符号化データを、画像メモリ13内の表示用画像
データ領域とは別の領域に書き込む。
VFモードの場合とは異なり、1フレームの画像を取り
込んで画像メモリ13に画像データを転送し終えると、
動作を一時停止する。信号処理プロセッサ2は、このメ
モリ13に格納された1フレーム分の画像データを読み
出して、EVFモードで表示用の画像データを生成した
場合と全く同様にしてYC分離、色補正、エッジ強調、
ホワイトバランス調整、ガンマ補正等の画像処理を行
う。その後、直ちにその画像データに対して、DCT演
算処理、量子化処理、可変長符号化処理などを施して得
られた符号化データを、画像メモリ13内の表示用画像
データ領域とは別の領域に書き込む。
【0032】CPU5は、画像メモリ13に記憶された
画像データを読み出し、必要なマーカ等を付加してJP
EGデータとした後に、メモリカード17に格納する。
こうして1フレーム分の画像データの格納が終了する
と、CPU5は画像取り込みコントローラ1に対して、
EVFモードでの画像信号の取り込み再開するように通
知する。
画像データを読み出し、必要なマーカ等を付加してJP
EGデータとした後に、メモリカード17に格納する。
こうして1フレーム分の画像データの格納が終了する
と、CPU5は画像取り込みコントローラ1に対して、
EVFモードでの画像信号の取り込み再開するように通
知する。
【0033】なお、メモリカード17に格納された符号
化された画像データは、PC等のホストコンピュータと
のインターフェースを実現するコミュニケーション回路
18を介して、PC等からアクセスすることが可能であ
る。本実施の形態1においてはコミュニケーション回路
18は、例えばシリアルインターフェース、USB、I
rDA、携帯電話モジュールなどを含んでいる。
化された画像データは、PC等のホストコンピュータと
のインターフェースを実現するコミュニケーション回路
18を介して、PC等からアクセスすることが可能であ
る。本実施の形態1においてはコミュニケーション回路
18は、例えばシリアルインターフェース、USB、I
rDA、携帯電話モジュールなどを含んでいる。
【0034】[再生モードの説明]次に再生モードの動
作を説明する。この再生モードでは、画像取り込みコン
トローラ1の動作は停止している。CPU5はメモリカ
ード17に格納された符号化された圧縮データを読み出
してSDRAM13に書き込む。信号処理プロセッサ2
は、このSDRAM13に書込まれた符号データを読み
出して、復号化、逆量子化、逆DCT変換等の画像伸長
処理を行って表示可能な画像データとした後、再びSD
RAM13に書き戻す。表示コントローラ3は、この表
示可能データをSDRAM13より読み出して表示動作
を行う。
作を説明する。この再生モードでは、画像取り込みコン
トローラ1の動作は停止している。CPU5はメモリカ
ード17に格納された符号化された圧縮データを読み出
してSDRAM13に書き込む。信号処理プロセッサ2
は、このSDRAM13に書込まれた符号データを読み
出して、復号化、逆量子化、逆DCT変換等の画像伸長
処理を行って表示可能な画像データとした後、再びSD
RAM13に書き戻す。表示コントローラ3は、この表
示可能データをSDRAM13より読み出して表示動作
を行う。
【0035】[テレビ電話モードの説明]次に、テレビ
電話モードの動作を説明する。前述した撮影モードで
は、1フレームの画像データを取り込んだ後、画像取り
込みコントローラ1は一時動作を停止した。しかし、こ
のテレビ電話モードでは、画像データの取り込み処理を
中断せずに、次々に連続するフレームの画像データを取
り込む。このときの取り込みフレームレートは、CPU
5によって設定された間引き方式に基づいて決定され
る。こうして取り込まれた画像データは撮影モードの場
合と同様の処理によって信号処理プロセッサ2により画
像処理及び画像圧縮・符号化処理が施されて、SDRA
M13に書き込まれる。こうしてSDRAM13に書き
込まれた符号データは、CPU5により読み出され、所
定のマーカ等が挿入された後、コミュニケーション回路
18の携帯電話モジュールによって電話回線を通じて通
話相手に伝送される。
電話モードの動作を説明する。前述した撮影モードで
は、1フレームの画像データを取り込んだ後、画像取り
込みコントローラ1は一時動作を停止した。しかし、こ
のテレビ電話モードでは、画像データの取り込み処理を
中断せずに、次々に連続するフレームの画像データを取
り込む。このときの取り込みフレームレートは、CPU
5によって設定された間引き方式に基づいて決定され
る。こうして取り込まれた画像データは撮影モードの場
合と同様の処理によって信号処理プロセッサ2により画
像処理及び画像圧縮・符号化処理が施されて、SDRA
M13に書き込まれる。こうしてSDRAM13に書き
込まれた符号データは、CPU5により読み出され、所
定のマーカ等が挿入された後、コミュニケーション回路
18の携帯電話モジュールによって電話回線を通じて通
話相手に伝送される。
【0036】一方、電話回線を通じて通話相手より受信
した符号データは、コミュニケーション回路18からC
PU5を経由してSDRAM13に書き込まれる。信号
処理プロセッサ2は、このSDRAM13に書込まれた
符号データを読み出して、復号化、逆量子化、逆DCT
変換等の画像伸長処理を行って表示可能な画像データと
した後、再びSDRAM13に書き戻す。表示コントロ
ーラ3は、表示すべき画像データをSDRAM13より
読み出してモニタ15に表示するように表示動作を行
う。
した符号データは、コミュニケーション回路18からC
PU5を経由してSDRAM13に書き込まれる。信号
処理プロセッサ2は、このSDRAM13に書込まれた
符号データを読み出して、復号化、逆量子化、逆DCT
変換等の画像伸長処理を行って表示可能な画像データと
した後、再びSDRAM13に書き戻す。表示コントロ
ーラ3は、表示すべき画像データをSDRAM13より
読み出してモニタ15に表示するように表示動作を行
う。
【0037】以上のようにして、CCD7により撮像し
た画像を通話相手に電送するとともに、通信相手から送
られてくる画像データを受信してモニタ15に表示する
ことができる。
た画像を通話相手に電送するとともに、通信相手から送
られてくる画像データを受信してモニタ15に表示する
ことができる。
【0038】[クロックの説明]次に、画像取り込みコ
ントローラ1、信号処理プロセッサ2、表示コントロー
ラ3及びメモリコントローラ4のそれぞれに供給される
クロックについて説明する。
ントローラ1、信号処理プロセッサ2、表示コントロー
ラ3及びメモリコントローラ4のそれぞれに供給される
クロックについて説明する。
【0039】クロック発生器(CG)19,20,21,
22,23は、CPU5により設定される周波数のクロ
ック信号を生成する可変クロック発生器である。クロッ
ク発生器(CG(C))19は、SG11及び画像取り込み
コントローラ1の画像取り込み部(間引き回路1a、F
IFO1b)の動作クロックを生成する。クロック発生
器(CG(D))20は、DSP2cの動作クロックを生成
する。クロック発生器(CG(B))21は、各コントロー
ラのバスインターフェース部の動作クロックを生成す
る。クロック発生器(CG(L))22は、表示コントロー
ラ3のFIFO3b、補間回路3c、NTSCエンコー
ダ3d及びD/A変換器14の動作クロックを生成す
る。クロック発生器23(CG(M))は、メモリコントロ
ーラ4のFIFO4b、SDRAM・IF4cおよびS
DRAM13の動作クロックを生成する。
22,23は、CPU5により設定される周波数のクロ
ック信号を生成する可変クロック発生器である。クロッ
ク発生器(CG(C))19は、SG11及び画像取り込み
コントローラ1の画像取り込み部(間引き回路1a、F
IFO1b)の動作クロックを生成する。クロック発生
器(CG(D))20は、DSP2cの動作クロックを生成
する。クロック発生器(CG(B))21は、各コントロー
ラのバスインターフェース部の動作クロックを生成す
る。クロック発生器(CG(L))22は、表示コントロー
ラ3のFIFO3b、補間回路3c、NTSCエンコー
ダ3d及びD/A変換器14の動作クロックを生成す
る。クロック発生器23(CG(M))は、メモリコントロ
ーラ4のFIFO4b、SDRAM・IF4cおよびS
DRAM13の動作クロックを生成する。
【0040】またクロック発生器21から出力されるバ
スクロックは、各コントローラのバスインターフェース
回路に供給されるが、各コントローラ毎にクロック供給
を停止できるようにクロックゲート回路(G)24,2
5,26,27を備えている。これらのクロックゲート
回路(G)は、図示しない制御信号によりCPU5によ
って制御される。
スクロックは、各コントローラのバスインターフェース
回路に供給されるが、各コントローラ毎にクロック供給
を停止できるようにクロックゲート回路(G)24,2
5,26,27を備えている。これらのクロックゲート
回路(G)は、図示しない制御信号によりCPU5によ
って制御される。
【0041】[電源情報に対応する各コントローラの設
定に関する説明]次に、各コントローラに供給される電
源電圧について説明する。
定に関する説明]次に、各コントローラに供給される電
源電圧について説明する。
【0042】レギュレータ28,29,30,31,3
2は各々CPU5によって設定される電圧を発生する可
変電圧レギュレータであり、レギュレータ(REG(C))2
8は画像取り込みコントローラ1に、レギュレータ(RE
G(S))29は信号処理プロセッサ2に、レギュレータ
(REG(D))30は表示コントローラ3に、レギュレータ
(REG(M))31はメモリコントローラ4に、そしてレギ
ュレータ(REG(CPU))32はCPU5にそれぞれ電源電
圧を供給する。またこれらレギュレータ28〜32には
電池33が共通に接続されている。
2は各々CPU5によって設定される電圧を発生する可
変電圧レギュレータであり、レギュレータ(REG(C))2
8は画像取り込みコントローラ1に、レギュレータ(RE
G(S))29は信号処理プロセッサ2に、レギュレータ
(REG(D))30は表示コントローラ3に、レギュレータ
(REG(M))31はメモリコントローラ4に、そしてレギ
ュレータ(REG(CPU))32はCPU5にそれぞれ電源電
圧を供給する。またこれらレギュレータ28〜32には
電池33が共通に接続されている。
【0043】次に、電源電圧の状態に応じて間引き回路
1a、補間回路3c、クロック発生器19〜23、レギ
ュレータ28〜32の設定をどのように調整するかを説
明して、この装置全体の動作を説明する。
1a、補間回路3c、クロック発生器19〜23、レギ
ュレータ28〜32の設定をどのように調整するかを説
明して、この装置全体の動作を説明する。
【0044】動作モードの変更は、ユーザによるスイッ
チ群16のスイッチ操作によって行われる。このスイッ
チ群のスイッチの構成には様々な例が考えられるが、本
実施の形態では、ダイアルと押しボタンにより構成する
ものとする。即ち、ダイアルの回転により動作モードの
候補が順次更新して表示され、押しボタンの押下により
動作モードの候補が選択される。この候補選択のイベン
トによりCPU5に割り込みが発生し、ROM36に格
納された割り込み処理ルーチンが実行されて、動作モー
ド変更処理がコールされる。
チ群16のスイッチ操作によって行われる。このスイッ
チ群のスイッチの構成には様々な例が考えられるが、本
実施の形態では、ダイアルと押しボタンにより構成する
ものとする。即ち、ダイアルの回転により動作モードの
候補が順次更新して表示され、押しボタンの押下により
動作モードの候補が選択される。この候補選択のイベン
トによりCPU5に割り込みが発生し、ROM36に格
納された割り込み処理ルーチンが実行されて、動作モー
ド変更処理がコールされる。
【0045】この動作モード変更処理ルーチンでは、新
たに選択された動作モードを読み取る。この読み取られ
た動作モードに対応する間引き回路1a及び補間回路3
cへの工場出荷時のデフォルト設定値は、ROM36に
格納されている。ここでユーザが、各動作モードに対応
する設定値を変更した場合は、変更したことを示すフラ
グとともに、その変更を加えた部分の対応がRAM37
に記憶される。
たに選択された動作モードを読み取る。この読み取られ
た動作モードに対応する間引き回路1a及び補間回路3
cへの工場出荷時のデフォルト設定値は、ROM36に
格納されている。ここでユーザが、各動作モードに対応
する設定値を変更した場合は、変更したことを示すフラ
グとともに、その変更を加えた部分の対応がRAM37
に記憶される。
【0046】図3は、各動作モードと、それに対応する
間引き方式、補間方式の設定値を説明する図である。
間引き方式、補間方式の設定値を説明する図である。
【0047】図3において、動作モードとしてEVF
(電子ビューファインダ・モード)、撮影モード、再生
モード、テレビ電話モードの4種類が定義されている。
ここで間引き方式は、解像度(図ではサイズ(size)と表
記)とフレームレート(図ではフレーム(frame)と表
記)とに分けて示しており、補間方式は解像度のみを示
してある。なぜなら、本実施の形態では、表示はNTS
Cでの出力なのでフレームレートが一定だからである。
解像度の間引き及び補間方式は、縦横1/2間引き・補
間の場合を「CIF」として示し、縦横1/4間引き・
補間の場合を「QCIF」として示している。またフレ
ームレートは、秒間30フレームならば30[フレーム
(frame)/s]のように示している。また、停止状態を
示す場合は「−」と図示している。
(電子ビューファインダ・モード)、撮影モード、再生
モード、テレビ電話モードの4種類が定義されている。
ここで間引き方式は、解像度(図ではサイズ(size)と表
記)とフレームレート(図ではフレーム(frame)と表
記)とに分けて示しており、補間方式は解像度のみを示
してある。なぜなら、本実施の形態では、表示はNTS
Cでの出力なのでフレームレートが一定だからである。
解像度の間引き及び補間方式は、縦横1/2間引き・補
間の場合を「CIF」として示し、縦横1/4間引き・
補間の場合を「QCIF」として示している。またフレ
ームレートは、秒間30フレームならば30[フレーム
(frame)/s]のように示している。また、停止状態を
示す場合は「−」と図示している。
【0048】図3によれば、動作モード変更処理ルーチ
ンが読み取った新たな動作モードが「EVFモード」だ
った場合は、解像度の間引き・補間方式は「CIF」で
あり、フレームレートは30[フレーム/s]と設定す
る。「撮影モード」では、表示は停止しており(補間方
式は「−」)、画像取り込みとしてはVGAを1フレー
ムだけ取り込むように設定する。また「再生モード」の
場合は、画像取り込みは停止しており、表示としてはV
GAを表示する。更に「テレビ電話モード」の場合、解
像度の間引き・補間方式は「QCIF」であり、フレー
ムレートは15[フレーム/s]と設定する。
ンが読み取った新たな動作モードが「EVFモード」だ
った場合は、解像度の間引き・補間方式は「CIF」で
あり、フレームレートは30[フレーム/s]と設定す
る。「撮影モード」では、表示は停止しており(補間方
式は「−」)、画像取り込みとしてはVGAを1フレー
ムだけ取り込むように設定する。また「再生モード」の
場合は、画像取り込みは停止しており、表示としてはV
GAを表示する。更に「テレビ電話モード」の場合、解
像度の間引き・補間方式は「QCIF」であり、フレー
ムレートは15[フレーム/s]と設定する。
【0049】従って、CPU5は、前述の割込み処理ル
ーチンにおいて、図3に示す内容に相当するデータをR
OM36又はRAM37より読み出して、間引き回路1
a,補間回路3cにおける間引き方式及び補間方式の設
定値を得ることができる。
ーチンにおいて、図3に示す内容に相当するデータをR
OM36又はRAM37より読み出して、間引き回路1
a,補間回路3cにおける間引き方式及び補間方式の設
定値を得ることができる。
【0050】このようにして、各動作モードに対応する
間引き方式及び補間方式が得られると、CPU5は、そ
れら間引き方式及び補間方式において装置を正常に動作
させ得る最低のクロック周波数と最低の電源電圧を算出
する。この算出方法の一例として最も簡単なものは、各
間引き方式及び補間方式に対応させてクロック周波数と
電源電圧を記憶させたテーブルを参照して決定する方法
であり、本実施の形態では、このテーブル参照を用いる
ものとする。
間引き方式及び補間方式が得られると、CPU5は、そ
れら間引き方式及び補間方式において装置を正常に動作
させ得る最低のクロック周波数と最低の電源電圧を算出
する。この算出方法の一例として最も簡単なものは、各
間引き方式及び補間方式に対応させてクロック周波数と
電源電圧を記憶させたテーブルを参照して決定する方法
であり、本実施の形態では、このテーブル参照を用いる
ものとする。
【0051】このテーブルはROM36に格納されてお
り、このテーブルとして記憶されている情報の内容例
は、例えば図4乃至図7に示す如くである。
り、このテーブルとして記憶されている情報の内容例
は、例えば図4乃至図7に示す如くである。
【0052】図4、図5、図6、図7のそれぞれは、E
VFモード、撮影モード、再生モード、テレビ電話モー
ドのそれぞれにおける解像度の間引き方式に対応する各
クロックの周波数、各レギュレータに設定すべき電圧値
を示している。「bus clk」は、クロック発生器21に
設定するクロック周波数、「ccd clk」はクロック発生
器19に設定するクロック周波数、「disp clk」はクロ
ック発生器22に設定するクロック周波数、「dsp cl
k」はクロック発生器20に設定するクロック周波数、
そして「mem clk」はクロック発生器23に設定するク
ロック周波数をそれぞれ示している。また「ccd vol」
はレギュレータ28に設定する電圧値、「dsp vol」は
レギュレータ29に設定する電圧値、「disp vol」はレ
ギュレータ30に設定する電圧値、そして「mem vol」
はレギュレータ31に設定する電圧値をそれぞれ示して
いる。
VFモード、撮影モード、再生モード、テレビ電話モー
ドのそれぞれにおける解像度の間引き方式に対応する各
クロックの周波数、各レギュレータに設定すべき電圧値
を示している。「bus clk」は、クロック発生器21に
設定するクロック周波数、「ccd clk」はクロック発生
器19に設定するクロック周波数、「disp clk」はクロ
ック発生器22に設定するクロック周波数、「dsp cl
k」はクロック発生器20に設定するクロック周波数、
そして「mem clk」はクロック発生器23に設定するク
ロック周波数をそれぞれ示している。また「ccd vol」
はレギュレータ28に設定する電圧値、「dsp vol」は
レギュレータ29に設定する電圧値、「disp vol」はレ
ギュレータ30に設定する電圧値、そして「mem vol」
はレギュレータ31に設定する電圧値をそれぞれ示して
いる。
【0053】例えば、動作モードがEVFモードに変更
されると、図3に示すように、間引き方式は「CIF」
となる。この場合、図4の「CIF」の欄を参照する
と、クロック発生器21(bus clk)には40MHzを設
定し、クロック発生器19(ccdclk)及び22(disp clk)
には13.5MHzを設定し、クロック発生器20(dsp
clk)には100MHzを設定し、クロック発生器23(m
em clk)には40MHzをそれぞれ設定し、レギュレー
タ28(ccd vol)、29(dsp vol)、31(mem vol)には
3.0Vを設定し、レギュレータ30(disp vol)には
3.3Vをそれぞれ設定すれば良いことがわかる。これ
らの設定処理は、CPU5がROM36より各種設定値
を読み出して、各クロック発生器及びレギュレータに設
定することにより行われる。
されると、図3に示すように、間引き方式は「CIF」
となる。この場合、図4の「CIF」の欄を参照する
と、クロック発生器21(bus clk)には40MHzを設
定し、クロック発生器19(ccdclk)及び22(disp clk)
には13.5MHzを設定し、クロック発生器20(dsp
clk)には100MHzを設定し、クロック発生器23(m
em clk)には40MHzをそれぞれ設定し、レギュレー
タ28(ccd vol)、29(dsp vol)、31(mem vol)には
3.0Vを設定し、レギュレータ30(disp vol)には
3.3Vをそれぞれ設定すれば良いことがわかる。これ
らの設定処理は、CPU5がROM36より各種設定値
を読み出して、各クロック発生器及びレギュレータに設
定することにより行われる。
【0054】図5は、撮影モードにおける設定値の例を
示す図である。
示す図である。
【0055】この図5において注意すべきは、クロック
発生器22(disp clk)及びレギュレータ30(disp vol)
の設定である。即ち、撮影モードにおいては、表示コン
トローラ3は動作する必要がないので、この表示コント
ローラ3へのクロック信号及び電圧供給を停止させる。
更に、クロックゲート回路26によって、表示コントロ
ーラ3のバスインターフェース回路3aへのクロック供
給も停止する。尚、表示コントローラ3への電力供給を
停止させる場合には、バスインターフェース回路3aの
メインバスMBへ接続している信号は電気的にアイソレ
ーションされる必要がある。そのため、表示コントロー
ラ3への電圧供給は保ったままでクロック信号の供給の
みを停止させる方が、回路的には簡易な構成となる。
発生器22(disp clk)及びレギュレータ30(disp vol)
の設定である。即ち、撮影モードにおいては、表示コン
トローラ3は動作する必要がないので、この表示コント
ローラ3へのクロック信号及び電圧供給を停止させる。
更に、クロックゲート回路26によって、表示コントロ
ーラ3のバスインターフェース回路3aへのクロック供
給も停止する。尚、表示コントローラ3への電力供給を
停止させる場合には、バスインターフェース回路3aの
メインバスMBへ接続している信号は電気的にアイソレ
ーションされる必要がある。そのため、表示コントロー
ラ3への電圧供給は保ったままでクロック信号の供給の
みを停止させる方が、回路的には簡易な構成となる。
【0056】図6は、再生モードにおける設定値を説明
する図で、この場合には、撮影モードの場合と同様に、
クロック発生器19(ccd clk)、レギュレータ28(ccd
vol)、クロックゲート回路(G) 24をストップ状態とす
る。
する図で、この場合には、撮影モードの場合と同様に、
クロック発生器19(ccd clk)、レギュレータ28(ccd
vol)、クロックゲート回路(G) 24をストップ状態とす
る。
【0057】図7は、テレビジョン電話モードにおける
設定値を説明する図で、この場合は解像度VGAは、デ
ータ量が多すぎて処理できないのでVGAの設定は行っ
てはならない。
設定値を説明する図で、この場合は解像度VGAは、デ
ータ量が多すぎて処理できないのでVGAの設定は行っ
てはならない。
【0058】図8は本実施の形態の撮像装置のCPU5
による割込み処理を示すフローチャートである。
による割込み処理を示すフローチャートである。
【0059】スイッチ群16のスイッチが操作されて動
作モードが指示されるとCPU5に対して割り込みが発
生し、まずステップS1で、スイッチ群16のスイッチ
により設定された動作モードが判別される。次にステッ
プS2に進み、その動作モードに対応する各種設定値を
読み出すべく、ROM36にアクセスして、そのROM
36のテーブルに記憶されている設定値を読み出す。即
ち、図3に示した動作モードに対応する解像度(siz
e)、フレームレートを読み出す。次にステップS3に
進み、ステップS2により読み出されたフレームレート
に対応するように回路を設定する。例えば、EVFモー
ドにおいて、フレームレートが10[フレーム/s]と
設定されていたならば、画像取り込みコントローラ1及
び信号処理プロセッサ2は,3フレームにつき1フレー
ムだけを処理すればよいので、取り込みを行わない3フ
レーム中2フレーム分の期間はクロックゲート回路24
及び25とクロック発生器20(dsp clk)によりクロ
ック供給をストップする。
作モードが指示されるとCPU5に対して割り込みが発
生し、まずステップS1で、スイッチ群16のスイッチ
により設定された動作モードが判別される。次にステッ
プS2に進み、その動作モードに対応する各種設定値を
読み出すべく、ROM36にアクセスして、そのROM
36のテーブルに記憶されている設定値を読み出す。即
ち、図3に示した動作モードに対応する解像度(siz
e)、フレームレートを読み出す。次にステップS3に
進み、ステップS2により読み出されたフレームレート
に対応するように回路を設定する。例えば、EVFモー
ドにおいて、フレームレートが10[フレーム/s]と
設定されていたならば、画像取り込みコントローラ1及
び信号処理プロセッサ2は,3フレームにつき1フレー
ムだけを処理すればよいので、取り込みを行わない3フ
レーム中2フレーム分の期間はクロックゲート回路24
及び25とクロック発生器20(dsp clk)によりクロ
ック供給をストップする。
【0060】次にステップS4に進み、動作モードとス
テップS2により読み出された解像度に対応する各種設
定値を更にROM36から読み出し(図4〜図7参
照)、ゲート24〜27,クロック発生器19〜23及
びレギュレータ28〜31のそれぞれに設定する。
テップS2により読み出された解像度に対応する各種設
定値を更にROM36から読み出し(図4〜図7参
照)、ゲート24〜27,クロック発生器19〜23及
びレギュレータ28〜31のそれぞれに設定する。
【0061】本実施の形態に示したような間引き方式、
補間方式、クロック周波数及び電源電圧の設定方法によ
れば、あらゆる動作モードにおいて、ユーザが望む解像
度やフレームレートを設定できる。また、ユーザが設定
した解像度やフレームレートに対応して、その解像度や
フレームレートで正常に動作するためのクロック周波数
や電源電圧が自動的に設定されるので、あらゆる動作状
況においても最大限の省電力効果が得られる。
補間方式、クロック周波数及び電源電圧の設定方法によ
れば、あらゆる動作モードにおいて、ユーザが望む解像
度やフレームレートを設定できる。また、ユーザが設定
した解像度やフレームレートに対応して、その解像度や
フレームレートで正常に動作するためのクロック周波数
や電源電圧が自動的に設定されるので、あらゆる動作状
況においても最大限の省電力効果が得られる。
【0062】また本実施の形態に係る他の態様として、
SDRAM13の容量が増設可能な構成になっているよ
うな場合には、そのSDRAMのメモリ容量に応じて解
像度を制限するような利用方法も可能である。即ち、最
小構成のメモリが実装されており、これが例えばQCI
F画像しか格納することができない容量しか備えていな
い場合は、間引き方式、補間方式の最大解像度の設定を
いかなる動作モードにおいてもQCIFに制限する。一
方、メモリを増設してVGA画像が格納できる容量が確
保できた場合は、解像度設定の制限を行わない。このよ
うな利用法の場合は、そのメモリ容量に応じて柔軟に解
像度を設定できる。
SDRAM13の容量が増設可能な構成になっているよ
うな場合には、そのSDRAMのメモリ容量に応じて解
像度を制限するような利用方法も可能である。即ち、最
小構成のメモリが実装されており、これが例えばQCI
F画像しか格納することができない容量しか備えていな
い場合は、間引き方式、補間方式の最大解像度の設定を
いかなる動作モードにおいてもQCIFに制限する。一
方、メモリを増設してVGA画像が格納できる容量が確
保できた場合は、解像度設定の制限を行わない。このよ
うな利用法の場合は、そのメモリ容量に応じて柔軟に解
像度を設定できる。
【0063】なお本発明は、複数の機器(例えばホスト
コンピュータ、インターフェース機器、リーダ、プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機、ファクシミリ装置
など)に適用してもよい。
コンピュータ、インターフェース機器、リーダ、プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機、ファクシミリ装置
など)に適用してもよい。
【0064】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体(または記録媒体)を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ(またはCPUやMPU)が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても達成され
る。この場合、記憶媒体から読み出されたプログラムコ
ード自体が前述した実施形態の機能を実現することにな
り、そのプログラムコードを記憶した記憶媒体は本発明
を構成することになる。また、コンピュータが読み出し
たプログラムコードを実行することにより、前述した実
施形態の機能が実現されるだけでなく、そのプログラム
コードの指示に基づき、コンピュータ上で稼働している
オペレーティングシステム(OS)などが実際の処理の一部
または全部を行い、その処理によって前述した実施形態
の機能が実現される場合も含まれる。
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体(または記録媒体)を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ(またはCPUやMPU)が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても達成され
る。この場合、記憶媒体から読み出されたプログラムコ
ード自体が前述した実施形態の機能を実現することにな
り、そのプログラムコードを記憶した記憶媒体は本発明
を構成することになる。また、コンピュータが読み出し
たプログラムコードを実行することにより、前述した実
施形態の機能が実現されるだけでなく、そのプログラム
コードの指示に基づき、コンピュータ上で稼働している
オペレーティングシステム(OS)などが実際の処理の一部
または全部を行い、その処理によって前述した実施形態
の機能が実現される場合も含まれる。
【0065】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
【0066】以上に述べたように本実施の形態に係る撮
影装置によれば、ユーザの利用形態に応じた柔軟な画質
の制御が極めて容易に実現可能となり、またいかなる動
作モードにおいても最大限の消費電力削減を行えるとい
う効果がある。
影装置によれば、ユーザの利用形態に応じた柔軟な画質
の制御が極めて容易に実現可能となり、またいかなる動
作モードにおいても最大限の消費電力削減を行えるとい
う効果がある。
【0067】本実施の形態における他の効果としては、
メモリの容量に応じて画像の解像度を柔軟に変更できる
ため、メモリの増設に非常に容易に対応することが可能
であるという効果がある。
メモリの容量に応じて画像の解像度を柔軟に変更できる
ため、メモリの増設に非常に容易に対応することが可能
であるという効果がある。
【0068】
【発明の効果】以上説明したように本発明によれば、装
置の動作する動作モードに応じて、各処理ブロックに対
応する処理回路に供給するクロック信号及び電源電圧を
制御することにより、装置の消費電力を抑えることがで
きる。
置の動作する動作モードに応じて、各処理ブロックに対
応する処理回路に供給するクロック信号及び電源電圧を
制御することにより、装置の消費電力を抑えることがで
きる。
【0069】また本発明によれば、装置の動作モードに
応じて、最適な省電力を自動的に実現できるという効果
がある。
応じて、最適な省電力を自動的に実現できるという効果
がある。
【図1】本発明の実施の形態に係る携帯型テレビ電話端
末の構成を示すブロック図である。
末の構成を示すブロック図である。
【図2】本実施の形態のテレビ電話端末の間引き回路の
動作例を示すタイミングチャート(A)及びこの間引き
回路におけるラッチクロックの生成を説明する図(B)
である。
動作例を示すタイミングチャート(A)及びこの間引き
回路におけるラッチクロックの生成を説明する図(B)
である。
【図3】本実施の形態に係るテレビ電話端末での動作モ
ードと間引き方式及び補間方式の対応を説明する図であ
る。
ードと間引き方式及び補間方式の対応を説明する図であ
る。
【図4】EVFモードにおける解像度とクロック発生器
およびレギュレータのそれぞれの設定値を説明する図で
ある。
およびレギュレータのそれぞれの設定値を説明する図で
ある。
【図5】撮影モードにおける解像度とクロック発生器お
よびレギュレータのそれぞれの設定値を説明する図であ
る。
よびレギュレータのそれぞれの設定値を説明する図であ
る。
【図6】再生モードにおける解像度とクロック発生器お
よびレギュレータのそれぞれの設定値を説明する図であ
る。
よびレギュレータのそれぞれの設定値を説明する図であ
る。
【図7】テレビ電話モードにおける解像度とクロック発
生器およびレギュレータのそれぞれの設定値を説明する
図である。
生器およびレギュレータのそれぞれの設定値を説明する
図である。
【図8】本発明の実施の形態に係る携帯型テレビ電話端
末における動作モード設定処理を示すフローチャートで
ある。
末における動作モード設定処理を示すフローチャートで
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 101:00 G06F 1/00 332Z
Claims (13)
- 【請求項1】 複数の動作モードを有する画像処理装置
であって、 前記複数の動作モードのいずれかを指示する指示手段
と、 それぞれ独立した処理回路を有し、それぞれ異なる処理
を実行する複数の処理手段と、 前記複数の処理手段に対応する処理回路に所定周波数の
クロック信号を供給するクロック信号供給手段と、 前記複数の処理手段に対応する処理回路に電源電圧を供
給する電力供給手段と、 前記指示手段により指示された動作モードに対応して、
前記クロック信号供給手段から供給されるクロック信号
の周波数及び前記電力供給手段から供給される電源電圧
を制御する制御手段と、を有することを特徴とする画像
処理装置。 - 【請求項2】 前記複数の処理手段の1つは、 撮影した画像信号を電気信号に変換する変換手段と、 前記変換手段により変換された電気信号から画像データ
を生成する画像生成手段と、 前記画像データに対して予め設定された間引き方式に応
じてデータの間引き処理を行う間引き処理手段と、を有
することを特徴とする請求項1に記載の画像処理装置。 - 【請求項3】 前記複数の処理手段の1つは、 画像データに対して予め設定された補間方式に応じてデ
ータを補間する補間手段と、 前記補間手段により補間された画像データに基づいて画
像を表示する表示手段と、を有することを特徴とする請
求項1に記載の画像処理装置。 - 【請求項4】 前記動作モードは、電子ビューファイン
ダモード、撮影モード、再生モード、及びテレビ電話モ
ードのいずれかを含むことを特徴とする請求項1乃至3
のいずれか1項に記載の画像処理装置。 - 【請求項5】 前記制御手段は、前記動作モードにより
使用されない処理回路へのクロック信号の供給、或は電
源電圧の供給を停止するように制御することを特徴とす
る請求項1乃至4のいずれか1項に記載の画像処理装
置。 - 【請求項6】 前記複数の動作モードのそれぞれに対応
して、前記クロック信号供給手段より各処理回路に供給
されるクロック信号の周波数、前記電力供給手段から各
処理回路に供給される電源電圧に関する情報を記憶する
記憶手段を更に有し、 前記制御手段は、前記記憶手段に記憶された前記情報に
基づいて制御することを特徴とする請求項1乃至5のい
ずれか1項に記載の画像処理装置。 - 【請求項7】 複数の動作モードを有する画像処理装置
における制御処理方法であって、 前記複数の動作モードのいずれかを指示する指示工程
と、 それぞれ独立した異なる処理を実行する複数の処理回路
のそれぞれに所定の周波数のクロック信号を供給するク
ロック信号供給工程と、 前記複数の処理回路のそれぞれに電源電圧を供給する電
力供給工程と、 前記指示工程で指示された動作モードに対応して、前記
クロック信号供給工程で供給されるクロック信号の周波
数及び前記電力供給工程で供給される電源電圧を制御す
る制御工程と、を有することを特徴とする画像処理装置
における制御処理方法。 - 【請求項8】 前記複数の処理回路の1つは、 撮影した画像信号を電気信号に変換する変換回路と、 前記変換回路で変換された電気信号から画像データを生
成する画像生成回路と、 前記画像データに対して予め設定された間引き方式に応
じてデータの間引き処理を行う間引き処理回路と、を有
することを特徴とする請求項7に記載の制御処理方法。 - 【請求項9】 前記複数の処理回路の1つは、 画像データに対して予め設定された補間方式に応じてデ
ータを補間する補間回路と、 前記補間回路で補間された画像データに基づいて画像を
表示する表示回路と、を有することを特徴とする請求項
7に記載の制御処理方法。 - 【請求項10】 前記動作モードは、電子ビューファイ
ンダモード、撮影モード、再生モード、及びテレビ電話
モードのいずれかを含むことを特徴とする請求項7乃至
9のいずれか1項に記載の制御処理方法。 - 【請求項11】 前記制御工程では、前記動作モードに
より使用されない処理回路へのクロック信号の供給、或
は電源電圧の供給を停止するように制御することを特徴
とする請求項7乃至10のいずれか1項に記載の制御処
理方法。 - 【請求項12】 前記複数の動作モードのそれぞれに対
応して、前記クロック信号供給工程で各処理回路に供給
されるクロック信号の周波数、前記電力供給工程で各処
理回路に供給される電源電圧に関する情報を記憶するメ
モリを更に有し、 前記制御工程では、前記メモリに記憶された前記情報に
基づいて制御することを特徴とする請求項7乃至11の
いずれか1項に記載の制御処理方法。 - 【請求項13】 請求項7乃至12のいずれか1項に記
載の制御処理方法を実行するプログラムを記憶した、コ
ンピュータにより読取り可能な記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049690A JP2001238190A (ja) | 2000-02-25 | 2000-02-25 | 画像処理装置及びその制御処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049690A JP2001238190A (ja) | 2000-02-25 | 2000-02-25 | 画像処理装置及びその制御処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001238190A true JP2001238190A (ja) | 2001-08-31 |
Family
ID=18571594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049690A Withdrawn JP2001238190A (ja) | 2000-02-25 | 2000-02-25 | 画像処理装置及びその制御処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001238190A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004054243A1 (ja) * | 2002-12-06 | 2004-06-24 | Nec Corporation | カメラ付き携帯端末 |
| US6895519B2 (en) | 2002-02-25 | 2005-05-17 | Oki Electric Industry Co., Ltd. | System LSI |
| US7039826B2 (en) | 2002-04-26 | 2006-05-02 | Seiko Epson Corporation | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices |
| US7076683B2 (en) | 2002-04-26 | 2006-07-11 | Seiko Epson Corporation | Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device |
| JP2007501478A (ja) * | 2003-05-07 | 2007-01-25 | ヴァーチャル シリコン テクノロジー インコーポレイテッド | 電力の島を使用した集積回路での電力の管理 |
| US7304671B2 (en) | 2002-01-09 | 2007-12-04 | Sony Corporation | Imaging apparatus and method for lowering resolution power of an image and modifying the frame period |
| JP2008011545A (ja) * | 2003-06-17 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 撮影装置および撮影方法並びに静止画の製造方法 |
| EP1926308A2 (en) | 2006-11-21 | 2008-05-28 | Samsung Electronics Co., Ltd. | Device and method for controlling a camera module in a mobile terminal to reduce power consumption |
| US7467307B2 (en) | 2004-12-24 | 2008-12-16 | Kabushiki Kaisha Toshiba | Electronic circuit and electronic device |
| US7668792B2 (en) * | 2003-02-07 | 2010-02-23 | Sharp Kabushiki Kaisha | Portable terminal device with a display and focused-state determination means |
| US7782362B2 (en) | 2003-06-17 | 2010-08-24 | Panasonic Corporation | Image pickup device for changing a resolution of frames and generating a static image based on information indicating the frames |
| US8218022B2 (en) | 2008-03-21 | 2012-07-10 | Sony Corporation | Imaging apparatus and associated methodology of independently powering components to limit power consumption |
| JP2012150815A (ja) * | 2011-01-14 | 2012-08-09 | Apple Inc | 複数の回路における性能パラメータの整合 |
| JP2014075623A (ja) * | 2012-10-02 | 2014-04-24 | Fujitsu Semiconductor Ltd | 画像処理装置、画像処理方法、及び撮像装置 |
| JP2014200038A (ja) * | 2013-03-29 | 2014-10-23 | 株式会社メガチップス | 画像処理装置 |
| JP2016201791A (ja) * | 2015-04-13 | 2016-12-01 | 株式会社半導体エネルギー研究所 | デコーダ、受信装置および電子機器 |
| US10319335B2 (en) | 2015-10-27 | 2019-06-11 | Samsung Electronics Co., Ltd. | Image processor and display system having adaptive operational frequency range |
| CN114141189A (zh) * | 2021-12-09 | 2022-03-04 | 奕力科技股份有限公司 | 显示驱动电路及其显示驱动方法 |
-
2000
- 2000-02-25 JP JP2000049690A patent/JP2001238190A/ja not_active Withdrawn
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304671B2 (en) | 2002-01-09 | 2007-12-04 | Sony Corporation | Imaging apparatus and method for lowering resolution power of an image and modifying the frame period |
| US6895519B2 (en) | 2002-02-25 | 2005-05-17 | Oki Electric Industry Co., Ltd. | System LSI |
| US7039826B2 (en) | 2002-04-26 | 2006-05-02 | Seiko Epson Corporation | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices |
| US7076683B2 (en) | 2002-04-26 | 2006-07-11 | Seiko Epson Corporation | Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device |
| WO2004054243A1 (ja) * | 2002-12-06 | 2004-06-24 | Nec Corporation | カメラ付き携帯端末 |
| US7668792B2 (en) * | 2003-02-07 | 2010-02-23 | Sharp Kabushiki Kaisha | Portable terminal device with a display and focused-state determination means |
| JP2007501478A (ja) * | 2003-05-07 | 2007-01-25 | ヴァーチャル シリコン テクノロジー インコーポレイテッド | 電力の島を使用した集積回路での電力の管理 |
| US8782590B2 (en) | 2003-05-07 | 2014-07-15 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
| US8762923B2 (en) | 2003-05-07 | 2014-06-24 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
| JP2008011545A (ja) * | 2003-06-17 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 撮影装置および撮影方法並びに静止画の製造方法 |
| US7782362B2 (en) | 2003-06-17 | 2010-08-24 | Panasonic Corporation | Image pickup device for changing a resolution of frames and generating a static image based on information indicating the frames |
| US7467307B2 (en) | 2004-12-24 | 2008-12-16 | Kabushiki Kaisha Toshiba | Electronic circuit and electronic device |
| US8074088B2 (en) | 2004-12-24 | 2011-12-06 | Kabushiki Kaisha Toshiba | Electronic circuit and electronic device |
| EP1926308A3 (en) * | 2006-11-21 | 2011-04-06 | Samsung Electronics Co., Ltd. | Device and method for controlling a camera module in a mobile terminal to reduce power consumption |
| EP1926308A2 (en) | 2006-11-21 | 2008-05-28 | Samsung Electronics Co., Ltd. | Device and method for controlling a camera module in a mobile terminal to reduce power consumption |
| US8698950B2 (en) | 2006-11-21 | 2014-04-15 | Samsung Electronics Co., Ltd. | Device and method for controlling a camera module in a mobile terminal to reduce power consumption |
| US8218022B2 (en) | 2008-03-21 | 2012-07-10 | Sony Corporation | Imaging apparatus and associated methodology of independently powering components to limit power consumption |
| JP2012150815A (ja) * | 2011-01-14 | 2012-08-09 | Apple Inc | 複数の回路における性能パラメータの整合 |
| US8468373B2 (en) | 2011-01-14 | 2013-06-18 | Apple Inc. | Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state |
| JP2014075623A (ja) * | 2012-10-02 | 2014-04-24 | Fujitsu Semiconductor Ltd | 画像処理装置、画像処理方法、及び撮像装置 |
| US9762776B2 (en) | 2012-10-02 | 2017-09-12 | Socionext, Inc. | Device and method for resizing image, and imaging device |
| JP2014200038A (ja) * | 2013-03-29 | 2014-10-23 | 株式会社メガチップス | 画像処理装置 |
| JP2016201791A (ja) * | 2015-04-13 | 2016-12-01 | 株式会社半導体エネルギー研究所 | デコーダ、受信装置および電子機器 |
| US10609404B2 (en) | 2015-04-13 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Decoder, receiver, and electronic device in broadcast system |
| US10319335B2 (en) | 2015-10-27 | 2019-06-11 | Samsung Electronics Co., Ltd. | Image processor and display system having adaptive operational frequency range |
| USRE49524E1 (en) | 2015-10-27 | 2023-05-09 | Samsung Electronics Co., Ltd. | Image processor and display system having adaptive operational frequency range |
| CN114141189A (zh) * | 2021-12-09 | 2022-03-04 | 奕力科技股份有限公司 | 显示驱动电路及其显示驱动方法 |
| CN114141189B (zh) * | 2021-12-09 | 2023-11-14 | 奕力科技股份有限公司 | 显示驱动电路及其显示驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705902B2 (en) | Video signal processing apparatus, image display control method, storage medium, and program | |
| JP2001238190A (ja) | 画像処理装置及びその制御処理方法 | |
| WO2020063507A1 (zh) | 图像处理方法、系统及计算机可读存储介质 | |
| US8218022B2 (en) | Imaging apparatus and associated methodology of independently powering components to limit power consumption | |
| US9131158B2 (en) | Moving-image capturing apparatus and electronic zoom method for moving image | |
| US7154550B1 (en) | Electronic camera for quickly confirming a recorded image | |
| JP2001238189A (ja) | 画像処理装置及び該装置における動作制御方法 | |
| US7023455B2 (en) | Apparatus and method for processing video signal | |
| JP2003101951A (ja) | 撮像装置、画像処理方法、記録媒体およびプログラム | |
| JP4298358B2 (ja) | 画像処理システム | |
| US6661452B1 (en) | Digital camera capable of decreasing a required memory capacity | |
| JP3812264B2 (ja) | 撮像装置 | |
| JP4266477B2 (ja) | 情報処理装置及びその制御方法 | |
| US20030210822A1 (en) | Image processing apparatus and method for efficiently compressing and encoding still images and motion pictures | |
| KR100685300B1 (ko) | 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 | |
| JP4102228B2 (ja) | 画像処理装置及びカメラ | |
| US20070008325A1 (en) | Method and apparatus providing for high efficiency data capture for compression encoding | |
| KR100674474B1 (ko) | 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서 | |
| JP3535738B2 (ja) | カメラ | |
| JP4481458B2 (ja) | 撮像装置のデータ処理回路 | |
| KR100902421B1 (ko) | 캡쳐 영상을 시간 지연 없이 표시할 수 있는 영상 처리장치, 방법 및 상기 방법을 프로그램화하여 수록한컴퓨터로 읽을 수 있는 기록매체 | |
| KR100664554B1 (ko) | 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 | |
| JP2000115605A (ja) | ディジタルカメラ | |
| JP4637032B2 (ja) | 画像記録装置及びその制御方法 | |
| JP4185780B2 (ja) | サムネイル画像作成装置及びサムネイル画像作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |