JP2001230608A - Dielectric line - Google Patents
Dielectric lineInfo
- Publication number
- JP2001230608A JP2001230608A JP2000040475A JP2000040475A JP2001230608A JP 2001230608 A JP2001230608 A JP 2001230608A JP 2000040475 A JP2000040475 A JP 2000040475A JP 2000040475 A JP2000040475 A JP 2000040475A JP 2001230608 A JP2001230608 A JP 2001230608A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- electromagnetic wave
- dielectric line
- silicon substrate
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ミリ波・マイクロ
波帯に適用される誘電体線路、及びこれを用いた無線装
置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a dielectric line applied to a millimeter wave / microwave band, and a radio apparatus using the same.
【0002】[0002]
【従来の技術】従来、上記のような誘電体線路において
は、例えば特開昭57−166701号(特許第142
5546号)公報に記載されたようなものが知られてい
る。以下、図9を参照して、上記従来の誘電体線路につ
いて説明する。図9は従来の誘電体線路の構成を示す断
面斜視図である。図9において、相互に平行に配置され
た1対の上下導体板101、102の間に誘電体材料1
03により伝送路104が形成され、その導体板間隔a
は伝送路104に沿って伝播する電磁波の波長の1/2
以下となるよう設定される。2. Description of the Related Art Conventionally, in the above-described dielectric line, for example, Japanese Patent Application Laid-Open No. 57-166701 (Patent No. 142)
No. 5546) is known. Hereinafter, the conventional dielectric line will be described with reference to FIG. FIG. 9 is a sectional perspective view showing the configuration of a conventional dielectric line. In FIG. 9, a dielectric material 1 is interposed between a pair of upper and lower conductor plates 101 and 102 arranged in parallel with each other.
03 forms a transmission path 104, and its conductor plate spacing a
Is の of the wavelength of the electromagnetic wave propagating along the transmission line 104
It is set to be as follows.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来の誘電体線路においては、誘電体材料の加工精度及び
上下導体板の取り付け精度を維持したまま量産すること
が困難であるという問題があった。本発明は、上記従来
の問題を解決するためになされたもので、量産化に適し
た低損失な構造の誘電体線路を提供するものである。However, in the above-mentioned conventional dielectric line, there is a problem that it is difficult to mass-produce while maintaining the processing accuracy of the dielectric material and the mounting accuracy of the upper and lower conductor plates. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and provides a dielectric line having a low-loss structure suitable for mass production.
【0004】[0004]
【課題を解決するための手段】本発明における誘電体線
路は、表面及び裏面に上側及び下側導体膜を装着し、前
記上側及び下側導体膜間に多数の貫通穴を形成したシリ
コン基板を備え、前記シリコン基板に形成した貫通穴の
穴密度の変化により電磁波遮断部と電磁波伝播部とを設
け、前記電磁波伝播部を通して電磁波を伝播させるとい
う構成を有している。この構成により、伝送路の高さ方
向が高い精度で実現できるとともに、上下導体と誘電体
の間の隙間等、不連続部による損失が生じることなく、
誘電体基板に貫通穴を精度良く形成することで、また横
方向はドライエッチングによる貫通穴の位置精度のみで
決定するため、任意の位置に正確に配置することが可能
であり、量産性に優れた低損失の誘電体線路を実現する
ことができる。According to the present invention, there is provided a dielectric line comprising a silicon substrate having upper and lower conductor films mounted on a front surface and a rear surface, and having a large number of through holes formed between the upper and lower conductor films. An electromagnetic wave blocking portion and an electromagnetic wave propagating portion are provided by a change in hole density of the through hole formed in the silicon substrate, and the electromagnetic wave is propagated through the electromagnetic wave propagating portion. With this configuration, the height direction of the transmission line can be realized with high accuracy, and a loss due to a discontinuous portion such as a gap between the upper and lower conductors and the dielectric does not occur.
By forming through-holes in the dielectric substrate with high precision, and in the horizontal direction, only through-hole positioning accuracy by dry etching is used. Thus, a low-loss dielectric line can be realized.
【0005】本発明における誘電体線路は、前記シリコ
ン基板の誘電率をεrとし、前記シリコン基板の高さh
を電磁波伝播部における伝播波長λ1の1/2以上かつ
自由空間波長λ0の1/2以下とし、電磁波遮断部の充
填率RXを RX=(λ02 /4/h2 −1)/(εr−1) 以下とし、貫通穴の間隔を自由空間波長λ0の1/10
以下とするように形成するという構成を有している。こ
の構成により、効率よく電波を誘電体中に閉じ込めるこ
とが可能となるため、量産性に優れた低損失の誘電体線
路を実現することができる。In the dielectric line according to the present invention, the permittivity of the silicon substrate is εr, and the height h of the silicon substrate is h.
Was 1/2 or less of 1/2 or more and the free-space wavelength .lambda.0 propagation wavelength λ1 in the electromagnetic propagation portion, the filling rate RX of electromagnetic wave shielding unit RX = (λ0 2/4 / h 2 -1) / (εr- 1) In the following, the interval between through holes is set to 1/10 of the free space wavelength λ0
It is configured to be formed as follows. With this configuration, radio waves can be efficiently confined in the dielectric, so that a low-loss dielectric line with excellent mass productivity can be realized.
【0006】本発明における誘電体線路は、前記シリコ
ン基板の電磁波伝播部上下の上側及び下側導体膜の両方
又は一方に任意の間隔でスロットを形成するという構成
を有している。この構成により、導体膜に形成されたス
ロットの幅及び間隔を適当な値とすることにより、誘電
体中に閉じ込め可能な電波に周波数選択性を持たせるこ
とが可能となり、量産性に優れた低損失の周波数選択性
を有する誘電体線路を実現することができる。The dielectric waveguide according to the present invention has a configuration in which slots are formed at arbitrary intervals in both or one of the upper and lower conductor films above and below the electromagnetic wave propagation portion of the silicon substrate. With this configuration, by setting the width and interval of the slot formed in the conductor film to appropriate values, it is possible to give frequency selectivity to radio waves that can be confined in the dielectric, and to achieve low mass production. A dielectric line having loss frequency selectivity can be realized.
【0007】本発明における誘電体線路は、バイアス回
路及び能動素子実装用の電極配線が形成された能動素子
マウントを形成し、前記シリコン基板に前記能動素子マ
ウントを差し込む貫通穴を設け、前記貫通穴に能動素子
を装備するという構成を有している。この構成により、
低損失の誘電体線路を用いた能動回路を実現することが
できる。In the dielectric line according to the present invention, an active element mount on which a bias circuit and an electrode wiring for mounting an active element are formed is formed, and a through hole for inserting the active element mount is provided in the silicon substrate. Is provided with an active element. With this configuration,
An active circuit using a low-loss dielectric line can be realized.
【0008】本発明における誘電体線路は、前記電磁波
伝播部の上の上側導体膜に形成されたスロットと、前記
上側導体膜上に積層された誘電体薄膜と、前記誘電体薄
膜上に形成された配線層と、前記配線層に実装された能
動素子とを備え、前記誘電体薄膜上に能動素子を装備す
るという構成を有している。この構成により、誘電体線
路と能動回路を高精度に一体で形成することができる。The dielectric line according to the present invention includes a slot formed in the upper conductive film on the electromagnetic wave propagation portion, a dielectric thin film laminated on the upper conductive film, and a dielectric thin film formed on the dielectric thin film. And an active element mounted on the wiring layer, and the active element is mounted on the dielectric thin film. With this configuration, the dielectric line and the active circuit can be integrally formed with high precision.
【0009】本発明における無線基地局装置は、請求項
1乃至5のいずれかに記載の誘電体線路を備えるという
構成を有している。この構成により、無線基地局装置の
高性能化と低価格化を実現することができる。A radio base station apparatus according to the present invention has a configuration including the dielectric line according to any one of claims 1 to 5. With this configuration, it is possible to achieve higher performance and lower cost of the wireless base station device.
【0010】本発明における無線端末装置は、請求項1
乃至5のいずれかに記載の誘電体線路を備えるという構
成を有している。この構成により、無線端末装置の高性
能化と低価格化を実現することができる。The wireless terminal device according to the present invention is characterized in that
A dielectric line according to any one of (1) to (5) is provided. With this configuration, it is possible to realize higher performance and lower cost of the wireless terminal device.
【0011】本発明における無線計測装置は、請求項1
乃至5のいずれかに記載の誘電体線路を備えるという構
成を有している。この構成により、無線計測装置の高性
能化と低価格化を実現することができる。The wireless measuring device according to the present invention is characterized in that
A dielectric line according to any one of (1) to (5) is provided. With this configuration, it is possible to achieve high performance and low cost of the wireless measurement device.
【0012】ここで、本発明の目的を達成するために構
成した本発明の概要を説明する。本発明は、誘電体基板
中に穴密度の異なる貫通穴を複数形成し、その誘電体基
板の上下に導体膜を形成することにより、誘電体基板の
誘電率に空間的分布をもたせ、そこを信号の伝送路とす
るよう構成した。この構成によれば、厚さ精度の高い誘
電体基板に導体膜を積層するという構成にすることによ
り、伝送路の高さ方向が高い精度で実現できるととも
に、上下導体と誘電体との間の隙間等、不連続部による
損失が生じない。また、横方向の精度はドライエッチン
グによる貫通穴の位置精度のみで決定するため任意の位
置に正確に配置することが可能である。以上の方法によ
って量産性に優れた低損失の誘電体線路を実現できる。Here, an outline of the present invention configured to achieve the object of the present invention will be described. The present invention provides a spatial distribution in the dielectric constant of a dielectric substrate by forming a plurality of through holes having different hole densities in a dielectric substrate, and forming conductor films above and below the dielectric substrate. It was configured to be a signal transmission path. According to this configuration, the height direction of the transmission line can be realized with high accuracy by laminating the conductor film on the dielectric substrate having high thickness accuracy, and the distance between the upper and lower conductors and the dielectric can be realized. There is no loss due to discontinuities such as gaps. Further, since the accuracy in the horizontal direction is determined only by the positional accuracy of the through-hole by dry etching, it can be accurately arranged at an arbitrary position. By the above method, a low-loss dielectric line excellent in mass productivity can be realized.
【0013】[0013]
【発明の実施の形態】以下、図1乃至図8に基づき、本
発明の第1乃至第4の実施の形態を詳細に説明する。 (第1の実施の形態)まず、図1に示す誘電体線路の斜
視図を参照して、本発明の第1の実施の形態における誘
電体線路について説明する。図1において、上側導体膜
1及び下側導体膜2はそれぞれシリコン基板3の上下
(または表裏)両面に積層され、シリコン基板3にはド
ライエッチング加工により貫通穴4が形成される。シリ
コン基板3は貫通穴4の密度を変え、貫通穴4の密度の
低い部分を誘電体導波路としての電磁波伝播部5とし、
貫通穴4の密度の高い部分を電磁波遮断部6とする。ま
た、電磁波の伝搬方向は矢印7で示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, first to fourth embodiments of the present invention will be described in detail with reference to FIGS. (First Embodiment) First, a dielectric line according to a first embodiment of the present invention will be described with reference to a perspective view of the dielectric line shown in FIG. In FIG. 1, an upper conductive film 1 and a lower conductive film 2 are respectively laminated on upper and lower (or front and back) surfaces of a silicon substrate 3, and through holes 4 are formed in the silicon substrate 3 by dry etching. The silicon substrate 3 changes the density of the through holes 4, and a portion having a low density of the through holes 4 is used as an electromagnetic wave propagation portion 5 as a dielectric waveguide.
A portion of the through hole 4 where the density is high is defined as an electromagnetic wave blocking portion 6. The propagation direction of the electromagnetic wave is indicated by an arrow 7.
【0014】次に、図1を参照して、本発明の第1の実
施の形態における誘電体線路の構成を更に詳細に説明す
る。シリコン基板3は、半導体プロセスに用いられる誘
電体材料からなる誘電体基板であり、厚さ精度±10μ
mを容易に実現することができ、その表裏にスパッタリ
ングやメッキ等により数μm厚の導体膜を積層可能であ
る。シリコン基板3は電磁波伝播部5を通して電磁波が
伝送するよう、適切な厚さとする必要がある。その厚さ
としては、例えば、シリコン内の波長λ1の1/2以上
かつ電磁波遮断部6を通して電磁波が伝播しないよう、
自由空間波長λ0の1/2以下となるようにする。すな
わち、60GHz帯でシリコンの誘電率を13.1とす
ると、上側導体膜と下側導体膜間の間隔はシリコン内の
波長1.4mmの1/2である0.7mm以上、かつ自
由空間波長λ0の1/2以下、つまり2.5mm以下と
する。Next, with reference to FIG. 1, the configuration of the dielectric line according to the first embodiment of the present invention will be described in more detail. The silicon substrate 3 is a dielectric substrate made of a dielectric material used in a semiconductor process, and has a thickness accuracy of ± 10 μm.
m can be easily realized, and a conductive film having a thickness of several μm can be laminated on the front and back surfaces by sputtering, plating, or the like. The silicon substrate 3 needs to have an appropriate thickness so that electromagnetic waves can be transmitted through the electromagnetic wave propagation unit 5. The thickness is, for example, 以上 or more of the wavelength λ1 in silicon and so that the electromagnetic wave does not propagate through the electromagnetic wave blocking unit 6.
It is set to be equal to or less than 1/2 of the free space wavelength λ0. That is, assuming that the dielectric constant of silicon is 13.1 in the 60 GHz band, the distance between the upper conductive film and the lower conductive film is 0.7 mm or more, which is の of the wavelength of 1.4 mm in silicon, and free space wavelength. λ0 or less, that is, 2.5 mm or less.
【0015】電磁波遮断部6においては、電磁波伝播部
5に対し完全な電気壁となるように貫通穴間隔を決める
必要がある。貫通穴間隔としては、例えば、シリコン内
の波長λ1の1/10以下とする。この条件に従えば、
貫通穴間隔は140μmとなる。一方、上側導体膜1と
下側導体膜2間の間隔が決定されると、電磁波遮断部6
に電磁波が伝播しないようにするために必要な電磁波遮
断部6における誘電体材料の最大充填率RXを決定す
る。その値は、下記の式で与えられる。 RX=(λ02 /4/h2 −1)/(εr−1) この際の電磁波遮断部6の誘電率をεr1とする。In the electromagnetic wave blocking portion 6, it is necessary to determine the distance between the through holes so that the electromagnetic wave propagating portion 5 becomes a complete electric wall. The interval between the through holes is, for example, 1/10 or less of the wavelength λ1 in silicon. According to this condition,
The spacing between the through holes is 140 μm. On the other hand, when the distance between the upper conductor film 1 and the lower conductor film 2 is determined, the electromagnetic wave blocking unit 6
The maximum filling rate RX of the dielectric material in the electromagnetic wave blocking unit 6 necessary for preventing the electromagnetic wave from propagating to the outside is determined. Its value is given by the following equation. RX = (λ0 2/4 / h 2 -1) / (εr1) the dielectric constant of the electromagnetic wave shielding portion 6 at this time and .epsilon.r1.
【0016】上記の条件において、上下側導体膜間隔を
0.8mmとすると、電磁波遮断部6において必要な充
填率RXの最大値は0.56となる。そこで、今、電磁
波遮断部6における充填率RXを0.1とすると、貫通
穴4の半径は74μmとなる。電磁波伝播部5の幅は、
電磁波伝播部5内での伝播モードが単一LSM01モー
ドとなるように、(自由空間波長λ0)/(√(伝播部
誘電率εr/遮断部誘電率εr1−1))の0.4〜
0.6倍と、電磁波伝播部5の幅は1.2mm程度が望
ましい。Under the above conditions, if the distance between the upper and lower conductor films is set to 0.8 mm, the maximum value of the filling rate RX required in the electromagnetic wave blocking section 6 is 0.56. Therefore, assuming that the filling rate RX in the electromagnetic wave blocking unit 6 is 0.1, the radius of the through hole 4 is 74 μm. The width of the electromagnetic wave propagation part 5 is
In order to make the propagation mode in the electromagnetic wave propagation unit 5 a single LSM01 mode, 0.4 to (free space wavelength λ0) / (伝 播 (dielectric constant of propagation unit εr / dielectric constant of blocking unit εr1-1)) is used.
It is desirable that the width of the electromagnetic wave propagation part 5 is about 1.2 mm, which is 0.6 times.
【0017】次に、図2及び図3を参照して、本発明の
第1の実施の形態における誘電体線路の作用を説明す
る。図2は従来の誘電体線路の断面図、図3は図1に示
す本発明の第1の実施の形態における誘電体線路の作用
を示す断面図である。まず、図2に示す誘電体線路と図
3に示す誘電体線路の構成を説明する。上側及び下側の
接地導体となる上側及び下側金属平板201、202の
間には、誘電体ストリップ203が設けられる。また、
図3に示す上側及び下側導体膜301、302の間に
は、貫通穴304を開けたシリコン基板303が設けら
れる。図2及び図3に示す誘電体線路は、それぞれ電磁
波伝播部205、305と、電磁波遮断部206、30
6とを有し、電界の偏波方向208、308はそれぞれ
の矢印で示される。Next, the operation of the dielectric line according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a cross-sectional view of a conventional dielectric line, and FIG. 3 is a cross-sectional view showing an operation of the dielectric line according to the first embodiment of the present invention shown in FIG. First, the configurations of the dielectric line shown in FIG. 2 and the dielectric line shown in FIG. 3 will be described. A dielectric strip 203 is provided between the upper and lower metal flat plates 201 and 202 serving as the upper and lower ground conductors. Also,
A silicon substrate 303 having a through hole 304 is provided between the upper and lower conductor films 301 and 302 shown in FIG. The dielectric waveguides shown in FIGS. 2 and 3 respectively include electromagnetic wave propagation units 205 and 305 and electromagnetic wave blocking units 206 and 30.
6 and the polarization directions 208, 308 of the electric field are indicated by respective arrows.
【0018】図2に示す従来の誘電体線路と対比して、
本発明の第1の実施の形態における誘電体線路の作用を
説明する。一般に、自由空間の波長λ0の1/2以下の
間隔で平行に置かれた2枚の金属平板201、202の
間を、金属平板201、202に平行に偏波した電磁波
は遮断されて伝播することができない。ところが、金属
平板201、202の間に誘電体ストリップ203を挿
入すると、誘電体ストリップ203の内部では伝播波長
が短縮される。このため、遮断状態が解除され、矢印で
示す偏波方向208を有する電磁波が伝搬される。同様
に、図3に示すように、上側及び下側導体膜301、3
02を表裏に積層したシリコン基板303に、ドライエ
ッチング加工によって無数の貫通穴304を設けると、
この部分の実効誘電率が低下して、上側及び下側導体膜
301、302の間隔が伝搬波長の1/2以下となるた
め、電磁波が伝播しない電磁波遮断部306となり、シ
リコン基板303の貫通穴304のない部分が電磁波伝
搬部305となる。従って、本発明の第1の実施の形態
における誘電体線路の構成でも、図2に示す従来の誘電
体線路と同様の作用を呈することになる。In contrast to the conventional dielectric line shown in FIG.
The operation of the dielectric line according to the first embodiment of the present invention will be described. In general, an electromagnetic wave polarized parallel to the metal flat plates 201 and 202 is intercepted and propagates between two metal flat plates 201 and 202 placed in parallel at an interval of 1/2 or less of the wavelength λ0 of free space. Can not do. However, when the dielectric strip 203 is inserted between the metal plates 201 and 202, the propagation wavelength is shortened inside the dielectric strip 203. Therefore, the cutoff state is released, and the electromagnetic wave having the polarization direction 208 indicated by the arrow is propagated. Similarly, as shown in FIG. 3, the upper and lower conductor films 301, 3
When a myriad of through-holes 304 are provided by dry etching on a silicon substrate
Since the effective permittivity of this portion is reduced and the distance between the upper and lower conductive films 301 and 302 becomes 以下 or less of the propagation wavelength, the electromagnetic wave blocking portion 306 through which the electromagnetic wave does not propagate is formed, and the through hole of the silicon substrate 303 is formed. The portion without 304 is the electromagnetic wave propagation unit 305. Therefore, the structure of the dielectric line according to the first embodiment of the present invention also exhibits the same operation as the conventional dielectric line shown in FIG.
【0019】次に、図3を参照して、本発明の第1の実
施の形態における誘電体線路の製造方法を説明する。シ
リコン基板303の上側及び下側に、例えば、スパッタ
リングやメッキ等で表皮深さ以上の厚さの上側及び下側
導体膜301、302を形成する。そして、貫通穴30
4を形成する部分の上側及び下側導体膜301、302
の両方又は一方を除去した後、そこにエッチングマスク
を設け、シリコン基板303全体をドライエッチング加
工する。これにより、シリコン基板303に貫通穴30
4が高精度かつ容易に形成される。Next, a method for manufacturing a dielectric line according to the first embodiment of the present invention will be described with reference to FIG. On the upper and lower sides of the silicon substrate 303, upper and lower conductive films 301 and 302 having a thickness equal to or greater than the skin depth are formed by, for example, sputtering or plating. And the through hole 30
4 and upper and lower conductor films 301 and 302
After removing both or one of them, an etching mask is provided thereon, and the entire silicon substrate 303 is dry-etched. Thereby, the through hole 30 is formed in the silicon substrate 303.
4 is formed with high precision and easily.
【0020】上記のように、誘電体線路を加工すること
により、単一の誘電体の中に電磁波が伝播する誘電体導
波路を形成することが可能になり、誘電体ストリップ2
03(図2)を上側及び下側導体板で挟み込み、ナット
あるいは接着剤を用いて固定する従来の誘電体線路と比
較して、上側及び下側導体膜301、302と誘電体と
してのシリコン基板303との間に微小な隙間を生じさ
せることなく、接地導体としての上側及び下側導体膜3
01、302を高精度に配置することができる。また、
誘電体ストリップ203を配置する加工法に対し、穴あ
け加工による誘電体導波路の実現によって、電磁波伝播
部305の位置精度を向上し、また接着剤を使用しない
ことにより、特性の誤差を減少し、生産性の向上を図る
ことができる。As described above, by processing the dielectric waveguide, it is possible to form a dielectric waveguide in which an electromagnetic wave propagates in a single dielectric.
03 (FIG. 2) is sandwiched between the upper and lower conductor plates, and is compared with a conventional dielectric line in which a nut or an adhesive is used to fix the upper and lower conductor films 301 and 302 and the silicon substrate as a dielectric. The upper and lower conductor films 3 serving as ground conductors do not generate a minute gap between them.
01 and 302 can be arranged with high precision. Also,
In contrast to the processing method of arranging the dielectric strip 203, by realizing a dielectric waveguide by drilling, the position accuracy of the electromagnetic wave propagation unit 305 is improved, and the error in characteristics is reduced by not using an adhesive, Productivity can be improved.
【0021】以上、本発明の第1の実施の形態によれ
ば、導体膜を積層したシリコン基板に対しドライエッチ
ング加工によって多数の貫通穴を形成し、電磁波伝播部
と電磁波遮断部の穴密度を変えることによって誘電体導
波路を実現するという、生産性の高い誘電体線路の加工
方法を適用することにより、損失が少なく高精度に誘電
体線路を形成することが可能となる。As described above, according to the first embodiment of the present invention, a large number of through holes are formed in a silicon substrate on which a conductor film is laminated by dry etching, and the hole density of the electromagnetic wave propagation portion and the electromagnetic wave blocking portion is reduced. By applying a dielectric line processing method with high productivity, which realizes a dielectric waveguide by changing the dielectric waveguide, it is possible to form the dielectric line with low loss and high accuracy.
【0022】(第2の実施の形態)次に、図4に示す誘
電体線路の斜視図をを参照して、本発明の第2の実施の
形態における誘電体線路について説明する。図4におい
て、図1に示す誘電体線路と異なる点は、電磁波伝播部
5の上側及び下側導体膜1、2の両方又は一方にスロッ
ト401を形成したことである。図4において、スロッ
ト401の半径および間隔はバンド理論を適用して、伝
播する電磁波の分散から求められる。例えば、スロット
401の間隔は、管内波長の30〜80%とすることに
より、所望の周波数帯を遮断域とすることが可能とな
る。このように、上側及び下側導体膜1、2の両方又は
一方にスロット401を形成することにより、電磁波が
通過する周波数帯域の選択性を有する低損失の誘電体線
路を低価格に実現することができる。(Second Embodiment) Next, a dielectric line according to a second embodiment of the present invention will be described with reference to a perspective view of the dielectric line shown in FIG. 4 differs from the dielectric line shown in FIG. 1 in that a slot 401 is formed in both or one of the upper and lower conductor films 1 and 2 of the electromagnetic wave propagation unit 5. In FIG. 4, the radius and the interval of the slot 401 are obtained from the dispersion of the propagating electromagnetic wave by applying the band theory. For example, by setting the interval between the slots 401 to 30 to 80% of the guide wavelength, a desired frequency band can be set as a cutoff band. By forming the slots 401 in both or one of the upper and lower conductor films 1 and 2 in this manner, a low-loss dielectric line having selectivity of a frequency band through which an electromagnetic wave passes can be realized at low cost. Can be.
【0023】(実施の形態3)次に、図5に示す誘電体
線路の斜視図及び図6に示すダイオードを実装したダイ
オードマウントの断面図を参照して、本発明の第3の実
施の形態における誘電体線路について説明する。図5に
示す誘電体線路の斜視図は本発明の第3の実施の形態に
おける能動デバイスの実装方法を示し、図6に示す断面
図は図5に示す横方向の貫通穴516に挿入するスイッ
チ用ダイオードを実装したダイオードマウント601の
断面を示す。Third Embodiment Next, a third embodiment of the present invention will be described with reference to a perspective view of a dielectric line shown in FIG. 5 and a sectional view of a diode mount on which a diode is mounted as shown in FIG. Will be described. The perspective view of the dielectric line shown in FIG. 5 shows the mounting method of the active device according to the third embodiment of the present invention, and the cross-sectional view shown in FIG. 6 is a switch inserted into the horizontal through hole 516 shown in FIG. 2 shows a cross section of a diode mount 601 on which a mounting diode is mounted.
【0024】図5において、上側及び下側導体膜50
1、502は、それぞれシリコン基板503の上下両面
に積層される。リコン基板503中には、電磁波を遮断
する電磁波遮断領域510と、電磁波を伝播する電磁波
伝播領域511と、第2の電磁波伝播領域512と、貫
通穴をあけない領域513と、整合回路部514と、バ
イアス用のセミリジットケーブル515と、ダイオード
マウント601挿入用にシリコン基板503に横方向か
ら開けた貫通穴516とが形成される。また、図6にお
いて、能動素子マウントとしてのダイオードマウント6
01は、スイッチ用ダイオード602と、誘電体基板6
03と、パッチアンテナ604と、バイアスチョーク回
路605とで構成される。In FIG. 5, the upper and lower conductor films 50
Reference numerals 1 and 502 are respectively laminated on the upper and lower surfaces of the silicon substrate 503. In the recon substrate 503, an electromagnetic wave blocking region 510 for blocking electromagnetic waves, an electromagnetic wave propagating region 511 for propagating electromagnetic waves, a second electromagnetic wave propagating region 512, a region 513 having no through hole, a matching circuit portion 514, A semi-rigid cable 515 for bias and a through hole 516 formed in the silicon substrate 503 for inserting the diode mount 601 from the lateral direction are formed. In FIG. 6, a diode mount 6 as an active element mount is shown.
01 is the switching diode 602 and the dielectric substrate 6
03, a patch antenna 604, and a bias choke circuit 605.
【0025】次に、図5及び図6を参照して、本発明の
第3の実施の形態における誘電体線路の構成を更に詳細
に説明する。本発明の第1の実施の形態同様に、電磁波
遮断領域510及び電磁波伝播領域511を構成した貫
通穴を有するシリコン基板503に対し、電磁波遮断領
域510の穴密度と電磁波伝播領域511の穴密度の中
間となる穴密度を有する第2の電磁波伝播領域512
と、貫通穴をあけない領域513とを形成し、これを整
合回路部514とする。シリコン基板503には横方向
からダイオードマウント601を挿入するための貫通穴
516が形成される。Next, referring to FIGS. 5 and 6, the structure of the dielectric line according to the third embodiment of the present invention will be described in further detail. Similarly to the first embodiment of the present invention, the hole density of the electromagnetic wave blocking region 510 and the hole density of the electromagnetic wave propagating region 511 with respect to the silicon substrate 503 having a through hole forming the electromagnetic wave blocking region 510 and the electromagnetic wave propagating region 511 are determined. Second electromagnetic wave propagation region 512 having an intermediate hole density
And a region 513 in which a through-hole is not formed, which is referred to as a matching circuit portion 514. A through-hole 516 for inserting the diode mount 601 from the lateral direction is formed in the silicon substrate 503.
【0026】図6に示すダイオードマウント601は、
テフロン等の誘電体基板603で作られており、片面に
誘電体導波路中を伝播する電磁界を誘電体基板603上
の線路に伝播するパッチアンテナ604と、ダイオード
602にオン/オフ切り替え信号を加えるバイアスチョ
ーク回路605を有する。バイアスチョーク回路605
にはセミリジッドケーブル515を用いて信号を入力す
る。The diode mount 601 shown in FIG.
It is made of a dielectric substrate 603 made of Teflon or the like. On one surface, an on / off switching signal is transmitted to a patch antenna 604 which propagates an electromagnetic field propagating in the dielectric waveguide to a line on the dielectric substrate 603, and a diode 602. It has a bias choke circuit 605 to be added. Bias choke circuit 605
Is input using a semi-rigid cable 515.
【0027】ダイオードマウント601の高さは不要放
射を防ぐために、上側及び下側導体膜501、502間
の間隔と同じ高さとし、またバイスチョーク回路605
は使用周波数帯の帯域阻止フィルタとなるように設計さ
れる。これらの各条件下において、例えば、ダイオード
マウント605の高さは2.0mmとなり、誘電体基板
603として、基板厚0.3mm、誘電率2.04のテ
フロン基板を用いた場合、60GHz帯の帯域阻止フィ
ルタとなるように、バイアスチョーク回路605の電極
の幅は1mm程度、高さは1.2mm及び0.1mm程
度とするのが望ましい。The height of the diode mount 601 is the same as the distance between the upper and lower conductive films 501 and 502 in order to prevent unnecessary radiation.
Is designed to be a band rejection filter for the operating frequency band. Under these conditions, for example, the height of the diode mount 605 is 2.0 mm, and when a Teflon substrate having a substrate thickness of 0.3 mm and a dielectric constant of 2.04 is used as the dielectric substrate 603, a band of 60 GHz band is used. It is preferable that the width of the electrode of the bias choke circuit 605 is about 1 mm and the height is about 1.2 mm and 0.1 mm so as to form a rejection filter.
【0028】以上説明した本発明の第3の実施の形態に
おける誘電体線路は、能動素子を実装した能動素子マウ
ントを誘電体線路とは別に製造し、製造後に誘電体線路
に装着するという構造にすることにより、能動素子付き
低損失誘電体線路を容易に構成することができる。The dielectric line according to the third embodiment of the present invention described above has a structure in which an active element mount on which an active element is mounted is manufactured separately from the dielectric line, and is mounted on the dielectric line after the manufacture. By doing so, a low-loss dielectric line with an active element can be easily configured.
【0029】なお、以上の説明では、能動素子マウント
としてダイオードを用いたスイッチ回路であるダイオー
ドマウントについて述べたが、その他、能動デバイスと
して、単体トランジスタまたは機能ICなど、他の能動
素子を用いても同様に実施可能である。In the above description, a diode mount which is a switch circuit using a diode as an active element mount has been described. However, other active elements such as a single transistor or a functional IC may be used as an active device. It can be implemented similarly.
【0030】(実施の形態4)次に、図7及び図8を参
照して、本発明の第4の実施の形態における誘電体線路
について詳細に説明する。図7は本発明の第4の実施の
形態における誘電体線路の作用を示し、図8は図7に示
す回路の例である受信モジュールのブロック図を示す。
図7において、上側導体膜701及び下側導体膜702
はそれぞれシリコン基板703の上下両面に積層され、
シリコン基板3にはドライエッチング加工により貫通穴
4が形成される。シリコン基板3は貫通穴704の密度
により、貫通穴704の密度の低い部分を電磁波伝播部
705とし、貫通穴704の密度の高い部分を電磁波遮
断部706とする。また、上側導体膜701の電磁波伝
播部705に面する箇所に電磁界結合用のスロット70
8を有し、上側導体膜701の上には能動素子711及
び配線導体710を装着した誘電体薄膜709を有す
る。(Embodiment 4) Next, a dielectric line according to a fourth embodiment of the present invention will be described in detail with reference to FIGS. FIG. 7 shows an operation of the dielectric line according to the fourth embodiment of the present invention, and FIG. 8 is a block diagram of a receiving module which is an example of the circuit shown in FIG.
7, an upper conductor film 701 and a lower conductor film 702 are shown.
Are laminated on both upper and lower surfaces of the silicon substrate 703, respectively.
Through holes 4 are formed in the silicon substrate 3 by dry etching. According to the density of the through-holes 704 in the silicon substrate 3, a portion having a low density of the through-holes 704 is defined as an electromagnetic wave propagation portion 705, and a portion having a high density of the through-holes 704 is defined as an electromagnetic wave blocking portion 706. A slot 70 for electromagnetic field coupling is provided at a position of the upper conductor film 701 facing the electromagnetic wave propagation portion 705.
8, and a dielectric thin film 709 on which an active element 711 and a wiring conductor 710 are mounted is provided on the upper conductor film 701.
【0031】図8に示す受信モジュールは、図7に示す
上側導体膜701の上の誘電体薄膜709上に実装され
た実装部分805と、上側導体膜701及び下側導体膜
702間に配置された誘電体線路部分806とからな
る。また、実装部分805は低雑音増幅器801と、ロ
ーカルアンプ803と、ミキサ804とを有し、誘電体
線路部分806は帯域通過フィルタ802を有する。The receiving module shown in FIG. 8 is arranged between a mounting portion 805 mounted on a dielectric thin film 709 on an upper conductor film 701 shown in FIG. 7, and between the upper conductor film 701 and the lower conductor film 702. And a dielectric line portion 806. The mounting portion 805 has a low-noise amplifier 801, a local amplifier 803, and a mixer 804, and the dielectric line portion 806 has a bandpass filter 802.
【0032】図7において、第1の実施の形態と異なる
のは、電磁波伝播部705の上の上側導体膜701に所
定の大きさのスロット708を設け、誘電体薄膜709
と配線導体710とを積層し、スロット708を介して
誘電体導波路中の信号を配線導体710に取り出すよう
に構成している点である。なお、配線導体710の上に
は能動素子711が実装される。FIG. 7 is different from the first embodiment in that a slot 708 of a predetermined size is provided in an upper conductive film 701 on an electromagnetic wave propagation portion 705 and a dielectric thin film 709 is formed.
And the wiring conductor 710 are laminated, and a signal in the dielectric waveguide is taken out to the wiring conductor 710 through the slot 708. The active element 711 is mounted on the wiring conductor 710.
【0033】図7に示す本発明の第4の実施の形態にお
ける誘電体線路を用いて図8に示す受信モジュールを構
成すると、低雑音増幅器801及びローカルアンプ80
3の能動素子と電源回路等は、図7に示す上側導体膜7
01の上の誘電体薄膜709上に配置され、低損失性が
求められる帯域通過フィルタ802および線路の引き回
し部分は、図7に示す上側導体膜701と下側導体膜7
02との間に配置される誘電体線路部分に構成される。
上側導体膜701の上側に配置される実装部分805と
上側及び下側導体膜701、702の間に配置される誘
電体線路部分806との接続は、図7に示す電磁界結合
用のスロット708により行われる。When the receiving module shown in FIG. 8 is constructed using the dielectric line according to the fourth embodiment of the present invention shown in FIG. 7, the low noise amplifier 801 and the local amplifier 80
The active element and the power supply circuit 3 are provided on the upper conductive film 7 shown in FIG.
The band-pass filter 802 and the line routing portion, which are arranged on the dielectric thin film 709 on which the lower conductor film 701 is required to have a low loss property, have the upper conductor film 701 and the lower conductor film 7 shown in FIG.
02 in the dielectric line portion disposed between the first and second lines.
The connection between the mounting portion 805 disposed on the upper side of the upper conductor film 701 and the dielectric line portion 806 disposed between the upper and lower conductor films 701 and 702 is performed by the electromagnetic field coupling slot 708 shown in FIG. It is performed by
【0034】本発明の第4の実施の形態における誘電体
線路は、誘電体導波路が形成されるシリコン基板上に誘
電体薄膜及び配線導体を積層し、ここに能動素子を実装
することによって能動素子との一体化が容易な低損失誘
電体線路を容易に構成することができる。The dielectric waveguide according to the fourth embodiment of the present invention is obtained by laminating a dielectric thin film and a wiring conductor on a silicon substrate on which a dielectric waveguide is formed, and mounting an active element thereon. A low-loss dielectric line that can be easily integrated with an element can be easily configured.
【0035】[0035]
【発明の効果】本発明における誘電体線路は、上記のよ
うに構成され、特にシリコン基板にドライエッチング加
工によって多数の貫通穴を形成し、貫通穴の穴密度を変
えることにより電磁波伝播部と電磁波遮断部とを構成し
て誘電体導波路を実現するようにしたことにより、特性
のばらつきが少なく、量産性に優れた低損失誘電体線路
を実現することができるThe dielectric waveguide according to the present invention is constructed as described above. In particular, a large number of through holes are formed in a silicon substrate by dry etching, and the electromagnetic wave propagation portion and the electromagnetic wave are formed by changing the hole density of the through holes. By constituting the dielectric waveguide by forming the cut-off portion, it is possible to realize a low-loss dielectric line with less variation in characteristics and excellent mass productivity.
【図1】本発明の第1の実施の形態における誘電体線路
の構成を示す斜視図、FIG. 1 is a perspective view showing a configuration of a dielectric line according to a first embodiment of the present invention;
【図2】従来の誘電体線路の構成を示す断面図、FIG. 2 is a sectional view showing a configuration of a conventional dielectric line,
【図3】図1に示す本発明の第1の実施の形態における
誘電体線路の作用を示す断面図、FIG. 3 is a sectional view showing an operation of the dielectric line according to the first embodiment of the present invention shown in FIG. 1;
【図4】本発明の第2の実施の形態における誘電体線路
の構成を示す斜視図、FIG. 4 is a perspective view showing a configuration of a dielectric line according to a second embodiment of the present invention;
【図5】本発明の第3の実施の形態における誘電体線路
の構成を示す斜視図、FIG. 5 is a perspective view showing a configuration of a dielectric line according to a third embodiment of the present invention;
【図6】図5の誘電体線路に使用するスイッチ用ダイオ
ードを実装した場合のダイオードマウントの断面図、FIG. 6 is a sectional view of a diode mount when a switching diode used for the dielectric line of FIG. 5 is mounted;
【図7】本発明の実施の形態4の構成を示す能動素子つ
き誘電体線路の断面図、FIG. 7 is a cross-sectional view of a dielectric line with an active element showing a configuration of a fourth embodiment of the present invention;
【図8】図7に示す誘電体線路の受信モジュールのブロ
ック図、FIG. 8 is a block diagram of a receiving module of the dielectric line shown in FIG. 7;
【図9】従来の誘電体線路の構成を示す斜視図。FIG. 9 is a perspective view showing a configuration of a conventional dielectric line.
1、301、501、701 上側導体膜 2、302、502、702 下側導体膜 3、303、503、703 シリコン基板 4 ドライエッチング加工にてシリコンに形成された貫
通穴 5、305、705 電磁波伝播部 6、306、706 電磁波遮断部 7 電磁波の伝搬方向を示す矢印 201 上側金属平板 202 下側金属平板 203 誘電体ストリップ 205 従来の誘電体線路における電磁波伝播部 206 従来の誘電体線路における電磁波遮断部 208 従来の誘電体線路における電界の偏波方向 304 シリコン基板にあけた貫通穴 308 電界の偏波方向 401 スロット 510 シリコン基板503中の電磁波遮断領域 511 電磁波伝播領域 512 第2の電磁波伝播領域 513 貫通穴をあけない領域 514 整合回路部 515 バイアス用のセミリジットケーブル 516 シリコン基板503に横方向から開けた貫通穴 601 ダイオードマウント 602 スイッチ用ダイオード 603 誘電体基板 604 パッチアンテナ 605 バイアスチョーク回路 704 シリコン基板703に形成した貫通穴 708 電磁界結合用のスロット 709 誘電体薄膜 710 配線導体 711 能動素子 801 低雑音増幅器 802 帯域通過フィルタ 803 ローカルアンプ 804 ミキサ 805 誘電体薄膜701の上に配置する実装部分 806 上側及び下側導体膜701、702間に配置す
る誘電体線路部分1, 301, 501, 701 Upper conductor film 2, 302, 502, 702 Lower conductor film 3, 303, 503, 703 Silicon substrate 4 Through hole formed in silicon by dry etching 5, 305, 705 Electromagnetic wave propagation Part 6, 306, 706 Electromagnetic wave blocking part 7 Arrow indicating propagation direction of electromagnetic wave 201 Upper metal flat plate 202 Lower metal flat plate 203 Dielectric strip 205 Electromagnetic wave propagating unit in conventional dielectric line 206 Electromagnetic wave blocking unit in conventional dielectric line 208 Polarization direction of electric field in conventional dielectric line 304 Through hole drilled in silicon substrate 308 Polarization direction of electric field 401 Slot 510 Electromagnetic wave blocking region in silicon substrate 503 511 Electromagnetic wave propagation region 512 Second electromagnetic wave propagation region 513 Penetration Non-drilled area 514 Matching circuit section 515 Semi-rigid cable for bias 516 Through hole opened in silicon substrate 503 from lateral direction 601 Diode mount 602 Diode for switch 603 Dielectric substrate 604 Patch antenna 605 Bias choke circuit 704 Through hole formed in silicon substrate 703 708 For electromagnetic field coupling Slot 709 Dielectric thin film 710 Wiring conductor 711 Active element 801 Low noise amplifier 802 Bandpass filter 803 Local amplifier 804 Mixer 805 Mounting part arranged on dielectric thin film 701 806 Arranged between upper and lower conductor films 701 and 702 Dielectric line part
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和晃 神奈川県川崎市多摩区東三田3丁目10番1 号 松下技研株式会社内 Fターム(参考) 5J014 HA06 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Kazuaki Takahashi 3-10-1 Higashi-Mita, Tama-ku, Kawasaki-shi, Kanagawa F-term in Matsushita Giken Co., Ltd. 5J014 HA06
Claims (8)
し、前記上側及び下側導体膜間に多数の貫通穴を形成し
たシリコン基板を備え、前記シリコン基板に形成した貫
通穴の穴密度の変化により電磁波遮断部と電磁波伝播部
とを設け、前記電磁波伝播部を通して電磁波を伝播させ
るようにしたことを特徴とする誘電体線路。1. A silicon substrate having upper and lower conductor films mounted on a front surface and a rear surface, and having a plurality of through holes formed between the upper and lower conductor films, wherein the through holes formed in the silicon substrate are provided. A dielectric line, comprising: an electromagnetic wave blocking portion and an electromagnetic wave propagating portion provided by a change in density, and an electromagnetic wave is propagated through the electromagnetic wave propagating portion.
記シリコン基板の高さhを電磁波伝播部における伝播波
長λ1の1/2以上かつ自由空間波長λ0の1/2以下
とし、電磁波遮断部の充填率RXを RX=(λ02 /4/h2 −1)/(εr−1) 以下とし、貫通穴の間隔を自由空間波長λ0の1/10
以下とするように形成することを特徴とする請求項1記
載の誘電体線路。2. The electromagnetic wave blocking section, wherein the dielectric constant of the silicon substrate is εr, the height h of the silicon substrate is 以上 of the propagation wavelength λ1 in the electromagnetic wave propagation section and 以下 of the free space wavelength λ0. the filling ratio RX to RX = (λ0 2/4 / h 2 -1) / 1/10 of (εr-1) below and to the free space wavelength intervals of the through hole .lambda.0
2. The dielectric waveguide according to claim 1, wherein the dielectric waveguide is formed as follows.
側及び下側導体膜の両方又は一方に任意の間隔でスロッ
トを形成することを特徴とする請求項1記載の誘電体線
路。3. The dielectric line according to claim 1, wherein slots are formed at arbitrary intervals in both or one of the upper and lower conductor films above and below the electromagnetic wave propagation portion of the silicon substrate.
線が形成された能動素子マウントを形成し、前記シリコ
ン基板に前記能動素子マウントを差し込む貫通穴を設
け、前記貫通穴に能動素子を装備することを特徴とする
請求項1記載の誘電体線路。4. An active element mount on which a bias circuit and an electrode wiring for mounting an active element are formed, a through hole for inserting the active element mount is provided in the silicon substrate, and an active element is provided in the through hole. The dielectric line according to claim 1, wherein:
されたスロットと、前記上側導体膜上に積層された誘電
体薄膜と、前記誘電体薄膜上に形成された配線層と、前
記配線層に実装された能動素子とを備え、前記誘電体薄
膜上に能動素子を装備することを特徴とする請求項1記
載の誘電体線路。5. A slot formed in the upper conductor film above the electromagnetic wave propagation portion, a dielectric thin film laminated on the upper conductor film, a wiring layer formed on the dielectric thin film, 2. The dielectric line according to claim 1, further comprising: an active element mounted on a wiring layer, wherein the active element is provided on the dielectric thin film.
線路を備えることを特徴とする無線基地局装置。6. A radio base station apparatus comprising the dielectric line according to claim 1.
線路を備えることを特徴とする無線端末装置。7. A wireless terminal device comprising the dielectric line according to claim 1.
線路を備えることを特徴とする無線計測装置。8. A wireless measuring device comprising the dielectric line according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000040475A JP2001230608A (en) | 2000-02-18 | 2000-02-18 | Dielectric line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000040475A JP2001230608A (en) | 2000-02-18 | 2000-02-18 | Dielectric line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230608A true JP2001230608A (en) | 2001-08-24 |
Family
ID=18563846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000040475A Pending JP2001230608A (en) | 2000-02-18 | 2000-02-18 | Dielectric line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230608A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102591A1 (en) * | 2006-03-09 | 2007-09-13 | Kyocera Corporation | Waveguide forming apparatus, dielectric line forming apparatus, pin structure and high frequency circuit |
| JP2007295509A (en) * | 2006-03-30 | 2007-11-08 | Kyocera Corp | Dielectric line forming device, pin structure and high frequency circuit |
| JP2020502937A (en) * | 2016-12-23 | 2020-01-23 | ティーイー コネクティビティ ネーデルランド ビーヴイTE Connectivity Nederland BV | Millimeter wave antenna and connection device |
-
2000
- 2000-02-18 JP JP2000040475A patent/JP2001230608A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102591A1 (en) * | 2006-03-09 | 2007-09-13 | Kyocera Corporation | Waveguide forming apparatus, dielectric line forming apparatus, pin structure and high frequency circuit |
| US7876180B2 (en) | 2006-03-09 | 2011-01-25 | Kyocera Corporation | Waveguide forming apparatus, dielectric waveguide forming apparatus, pin structure, and high frequency circuit |
| JP2007295509A (en) * | 2006-03-30 | 2007-11-08 | Kyocera Corp | Dielectric line forming device, pin structure and high frequency circuit |
| JP2020502937A (en) * | 2016-12-23 | 2020-01-23 | ティーイー コネクティビティ ネーデルランド ビーヴイTE Connectivity Nederland BV | Millimeter wave antenna and connection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4829314A (en) | Microwave plane antenna simultaneously receiving two polarizations | |
| US6622370B1 (en) | Method for fabricating suspended transmission line | |
| Drayton et al. | Development of self-packaged high frequency circuits using micromachining techniques | |
| US11870507B2 (en) | Wireless board-to-board interconnect for high-rate wireless data transmission | |
| JP2005142884A (en) | Input / output coupling structure of dielectric waveguide | |
| US11158919B2 (en) | Band-pass filter comprising a substrate enclosed by conductive layer pairs and a post wall to define a plurality of resonators having recesses of different depths | |
| CN112864570A (en) | Antenna structure and foldable electronic device | |
| CN110137652A (en) | Signal handling equipment including multiple substrate layers | |
| JPH10200311A (en) | Coplanar waveguide line with back ground conductor | |
| LU101371B1 (en) | Terahertz detector based on NxM DRA array and NxM NMOSFET array and antenna design method | |
| Li et al. | Designs for broad-band microstrip vertical transitions using cavity couplers | |
| JP4199395B2 (en) | Multilayer Magic T | |
| Vahldieck | Quasi-planar filters for millimeter-wave applications | |
| JPH11261308A (en) | Inter-triplet line layer connector | |
| EP1148572B1 (en) | Transmission line connection structure, high frequency module, and communication device | |
| JP2001230608A (en) | Dielectric line | |
| JPH11312903A (en) | Dielectric filter, dielectric duplexer and communication equipment | |
| KR100844218B1 (en) | High-frequency transmission line device capable of common mode filtering | |
| JP3064395B2 (en) | Microstrip antenna | |
| RU2670216C1 (en) | Planar polarization selector | |
| CN119605034A (en) | antenna | |
| JP2010074255A (en) | High-frequency filter device | |
| CN210272629U (en) | A Novel Directional Coupler Based on Double Ridge Integrated Substrate Gap Waveguide | |
| US6507252B1 (en) | High rejection evanescent MIC multiplexers for multifunctional systems | |
| CN112467389A (en) | Electronic device |