[go: up one dir, main page]

JP2001230368A - Package structure of integrated circuit - Google Patents

Package structure of integrated circuit

Info

Publication number
JP2001230368A
JP2001230368A JP2000039680A JP2000039680A JP2001230368A JP 2001230368 A JP2001230368 A JP 2001230368A JP 2000039680 A JP2000039680 A JP 2000039680A JP 2000039680 A JP2000039680 A JP 2000039680A JP 2001230368 A JP2001230368 A JP 2001230368A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film carrier
integrated circuit
package structure
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000039680A
Other languages
Japanese (ja)
Inventor
Osamu Onishi
修 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000039680A priority Critical patent/JP2001230368A/en
Publication of JP2001230368A publication Critical patent/JP2001230368A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W74/15
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フィイルムキャリア型半導体部品に関し、そ
の実装密度を2倍とする。 【解決手段】 本発明の集積回路のパッケージ構造は、
両面配線2と3を有するフイルムキャリアテープを用
い、フイルムキャリアテープの両面からバンプ電極を有
する半導体チップ4を一方の面に、もう一方の面に、ミ
ラー反転し製造された半導体チップ5を相対向して搭載
する構造である。ミラー反転された半導体チップ5は、
半導体チップ4のバンプ電極位置と対向して同一箇所に
バンプ電極が位置するようにしたもので、これにより、
実装密度と配線密度を倍増し、バンプ電極とフィルムキ
ャリアテープの配線導体間の、接続時の荷重を均一にす
ることができる。
(57) [Summary] A mounting density of a film carrier type semiconductor component is doubled. SOLUTION: The package structure of the integrated circuit of the present invention comprises:
Using a film carrier tape having double-sided wiring 2 and 3, a semiconductor chip 4 having bump electrodes is mirror-reversed on one side and a semiconductor chip 5 manufactured by mirror inversion on the other side from both sides of the film carrier tape. It is a structure to be mounted. The mirror-inverted semiconductor chip 5
The bump electrode is located at the same position as the bump electrode position of the semiconductor chip 4.
The mounting density and the wiring density can be doubled, and the load at the time of connection between the bump electrode and the wiring conductor of the film carrier tape can be made uniform.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フィルムキャリア
ー型半導体部品に関し、特に、半導体チップ搭載の集積
回路のパッケージ構造に関する。
The present invention relates to a film carrier type semiconductor component, and more particularly, to a package structure of an integrated circuit on which a semiconductor chip is mounted.

【0002】[0002]

【従来の技術】従来、フィルムキャリアテープの両面に
半導体素子を実装した公開公報が多く見られる。実開昭
6197857号公報に記載されている半導体装置は、
フィルムキャリアテープの両面に形成された回路配線基
板に2個の半導体チップがその回路形成面が、回路配線
基板側に向くように、フィルムキャリアテープの両面に
実装されていることを特徴とする半導体装置である。特
開昭62−205636号公報に記載されている半導体
装置の製造方法と、特開昭63−136642号公報に
記載されている二層式半導体集積回路は、フィルムキャ
リアテープの片面に形成された配線導体であるリードフ
レームあるいはフィンガーリードの両面に半導体チップ
をバンプなどにより接続する例が公示されている。ま
た、特開昭64−77135号公報に記載されている半
導体装置と、特開平4−279052号公報に記載され
ている半導体集積回路装置においても、フィルムキャリ
アテープの片面に形成された配線導体であるリード端子
あるいはインナーリードの両面に半導体チップをバンプ
などにより接続する例が公示されている。これら公示例
は、全て半導体チップの実装密度を上げるためになされ
たものであり、配線の実装密度を上げることを目的にし
ているものではない。
2. Description of the Related Art Conventionally, there are many publications in which semiconductor elements are mounted on both sides of a film carrier tape. The semiconductor device described in Japanese Utility Model Laid-Open Publication No.
A semiconductor characterized in that two semiconductor chips are mounted on both sides of a film carrier tape on a circuit wiring board formed on both sides of a film carrier tape such that the circuit forming surface faces the circuit wiring board side. Device. The method of manufacturing a semiconductor device described in JP-A-62-205636 and the two-layer type semiconductor integrated circuit described in JP-A-63-136642 are formed on one surface of a film carrier tape. There is disclosed an example in which a semiconductor chip is connected to both surfaces of a lead frame or a finger lead as a wiring conductor by a bump or the like. Further, in the semiconductor device described in JP-A-64-77135 and the semiconductor integrated circuit device described in JP-A-4-279052, the wiring conductor formed on one side of the film carrier tape is also used. An example in which a semiconductor chip is connected to both sides of a certain lead terminal or inner lead by a bump or the like is disclosed. These disclosed examples are all made to increase the packaging density of semiconductor chips, and are not intended to increase the packaging density of wiring.

【0003】[0003]

【発明が解決しようとする課題】すなわち、図3に示す
ように、上記公示例のいずれも、フィルムキャリアの両
面に半導体チップを搭載して実装密度を向上させている
が、同一平面に設けられた配線導体の両面から半導体チ
ップのバンプを接続するため、実装半導体チップを増や
すことはできても、配線密度の向上は期待できない。
That is, as shown in FIG. 3, in each of the above publications, a semiconductor chip is mounted on both sides of a film carrier to increase the mounting density, but they are provided on the same plane. Since the bumps of the semiconductor chip are connected from both sides of the wiring conductor, the number of mounted semiconductor chips can be increased, but improvement in the wiring density cannot be expected.

【0004】また、実開昭6197857号公報に記載
されている半導体装置は、フィルムキャリアテープの両
面に形成された回路配線基板に2個の半導体チップを実
装するので配線密度の向上が期待できるが、考案の目的
及び効果が高密度の実装と半導体チップ表面の保護であ
り、考案を示す第1図および第2図からは配線密度の向
上を想像することは不可能である。
In the semiconductor device described in Japanese Utility Model Application Laid-Open No. 6197857, an improvement in wiring density can be expected because two semiconductor chips are mounted on a circuit wiring board formed on both sides of a film carrier tape. The purpose and effect of the invention are high-density mounting and protection of the surface of the semiconductor chip, and it is impossible to imagine an improvement in the wiring density from FIGS. 1 and 2 showing the invention.

【0005】また、特開昭63−136642号公報と
特開平4−279052号公報に記載されている半導体
集積回路装置は、表裏に搭載される半導体チップの表面
電極が、相対向して同一箇所にないため、フイルムキャ
リア配線電極と半導体チップ表面バンプとの間に、接続
のための安定した荷重をかけることができないため、接
続が不完全となる危険性がある。
In the semiconductor integrated circuit devices described in JP-A-63-136642 and JP-A-4-279052, the surface electrodes of the semiconductor chips mounted on the front and back are opposed to each other at the same position. Therefore, since a stable load for connection cannot be applied between the film carrier wiring electrode and the semiconductor chip surface bump, there is a risk that the connection may be incomplete.

【0006】この問題を解決するため、相対向する部位
に電気的に絶縁されたダミーの表面バンプを設けること
も可能であるが、半導体チップそのもののサイズを、ダ
ミーの表面電極の分だけ大きくする必要があり、本来の
趣旨である実装密度の向上に逆行するものである。
In order to solve this problem, it is possible to provide electrically insulated dummy surface bumps at opposing portions. However, the size of the semiconductor chip itself is increased by the size of the dummy surface electrodes. It is necessary and goes against the original purpose of improving the mounting density.

【0007】以上により、フイルムキャリアの配線密度
と搭載される半導体チップの双方の条件が満たされなけ
れば実装密度の向上は達成できない。
As described above, if both the wiring density of the film carrier and the semiconductor chip to be mounted are not satisfied, the mounting density cannot be improved.

【0008】本発明の目的は、フィイルムキャリア型半
導体部品に関し、その配線密度と半導体チップの搭載密
度を同時に約2倍とすることで、実装密度の向上を達成
しようとするものである。
An object of the present invention is to improve the mounting density of a film carrier type semiconductor component by simultaneously doubling the wiring density and the mounting density of a semiconductor chip about twice.

【0009】[0009]

【課題を解決するための手段】本発明の集積回路のパッ
ケージ構造は、表面電極にバンプを形成した半導体チッ
プを、両面に金属箔配線を有するフィルムキャリアテー
プに搭載してなる集積回路のパッケージ構造において、
両面の金属箔導体の少なくとも半導体チップ表面バンプ
と接続される電極部分が、表裏対向して同一位置に形成
され、その表裏対向電極にそれぞれ半導体チップを搭載
することを特徴とする。
According to the present invention, there is provided an integrated circuit package structure in which a semiconductor chip having bumps formed on a surface electrode is mounted on a film carrier tape having metal foil wiring on both sides. At
At least electrode portions of the metal foil conductors on both surfaces that are connected to the front surface bumps of the semiconductor chip are formed at the same position facing each other, and the semiconductor chip is mounted on each of the front and back opposite electrodes.

【0010】また、フィルムキャリアテープの両面に搭
載される半導体チップの表面電極バンプ位置は、対向し
て同一位置となるようにしたことを特徴とする。
[0010] Further, the present invention is characterized in that the surface electrode bump positions of the semiconductor chips mounted on both sides of the film carrier tape are at the same position facing each other.

【0011】さらに、表面電極バンプ位置は、一方の半
導体チップを、他方の半導体チップのミラー反転して製
造することで、対向して同一位置となるようにしたこと
を特徴とする。
Further, the position of the surface electrode bumps is characterized in that one semiconductor chip is mirror-inverted and manufactured on the other semiconductor chip so as to face the same position.

【0012】また、表面電極にバンプを形成した半導体
チップは、表面電極にボンディングパッドを形成した後
にバンプを形成した半導体チップであつても良い。
Further, the semiconductor chip having bumps formed on the surface electrodes may be a semiconductor chip having bumps formed after forming bonding pads on the surface electrodes.

【0013】さらに、両面の金属箔導体の少なくとも半
導体チップ表面バンプと接続される電極部分は、表裏対
向して同一位置に形成されるために、貫通孔をフィルム
キャリアテープに設けても良い。
Further, since at least the electrode portions of the metal foil conductors on both surfaces connected to the surface bumps of the semiconductor chip are formed at the same position facing each other, through holes may be provided in the film carrier tape.

【0014】さらにまた、表裏対向電極にそれぞれ半導
体チップを搭載する際に、収縮特性を有する異方性樹脂
によりボンディングしても良い。
Furthermore, when the semiconductor chips are mounted on the front and back facing electrodes, bonding may be performed using an anisotropic resin having shrinkage characteristics.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明の集積回路の
パッケージ構造を示す断面図である。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a package structure of an integrated circuit according to the present invention.

【0016】本集積回路のパッケージ構造は、フイルム
キャリアテープ1と、フイルムキャリアテープ1の表面
に形成された配線導体群2と、フイルムキャリアテープ
1の裏面に形成された配線導体群3と、配線導体群2に
バンプ電極6を介して半導体チップ4と、同じく配線導
体群3に他のバンプ電極6を介して半導体チップ5と、
パッケージ構造としてこれら要素を一体とする樹脂7か
ら構成されている。
The package structure of the present integrated circuit includes a film carrier tape 1, a wiring conductor group 2 formed on the front surface of the film carrier tape 1, a wiring conductor group 3 formed on the back surface of the film carrier tape 1, and a wiring The semiconductor chip 4 is connected to the conductor group 2 via the bump electrodes 6, and the semiconductor chip 5 is connected to the wiring conductor group 3 via the other bump electrodes 6.
The package structure is made of a resin 7 in which these elements are integrated.

【0017】フイルムキャリアテープ1に搭載される半
導体チップ4は、その表面にバンプ電極6を有する。半
導体チップ5は半導体チップ4をミラー反転して製造さ
れたもので、同じくバンプ電極6を有する。
The semiconductor chip 4 mounted on the film carrier tape 1 has bump electrodes 6 on its surface. The semiconductor chip 5 is manufactured by mirror-inverting the semiconductor chip 4, and also has bump electrodes 6.

【0018】なお、この半導体チップ5は、半導体チッ
プ4のバンプ電極に対向した位置に、半導体サイズに無
駄なく対向できるものであれば、必ずしもミラー反転し
て製造されたものでなくてもよい。
Note that the semiconductor chip 5 is not necessarily manufactured by mirror inversion as long as the semiconductor chip 5 can be opposed to the position facing the bump electrode of the semiconductor chip 4 without waste in the semiconductor size.

【0019】これらの半導体チップ4、5のバンプ電極
6は、フィイルムキャリアテープ1の配線電極2と3
に、半導体チップ4、5の裏面や周囲から加えられた熱
と、半導体チップ4、5の裏面からの荷重により熱圧着
法で接続し搭載される。
The bump electrodes 6 of the semiconductor chips 4 and 5 are connected to the wiring electrodes 2 and 3 of the film carrier tape 1.
Then, the semiconductor chips 4 and 5 are connected and mounted by a thermocompression bonding method using heat applied from the back surface or the periphery of the semiconductor chips 4 and 5 and a load from the back surface of the semiconductor chips 4 and 5.

【0020】樹脂7は、半導体チップ4、5の表面保護
と、両面の半導体チップ4、5とフィルムキャリア1を
機械的に保持するための樹脂であり、貫通穴8はフイル
ムキャリアテープの貫通穴として両面の半導体チップ
4、5の固定と配線導体群2、3の分離に有益である。
したがって、貫通穴8は、配線導体群2、3がそれぞれ
分離していれば無くても良い。
The resin 7 is a resin for protecting the surfaces of the semiconductor chips 4 and 5 and for mechanically holding the semiconductor chips 4 and 5 on both sides and the film carrier 1. The through hole 8 is a through hole of the film carrier tape. This is useful for fixing the semiconductor chips 4 and 5 on both sides and separating the wiring conductor groups 2 and 3.
Therefore, the through hole 8 may not be provided as long as the wiring conductor groups 2 and 3 are separated from each other.

【0021】また、図2に示すように、半導体チップ4
は、表面電極にボンディングパッドを形成した後にその
表面にバンプ電極6を有していても良い。
Further, as shown in FIG.
May have bump electrodes 6 on the surface after forming the bonding pads on the surface electrodes.

【0022】さらに、半導体チップ4、5の表面保護
と、両面の半導体チップ4、5とフィルムキャリア1を
収縮特性を有する異方性樹脂により機械的に保持する。
Further, the surface protection of the semiconductor chips 4, 5 and the semiconductor chips 4, 5 on both sides and the film carrier 1 are mechanically held by an anisotropic resin having shrinkage characteristics.

【0023】[0023]

【発明の効果】フイルムキャリアテープの両面に配線導
体を設けることで、配線密度を従来の約2倍に向上さ
せ、そのフイルムキャリアテープの両面配線の一方の面
に半導体チップ4と、もう一方の面に半導体チップ4と
同一機能でミラー反転して製造された半導体チップ5を
搭載することで、半導体チップの搭載密度も2倍とする
ことができる。すなわち、フイルムキャリアテープの両
面に、配線導体を設けることで、電気的に独立した配線
を従来の約2倍得ることができる。
By providing the wiring conductors on both sides of the film carrier tape, the wiring density is improved about twice that of the prior art, and the semiconductor chip 4 and the other are provided on one side of the double-sided wiring of the film carrier tape. By mounting the semiconductor chip 5 manufactured by mirror inversion with the same function as the semiconductor chip 4 on the surface, the mounting density of the semiconductor chip can be doubled. That is, by providing the wiring conductors on both sides of the film carrier tape, electrically independent wiring can be obtained about twice as much as the conventional wiring.

【0024】また、この配線導体は、スルーホール等で
必要に応じてフイルムキャリア両面の配線導体を接続す
ることができる。
The wiring conductors can be connected to the wiring conductors on both sides of the film carrier as necessary by through holes or the like.

【0025】次に、半導体チップに関しては、フイルム
キャリアテープの一方の面に半導体チップ4を、もう一
方の面ににミラー反転して製造された半導体チップ5を
対向して搭載することで、搭載密度を2倍にできる。
Next, as for the semiconductor chip, the semiconductor chip 4 is mounted on one side of the film carrier tape, and the semiconductor chip 5 manufactured by mirror inversion is mounted on the other side of the film carrier tape. The density can be doubled.

【0026】また、ミラー反転して製造された半導体チ
ップを用いることで、フイルムキャリアテープの両面か
ら、半導体チップの表面電極を対向して位置させること
ができるため、安定した均一の接続荷重をかけることが
可能となり、十分な接続信頼性を得ることができる。
In addition, by using a semiconductor chip manufactured by mirror inversion, the surface electrodes of the semiconductor chip can be positioned to face each other from both sides of the film carrier tape, so that a stable and uniform connection load is applied. It is possible to obtain sufficient connection reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例における集積回路のパッケ
ージ構造を示す断面図である。
FIG. 1 is a sectional view showing a package structure of an integrated circuit according to a first embodiment of the present invention.

【図2】第2の実施例における集積回路のパッケージ構
造を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a package structure of an integrated circuit according to a second embodiment.

【図3】従来の集積回路のパッケージ構造を示す断面図
である。
FIG. 3 is a cross-sectional view illustrating a package structure of a conventional integrated circuit.

【符号の説明】[Explanation of symbols]

1 フィルムキャリアテープ 2、3 導体配線群 4、5 半導体チップ 6 バンプ電極 7 エポキシ等の樹脂 8 貫通穴 9 ボンディングパッド 11 フィンガー電極 REFERENCE SIGNS LIST 1 film carrier tape 2, 3 conductor wiring group 4, 5 semiconductor chip 6 bump electrode 7 resin such as epoxy 8 through hole 9 bonding pad 11 finger electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 表面電極にバンプを形成した半導体チッ
プを、両面に金属箔配線を有するフィルムキャリアテー
プに搭載してなる集積回路のパッケージ構造において、 前記両面の金属箔導体の少なくとも半導体チップ表面バ
ンプと接続される電極部分が、表裏対向して同一位置に
形成され、その表裏対向電極にそれぞれ半導体チップを
搭載することを特徴とする集積回路のパッケージ構造。
1. A package structure of an integrated circuit in which a semiconductor chip having bumps formed on a surface electrode is mounted on a film carrier tape having metal foil wiring on both sides, wherein at least the semiconductor chip surface bumps of the metal foil conductors on both sides are provided. An integrated circuit package structure, wherein electrode portions connected to the front and back are formed at the same position facing each other, and a semiconductor chip is mounted on each of the front and back opposite electrodes.
【請求項2】 前記フィルムキャリアテープの両面に搭
載される半導体チップの表面電極バンプ位置が、 対向して同一位置となるようにしたことを特徴とする請
求項1に記載の集積回路パッケージ構造。
2. The integrated circuit package structure according to claim 1, wherein the positions of the surface electrode bumps of the semiconductor chips mounted on both sides of the film carrier tape are at the same position facing each other.
【請求項3】 前記表面電極バンプ位置が、 一方の半導体チップを、他方の半導体チップのミラー反
転して製造することで、対向して同一位置となるように
したことを特徴とする請求項2に記載の集積回路パッケ
ージ構造。
3. The semiconductor device according to claim 2, wherein one of the semiconductor chips is mirror-inverted and the other semiconductor chip is manufactured so that the surface electrode bumps face each other at the same position. 3. The integrated circuit package structure according to claim 1.
【請求項4】 前記表面電極にバンプを形成した半導体
チップが、 表面電極にボンディングパッドを形成した後にバンプを
形成した半導体チップである請求項1に記載の集積回路
パッケージ構造。
4. The integrated circuit package structure according to claim 1, wherein the semiconductor chip having bumps formed on the surface electrode is a semiconductor chip having bumps formed after forming bonding pads on the surface electrode.
【請求項5】 前記両面の金属箔導体の少なくとも半導
体チップ表面バンプと接続される電極部分が、表裏対向
して同一位置に形成されるために、貫通孔を前記フィル
ムキャリアテープに設けることを特徴とする請求項1に
記載の集積回路パッケージ構造。
5. A through hole is provided in the film carrier tape so that at least electrode portions of the metal foil conductors on both surfaces that are connected to surface bumps of the semiconductor chip are formed at the same position facing each other. The integrated circuit package structure according to claim 1, wherein:
【請求項6】 前記表裏対向電極にそれぞれ半導体チッ
プを搭載する際に、収縮特性を有する異方性樹脂により
ボンディングすることを特徴とする請求項1に記載の集
積回路パッケージ構造。
6. The integrated circuit package structure according to claim 1, wherein a semiconductor chip is mounted on each of the front and back facing electrodes by bonding with an anisotropic resin having shrinkage characteristics.
JP2000039680A 2000-02-17 2000-02-17 Package structure of integrated circuit Pending JP2001230368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000039680A JP2001230368A (en) 2000-02-17 2000-02-17 Package structure of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000039680A JP2001230368A (en) 2000-02-17 2000-02-17 Package structure of integrated circuit

Publications (1)

Publication Number Publication Date
JP2001230368A true JP2001230368A (en) 2001-08-24

Family

ID=18563207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039680A Pending JP2001230368A (en) 2000-02-17 2000-02-17 Package structure of integrated circuit

Country Status (1)

Country Link
JP (1) JP2001230368A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049687B2 (en) * 2001-05-16 2006-05-23 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JPWO2006070863A1 (en) * 2004-12-28 2008-06-12 松下電器産業株式会社 Semiconductor chip mounting structure and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049687B2 (en) * 2001-05-16 2006-05-23 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JPWO2006070863A1 (en) * 2004-12-28 2008-06-12 松下電器産業株式会社 Semiconductor chip mounting structure and manufacturing method thereof
JP4664312B2 (en) * 2004-12-28 2011-04-06 パナソニック株式会社 Semiconductor chip mounting structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3011233B2 (en) Semiconductor package and its semiconductor mounting structure
JP3798220B2 (en) Semiconductor device and liquid crystal module using the same
JP3499202B2 (en) Method for manufacturing semiconductor device
KR970067801A (en) Semiconductor device and manufacturing method thereof
KR20020062820A (en) Semiconductor device having stacked multi chip module structure
JP2002110898A (en) Semiconductor device
KR960002762A (en) Low Noise Multilayer Chip Package
JP2885414B2 (en) Semiconductor device, mounting method thereof, and electronic device
JPH06244360A (en) Semiconductor device
JPH11260851A (en) Semiconductor device and method of manufacturing the semiconductor device
JP2002134685A (en) Integrated circuit device
JPH04273451A (en) Semiconductor device
US5550401A (en) Lead on chip semiconductor device having bus bars and crossing leads
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH03255657A (en) Hybrid integrated circuit device
JP2001230368A (en) Package structure of integrated circuit
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP3286196B2 (en) Structure of sealed semiconductor device having a plurality of IC chips
KR19980025890A (en) Multi-chip package with lead frame
JPH0529484A (en) IC chip mounting structure
JP2505359Y2 (en) Semiconductor mounting board
JP2822990B2 (en) CSP type semiconductor device
JP3016049B2 (en) Semiconductor device
JP2551243B2 (en) Semiconductor device
JPH10214934A (en) Semiconductor device and manufacturing method thereof