JP2001211058A - Electronic switch - Google Patents
Electronic switchInfo
- Publication number
- JP2001211058A JP2001211058A JP2000015423A JP2000015423A JP2001211058A JP 2001211058 A JP2001211058 A JP 2001211058A JP 2000015423 A JP2000015423 A JP 2000015423A JP 2000015423 A JP2000015423 A JP 2000015423A JP 2001211058 A JP2001211058 A JP 2001211058A
- Authority
- JP
- Japan
- Prior art keywords
- electronic switch
- gate
- potential
- source
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 容量性負荷が接続された電子スイッチにおい
て、大きな突入電流による、スイッチ素子の破壊を防止
できる電子スイッチを提供すること。
【解決手段】 電子スイッチのスイッチ素子として用い
られるFET又はバイポーラトランジスタにおいて、F
ETではソース・ゲート間にコンデンサと抵抗を並列に
接続し、バイポーラトランジスタではエミッタ・ベース
間にコンデンサと抵抗を並列に接続する。
(57) Abstract: To provide an electronic switch to which a capacitive element is connected and which can prevent a switch element from being damaged by a large inrush current. SOLUTION: In a FET or a bipolar transistor used as a switch element of an electronic switch, F
In ET, a capacitor and a resistor are connected in parallel between the source and gate, and in a bipolar transistor, a capacitor and a resistor are connected in parallel between the emitter and the base.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ビデオカメラやV
TR等の小型電子機器に用いられる電子スイッチに関す
る。The present invention relates to a video camera and a V
The present invention relates to an electronic switch used for a small electronic device such as a TR.
【0002】[0002]
【従来の技術】図4は従来の電子スイッチの例を示す回
路図である。図において、10Vから20Vの直流電圧
を発生する直流電源1の正極1Aに、電子スイッチのス
イッチ素子であるPチャネル電界効果トランジスタ2
(以下、FET2と略記する)のソースSが接続されて
いる。FET2のドレインDは出力端子3に接続され、
ゲートGは制御回路4に接続されている。ゲートGとソ
ースSの間に抵抗5が接続されている。FET2のゲー
トGは制御回路4を経て直流電源1の負極1Bに接続さ
れている。FET2は、ソースSの電位(以下、ソース
電位)とゲートGの電位(以下、ゲート電位)が同じと
きオフとなる。ソース電位がゲート電位より数ボルト以
上高くなると、FET2はオンとなる。すなわち、FE
T2のゲート電位をソース電位より数ボルト以上低くす
ることにより、ソースSとドレインD間を導通状態にす
ることができる。ゲート電位は制御回路4により制御さ
れる。FET2がオンになると、出力端子3に直流電源
1の電圧が出力される。一般に、Pチャネル電界効果ト
ランジスタを使用する電子スイッチの立ち上がり時間は
数十ナノ秒から数百ナノ秒であり、オンになるときの立
ち上がり時間が短い。そのため負荷によっては大きな突
入電流が流れることがある。図3は従来の技術と本発明
の説明に共通に用いる、突入電流の時間的変化を示すグ
ラフである。図3の横軸は時間を示し、縦軸は突入電流
を示す。図3において、前記FET2を流れる突入電流
の例を曲線aで示す。曲線aによれば、時間T1の間に
ピーク電流A1の突入電流が流れる。2. Description of the Related Art FIG. 4 is a circuit diagram showing an example of a conventional electronic switch. In the figure, a positive electrode 1A of a DC power supply 1 for generating a DC voltage of 10V to 20V is provided with a P-channel field effect transistor 2 serving as a switch element of an electronic switch.
(Hereinafter abbreviated as FET2) source S is connected. The drain D of FET2 is connected to the output terminal 3,
The gate G is connected to the control circuit 4. The resistor 5 is connected between the gate G and the source S. The gate G of the FET 2 is connected to the negative electrode 1B of the DC power supply 1 via the control circuit 4. The FET 2 is turned off when the potential of the source S (hereinafter, source potential) and the potential of the gate G (hereinafter, gate potential) are the same. When the source potential becomes higher than the gate potential by several volts or more, FET2 turns on. That is, FE
By setting the gate potential of T2 lower than the source potential by several volts or more, the conduction between the source S and the drain D can be made conductive. The gate potential is controlled by the control circuit 4. When the FET 2 is turned on, the voltage of the DC power supply 1 is output to the output terminal 3. Generally, the rise time of an electronic switch using a P-channel field-effect transistor is several tens nanoseconds to several hundred nanoseconds, and the rise time when it is turned on is short. Therefore, a large inrush current may flow depending on the load. FIG. 3 is a graph showing a temporal change of an inrush current, which is commonly used in the description of the related art and the present invention. The horizontal axis in FIG. 3 indicates time, and the vertical axis indicates inrush current. In FIG. 3, an example of an inrush current flowing through the FET 2 is shown by a curve a. According to the curve a, the rush current of the peak current A1 flows during the time T1.
【0003】他の従来例として、図5に示すバイポーラ
トランジスタ10を用いた電子スイッチが知られてい
る。図5の構成は、図4のFET2をバイポーラトラン
ジスタ10に置き換えたものである。バイポーラトラン
ジスタ10は、エミッタ電位とベース電位が同じときオ
フとなる。ベース電位がエミッタ電位より数ボルト以上
低くなると、ベース電流が流れ、電流増幅率に応じたコ
レクタ電流が流れオンとなる。十分なベース電流が流れ
るように制御回路4で制御することにより、エミッタE
とコレクタC間を導通状態にすることができる。バイポ
ーラトランジスタの立ち上がり時間は数百ナノ秒以上
で、FETよりやや長い。バイポーラトランジスタを用
いた電子スイッチの突入電流の例を図3の点線の曲線b
で示す。この例では時間T2の間にピーク電流A2の突
入電流が流れる。As another conventional example, an electronic switch using a bipolar transistor 10 shown in FIG. 5 is known. The configuration in FIG. 5 is obtained by replacing the FET 2 in FIG. 4 with a bipolar transistor 10. The bipolar transistor 10 is turned off when the emitter potential and the base potential are the same. When the base potential becomes lower than the emitter potential by several volts or more, the base current flows, and the collector current according to the current amplification factor flows and turns on. By controlling the control circuit 4 so that a sufficient base current flows, the emitter E
And the collector C can be made conductive. The rise time of a bipolar transistor is several hundred nanoseconds or more, which is slightly longer than that of an FET. An example of an inrush current of an electronic switch using a bipolar transistor is shown by a dotted curve b in FIG.
Indicated by In this example, the rush current of the peak current A2 flows during the time T2.
【0004】[0004]
【発明が解決しようとする課題】電子スイッチの負荷側
には通常低インピーダンスで大容量の電解コンデンサ7
が接続されている。電子スイッチがオンになると、電解
コンデンサ7を充電するために短時間に大きな突入電流
が流れる。直流電源1の電流容量が大きい場合には、突
入電流が50A以上となり、場合によっては100Aを
超えることもある。この大きな突入電流によりFET2
やバイポーラトランジスタ10等のスイッチ素子が破壊
される場合がある。破壊を防ぐために、大型のスイッチ
素子を用いると電子スイッチの寸法が大きくなり、小型
の電子機器への組込みが困難になる。本発明は、電子ス
イッチの負荷側に大容量のコンデンサが接続されている
場合に、大きな突入電流が流れないようにした電子スイ
ッチを提供することを目的とする。On the load side of an electronic switch, a low-impedance, large-capacity electrolytic capacitor 7 is usually provided.
Is connected. When the electronic switch is turned on, a large inrush current flows in a short time to charge the electrolytic capacitor 7. When the current capacity of the DC power supply 1 is large, the rush current becomes 50 A or more, and sometimes exceeds 100 A in some cases. This large inrush current causes FET2
In some cases, switch elements such as the transistor and the bipolar transistor 10 may be destroyed. If a large switch element is used to prevent destruction, the size of the electronic switch becomes large, and it is difficult to incorporate the electronic switch into a small electronic device. An object of the present invention is to provide an electronic switch in which a large inrush current does not flow when a large-capacity capacitor is connected to the load side of the electronic switch.
【0005】[0005]
【課題を解決するための手段】本発明の電子スイッチ
は、スイッチ素子としての電界効果トランジスタ、前記
電界効果トランジスタのソースとゲートとの間に並列に
接続されたコンデンサ及び抵抗、及び前記電界効果トラ
ンジスタのゲートとソースとの間に接続され、ゲートと
ソース間の電位を制御する制御回路を備える。本発明の
電子スイッチはソースとゲート間に並列にコンデンサと
抵抗を接続しているので、電子スイッチをオンにするた
めに、ゲート電位がソース電位より低くなるように制御
回路が制御したとき、コンデンサと抵抗の時定数で定ま
る時間だけゲートの電位が低下する時間が長くなる。そ
のため突入電流の流れる時間も長くなり、突入電流の値
は平均化されてピーク値は低くなる。An electronic switch according to the present invention comprises a field effect transistor as a switch element, a capacitor and a resistor connected in parallel between a source and a gate of the field effect transistor, and the field effect transistor. And a control circuit that is connected between the gate and the source and controls a potential between the gate and the source. Since the electronic switch of the present invention has a capacitor and a resistor connected in parallel between the source and the gate, when the control circuit controls the gate potential to be lower than the source potential to turn on the electronic switch, the capacitor And the time during which the potential of the gate is reduced becomes longer by the time determined by the time constant of the resistance. Therefore, the time during which the inrush current flows becomes longer, the values of the inrush current are averaged, and the peak value becomes lower.
【0006】本発明の他の観点の電子スイッチは、スイ
ッチ素子としてのバイポーラトランジスタ、前記パイポ
ーラトランジスタのエミッタとベースとの間に並列に接
続されたコンデンサ及び抵抗、及び前記バイポーラトラ
ンジスタのベースとエミッタ間に接続され、ベースとエ
ミッタ間の電位を制御する制御回路を備える。本発明の
他の観点の電子スイッチはエミッタとベース間に並列に
コンデンサと抵抗を接続しているので、電子スイッチを
オンにするために、ベース電位がエミッタ電位より低く
なるように制御回路が制御したとき、コンデンサと抵抗
の時定数で定まる時間だけベース電位が低下する時間が
長くなる。そのため突入電流の流れる時間も長くなり、
突入電流の値は平均化されてピーク値は低くなる。An electronic switch according to another aspect of the present invention is a bipolar transistor as a switch element, a capacitor and a resistor connected in parallel between an emitter and a base of the bipolar transistor, and a base and an emitter of the bipolar transistor. A control circuit connected between the base and the emitter to control a potential between the base and the emitter. In the electronic switch according to another aspect of the present invention, since a capacitor and a resistor are connected in parallel between the emitter and the base, the control circuit controls the base potential to be lower than the emitter potential in order to turn on the electronic switch. Then, the time during which the base potential decreases by the time determined by the time constant of the capacitor and the resistor becomes longer. As a result, the inrush current flows for a longer time,
The values of the inrush current are averaged, and the peak value becomes lower.
【0007】[0007]
【発明の実施の形態】以下、本発明の好適な実施例につ
いて図1から図3を参照して説明する。図1は本発明の
実施例の電子スイッチの回路図である。図において、出
力電圧が10Vから20Vの直流電源1の正極1AにP
チャネル電界効果トランジスタ2(以下、FET2と略
記する)のソースSが接続されている。FET2のドレ
インDにつながる出力端子3と直流電源1の負極1Bと
の間に、負荷としての電解コンデンサ7が接続されてい
る。FET2のゲートGと直流電源1の負極1B間に制
御回路4が接続されている。制御回路4の負極1Bに接
続された端子は、実質的に直流電源1を経由してソース
Sに接続される。制御回路4は、ゲートGの電位を直流
電源1の正極1Aの電位又は負極1Bの電位にするため
の回路である。制御回路4は、例えば、ゲートGを直流
電源1の負極1Bに接離するスイッチである。ソースS
とゲートGの間には抵抗5とコンデンサ6が並列に接続
されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a circuit diagram of an electronic switch according to an embodiment of the present invention. In the figure, P is applied to the positive electrode 1A of the DC power supply 1 having an output voltage of 10V to 20V.
The source S of the channel field effect transistor 2 (hereinafter abbreviated as FET2) is connected. An electrolytic capacitor 7 as a load is connected between the output terminal 3 connected to the drain D of the FET 2 and the negative electrode 1B of the DC power supply 1. A control circuit 4 is connected between the gate G of the FET 2 and the negative electrode 1B of the DC power supply 1. The terminal of the control circuit 4 connected to the negative electrode 1B is substantially connected to the source S via the DC power supply 1. The control circuit 4 is a circuit for setting the potential of the gate G to the potential of the positive electrode 1A or the potential of the negative electrode 1B of the DC power supply 1. The control circuit 4 is, for example, a switch that connects / disconnects the gate G to / from the negative electrode 1B of the DC power supply 1. Source S
A resistor 5 and a capacitor 6 are connected in parallel between the gate G.
【0008】次に動作を説明する。制御回路4がオフ
で、ゲートGが負極1Bに接続されていないとき、ゲー
トGは抵抗5を経て正極1Aに接続されているので、ソ
ースSとゲートGは同電位であり、FET2は非導通状
態(オフ)にある。制御回路4がオンになると、ゲート
Gは負極1Bに接続されるので、ゲートGの電位(ゲー
ト電位)はソースSの電位(ソース電位)より低くな
る。制御回路4がオンになった瞬間、ゲート電位は、抵
抗5とコンデンサ6の時定数で定まる時間を経て負極1
Bの電位になる。一般にFET2は、ゲート電位がソー
ス電位より数ボルト以上低くなるとオンになる。従って
制御回路4がオンになった瞬間から、ゲート電位がソー
ス電位より数ボルト低くなるまで時間が所望の時間、例
えば1秒になるように、前記の時定数を設定しておけ
ば、突入電流が流れる時間を所望の長さの時間にするこ
とができる。負荷のコンデンサ7を充電する電荷は静電
容量と電源電圧に依存する一定値なので、突入電流の流
れる時間を長くすることにより、電流のピーク値は低く
なる。図3の曲線cは、本実施例の電子スイッチの測定
例の突入電流を示す。突入電流が流れる時間はT3であ
り、時間T1やT2に比べて大幅に長くなった。また突
入電流のピーク値はA3となり、ピーク値A1やA2に
比べて大幅に低くなった。Next, the operation will be described. When the control circuit 4 is off and the gate G is not connected to the negative electrode 1B, since the gate G is connected to the positive electrode 1A via the resistor 5, the source S and the gate G are at the same potential, and the FET 2 is non-conductive. State (off). When the control circuit 4 is turned on, the gate G is connected to the negative electrode 1B, so that the potential of the gate G (gate potential) becomes lower than the potential of the source S (source potential). At the moment when the control circuit 4 is turned on, the gate potential becomes negative 1 after a time determined by the time constant of the resistor 5 and the capacitor 6.
B potential. Generally, the FET 2 is turned on when the gate potential becomes lower than the source potential by several volts or more. Therefore, if the above-mentioned time constant is set so that the time until the gate potential becomes several volts lower than the source potential from the moment when the control circuit 4 is turned on becomes a desired time, for example, 1 second, the rush current Can flow for a desired length of time. Since the charge for charging the load capacitor 7 is a constant value depending on the capacitance and the power supply voltage, the peak value of the current is reduced by increasing the time during which the rush current flows. A curve c in FIG. 3 shows an inrush current of a measurement example of the electronic switch according to the present embodiment. The time during which the rush current flows is T3, which is much longer than the times T1 and T2. The peak value of the inrush current was A3, which was significantly lower than the peak values A1 and A2.
【0009】図2は本発明の実施例の他の例を示す回路
図である。図2の構成では、図1におけるFET2をバ
イポーラトランジスタ10に置き換え、エミッタEを直
流電源1の正極に接続し、コレクタCを出力端子3に接
続している。ベースBを制御回路4に接続している。そ
の他の構成は図1のものと同じであり、その動作も実質
的に図1のものと同じである。FIG. 2 is a circuit diagram showing another example of the embodiment of the present invention. 2, the FET 2 in FIG. 1 is replaced with a bipolar transistor 10, the emitter E is connected to the positive electrode of the DC power supply 1, and the collector C is connected to the output terminal 3. The base B is connected to the control circuit 4. Other configurations are the same as those of FIG. 1, and the operation is substantially the same as that of FIG.
【0010】[0010]
【発明の効果】以上の実施例で詳細に説明したように、
本発明によれば、電子スイッチのスイッチ素子のゲート
電圧又はベース電圧を、コンデンサと抵抗の時定数に基
づく時間で変化させることにより、電子スイッチのオン
時の突入電流を抑制することができる。As described in detail in the above embodiment,
According to the present invention, the rush current when the electronic switch is turned on can be suppressed by changing the gate voltage or the base voltage of the switch element of the electronic switch in a time based on the time constant of the capacitor and the resistor.
【図1】本発明の実施例による電子スイッチの回路図。FIG. 1 is a circuit diagram of an electronic switch according to an embodiment of the present invention.
【図2】本発明の実施例における他の例の電子スイッチ
の回路図。FIG. 2 is a circuit diagram of another example of an electronic switch according to the embodiment of the present invention.
【図3】従来例の電子スイッチと本発明の電子スイッチ
を流れるそれぞれの電流の時間的変化を示すグラフ。FIG. 3 is a graph showing temporal changes of respective currents flowing through a conventional electronic switch and an electronic switch of the present invention.
【図4】従来の電子スイッチの回路図。FIG. 4 is a circuit diagram of a conventional electronic switch.
【図5】従来の電子スイッチの他の例の回路図。FIG. 5 is a circuit diagram of another example of a conventional electronic switch.
1 直流電源 1A 正極 1B 負極 2 FET 3 出力端子 4 制御回路 5 抵抗 6 コンデンサ 10 バイポーラトランジスタ DESCRIPTION OF SYMBOLS 1 DC power supply 1A Positive electrode 1B Negative electrode 2 FET 3 Output terminal 4 Control circuit 5 Resistance 6 Capacitor 10 Bipolar transistor
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5G013 AA02 AA17 BA01 CA10 5G065 BA04 BA07 BA08 EA01 GA02 HA07 HA17 LA02 NA01 NA04 5J055 AX25 AX32 AX55 BX16 CX12 DX05 DX12 DX55 EY01 EY10 EZ01 GX01 GX04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5G013 AA02 AA17 BA01 CA10 5G065 BA04 BA07 BA08 EA01 GA02 HA07 HA17 LA02 NA01 NA04 5J055 AX25 AX32 AX55 BX16 CX12 DX05 DX12 DX55 EY01 EY10 EZ01 GX01 GX04
Claims (4)
のスイッチ素子としての電界効果トランジスタ、 前記電界効果トランジスタのソースとゲートとの間に並
列にして接続されたコンデンサ及び抵抗、及び前記電界
効果トランジスタのゲートとソースとの間に接続され、
ゲートとソース間の電位を制御する制御回路を備える電
子スイッチ。1. A field effect transistor as a switch element for controlling power supply from a DC power supply to a load, a capacitor and a resistor connected in parallel between a source and a gate of the field effect transistor, and the electric field Connected between the gate and the source of the effect transistor,
An electronic switch including a control circuit that controls a potential between a gate and a source.
他端は直流電源のソースに接続されていない方の端子に
接続されている請求項1記載の電子スイッチ。2. An end of the control circuit is connected to a gate,
2. The electronic switch according to claim 1, wherein the other end is connected to a terminal that is not connected to a source of the DC power supply.
のスイッチ素子としてのバイポーラトランジスタ、 前記パイポーラトランジスタのエミッタとベースとの間
に並列にして接続されたコンデンサ及び抵抗、及び前記
バイポーラトランジスタのベースとエミッタ間に接続さ
れ、ベースとエミッタ間の電位を制御する制御回路を備
える電子スイッチ。3. A bipolar transistor as a switch element for controlling power supply from a DC power supply to a load, a capacitor and a resistor connected in parallel between an emitter and a base of the bipolar transistor, and the bipolar transistor. An electronic switch comprising a control circuit connected between the base and the emitter of the semiconductor device and controlling a potential between the base and the emitter.
他端は直流電源のエミッタに接続されていない方の端子
に接続されている請求項3記載の電子スイッチ。4. An end of the control circuit is connected to a base,
4. The electronic switch according to claim 3, wherein the other end is connected to a terminal that is not connected to an emitter of the DC power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015423A JP2001211058A (en) | 2000-01-25 | 2000-01-25 | Electronic switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015423A JP2001211058A (en) | 2000-01-25 | 2000-01-25 | Electronic switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001211058A true JP2001211058A (en) | 2001-08-03 |
Family
ID=18542730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000015423A Pending JP2001211058A (en) | 2000-01-25 | 2000-01-25 | Electronic switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001211058A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7826190B2 (en) * | 2008-03-19 | 2010-11-02 | Universal Scientific Industrial Co., Ltd. | Over-voltage protection device |
| JP2021125804A (en) * | 2020-02-05 | 2021-08-30 | 株式会社デンソー | MOSFET drive circuit |
| CN115377937A (en) * | 2022-10-24 | 2022-11-22 | 浙江富特科技股份有限公司 | Electronic fuse structure, power supply device comprising same and working method of power supply device |
-
2000
- 2000-01-25 JP JP2000015423A patent/JP2001211058A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7826190B2 (en) * | 2008-03-19 | 2010-11-02 | Universal Scientific Industrial Co., Ltd. | Over-voltage protection device |
| JP2021125804A (en) * | 2020-02-05 | 2021-08-30 | 株式会社デンソー | MOSFET drive circuit |
| CN115377937A (en) * | 2022-10-24 | 2022-11-22 | 浙江富特科技股份有限公司 | Electronic fuse structure, power supply device comprising same and working method of power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000324807A (en) | Switching regulator | |
| JP3628576B2 (en) | Micro current detector | |
| CN203747400U (en) | USB circuit | |
| CN103026414B (en) | Variable Impedance Circuit Controlled by Ferroelectric Capacitors | |
| US6836102B2 (en) | Booster type switching regulator | |
| JP3957670B2 (en) | Traveling wave tube power supply circuit, traveling wave tube device, and traveling wave tube power supply device | |
| JP2001211058A (en) | Electronic switch | |
| US5952870A (en) | Circuit with hysteresis and method using same | |
| JPH0956058A (en) | Circuit device with inrush current prevention function | |
| JP3036423B2 (en) | Semiconductor device | |
| JP7177714B2 (en) | power supply | |
| JPS60263581A (en) | Drive circuit of deflecting power transistor | |
| JPH1079654A (en) | High power MOS transistor | |
| JP3680147B2 (en) | Power supply | |
| CN115912927A (en) | Switching power supply and control method thereof | |
| EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
| CN111800116A (en) | Transistor control circuit | |
| EP0533354A1 (en) | Driver circuit | |
| JPH0438164B2 (en) | ||
| JP4991336B2 (en) | Adjustment circuit | |
| CN111917095B (en) | Semiconductor protection device | |
| JP7236335B2 (en) | switching device | |
| JPH0847158A (en) | Short circuit | |
| JP2006311171A (en) | Electronic switch | |
| JP3048507B2 (en) | GTO gate circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041228 |