JP2001209070A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2001209070A JP2001209070A JP2000018805A JP2000018805A JP2001209070A JP 2001209070 A JP2001209070 A JP 2001209070A JP 2000018805 A JP2000018805 A JP 2000018805A JP 2000018805 A JP2000018805 A JP 2000018805A JP 2001209070 A JP2001209070 A JP 2001209070A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- tft
- liquid crystal
- gate
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】TFTのゲート・ソース電極間容量を大きくす
ることなく、そのチャンネル幅を実質的に大きくして、
前記TFTに大きな電流を流せるようにし、駆動デュー
ティを高くして高画素密度化をはかるとともに、ゲート
配線の配線幅を広くする必要を無くして開口率を十分高
くし、さらに、前記ゲート・ソース電極間容量の影響に
よる画素領域の書込み状態の変動を少なくして良好な表
示を行なうことができるアクティブマトリックス液晶表
示素子を提供する。
【解決手段】TFT13を、そのソース電極17とドレ
イン電極17のうち、少なくとも前記ソース電極17
が、前記TFT13のチャンネル領域側の端縁に、その
端縁から電極内方向に凹入する切欠部17aが設けられ
た形状に形成された構成とした。
(57) [Problem] To substantially increase a channel width of a TFT without increasing a capacitance between a gate and a source electrode of the TFT.
A large current can be supplied to the TFT, a driving duty is increased, and a high pixel density is achieved. In addition, an opening ratio is sufficiently increased by eliminating the need to increase a wiring width of a gate wiring. Provided is an active matrix liquid crystal display element capable of performing favorable display by reducing a change in a writing state of a pixel region due to an influence of an inter-capacitance. SOLUTION: A TFT 13 is provided with at least the source electrode 17 out of a source electrode 17 and a drain electrode 17 thereof.
However, the TFT 13 has a configuration in which a notch 17a is formed at the edge of the TFT 13 on the channel region side so as to be recessed from the edge toward the inside of the electrode.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、スイッチング素
子に薄膜トランジスタ(以下、TFTと記す)を用いた
アクティブマトリックス方式の液晶表示素子に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors (hereinafter, referred to as TFTs) as switching elements.
【0002】[0002]
【従来の技術】アクティブマトリックス方式の液晶表示
素子としては、能動素子にTFTを用いたものが広く利
用されている。2. Description of the Related Art As an active matrix type liquid crystal display device, a device using a TFT as an active device is widely used.
【0003】このアクティブマトリックス液晶表示素子
は、対向配置された一対の基板のうち、一方の基板(以
下、TFT基板という)の内面に、マトリックス状に配
列する複数の画素電極と、複数のTFTと、複数のゲー
ト配線およびデータ配線とが設けられ、他方の基板(以
下、対向基板という)の内面に、前記複数の画素電極に
対向する対向電極が設けられ、前記一対の基板間に液晶
が封入された構成となっている。This active matrix liquid crystal display element has a plurality of pixel electrodes and a plurality of TFTs arranged in a matrix on an inner surface of one of a pair of substrates arranged opposite to each other (hereinafter referred to as a TFT substrate). , A plurality of gate wirings and data wirings are provided, a counter electrode facing the plurality of pixel electrodes is provided on an inner surface of the other substrate (hereinafter, referred to as a counter substrate), and liquid crystal is sealed between the pair of substrates. It is the configuration that was done.
【0004】図5は従来のアクティブマトリックス液晶
表示素子のTFT基板の一部分の平面図であり、このT
FT基板1の内面に、行方向および列方向にマトリック
ス状に配列する複数の透明な画素電極2と、これらの画
素電極2にそれぞれ対応させて配置され、対応する画素
電極2にソース電極7が接続された複数のTFT3と、
各行のTFT3のゲート電極4にそれぞれゲート信号を
供給する複数のゲート配線9と、各列のTFT3のドレ
イン電極8にそれぞれデータ信号を供給する複数のデー
タ配線10とが設けられている。FIG. 5 is a plan view of a part of a TFT substrate of a conventional active matrix liquid crystal display device.
A plurality of transparent pixel electrodes 2 arranged in a matrix in the row direction and the column direction on the inner surface of the FT substrate 1, and are arranged corresponding to these pixel electrodes 2, and a source electrode 7 is provided on the corresponding pixel electrode 2. A plurality of connected TFTs 3,
A plurality of gate lines 9 for supplying gate signals to the gate electrodes 4 of the TFTs 3 in each row and a plurality of data lines 10 for supplying data signals to the drain electrodes 8 of the TFTs 3 in each column are provided.
【0005】前記TFT3は、基板1上に形成されたゲ
ート電極4と、このゲート電極4を覆うゲート絶縁膜5
と、前記ゲート絶縁膜5の上に前記ゲート電極4と対向
させて設けられたi型半導体膜6と、このi型半導体膜
6の両側部の上に設けられたソース電極7およびドレイ
ン電極8とからなっており、前記ソース電極7とドレイ
ン電極8はそれぞれ、前記i型半導体膜6の上に形成さ
れたソース領域およびドレイン領域を形成するためのn
型半導体膜と、このn型半導体膜の上に形成された導電
性金属膜とからなっている。The TFT 3 includes a gate electrode 4 formed on the substrate 1 and a gate insulating film 5 covering the gate electrode 4.
An i-type semiconductor film 6 provided on the gate insulating film 5 so as to face the gate electrode 4; and a source electrode 7 and a drain electrode 8 provided on both sides of the i-type semiconductor film 6. The source electrode 7 and the drain electrode 8 are respectively formed of n and n for forming a source region and a drain region formed on the i-type semiconductor film 6.
And a conductive metal film formed on the n-type semiconductor film.
【0006】このTFT3のi型半導体膜6および前記
ソース電極7とドレイン電極8の下層膜であるn型半導
体膜には、アモルファスシリコンまたはポリシリコンが
用いられており、このアモルファスシリコンまたはポリ
シリコンは、単結晶シリコンに比べて電子の移動度が低
いが、ガラス等からなる基板1上に比較的簡単に形成で
きるため、液晶表示素子のスイッチング用TFTに適し
ている。Amorphous silicon or polysilicon is used for the i-type semiconductor film 6 of the TFT 3 and the n-type semiconductor film which is a lower layer film of the source electrode 7 and the drain electrode 8. Although the mobility of electrons is lower than that of single crystal silicon, it can be formed relatively easily on the substrate 1 made of glass or the like, and thus is suitable for a switching TFT of a liquid crystal display element.
【0007】また、前記ゲート配線9は、基板1上に前
記TFT3のゲート電極4と一体に形成されており、前
記データ配線10は前記ゲート絶縁膜5の上に形成され
て前記TFT3のドレイン電極8につながっている。The gate wiring 9 is formed integrally with the gate electrode 4 of the TFT 3 on the substrate 1, and the data wiring 10 is formed on the gate insulating film 5 to form a drain electrode of the TFT 3. Connected to 8.
【0008】そして、前記画素電極2は、前記ゲート絶
縁膜5の上に形成されており、この画素電極2の側縁部
に、その画素電極2に対応するTFT3のソース電極8
が接続されている。The pixel electrode 2 is formed on the gate insulating film 5, and a source electrode 8 of the TFT 3 corresponding to the pixel electrode 2 is provided on a side edge of the pixel electrode 2.
Is connected.
【0009】このアクティブマトリックス液晶表示素子
は、前記複数のゲート配線9に、TFT3をオンさせる
電位になる期間を順次ずらした波形のゲート信号を供給
し、前記複数のデータ配線10に、前記複数のゲート配
線9の選択期間ごとに画像データに応じて電位が変化す
る波形のデータ信号を供給することにより表示駆動され
るものであり、各ゲート配線9の選択期間ごとに、その
ゲート配線9が対応する行の画素電極2に前記データ配
線10からTFT3を介してデータ信号が印加され、そ
のデータ信号の電位に応じた書込み電荷が、前記画素電
極3と図示しない対向基板に設けられた対向電極とその
間の液晶層とからなる画素容量にチャージされて、前記
複数の画素電極2と対向電極とが対向する複数の画素領
域への書込みが行なわれる。In this active matrix liquid crystal display element, a gate signal having a waveform in which a period during which the potential for turning on the TFT 3 is turned on is sequentially supplied to the plurality of gate lines 9, and the plurality of data lines 10 are supplied to the plurality of data lines 10. The display is driven by supplying a data signal having a waveform whose potential changes in accordance with image data in each selection period of the gate wiring 9. The gate wiring 9 corresponds to each selection period of the gate wiring 9. A data signal is applied from the data wiring 10 to the pixel electrode 2 of the row to be connected via the TFT 3, and a write charge corresponding to the potential of the data signal is applied to the pixel electrode 3 and a counter electrode provided on a counter substrate (not shown). The pixel capacitor composed of the liquid crystal layer therebetween is charged, and writing is performed in a plurality of pixel regions where the plurality of pixel electrodes 2 and the counter electrode face each other. Divide.
【0010】[0010]
【発明が解決しようとする課題】ところで、アクティブ
マトリックス液晶表示素子は、ますます高画素密度化さ
れる傾向にあり、そのために、より高いデューティで時
分割駆動することが要求されている。By the way, active matrix liquid crystal display elements tend to have higher and higher pixel densities, and therefore, it is required to perform time-division driving with a higher duty.
【0011】一方、前記アクティブマトリックス液晶表
示素子は、そのスイッチング用TFT3のi型半導体膜
6およびソース電極7とドレイン電極8の下層膜である
n型半導体膜が、単結晶シリコンに比べて電子の移動度
が低いアモルファスシリコンまたはポリシリコンからな
っているため、限られた選択期間(TFT3のオン期
間)内に前記データ配線10から供給されるデータ信号
の電位に応じた書込み電荷を画素容量に十分にチャージ
するには、前記TFT3のチャンネル長(ソース電極7
とドレイン電極8の互いに向き合う端縁間の距離)Lを
できるだけ小さくし、チャンネル幅(ソース電極7およ
びドレイン電極8の幅)Wをできるだけ大きくして、T
FT3に大きな電流を流せるようにする必要がある。On the other hand, in the active matrix liquid crystal display element, the i-type semiconductor film 6 of the switching TFT 3 and the n-type semiconductor film which is the lower layer of the source electrode 7 and the drain electrode 8 have a smaller number of electrons than single crystal silicon. Since it is made of amorphous silicon or polysilicon having low mobility, a sufficient amount of write charge corresponding to the potential of the data signal supplied from the data line 10 within the limited selection period (the ON period of the TFT 3) is sufficient for the pixel capacitance. In order to charge the TFT, the channel length of the TFT 3 (the source electrode 7
The distance L between the opposing edges of the drain electrode 8 and the drain electrode 8) is made as small as possible, the channel width (the width of the source electrode 7 and the drain electrode 8) W is made as large as possible, and T
It is necessary to allow a large current to flow through FT3.
【0012】しかし、選択期間に画素容量にチャージさ
れた書込み電荷を、次の選択期間まで保持するために
は、前記TFT3のソース電極7とドレイン電極8と
を、その間に漏れ電流が生じないように十分離間させる
必要があり、したがって、チャンネル長Lを小さくする
のには限界がある。However, in order to maintain the write charge charged to the pixel capacitor during the selection period until the next selection period, the source electrode 7 and the drain electrode 8 of the TFT 3 are connected so that no leakage current occurs between them. Therefore, there is a limit to reducing the channel length L.
【0013】また、前記TFT3のソース電極7とドレ
イン電極8の幅を大きくし、そのチャンネル幅Wを大き
くしてTFT3に大きな電流を流せるようにした場合、
チャンネル幅Wが大きいTFT3は、ゲート電極4とソ
ース電極7との間の浮遊容量(以下、ゲート・ソース電
極間容量という)と、ゲート電極4とドレイン電極8と
の間の浮遊容量(以下、ゲート・ドレイン電極間容量と
いう)が大きいため、このゲート・ソース電極間容量お
よびゲート・ドレイン電極間容量の影響、特にゲート・
ソース電極間容量の影響により、ゲート配線9からゲー
ト電極4に供給されるゲート信号の波形に鈍りが生じ、
TFT3を動作性良くオン/オフさせることができなく
なって、前記画素領域への書込み特性が悪くなる。When the width of the source electrode 7 and the drain electrode 8 of the TFT 3 is increased and the channel width W thereof is increased to allow a large current to flow through the TFT 3,
The TFT 3 having a large channel width W has a stray capacitance between the gate electrode 4 and the source electrode 7 (hereinafter, referred to as a gate-source electrode capacitance) and a stray capacitance between the gate electrode 4 and the drain electrode 8 (hereinafter, referred to as a capacitance). (Referred to as the gate-drain electrode capacitance), the effect of the gate-source electrode capacitance and the gate-drain electrode capacitance,
Due to the influence of the capacitance between the source electrodes, the waveform of the gate signal supplied from the gate wiring 9 to the gate electrode 4 becomes blunt,
The TFT 3 cannot be turned on / off with good operability, and writing characteristics to the pixel region deteriorate.
【0014】このゲート信号の波形の鈍りは、前記ゲー
ト配線9の電気抵抗を低くすることによりある程度補償
することができるが、ゲート配線9を低抵抗にするに
は、その配線幅を広くしなければならないため、液晶表
示素子の開口率が低くなってしまう。The dullness of the waveform of the gate signal can be compensated to some extent by lowering the electric resistance of the gate wiring 9, but in order to reduce the resistance of the gate wiring 9, the wiring width must be widened. Therefore, the aperture ratio of the liquid crystal display element decreases.
【0015】しかも、前記TFT3のゲート・ソース電
極間容量は、画素電極3と図示しない対向基板に設けら
れた対向電極とその間の液晶層とからなる画素容量にチ
ャージされる書込み電荷にも影響を及ぼすため、前記ゲ
ート・ソース電極間容量が大きいと、前記画素領域の書
込み状態が変動してしまう。In addition, the capacitance between the gate and source electrodes of the TFT 3 also affects the write charge charged to the pixel capacitance composed of the pixel electrode 3 and a counter electrode provided on a counter substrate (not shown) and a liquid crystal layer therebetween. Therefore, if the capacitance between the gate and source electrodes is large, the writing state of the pixel region changes.
【0016】このような理由から、従来は、TFT3の
チャンネル幅Wを大きくして大きな電流を流せるように
することは難しいとされており、したがって、アクティ
ブマトリックス液晶表示素子の駆動デューティを高くし
て高画素密度化をはかることが困難であった。For these reasons, it is conventionally difficult to increase the channel width W of the TFT 3 to allow a large current to flow. Therefore, it is necessary to increase the drive duty of the active matrix liquid crystal display element. It was difficult to increase the pixel density.
【0017】この発明は、TFTのゲート・ソース電極
間容量を大きくすることなく、そのチャンネル幅を実質
的に大きくして、前記TFTに大きな電流を流せるよう
にし、駆動デューティを高くして高画素密度化をはかる
とともに、ゲート配線の配線幅を広くする必要を無くし
て開口率を十分高くし、さらに、前記ゲート・ソース電
極間容量の影響による画素領域の書込み状態の変動を少
なくして良好な表示を行なうことができる、アクティブ
マトリックス方式の液晶表示素子を提供することを目的
としたものである。According to the present invention, a large current can be supplied to the TFT without increasing the capacitance between the gate and source electrodes of the TFT, a large current can be supplied to the TFT, and the driving duty is increased to increase the pixel count. In addition to increasing the density, it is not necessary to increase the wiring width of the gate wiring, so that the aperture ratio is sufficiently increased. It is an object of the present invention to provide an active matrix type liquid crystal display element capable of performing display.
【0018】[0018]
【課題を解決するための手段】この発明は、対向配置さ
れた一対の基板のうち、一方の基板の内面に、行方向お
よび列方向にマトリックス状に配列する複数の画素電極
と、これらの画素電極にそれぞれ対応させて配置され、
対応する前記画素電極にソース電極が接続された複数の
TFTと、各行のTFTのゲート電極にそれぞれゲート
信号を供給する複数のゲート配線と、各列のTFTのド
レイン電極にそれぞれデータ信号を供給する複数のデー
タ配線とが設けられ、他方の基板の内面に、前記複数の
画素電極に対向する対向電極が設けられ、前記一対の基
板間に液晶が封入されたアクティブマトリックス方式の
液晶表示素子において、前記TFTのソース電極とドレ
イン電極のうち、少なくとも前記ソース電極が、前記T
FTのチャンネル領域側の端縁に、その端縁から電極内
方向に凹入する切欠部が設けられた形状に形成されてい
ることを特徴とするものである。According to the present invention, a plurality of pixel electrodes arranged in a matrix in a row direction and a column direction on an inner surface of one of a pair of substrates arranged opposite to each other are provided. It is arranged corresponding to each electrode,
A plurality of TFTs each having a source electrode connected to the corresponding pixel electrode, a plurality of gate lines for supplying gate signals to the gate electrodes of the TFTs in each row, and a data signal to each drain electrode of the TFTs in each column. A plurality of data wirings are provided, and on the inner surface of the other substrate, a counter electrode facing the plurality of pixel electrodes is provided, and in an active matrix liquid crystal display element in which liquid crystal is sealed between the pair of substrates, Of the source electrode and the drain electrode of the TFT, at least the source electrode is
An edge of the FT on the channel region side is formed in a shape having a cutout recessed from the edge toward the inside of the electrode.
【0019】この発明の液晶表示素子は、前記TFT
を、そのソース電極とドレイン電極のうち、少なくとも
前記ソース電極が、前記TFTのチャンネル領域側の端
縁に、その端縁から電極内方向に凹入する切欠部が設け
られた形状に形成された構成としているため、前記TF
Tをオンさせたときの前記ソース電極とドレイン電極と
の間の電流経路が、前記ソース電極の前記切欠部が無い
部分の端縁と前記ドレイン電極との間だけでなく、前記
ソース電極の前記切欠部の側縁と前記ドレイン電極との
間にも形成される。The liquid crystal display device according to the present invention is characterized in that
Out of the source electrode and the drain electrode, at least the source electrode was formed in a shape provided with a cutout recessed in the electrode inward direction from the edge on the channel region side edge of the TFT. TF
The current path between the source electrode and the drain electrode when T is turned on is not only between the edge of the portion of the source electrode without the notch and the drain electrode, but also the current path of the source electrode. It is also formed between the side edge of the notch and the drain electrode.
【0020】そのため、このTFTは、実質的に、前記
ソース電極の前記切欠部が無い部分の端縁と前記ドレイ
ン電極の端縁とが互いに向き合っている見掛け上のチャ
ンネル幅よりも大きいチャンネル幅をもっている。Therefore, the TFT has a channel width substantially larger than an apparent channel width in which the edge of the portion of the source electrode without the notch and the edge of the drain electrode face each other. I have.
【0021】そして、このTFTは、そのソース電極
が、前記チャンネル領域側の端縁に前記切欠部が設けら
れた形状に形成されているため、実質的なチャンネル幅
が、ソース電極およびドレイン電極のチャンネル領域側
端縁がそれぞれ前記切欠部の無い直線縁である一般的な
TFTのチャンネル幅と同じでも、前記一般的なTFT
に比べてソース電極とゲート電極との対向面積が小さ
く、ゲート・ソース電極間容量が小さい。In this TFT, since the source electrode is formed in a shape in which the notch is provided at the edge on the channel region side, a substantial channel width is reduced between the source electrode and the drain electrode. Even if the edge on the channel region side is the same as the channel width of a general TFT having a straight edge without the notch, the general TFT
In this case, the facing area between the source electrode and the gate electrode is small, and the capacitance between the gate and source electrodes is small.
【0022】したがって、この液晶表示素子によれば、
TFTのゲート・ソース電極間容量を大きくすることな
く、そのチャンネル幅を実質的に大きくして、このTF
Tに大きな電流を流せるようにし、駆動デューティを高
くして高画素密度化をはかることができる。Therefore, according to this liquid crystal display device,
Without increasing the capacitance between the gate and source electrodes of the TFT, the channel width of the
A large current can be supplied to T, and the driving duty can be increased to increase the pixel density.
【0023】しかも、前記TFTは、そのゲート・ドレ
イン電極間容量が小さいため、このゲート・ソース電極
間容量の影響により、前記ゲート配線から前記ゲート電
極に供給されるゲート信号の波形に鈍りが生じることが
少なく、したがって、ゲート信号の波形の鈍りを補償す
るためにゲート配線の配線幅を広くしてその電気抵抗を
低くする必要はないため、開口率を十分高くすることが
できる。Moreover, since the TFT has a small capacitance between the gate and drain electrodes, the waveform of the gate signal supplied from the gate wiring to the gate electrode is blunt due to the influence of the capacitance between the gate and source electrodes. Therefore, it is not necessary to widen the width of the gate wiring and lower its electrical resistance in order to compensate for the dulling of the waveform of the gate signal, so that the aperture ratio can be sufficiently increased.
【0024】さらに、この液晶表示素子は、前記TFT
のゲート・ソース電極間容量が小さいため、このゲート
・ソース電極間容量が、前記画素電極と対向電極とその
間の液晶層とからなる画素容量にチャージされる書込み
電荷に影響を及ぼことが少なく、したがって、前記ゲー
ト・ソース電極間容量の影響による画素領域の書込み状
態の変動を少なくし、良好な表示を行なうことができ
る。Further, the liquid crystal display element is provided with the TFT
Since the gate-source electrode capacitance is small, the gate-source electrode capacitance hardly affects the writing charge charged to the pixel capacitance composed of the pixel electrode, the counter electrode, and the liquid crystal layer therebetween, Therefore, it is possible to reduce fluctuations in the writing state of the pixel region due to the influence of the capacitance between the gate and source electrodes, and to perform a favorable display.
【0025】[0025]
【発明の実施の形態】この発明の液晶表示素子は、上記
のように、TFTを、そのソース電極とドレイン電極の
うち、少なくとも前記ソース電極が、前記TFTのチャ
ンネル領域側の端縁に、その端縁から電極内方向に凹入
する切欠部が設けられた形状に形成された構成とするこ
とにより、前記TFTのゲート・ソース電極間容量を大
きくすることなく、そのチャンネル幅を実質的に大きく
して、このTFTに大きな電流を流せるようにし、駆動
デューティを高くして高画素密度化をはかるとともに、
ゲート配線の配線幅を広くする必要を無くして開口率を
十分高くし、さらに、前記ゲート・ソース電極間容量の
影響による画素領域の書込み状態の変動を少なくして良
好な表示を行なうことができるようにしたものである。BEST MODE FOR CARRYING OUT THE INVENTION As described above, the liquid crystal display device of the present invention comprises a TFT in which at least the source electrode of the source electrode and the drain electrode is disposed at the channel region side edge of the TFT. By adopting a configuration in which a notch recessed from the edge to the inside of the electrode is provided, the channel width of the TFT can be substantially increased without increasing the gate-source electrode capacitance of the TFT. As a result, a large current can be supplied to this TFT, and the drive duty is increased to increase the pixel density.
The aperture ratio can be sufficiently increased by eliminating the necessity of increasing the wiring width of the gate wiring, and furthermore, the variation in the writing state of the pixel region due to the influence of the capacitance between the gate and source electrodes can be reduced, and a good display can be performed. It is like that.
【0026】この発明の液晶表示素子において、前記T
FTのソース電極とドレイン電極とのうち、少なくとも
前記ソース電極は、前記チャンネル領域側の端縁に、そ
の端縁から電極内方向に凹入する複数の切欠部が所定の
間隔で設けられた形状に形成するのが好ましく、このよ
うにすることにより、前記TFTのゲート・ソース電極
間容量をより小さくするとともに、その実質的なチャン
ネル幅をさらに大きくすることができる。In the liquid crystal display device according to the present invention, the T
Among the source electrode and the drain electrode of the FT, at least the source electrode has a shape in which a plurality of cutouts recessed in the electrode inward direction from the edge at the channel region side are provided at predetermined intervals. In this way, the capacitance between the gate and source electrodes of the TFT can be further reduced, and the substantial channel width can be further increased.
【0027】また、前記TFTは、そのドレイン電極
も、前記チャンネル領域側の端縁に、その端縁から電極
内方向に凹入する少なくとも1つの切欠部が設けられた
形状に形成し、このドレイン電極の前記切欠部を、前記
ソース電極のチャンネル領域側の端縁に設けられた少な
くとも1つの切欠部に向き合わせた構成とするのがより
好ましく、このようにすることにより、前記TFTのゲ
ート・ドレイン電極間容量だけでなく、ゲート・ドレイ
ン電極間容量も小さくし、これらの電極間容量の影響に
よる前記ゲート信号の波形の鈍りをさら少なくすること
ができる。In the TFT, the drain electrode is also formed in such a shape that at least one notch recessed in the electrode inward from the edge is provided at the edge on the channel region side. It is more preferable that the cutout portion of the electrode is configured to face at least one cutout portion provided at the edge of the source electrode on the channel region side. Not only the capacitance between the drain electrodes but also the capacitance between the gate and drain electrodes can be reduced, and the dullness of the waveform of the gate signal due to the influence of the capacitance between the electrodes can be further reduced.
【0028】この発明は、TN(ツイステッドネマティ
ック)型、STN型(スーパーツイステッドネマティッ
ク)型、散乱効果型、強誘電性または反強誘電性液晶表
示素子などの種々のアクティブマトリックス液晶表示素
子に適用できる。The present invention can be applied to various active matrix liquid crystal display devices such as TN (twisted nematic) type, STN type (super twisted nematic) type, scattering effect type, ferroelectric or antiferroelectric liquid crystal display device. .
【0029】特に、一対の基板間に強誘電性液晶または
反強誘電性液晶が封入された強誘電性または反強誘電性
液晶表示素子は、その画素容量が大きいため、TFTに
より大きな電流を流せるようにする必要があるが、この
発明によれば、前記TFTのゲート・ソース電極間容量
を大きくすることなく、そのチャンネル幅を実質的に大
きくして、このTFTに大きな電流を流せるようにする
ことができるため、駆動デューティを高くして高画素密
度化をはかるとともに、ゲート配線の配線幅を広くする
必要を無くして開口率を十分高くし、さらに、前記ゲー
ト・ソース電極間容量の影響による画素領域の書込み状
態の変動を少なくして良好な表示を行なうことができ
る。In particular, a ferroelectric or antiferroelectric liquid crystal display device in which a ferroelectric liquid crystal or an antiferroelectric liquid crystal is sealed between a pair of substrates has a large pixel capacity, so that a large current can flow through the TFT. According to the present invention, the channel width of the TFT can be substantially increased without increasing the capacitance between the gate and source electrodes of the TFT, so that a large current can flow through the TFT. Therefore, it is possible to increase the pixel density by increasing the driving duty, eliminate the need to increase the wiring width of the gate wiring, sufficiently increase the aperture ratio, and furthermore, by the influence of the capacitance between the gate and source electrodes. Good display can be performed with less variation in the writing state of the pixel area.
【0030】[0030]
【実施例】図1および図2はこの発明の第1の実施例を
示しており、図1はアクティブマトリックス液晶表示素
子のTFT基板の一部分の平面図、図2は図1のTFT
部分の拡大図である。1 and 2 show a first embodiment of the present invention. FIG. 1 is a plan view of a part of a TFT substrate of an active matrix liquid crystal display element, and FIG. 2 is a TFT of FIG.
It is an enlarged view of a part.
【0031】このTFT基板11は、ガラス等からなる
透明基板であり、その内面、つまり図示しない対向基板
との対向面に、行方向および列方向にマトリックス状に
配列する複数の透明な画素電極12と、これらの画素電
極12にそれぞれ対応させて配置され、対応する画素電
極12にソース電極17が接続された複数のTFT13
と、各行のTFT13のゲート電極14にそれぞれゲー
ト信号を供給する複数のゲート配線19と、各列のTF
T13のドレイン電極18にそれぞれデータ信号を供給
する複数のデータ配線20とが設けられている。The TFT substrate 11 is a transparent substrate made of glass or the like, and a plurality of transparent pixel electrodes 12 arranged in a matrix in the row direction and the column direction on its inner surface, that is, a surface facing a not-shown counter substrate. And a plurality of TFTs 13 arranged corresponding to these pixel electrodes 12 and having a source electrode 17 connected to the corresponding pixel electrode 12.
A plurality of gate wirings 19 for supplying gate signals to the gate electrodes 14 of the TFTs 13 in each row;
A plurality of data wirings 20 for supplying data signals to the drain electrode 18 of T13 are provided.
【0032】前記TFT13は、基板11上に形成され
たゲート電極14と、このゲート電極14を覆うゲート
絶縁膜15と、前記ゲート絶縁膜15の上に前記ゲート
電極14と対向させて設けられたi型半導体膜16と、
このi型半導体膜16の両側部の上に設けられたソース
電極17およびドレイン電極18とからなっており、前
記ソース電極17とドレイン電極18はそれぞれ、前記
i型半導体膜16の上に形成されたソース領域およびド
レイン領域を形成するためのn型半導体膜と、このn型
半導体膜の上に形成された導電性金属膜とからなってい
る。The TFT 13 is provided on a gate electrode 14 formed on the substrate 11, a gate insulating film 15 covering the gate electrode 14, and provided on the gate insulating film 15 so as to face the gate electrode 14. an i-type semiconductor film 16,
The source electrode 17 and the drain electrode 18 are provided on both sides of the i-type semiconductor film 16. The source electrode 17 and the drain electrode 18 are formed on the i-type semiconductor film 16, respectively. And a conductive metal film formed on the n-type semiconductor film for forming the source and drain regions.
【0033】なお、このTFT13のi型半導体膜16
および前記ソース電極17とドレイン電極18の下層膜
であるn型半導体膜は、アモルファスシリコンからなっ
ている。The i-type semiconductor film 16 of the TFT 13
The n-type semiconductor film as the lower layer film of the source electrode 17 and the drain electrode 18 is made of amorphous silicon.
【0034】そして、この液晶表示素子では、前記TF
T13のソース電極17とドレイン電極18とのうち、
前記ソース電極17を、TFT13のチャンネル領域
(ソース電極17とドレイン電極18との間の領域)側
の端縁に、その端縁から電極17内方向に凹入する少な
くとも1つの切欠部17aが設けられた形状に形成して
いる。In this liquid crystal display device, the TF
Of the source electrode 17 and the drain electrode 18 of T13,
The source electrode 17 has at least one notch 17a which is recessed in the inward direction of the electrode 17 from the edge of the TFT 13 on the channel region (region between the source electrode 17 and the drain electrode 18) side of the TFT 13. It is formed in a given shape.
【0035】なお、この実施例では、前記ソース電極1
を、そのチャンネル領域側端縁に複数(図で3つ)の切
欠部17aを所定の間隔で設けられた櫛歯形状に形成し
ている。In this embodiment, the source electrode 1
Are formed in a comb-tooth shape having a plurality of (three in the figure) cutouts 17a provided at predetermined intervals at the channel region side edge.
【0036】この複数の切欠部17aは、いずれも、そ
の両側縁がそれぞれ前記チャンネル領域側端縁に対して
ほぼ直交し、内奥縁が前記チャンネル領域側端縁とほぼ
平行な矩形状に形成されており、その長さ(チャンネル
領域側端縁から内奥縁までの距離)は、前記i型半導体
膜16に対するソース電極17の重なり長さよりも若干
大きく設定され、また、幅(両側縁間の距離)は約2μ
m〜4μmに設定されている。Each of the plurality of cutouts 17a is formed in a rectangular shape whose both side edges are respectively substantially perpendicular to the channel region side edge and the inner back edge is substantially parallel to the channel region side edge. The length (the distance from the channel region side edge to the inner depth edge) is set to be slightly larger than the length of the source electrode 17 overlapping the i-type semiconductor film 16 and the width (the distance between both side edges) is set. Is about 2μ
m to 4 μm.
【0037】また、前記ゲート配線19は、基板11上
に前記TFT13のゲート電極14と一体に形成されて
いる。なお、前記ゲート絶縁膜15は、基板11のTF
T配列領域全体にわたって形成された一枚膜状の透明絶
縁膜であり、前記ゲート配線11は、その端子部を除い
て前記ゲート絶縁膜15により覆われている。The gate wiring 19 is formed on the substrate 11 integrally with the gate electrode 14 of the TFT 13. Note that the gate insulating film 15 is
This is a single-layer transparent insulating film formed over the entire T array region, and the gate wiring 11 is covered with the gate insulating film 15 except for its terminal portions.
【0038】一方、前記データ配線12は、前記ゲート
絶縁膜15の上に形成されており、前記TFT13のド
レイン電極18につながっている。なお、この実施例で
は、前記データ配線12を前記TFT13のドレイン電
極18と一体に形成しているが、前記TFT13を層間
絶縁膜で覆ってその上に前記データ配線12を形成し、
このデータ配線12を、前記層間絶縁膜に設けたコンタ
クト孔において前記TFT13のドレイン電極18に接
続してもよい。On the other hand, the data wiring 12 is formed on the gate insulating film 15 and is connected to the drain electrode 18 of the TFT 13. In this embodiment, the data wiring 12 is formed integrally with the drain electrode 18 of the TFT 13, but the TFT 13 is covered with an interlayer insulating film, and the data wiring 12 is formed thereon.
The data line 12 may be connected to the drain electrode 18 of the TFT 13 at a contact hole provided in the interlayer insulating film.
【0039】また、前記画素電極12は、前記ゲート絶
縁膜15の上に形成されており、この画素電極12の側
縁部に、その画素電極12に対応するTFT13のソー
ス電極18が接続されている。なお、図では省略してい
るが、このTFT基板11の内面には、前記複数の画素
電極12を覆って配向膜が設けられている。The pixel electrode 12 is formed on the gate insulating film 15. A source electrode 18 of a TFT 13 corresponding to the pixel electrode 12 is connected to a side edge of the pixel electrode 12. I have. Although not shown in the drawing, an alignment film is provided on the inner surface of the TFT substrate 11 so as to cover the plurality of pixel electrodes 12.
【0040】そして、液晶表示素子は、前記TFT基板
11と、内面(TFT基板11との対向面に前記複数の
画素電極12に対向する一枚膜状の透明な対向電極が設
けられるとともにその上に配向膜が形成された図示しな
い対向基板(透明基板)とを、図示しない枠状シール材
を介して接合し、これらの基板間の前記シール材で囲ま
れた領域に液晶(図示せず)を封入して構成されてい
る。The liquid crystal display element is provided with the TFT substrate 11 and an inner surface (a single film-shaped transparent counter electrode facing the plurality of pixel electrodes 12 on a surface facing the TFT substrate 11). An unillustrated counter substrate (transparent substrate) having an alignment film formed thereon is joined via a not-shown frame-shaped sealing material, and a liquid crystal (not shown) is provided between the substrates in a region surrounded by the sealing material. Is enclosed.
【0041】なお、この実施例の液晶表示素子は、一対
の基板(TFT基板11と対向基板)間に、強誘電性液
晶または反強誘電性液晶を、そのスメクティック層構造
の法線の方向を前記配向膜により所定の方向に沿うよう
に規制して封入した強誘電性または反強誘電性液晶表示
素子であり、図では省略しているが、前記一対の基板の
外面にはそれぞれ偏光板が、それぞれの透過軸を所定の
方向に向けて配置されている。In the liquid crystal display device of this embodiment, a ferroelectric liquid crystal or an antiferroelectric liquid crystal is placed between a pair of substrates (TFT substrate 11 and counter substrate) so that the direction of the normal line of the smectic layer structure is changed. It is a ferroelectric or antiferroelectric liquid crystal display element that is sealed by being regulated along a predetermined direction by the alignment film, and although not shown in the drawing, polarizing plates are respectively provided on the outer surfaces of the pair of substrates. , Each transmission axis is oriented in a predetermined direction.
【0042】この液晶表示素子は、前記TFT13を、
そのソース電極17とドレイン電極18のうち、前記ソ
ース電極17を、前記TFT13のチャンネル領域側の
端縁に、その端縁から電極17内方向に凹入する切欠部
17aが設けられた形状に形成された構成としているた
め、前記TFT13をオンさせたときの前記ソース電極
17とドレイン電極18との間の電流経路が、図2に破
線で示したように、前記ソース電極17の切欠部17a
が無い部分の端縁とドレイン電極18との間だけでな
く、前記ソース電極17の前記切欠部17aの側縁と前
記ドレイン電極18との間にも形成される。In this liquid crystal display device, the TFT 13 is
Of the source electrode 17 and the drain electrode 18, the source electrode 17 is formed in a shape in which a notch 17 a that is recessed in the inward direction of the electrode 17 from the edge at the channel region side edge of the TFT 13 is provided. 2, the current path between the source electrode 17 and the drain electrode 18 when the TFT 13 is turned on, as shown by a broken line in FIG.
The drain electrode 18 is formed not only between the edge of the portion without the mark and the drain electrode 18, but also between the side edge of the cutout portion 17 a of the source electrode 17 and the drain electrode 18.
【0043】すなわち、前記TFT13は、そのソース
電極17のチャンネル領域側端縁に複数の切欠部17a
が設けられた形状に形成されているが、前記TFT13
をオンさせたときにi型半導体膜16を介してソース電
極17とドレイン電極18との間を流れる電流は、前記
ソース電極17の切欠部17aが無い部分の端縁とドレ
イン電極18との間だけでなく、前記ソース電極17の
前記切欠部17aの側縁と前記ドレイン電極18との間
にも流れる。That is, the TFT 13 has a plurality of cutouts 17 a at the edge of the source electrode 17 on the channel region side.
Is formed in a shape provided with
Is turned on, the current flowing between the source electrode 17 and the drain electrode 18 via the i-type semiconductor film 16 is between the edge of the portion of the source electrode 17 where the notch 17 a is not formed and the drain electrode 18. In addition, the current flows between the side edge of the cutout portion 17 a of the source electrode 17 and the drain electrode 18.
【0044】なお、前記ソース電極17の切欠部17a
の側縁と前記ドレイン電極18との間に形成される電流
経路の幅、つまり前記ソース電極17の切欠部17aが
無い部分の端縁とドレイン電極18との間の領域より外
側への電流経路の広がり幅は、片側で約1μ〜2μmで
あり、この実施例では上述したように、前記切欠部17
aの幅を約2μm〜4μmにしているため、前記i型半
導体膜16の前記ソース電極17の切欠部17aに対応
する領域も、ほとんど無駄なくTFTオン時の電流経路
として有効に利用することができる。The notch 17a of the source electrode 17
Of the current path formed between the side edge of the drain electrode 18 and the drain electrode 18, that is, the current path outside the region between the edge of the portion of the source electrode 17 where the notch 17 a is not formed and the drain electrode 18. The spread width of one side is about 1 μm to 2 μm, and in this embodiment, as described above, the notch 17
Since the width of “a” is about 2 μm to 4 μm, the region of the i-type semiconductor film 16 corresponding to the cutout portion 17a of the source electrode 17 can be effectively used as a current path when the TFT is turned on with almost no waste. it can.
【0045】そのため、このTFT13は、実質的に、
ソース電極17の切欠部17aが無い部分の端縁とドレ
イン電極18の端縁とが互いに向き合っている見掛け上
のチャンネル幅よりも大きいチャンネル幅をもってい
る。Therefore, the TFT 13 substantially has
The edge of the portion of the source electrode 17 where the notch 17a is not provided has a larger channel width than the apparent channel width where the edge of the drain electrode 18 faces each other.
【0046】そして、このTFT13は、そのソース電
極17が、チャンネル領域側の端縁に前記切欠部17a
が設けられた形状に形成されているため、実質的なチャ
ンネル幅が、ソース電極17およびドレイン電極18の
チャンネル領域側端縁がそれぞれ前記切欠部の無い直線
縁である一般的なTFTのチャンネル幅と同じでも、前
記一般的なTFTに比べてソース電極17とゲート電極
18との対向面積が小さく、ゲート・ソース電極間容量
(ゲート電極14とソース電極17との間の浮遊容量)
が小さい。In the TFT 13, the source electrode 17 has the notch 17a at the edge on the channel region side.
Is formed in a shape provided with a notch, the substantial channel width is the channel width of a general TFT in which the edges of the source electrode 17 and the drain electrode 18 on the channel region side are straight edges without the notch, respectively. However, the facing area between the source electrode 17 and the gate electrode 18 is smaller than that of the general TFT, and the capacitance between the gate and the source electrode (floating capacitance between the gate electrode 14 and the source electrode 17).
Is small.
【0047】この実施例では、前記ソース電極17を、
前記チャンネル領域側の端縁に、その端縁から電極17
内方向に凹入する複数の切欠部17aが所定の間隔で設
けられた形状に形成しているため、前記TFTのゲート
・ソース電極間容量をより小さくするとともに、その実
質的なチャンネル幅をさらに大きくすることができる。In this embodiment, the source electrode 17 is
An electrode 17 is connected to the edge on the channel region side from the edge.
Since the plurality of notches 17a recessed inward are formed in a shape provided at a predetermined interval, the capacitance between the gate and source electrodes of the TFT is further reduced, and the substantial channel width is further reduced. Can be bigger.
【0048】したがって、この液晶表示素子によれば、
単結晶シリコンに比べて電子の移動度が低いアモルファ
スシリコンからなる半導体膜(i型半導体膜6および前
記ソース電極7とドレイン電極8の下層膜であるn型半
導体膜)を有するTFT13のゲート・ソース電極間容
量を大きくすることなく、そのチャンネル幅を実質的に
大きくして、このTFT13に大きな電流を流せるよう
にし、駆動デューティを高くして高画素密度化をはかる
ことができる。Therefore, according to this liquid crystal display device,
The gate / source of the TFT 13 having a semiconductor film made of amorphous silicon having lower electron mobility than single crystal silicon (i-type semiconductor film 6 and n-type semiconductor film which is a lower film of the source electrode 7 and the drain electrode 8). Without increasing the inter-electrode capacitance, the channel width can be substantially increased to allow a large current to flow through the TFT 13, and the driving duty can be increased to increase the pixel density.
【0049】しかも、前記TFT13は、そのゲート・
ドレイン電極間容量が小さいため、このゲート・ソース
電極間容量の影響により、ゲート配線19からゲート電
極14に供給されるゲート信号の波形に鈍りが生じるこ
とが少なく、したがって、ゲート信号の波形の鈍りを補
償するためにゲート配線19の配線幅を広くしてその電
気抵抗を低くする必要はないから、開口率を十分高くす
ることができる。Further, the TFT 13 has its gate
Since the capacitance between the drain electrodes is small, the waveform of the gate signal supplied from the gate wiring 19 to the gate electrode 14 is less likely to be blunt due to the influence of the capacitance between the gate and source electrodes. It is not necessary to widen the width of the gate wiring 19 and lower its electrical resistance in order to compensate for this, so that the aperture ratio can be made sufficiently high.
【0050】さらに、この液晶表示素子は、前記TFT
13のゲート・ソース電極間容量が小さいため、このゲ
ート・ソース電極間容量が、前記画素電極12と図示し
ない対向基板に設けられた対向電極とその間の液晶層と
からなる画素容量にチャージされる書込み電荷に影響を
及ぼすことが少なく、したがって、前記ゲート・ソース
電極間容量の影響による画素領域の書込み状態の変動を
少なくし、良好な表示を行なうことができる。Further, this liquid crystal display element is provided with the above-mentioned TFT.
13 has a small capacitance between the gate and source electrodes, so that the capacitance between the gate and source electrodes is charged to the pixel capacitance composed of the pixel electrode 12 and a counter electrode provided on a counter substrate (not shown) and a liquid crystal layer therebetween. The change in the writing state in the pixel area due to the influence of the capacitance between the gate and the source electrode is less affected by the writing charge, and a favorable display can be performed.
【0051】また、上記実施例の液晶表示素子は、一対
の基板間に強誘電性液晶または反強誘電性液晶が封入さ
れた強誘電性または反強誘電性液晶表示素子であり、そ
の画素容量が大きいため、TFT13により大きな電流
を流せるようにする必要があるが、上述したように、前
記TFT13のゲート・ソース電極間容量を大きくする
ことなく、そのチャンネル幅を実質的に大きくして、こ
のTFT13に大きな電流を流せるようにすることがで
きるため、駆動デューティを高くして高画素密度化をは
かるとともに、ゲート配線の配線幅を広くする必要を無
くして開口率を十分高くし、さらに、前記ゲート・ソー
ス電極間容量の影響による画素領域の書込み状態の変動
を少なくして良好な表示を行なうことができる。The liquid crystal display device of the above embodiment is a ferroelectric or antiferroelectric liquid crystal display device in which a ferroelectric liquid crystal or an antiferroelectric liquid crystal is sealed between a pair of substrates. Therefore, it is necessary to allow a larger current to flow through the TFT 13. However, as described above, the channel width is substantially increased without increasing the capacitance between the gate and source electrodes of the TFT 13. Since a large current can be passed through the TFT 13, the drive duty is increased to increase the pixel density, and it is not necessary to increase the width of the gate wiring, so that the aperture ratio is sufficiently increased. Good display can be performed with less variation in the writing state of the pixel region due to the influence of the gate-source electrode capacitance.
【0052】図3はこの発明の第2の実施例を示すTF
T基板のTFT部分の拡大図であり、この実施例は、T
FT13のソース電極17を、チャンネル領域側の端縁
に、その端縁から電極17内方向に凹入する複数の切欠
部17aが設けられた形状に形成するとともに、前記T
FT13のドレイン電極18を、前記チャンネル領域側
の端縁に、その端縁から電極18内方向に凹入する複数
(ソース電極17の切欠部17aと同数)の切欠部18
aが設けられた形状に形成し、このドレイン電極18の
前記複数の切欠部18aをそれぞれ、前記ソース電極1
7の複数の切欠部17aに向き合わせたものである。FIG. 3 shows a TF according to a second embodiment of the present invention.
FIG. 3 is an enlarged view of a TFT portion of a T substrate, and this embodiment shows a TFT portion.
The source electrode 17 of the FT 13 is formed in a shape provided with a plurality of cutouts 17a which are recessed in the electrode 17 inward from the edge at the channel region side edge.
The drain electrode 18 of the FT 13 has a plurality of cutouts 18 (the same number as the cutouts 17a of the source electrode 17) recessed into the electrode 18 from the end on the channel region side.
a, and the plurality of cutouts 18 a of the drain electrode 18 are respectively formed in the source electrode 1.
7 are opposed to the plurality of notches 17a.
【0053】また、図4はこの発明の第3の実施例を示
すTFT基板のTFT部分の拡大図であり、この実施例
は、TFT13のソース電極17を、チャンネル領域側
の端縁に、その端縁から電極17内方向に凹入する複数
の切欠部17aが設けられた形状に形成するとともに、
前記TFT13のドレイン電極18を、前記チャンネル
領域側の端縁に、その端縁から電極内方向に凹入する1
つの切欠部18aが設けられた形状に形成し、このドレ
イン電極18の前記切欠部18aを、ソース電極17の
チャンネル領域側の端縁に設けられた複数の切欠部17
aのうちの1つの切欠部(図では中央の)17aに向き
合わせたものである。FIG. 4 is an enlarged view of a TFT portion of a TFT substrate according to a third embodiment of the present invention. In this embodiment, a source electrode 17 of a TFT 13 is provided at an edge on a channel region side. A plurality of cutouts 17a recessed inward from the edge in the direction of the electrode 17 are formed.
The drain electrode 18 of the TFT 13 is recessed in the inward direction from the edge on the channel region side edge.
The notch 18a of the drain electrode 18 is formed with a plurality of notches 17a provided at the edge of the source electrode 17 on the channel region side.
1a is opposed to one notch (the center in the figure) 17a.
【0054】なお、上記第2および第3の実施例は、T
FT13のドレイン電極18も、チャンネル領域側の端
縁に、その端縁から電極内方向に凹入する切欠部18a
が設けられた形状に形成したものであるが、他の構成は
上述した第1の実施例と同じであるから、重複する説明
は、図に同符号を付して省略する。It should be noted that the above-described second and third embodiments employ T
The drain electrode 18 of the FT 13 also has a notch 18a recessed in the inward direction from the edge on the channel region side edge.
Are formed in a shape provided with a symbol. However, since the other configuration is the same as that of the above-described first embodiment, the duplicate description is given the same reference numerals in the drawings and omitted.
【0055】この第2および第3の実施例によれば、T
FT13のドレイン電極18にも切欠部18aを設けて
いるため、前記TFT13のゲート・ドレイン電極間容
量だけでなく、ゲート・ドレイン電極間容量も小さく
し、これらの電極間容量の影響による前記ゲート信号の
波形の鈍りをさら少なくすることができる。According to the second and third embodiments, T
Since the notch 18a is also provided in the drain electrode 18 of the FT 13, not only the capacitance between the gate and the drain electrode of the TFT 13 but also the capacitance between the gate and the drain electrode is reduced, and the gate signal due to the influence of the capacitance between these electrodes is reduced. Of the waveform can be further reduced.
【0056】なお、上記実施例では、TFT13の半導
体膜(i型半導体膜16およびソース電極17とドレイ
ン電極18の下層膜であるn型半導体膜)を、アモルフ
ァスシリコンにより形成しているが、前記TFT13の
半導体膜は、ポリシリコンにより形成してもよく、ポリ
シリコンは、単結晶シリコンよりは電子の移動度が低い
が、アモルファスシリコンに比べれば電子移動度が高い
ため、TFT13の半導体膜をポリシリコンにより形成
する場合は、ソース電極17または前記ソース電極17
とドレイン電極18に設ける切欠部17a,18aの数
は上記実施例よりも少なくてよい。In the above embodiment, the semiconductor film of the TFT 13 (the i-type semiconductor film 16 and the n-type semiconductor film which is the lower layer film of the source electrode 17 and the drain electrode 18) is formed of amorphous silicon. The semiconductor film of the TFT 13 may be formed of polysilicon. Polysilicon has a lower electron mobility than single crystal silicon, but has a higher electron mobility than amorphous silicon. When formed of silicon, the source electrode 17 or the source electrode 17 may be used.
And the number of cutouts 17a and 18a provided in the drain electrode 18 may be smaller than in the above embodiment.
【0057】また、上記実施例の液晶表示素子は、強誘
電性または反強誘電性液晶表示素子であるが、この発明
は、強誘電性または反強誘電性液晶表示素子に限らず、
TN(ツイステッドネマティック)型、STN型(スー
パーツイステッドネマティック)型、散乱効果型などの
種々のアクティブマトリックス液晶表示素子に適用する
ことができる。Although the liquid crystal display device of the above embodiment is a ferroelectric or antiferroelectric liquid crystal display device, the present invention is not limited to a ferroelectric or antiferroelectric liquid crystal display device.
The present invention can be applied to various active matrix liquid crystal display elements such as a TN (twisted nematic) type, an STN type (super twisted nematic) type, and a scattering effect type.
【0058】[0058]
【発明の効果】この発明の液晶表示素子は、TFTを、
そのソース電極とドレイン電極のうち、少なくとも前記
ソース電極が、前記TFTのチャンネル側の端縁に、そ
の端縁から電極内方向に凹入する切欠部が設けられた形
状に形成された構成としたものであるから、前記TFT
のゲート・ソース電極間容量を大きくすることなく、そ
のチャンネル幅を実質的に大きくして、このTFTに大
きな電流を流せるようにし、駆動デューティを高くして
高画素密度化をはかるとともに、ゲート配線の配線幅を
広くする必要を無くして開口率を十分高くし、さらに、
前記ゲート・ソース電極間容量の影響による画素領域の
書込み状態の変動を少なくして良好な表示を行なうこと
ができる。According to the liquid crystal display device of the present invention, the TFT is
Of the source electrode and the drain electrode, at least the source electrode was formed in a shape in which a notch recessed in the electrode inward direction from the edge at the channel side edge of the TFT was provided. The TFT
Without increasing the gate-source electrode capacitance, the channel width can be substantially increased to allow a large current to flow through the TFT, and the drive duty can be increased to increase the pixel density and to increase the gate wiring. No need to widen the wiring width of the, to make the aperture ratio sufficiently high,
Good display can be performed by reducing the variation in the writing state of the pixel region due to the influence of the gate-source electrode capacitance.
【0059】この発明の液晶表示素子において、前記T
FTのソース電極とドレイン電極とのうち、少なくとも
前記ソース電極は、前記チャンネル領域側の端縁に、そ
の端縁から電極内方向に凹入する複数の切欠部が所定の
間隔で設けられた形状に形成するのが好ましく、このよ
うにすることにより、前記TFTのゲート・ソース電極
間容量を小さくするとともに、その実質的なチャンネル
幅をさらに大きくすることができる。In the liquid crystal display device of the present invention,
Among the source electrode and the drain electrode of the FT, at least the source electrode has a shape in which a plurality of cutouts recessed in the electrode inward direction from the edge at the channel region side are provided at predetermined intervals. In this manner, the capacitance between the gate and source electrodes of the TFT can be reduced, and the substantial channel width can be further increased.
【0060】また、前記TFTは、そのドレイン電極
も、前記チャンネル領域側の端縁に、その端縁から電極
内方向に凹入する少なくとも1つの切欠部が設けられた
形状に形成し、このドレイン電極の前記切欠部を、前記
ソース電極のチャンネル領域側の端縁に設けられた少な
くとも1つの切欠部に向き合わせた構成とするのがより
好ましく、このようにすることにより、前記TFTのゲ
ート・ドレイン電極間容量だけでなく、ゲート・ドレイ
ン電極間容量も小さくし、これらの電極間容量の影響に
よる前記ゲート信号の波形の鈍りをさら少なくすること
ができる。In the TFT, the drain electrode is also formed in such a shape that at least one notch recessed in the electrode inward from the edge is provided at the edge on the channel region side. It is more preferable that the cutout portion of the electrode is configured to face at least one cutout portion provided at the edge of the source electrode on the channel region side. Not only the capacitance between the drain electrodes but also the capacitance between the gate and drain electrodes can be reduced, and the dullness of the waveform of the gate signal due to the influence of the capacitance between the electrodes can be further reduced.
【0061】この発明は、特に、強誘電性または反強誘
電性液晶表示に有効であり、一対の基板間に強誘電性液
晶または反強誘電性液晶が封入された強誘電性または反
強誘電性液晶表示素子は、その画素容量が大きいいた
め、TFTにより大きな電流を流せるようにする必要が
あるが、この発明によれば、前記TFTのゲート・ソー
ス電極間容量を大きくすることなく、そのチャンネル幅
を実質的に大きくして、このTFTに大きな電流を流せ
るようにすることができるため、駆動デューティを高く
して高画素密度化をはかるとともに、ゲート配線の配線
幅を広くする必要を無くして開口率を十分高くし、さら
に、前記ゲート・ソース電極間容量の影響による画素領
域の書込み状態の変動を少なくして良好な表示を行なう
ことができる。The present invention is particularly effective for a ferroelectric or antiferroelectric liquid crystal display. A ferroelectric or antiferroelectric liquid crystal in which a ferroelectric liquid crystal or an antiferroelectric liquid crystal is sealed between a pair of substrates. Since the liquid crystal display element has a large pixel capacity, it is necessary to allow a large current to flow through the TFT. However, according to the present invention, the channel between the gate and the source electrode of the TFT can be increased without increasing the capacity. Since the width can be substantially increased to allow a large current to flow through the TFT, the drive duty is increased to increase the pixel density, and it is not necessary to increase the width of the gate wiring. The aperture ratio can be made sufficiently high, and the variation in the writing state of the pixel region due to the effect of the capacitance between the gate and source electrodes can be reduced, and good display can be performed.
【図1】この発明の第1の実施例を示す液晶表示素子の
TFT基板の一部分の平面図。FIG. 1 is a plan view of a part of a TFT substrate of a liquid crystal display device according to a first embodiment of the present invention.
【図2】図1のTFT部分の拡大図。FIG. 2 is an enlarged view of a TFT portion of FIG.
【図3】この発明の第2の実施例を示すTFT基板のT
FT部分の拡大図。FIG. 3 shows a TFT substrate according to a second embodiment of the present invention;
The enlarged view of the FT part.
【図4】この発明の第3の実施例を示すTFT基板のT
FT部分の拡大図。FIG. 4 shows a TFT substrate according to a third embodiment of the present invention;
The enlarged view of the FT part.
【図5】従来の液晶表示素子のTFT基板の一部分の平
面図。FIG. 5 is a plan view of a part of a TFT substrate of a conventional liquid crystal display element.
11…TFT基板 12…画素電極 13…TFT 14…ゲート電極 15…ゲート絶縁膜 16…i型半導体膜 17…ソース電極 17a…切欠部 18…ドレイン電極 18a…切欠部 19…ゲート配線 20…データ配線 DESCRIPTION OF SYMBOLS 11 ... TFT substrate 12 ... Pixel electrode 13 ... TFT 14 ... Gate electrode 15 ... Gate insulating film 16 ... i-type semiconductor film 17 ... Source electrode 17a ... Notch 18 ... Drain electrode 18a ... Notch 19 ... Gate wiring 20 ... Data wiring
フロントページの続き Fターム(参考) 2H092 GA14 GA26 JA24 JA29 JA38 JA42 JB13 JB23 JB32 JB33 JB38 KA04 KA05 KA07 NA07 NA22 NA27 PA06 QA07 QA10 QA13 QA14 5C094 AA21 AA31 BA03 BA43 EA04 5F110 AA02 AA07 BB01 CC07 DD02 GG02 GG13 GG15 GG35 HK02 HK09 HK16 HK21 HM04 NN02 NN72 Continuation of the front page F term (reference) 2H092 GA14 GA26 JA24 JA29 JA38 JA42 JB13 JB23 JB32 JB33 JB38 KA04 KA05 KA07 NA07 NA22 NA27 PA06 QA07 QA10 QA13 QA14 5C094 AA21 AA31 BA03 BA43 EA04 5F110 AA02 GG01 BB02 HK16 HK21 HM04 NN02 NN72
Claims (4)
基板の内面に、行方向および列方向にマトリックス状に
配列する複数の画素電極と、これらの画素電極にそれぞ
れ対応させて配置され、対応する前記画素電極にソース
電極が接続された複数の薄膜トランジスタと、各行の薄
膜トランジスタのゲート電極にそれぞれゲート信号を供
給する複数のゲート配線と、各列の薄膜トランジスタの
ドレイン電極にそれぞれデータ信号を供給する複数のデ
ータ配線とが設けられ、他方の基板の内面に、前記複数
の画素電極に対向する対向電極が設けられ、前記一対の
基板間に液晶が封入されたアクティブマトリックス方式
の液晶表示素子において、 前記薄膜トランジスタのソース電極とドレイン電極との
うち、少なくとも前記ソース電極が、前記薄膜トランジ
スタのチャンネル領域側の端縁に、その端縁から電極内
方向に凹入する少なくとも1つの切欠部が設けられた形
状に形成されていることを特徴とする液晶表示素子。A plurality of pixel electrodes arranged in a matrix in a row direction and a column direction on an inner surface of one of a pair of substrates arranged opposite to each other, and are arranged corresponding to these pixel electrodes, respectively. A plurality of thin film transistors each having a source electrode connected to the corresponding pixel electrode, a plurality of gate wirings each supplying a gate signal to a gate electrode of each row of thin film transistors, and a data signal supplied to a drain electrode of each column of thin film transistors. A plurality of data wirings are provided, and on the inner surface of the other substrate, a counter electrode facing the plurality of pixel electrodes is provided, and an active matrix liquid crystal display element in which liquid crystal is sealed between the pair of substrates is provided. Wherein at least the source electrode of the source electrode and the drain electrode of the thin film transistor is the thin film A liquid crystal display element, wherein at least one notch is formed in an edge of a transistor on a channel region side inwardly from the edge in an electrode direction.
電極とのうち、少なくとも前記ソース電極が、前記薄膜
トランジスタのチャンネル領域側の端縁に、その端縁か
ら電極内方向に凹入する複数の切欠部が所定の間隔で設
けられた形状に形成されていることを特徴とする請求項
1に記載の液晶表示素子。2. A semiconductor device comprising: a plurality of notches formed in a source region and a drain electrode of a thin film transistor, wherein at least the source electrode has a plurality of cutouts recessed inward from the edge on the channel region side of the thin film transistor; 2. The liquid crystal display element according to claim 1, wherein the liquid crystal display element is formed in a shape provided at intervals of.
薄膜トランジスタのチャンネル領域側の端縁に、その端
縁から電極内方向に凹入する少なくとも1つの切欠部が
設けられた形状に形成されており、このドレイン電極の
前記切欠部が、前記ソース電極のチャンネル領域側の端
縁に設けられた少なくとも1つの切欠部に向き合ってい
ることを特徴とする請求項1に記載の液晶表示素子。3. A drain electrode of the thin film transistor is formed in a shape in which at least one notch recessed inward from the edge on the channel region side is provided at an edge on the channel region side of the thin film transistor. 2. The liquid crystal display device according to claim 1, wherein the notch of the drain electrode faces at least one notch provided at an edge of the source electrode on the channel region side.
誘電性液晶が封入されていることを特徴とする請求項1
〜3のいずれかに記載の液晶表示素子。4. A ferroelectric liquid crystal or an antiferroelectric liquid crystal is sealed between a pair of substrates.
4. The liquid crystal display device according to any one of items 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000018805A JP2001209070A (en) | 2000-01-27 | 2000-01-27 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000018805A JP2001209070A (en) | 2000-01-27 | 2000-01-27 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001209070A true JP2001209070A (en) | 2001-08-03 |
Family
ID=18545598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000018805A Pending JP2001209070A (en) | 2000-01-27 | 2000-01-27 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001209070A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100516250B1 (en) * | 2002-01-07 | 2005-09-20 | 세이코 엡슨 가부시키가이샤 | Electrooptic device and electronic apparatus |
| KR100539661B1 (en) * | 2002-01-31 | 2005-12-30 | (주) 제이.에스.씨.앤.아이 | Switching thin film transistor, image input device using it and method of manufacturing the same |
| JP2008205451A (en) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | Thin film transistor array and manufacturing method thereof |
| US7462865B2 (en) | 2005-12-07 | 2008-12-09 | Samsung Electronics Co., Ltd. | Display and manufacturing method thereof |
| KR100905475B1 (en) | 2003-01-08 | 2009-07-02 | 삼성전자주식회사 | Liquid crystal display |
| US7561243B2 (en) | 2001-08-30 | 2009-07-14 | Hitachi, Ltd. | Liquid crystal display device with spacers facing capacitive element |
| KR20100091108A (en) * | 2009-02-09 | 2010-08-18 | 소니 주식회사 | Thin film transistor and display unit |
| KR101026801B1 (en) * | 2003-12-12 | 2011-04-04 | 삼성전자주식회사 | Thin film transistor array panel and manufacturing method thereof |
| JP2011233882A (en) * | 2010-04-07 | 2011-11-17 | Semiconductor Energy Lab Co Ltd | Transistor |
| US8451393B2 (en) | 2009-10-28 | 2013-05-28 | Samsung Display Co., Ltd. | Liquid crystal display |
| JP2014078717A (en) * | 2012-10-11 | 2014-05-01 | Boe Technology Group Co Ltd | THIN FILM TRANSISTOR AND ITS MANUFACTURING METHOD, ARRAY SUBSTRATE, AND DISPLAY DEVICE |
| KR20150057661A (en) * | 2013-11-20 | 2015-05-28 | 엘지디스플레이 주식회사 | Organic light emitting display |
| KR20170017028A (en) * | 2015-08-04 | 2017-02-15 | 삼성디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
| WO2017099024A1 (en) * | 2015-12-09 | 2017-06-15 | シャープ株式会社 | Active matrix substrate and liquid crystal display panel provided with same |
| JP2018078340A (en) * | 2012-11-16 | 2018-05-17 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| WO2019083338A1 (en) * | 2017-10-27 | 2019-05-02 | 경희대학교산학협력단 | Oxide semiconductor thin-film transistor and method for manufacturing same |
-
2000
- 2000-01-27 JP JP2000018805A patent/JP2001209070A/en active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7561243B2 (en) | 2001-08-30 | 2009-07-14 | Hitachi, Ltd. | Liquid crystal display device with spacers facing capacitive element |
| US7859603B2 (en) | 2002-01-07 | 2010-12-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7136117B2 (en) | 2002-01-07 | 2006-11-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100516250B1 (en) * | 2002-01-07 | 2005-09-20 | 세이코 엡슨 가부시키가이샤 | Electrooptic device and electronic apparatus |
| US7502079B2 (en) | 2002-01-07 | 2009-03-10 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100539661B1 (en) * | 2002-01-31 | 2005-12-30 | (주) 제이.에스.씨.앤.아이 | Switching thin film transistor, image input device using it and method of manufacturing the same |
| KR100905475B1 (en) | 2003-01-08 | 2009-07-02 | 삼성전자주식회사 | Liquid crystal display |
| KR101026801B1 (en) * | 2003-12-12 | 2011-04-04 | 삼성전자주식회사 | Thin film transistor array panel and manufacturing method thereof |
| US7462865B2 (en) | 2005-12-07 | 2008-12-09 | Samsung Electronics Co., Ltd. | Display and manufacturing method thereof |
| JP2008205451A (en) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | Thin film transistor array and manufacturing method thereof |
| JP2010183027A (en) * | 2009-02-09 | 2010-08-19 | Sony Corp | Thin-film transistor and display device |
| KR20100091108A (en) * | 2009-02-09 | 2010-08-18 | 소니 주식회사 | Thin film transistor and display unit |
| KR101651679B1 (en) * | 2009-02-09 | 2016-08-26 | 가부시키가이샤 제이올레드 | Thin film transistor and display unit |
| US8451393B2 (en) | 2009-10-28 | 2013-05-28 | Samsung Display Co., Ltd. | Liquid crystal display |
| JP2011233882A (en) * | 2010-04-07 | 2011-11-17 | Semiconductor Energy Lab Co Ltd | Transistor |
| US9401407B2 (en) | 2010-04-07 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| JP2014078717A (en) * | 2012-10-11 | 2014-05-01 | Boe Technology Group Co Ltd | THIN FILM TRANSISTOR AND ITS MANUFACTURING METHOD, ARRAY SUBSTRATE, AND DISPLAY DEVICE |
| JP2018078340A (en) * | 2012-11-16 | 2018-05-17 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2020065046A (en) * | 2012-11-16 | 2020-04-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| KR20150057661A (en) * | 2013-11-20 | 2015-05-28 | 엘지디스플레이 주식회사 | Organic light emitting display |
| KR102277568B1 (en) * | 2013-11-20 | 2021-07-14 | 엘지디스플레이 주식회사 | Organic light emitting display |
| KR20170017028A (en) * | 2015-08-04 | 2017-02-15 | 삼성디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
| KR102341644B1 (en) * | 2015-08-04 | 2021-12-21 | 삼성디스플레이 주식회사 | Liquid crystal display device and manufacturing method thereof |
| WO2017099024A1 (en) * | 2015-12-09 | 2017-06-15 | シャープ株式会社 | Active matrix substrate and liquid crystal display panel provided with same |
| WO2019083338A1 (en) * | 2017-10-27 | 2019-05-02 | 경희대학교산학협력단 | Oxide semiconductor thin-film transistor and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7990505B2 (en) | Liquid crystal device and electronic apparatus having the same | |
| JP2734444B2 (en) | Liquid crystal display | |
| KR100266189B1 (en) | Active matrix liquid crystal display panel and wiring design method for it | |
| JP2001209070A (en) | Liquid crystal display device | |
| US20040017521A1 (en) | Active matrix type liquid crystal display apparatus | |
| US6839117B1 (en) | Compensating electrode structure of a display device | |
| KR980010572A (en) | LCD Display | |
| US20050151893A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| JP4100646B2 (en) | Thin film transistor and liquid crystal display device having the same | |
| JP5243686B2 (en) | Thin film transistor | |
| KR100593314B1 (en) | Liquid crystal display | |
| US5936685A (en) | Liquid crystal display device with pixel electrode overlapping drain wiring | |
| JPH06294971A (en) | Liquid crystal display | |
| KR100244043B1 (en) | Active matrix liquid crystal display device having a light shielding layer that can suppress display distortion | |
| JP2556252B2 (en) | Thin film field effect transistor array | |
| JPH04360583A (en) | Thin film transistor | |
| JP3808155B2 (en) | Active matrix liquid crystal display device | |
| JPH04358129A (en) | Thin film transistor type liquid crystal display device | |
| JP3156179B2 (en) | Liquid crystal display device | |
| KR101085150B1 (en) | Transverse electric field type liquid crystal display device and manufacturing method thereof | |
| JPH10228031A (en) | Thin film transistor array substrate | |
| JP2755683B2 (en) | Active matrix liquid crystal display | |
| JP3723389B2 (en) | Active matrix display device | |
| KR100336892B1 (en) | TFT-LCD | |
| KR100488923B1 (en) | Liquid crystal display |