[go: up one dir, main page]

JP2001203470A - 配線基板、半導体パッケージ、および半導体装置 - Google Patents

配線基板、半導体パッケージ、および半導体装置

Info

Publication number
JP2001203470A
JP2001203470A JP2000012795A JP2000012795A JP2001203470A JP 2001203470 A JP2001203470 A JP 2001203470A JP 2000012795 A JP2000012795 A JP 2000012795A JP 2000012795 A JP2000012795 A JP 2000012795A JP 2001203470 A JP2001203470 A JP 2001203470A
Authority
JP
Japan
Prior art keywords
terminals
power supply
wiring
terminal
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000012795A
Other languages
English (en)
Inventor
Shuichi Arima
馬 秀 一 有
Osamu Shimada
田 修 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000012795A priority Critical patent/JP2001203470A/ja
Priority to US09/494,047 priority patent/US6479758B1/en
Priority to TW089102037A priority patent/TW493365B/zh
Priority to MYPI20001413A priority patent/MY125293A/en
Publication of JP2001203470A publication Critical patent/JP2001203470A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H10W70/65—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H10W72/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H10W70/682—
    • H10W70/685—
    • H10W72/07251—
    • H10W72/075—
    • H10W72/20—
    • H10W72/951—
    • H10W74/00—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 信号配線が高密度に配置されても、クロスト
ロークの発生を可及的に防止するとともにサイズが増大
するのを可及的に防止する。 【解決手段】 複数の配線層を有する配線基板であっ
て、前記配線基板の主面上に複数の信号配線用端子４
ａ，４ｂ，６ａ，６ｂと、複数の電源用端子３，５，７
とが配置されて配線層の内層のいずれかの層に信号配線
用端子または電源端子のうちの一方が接続され、複数の
信号配線用端子のうち、同一層に形成された配線に接続
する信号配線用端子４ａ，４ｂは、この信号配線用端子
が形成された領域の内側または外側のうちの少なくとも
一方の側が電源用端子３，５に取り囲まれるように配置
されたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は二次元配列の入出力
端子を有する配線基板、半導体パッケージ、および半導
体装置に関する。
【０００２】
【従来の技術】近年、入出力端子がペリフェラル配置
（周辺配置）型の半導体装置に代わって、多ピンの半導
体装置に対する実装上、電気的特性上、あるいは小型化
・高密度化の点から、二次元配列の入出力端子を持つ半
導体装置が開発・実用化されている。この時一般的に
は、半導体装置の入出力端子配列を半導体装置自体の機
能から決定しており、あまり半導体装置を配線基板に実
装した時の半導体装置間あるいはその配線基板の入出力
部への接続配線の考慮はされていない。配線基板にもそ
の配線や接続端子ピッチの最小値の制限があり、そのた
め実装後に、配線基板上の必要な配線を具備することが
できなくなるという問題があった。これは例えばメモリ
ーなどの入出力端子数が少ない半導体装置に対しては問
題がないが、データ処理回路や論理回路などの多ピンの
入出力端子を具備する半導体装置では、入出力配列のう
ちの周辺部分の端子に配置された信号を配線基板の配線
に接続できる一方で、より内部の配列になるに従って配
線基板側の配線がレイアウトしにくくなるという問題で
ある。
【０００３】この問題を解決するために、従来の半導体
装置１００では図１６に示すように、電源・グランドな
どの交流的に安定な電位を有する端子１０２を中心部分
に集中させ、その他の信号となる入出力端子１０４をで
きるだけ周囲に配置するようにしていた。しかしながら
このような構造にすると、配線基板上に信号配線が高密
度に配置され、配線基板上でのクロストークや電気的特
性の制御が困難になってしまうという問題があった。こ
れは、処理信号の高速化に伴い顕在化するもので、特に
システムのベースクロックが２００ＭＨｚ以上の半導体
装置を実装する配線基板の配線を伝送線路として制御す
る必要が出てきたことによっている。
【０００４】
【発明が解決しようとする課題】このように従来の配線
基板、または半導体装置においては、信号配線が高密度
に配置されているため、信号配線を伝送される信号間に
クロストークが発生するという問題が生じる。
【０００５】このクロストークの発生を防止するために
は信号配線に隣接して交流的に安定な電源用配線かまた
は接地電源用配線を配置すれば良い。しかし、信号配線
に隣接して電源用配線や接地電源用配線を配置すると、
配線基板や半導体装置のサイズが大きくなるという問題
が生じる。
【０００６】本発明は上記事情を考慮してなされたもの
であって、信号配線が高密度に配置されても、クロスト
ークの発生を可及的に防止するとともにサイズが増大す
るのを可及的に防止することのできる配線基板、半導体
パッケージ、および半導体装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明による配線基板
は、複数の配線層を有する配線基板であって、前記配線
基板の主面上に複数の信号配線用端子と、複数の電源用
端子とが配置されて前記配線層の内層のいずれかの層に
前記信号配線用端子または電源用端子のうちの一方が接
続され、前記複数の信号配線用端子のうち、同一層に形
成された配線に接続する信号配線用端子は、この信号配
線用端子が形成された領域の内側または外側のうちの少
なくとも一方の側が前記電源用端子に取り囲まれるよう
に配置されたことを特徴とする。
【０００８】なお、前記電源用端子は接地電源用端子お
よび駆動電源用端子を有し、前記信号配線用端子が形成
された領域の内側または外側のうちの一方の側を取り囲
んでいる電源用端子は接地電源用端子または駆動電源用
端子のうちの一方の端子であるように構成しても良い。
【０００９】なお、前記信号配線用端子が形成された領
域の内側または外側のうちの一方の側を取り囲んでいる
電源用端子は同一層上に形成された共通の配線に接続さ
れることが好ましい。
【００１０】なお、前記電源用端子に取り囲れた信号配
線用端子のうち、端部から中央部に向かう方向に配置さ
れた前記信号配線用端子の個数ｋは、端子のサイズを
Ａ、端子間のピッチをＰ、前記配線の幅をＷ、配線間の
スペースの最小寸法をＳとすると、 ｋ≦１＋（Ｐ−Ａ−Ｓ）／（Ｓ＋Ｗ） を満足するように配置されることが好ましい。
【００１１】なお、中央部と最も外側に前記電源用端子
が配置されることが好ましい。
【００１２】また本発明による半導体パッケージは、複
数の配線層を有する配線基板を備えた半導体パッケージ
であって、前記配線基板の主面上に複数の信号配線用端
子と、複数の電源用端子とが配置されて各層に前記信号
配線用端子または電源用端子のうちの一方が接続され、
前記複数の信号配線用端子のうち、同一層に形成された
配線に接続する信号配線用端子は、この信号配線用端子
が形成された領域の内側または外側のうちの少なくとも
一方の側が前記電源用端子に取り囲まれるように配置さ
れたことを特徴とする。
【００１３】なお、前記電源用端子は接地電源用端子お
よび駆動電源用端子を有し、前記信号配線用端子が形成
された領域の内側または外側のうちの一方の側を取り囲
んでいる電源用端子は接地電源用端子または駆動電源用
端子のうちの一方の端子であるように構成しても良い。
【００１４】なお、前記信号配線用端子が形成された領
域の内側または外側のうちの一方の側を取り囲んでいる
電源用端子は同一層上に形成された共通の配線に接続さ
れたことを特徴とする。
【００１５】なお、前記電源用端子に取り囲れた信号配
線用端子のうち、端部から中央部に向かう方向に配置さ
れた前記信号配線用端子の個数ｋは、端子のサイズを
Ａ、端子間のピッチをＰ、前記配線の幅をＷ、配線間の
スペースの最小寸法をＳとすると、 ｋ≦１＋（Ｐ−Ａ−Ｓ）／（Ｓ＋Ｗ） を満足するように配置されることが好ましい。
【００１６】なお、中央部と最も外側に前記電源用端子
が配置されることが好ましい。
【００１７】また本発明による半導体装置は、配線基板
と、主面上に前記配線基板の端子に対応するように端子
が設けられた半導体パッケージと、この半導体パッケー
ジ上に載置され、前記半導体パッケージと電気的に接続
された半導体チップと、を備え、前記半導体パッケージ
の端子は前記配線基板の対応する端子に接続されたこと
を特徴とする。
【００１８】また本発明による配線基板は、主面上に配
置された複数の信号配線用端子、複数の第１および第２
の電源用端子を有し、前記第１の電源用端子の形成され
た第１の領域の内側または外側のうちの少なくとも一方
の側が前記信号配線用端子に取り囲まれるように配置さ
れ、前記第２の電源用端子の形成された第２の領域の内
側または外側のうちの少なくとも一方の側が前記信号配
線用端子に取り囲まれるように配置されたことを特徴と
する。
【００１９】なお、前記第１の領域の内部に前記第２の
領域があり、前記第１の領域と前記第２の領域とは第３
の領域を介して離間しており、前記第３の領域に配置さ
れている端子は全て信号配線用端子であるように構成し
ても良い。
【００２０】なお、前記配線基板は配線層を内層に有す
る多層配線基板であり、前記第３の領域に配置されてい
る端子のうち前記内層のいずれかの配線層と電気的に接
続される端子は全て同一の配線層に電気接続されること
が好ましい。
【００２１】また本発明による半導体パッケージは、主
面上に配置された複数の信号配線用端子、複数の第１お
よび第２の電源用端子を有し、前記第１の電源用端子の
形成された第１の領域の内側または外側のうちの少なく
とも一方の側が前記信号配線用端子に取り囲まれるよう
に配置され、前記第２の電源用端子の形成された第２の
領域の内側または外側のうちの少なくとも一方の側が前
記信号配線用端子に取り囲まれるように配置されたこと
を特徴とする。
【００２２】なお、前記第１の領域の内部に前記第２の
領域があり、前記第１の領域と前記第２の領域とは第３
の領域を介して離間しており、前記第３の領域に配置さ
れている端子は全て信号配線用端子であるように構成し
ても良い。
【００２３】なお、前記半導体パッケージは多層配線層
を内層に有し、前記第３の領域に配置されている端子の
うち前記内層のいずれかの配線層と電気的に接続される
端子は全て前記同一の配線層に電気接続されることが好
ましい。
【００２４】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下説明する。
【００２５】（第１の実施の形態）本発明の第１の実施
の形態の構成を図１および図２に示す。この第１の実施
の形態は配線基板１であって、この配線基板１の平面図
を図１に示し、図１に示す切断線Ａ−Ａ′で切断したと
きの断面図を図２に示す。
【００２６】この第１の実施の形態の配線基板１は、図
２に示すように、一主面上に導電層１２が形成された絶
縁層１１と、この絶縁層１１上に積層され、一主面上に
配線パターン１４ａ，１４ｂが形成された絶縁層１３
と、この絶縁層１３上に積層され、一主面上に導電層１
６が形成された絶縁層１５と、この絶縁層１５上に積層
され、一主面上に配線パターン１８ａ，１８ｂが形成さ
れた絶縁層１７と、この絶縁層１７上に積層され、一主
面上に導電層２０が形成された絶縁層１９と、この絶縁
層１９上に積層され、一主面上に複数の端子３，４ａ，
４ｂ，５，６ａ，６ｂ，および７が形成された絶縁基板
２１とを備えている多層配線基板である。なお、端子
３，４ａ，４ｂ，５，６ａ，６ｂおよび７は図１に示す
ようにマトリクス状に配置された構成となっている。
【００２７】中央に複数の端子３が配置され、これらの
端子３が形成された領域の外側を取り囲むように複数の
端子４ａが配置され、これらの複数の端子４ａが形成さ
れた領域の外側を取り囲むように複数の端子４ｂが配置
された構成となっている。また、これらの端子４ｂが形
成された領域の外側を取り囲むように複数の端子５が配
置され、これらの端子５が形成された領域の外側を取り
囲むように複数の端子６ａが配置され、更にこれらの端
子６ａが形成された領域の外側を取り囲むように複数の
端子６ｂが配置された構成となっている。また、これら
の端子６ｂが形成された領域の外側を取り囲むように複
数の端子７が配置された構成となっている。
【００２８】そして、配線基板１の最も外側に配置され
ている端子７は、接地電源用または駆動電源用端子であ
ってコンタクト３１を介して、絶縁層１１上の導電層１
２に接続された構成となっている。この導電層１２は絶
縁層１１の一主面上を覆うように形成することが好まし
い。
【００２９】また、端子６ａ，６ｂは信号配線用の端子
であって、各々コンタクト３２ａ，３２ｂを介して、絶
縁層１３上の配線パターン１４ａ，１４ｂに接続された
構成となっている。
【００３０】端子５は接地電源用または駆動電源用端子
であって、コンタクト３３を介して絶縁層１５上の導電
層１６に接続された構成となっている。なお導電層１６
はコンタクト３１，３２ａ，３２ｂと電気的に接続しな
いようにこれらのコンタクトの周囲の部分は除去されて
いるが、それ以外は絶縁層１５を覆っている構成となっ
ている。
【００３１】端子４ａ，４ｂは信号配線用の端子であっ
て、各々コンタクト３４ａ，３４ｂを介して絶縁層１７
上の配線パターン１８ａ，１８ｂに接続された構成とな
っている。
【００３２】端子３は接地電源用または駆動電源用端子
であって、コンタクト３５を介して絶縁層１９上の導電
層２０に接続された構成となっている。なお、導電層２
０はコンタクト３１，３２ａ，３２ｂ，３３，３４ａ，
３４ｂと電気的に接続しないようにこれらのコンタクト
の周囲の部分は除去されているが、その以外の部分は絶
縁層１９を覆っている構成となっている。
【００３３】以上の説明から分かるように、本実施の形
態の配線基板１においては、同一層に設けられた配線パ
ターンに接続する信号配線用の端子は、この信号配線用
の端子が形成された領域の内側または外側が、交流的に
安定な接地電源用または駆動電源用端子に取り囲まれる
ように配置された構成となっている。例えば、絶縁層１
３上に設けられた配線層１４ａ，１４ｂに接続する信号
配線用の端子６ａ，６ｂは、これらの端子が形成された
領域の内側と外側が接地電源用または駆動電源用端子５
と７に取り囲まれるように配置されており、絶縁層１７
上に設けられた配線パターン１８ａ，１８ｂに接続する
信号配線用端子４ａ，４ｂは、これらの端子が形成され
た領域の内側と外側が接地電源用または駆動電源用端子
３と５に取り囲まれるように配置された構成となってい
る。
【００３４】信号配線用端子をこのような配置にするこ
とにより、異なる層に設けられた信号配線（配線パター
ン）が交流的に安定な接続電源用または駆動電源用の導
電層によってシールドされ、クロストークが発生するの
を可及的に防止することができる。また、同一層上に信
号配線に隣接して接地電源用または駆動電源用の配線を
設ける必要がないため、配線基板や、半導体装置のサイ
ズが増大するのを可及的に防止することができる。
【００３５】本実施の形態においては、接地電源用また
は駆動電源用端子に取り囲まれている配線用端子のう
ち、端部から中央部に向かう方向に配置された配線用端
子の数は２であったが、この配線用端子の数は、パッド
のサイズＡ、パッド間のピッチＰ、配線パターンの配線
幅Ｗ、およびパターンの最小寸法（デザインルールによ
って決定される値）Ｓによって決まる。これを図３を参
照して説明する。図３は同一層上に形成された配線パタ
ーンを示す模式図である。なお、図３においては最小寸
法Ｓは、配線間のスペースの最小寸法である。
【００３６】図３において、パッド８ａ，８ｂ，８ｃ
は、配線基板の最上層に形成された端子（例えば図２に
示す端６ａ，６ｂ等）にコンタクトを介して接続されて
いる。そして端部から中央部方向にパッド８ａ，８ｂ，
８ｃの順に並んでいる配置となっている。パッド８ａか
らは配線９ａが端部方向に延びており、パッド８ｂから
は配線９ｂが端部方向に延びている。このためこれらの
配線９ａ，９ｂは端部側のパッド８ｃ間を通ることにな
る。
【００３７】したがって、接地電源用または駆動電源用
端子に取り囲まれている信号配線用端子に接続するパッ
ドのうち、最も外側にあるパッド（例えばパッド８ｃ）
以外のパッド（例えばパッド８ａ，８ｂ）に接続する配
線は最も外側にあるパッド間を通ることになる。このた
め、接地電源用または駆動電源用端子に取り囲まれてい
る信号配線用端子のうち端部から中央部に向かう方向に
配置される信号配線用端子の個数をｋとすると、図３に
示すように（ｋ−１）個の配線９ａ，９ｂが最も外側の
パッド８ｃの間を通るから、次の不等式を満足する必要
がある。
【００３８】（Ｓ＋Ｗ）（ｋ−１）＋Ｓ≦Ｐ−Ａ すなわち、 ｋ≦１＋（Ｐ−Ａ−Ｓ）／（Ｓ＋Ｗ） を満足する必要がある。なお図３においてはｋ＝３とな
っている。
【００３９】上記不等式を満足する個数の信号配線用端
子を端部から中央部に向かう方向に配置すれば、第１の
実施の形態の配線基板を実現することができる。
【００４０】上記第１の実施の形態の配線基板によれ
ば、図２に示したように例えば信号配線パターン１４
ａ、１４ｂは絶縁層１３、１５を介して接地電源用配線
または駆動電源用配線１２、１６に隣接している。そし
て、これらの接地電源用配線または駆動電源用配線１
２、１６は絶縁層を介して配線基板の主面の端子５、７
に接続されており、この接続は、コンタクト（コンタク
トプラグ）３１、３３により最短距離でおこなわれてい
る。
【００４１】このような構成をとることによりベースク
ロックが１００ＭＨｚ以上、特にベースクロックが２０
０ＭＨｚ以上のシステムに用いる場合に上記実施の形態
の配線基板は顕著な効果を発揮する。
【００４２】以下にこの効果について説明する。クロッ
ク周波数を２００ＭＨｚと仮定した時のリターン電流と
ノイズについて考察する。立上り／立下り時間が、クロ
ックサイクルの１０％とすると、クロック周波数２００
ＭＨｚでは、立上り時間が５００ｐｓｅｃになる。この
５００ｐｓｅｃの間に信号が伝搬する距離は約３０ｃｍ
（比誘電率は４とする）となる。つまり信号の反射など
による往復を考慮すれば、パッケージ基板(配線基板）
においても分布定数線路として無視できないオーダーと
なる。一般に周波数が１００ＭＨｚを越える程度の場合
には整合抵抗（終端抵抗）をつけることで対処できると
考えられているが、２００ＭＨｚを越える場合には、さ
らに分岐や信号伝送路自体の構造・構成を厳密に解析し
ないと、高調波成分を含んだ信号は伝送できない。
【００４３】一方、高速デジタルシステム設計において
は、接地電源層を流れるリターン電流を確実に処理しな
いとノイズの発生につながりシステムが動作しない場合
が生ずる。リターン電流の経路を確保することは、不要
輻射・グランドバウンス・クロストークノイズ・信号の
通過特性劣化を減らすために重要である。リターン電流
の経路が邪魔されると、（１）インピーダンス不整合に
よる反射でノイズが増える、（２）接地層のリターン電
流経路と信号線がかたちづくるループ面積が大きくな
り、不要輻射が増える（信号のエネルギーロスにな
る）、（３）隣接する信号線へのクロストークノイズが
増える、（４）通過周波数特性が劣化する（高調波成分
が通過できなくなり、信号波形がなまる）、などの不具
合が発生する。
【００４４】リターン電流はインダクタンスを最小とす
るような経路で流れる。つまり、行きと帰りの電流によ
るループインダクタンスが最小な経路を選んで電流が流
れる（電流密度が高い）。よって、接地電源用端子など
が開放端だと、その部分は接地電源（リターン電流に対
して）としての寄与が少なくなる。
【００４５】以上の問題は特に２００ＭＨｚを越える周
波数で顕著になるが１００ＭＨｚを超える周波数で問題
となり得る。
【００４６】上記の本実施の形態によれば、上記のよう
に信号線に隣接して接地電源層が配置され、且つ、その
接地電源層は最短距離で外部の接地電源に接続可能であ
る。このため本実施形態の配線基板を２００ＭＨｚ以上
のクロックを使用するデバイスに用いた場合ノイズの発
生をおさえ、不要輻射の少ない、クロストークノイズの
少ない、信号波形劣化の少ないデバイスが実現きる。
【００４７】なお、上記実施の形態においては、配線基
板を例にとって説明したが、図１７に第１の実施の形態
の変形例として示すように多層の配線層を有する半導体
パッケージであって、半導体チップの実装面が図１に記
載された端子配置と同様な端子配置を有する場合にも上
記実施の形態と同様の効果を有する。
【００４８】次に上記の変形例について図１７（ａ）、
（ｂ）、（ｃ）を参照して説明する。
【００４９】本変形例は本発明の第１実施の形態で説明
した配線基板の端子配置を半導体パッケージに適用した
ものである。図１７（ａ）は本変形例に係る半導体パッ
ケージの断面図である。半導体パッケージ本体２０５の
表面（半導体チップ実装面）の中央部に端子２０４が配
置されている。この端子２０４は図１７（ａ）において
は、７個示しているが更に多くても良い。この半導体パ
ッケージ２０５の端子は、図１に示した配線基板とは信
号配線用端子および電源用端子の端子寸法が異なってい
るが図１に示した端子配置と同様に配置されている。こ
の端子２０４には半田バンプ２０３を介して半導体チッ
プ２０１の電極２０２が電気的に接続されている。電極
２０２の機能は端子２０４の機能に対応している必要が
あるので、電極２０２の配置も図１に示したと同様の配
置となっている。また、半導体チップ２０１は全面を封
止樹脂２０７で封止されている。
【００５０】一方、半導体パッケージ本体２０５の表面
の端子２０４は半導体パッケージ本体２０５内部の配線
を介して半導体パッケージ本体２０５の裏面に裏面端子
２０６として露出している。上記の第１実施形態で図３
を参照して説明した様に、端子配列の端部（図３の８ｃ
に相当）から配線が引き出せればそれより外部では配線
可能領域が広がる。したがって、本変形例において、図
１７（ａ）に示すように半導体パッケージ本体２０５の
裏面端子２０６を、表面端子２０４の形成領域に対応す
る部分（図中「Ａ」で示した部分）よりも外側に形成し
ておけば裏面端子２０６の配置は容易である。
【００５１】なお、図１７（ｂ）に端子２０２，バンプ
２０３，端子２０４の近傍を拡大した断面を示すが、端
子数が増加するに従い各端子間でバンプ２０３の高さの
バラ付きが多くなり、バンプ２０３を用いての均一な電
気接続の形成が困難になる。このような場合には図１７
（ｃ）に示すように、ＡＣＰ（Ａｓｓｙｎｍｅｔｒｉｃ
Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いて端子間
を接続することが望ましい。ＡＣＰは絶縁樹脂２１１中
に導電性微粒子２１０が分散されているため、間隙の小
さな端子２０２，２０４間のみを導電性微粒子２１Ｏａ
で電気的に接続する。しかし、半導体チップ２０１と半
導体パッケージ２０５間の間隙の大きな部分の導電性微
粒子２１０ｂは電気的な接続に寄与せず、絶縁を維持で
きるとともに、半導体チップ２０１と半導体パッケージ
２０５との間を樹脂充填できる。この後に更に半導体チ
ップ２０１と半導体パッケージ２０５の全体を封止樹脂
２０７で封止すればよい。このような構成とすることに
より半導体パッケージ２０５においても第１の実施の形
態と同様の効果を得ることができる。
【００５２】（第２の実施の形態）次に本発明の第２の
実施の形態の構成を図４を参照して説明する。
【００５３】この第２の実施の形態は半導体実装装置７
０であって、配線基板１と、半導体装置５０とを有して
いる。配線基板１は図１および図２に示す第１の実施の
形態と同じ構成の配線基板である。半導体装置５０は半
導体パッケージ４０と、半導体チップ５２とを有してい
る。半導体パッケージ４０はその主面に、配線基板１の
主面上に形成された端子に対応するように端子４２が形
成されている。また、半導体パッケージ４０の裏面上に
は半導体チップ５２が搭載されるとともに、この半導体
チップ５２が搭載される領域の周囲には、複数の端子
（パッド）４３が設けられている。これらの端子４３は
半導体チップ５２と例えばワイヤ５４によって電気的に
接続されるとともに、主面上に設けられたある端子４２
と電気的に接続された構成となっている。そして半導体
チップ５２およびワイヤ５４は樹脂またはメタルキャッ
プ５６によって封止された構成となっている。
【００５４】また半導体パッケージ４０の主面上に設け
られた端子４２は、バンプ６５を介して配線基板１の対
応する端子に接続される。
【００５５】なお、半導体パッケージ４０は、裏面に端
子が設けられている以外は、配線基板１とほぼ同じ構成
となっている。すなわち裏面にも端子が形成された多層
配線基板であって、同一層に設けられた配線パターンに
接続する主面上に設けられた信号配線用端子は、この信
号配線用端子が形成された領域の内側または外側が、交
流的に安定な接地電源用または駆動電源用端子に取り囲
まれるように配置された構成となっている。
【００５６】したがって、このように構成された半導体
パッケージ４０および半導体装置５０も、信号配線が高
密度に配置されても、クロストークが発生するのを可及
的に防止することができるとともに、サイズが増大する
のを可及的に防止することができる。
【００５７】なお、第２の実施の形態においては、半導
体装置５０は、半導体パッケージ４０の裏面上に半導体
チップ５２が搭載されるように構成されていたが、図５
に示すように配線基板１と接続するための端子４２とと
もに半導体チップ５２を半導体パッケージ４０Ａの主面
上に設けた構成の半導体装置５０Ａとしても良い。この
場合、半導体パッケージ４０Ａの裏面にはヒートシンク
５８が設けられる。
【００５８】この半導体装置５０Ａと組合わせられる配
線基板は図６に示すような配線基板１Ａとなる。すなわ
ち中央部に封止された半導体チップ５２が挿入されるキ
ャビティ２５が設けられ、このキャビティ２５の周囲に
接続電源用または駆動電源用端子３が配置され、これら
の端子３が形成された領域の外側には同じ層に設けられ
た配線パターンに接続する信号配線用端子４ａ，４ｂが
配置され、これらの端子４ａ，４ｂが形成された領域の
外側を取り囲むように接地電源用または駆動電源用端子
５が配置され、これらの端子５が形成された領域の外側
には、同じ層に設けられた配線パターンに接続する信号
配線用端子６ａ，６ｂが配置され、これらの端子６ａ，
６ｂが形成された領域の外側を取り囲むように接地電源
用または駆動電源用端子７が配置された構成となってい
る。
【００５９】このように構成された、配線基板１Ａ、半
導体パッケージ４０Ａ、および半導体装置１０は、信号
配線が高密度に配置されても、クロストークが発生する
のを可及的に防止することができるとともに、サイズが
増大するのを可及的に防止することができる。
【００６０】なお、上述の実施の形態においては、主面
上に設けられた信号配線用端子または電源用端子は全て
下層の配線パターンまたは導電層に接続されていたが、
図７に示すように下層の配線パターンに接続されない端
子４ｃ，４ｄや、導電層に接続されない端子５ａがある
ように配線基板１Ｂを構成しても良い。
【００６１】また図８に示すように、下層の配線パター
ンや導電層に接続されない端子（図７の５ｂ，４ｅ，４
ｆで表示）を形成しないように配線基板１Ｃを構成して
も良い。
【００６２】また、上述の実施の形態の配線基板におい
ては、中央部に接地電源用あるいは駆動電源用端子が設
けられていたが、図９（ａ）に示すように中央部に同一
層に形成された信号配線パターンに接続する信号配線用
端子４を設け、これらの端子４が形成された領域の外側
を取り囲むように接地電源用または駆動電源用端子５を
配置し、これらの端子５が形成された領域の外側を取り
囲むように、同一層に形成された信号配線パターンに接
続する信号配線用端子６ａ，６ｂを配置し、これらの端
子６ａ，６ｂが形成された領域の外側を取り囲むように
接地電源用または駆動電源用端子７を設けるように構成
した配線基板１Ｄであっても良い。
【００６３】また、図９（ｂ）に示すように最も外側に
配置される端子は信号配線用端子６であるように配線基
板１Ｅを構成しても良い。この場合も信号配線用端子６
は、これらの端子が形成された領域の内側または外側が
接地電源用または駆動電源用端子５に取り囲まれてい
る。
【００６４】本実施の形態にかかる半導体パッケージに
おいても、上記第１の実施の形態に記載した効果と同様
の効果を得ることができる。
【００６５】なお、上記第１、第２の各実施の形態にお
いては、配線基板および半導体パッケージの複数の配線
層の内層（配線パターンあるいは導電層が形成された
層）は、断面のみを示しているが、いずれの実施の形態
でも、上記内層のうち接地電源層または駆動電源層とな
る配線層は、少なくとも絶縁層を介して隣接する信号配
線層の配線パターンの存在部に対応する領域には、導電
層が存在し、かつ導電層はできる限り広く形成されてい
ることが望ましい。
【００６６】（第３の実施の形態）次に第１の実施の形
態の配線基板１の製造方法を本発明の第３の実施の形態
として図１０乃至図１４を参照して説明する。
【００６７】まず、図１０（ａ）に示すように熱硬化性
樹脂（例えばエポキシ樹脂）からなる絶縁層１１上に、
例えば厚さが３５μｍの銅箔からなる導電層１２を接着
し、その後に加熱硬化する。
【００６８】続いて図１０（ｂ）に示すように、導電層
１２上の所定位置に導体バンプ３１ １ を形成する。そ
の後、図１０（ｃ）に示すように熱硬化性樹脂からなる
絶縁層１３を積層し、加圧しながら、加熱硬化する。す
ると、導体バンプ３１２ は絶縁層１３を貫通し、絶縁
層１３は硬化される。
【００６９】続いて、硬化した絶縁層１３上に例えば厚
さが３５μｍの銅箔からなる導電層１４を接着する（図
１０（ｃ）参照）。
【００７０】次に図１０（ｄ）に示すように導電層１４
をフォトリソグラフィ技術を用いてパターニングし、配
線パターン１４ａ，１４ｂおよびパッド１４ｃを形成す
る。なおパッド１４ｃは導体バンプ３１１上に形成され
る。続いてこれらの配線パターニング１４ａ，１４ｂ上
の所定位置およびパッド１４ｃ上に導体バンプ３２
ａ １，３２ｂ１および３１２を形成する（図１０（ｄ）
参照）。
【００７１】次に図１１（ａ）に示すように、熱硬化性
樹脂からなる絶縁層１５を積層し、加圧しながら加熱硬
化する。すると、導体バンプ３２ａ１，３２ｂ１および
３１ ２は絶縁層１５を貫通するとともに、絶縁層１５は
硬化される。続いて絶縁層１５上に例えば厚さが３５μ
ｍの銅箔からなる導電層１６を接着する（図１１（ａ）
参照）。
【００７２】次に図１１（ｂ）に示すように、導電層１
６をパターニングする。このパターニングは導電層１６
と導体バンプ３２ａ１，３２ｂ１，３１２と電気的に接
続しないように、これらの導体バンプの周囲の導電層１
６を除去するとともに上記導体バンプ上にパッドを形成
するように行う。続いて、この導電層１６上の所定位
置、および導体バンプ３２ａ１，３２ｂ１，３１２のパ
ッド上に導体バンプ３３ １，３２ａ２，３２ｂ２、およ
び３１３を形成する（図１１（ｂ）参照）。
【００７３】次に図１１（ｃ）に示すように、熱硬化性
樹脂からなる絶縁層１７を積層し、加圧しながら加熱硬
化する。すると、導体バンプ３３１，３２ａａ，３２ｂ
２，３１３が絶縁層１７を貫通するとともに、絶縁層１
７は硬化される。続いて絶縁層１７上に、例えば厚さが
３５μｍの銅箔からなる導電層１８を接着する（図１１
（ｃ）参照）。
【００７４】次に図１２（ａ）に示すように、導電層１
８をパターニングし、配線パターン１８ａ，１８ｂを形
成するとともに、導体バンプ３３１，３２ａ２，３２ｂ
２，および３１３上にパッドを形成する。続いて、上記
配線パターン１８ａ，１８ｂの所定位置、および上記パ
ッド上に導体バンプ３４ａ１，３４ｂ１，３３２，３２
ａ３，３２ｂ３，および３１４を形成する（図１２
（ａ）参照）。
【００７５】次に図１２（ｂ）に示すように、熱硬化性
樹脂からなる絶縁層１９を積層した後、加圧しながら加
熱硬化する。すると、導体バンプ３４ａ，３４ｂ１，３
３２，３２ａ３，３２ｂ３，および３１４は絶縁層１９
を貫通するとともに、絶縁層１９は硬化される。続いて
絶縁層１９上に、例えば厚さが３５μｍの銅箔からなる
導電層２０を接着する（図１２（ｂ）参照）。
【００７６】次に図１３（ａ）に示すように、導電層２
０をパターニングした後、所定位置に導体バンプ３５，
３４ａ２，３４ｂ２，３３３，３２ａ４，３２ｂ４，お
よび３１５を形成する。
【００７７】次に図１３（ｂ）に示すように熱硬化性樹
脂からなる絶縁層２１を積層した後、加圧しながら熱硬
化する。すると、導体バンプ３５，３４ａ２，３４
ｂ２，３３３，３２ａ４，３２ｂ４，および３１５は絶
縁層２１を貫通し、絶縁層２１は硬化する。続いて絶縁
層２１上に例えば厚さ３５μｍの銅箔からなる導電層２
２を接着する。
【００７８】次に図１４に示すように、導電層２２をパ
ターニングして端子３，４ａ，４ｂ，５，６ａ，６ｂ，
および７を形成し、配線基板１を完成する。なお、導体
バンプ３１１，３１２，３１３，３１４，３１５はコン
タクト３１となり、導体バンプ３２ａ１，３２ａ２，３
２ａ３，３２ａ４はコンタクト３２ａとなり、導体バン
プ３２ｂ１，３２ｂ２，３２ｂ３，３２ｂ４はコンタク
ト３２ｂとなる。また導体バンプ３３１，３３２，３３
３はコンタクト３３となり、導体バンプ３４ａ １，３４
ａ２，３４ａ３はコンタクト３４ａとなり、導体バンプ
３４ｂ１，３４ｂ２，３４ｂ３はコンタクト３４ｂとな
り、導体バンプ３５はコンタクト３５となる。
【００７９】なお、上記実施の形態の配線基板の製造方
法は片面にのみ端子が形成されていたが、図４に示す半
導体パッケージ４０のように両面に端子が形成される場
合の製造方法を図１５を参照して説明する。
【００８０】まず、図１５（ａ）に示すように銅箔から
なる導電層８１上に導体バンプ８２ａ，８２ｂ，８２ｃ
を形成する。続いて熱硬化性樹脂からなる絶縁層８０を
積層した後、加圧しながら加熱硬化する（図１５（ｂ）
参照）。すると導体バンプ８２ａ，８２ｂ，８２ｃは絶
縁層８０を貫通するとともに、絶縁層８０は熱硬化され
る。
【００８１】次に図１５（ｂ）に示すように、絶縁層８
０上に銅箔からなる導電層８３を接着する。続いて導電
層８１および８２をパターニングし、端子８１ａ，８１
ｂ，８１ｃを絶縁層８０の裏面に形成し、パッド８３
ａ，８３ｂ，８３ｃを絶縁層８０の表面に形成する。こ
のとき、端子８１ａ，８１ｂ，８１ｃは導体バンプ８２
ａ，８２ｂ，８２ｃを介してパッド８３ａ，８３ｂ，８
３ｃに各々接続される。
【００８２】そして、絶縁層８０の表面に、第３の実施
の形態で説明した方法で積層すれば両面に端子が形成さ
れた多層配線基板または、半導体パッケージを得ること
ができる。
【００８３】
【発明の効果】以上述べたように、本発明によれば信号
配線が密度に配置されても、クロストークが発生するの
を可及的に防止することができるとともにサイズが増大
するのを可及的に防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す平面
図。
【図２】図１に示す切断線Ａ−Ａで切断したときの断面
図。
【図３】配線幅、パッド間距離、配線線数との関係を説
明する模式図。
【図４】本発明の第２の実施の形態の構成を示す断面
図。
【図５】本発明による半導体装置の他の例を示す断面
図。
【図６】図５に示す半導体装置と組合せられる配線基板
の構成を示す平面図。
【図７】本発明の配線基板の第１の変形例の構成を示す
平面図。
【図８】本発明の配線基板の第２の変形例の構成を示す
平面図。
【図９】本発明の配線基板の他の変形例の構成を示す平
面図。
【図１０】本発明の第３の実施の形態の製造工程断面
図。
【図１１】本発明の第３の実施の形態の製造工程断面
図。
【図１２】本発明の第３の実施の形態の製造工程断面
図。
【図１３】本発明の第３の実施の形態の製造工程断面
図。
【図１４】本発明の第３の実施の形態の製造工程断面
図。
【図１５】本発明の両面に端子を有する配線基板または
半導体パッケージの製造工程断面図。
【図１６】従来の配線基板の構成を示す平面図。
【図１７】本発明の第１の実施の形態の変形例の構成を
示す図。
【符号の説明】
１ 配線基板 ３，５，７ 接地電源または駆動電源用端子 ４ａ，４ｂ 信号配線用端子 ６ａ，６ｂ 信号配線用端子 ８ａ，８ｂ，８ｃ パッド ９ａ，９ｂ，９ｃ 配線 １１ 絶縁層 １２ 導電層 １３ 絶縁層 １４ａ，１４ｂ 配線パターン １５ 絶縁層 １６ 導電層 １７ 絶縁層 １８ａ，１８ｂ 配線パターン １９ 絶縁層 ２０ 導電層 ２１ 絶縁層 ３１ コンタクト ３２ａ，３２ｂ コンタクト ３３ コンタクト ３４ａ，３４ｂ コンタクト ３５ コンタクト ４０，４０Ａ 半導体パッケージ ４３ パッド ５０ 半導体装置 ５２ 半導体チップ ５４ ワイヤ ５６ メタルギャップ ５８ ヒートシンク ７０ 半導体実装装置
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA05 AA12 AA15 AA32 AA43 AA51 BB02 BB03 BB04 BB07 BB11 BB15 BB16 CC09 CC32 DD02 DD32 DD44 EE31 EE33 FF24 FF27 GG17 GG18 GG28 HH04 HH22

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】複数の配線層を有する配線基板であって、
    前記配線基板の主面上に複数の信号配線用端子と、複数
    の電源用端子とが配置されて前記配線層の内層のいずれ
    かの層に前記信号配線用端子または電源用端子のうちの
    一方が接続され、 前記複数の信号配線用端子のうち、同一層に形成された
    配線に接続する信号配線用端子は、この信号配線用端子
    が形成された領域の内側または外側のうちの少なくとも
    一方の側が前記電源用端子に取り囲まれるように配置さ
    れたことを特徴とする配線基板。
  2. 【請求項２】前記電源用端子は接地電源用端子および駆
    動電源用端子を有し、 前記信号配線用端子が形成された領域の内側または外側
    のうちの一方の側を取り囲んでいる電源用端子は接地電
    源用端子または駆動電源用端子のうちの一方の端子であ
    ることを特徴とする請求項１記載の配線基板。
  3. 【請求項３】前記信号配線用端子が形成された領域の内
    側または外側のうちの一方の側を取り囲んでいる電源用
    端子は同一層上に形成された共通の配線に接続されたこ
    とを特徴とする請求項２記載の配線基板。
  4. 【請求項４】前記電源用端子に取り囲れた信号配線用端
    子のうち、端部から中央部に向かう方向の一つの列上に
    配置された前記信号配線用端子の個数ｋは、端子のサイ
    ズをＡ、端子間のピッチをＰ、前記配線の幅をＷ、前記
    配線間のスペースの最小寸法をＳとすると、 ｋ≦１＋（Ｐ−Ａ−Ｓ）／（Ｓ＋Ｗ） を満足するように配置されたことを特徴とする請求項１
    乃至３のいずれかに記載の配線基板。
  5. 【請求項５】中央部と最も外側に前記電源用端子が配置
    されたことを特徴とする請求項１乃至４のいずれかに記
    載の配線基板。
  6. 【請求項６】複数の配線層を有する配線基板を備えた半
    導体パッケージであって、前記配線基板の主面上に複数
    の信号配線用端子と、複数の電源用端子とが配置されて
    前記配線層の内層のいずれかの層に前記信号配線用端子
    または電源用端子のうちの一方が接続され、 前記複数の信号配線用端子のうち、同一層に形成された
    配線に接続する信号配線用端子は、この信号配線用端子
    が形成された領域の内側または外側のうちの少なくとも
    一方の側が前記電源用端子に取り囲まれるように配置さ
    れたことを特徴とする半導体パッケージ。
  7. 【請求項７】前記電源用端子は接地電源用端子および駆
    動電源用端子を有し、 前記信号配線用端子が形成された領域の内側または外側
    のうちの一方の側を取り囲んでいる電源用端子は接地電
    源用端子または駆動電源用端子のうちの一方の端子であ
    ることを特徴とする請求項６記載の半導体パッケージ。
  8. 【請求項８】前記信号配線用端子が形成された領域の内
    側または外側のうちの一方の側を取り囲んでいる電源用
    端子は同一層上に形成された共通の配線に接続されたこ
    とを特徴とする請求項７記載の半導体パッケージ。
  9. 【請求項９】前記電源用端子に取り囲れた信号配線用端
    子のうち、端部から中央部に向かう方向に配置された前
    記信号配線用端子の個数ｋは、端子のサイズをＡ、端子
    間のピッチをＰ、前記配線の幅をＷ、前記配線間のスペ
    ースの最小寸法をＳとすると、 ｋ≦１＋（Ｐ−Ａ−Ｓ）／（Ｓ＋Ｗ） を満足するように配置されたことを特徴とする請求項６
    乃至８のいずれかに記載の半導体パッケージ。
  10. 【請求項１０】中央部と最も外側に前記電源用端子が配
    置されたことを特徴とする請求項６乃至９のいずれかに
    記載の半導体パッケージ。
  11. 【請求項１１】請求項１記載の配線基板と、 主面上に前記配線基板の端子に対応するように端子が設
    けられた請求項６記載の半導体パッケージと、 この半導体パッケージ上に載置され、前記半導体パッケ
    ージと電気的に接続された半導体チップと、 を備え、前記半導体パッケージの端子は前記配線基板の
    対応する端子に接続されたことを特徴とする半導体装
    置。
  12. 【請求項１２】主面上に配置された複数の信号配線用端
    子、複数の第１および第２の電源用端子を有する配線基
    板であって、前記第１の電源用端子の形成された第１の
    領域の内側または外側のうちの少なくとも一方の側が前
    記信号配線用端子に取り囲まれるように配置され、前記
    第２の電源用端子の形成された第２の領域の内側または
    外側のうちの少なくとも一方の側が前記信号配線用端子
    に取り囲まれるように配置されたことを特徴とする配線
    基板。
  13. 【請求項１３】主面上に配置された複数の信号配線用端
    子、複数の第１および第２の電源用端子を有する半導体
    パッケージであって、前記第１の電源用端子の形成され
    た第１の領域の内側または外側のうちの少なくとも一方
    の側が前記信号配線用端子に取り囲まれるように配置さ
    れ、前記第２の電源用端子の形成された第２の領域の内
    側または外側のうちの少なくとも一方の側が前記信号配
    線用端子に取り囲まれるように配置されたことを特徴と
    する半導体パッケージ。
JP2000012795A 2000-01-21 2000-01-21 配線基板、半導体パッケージ、および半導体装置 Abandoned JP2001203470A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000012795A JP2001203470A (ja) 2000-01-21 2000-01-21 配線基板、半導体パッケージ、および半導体装置
US09/494,047 US6479758B1 (en) 2000-01-21 2000-01-31 Wiring board, semiconductor package and semiconductor device
TW089102037A TW493365B (en) 2000-01-21 2000-02-01 Wiring board, semiconductor package, and semiconductor device
MYPI20001413A MY125293A (en) 2000-01-21 2000-04-05 Wiring board, semiconductor package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012795A JP2001203470A (ja) 2000-01-21 2000-01-21 配線基板、半導体パッケージ、および半導体装置

Publications (1)

Publication Number Publication Date
JP2001203470A true JP2001203470A (ja) 2001-07-27

Family

ID=18540470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012795A Abandoned JP2001203470A (ja) 2000-01-21 2000-01-21 配線基板、半導体パッケージ、および半導体装置

Country Status (4)

Country Link
US (1) US6479758B1 (ja)
JP (1) JP2001203470A (ja)
MY (1) MY125293A (ja)
TW (1) TW493365B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829627A1 (fr) * 2001-09-11 2003-03-14 Sendo Int Ltd Agencement de boitier de circuit integre et carte a circuit imprime
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
KR100771268B1 (ko) 2005-02-03 2007-10-29 인피니언 테크놀로지스 아게 신호 혼선 감소 기판
JP2010278101A (ja) * 2009-05-27 2010-12-09 Kyocera Corp 多層基板および半導体装置
EP2785155A2 (en) 2013-03-28 2014-10-01 Fujitsu Limited Circuit board and electronic device
JP2016134543A (ja) * 2015-01-21 2016-07-25 セイコーエプソン株式会社 半導体モジュール、半導体装置、及び電気光学装置
WO2018042518A1 (ja) * 2016-08-30 2018-03-08 株式会社日立製作所 半導体装置及びプリント基板
JP2021136339A (ja) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 半導体装置
JP2021136340A (ja) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 半導体装置
US11264444B2 (en) 2018-12-12 2022-03-01 Samsung Display Co., Ltd. Display apparatus including an amorphous silicon conductive layer and method of manufacturing the same
JP2022043690A (ja) * 2020-09-04 2022-03-16 セイコーエプソン株式会社 電子機器、及び半導体集積回路装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417462B1 (en) * 2000-06-19 2002-07-09 Intel Corporation Low cost and high speed 3-load printed wiring board bus topology
US6563299B1 (en) 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
JP3639226B2 (ja) * 2001-07-05 2005-04-20 松下電器産業株式会社 半導体集積回路装置、実装基板および実装体
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
US6575766B1 (en) * 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
TW531052U (en) * 2002-04-29 2003-05-01 Via Tech Inc Flip chip and flip chip packaging substrate
TW539238U (en) * 2002-04-30 2003-06-21 Via Tech Inc Flip-chip packaging substrate
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
US6833513B1 (en) * 2002-10-22 2004-12-21 Cisco Technology, Inc. Crosstalk reduction in a PWB connector footprint
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
SE0300686D0 (sv) * 2003-03-13 2003-03-13 Infineon Technologies Wireless A method and device for protection of a component or module
US6924437B1 (en) * 2003-04-10 2005-08-02 Cisco Technology, Inc. Techniques for coupling an object to a circuit board using a surface mount coupling device
US20040238213A1 (en) * 2003-05-28 2004-12-02 Pitio Walter Michael Uniform impedance printed circuit board
US7038319B2 (en) * 2003-08-20 2006-05-02 International Business Machines Corporation Apparatus and method to reduce signal cross-talk
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US7154285B2 (en) * 2004-09-30 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for providing PCB layout for probe card
US7324344B2 (en) * 2004-12-01 2008-01-29 Cisco Technology, Inc. Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board
US7321493B2 (en) * 2004-12-01 2008-01-22 Cisco Technology, Inc. Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board
US7307437B1 (en) * 2005-03-24 2007-12-11 Hewlett-Packard Development Company, L.P. Arrangement with conductive pad embedment
US7335976B2 (en) * 2005-05-25 2008-02-26 International Business Machines Corporation Crosstalk reduction in electrical interconnects using differential signaling
US20080079135A1 (en) * 2006-09-29 2008-04-03 Jitesh Shah Package assembly pinout with superior crosstalk and timing performance
US8120162B2 (en) * 2007-09-28 2012-02-21 Integrated Device Technology, Inc. Package with improved connection of a decoupling capacitor
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
KR101564070B1 (ko) * 2009-05-01 2015-10-29 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
JP2011124549A (ja) * 2009-11-11 2011-06-23 Canon Inc 半導体装置
US8901747B2 (en) 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
US20120068339A1 (en) * 2010-09-21 2012-03-22 Mosys, Inc. VLSI Package for High Performance Integrated Circuit
US9332629B2 (en) 2010-11-02 2016-05-03 Integrated Device Technology, Inc. Flip chip bump array with superior signal performance
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
US9202783B1 (en) * 2011-03-24 2015-12-01 Juniper Networks, Inc. Selective antipad backdrilling for printed circuit boards
JP5919873B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
JP5904856B2 (ja) * 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
US20140174812A1 (en) * 2012-12-21 2014-06-26 Raul Enriquez Shibayama Method and Apparatus for Far End Crosstalk Reduction in Single Ended Signaling
US9113555B2 (en) * 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction
JP6036513B2 (ja) * 2013-04-19 2016-11-30 株式会社デンソー 車両用電子機器
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
JP6332680B2 (ja) 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
US10917163B2 (en) 2014-08-15 2021-02-09 SEAKR Engineering, Inc. Integrated mixed-signal RF transceiver with ADC, DAC, and DSP and high-bandwidth coherent recombination
EP3866423A1 (en) 2014-08-15 2021-08-18 Seakr Engineering, Inc. Integrated mixed-signal asic with adc, dac, and dsp
US9343398B2 (en) * 2014-09-26 2016-05-17 Invensas Corporation BGA ballout partition techniques for simplified layout in motherboard with multiple power supply rail
US9907156B1 (en) 2015-03-06 2018-02-27 Juniper Networks, Inc. Cross-talk reduction for high speed signaling at ball grid array region and connector region
US9955605B2 (en) * 2016-03-30 2018-04-24 Intel Corporation Hardware interface with space-efficient cell pattern
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
US12342450B2 (en) * 2020-01-08 2025-06-24 Delta Electronics (Shanghai) Co., Ltd Power supply apparatus, load and electronic device
CN113096933B (zh) 2020-01-08 2022-04-22 台达电子企业管理（上海）有限公司 多相耦合电感、多相耦合电感阵列及两相反耦合电感
JP7326192B2 (ja) * 2020-03-17 2023-08-15 キオクシア株式会社 配線基板及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855537A (en) 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
JP3228589B2 (ja) 1993-03-15 2001-11-12 株式会社東芝 マルチチップモジュール
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
US5686764A (en) * 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
KR100371877B1 (ko) 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829627A1 (fr) * 2001-09-11 2003-03-14 Sendo Int Ltd Agencement de boitier de circuit integre et carte a circuit imprime
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
KR100771268B1 (ko) 2005-02-03 2007-10-29 인피니언 테크놀로지스 아게 신호 혼선 감소 기판
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010278101A (ja) * 2009-05-27 2010-12-09 Kyocera Corp 多層基板および半導体装置
US9699887B2 (en) 2013-03-28 2017-07-04 Fujitsu Limited Circuit board and electronic device
JP2014192416A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd 配線基板及び電子装置
EP2785155A2 (en) 2013-03-28 2014-10-01 Fujitsu Limited Circuit board and electronic device
JP2016134543A (ja) * 2015-01-21 2016-07-25 セイコーエプソン株式会社 半導体モジュール、半導体装置、及び電気光学装置
WO2018042518A1 (ja) * 2016-08-30 2018-03-08 株式会社日立製作所 半導体装置及びプリント基板
US11264444B2 (en) 2018-12-12 2022-03-01 Samsung Display Co., Ltd. Display apparatus including an amorphous silicon conductive layer and method of manufacturing the same
JP2021136339A (ja) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 半導体装置
JP2021136340A (ja) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 半導体装置
JP7400537B2 (ja) 2020-02-27 2023-12-19 セイコーエプソン株式会社 半導体装置
JP7400536B2 (ja) 2020-02-27 2023-12-19 セイコーエプソン株式会社 半導体装置
JP2022043690A (ja) * 2020-09-04 2022-03-16 セイコーエプソン株式会社 電子機器、及び半導体集積回路装置
JP7528653B2 (ja) 2020-09-04 2024-08-06 セイコーエプソン株式会社 電子機器、及び半導体集積回路装置

Also Published As

Publication number Publication date
MY125293A (en) 2006-07-31
TW493365B (en) 2002-07-01
US6479758B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
JP2001203470A (ja) 配線基板、半導体パッケージ、および半導体装置
JP5173758B2 (ja) 半導体パッケージの製造方法
JP2018129596A (ja) 無線装置
JPH1154944A (ja) 回路基板
JP5413597B2 (ja) 配線基板
WO2011007507A1 (ja) 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JP3878795B2 (ja) 多層配線基板
US10971440B2 (en) Semiconductor package having an impedance-boosting channel
TWI245380B (en) Semiconductor device
JP3715120B2 (ja) ハイブリッドモジュール
JP2004214460A (ja) 半導体装置
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
JPH10214928A (ja) プリント配線板
JP3798978B2 (ja) 多層配線基板
CN112740845B (zh) 模块
CN100517691C (zh) 芯片互连结构及系统
JPH11163217A (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP2001024140A (ja) リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2008124072A (ja) 半導体装置
JPH0741161Y2 (ja) 混成集積回路
JP2002050877A (ja) 多層配線基板
JP3831173B2 (ja) 半導体モジュール
JP2001274553A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060228