[go: up one dir, main page]

JP2001202258A - Real-time processing device - Google Patents

Real-time processing device

Info

Publication number
JP2001202258A
JP2001202258A JP2000012214A JP2000012214A JP2001202258A JP 2001202258 A JP2001202258 A JP 2001202258A JP 2000012214 A JP2000012214 A JP 2000012214A JP 2000012214 A JP2000012214 A JP 2000012214A JP 2001202258 A JP2001202258 A JP 2001202258A
Authority
JP
Japan
Prior art keywords
time
time slot
processing
real
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000012214A
Other languages
Japanese (ja)
Inventor
Tomohiro Kamishio
具宏 上塩
Yasuhiro Fujita
康宏 藤田
Takekuni Matsuoka
建城 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2000012214A priority Critical patent/JP2001202258A/en
Publication of JP2001202258A publication Critical patent/JP2001202258A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 従来の技術におけるリアルタイム処理装置
は、各定周期処理毎に割り当て可能な処理時間が明確で
なく、優先順位の高い定周期処理の処理時間が長くなっ
た場合、優先順位の低い定周期処理がその周期内に完了
することができなくなり、また、バックグランド処理な
どの周期を持たない処理が、最も優先順位の低い処理の
周期でしか実行することができないといった問題があっ
た。 【解決手段】 定周期処理が複数存在するリアルタイム
処理装置において、制御上要求される最も高速の処理の
周期を基本周期とし、その先頭で起動した時限タイマの
割込みにより基本周期の中をいくつかのタイムスロット
(1、2、3)に分割する手段と、1つのタイムスロッ
ト内にいくつかのレベルを設け、レベル毎に接続した複
数のタスクを1つのグループとして扱い、グループ単位
で優先順位を付け実行管理をおこなう手段を有するリア
ルタイム処理装置。
(57) [Summary] [PROBLEMS] A real-time processing device according to the conventional technology has a problem that when the processing time that can be assigned to each periodic processing is not clear, and the processing time of the periodic processing with a high priority becomes longer, A problem that fixed-cycle processing with a low priority cannot be completed within that cycle, and processing that does not have a cycle, such as background processing, can be executed only in the cycle of the processing with the lowest priority. was there. In a real-time processing device having a plurality of fixed-cycle processing, a cycle of the fastest processing required for control is set as a basic cycle, and some of the basic cycles are interrupted by a timed timer started at the beginning. Means for dividing into time slots (1, 2, 3), providing several levels in one time slot, treating a plurality of tasks connected for each level as one group, and assigning priority in group units A real-time processing device having means for performing execution management.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、工作機械や自動組
み立て装置、自動搬送装置などの制御に用いるリアルタ
イム処理装置に関する発明であり、さらに詳しくは、定
周期処理が複数存在するリアルタイム処理装置に関する
発明である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a real-time processing apparatus used for controlling a machine tool, an automatic assembling apparatus, an automatic transfer apparatus, and the like. More specifically, the present invention relates to a real-time processing apparatus having a plurality of periodic processing. It is.

【0002】[0002]

【従来の技術】従来、定周期処理が複数存在するリアル
タイム処理装置では、処理毎にその周期をタイマコント
ローラに設定し、タイマコントローラタイマがその設定
周期で割込みコントローラに信号を入力していた。そし
て、割込みコントローラが複数のタイマコントローラか
らの入力信号の優先順位を判断してマイクロプロセッサ
に割込み信号を入力し、マイクロプロセッサにその時点
で最も優先順位の高い処理の実行をおこなわせることに
より、定周期処理が複数存在するリアルタイム処理を実
現していた。
2. Description of the Related Art Conventionally, in a real-time processing apparatus having a plurality of fixed-cycle processes, the cycle is set in a timer controller for each process, and a timer controller timer inputs a signal to an interrupt controller at the set cycle. Then, the interrupt controller determines the priority order of the input signals from the plurality of timer controllers, inputs the interrupt signal to the microprocessor, and causes the microprocessor to execute the process with the highest priority at that time. Real-time processing with multiple periodic processing has been realized.

【0003】[0003]

【発明が解決しようとする課題】従来の技術におけるリ
アルタイム処理装置は、各定周期処理毎に割り当て可能
な処理時間が明確でなく、優先順位の高い定周期処理の
処理時間が長くなった場合、優先順位の低い定周期処理
がその周期内に完了することができなくなるといった問
題があった。また、バックグランド処理などの周期を持
たない処理が、最も優先順位の低い処理の周期でしか実
行することができないといった問題があった。従来のリ
アルタイム処理装置における定周期タスクの実行状態を
図7に示す。
In the real-time processing apparatus according to the prior art, when the processing time that can be assigned to each periodic processing is not clear, and the processing time of the periodic processing having a high priority becomes longer, There is a problem that a fixed-period process having a low priority cannot be completed within that period. Further, there is a problem that a process having no cycle such as a background process can be executed only in a cycle of a process having the lowest priority. FIG. 7 shows an execution state of a periodic task in a conventional real-time processing device.

【0004】[0004]

【課題を解決するための手段】上記問題を解決するため
に、本発明では、定周期処理が複数存在するリアルタイ
ム処理装置において、制御上要求される最も高速の処理
の周期を基本周期とし、基本周期内における時間的資源
を時限タイマを使用することによりいくつかのタイムス
ロットに分割して割り当て、リアルタイム処理を実現す
る。各タイムスロットに割り当てる時間は、時限タイマ
を調節することにより変更可能である。さらに、1つの
タイムスロット内にいくつかのレベルを設け、レベル毎
に複数のタスクを接続する。接続されたタスクを1つの
グループとして扱い、グループ単位で優先順位を付け実
行管理をおこなう。そして、レベル毎にグループの性質
をスキャン型タスクグループまたはイベント型タスクグ
ループとして管理する。ここで、スキャン型タスクグル
ープとは、一定周期で起動され一定周期時間内に処理の
完了が保証されている制御処理などをおこなうタスクグ
ループのことである。イベント型タスクグループは、イ
ベントで起動され、いつ処理が完了するかあらかじめ予
想できないデータ処理などをおこなうタスクグループの
ことである。また、タスクグループ内のタスクの実行方
式をラウンドロビン方式または優先順位方式で管理でき
るようにする。緊急を要するイベント処理のためには、
タイムスロットとは独立したイベント割り込みスロット
を提供することにより、基本周期内の任意の時刻に割り
込むことができ、最速で割り込みタスクを起動すること
ができる。
According to the present invention, in order to solve the above-mentioned problems, in a real-time processing apparatus having a plurality of periodic processing, the basic cycle is set to the highest processing cycle required for control. A time resource within a cycle is divided into several time slots by using a timed timer and assigned to realize real-time processing. The time assigned to each time slot can be changed by adjusting the timed timer. Further, several levels are provided in one time slot, and a plurality of tasks are connected for each level. The connected tasks are handled as one group, and the execution management is performed by assigning priorities to each group. Then, the property of the group is managed as a scan task group or an event task group for each level. Here, the scan type task group is a task group that is started at a fixed cycle and performs a control process or the like whose completion is guaranteed within a fixed cycle time. The event type task group is a task group that is activated by an event and performs data processing or the like that cannot predict in advance when the processing will be completed. Also, the execution method of the tasks in the task group can be managed by a round robin method or a priority method. To handle urgent events,
By providing an event interrupt slot independent of a time slot, it is possible to interrupt at an arbitrary time within the basic cycle, and to start an interrupt task at the fastest.

【0005】[0005]

【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。図1は本発明におけるリアルタイム処理
装置において基本周期内のタイムスロットの仕組みを表
す概念図である。この例では、基本周期用タイマと2つ
の時限タイマにより、3つのタイムスロットが存在す
る。図中1はタイムスロット1を示し、2はタイムスロ
ット2を示し、3はタイムスロット3を示す。4はタイ
ムスロット1およびタイムスロット2の時間が時限タイ
マ1により調節されることを示し、5はタイムスロット
2およびタイムスロット3の時間が時限タイマ2により
調節されることを示す。図2は本発明において各スロッ
トに複数のレベルが存在し、各レベルに複数のタスクが
接続されていることを示す図である。図3は図2の実施
例であり、タイムスロット1内のレベル1に定周期タス
ク1が接続され、同じくタイムスロット1内のレベル2
に定周期タスク2が接続され、タイムスロット2のレベ
ル1に定周期タスク2が接続され、タイムスロット3に
バックグランドタスクが接続されたことを示す図であ
る。図4は図3において各タイムスロットの実行状態を
表すタイムチャートである。図中1はタイムスロット1
に割り付けられた定周期タスク1の実行状態を示し、基
本周期内で実行が完了する様子を示す。2、3は同じく
タイムスロット1に割り付けられた定周期タスク2の実
行状態を示し、基本周期の2倍の周期で実行が完了する
様子を示す。4、5、6、7はタイムスロット2に割り
付けられた定周期タスク3の実行状態を示し基本周期の
4倍の周期で実行が完了する様子を示す。8、9、1
0、11、12はタイムスロット3に割り付けられたバ
ックグランドタスクの実行状態を示す。まず最初に基本
周期で割込みが入り、タイムスロット1内の定周期タス
ク1の実行が開始される。このとき割込みの先頭で時限
タイマ1と時限タイマ2が起動される。タイムスロット
1の定周期タスク1の実行が完了すると、続けて定周期
タスク2の実行が開始される。定周期タスク2の実行中
に時限タイマ1の割り込みが入ると、定周期タスク2の
実行が中断される。つまり、タイムスロット1からタイ
ムスロット2に移行することになる。タイムスロット2
に移行すると、タイムスロット2内の定周期タスク3の
実行が開始される。定周期タスク3の実行中に時限タイ
マ2の割り込みが入ると、定周期タスク3の実行が中断
される。つまり、タイムスロット2からタイムスロット
3に移行することになる。タイムスロット3に移行する
と、タイムスロット3内の、バックグランドタスクの実
行が開始される。バックグランドタスクの実行は、基本
周期の割り込みにより中断されることになる。以降、時
限タイマ1割込み、時限タイマ2割込み、基本周期の割
り込みが入ることを繰り返すことにより、定周期タスク
1、定周期タスク2、定周期タスク3、バックグランドタ
スクで構成されたリアルタイム処理が実現される。図6
は本発明においてあるタイムスロットに割り当てられた
処理がタイムスロットの時間内に完了した場合、自動的
に次のタイムスロットに割り当てられた処理の実行を前
倒しで開始させることを示す図である。タイムスロット
1に割り当てられた処理が時限タイマ1を待たずに完了
すると、タイムスロット2に割り当てられた処理の実行
を前倒しで開始させることを示す。さらにタイムスロッ
ト2に割り当てられた処理が時限タイマ2を待たずに完
了すると、タイムスロット3に割り当てられた処理の実
行を前倒しで開始させることを示す。なお、自動的に次
のタイムスロットに割り当てられた処理の実行を開始さ
せるかどうかは選択することができる。図7は本発明に
おいて時限タイマによりあるタイムスロットから次のタ
イムスロットに切り替えをおこなうべきときに、次のタ
イムスロットに割り当てられた処理が存在しない場合、
タイムスロットの切り替えをおこなわずに現在のタイム
スロットに割り当てられた処理を継続させることを示す
図である。時限タイマ1がタイムアップした時点でタイ
ムスロット2に割り当てられた処理が存在しないことを
自動的に判断し、タイムスロット1に割り当てられた処
理を継続させることを示す。時限タイマ2がタイムアッ
プした時点ではタイムスロット3に割り当てられた処理
が存在するため、タイムスロット1からタイムスロット
3にタイムスロットの切り替えがおこなわれることを示
す。なお、タイムスロットの切り替えをおこなわずに現
在のタイムスロットに割り当てられた処理を継続させる
かどうかは選択することができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a conceptual diagram showing a mechanism of a time slot in a basic cycle in a real-time processing device according to the present invention. In this example, there are three time slots by the basic period timer and two timed timers. In the figure, 1 indicates time slot 1, 2 indicates time slot 2, and 3 indicates time slot 3. 4 indicates that the time of the time slot 1 and the time slot 2 are adjusted by the timed timer 1, and 5 indicates that the time of the time slot 2 and the time slot 3 is adjusted by the timed timer 2. FIG. 2 is a diagram showing that a plurality of levels exist in each slot and a plurality of tasks are connected to each level in the present invention. FIG. 3 shows the embodiment of FIG. 2, in which a fixed-period task 1 is connected to a level 1 in a time slot 1, and
Is a diagram showing that the periodic task 2 is connected to the time slot 2, the periodic task 2 is connected to the level 1 of the time slot 2, and the background task is connected to the time slot 3. FIG. FIG. 4 is a time chart showing the execution state of each time slot in FIG. In the figure, 1 is time slot 1
2 shows the execution state of the fixed-period task 1 assigned to, and shows how the execution is completed within the basic period. Reference numerals 2 and 3 indicate the execution state of the fixed-period task 2 similarly allocated to the time slot 1, and indicate that the execution is completed in a cycle twice the basic cycle. Reference numerals 4, 5, 6, and 7 indicate the execution state of the fixed-period task 3 assigned to the time slot 2, and indicate that the execution is completed in a cycle four times the basic cycle. 8, 9, 1
0, 11, and 12 indicate the execution state of the background task assigned to time slot 3. First, an interrupt occurs in the basic cycle, and the execution of the periodic task 1 in the time slot 1 is started. At this time, the timed timers 1 and 2 are activated at the beginning of the interrupt. When the execution of the periodic task 1 in the time slot 1 is completed, the execution of the periodic task 2 is started. If the timer 1 interrupts during execution of the periodic task 2, the execution of the periodic task 2 is interrupted. That is, the time slot 1 shifts to the time slot 2. Time slot 2
, The execution of the periodic task 3 in the time slot 2 is started. If an interruption of the timed timer 2 occurs during execution of the periodic task 3, the execution of the periodic task 3 is interrupted. That is, the time slot 2 shifts to the time slot 3. When the process shifts to time slot 3, the execution of the background task in time slot 3 is started. The execution of the background task is interrupted by the interruption of the basic cycle. Thereafter, real-time processing consisting of the fixed-cycle task 1, the fixed-cycle task 2, the fixed-cycle task 3, and the background task is realized by repeatedly entering the timed timer 1 interrupt, the timed timer 2 interrupt, and the basic cycle interrupt. Is done. FIG.
FIG. 7 is a diagram showing that, when the processing assigned to a certain time slot is completed within the time slot time in the present invention, the execution of the processing assigned to the next time slot is automatically started earlier. When the process assigned to the time slot 1 is completed without waiting for the timed timer 1, it indicates that the execution of the process assigned to the time slot 2 is started earlier. Further, when the processing assigned to the time slot 2 is completed without waiting for the timed timer 2, it indicates that the execution of the processing assigned to the time slot 3 is started earlier. It is possible to select whether to automatically start the execution of the process assigned to the next time slot. FIG. 7 illustrates a case where when a time slot is to be switched from one time slot to the next time slot according to the present invention, there is no process assigned to the next time slot,
FIG. 11 is a diagram illustrating that processing assigned to a current time slot is continued without switching a time slot. It is automatically determined that there is no process assigned to the time slot 2 when the time-up timer 1 times out, and this indicates that the process assigned to the time slot 1 is continued. When the time of the timed timer 2 is up, the processing assigned to the time slot 3 exists, so that the time slot is switched from the time slot 1 to the time slot 3. It is possible to select whether to continue the process assigned to the current time slot without switching the time slot.

【0006】[0006]

【発明の効果】以上述べたように、本発明によれば、定
周期処理が複数存在するリアルタイム処理装置におい
て、制御上要求される最も高速の処理の周期を基本周期
とし、基本周期の先頭で起動される時限タイマを使用し
て分割された複数のタイムスロットにより、各定周期処
理に割り当て可能な処理時間を明確にすることができ
る。あるタイムスロットに割り当てられた定周期処理
が、他のタイムスロットに割り当てられた定周期処理の
処理時間に影響を与えないことがわかる。そして、バッ
クグランド処理などの周期を持たない処理についても、
基本周期内で確実に実行させることができることによ
り、最も優先順位の低い処理の周期でしか実行すること
ができないといった従来技術の問題点を解決できること
がわかる。1つのタイムスロット内にいくつかのレベル
を設け、グループ単位で優先順位を付け実行管理をおこ
なうことにより、タイムスロット内全てのタスクを検索
する必要がなく、タスク管理が簡素化され、マルチタス
クOSとしてのオーバヘッドが少なくなる。そして、レベ
ル毎にグループの性質をスキャン型タスクグループまた
はイベント型タスクグループとして管理することと、タ
スクグループ内のタスクの実行方式をラウンドロビン方
式または優先順位方式で管理することにより、1つのタ
イムスロット内で複数の方式のマルチタスク実行管理を
実現することができる。
As described above, according to the present invention, in a real-time processing apparatus having a plurality of periodic processing, the basic cycle is set to the cycle of the fastest processing required for control. By the plurality of time slots divided by using the timed timer that is started, it is possible to clarify the processing time that can be allocated to each fixed-cycle processing. It can be seen that the periodic processing assigned to a certain time slot does not affect the processing time of the periodic processing assigned to another time slot. And for processes that do not have a cycle, such as background processing,
It can be understood that the problem of the related art, which can be executed only in the cycle of the process with the lowest priority, can be solved by being able to execute the process reliably within the basic cycle. By providing several levels in one time slot, and prioritizing and managing execution in group units, it is not necessary to search all tasks in a time slot, task management is simplified, and a multitask OS Overhead is reduced. By managing the nature of the group as a scan type task group or an event type task group for each level, and managing the execution method of the tasks in the task group by a round robin method or a priority method, one time slot can be obtained. A plurality of types of multi-task execution management can be realized within the system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明におけるリアルタイム処理装置において
基本周期内のタイムスロットの仕組みを示す概念図であ
る。
FIG. 1 is a conceptual diagram showing a mechanism of a time slot in a basic cycle in a real-time processing device according to the present invention.

【図2】本発明におけるリアルタイム処理装置において
各スロットに複数のレベルが存在し、各レベルに複数の
タスクが接続されていることを示す図である。
FIG. 2 is a diagram showing that a plurality of levels exist in each slot and a plurality of tasks are connected to each level in the real-time processing device according to the present invention.

【図3】図2の実施例を示す図である。FIG. 3 is a diagram showing the embodiment of FIG. 2;

【図4】図3において各タイムスロットの実行状態を示
すタイムチャートである。
FIG. 4 is a time chart showing an execution state of each time slot in FIG. 3;

【図5】本発明においてあるタイムスロットに割り当て
られた処理がタイムスロットの時間内に完了した場合、
自動的に次のタイムスロットに割り当てられた処理の実
行を前倒しで開始させることを示す図である。
FIG. 5 is a diagram showing a case where a process assigned to a certain time slot in the present invention is completed within a time slot;
It is a figure showing that execution of processing automatically allocated to the next time slot is started ahead of schedule.

【図6】本発明において時限タイマによりあるタイムス
ロットから次のタイムスロットに切り替えをおこなうべ
きときに、次のタイムスロットに割り当てられた処理が
存在しない場合、タイムスロットの切り替えをおこなわ
ずに現在のタイムスロットに割り当てられた処理を継続
させることを示す図である。
FIG. 6 is a timing diagram showing a case where a time slot is to be switched from one time slot to the next time slot, and if there is no process assigned to the next time slot, the current time slot is not switched and the current time slot is not switched; It is a figure showing that processing allocated to a time slot is continued.

【図7】従来のリアルタイム処理装置において定周期タ
スクの実行状態を示す図である。
FIG. 7 is a diagram showing an execution state of a periodic task in a conventional real-time processing device.

【符号の説明】[Explanation of symbols]

1 スロット1 3 スロット3 2 スロット2 1 slot 1 3 slot 3 2 slot 2

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 定周期処理が複数存在するリアルタイム
処理装置において、制御上要求される最も高速の処理の
周期を基本周期とし、その先頭で起動した時限タイマの
割込みにより基本周期の中をいくつかのタイムスロット
に分割する手段と、1つのタイムスロット内にいくつか
のレベルを設け、レベル毎に接続した複数のタスクを1
つのグループとして扱い、グループ単位で優先順位を付
け実行管理をおこなう手段を有するリアルタイム処理装
置。
In a real-time processing apparatus having a plurality of fixed-period processes, a cycle of the fastest processing required for control is defined as a basic cycle, and some of the basic cycles are interrupted by a timed timer started at the top of the basic cycle. Means for dividing into time slots, and a plurality of levels provided in one time slot.
A real-time processing device that has means for handling as one group, assigning priorities in groups, and performing execution management.
【請求項2】 請求項1記載のリアルタイム処理装置に
おいて、動作中に時限タイマを調節することにより、各
タイムスロットに割り当てる時間を変更できる手段を有
するリアルタイム処理装置。
2. The real-time processing apparatus according to claim 1, further comprising means for changing a time allocated to each time slot by adjusting a timed timer during operation.
【請求項3】 請求項1記載のリアルタイム処理装置に
おいて、1つのタイムスロット内に存在する複数のレベ
ルを各レベル毎にスキャン型タスクグループまたはイベ
ント型タスクグループとして管理する手段を有するリア
ルタイム処理装置。
3. The real-time processing apparatus according to claim 1, further comprising means for managing a plurality of levels present in one time slot as a scan task group or an event task group for each level.
【請求項4】 請求項1記載のリアルタイム処理装置に
おいて、1つのレベル内に存在する複数のタスクをラウ
ンドロビン方式または優先順位方式で管理する手段を有
するリアルタイム処理装置。
4. The real-time processing apparatus according to claim 1, further comprising means for managing a plurality of tasks existing in one level by a round-robin method or a priority method.
【請求項5】 請求項1記載のリアルタイム処理装置に
おいて、あるタイムスロットに割り当てられた処理がタ
イムスロットの時間内に完了した場合、自動的に次のタ
イムスロットに割り当てられた処理の実行を前倒しで開
始させる手段と、この手段の有効・無効を選択する手段
を有するリアルタイム処理装置。
5. The real-time processing apparatus according to claim 1, wherein when the processing assigned to a certain time slot is completed within the time of the time slot, the execution of the processing assigned to the next time slot is automatically advanced. A real-time processing device having means for starting the process, and means for selecting validity / invalidity of the means.
【請求項6】 請求項1記載のリアルタイム処理装置に
おいて、時限タイマによりあるタイムスロットから次の
タイムスロットに切り替えをおこなうべきときに、次の
タイムスロットに割り当てられた処理が存在しない場
合、タイムスロットの切り替えをおこなわずに現在のタ
イムスロットに割り当てられた処理を継続する手段と、
この手段の有効・無効を選択する手段を有するリアルタ
イム処理装置。
6. The real-time processing apparatus according to claim 1, wherein, when the time slot is to be switched from one time slot to the next time slot, if there is no process assigned to the next time slot, the time slot is changed. Means for continuing the processing assigned to the current timeslot without switching the
A real-time processing device having means for selecting validity / invalidity of this means.
JP2000012214A 2000-01-20 2000-01-20 Real-time processing device Pending JP2001202258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000012214A JP2001202258A (en) 2000-01-20 2000-01-20 Real-time processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012214A JP2001202258A (en) 2000-01-20 2000-01-20 Real-time processing device

Publications (1)

Publication Number Publication Date
JP2001202258A true JP2001202258A (en) 2001-07-27

Family

ID=18539961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012214A Pending JP2001202258A (en) 2000-01-20 2000-01-20 Real-time processing device

Country Status (1)

Country Link
JP (1) JP2001202258A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036177A (en) * 2001-07-23 2003-02-07 Alps Electric Co Ltd Printer operation controlling method
JP2003134026A (en) * 2001-10-22 2003-05-09 Nec Corp Mobile radio equipment and intermittent receiving method
JP2004280297A (en) * 2003-03-13 2004-10-07 Matsushita Electric Ind Co Ltd Task switching device, method and program
JP2005316960A (en) * 2004-03-29 2005-11-10 Matsushita Electric Ind Co Ltd Processing terminal, receiving terminal and received data processing system
JP2006087069A (en) * 2004-08-18 2006-03-30 Canon Inc Image photographing / reproducing apparatus, image data processing method, and data processing method
JP2006244293A (en) * 2005-03-04 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> Task execution control method and apparatus
CN101382911A (en) * 2007-09-03 2009-03-11 松下电器产业株式会社 program control device
JP2009080820A (en) * 2008-10-31 2009-04-16 Panasonic Corp Task switching device, method and program
JP2009104611A (en) * 2002-01-09 2009-05-14 Panasonic Corp Processor
JP2009175971A (en) * 2008-01-23 2009-08-06 Hitachi Ltd Control device
JP2010259122A (en) * 2004-08-18 2010-11-11 Canon Inc Image photographing / reproducing apparatus and data processing method
US7921281B2 (en) 2002-01-09 2011-04-05 Panasonic Corporation Processor and program execution method capable of efficient program execution
JP2011198346A (en) * 2009-11-09 2011-10-06 Denso Corp Scheduling method, program and apparatus
JPWO2018061459A1 (en) * 2016-09-30 2019-07-25 株式会社日立製作所 Wireless battery system

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036177A (en) * 2001-07-23 2003-02-07 Alps Electric Co Ltd Printer operation controlling method
JP2003134026A (en) * 2001-10-22 2003-05-09 Nec Corp Mobile radio equipment and intermittent receiving method
JP2009104611A (en) * 2002-01-09 2009-05-14 Panasonic Corp Processor
JP2009266252A (en) * 2002-01-09 2009-11-12 Panasonic Corp Processor
US9823946B2 (en) 2002-01-09 2017-11-21 Socionext Inc. Processor and program execution method capable of efficient program execution
US8719827B2 (en) 2002-01-09 2014-05-06 Panasonic Corporation Processor and program execution method capable of efficient program execution
US7921281B2 (en) 2002-01-09 2011-04-05 Panasonic Corporation Processor and program execution method capable of efficient program execution
US8006076B2 (en) 2002-01-09 2011-08-23 Panasonic Corporation Processor and program execution method capable of efficient program execution
US7930520B2 (en) 2002-01-09 2011-04-19 Panasonic Corporation Processor and program execution method capable of efficient program execution
US8276156B2 (en) 2003-03-13 2012-09-25 Panasonic Corporation Task switching based on assigned time slot
US7950016B2 (en) 2003-03-13 2011-05-24 Panasonic Corporation Apparatus for switching the task to be completed in a processor by switching to the task assigned time slot
JP2004280297A (en) * 2003-03-13 2004-10-07 Matsushita Electric Ind Co Ltd Task switching device, method and program
JP2005316960A (en) * 2004-03-29 2005-11-10 Matsushita Electric Ind Co Ltd Processing terminal, receiving terminal and received data processing system
JP2010259122A (en) * 2004-08-18 2010-11-11 Canon Inc Image photographing / reproducing apparatus and data processing method
JP2006087069A (en) * 2004-08-18 2006-03-30 Canon Inc Image photographing / reproducing apparatus, image data processing method, and data processing method
JP2006244293A (en) * 2005-03-04 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> Task execution control method and apparatus
JP2009059310A (en) * 2007-09-03 2009-03-19 Panasonic Corp Program controller
CN101382911A (en) * 2007-09-03 2009-03-11 松下电器产业株式会社 program control device
US8413163B2 (en) 2007-09-03 2013-04-02 Panasonic Corporation Program control device including per-timeslot switching of thread execution
JP2009175971A (en) * 2008-01-23 2009-08-06 Hitachi Ltd Control device
US8423681B2 (en) 2008-01-23 2013-04-16 Hitachi, Ltd. Control apparatus for process input-output device
JP2009080820A (en) * 2008-10-31 2009-04-16 Panasonic Corp Task switching device, method and program
JP2011198346A (en) * 2009-11-09 2011-10-06 Denso Corp Scheduling method, program and apparatus
US8595746B2 (en) 2009-11-09 2013-11-26 Denso Corporation Method and apparatus for scheduling tasks to control hardware devices
JPWO2018061459A1 (en) * 2016-09-30 2019-07-25 株式会社日立製作所 Wireless battery system

Similar Documents

Publication Publication Date Title
JP2001202258A (en) Real-time processing device
US6430594B1 (en) Real-time operating system and a task management system therefor
US9128475B2 (en) Parallelized program control based on scheduled expiry of time signal generators associated with respective processing units
US6148322A (en) Processing unit with an improved ability to coordinate the execution of multiple tasks with varying priorities
EP4047882B1 (en) Operation control method and device, household electrical appliance, and storage medium
JP2010165259A (en) Apparatus and method for processing information
JPH10301793A (en) Information processor and scheduling method
CN109343960A (en) A task scheduling method, system and related device of a Linux system
US20030078954A1 (en) Method and system for executing multiple tasks in a task set
CN106569887A (en) Fine-grained task scheduling method under cloud environment
JP2000056992A (en) Task scheduling system, its method and recording medium
CN114755991A (en) Real-time scheduling method based on soft PLC
JP2000148513A (en) Task control method and task control device
US20190188045A1 (en) Method for processing data and programmable logic controller
CN116974728B (en) Singlechip task scheduling method, singlechip product and storage medium
US20060036792A1 (en) Method of Reducing Interrupts In a Processor
JP2000194683A (en) Arbitration circuit and method for shared memory
JP2001236236A (en) Task controller and its task scheduling method
JPH1063515A (en) Scheduling method of multitask control
JP2012027831A (en) Sequence controller
JP2667575B2 (en) Task scheduling method
JP2001092676A (en) Task management system in integrated program
JPH0644234B2 (en) Task management device
JPH0453773B2 (en)
JP7592926B1 (en) Method and apparatus for testing programmable logic controller task scheduling schemes