JP2001298189A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001298189A JP2001298189A JP2000111039A JP2000111039A JP2001298189A JP 2001298189 A JP2001298189 A JP 2001298189A JP 2000111039 A JP2000111039 A JP 2000111039A JP 2000111039 A JP2000111039 A JP 2000111039A JP 2001298189 A JP2001298189 A JP 2001298189A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
-
- H10P95/90—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】本発明は、パワーＭＯＳ ＦＥＴにおいて、不
純物プロファイルを制御することなく、ＲＥＳＵＲＦ原
理を実現できるようにすることを最も主要な特徴する。 【解決手段】たとえば、Ｓｉをエピタキシャル成長させ
る過程において、適宜、サブミクロン単位のトレンチを
形成する。その後、トレンチの上部を、水素アニールに
よって表面原子のマイグレーションを促して閉口させる
ことにより、空洞部１２ａを形成する。そして、この工
程を繰り返すことにより、エピタキシャル層１２中に複
数の空洞部１２ａを作り込んで、ヘテロなＮバッファ構
造を実現する構成となっている。
純物プロファイルを制御することなく、ＲＥＳＵＲＦ原
理を実現できるようにすることを最も主要な特徴する。 【解決手段】たとえば、Ｓｉをエピタキシャル成長させ
る過程において、適宜、サブミクロン単位のトレンチを
形成する。その後、トレンチの上部を、水素アニールに
よって表面原子のマイグレーションを促して閉口させる
ことにより、空洞部１２ａを形成する。そして、この工
程を繰り返すことにより、エピタキシャル層１２中に複
数の空洞部１２ａを作り込んで、ヘテロなＮバッファ構
造を実現する構成となっている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関するもので、特に、高耐圧を要求さ
れるパワーＭＯＳ ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ
Ｔｒａｎｓｉｓｔｏｒ）に関する。
びその製造方法に関するもので、特に、高耐圧を要求さ
れるパワーＭＯＳ ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ
Ｔｒａｎｓｉｓｔｏｒ）に関する。
【０００２】
【従来の技術】近年、電気自動車（ＥＶ）のインバータ
などに用いられるパワーＭＯＳ ＦＥＴは、市場からさ
らなる小型化、省エネルギー化、低価格化などが求めら
れている。
などに用いられるパワーＭＯＳ ＦＥＴは、市場からさ
らなる小型化、省エネルギー化、低価格化などが求めら
れている。
【０００３】このような要求が強いパワーＭＯＳ ＦＥ
Ｔの分野において、素子耐圧とオン抵抗とのトレードオ
フを改善するものとして、たとえば図３に示すような構
造を有するＭＯＳ ＦＥＴが知られている。これは、Ｎ
ドレイン層１０１中に多段のＰ埋め込みエピタキシャル
層１０２を形成することによって、Ｎドレイン層１０１
の抵抗を下げつつ、Ｎドレイン層１０１の内部のＰ／Ｎ
拡散層を逆バイアス時に完全に空乏化させようとするも
のである（ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａ
ｃｅ Ｆｉｅｌｄ）原理）。
Ｔの分野において、素子耐圧とオン抵抗とのトレードオ
フを改善するものとして、たとえば図３に示すような構
造を有するＭＯＳ ＦＥＴが知られている。これは、Ｎ
ドレイン層１０１中に多段のＰ埋め込みエピタキシャル
層１０２を形成することによって、Ｎドレイン層１０１
の抵抗を下げつつ、Ｎドレイン層１０１の内部のＰ／Ｎ
拡散層を逆バイアス時に完全に空乏化させようとするも
のである（ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａ
ｃｅ Ｆｉｅｌｄ）原理）。
【０００４】その他にも、Ｎドレイン層中にＰピラー／
Ｎストライプと称する拡散層を形成するなど、類似した
構造が提案されている。
Ｎストライプと称する拡散層を形成するなど、類似した
構造が提案されている。
【０００５】
【表１】
【０００６】しかしながら、上記した構造のＭＯＳ Ｆ
ＥＴなどの場合、Ｎドレイン層中における不純物プロフ
ァイルの制御が困難であるという問題があった。
ＥＴなどの場合、Ｎドレイン層中における不純物プロフ
ァイルの制御が困難であるという問題があった。
【０００７】すなわち、ＲＥＳＵＲＦ原理を実現するに
は、Ｎドレイン層中のＰ型／Ｎ型の活性化不純物の総和
が〜Ｎｉに近いこと、および、逆バイアス時にすべての
領域で完全に空乏化し、すべての領域で電界強度がＥ＜
Ｅｃｒｉｔであること、が要求される。
は、Ｎドレイン層中のＰ型／Ｎ型の活性化不純物の総和
が〜Ｎｉに近いこと、および、逆バイアス時にすべての
領域で完全に空乏化し、すべての領域で電界強度がＥ＜
Ｅｃｒｉｔであること、が要求される。
【０００８】
【発明が解決しようとする課題】上記したように、従来
においては、高耐圧化と低オン抵抗化との両立が試みら
れているものの、ＲＥＳＵＲＦ原理の実現にはＮドレイ
ン層中の不純物プロファイルの制御が困難であるという
問題があった。
においては、高耐圧化と低オン抵抗化との両立が試みら
れているものの、ＲＥＳＵＲＦ原理の実現にはＮドレイ
ン層中の不純物プロファイルの制御が困難であるという
問題があった。
【０００９】そこで、この発明は、ヘテロな構造によ
り、Ｎドレイン層中の不純物プロファイルを制御するこ
となしにＲＥＳＵＲＦ原理を実現でき、高耐圧化と低オ
ン抵抗化との両立が容易に可能な半導体装置およびその
製造方法を提供することを目的としている。
り、Ｎドレイン層中の不純物プロファイルを制御するこ
となしにＲＥＳＵＲＦ原理を実現でき、高耐圧化と低オ
ン抵抗化との両立が容易に可能な半導体装置およびその
製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、第１導電型の
第１の半導体領域と、前記第１の半導体領域上に形成さ
れ、前記第１の半導体領域よりも不純物濃度が低い第１
導電型の第２の半導体領域と、前記第２の半導体領域の
表面領域に選択的に形成された第２導電型の第３の半導
体領域と、前記第３の半導体領域の表面領域に選択的に
形成された第１導電型の第４の半導体領域と、前記第３
の半導体領域間の、前記第２の半導体領域の表面にゲー
ト絶縁膜を介して形成されたゲート電極と、前記第４の
半導体領域間の、前記第３の半導体領域の表面に形成さ
れた第１の電極と、前記第１の半導体領域下に形成され
た第２の電極とを具備し、前記第２の半導体領域内に複
数の空洞部を設けたことを特徴とする。
めに、この発明の半導体装置にあっては、第１導電型の
第１の半導体領域と、前記第１の半導体領域上に形成さ
れ、前記第１の半導体領域よりも不純物濃度が低い第１
導電型の第２の半導体領域と、前記第２の半導体領域の
表面領域に選択的に形成された第２導電型の第３の半導
体領域と、前記第３の半導体領域の表面領域に選択的に
形成された第１導電型の第４の半導体領域と、前記第３
の半導体領域間の、前記第２の半導体領域の表面にゲー
ト絶縁膜を介して形成されたゲート電極と、前記第４の
半導体領域間の、前記第３の半導体領域の表面に形成さ
れた第１の電極と、前記第１の半導体領域下に形成され
た第２の電極とを具備し、前記第２の半導体領域内に複
数の空洞部を設けたことを特徴とする。
【００１１】また、この発明の半導体装置にあっては、
第１導電型の第１の半導体領域と、前記第１の半導体領
域上に形成され、前記第１の半導体領域よりも不純物濃
度が低い第１導電型の第２の半導体領域と、前記第２の
半導体領域の表面領域に選択的に形成された第２導電型
の第３の半導体領域と、前記第３の半導体領域の表面領
域に選択的に形成された第１導電型の第４の半導体領域
と、前記第３の半導体領域間の、前記第２の半導体領域
の表面にゲート絶縁膜を介して形成されたゲート電極
と、前記第４の半導体領域間の、前記第３の半導体領域
の表面に形成された第１の電極と、前記第１の半導体領
域下に形成された第２の電極とを具備し、前記第２の半
導体領域内に複数の多孔質シリコン層を設けたことを特
徴とする。
第１導電型の第１の半導体領域と、前記第１の半導体領
域上に形成され、前記第１の半導体領域よりも不純物濃
度が低い第１導電型の第２の半導体領域と、前記第２の
半導体領域の表面領域に選択的に形成された第２導電型
の第３の半導体領域と、前記第３の半導体領域の表面領
域に選択的に形成された第１導電型の第４の半導体領域
と、前記第３の半導体領域間の、前記第２の半導体領域
の表面にゲート絶縁膜を介して形成されたゲート電極
と、前記第４の半導体領域間の、前記第３の半導体領域
の表面に形成された第１の電極と、前記第１の半導体領
域下に形成された第２の電極とを具備し、前記第２の半
導体領域内に複数の多孔質シリコン層を設けたことを特
徴とする。
【００１２】また、この発明の半導体装置にあっては、
第１導電型の第１の半導体領域と、前記第１の半導体領
域上に形成され、前記第１の半導体領域よりも不純物濃
度が低い第１導電型の第２の半導体領域と、前記第２の
半導体領域の表面領域に選択的に形成された第２導電型
の第３の半導体領域と、前記第３の半導体領域の表面領
域に選択的に形成された第１導電型の第４の半導体領域
と、前記第３の半導体領域間の、前記第２の半導体領域
の表面にゲート絶縁膜を介して形成されたゲート電極
と、前記第４の半導体領域間の、前記第３の半導体領域
の表面に形成された第１の電極と、前記第１の半導体領
域下に形成された第２の電極とを具備し、前記第２の半
導体領域内に複数の誘電体層を設けたことを特徴とす
る。
第１導電型の第１の半導体領域と、前記第１の半導体領
域上に形成され、前記第１の半導体領域よりも不純物濃
度が低い第１導電型の第２の半導体領域と、前記第２の
半導体領域の表面領域に選択的に形成された第２導電型
の第３の半導体領域と、前記第３の半導体領域の表面領
域に選択的に形成された第１導電型の第４の半導体領域
と、前記第３の半導体領域間の、前記第２の半導体領域
の表面にゲート絶縁膜を介して形成されたゲート電極
と、前記第４の半導体領域間の、前記第３の半導体領域
の表面に形成された第１の電極と、前記第１の半導体領
域下に形成された第２の電極とを具備し、前記第２の半
導体領域内に複数の誘電体層を設けたことを特徴とす
る。
【００１３】さらに、この発明の半導体装置の製造方法
にあっては、第１の半導体領域上に、第１導電型の第１
のエピタキシャル層を形成する第１の工程と、この第１
のエピタキシャル層の表面領域に複数のトレンチを形成
する第２の工程と、水素アニールによって、前記トレン
チの上部をそれぞれ閉口させることにより複数の空洞部
を形成する第３の工程と、前記複数の空洞部が形成され
た前記第１のエピタキシャル層上に、第１導電型の第２
のエピタキシャル層を形成する第４の工程とを備えてな
ることを特徴とする。
にあっては、第１の半導体領域上に、第１導電型の第１
のエピタキシャル層を形成する第１の工程と、この第１
のエピタキシャル層の表面領域に複数のトレンチを形成
する第２の工程と、水素アニールによって、前記トレン
チの上部をそれぞれ閉口させることにより複数の空洞部
を形成する第３の工程と、前記複数の空洞部が形成され
た前記第１のエピタキシャル層上に、第１導電型の第２
のエピタキシャル層を形成する第４の工程とを備えてな
ることを特徴とする。
【００１４】この発明の半導体装置およびその製造方法
によれば、不純物プロファイルを制御することなく、第
２の半導体領域の平均濃度を〜Ｎｉに制御できるように
なる。これにより、逆バイアス時における第２の半導体
領域の内部電界を、実効的に第２の半導体領域がアバラ
ンシェを起こさない程度に低下させることが可能となる
ものである。
によれば、不純物プロファイルを制御することなく、第
２の半導体領域の平均濃度を〜Ｎｉに制御できるように
なる。これにより、逆バイアス時における第２の半導体
領域の内部電界を、実効的に第２の半導体領域がアバラ
ンシェを起こさない程度に低下させることが可能となる
ものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１６】（第１の実施形態）図１は、この発明の第
１の実施形態にかかるパワーＭＯＳ ＦＥＴの概略構成
を示すものである。
１の実施形態にかかるパワーＭＯＳ ＦＥＴの概略構成
を示すものである。
【００１７】すなわち、図１に示すパワーＭＯＳ ＦＥ
Ｔは、ｎ+ 型のシリコン基板（第１導電型の第１の半導
体領域）１１上にドレイン（または、コレクタ）領域と
なるｎ- 型のエピタキシャル層（第１導電型の第２の半
導体領域）１２が形成され、このエピタキシャル層１２
の表面領域に、ｐベース領域となるｐ型不純物領域（第
２導電型の第３の半導体領域）１３，１３とｎ+ ソース
領域となるｎ+ 型不純物領域（第１導電型の第４の半導
体領域）１４，１４とが選択的に形成された構造になっ
ており、上記エピタキシャル層１２は複数の空洞部１２
ａが取り混ぜて設けられたヘテロな構造（ヘテロなＮバ
ッファ構造）とされている。
Ｔは、ｎ+ 型のシリコン基板（第１導電型の第１の半導
体領域）１１上にドレイン（または、コレクタ）領域と
なるｎ- 型のエピタキシャル層（第１導電型の第２の半
導体領域）１２が形成され、このエピタキシャル層１２
の表面領域に、ｐベース領域となるｐ型不純物領域（第
２導電型の第３の半導体領域）１３，１３とｎ+ ソース
領域となるｎ+ 型不純物領域（第１導電型の第４の半導
体領域）１４，１４とが選択的に形成された構造になっ
ており、上記エピタキシャル層１２は複数の空洞部１２
ａが取り混ぜて設けられたヘテロな構造（ヘテロなＮバ
ッファ構造）とされている。
【００１８】そして、上記ｐ型不純物領域１３，１３間
に対応する、上記エピタキシャル層１２の表面（チャネ
ル）上には、ゲート酸化膜（ゲート絶縁膜）１５を介し
て、ポリシリコンなどからなるゲート電極１６が設けら
れている。
に対応する、上記エピタキシャル層１２の表面（チャネ
ル）上には、ゲート酸化膜（ゲート絶縁膜）１５を介し
て、ポリシリコンなどからなるゲート電極１６が設けら
れている。
【００１９】また、上記ｎ+ 型不純物領域１４，１４間
に対応する、上記ｐ型不純物領域１３の表面上にはソー
ス電極１７がそれぞれ形成され、さらに、上記シリコン
基板１１の裏面側がドレイン電極となっている。
に対応する、上記ｐ型不純物領域１３の表面上にはソー
ス電極１７がそれぞれ形成され、さらに、上記シリコン
基板１１の裏面側がドレイン電極となっている。
【００２０】上記エピタキシャル層１２は、複数の空洞
部１２ａを有するヘテロなＮバッファ構造が形成されて
なる構成とされている。
部１２ａを有するヘテロなＮバッファ構造が形成されて
なる構成とされている。
【００２１】この場合、上記空洞部１２ａは、たとえ
ば、上記エピタキシャル層１２を形成するためのシリコ
ン（Ｓｉ）を成長させる過程において、適宜、サブミク
ロン単位のトレンチを形成した後、水素アニールによっ
て表面原子のマイグレーションを促して、上記トレンチ
の上部を閉口させることにより形成することができる。
そして、この工程を繰り返すことにより、上記のような
内部に複数の空洞部１２ａが作り込まれてなるエピタキ
シャル層１２が得られる。
ば、上記エピタキシャル層１２を形成するためのシリコ
ン（Ｓｉ）を成長させる過程において、適宜、サブミク
ロン単位のトレンチを形成した後、水素アニールによっ
て表面原子のマイグレーションを促して、上記トレンチ
の上部を閉口させることにより形成することができる。
そして、この工程を繰り返すことにより、上記のような
内部に複数の空洞部１２ａが作り込まれてなるエピタキ
シャル層１２が得られる。
【００２２】ここで、５００Ｖ系耐圧を有するパワーＭ
ＯＳ ＦＥＴを例に、そのエピタキシャル層の形成方法
について、より具体的に説明する。
ＯＳ ＦＥＴを例に、そのエピタキシャル層の形成方法
について、より具体的に説明する。
【００２３】たとえば、枚葉式のエピタキシャル成長装
置を用いて、まず、ｎ+ 型のシリコン基板１１上に、約
１０００℃の温度により、ｎ型不純物の濃度が１×１０
１５／ｃｍ３ 程度とされたＳｉ膜を１０μｍ程度の厚
さで成長させて、第１層目のエピ層（第１のエピタキシ
ャル層）を形成する。
置を用いて、まず、ｎ+ 型のシリコン基板１１上に、約
１０００℃の温度により、ｎ型不純物の濃度が１×１０
１５／ｃｍ３ 程度とされたＳｉ膜を１０μｍ程度の厚
さで成長させて、第１層目のエピ層（第１のエピタキシ
ャル層）を形成する。
【００２４】次いで、この第１層目のエピ層の表面上
に、ＣＶＤ酸化膜を約５０００オングストロームの厚さ
で形成する。
に、ＣＶＤ酸化膜を約５０００オングストロームの厚さ
で形成する。
【００２５】次いで、このＣＶＤ膜をドライエッチング
によりパターニングして、たとえば、１ｍｍ角程度の大
きさの開口パターンを形成する。この場合、開口面積比
が３０％以下となるように、複数の開口パターンが形成
される。
によりパターニングして、たとえば、１ｍｍ角程度の大
きさの開口パターンを形成する。この場合、開口面積比
が３０％以下となるように、複数の開口パターンが形成
される。
【００２６】次いで、複数の開口パターンが形成された
ＣＶＤ膜をマスクに、ＲＩＥなどを行って、上記第１の
エピ層の表面領域に、約０．６μｍ角で、深さが１μｍ
程度のトレンチをそれぞれ形成する。
ＣＶＤ膜をマスクに、ＲＩＥなどを行って、上記第１の
エピ層の表面領域に、約０．６μｍ角で、深さが１μｍ
程度のトレンチをそれぞれ形成する。
【００２７】次いで、ＣＶＤ膜を除去した後、上記エピ
タキシャル成長装置を用いて、８００℃以上の温度によ
り水素還元処理を行って、上記第１のエピ層の表面にで
きる自然酸化膜を除去する。その際、表面原子のマイグ
レーション効果により、各トレンチの上部（開口部）が
閉口させられて、複数の空洞部が形成される。
タキシャル成長装置を用いて、８００℃以上の温度によ
り水素還元処理を行って、上記第１のエピ層の表面にで
きる自然酸化膜を除去する。その際、表面原子のマイグ
レーション効果により、各トレンチの上部（開口部）が
閉口させられて、複数の空洞部が形成される。
【００２８】引き続き、上記エピタキシャル成長装置を
用いて、約１０００℃の温度により、ｎ型不純物の濃度
が１×１０１５／ｃｍ３ 程度とされたＳｉ膜を１０μ
ｍ程度の厚さで成長させて、上記第１のエピ層上に、第
２層目のエピ層（第２のエピタキシャル層）を形成す
る。
用いて、約１０００℃の温度により、ｎ型不純物の濃度
が１×１０１５／ｃｍ３ 程度とされたＳｉ膜を１０μ
ｍ程度の厚さで成長させて、上記第１のエピ層上に、第
２層目のエピ層（第２のエピタキシャル層）を形成す
る。
【００２９】そして、この第２のエピ層に対して、上述
の各工程が繰り返された後、さらに、第３層目のエピ層
の形成が、第１層目，第２層目のエピ層の形成と同様に
して行われることにより、５００Ｖ系耐圧を有するパワ
ーＭＯＳ ＦＥＴのエピタキシャル層として、図１とは
異なる、複数の空洞部が２段構えで作り込まれてなるエ
ピタキシャル層が得られる。
の各工程が繰り返された後、さらに、第３層目のエピ層
の形成が、第１層目，第２層目のエピ層の形成と同様に
して行われることにより、５００Ｖ系耐圧を有するパワ
ーＭＯＳ ＦＥＴのエピタキシャル層として、図１とは
異なる、複数の空洞部が２段構えで作り込まれてなるエ
ピタキシャル層が得られる。
【００３０】なお、空洞部１２ａの大きさ、個数、およ
び、位置などは、必要とする素子の特性（素子耐圧やオ
ン抵抗）に応じて決定されることになる。
び、位置などは、必要とする素子の特性（素子耐圧やオ
ン抵抗）に応じて決定されることになる。
【００３１】このような空洞部１２ａを有するエピタキ
シャル層１２の濃度は平均的なエピタキシャル層の濃度
の１０倍程度、あるいはそれ以上まで上げることができ
る。空洞部１２ａの誘電率はＳｉの１２倍あるため、絶
縁破壊はＥｃｒｉｔの１００倍以上が期待できる。
シャル層１２の濃度は平均的なエピタキシャル層の濃度
の１０倍程度、あるいはそれ以上まで上げることができ
る。空洞部１２ａの誘電率はＳｉの１２倍あるため、絶
縁破壊はＥｃｒｉｔの１００倍以上が期待できる。
【００３２】マクロに見た、ヘテロなＮバッファ構造の
エピタキシャル層１２におけるＩ層は、抵抗を下げつ
つ、破壊電界強度を上昇させることが可能である。別な
言い方をすると、ＳｉＣなどのＥｃｒｉｔがＳｉの１０
倍の新材料に匹敵する。
エピタキシャル層１２におけるＩ層は、抵抗を下げつ
つ、破壊電界強度を上昇させることが可能である。別な
言い方をすると、ＳｉＣなどのＥｃｒｉｔがＳｉの１０
倍の新材料に匹敵する。
【００３３】この場合の構造は、後掲する表２に示すよ
うに定義される。
うに定義される。
【００３４】
【表２】
【００３５】このように、空洞部１２ａをバルクに形成
することで、不純物プロファイルを制御することなく、
エピタキシャル層１２の平均濃度を〜Ｎｉに制御できる
ようになる。これにより、逆バイアス時におけるバルク
の内部電界を、実効的にＳｉ自体がアバランシェを起こ
さない程度にまで低下させることが可能となる。
することで、不純物プロファイルを制御することなく、
エピタキシャル層１２の平均濃度を〜Ｎｉに制御できる
ようになる。これにより、逆バイアス時におけるバルク
の内部電界を、実効的にＳｉ自体がアバランシェを起こ
さない程度にまで低下させることが可能となる。
【００３６】したがって、複雑な不純物プロファイルの
制御を必要とすることなしに、ＲＥＳＵＲＦ原理を実現
でき、高耐圧化と低オン抵抗化とを容易に両立できるよ
うになる。
制御を必要とすることなしに、ＲＥＳＵＲＦ原理を実現
でき、高耐圧化と低オン抵抗化とを容易に両立できるよ
うになる。
【００３７】（第２の実施形態）図２は、この発明の第
２の実施形態にかかるパワーＭＯＳ ＦＥＴの概略構成
を示すものである。なお、ここでは、空洞部に代えて、
エピタキシャル層中に複数の誘電体層を取り混ぜて設け
た場合の例である。
２の実施形態にかかるパワーＭＯＳ ＦＥＴの概略構成
を示すものである。なお、ここでは、空洞部に代えて、
エピタキシャル層中に複数の誘電体層を取り混ぜて設け
た場合の例である。
【００３８】すなわち、この場合のエピタキシャル層１
２’は、たとえば、負の固定電荷（−）をもつ、複数の
誘電体層１２ｂがバルクに形成されたヘテロなＮバッフ
ァ構造とされている。
２’は、たとえば、負の固定電荷（−）をもつ、複数の
誘電体層１２ｂがバルクに形成されたヘテロなＮバッフ
ァ構造とされている。
【００３９】このように、エピタキシャル層１２’中に
誘電体層１２ｂを形成することによっても、エピタキシ
ャル層１２’の平均濃度を〜Ｎｉに制御できるようにな
る。その結果、上述した第１の実施形態の場合とほぼ同
様な効果が得られる。
誘電体層１２ｂを形成することによっても、エピタキシ
ャル層１２’の平均濃度を〜Ｎｉに制御できるようにな
る。その結果、上述した第１の実施形態の場合とほぼ同
様な効果が得られる。
【００４０】なお、空洞部や誘電体層をバルクに形成す
る場合に限らず、たとえば、エピタキシャル層中に複数
の多孔質シリコン層（図示していない）を設け、これに
よりヘテロなＮバッファ構造を実現することによって
も、上述した第１，第２の実施形態の場合と同様な効果
が期待できる。
る場合に限らず、たとえば、エピタキシャル層中に複数
の多孔質シリコン層（図示していない）を設け、これに
よりヘテロなＮバッファ構造を実現することによって
も、上述した第１，第２の実施形態の場合と同様な効果
が期待できる。
【００４１】上記したように、不純物プロファイルを制
御することなく、エピタキシャル層の平均濃度を〜Ｎｉ
に制御できるようにしている。
御することなく、エピタキシャル層の平均濃度を〜Ｎｉ
に制御できるようにしている。
【００４２】すなわち、空洞部や多孔質シリコン層また
は誘電体層をバルクに形成してなるヘテロなＮバッファ
構造を実現するようにしている。これにより、逆バイア
ス時におけるバルクの内部電界を、実効的にＳｉ自体が
アバランシェを起こさない程度に低下させることが可能
となる。したがって、複雑な不純物プロファイルの制御
を必要とすることなしに、ＲＥＳＵＲＦ原理を実現で
き、高耐圧化と低オン抵抗化とを容易に両立できるよう
になるものである。
は誘電体層をバルクに形成してなるヘテロなＮバッファ
構造を実現するようにしている。これにより、逆バイア
ス時におけるバルクの内部電界を、実効的にＳｉ自体が
アバランシェを起こさない程度に低下させることが可能
となる。したがって、複雑な不純物プロファイルの制御
を必要とすることなしに、ＲＥＳＵＲＦ原理を実現で
き、高耐圧化と低オン抵抗化とを容易に両立できるよう
になるものである。
【００４３】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。
おいて、種々変形実施可能なことは勿論である。
【００４４】
【発明の効果】以上、詳述したようにこの発明によれ
ば、ヘテロな構造により、Ｎドレイン層中の不純物プロ
ファイルを制御することなしにＲＥＳＵＲＦ原理を実現
でき、高耐圧化と低オン抵抗化との両立が容易に可能な
半導体装置およびその製造方法を提供できる。
ば、ヘテロな構造により、Ｎドレイン層中の不純物プロ
ファイルを制御することなしにＲＥＳＵＲＦ原理を実現
でき、高耐圧化と低オン抵抗化との両立が容易に可能な
半導体装置およびその製造方法を提供できる。
【図１】この発明の第１の実施形態にかかるパワーＭＯ
Ｓ ＦＥＴの概略構成を示す断面図。
Ｓ ＦＥＴの概略構成を示す断面図。
【図２】この発明の第２の実施形態にかかるパワーＭＯ
Ｓ ＦＥＴの概略構成を示す断面図。
Ｓ ＦＥＴの概略構成を示す断面図。
【図３】従来技術とその問題点を説明するために示す、
パワーＭＯＳ ＦＥＴの概略断面図。
パワーＭＯＳ ＦＥＴの概略断面図。
１１…ｎ+ 型のシリコン基板 １２，１２’…ｎ- 型のエピタキシャル層 １２ａ…空洞部 １２ｂ…誘電体層 １３…ｐ型不純物領域 １４…ｎ+ 型不純物領域 １５…ゲート酸化膜 １６…ゲート電極 １７…ソース電極
Claims (13)
- 【請求項１】 第１導電型の第１の半導体領域と、 前記第１の半導体領域上に形成され、前記第１の半導体
領域よりも不純物濃度が低い第１導電型の第２の半導体
領域と、 前記第２の半導体領域の表面領域に選択的に形成された
第２導電型の第３の半導体領域と、 前記第３の半導体領域の表面領域に選択的に形成された
第１導電型の第４の半導体領域と、 前記第３の半導体領域間の、前記第２の半導体領域の表
面にゲート絶縁膜を介して形成されたゲート電極と、 前記第４の半導体領域間の、前記第３の半導体領域の表
面に形成された第１の電極と、 前記第１の半導体領域下に形成された第２の電極とを具
備し、 前記第２の半導体領域内に複数の空洞部を設けたことを
特徴とする半導体装置。 - 【請求項２】 前記空洞部は、前記第２の半導体領域を
成長させる過程において、適宜、複数のトレンチを形成
した後、水素アニールによって、前記トレンチの上部を
それぞれ閉口させることにより形成されるものであるこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 第１導電型の第１の半導体領域と、 前記第１の半導体領域上に形成され、前記第１の半導体
領域よりも不純物濃度が低い第１導電型の第２の半導体
領域と、 前記第２の半導体領域の表面領域に選択的に形成された
第２導電型の第３の半導体領域と、 前記第３の半導体領域の表面領域に選択的に形成された
第１導電型の第４の半導体領域と、 前記第３の半導体領域間の、前記第２の半導体領域の表
面にゲート絶縁膜を介して形成されたゲート電極と、 前記第４の半導体領域間の、前記第３の半導体領域の表
面に形成された第１の電極と、 前記第１の半導体領域下に形成された第２の電極とを具
備し、 前記第２の半導体領域内に複数の多孔質シリコン層を設
けたことを特徴とする半導体装置。 - 【請求項４】 第１導電型の第１の半導体領域と、 前記第１の半導体領域上に形成され、前記第１の半導体
領域よりも不純物濃度が低い第１導電型の第２の半導体
領域と、 前記第２の半導体領域の表面領域に選択的に形成された
第２導電型の第３の半導体領域と、 前記第３の半導体領域の表面領域に選択的に形成された
第１導電型の第４の半導体領域と、 前記第３の半導体領域間の、前記第２の半導体領域の表
面にゲート絶縁膜を介して形成されたゲート電極と、 前記第４の半導体領域間の、前記第３の半導体領域の表
面に形成された第１の電極と、 前記第１の半導体領域下に形成された第２の電極とを具
備し、 前記第２の半導体領域内に複数の誘電体層を設けたこと
を特徴とする半導体装置。 - 【請求項５】 前記複数の誘電体層は、それぞれ、負の
固定電荷をもつことを特徴とする請求項４に記載の半導
体装置。 - 【請求項６】 前記第４の半導体領域は、前記第２の半
導体領域よりも不純物濃度が高いことを特徴とする請求
項１、３または４に記載の半導体装置。 - 【請求項７】 前記第２の半導体領域をドレイン、前記
第３の半導体領域をチャネル、前記第４の半導体領域を
ソース、前記第１の電極をソース電極、前記第２の電極
をドレイン電極としてなるパワーＭＯＳ ＦＥＴを構成
したことを特徴とする請求項１、３または４に記載の半
導体装置。 - 【請求項８】 前記第１の半導体領域はシリコン基板、
前記第２の半導体領域は前記シリコン基板上に形成され
たエピタキシャル層であることを特徴とする請求項１、
３または４に記載の半導体装置。 - 【請求項９】 第１の半導体領域上に、第１導電型の第
１のエピタキシャル層を形成する第１の工程と、 この第１のエピタキシャル層の表面領域に複数のトレン
チを形成する第２の工程と、 水素アニールによって、前記トレンチの上部をそれぞれ
閉口させることにより複数の空洞部を形成する第３の工
程と、 前記複数の空洞部が形成された前記第１のエピタキシャ
ル層上に、第１導電型の第２のエピタキシャル層を形成
する第４の工程とを備えてなることを特徴とする半導体
装置の製造方法。 - 【請求項１０】 所定の回数、前記第２〜前記第４の各
工程を繰り返すことにより、前記第１の半導体領域上
に、前記複数の空洞部を有して、前記第１の半導体領域
よりも不純物濃度が低い第１導電型の第２の半導体領域
を形成することを特徴とする請求項９に記載の半導体装
置の製造方法。 - 【請求項１１】 前記第２の半導体領域の表面領域に選
択的に第２導電型の第３の半導体領域を形成する工程
と、 前記第３の半導体領域の表面領域に選択的に第１導電型
の第４の半導体領域を形成する工程と、 前記第３の半導体領域間の、前記第２の半導体領域の表
面にゲート絶縁膜を介してゲート電極を形成する工程
と、 前記第４の半導体領域間の、前記第３の半導体領域の表
面に第１の電極を形成する工程と、 前記第１の半導体領域下に第２の電極を形成する工程と
を、さらに備えてなることを特徴とする請求項１０に記
載の半導体装置の製造方法。 - 【請求項１２】 前記第４の半導体領域は、前記第２の
半導体領域よりも不純物濃度が高いことを特徴とする請
求項１１に記載の半導体装置の製造方法。 - 【請求項１３】 前記第２の半導体領域をドレイン、前
記第３の半導体領域をチャネル、前記第４の半導体領域
をソース、前記第１の電極をソース電極、前記第２の電
極をドレイン電極としてなるパワーＭＯＳ ＦＥＴを構
成したことを特徴とする請求項１１に記載の半導体装置
の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111039A JP4965756B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体装置 |
| TW090108654A TW492058B (en) | 2000-04-12 | 2001-04-11 | Semiconductor device and its manufacturing method |
| US09/832,208 US6476429B2 (en) | 2000-04-12 | 2001-04-11 | Semiconductor device with breakdown voltage improved by hetero region |
| KR10-2001-0019561A KR100398756B1 (ko) | 2000-04-12 | 2001-04-12 | 반도체장치 및 그 제조방법 |
| EP01109330A EP1146566A3 (en) | 2000-04-12 | 2001-04-12 | Semiconductor device having regions having a higher dielectric constant and manufacturing method thereof |
| CNB011165421A CN1177373C (zh) | 2000-04-12 | 2001-04-12 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111039A JP4965756B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001298189A true JP2001298189A (ja) | 2001-10-26 |
| JP2001298189A5 JP2001298189A5 (ja) | 2007-05-31 |
| JP4965756B2 JP4965756B2 (ja) | 2012-07-04 |
Family
ID=18623452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111039A Expired - Fee Related JP4965756B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6476429B2 (ja) |
| EP (1) | EP1146566A3 (ja) |
| JP (1) | JP4965756B2 (ja) |
| KR (1) | KR100398756B1 (ja) |
| CN (1) | CN1177373C (ja) |
| TW (1) | TW492058B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279747B2 (en) | 2003-06-04 | 2007-10-09 | Nec Electronics Corporation | Semiconductor device, and production method for manufacturing such semiconductor device |
| US7307310B2 (en) | 2004-05-07 | 2007-12-11 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US7345337B2 (en) | 2003-12-25 | 2008-03-18 | Nec Electronics Corporation | Semiconductor apparatus having a divided column region |
| US7994573B2 (en) | 2007-12-14 | 2011-08-09 | Fairchild Semiconductor Corporation | Structure and method for forming power devices with carbon-containing region |
| US9093474B2 (en) | 2012-02-27 | 2015-07-28 | Kabushiki Kaisha Toshiba | Electric power semiconductor device and manufacturing method of the same |
| JP2017168720A (ja) * | 2016-03-17 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2018037561A (ja) * | 2016-08-31 | 2018-03-08 | 国立研究開発法人産業技術総合研究所 | 炭化珪素基体の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
| US6686244B2 (en) * | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
| JP3634830B2 (ja) * | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
| EP1696490A1 (en) * | 2005-02-25 | 2006-08-30 | STMicroelectronics S.r.l. | Charge compensation semiconductor device and relative manufacturing process |
| JP4488984B2 (ja) * | 2005-08-25 | 2010-06-23 | 株式会社東芝 | ショットキーバリアダイオード |
| US20110101452A1 (en) * | 2008-05-28 | 2011-05-05 | Nxp B.V. | Trench gate semiconductor device and method of manufacturing thereof |
| CN102456692A (zh) * | 2011-11-29 | 2012-05-16 | 上海华力微电子有限公司 | 异质结1t-dram单元结构及其制备方法 |
| KR101514537B1 (ko) * | 2013-08-09 | 2015-04-22 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| US10720494B2 (en) * | 2018-01-22 | 2020-07-21 | Globalfoundries Inc. | Field-effect transistors with airgaps |
| CN109494246B (zh) * | 2018-10-12 | 2021-11-02 | 龙腾半导体有限公司 | 超结mosfet结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231088A (ja) * | 1994-02-18 | 1995-08-29 | Nissan Motor Co Ltd | Ｍｉｓ形電界効果トランジスタ |
| JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| JPH06334503A (ja) * | 1993-05-24 | 1994-12-02 | Nippondenso Co Ltd | 縦型ｍｉｓトランジスタ |
| JP3392665B2 (ja) | 1995-11-06 | 2003-03-31 | 株式会社東芝 | 半導体装置 |
| US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| DE59711481D1 (de) * | 1996-02-05 | 2004-05-06 | Infineon Technologies Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JPH09270513A (ja) * | 1996-03-29 | 1997-10-14 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置およびその製造方法 |
| JPH10284718A (ja) * | 1997-04-08 | 1998-10-23 | Fuji Electric Co Ltd | 絶縁ゲート型サイリスタ |
| DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| SE512259C2 (sv) * | 1998-03-23 | 2000-02-21 | Abb Research Ltd | Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning |
| JP3762136B2 (ja) * | 1998-04-24 | 2006-04-05 | 株式会社東芝 | 半導体装置 |
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| WO2000030177A1 (de) * | 1998-11-18 | 2000-05-25 | Infineon Technologies Ag | Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen |
-
2000
- 2000-04-12 JP JP2000111039A patent/JP4965756B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-11 TW TW090108654A patent/TW492058B/zh not_active IP Right Cessation
- 2001-04-11 US US09/832,208 patent/US6476429B2/en not_active Expired - Fee Related
- 2001-04-12 EP EP01109330A patent/EP1146566A3/en not_active Withdrawn
- 2001-04-12 KR KR10-2001-0019561A patent/KR100398756B1/ko not_active Expired - Fee Related
- 2001-04-12 CN CNB011165421A patent/CN1177373C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231088A (ja) * | 1994-02-18 | 1995-08-29 | Nissan Motor Co Ltd | Ｍｉｓ形電界効果トランジスタ |
| JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279747B2 (en) | 2003-06-04 | 2007-10-09 | Nec Electronics Corporation | Semiconductor device, and production method for manufacturing such semiconductor device |
| US7851308B2 (en) | 2003-06-04 | 2010-12-14 | Renesas Electronics Corporation | Method of producing a semiconductor device having a trench-stuffed layer |
| US7345337B2 (en) | 2003-12-25 | 2008-03-18 | Nec Electronics Corporation | Semiconductor apparatus having a divided column region |
| US7361953B2 (en) | 2003-12-25 | 2008-04-22 | Nec Electronics Corporation | Semiconductor apparatus having a column region with differing impurity concentrations |
| US7307310B2 (en) | 2004-05-07 | 2007-12-11 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US7696061B2 (en) | 2004-05-07 | 2010-04-13 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US7994573B2 (en) | 2007-12-14 | 2011-08-09 | Fairchild Semiconductor Corporation | Structure and method for forming power devices with carbon-containing region |
| US9093474B2 (en) | 2012-02-27 | 2015-07-28 | Kabushiki Kaisha Toshiba | Electric power semiconductor device and manufacturing method of the same |
| US9136351B2 (en) | 2012-02-27 | 2015-09-15 | Kabushiki Kaisha Toshiba | Electric power semiconductor device and manufacturing method of the same |
| JP2017168720A (ja) * | 2016-03-17 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2018037561A (ja) * | 2016-08-31 | 2018-03-08 | 国立研究開発法人産業技術総合研究所 | 炭化珪素基体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1146566A3 (en) | 2008-04-09 |
| EP1146566A2 (en) | 2001-10-17 |
| KR20010098551A (ko) | 2001-11-08 |
| JP4965756B2 (ja) | 2012-07-04 |
| CN1317833A (zh) | 2001-10-17 |
| TW492058B (en) | 2002-06-21 |
| KR100398756B1 (ko) | 2003-09-19 |
| CN1177373C (zh) | 2004-11-24 |
| US6476429B2 (en) | 2002-11-05 |
| US20020008258A1 (en) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3620513B2 (ja) | 炭化珪素半導体装置 | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| JP4965756B2 (ja) | 半導体装置 | |
| TWI289355B (en) | Trench MOSFET and method of manufacturing same | |
| CN117410344A (zh) | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| JP2025515379A (ja) | 炭化ケイ素プレーナーｍｏｓｆｅｔ素子及びその製造方法 | |
| JP2000516396A (ja) | 線形な電流・電圧特性を備えた半導体部品 | |
| JP7788457B2 (ja) | 炭化珪素パワーデバイスおよびその製造方法 | |
| JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN114744027A (zh) | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| JP3893734B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN101233618B (zh) | 半导体装置及其制造方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN114744019A (zh) | 一种沟槽型碳化硅mosfet器件及其制造方法与应用 | |
| JP3541832B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN119630040B (zh) | 用于增强反向恢复性能的SiC沟槽MOSFET超级结及其制备方法 | |
| CN115377188B (zh) | 一种mos器件及其制作方法和应用 | |
| CN106653609B (zh) | 一种新型鳍式场效应晶体管及其制作方法 | |
| JPH09121053A (ja) | 縦型の電界効果型トランジスタ及びその製造方法 | |
| CN119545859A (zh) | 一种功率器件及其制备方法 | |
| CN120379312A (zh) | 一种平面栅SiC MOSFET器件结构及其制备方法 | |
| CN120018533A (zh) | 一种异质集成的Si-SiC MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |