JP2001298093A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001298093A JP2001298093A JP2000115955A JP2000115955A JP2001298093A JP 2001298093 A JP2001298093 A JP 2001298093A JP 2000115955 A JP2000115955 A JP 2000115955A JP 2000115955 A JP2000115955 A JP 2000115955A JP 2001298093 A JP2001298093 A JP 2001298093A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- fuse wiring
- fuse
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ配線層の溶融切断時における溶融材
料の飛散を抑えて隣接する配線間の導通を低減できる半
導体装置およびその製造方法を提供する。 【解決手段】 半導体基板に回路修正のために溶融切断
できるヒューズ配線層１２を形成する。ヒューズ配線層
１２の表面には絶縁膜７を形成し、ヒューズ配線層１２
には凹部１４を形成する。この凹部１４の内部は絶縁膜
７が形成されていない空洞１４ａである。
料の飛散を抑えて隣接する配線間の導通を低減できる半
導体装置およびその製造方法を提供する。 【解決手段】 半導体基板に回路修正のために溶融切断
できるヒューズ配線層１２を形成する。ヒューズ配線層
１２の表面には絶縁膜７を形成し、ヒューズ配線層１２
には凹部１４を形成する。この凹部１４の内部は絶縁膜
７が形成されていない空洞１４ａである。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザ光照射によ
って溶断して回路切り替えを行う冗長回路用ヒューズを
有する半導体装置及びその製造方法に関するものであ
る。
って溶断して回路切り替えを行う冗長回路用ヒューズを
有する半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来より、半導体装置には、レーザ光照
射によって例えば不良回路を切断し、良品回路に切り換
えを行うための冗長回路用ヒューズが用いられている。
射によって例えば不良回路を切断し、良品回路に切り換
えを行うための冗長回路用ヒューズが用いられている。
【０００３】冗長回路用ヒューズは、最近では、主とし
て複数の配線層が形成された半導体集積回路の最上層に
形成されたメタル配線層を利用して形成されており、形
成されたヒューズ配線層にレーザ光を照射して溶融切断
することにより、回路修正が行われている。
て複数の配線層が形成された半導体集積回路の最上層に
形成されたメタル配線層を利用して形成されており、形
成されたヒューズ配線層にレーザ光を照射して溶融切断
することにより、回路修正が行われている。
【０００４】図５は、従来の冗長回路用ヒューズを示
す。図５（ａ）は冗長回路用ヒューズの平面図、図５
（ｂ）はＡ−Ｂ断線に沿う断面図、図５（ｃ）はＣ−Ｄ
線に沿う断面図をそれぞれ示す。
す。図５（ａ）は冗長回路用ヒューズの平面図、図５
（ｂ）はＡ−Ｂ断線に沿う断面図、図５（ｃ）はＣ−Ｄ
線に沿う断面図をそれぞれ示す。
【０００５】半導体素子が形成された半導体基板には第
１の層間絶縁膜１が形成されており、第１の層間絶縁膜
１の上には下層メタル配線層２と上層メタル配線層にて
形成されたヒューズ配線層５が形成されている。ヒュー
ズ配線層５のヒューズパターンの両端には接続孔４が形
成されており、この接続孔４を介してヒューズ配線層５
と下層メタル配線層２とが導通され、冗長回路用ヒュー
ズの外側に形成された集積回路内部（図示せず）に接続
される。
１の層間絶縁膜１が形成されており、第１の層間絶縁膜
１の上には下層メタル配線層２と上層メタル配線層にて
形成されたヒューズ配線層５が形成されている。ヒュー
ズ配線層５のヒューズパターンの両端には接続孔４が形
成されており、この接続孔４を介してヒューズ配線層５
と下層メタル配線層２とが導通され、冗長回路用ヒュー
ズの外側に形成された集積回路内部（図示せず）に接続
される。
【０００６】３は第２の層間絶縁膜、７は半導体集積回
路の最終的な保護絶縁膜である。上記のように構成され
た冗長回路用ヒューズは、図６（ａ）〜（ｃ）に示す手
順にて製造される。なお、図６（ａ）〜（ｃ）は、図５
（ａ）のＣ−Ｄ線に沿う断面図である。
路の最終的な保護絶縁膜である。上記のように構成され
た冗長回路用ヒューズは、図６（ａ）〜（ｃ）に示す手
順にて製造される。なお、図６（ａ）〜（ｃ）は、図５
（ａ）のＣ−Ｄ線に沿う断面図である。
【０００７】図６（ａ）に示すように、半導体素子が形
成された半導体基板には、第１の層間絶縁膜１と第２の
層間絶縁膜３が形成されており、第２の層間絶縁膜３の
上には、後にヒューズ配線層５となるメタル配線層５ａ
が形成されている。メタル配線層５ａには、ヒューズ配
線層５を形成するためのフォトレジストパターン６が形
成される。
成された半導体基板には、第１の層間絶縁膜１と第２の
層間絶縁膜３が形成されており、第２の層間絶縁膜３の
上には、後にヒューズ配線層５となるメタル配線層５ａ
が形成されている。メタル配線層５ａには、ヒューズ配
線層５を形成するためのフォトレジストパターン６が形
成される。
【０００８】メタル配線層５ａはフォトレジストパター
ン６により選択的にエッチングされ、図６（ｂ）に示す
ように、ヒューズ配線層５のヒューズパターンが形成さ
れる。
ン６により選択的にエッチングされ、図６（ｂ）に示す
ように、ヒューズ配線層５のヒューズパターンが形成さ
れる。
【０００９】そして、図６（ｃ）に示すように、ヒュー
ズ配線層５を覆うように保護絶縁膜７が形成され、冗長
回路用ヒューズを有する半導体装置が得られる。この半
導体装置の回路切り換えは、図７に示すように、保護絶
縁膜７の上からからレーザ光１６をヒューズ配線層５に
照射して溶融切断することにより、不良回路が良品回路
に切り換えられる。
ズ配線層５を覆うように保護絶縁膜７が形成され、冗長
回路用ヒューズを有する半導体装置が得られる。この半
導体装置の回路切り換えは、図７に示すように、保護絶
縁膜７の上からからレーザ光１６をヒューズ配線層５に
照射して溶融切断することにより、不良回路が良品回路
に切り換えられる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ようなヒューズ配線層５の溶融切断を行うと、溶融した
配線材料が照射レーザ光１６に対して矢印Ｒで示すよう
に同心円方向へと飛散する。
ようなヒューズ配線層５の溶融切断を行うと、溶融した
配線材料が照射レーザ光１６に対して矢印Ｒで示すよう
に同心円方向へと飛散する。
【００１１】ヒューズ配線層５は上述のようにメタル配
線層５ａにて形成されているため、飛散したメタル配線
材料の一部が隣接するヒューズ配線層５や集積回路を構
成する配線パターンに付着すると、隣接するメタル配線
間どうしで導通が生じるという問題がある。特に近年で
は、集積回路上のメタル配線は一層の微細化が進み、冗
長回路を形成するヒューズの間隔も狭くなっているた
め、上記の問題はますます顕著になっている。
線層５ａにて形成されているため、飛散したメタル配線
材料の一部が隣接するヒューズ配線層５や集積回路を構
成する配線パターンに付着すると、隣接するメタル配線
間どうしで導通が生じるという問題がある。特に近年で
は、集積回路上のメタル配線は一層の微細化が進み、冗
長回路を形成するヒューズの間隔も狭くなっているた
め、上記の問題はますます顕著になっている。
【００１２】本発明は前記問題点を解決し、冗長回路用
ヒューズの回路切り換え時におけるメタル配線材料の飛
散を抑え、メタル配線同士の導通を低減できる半導体装
置およびその製造方法を提供することを目的とする。
ヒューズの回路切り換え時におけるメタル配線材料の飛
散を抑え、メタル配線同士の導通を低減できる半導体装
置およびその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
ヒューズ配線層に凹部を形成したことを特徴とする。こ
の本発明によると、ヒューズ配線層の溶融切断時におけ
る溶融材料の流動を規制して前記溶融材料の飛散を低減
できる。
ヒューズ配線層に凹部を形成したことを特徴とする。こ
の本発明によると、ヒューズ配線層の溶融切断時におけ
る溶融材料の流動を規制して前記溶融材料の飛散を低減
できる。
【００１４】本発明の半導体装置の製造方法は、ヒュー
ズ配線層の凹部が空洞になるように前記ヒューズ配線層
の上に絶縁膜を形成する工程を有することを特徴とす
る。
ズ配線層の凹部が空洞になるように前記ヒューズ配線層
の上に絶縁膜を形成する工程を有することを特徴とす
る。
【００１５】
【発明の実施の形態】本発明の請求項１記載の半導体装
置は、半導体基板の上の第１の絶縁膜上に回路修正のた
めに溶融切断できるヒューズ配線層が形成され、前記ヒ
ューズ配線層の表面上には第２の絶縁膜が形成され、前
記ヒューズ配線層には凹部が形成されたことを特徴とす
る。
置は、半導体基板の上の第１の絶縁膜上に回路修正のた
めに溶融切断できるヒューズ配線層が形成され、前記ヒ
ューズ配線層の表面上には第２の絶縁膜が形成され、前
記ヒューズ配線層には凹部が形成されたことを特徴とす
る。
【００１６】この構成によると、ヒューズ配線層の切断
時における溶融材料を凹部に流して流動を規制して隣接
するヒューズ配線層などへの飛散を低減できる。本発明
の請求項２記載の半導体装置は、請求項１において、前
記凹部は前記第２の絶縁膜が形成されていない空洞であ
ることを特徴とする。
時における溶融材料を凹部に流して流動を規制して隣接
するヒューズ配線層などへの飛散を低減できる。本発明
の請求項２記載の半導体装置は、請求項１において、前
記凹部は前記第２の絶縁膜が形成されていない空洞であ
ることを特徴とする。
【００１７】この構成によると、溶融材料が空洞中を確
実に移動するため、より溶融材料の飛散を低減できる。
本発明の請求項３記載の半導体装置は、請求項１または
請求項２において、前記凹部は、前記ヒューズ配線層の
両端付近まで延びるスリット形状であることを特徴とす
る。
実に移動するため、より溶融材料の飛散を低減できる。
本発明の請求項３記載の半導体装置は、請求項１または
請求項２において、前記凹部は、前記ヒューズ配線層の
両端付近まで延びるスリット形状であることを特徴とす
る。
【００１８】本発明の請求項４記載の半導体装置は、請
求項１または請求項２において、前記凹部は複数形成さ
れ、前記ヒューズ配線層の長手方向に互いに間隔をあけ
て配列されるとともに前記ヒューズ配線層の両端付近ま
で配列されていることを特徴とする。
求項１または請求項２において、前記凹部は複数形成さ
れ、前記ヒューズ配線層の長手方向に互いに間隔をあけ
て配列されるとともに前記ヒューズ配線層の両端付近ま
で配列されていることを特徴とする。
【００１９】本発明の請求項５記載の半導体装置は、請
求項１または請求項２において、前記凹部は複数形成さ
れ、前記ヒューズ配線層の幅方向に互いに間隔をあけて
配列されるとともに前記ヒューズ配線層の両端付近まで
配列されていることを特徴とする。
求項１または請求項２において、前記凹部は複数形成さ
れ、前記ヒューズ配線層の幅方向に互いに間隔をあけて
配列されるとともに前記ヒューズ配線層の両端付近まで
配列されていることを特徴とする。
【００２０】本発明の請求項６記載の半導体装置は、請
求項１または請求項２において、前記凹部は複数形成さ
れ、前記ヒューズ配線層の長手方向に互いに間隔をあけ
て配列されるとともに、前記ヒューズ配線層の幅方向に
も互いに間隔をあけて配列され、凹部は前記ヒューズ配
線層の両端付近まで配列されていることを特徴とする。
求項１または請求項２において、前記凹部は複数形成さ
れ、前記ヒューズ配線層の長手方向に互いに間隔をあけ
て配列されるとともに、前記ヒューズ配線層の幅方向に
も互いに間隔をあけて配列され、凹部は前記ヒューズ配
線層の両端付近まで配列されていることを特徴とする。
【００２１】本発明の請求項７記載の半導体装置は、請
求項１〜請求項６のいずれかにおいて、前記ヒューズ配
線層は金属膜であることを特徴とする。本発明の請求項
８記載の半導体装置の製造方法は、半導体基板上に形成
された第１の絶縁膜上にヒューズ配線層を形成する工程
と、前記ヒューズ配線層を選択的にエッチングして凹部
を形成する工程と、前記凹部の内側が空洞になるように
前記ヒューズ配線層の表面上に第２の絶縁膜を形成する
工程とを含むことを特徴とする。
求項１〜請求項６のいずれかにおいて、前記ヒューズ配
線層は金属膜であることを特徴とする。本発明の請求項
８記載の半導体装置の製造方法は、半導体基板上に形成
された第１の絶縁膜上にヒューズ配線層を形成する工程
と、前記ヒューズ配線層を選択的にエッチングして凹部
を形成する工程と、前記凹部の内側が空洞になるように
前記ヒューズ配線層の表面上に第２の絶縁膜を形成する
工程とを含むことを特徴とする。
【００２２】この構成によると、本発明の半導体装置を
容易に実現できる。本発明の請求項９記載の半導体装置
の製造方法は、請求項８において、前記第２の絶縁膜を
形成する工程で凹部に前記空洞が形成されるように前記
凹部を形成する工程では、前記凹部の開口の水平断面の
アスペクト比を調整することを特徴とする。
容易に実現できる。本発明の請求項９記載の半導体装置
の製造方法は、請求項８において、前記第２の絶縁膜を
形成する工程で凹部に前記空洞が形成されるように前記
凹部を形成する工程では、前記凹部の開口の水平断面の
アスペクト比を調整することを特徴とする。
【００２３】この構成によると、凹部の内部を容易に空
洞にできる。以下、本発明の実施の形態について、具体
例に基づき図１〜図４を用いて説明する。
洞にできる。以下、本発明の実施の形態について、具体
例に基づき図１〜図４を用いて説明する。
【００２４】（実施の形態）この実施の形態では、ヒュ
ーズ配線層の溶融切断時における溶融材料の飛散を低減
するために、ヒューズ配線層に凹部を形成した点で異な
るがそれ以外の構成は上記従来例と同様である。
ーズ配線層の溶融切断時における溶融材料の飛散を低減
するために、ヒューズ配線層に凹部を形成した点で異な
るがそれ以外の構成は上記従来例と同様である。
【００２５】図１（ａ）は半導体集積回路上に形成され
た冗長回路用ヒューズの平面図を示し、図１（ｂ）はＡ
−Ｂ線に沿う断面図、図１（ｃ）はＣ−Ｄ線に沿う断面
図を示す。
た冗長回路用ヒューズの平面図を示し、図１（ｂ）はＡ
−Ｂ線に沿う断面図、図１（ｃ）はＣ−Ｄ線に沿う断面
図を示す。
【００２６】上記従来例と同様に構成されたヒューズ配
線層１２には、長手方向に沿って延びるスリット状の凹
部１４が形成されている。ヒューズ配線層１２の表面上
には、最終のパシベーション膜としてプラズマＣＶＤ法
で形成された窒化シリコン膜である保護絶縁膜７が形成
されているが、凹部１４の内部は空洞となっており保護
絶縁膜７はほとんど成長していない。
線層１２には、長手方向に沿って延びるスリット状の凹
部１４が形成されている。ヒューズ配線層１２の表面上
には、最終のパシベーション膜としてプラズマＣＶＤ法
で形成された窒化シリコン膜である保護絶縁膜７が形成
されているが、凹部１４の内部は空洞となっており保護
絶縁膜７はほとんど成長していない。
【００２７】図２（ａ）〜（ｃ）は、上記のように構成
された半導体集積回路の冗長開路用ヒューズ部分の製造
工程を示す。ここでは、図１（ａ）のＣ−Ｄ線に沿う断
面図を例に挙げて説明する。
された半導体集積回路の冗長開路用ヒューズ部分の製造
工程を示す。ここでは、図１（ａ）のＣ−Ｄ線に沿う断
面図を例に挙げて説明する。
【００２８】図２（ａ）に示すように、半導体基板に
は、下層のＢＰＳＧ膜やプラズマＣＶＤ法によりシリコ
ン酸化膜からなる第１の層間絶縁膜１が形成され、その
上に同様の材料から成る第２の層間絶縁膜３が形成され
る。
は、下層のＢＰＳＧ膜やプラズマＣＶＤ法によりシリコ
ン酸化膜からなる第１の層間絶縁膜１が形成され、その
上に同様の材料から成る第２の層間絶縁膜３が形成され
る。
【００２９】第２の層間絶縁膜３にスパッタリングが施
され、後にヒューズ配線層１２となる膜厚４００ｎｍ〜
８００ｎｍのメタル配線層１２ａが形成される。メタル
配線層１２ａは、ＴｉＮなどのバリアメタル及びＡｌ／
Ｃｕの様なアルミニウム合金などとの積層構造の金属膜
からなり、半導体集積回路がアルミニウム系金属の多層
配線構造を構成している場合は、最上層の配線層とな
る。
され、後にヒューズ配線層１２となる膜厚４００ｎｍ〜
８００ｎｍのメタル配線層１２ａが形成される。メタル
配線層１２ａは、ＴｉＮなどのバリアメタル及びＡｌ／
Ｃｕの様なアルミニウム合金などとの積層構造の金属膜
からなり、半導体集積回路がアルミニウム系金属の多層
配線構造を構成している場合は、最上層の配線層とな
る。
【００３０】メタル配線層１２ａの上にレジストが塗布
され、ヒューズのレジストパターン１３が形成される。
次いで、図２（ｂ）に示すように、レジストパターン１
３をマスクとしてメタル配線層１２ａが通常使用されて
いる異方性の高いドライエッチング法にて選択的にエッ
チング除去され、中央部に凹部１４を有するヒューズ配
線層１２が形成される。この凹部１４は、ヒューズ配線
層１２の両端付近まで長手方向に沿って延びるスリット
形状として、できるだけ凹部１４の内部の容積を大きく
してある。
され、ヒューズのレジストパターン１３が形成される。
次いで、図２（ｂ）に示すように、レジストパターン１
３をマスクとしてメタル配線層１２ａが通常使用されて
いる異方性の高いドライエッチング法にて選択的にエッ
チング除去され、中央部に凹部１４を有するヒューズ配
線層１２が形成される。この凹部１４は、ヒューズ配線
層１２の両端付近まで長手方向に沿って延びるスリット
形状として、できるだけ凹部１４の内部の容積を大きく
してある。
【００３１】続いてレジストパターン１３が除去され、
図２（ｃ）に示すように、約３００℃〜４００℃の温度
条件下でプラズマＣＶＤ法により厚さ５００ｎｍ〜１０
００ｎｍの窒化シリコン膜からなる保護絶縁膜７がヒュ
ーズ配線層１２を被覆するように形成される。この保護
絶縁膜７は、当然のことながら半導体基板の上に形成さ
れた集積回路部分の保護膜も兼ねている。
図２（ｃ）に示すように、約３００℃〜４００℃の温度
条件下でプラズマＣＶＤ法により厚さ５００ｎｍ〜１０
００ｎｍの窒化シリコン膜からなる保護絶縁膜７がヒュ
ーズ配線層１２を被覆するように形成される。この保護
絶縁膜７は、当然のことながら半導体基板の上に形成さ
れた集積回路部分の保護膜も兼ねている。
【００３２】上記のように製造された冗長回路用ヒュー
ズでは、凹部１４の内部が空洞１４ａとなっているが、
これは凹部１４の形成時にその開口の水平断面のアスペ
クト比を調整することで実現できる。
ズでは、凹部１４の内部が空洞１４ａとなっているが、
これは凹部１４の形成時にその開口の水平断面のアスペ
クト比を調整することで実現できる。
【００３３】具体的には、スリット状の凹部１４の開口
部においてＬ２／Ｌ１で定義される水平断面のアスペク
ト比を４以上とする。このときの保護絶縁間膜７の形成
条件としては、ここでは半導体基板の温度４００℃、プ
ロセスガス：ＳｉＨ4＋Ｎ2＋ＮＨ3、圧力２〜３Ｔｏｒ
ｒ、プラズマ用高周波電力５００Ｗとするが、アスペク
ト比を４以上にすれば、通常のプラズマＣＶＤによる大
部分の絶縁膜の形成条件下で空洞１４が形成できる。
部においてＬ２／Ｌ１で定義される水平断面のアスペク
ト比を４以上とする。このときの保護絶縁間膜７の形成
条件としては、ここでは半導体基板の温度４００℃、プ
ロセスガス：ＳｉＨ4＋Ｎ2＋ＮＨ3、圧力２〜３Ｔｏｒ
ｒ、プラズマ用高周波電力５００Ｗとするが、アスペク
ト比を４以上にすれば、通常のプラズマＣＶＤによる大
部分の絶縁膜の形成条件下で空洞１４が形成できる。
【００３４】このように凹部１４の開口部のアスペクト
比をＬ２／Ｌ１＞４となるように調整すると、保護絶縁
膜７は凹部１４の開口部の上部に優先的に成長するた
め、それが障害となって開口部の下部にはほとんど保護
絶縁膜７が成長しなくなり、凹部１４の内部には空洞１
４ａが形成される。
比をＬ２／Ｌ１＞４となるように調整すると、保護絶縁
膜７は凹部１４の開口部の上部に優先的に成長するた
め、それが障害となって開口部の下部にはほとんど保護
絶縁膜７が成長しなくなり、凹部１４の内部には空洞１
４ａが形成される。
【００３５】上記のように製造された冗長回路用ヒュー
ズに、上記従来例と同様にレーザ光１６を照射してヒュ
ーズ配線層１２を切断すると、図３に示すように、ヒュ
ーズ配線層１２を構成する溶融したアルミニウムなどの
金属は、大部分がスリット状の凹部１４の長手方向［矢
印Ｐ方向］へと流れ、ヒューズ配線層１２が切断され
る。特に、凹部１４に空洞部１４ａが形成されている場
合にはより一層長手方向［矢印Ｐ方向］に流れやすくな
り、凹部１４の幅方向［矢印Ｑ方向］へは非常に飛散し
にくくなる。
ズに、上記従来例と同様にレーザ光１６を照射してヒュ
ーズ配線層１２を切断すると、図３に示すように、ヒュ
ーズ配線層１２を構成する溶融したアルミニウムなどの
金属は、大部分がスリット状の凹部１４の長手方向［矢
印Ｐ方向］へと流れ、ヒューズ配線層１２が切断され
る。特に、凹部１４に空洞部１４ａが形成されている場
合にはより一層長手方向［矢印Ｐ方向］に流れやすくな
り、凹部１４の幅方向［矢印Ｑ方向］へは非常に飛散し
にくくなる。
【００３６】従って、ヒューズ配線層１２をレーザ光１
６の照射により溶融断線しても、溶融したメタル配線材
料の隣接するヒューズ配線層への付着を抑制でき、集積
回路の小型化により隣り合う冗長回路用ヒューズ同士の
距離などが短くなっても、それらのショートを防止でき
る。
６の照射により溶融断線しても、溶融したメタル配線材
料の隣接するヒューズ配線層への付着を抑制でき、集積
回路の小型化により隣り合う冗長回路用ヒューズ同士の
距離などが短くなっても、それらのショートを防止でき
る。
【００３７】なお、ヒューズ配線層１２のヒューズパタ
ーンは、例えば半導体集積回路の設計ルールが０．２μ
ｍであるとき、上記説明におけるヒューズ配線層１２も
従来のヒューズ配線層５も共に接続孔４の形成部以外は
パターン幅が０．４μｍで形成される。この時、ヒュー
ズ配線層１２に形成されたスリット状の凹部１４の開口
部の幅は約０．２μｍとなり、充分に集積回路の設計ル
ールに対応したフォトリソグラフィー技術でパターン形
成が行える。
ーンは、例えば半導体集積回路の設計ルールが０．２μ
ｍであるとき、上記説明におけるヒューズ配線層１２も
従来のヒューズ配線層５も共に接続孔４の形成部以外は
パターン幅が０．４μｍで形成される。この時、ヒュー
ズ配線層１２に形成されたスリット状の凹部１４の開口
部の幅は約０．２μｍとなり、充分に集積回路の設計ル
ールに対応したフォトリソグラフィー技術でパターン形
成が行える。
【００３８】また、ヒューズ配線層１２に照射されるレ
ーザ光１６のビーム径は約３μｍであり、パワーは０．
４５μＪであるため、レーザ光１６はヒューズ配線層１
２の全体に照射される、切断すべきヒューズ配線１２と
隣接するヒューズ配線との間隔は３．５μｍ〜４．５μ
ｍであるため、この間隔方向への溶融金属の飛散は十分
に防止できる。
ーザ光１６のビーム径は約３μｍであり、パワーは０．
４５μＪであるため、レーザ光１６はヒューズ配線層１
２の全体に照射される、切断すべきヒューズ配線１２と
隣接するヒューズ配線との間隔は３．５μｍ〜４．５μ
ｍであるため、この間隔方向への溶融金属の飛散は十分
に防止できる。
【００３９】また、ヒューズ配線層１２に形成される凹
部１４は上記説明に限定されるものではなく、凹部１４
を複数形成してもよい。例えば、図４（ａ）に示すよう
に、ヒューズ配線層１２に形成された凹部１４ａ，１４
ｂがヒューズ配線層１２の幅方向に互いに間隔をあけて
配置され、そのスリット形状がヒューズ配線層１２の両
端付近まで延びるように配列されていてもよい。このよ
うな配列は、ヒューズ配線層１２が形成される半導体集
積回路上の領域が比較的広く、ヒューズ配線層１２の幅
を増やすことができる場合に可能である。
部１４は上記説明に限定されるものではなく、凹部１４
を複数形成してもよい。例えば、図４（ａ）に示すよう
に、ヒューズ配線層１２に形成された凹部１４ａ，１４
ｂがヒューズ配線層１２の幅方向に互いに間隔をあけて
配置され、そのスリット形状がヒューズ配線層１２の両
端付近まで延びるように配列されていてもよい。このよ
うな配列は、ヒューズ配線層１２が形成される半導体集
積回路上の領域が比較的広く、ヒューズ配線層１２の幅
を増やすことができる場合に可能である。
【００４０】また、図４（ｂ）に示すように、凹部１４
ｃ，１４ｄがヒューズ配線層１２の長手方向に互いに間
隔をあけて配置され、そのスリット形状がヒューズ配線
層１２の両端付近まで延びるように配列されていてもよ
い。このような配列とした場合に、切断のためのレーザ
光１６は上記と同様に凹部１４の中央付近に照射しても
良いが、凹部１４ｃと凹部１４ｄとのスリット間に照射
しても溶融したメタル配線材料は優先的にヒューズ配線
層１２の長手方向に分かれて流れるため、幅方向には飛
散しにくくなる。
ｃ，１４ｄがヒューズ配線層１２の長手方向に互いに間
隔をあけて配置され、そのスリット形状がヒューズ配線
層１２の両端付近まで延びるように配列されていてもよ
い。このような配列とした場合に、切断のためのレーザ
光１６は上記と同様に凹部１４の中央付近に照射しても
良いが、凹部１４ｃと凹部１４ｄとのスリット間に照射
しても溶融したメタル配線材料は優先的にヒューズ配線
層１２の長手方向に分かれて流れるため、幅方向には飛
散しにくくなる。
【００４１】さらに、図４（ｃ）に示すように、図４
（ａ）と図４（ｂ）とを組み合わせた構成としても同様
の効果が得られる。なお、上記説明では、スリット状の
凹部１４を例に挙げて説明したが、溶融材料がヒューズ
配線層１２の長手方向に流れるものであれば、その形状
は特に限定されるものではなく、凹部１４が形成される
ヒューズ配線層１２の形状も長手方向に延びる矩形状に
限定されるものではない。
（ａ）と図４（ｂ）とを組み合わせた構成としても同様
の効果が得られる。なお、上記説明では、スリット状の
凹部１４を例に挙げて説明したが、溶融材料がヒューズ
配線層１２の長手方向に流れるものであれば、その形状
は特に限定されるものではなく、凹部１４が形成される
ヒューズ配線層１２の形状も長手方向に延びる矩形状に
限定されるものではない。
【００４２】また、上記説明では、凹部１４の形成され
たヒューズ配線層１２を半導体装置の最上層のメタル配
線層１２ａに形成したが、本発明はこれに限定されるも
のではなく、最上層のメタル配線層１２ａに関わらず原
理的に何れのメタル配線層１２ａにも形成できる。
たヒューズ配線層１２を半導体装置の最上層のメタル配
線層１２ａに形成したが、本発明はこれに限定されるも
のではなく、最上層のメタル配線層１２ａに関わらず原
理的に何れのメタル配線層１２ａにも形成できる。
【００４３】また、メタル配線層１２ａをバリアメタル
及びアルミニウム合金膜で構成したが、その他の金属材
料も使用できる。また、上記説明では、ヒューズ配線層
１２を底部までエッチングして凹部１４を形成したが、
凹部１４の底部にヒューズ配線層１２が残っていてもよ
い。
及びアルミニウム合金膜で構成したが、その他の金属材
料も使用できる。また、上記説明では、ヒューズ配線層
１２を底部までエッチングして凹部１４を形成したが、
凹部１４の底部にヒューズ配線層１２が残っていてもよ
い。
【００４４】また、上記のように構成された冗長回路用
ヒューズは、具体的には、ＤＲＡＭ（タ゛イナミックランタ゛ムアクセス
メモリ）、ロジック混載などの半導体集積回路に使用する
ＤＲＡＭ部の冗長救済用ヒューズなどとして使用でき
る。
ヒューズは、具体的には、ＤＲＡＭ（タ゛イナミックランタ゛ムアクセス
メモリ）、ロジック混載などの半導体集積回路に使用する
ＤＲＡＭ部の冗長救済用ヒューズなどとして使用でき
る。
【００４５】
【発明の効果】以上のように本発明の半導体装置による
と、半導体基板に形成されたヒューズ配線層に凹部を形
成することで、レーザ光照射によりヒューズ配線層を溶
融断線する際に溶融したメタル配線材料が前記凹部の内
側へ流れ、飛散しにくくなる。特に凹部の内部が絶縁膜
が形成されない空洞となっている場合には、溶融した導
電体材料が空洞中を確実に移動するため非常に効果的で
ある。
と、半導体基板に形成されたヒューズ配線層に凹部を形
成することで、レーザ光照射によりヒューズ配線層を溶
融断線する際に溶融したメタル配線材料が前記凹部の内
側へ流れ、飛散しにくくなる。特に凹部の内部が絶縁膜
が形成されない空洞となっている場合には、溶融した導
電体材料が空洞中を確実に移動するため非常に効果的で
ある。
【００４６】従って、集積回路の小型化により隣り合う
配線パターン同士の距離などが短くなっても、それらの
ショートを防止できる。また、本発明の半導体装置の製
造方法は、半導体基板上に形成された第１の絶縁膜上に
ヒューズ配線層を形成する工程と、前記ヒューズ配線層
を選択的にエッチングして凹部を形成する工程と、前記
凹部の内側が空洞になるように前記ヒューズ配線層の表
面上に第２の絶縁膜を形成する工程とを含むことを特徴
とする。
配線パターン同士の距離などが短くなっても、それらの
ショートを防止できる。また、本発明の半導体装置の製
造方法は、半導体基板上に形成された第１の絶縁膜上に
ヒューズ配線層を形成する工程と、前記ヒューズ配線層
を選択的にエッチングして凹部を形成する工程と、前記
凹部の内側が空洞になるように前記ヒューズ配線層の表
面上に第２の絶縁膜を形成する工程とを含むことを特徴
とする。
【００４７】この構成によると、容易に本発明の半導体
装置を実現できる。
装置を実現できる。
【図１】本発明の（実施の形態）における冗長回路用ヒ
ューズの平面図および断面図
ューズの平面図および断面図
【図２】同実施の形態における冗長回路用ヒューズの製
造工程を説明する断面図
造工程を説明する断面図
【図３】同実施の形態におけるヒューズ配線層のレーザ
光による切断を説明する図
光による切断を説明する図
【図４】同実施の形態とは別の冗長回路用ヒューズの例
を説明する平面図
を説明する平面図
【図５】従来の冗長回路用ヒューズの平面図および断面
図
図
【図６】従来の冗長回路用ヒューズの製造工程を説明す
る断面図
る断面図
【図７】従来のヒューズ配線層のレーザ光による切断を
説明する図
説明する図
１，３ 層間絶縁膜 ２ 下層メタル配線層 ４ 接続孔 ５ ヒューズ配線層 ５ａ メタル配線層 ７ 保護絶縁膜 １２ ヒューズ配線層 １３ フォトレジストパターン １４ 凹部 １４ａ 空洞 １６ レーザ光
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH09 HH33 MM22 PP15 QQ16 RR04 RR06 RR15 SS02 SS15 VV11 VV16 5F038 AV03 AV15 CA02 CD15 CD18 DF05 EZ14 EZ15 EZ20 5F064 BB14 FF02 FF27 FF32 FF34 FF43
Claims (9)
- 【請求項１】半導体基板の上の第１の絶縁膜上に回路修
正のために溶融切断できるヒューズ配線層が形成され、
前記ヒューズ配線層の表面上には第２の絶縁膜が形成さ
れ、前記ヒューズ配線層には凹部が形成された半導体装
置。 - 【請求項２】前記凹部は前記第２の絶縁膜が形成されて
いない空洞である請求項１記載の半導体装置。 - 【請求項３】前記凹部は、前記ヒューズ配線層の両端付
近まで延びるスリット形状である請求項１または請求項
２記載の半導体装置。 - 【請求項４】前記凹部は複数形成され、前記ヒューズ配
線層の長手方向に互いに間隔をあけて配列されるととも
に前記ヒューズ配線層の両端付近まで配列されている請
求項１または請求項２記載の半導体装置。 - 【請求項５】前記凹部は複数形成され、前記ヒューズ配
線層の幅方向に互いに間隔をあけて配列されるとともに
前記ヒューズ配線層の両端付近まで配列されている請求
項１または請求項２記載の半導体装置。 - 【請求項６】前記凹部は複数形成され、前記ヒューズ配
線層の長手方向に互いに間隔をあけて配列されるととも
に、前記ヒューズ配線層の幅方向にも互いに間隔をあけ
て配列され、凹部は前記ヒューズ配線層の両端付近まで
配列されている請求項１または請求項２記載の半導体装
置。 - 【請求項７】前記ヒューズ配線層は金属膜である請求項
１〜請求項６のいずれかに記載の半導体装置。 - 【請求項８】半導体基板上に形成された第１の絶縁膜上
にヒューズ配線層を形成する工程と、 前記ヒューズ配線層を選択的にエッチングして凹部を形
成する工程と、 前記凹部の内側が空洞になるように前記ヒューズ配線層
の表面上に第２の絶縁膜を形成する工程とを含む半導体
装置の製造方法。 - 【請求項９】前記第２の絶縁膜を形成する工程で凹部に
前記空洞が形成されるように前記凹部を形成する工程で
は、前記凹部の開口の水平断面のアスペクト比を調整す
る請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115955A JP2001298093A (ja) | 2000-04-18 | 2000-04-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115955A JP2001298093A (ja) | 2000-04-18 | 2000-04-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298093A true JP2001298093A (ja) | 2001-10-26 |
Family
ID=18627475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115955A Pending JP2001298093A (ja) | 2000-04-18 | 2000-04-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298093A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324306A (ja) * | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | 半導体装置 |
| US7429780B2 (en) | 2003-09-30 | 2008-09-30 | Oki Electric Industry Co., Ltd. | Fuse circuit and semiconductor device including the same |
| US7495309B2 (en) | 2002-01-31 | 2009-02-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
-
2000
- 2000-04-18 JP JP2000115955A patent/JP2001298093A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495309B2 (en) | 2002-01-31 | 2009-02-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US7429780B2 (en) | 2003-09-30 | 2008-09-30 | Oki Electric Industry Co., Ltd. | Fuse circuit and semiconductor device including the same |
| JP2006324306A (ja) * | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3466929B2 (ja) | 半導体装置 | |
| US5272101A (en) | Electrically programmable antifuse and fabrication processes | |
| KR100605445B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100374214B1 (ko) | 수직형 퓨즈 및 제조 방법 | |
| US20020079552A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003324153A (ja) | 半導体容量素子及びその製造方法 | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| JP2001284352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
| EP0999592B1 (en) | Fuse layout for improved fuse blow process window | |
| JP2001298093A (ja) | 半導体装置及びその製造方法 | |
| JPH0945782A (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| US6873027B2 (en) | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| JP4202077B2 (ja) | ヒューズの切断方法 | |
| US20040245600A1 (en) | Semiconductor device and its manufacturing method | |
| US6734525B2 (en) | Low stress integrated circuit fusible link | |
| JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4400087B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003037164A (ja) | 半導体装置 | |
| KR100334970B1 (ko) | 반도체소자의 퓨즈 제조방법 | |
| JP2004335735A (ja) | 半導体装置 | |
| JPH11111847A (ja) | 半導体装置及びその製造方法 | |
| JP2001093981A (ja) | 半導体装置およびその製造方法 |