JP2001291797A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2001291797A JP2001291797A JP2000108159A JP2000108159A JP2001291797A JP 2001291797 A JP2001291797 A JP 2001291797A JP 2000108159 A JP2000108159 A JP 2000108159A JP 2000108159 A JP2000108159 A JP 2000108159A JP 2001291797 A JP2001291797 A JP 2001291797A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- wiring pattern
- insulating layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/0198—
-
- H10W72/07251—
-
- H10W72/20—
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の薄型化を図ると共に、実装に際
し、屈曲性が要求される箇所にも好適に対応することを
目的とする。
【解決手段】 可撓性のあるベース基材21の片面に接
着剤層22を介して配線パターン23を形成し、ベース
基材21に形成したデバイス・ホール内に、配線パター
ン23に電気的に接続されるように半導体素子30を実
装したものを、両面から挟み込むようにして、それぞれ
可撓性のある絶縁層24及び絶縁層25を設ける。絶縁
層25には、配線パターン23の端子形成部分に対応す
る部分に開口部が形成されている。外部接続端子26
は、絶縁層25の開口部から露出している配線パターン
23の端子形成部分に接合されている。
[PROBLEMS] To reduce the thickness of a semiconductor device and to appropriately cope with a portion requiring flexibility in mounting. SOLUTION: A wiring pattern 23 is formed on one surface of a flexible base material 21 via an adhesive layer 22, and the wiring pattern 23 is electrically connected to a device hole formed in the base material 21. A flexible insulating layer 24 and a flexible insulating layer 25 are provided so that the semiconductor element 30 mounted to be connected is sandwiched from both sides. An opening is formed in the insulating layer 25 at a portion corresponding to the terminal forming portion of the wiring pattern 23. External connection terminal 26
Is bonded to the terminal forming portion of the wiring pattern 23 exposed from the opening of the insulating layer 25.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、ボール・グリッド・アレイ
(BGA)型のパッケージ構造を有する半導体装置につ
いて、実装に際し、屈曲性が要求される箇所にも好適に
対応するのに適応された技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a ball grid array (BGA) type package structure, which is required to have flexibility in mounting. The present invention also relates to a technology adapted to suitably cope with the above.
【0002】[0002]
【従来の技術】パッケージに半導体素子(チップ)を搭
載した半導体装置は、実装密度を高めるため、ますます
小型化(薄型化)の要請が強くなっている。かかる要請
に応えるための半導体装置として、プリント配線基板に
半導体チップを搭載し、その片面(半導体チップが搭載
されている側の面)をモールドした、いわゆるオーバー
モールドタイプのものがある。2. Description of the Related Art In a semiconductor device in which a semiconductor element (chip) is mounted on a package, there is an increasing demand for miniaturization (thinning) in order to increase the mounting density. As a semiconductor device for meeting such a demand, there is a so-called overmold type in which a semiconductor chip is mounted on a printed wiring board and one surface thereof (the surface on which the semiconductor chip is mounted) is molded.
【0003】このオーバーモールドタイプの半導体装置
は、典型的な構造として、パッケージのベース基材とし
ての樹脂基板を有し、該樹脂基板の両面にそれぞれ配線
パターンが形成されており、また樹脂基板の所要箇所に
スルーホールが形成されている。樹脂基板の両面の配線
パターンは、スルーホールの内壁に形成されためっき皮
膜等の導体膜を介して互いに電気的に接続されている。
また、搭載する半導体チップは、その裏面側を下にして
樹脂基板上のダイパッドに固定され、その電極端子は、
ワイヤボンディングにより上面側の配線パターンに電気
的に接続されている。半導体チップ(ボンディングワイ
ヤも含む)は、封止樹脂により封止されている。一方、
外部接続端子として供されるはんだバンプは、下面側の
配線パターンに電気的に接続され、例えばマトリクス状
に多数配列されている。また、樹脂基板両面の露出して
いる配線パターンを外部から保護するための保護膜が設
けられている。As a typical structure, this overmold type semiconductor device has a resin substrate as a base material of a package, and a wiring pattern is formed on both sides of the resin substrate. Through holes are formed at required places. The wiring patterns on both surfaces of the resin substrate are electrically connected to each other via a conductive film such as a plating film formed on the inner wall of the through hole.
The semiconductor chip to be mounted is fixed to the die pad on the resin substrate with its back side down, and its electrode terminals are
It is electrically connected to the wiring pattern on the upper surface side by wire bonding. The semiconductor chip (including bonding wires) is sealed with a sealing resin. on the other hand,
The solder bumps serving as external connection terminals are electrically connected to the wiring pattern on the lower surface side, and are arranged in a large number, for example, in a matrix. Further, a protective film for protecting the exposed wiring patterns on both surfaces of the resin substrate from the outside is provided.
【0004】[0004]
【発明が解決しようとする課題】上述したオーバーモー
ルドタイプの半導体装置では、片面モールドのため、他
のタイプの半導体装置に比べて、半導体装置の薄型化が
可能である。しかしながら、現状の技術では、樹脂基板
自体が0.3〜0.5mm程度の厚さを有しており、ま
たワイヤが半導体チップの上方に突出してこのワイヤを
覆って封止樹脂により封止するため、半導体装置全体の
厚さが相当なものになるといった不利がある。このた
め、薄型化の要請に必ずしも応えられなくなってきてい
る。In the above-mentioned overmold type semiconductor device, the thickness of the semiconductor device can be reduced as compared with other types of semiconductor devices due to single-sided molding. However, in the current technology, the resin substrate itself has a thickness of about 0.3 to 0.5 mm, and a wire protrudes above the semiconductor chip to cover the wire and seal it with a sealing resin. Therefore, there is a disadvantage that the thickness of the entire semiconductor device becomes considerable. For this reason, it is not always possible to meet the demand for thinning.
【0005】また、高密度実装に伴い半導体装置が小型
化されてくると、かかる半導体装置は、様々な状況下で
用いられることが要求される。つまり、半導体装置は、
マザーボード等の平坦な実装面に常に実装されるとは限
らず、例えばコンピュータ、プリンタ等のOA機器にお
いて屈曲性が要求される箇所や、カメラの制御用などの
スペースが狭く複雑な形状をしている箇所などにも実装
される場合がある。[0005] Further, as the size of a semiconductor device is reduced due to high-density mounting, it is required that the semiconductor device be used in various situations. In other words, the semiconductor device
It is not always mounted on a flat mounting surface such as a motherboard. For example, a OA device such as a computer or a printer requires a flexible portion, and a space for controlling a camera has a narrow and complicated shape. It may be implemented in places where there is.
【0006】このような場合、オーバーモールドタイプ
の半導体装置では、上述したように装置全体の厚さがか
なりのものになるため、屈曲性が要求される箇所などに
は必ずしも好適に実装することができないといった課題
がある。本発明は、かかる従来技術における課題に鑑み
創作されたもので、薄型化を図ると共に、実装に際し、
屈曲性が要求される箇所にも好適に対応することができ
る半導体装置及びその製造方法を提供することを目的と
する。In such a case, in the overmold type semiconductor device, the thickness of the entire device becomes considerably large as described above. There is a problem that it cannot be done. The present invention has been made in view of the problems in the related art, and aims to reduce the thickness,
It is an object of the present invention to provide a semiconductor device and a method for manufacturing the same, which can suitably cope with a portion requiring flexibility.
【0007】[0007]
【課題を解決するための手段】上述した従来技術の課題
を解決するため、本発明の第1の形態によれば、可撓性
のあるベース基材の所定箇所に、半導体素子を収容する
デバイス・ホールを形成する工程と、前記ベース基材の
一方の面に、所要形状の配線パターンの一部分が前記デ
バイス・ホールの領域内に延在するように該配線パター
ンを形成する工程と、前記デバイス・ホール内に、半導
体素子の電極端子が前記配線パターンの一部分に電気的
に接続されるように該半導体素子を実装する工程と、前
記ベース基材の配線パターンが形成されている側と反対
側の面及び前記半導体素子の電極端子が形成されている
側と反対側の面を被覆するように可撓性のある第1の絶
縁層を形成する工程と、前記ベース基材の配線パターン
が形成されている側の面及び前記半導体素子の電極端子
が形成されている側の面を被覆するように可撓性のある
第2の絶縁層を形成する工程と、前記第2の絶縁層の、
前記配線パターンの端子形成部分に対応する部分に開口
部を形成する工程と、以上の工程を経て形成された構造
体を、少なくとも1個の半導体素子が含まれるように各
半導体装置に分割する工程とを含むことを特徴とする半
導体装置の製造方法が提供される。According to a first aspect of the present invention, there is provided a device for accommodating a semiconductor element in a predetermined portion of a flexible base material. A step of forming a hole, and a step of forming the wiring pattern on one surface of the base substrate such that a part of the wiring pattern of a required shape extends into a region of the device hole; A step of mounting the semiconductor element in the hole such that an electrode terminal of the semiconductor element is electrically connected to a part of the wiring pattern; and a side opposite to a side of the base material on which the wiring pattern is formed. Forming a flexible first insulating layer so as to cover the surface of the semiconductor element and the surface opposite to the side on which the electrode terminals of the semiconductor element are formed; and forming the wiring pattern of the base material. Has been Surface and said forming a second insulating layer having flexibility so as to cover the surface where the electrode terminals of the semiconductor element is formed, the second insulating layer,
Forming an opening in a portion corresponding to a terminal forming portion of the wiring pattern; and dividing the structure formed through the above steps into each semiconductor device so as to include at least one semiconductor element. And a method for manufacturing a semiconductor device, comprising:
【0008】この第1の形態に係る半導体装置の製造方
法によれば、半導体素子と共に配線パターンを両面から
挟み込むように設けられたベース基材及び第1の絶縁層
と第2の絶縁層とはそれぞれ可撓性を有しているので、
装置全体に、例えばフロッピィディスクのような可撓性
を持たせることができる。これによって、本装置の実装
に際し、例えばコンピュータ、プリンタ等のOA機器に
おいて屈曲性が要求される箇所などにも、好適に対応す
ることが可能となる。According to the method of manufacturing a semiconductor device according to the first embodiment, the base material, the first insulating layer, and the second insulating layer, which are provided so as to sandwich the wiring pattern from both sides together with the semiconductor element, Since each has flexibility,
The entire apparatus can be made flexible, for example, like a floppy disk. Accordingly, when mounting the present apparatus, it is possible to suitably cope with places where flexibility is required in OA equipment such as a computer and a printer.
【0009】また、半導体素子をベース基材のデバイス
・ホール内に(つまり、ベース基材に埋め込むように)
実装しているので、半導体装置を全体的に薄く構成する
ことができる。また、本発明の第2の形態によれば、可
撓性のあるベース基材の、外部接続端子が接合される部
分に対応する部分にスルーホールを形成する工程と、前
記ベース基材の一方の面に、所要形状の配線パターンの
端子形成部分が前記スルーホールの領域を覆うように該
配線パターンを形成する工程と、前記配線パターンの半
導体素子搭載部分に、半導体素子の電極端子が前記配線
パターンに電気的に接続されるように該半導体素子を実
装する工程と、前記半導体素子の電極端子が形成されて
いる側と反対側の面及び前記配線パターンを被覆するよ
うに可撓性のある絶縁層を形成する工程と、以上の工程
を経て形成された構造体を、少なくとも1個の半導体素
子が含まれるように各半導体装置に分割する工程とを含
むことを特徴とする半導体装置の製造方法が提供され
る。Further, the semiconductor element is inserted into the device hole of the base material (that is, buried in the base material).
Since the semiconductor device is mounted, the semiconductor device can be configured to be thin as a whole. According to the second aspect of the present invention, a step of forming a through hole in a portion of the flexible base material corresponding to a portion to which the external connection terminal is joined; Forming a wiring pattern on a surface of the wiring pattern such that a terminal forming portion of the wiring pattern of a required shape covers the through-hole region; and forming an electrode terminal of the semiconductor element on the semiconductor element mounting portion of the wiring pattern. A step of mounting the semiconductor element so as to be electrically connected to the pattern; and a step of covering the surface of the semiconductor element opposite to the side on which the electrode terminals are formed and the wiring pattern so as to be flexible. A step of forming an insulating layer and a step of dividing the structure formed through the above steps into respective semiconductor devices so as to include at least one semiconductor element. Granulation method is provided.
【0010】この第2の形態に係る半導体装置の製造方
法によれば、上述した第1の形態と同様に、半導体素子
と共に配線パターンを両面から挟み込むように設けられ
たベース基材と絶縁層とはそれぞれ可撓性を有している
ので、装置全体に可撓性を持たせることができ、屈曲性
が要求される箇所などにも好適に実装することが可能と
なる。また、半導体素子を絶縁層に埋め込むように実装
しているので、半導体装置の薄型化を図ることができ
る。According to the method of manufacturing a semiconductor device according to the second embodiment, similarly to the first embodiment, the base material and the insulating layer are provided so as to sandwich the wiring pattern from both sides together with the semiconductor element. Since each has flexibility, it is possible to impart flexibility to the entire device, and it is possible to suitably mount the device at a place where flexibility is required. Further, since the semiconductor element is mounted so as to be embedded in the insulating layer, the thickness of the semiconductor device can be reduced.
【0011】さらに、本発明の第3の形態によれば、可
撓性のあるベース基材の一方の面に所要形状の配線パタ
ーンを形成する工程と、前記配線パターンの半導体素子
搭載部分に、半導体素子の電極端子が前記配線パターン
に電気的に接続されるように該半導体素子を実装する工
程と、前記半導体素子の電極端子が形成されている側と
反対側の面及び前記配線パターンを被覆するように可撓
性のある絶縁層を形成する工程と、該絶縁層の、前記配
線パターンの端子形成部分に対応する部分に開口部を形
成する工程と、以上の工程を経て形成された構造体を、
少なくとも1個の半導体素子が含まれるように各半導体
装置に分割する工程とを含むことを特徴とする半導体装
置の製造方法が提供される。Further, according to a third aspect of the present invention, a step of forming a wiring pattern of a required shape on one surface of a flexible base material, Mounting the semiconductor element so that the electrode terminals of the semiconductor element are electrically connected to the wiring pattern; and covering a surface opposite to the side on which the electrode terminals of the semiconductor element are formed and the wiring pattern. Forming a flexible insulating layer, forming an opening in a portion of the insulating layer corresponding to a terminal forming portion of the wiring pattern, and a structure formed through the above steps. Body
Dividing the semiconductor device into each semiconductor device so as to include at least one semiconductor element.
【0012】この第3の形態に係る半導体装置の製造方
法は、上述した第2の形態に係る製造方法と比べて、配
線パターンの端子形成部分が絶縁層側に向いているかベ
ース基材側に向いているかで相違するのみである。さら
に、本発明の他の形態によれば、上述した各形態に係る
半導体装置の製造方法によって製造された半導体装置が
提供される。The method for manufacturing a semiconductor device according to the third embodiment is different from the method according to the second embodiment in that the terminal formation portion of the wiring pattern faces the insulating layer or the base substrate. The only difference is whether they are suitable. Further, according to another embodiment of the present invention, there is provided a semiconductor device manufactured by the method of manufacturing a semiconductor device according to each of the above-described embodiments.
【0013】[0013]
【発明の実施の形態】図1は本発明の第1の実施形態に
係る半導体装置の断面的な構成を模式的に示したもので
ある。本実施形態の半導体装置10は、基本的には、配
線基板として供されるパッケージ20と、このパッケー
ジ20内に埋め込むように実装された半導体素子(チッ
プ)30とによって構成されている。FIG. 1 schematically shows a sectional structure of a semiconductor device according to a first embodiment of the present invention. The semiconductor device 10 according to the present embodiment basically includes a package 20 serving as a wiring board and a semiconductor element (chip) 30 mounted so as to be embedded in the package 20.
【0014】パッケージ20において、21はベース基
材としての樹脂層、22は樹脂層21の一方の面(図示
の例では上側)に形成された接着剤層、23はこの接着
剤層22を介して樹脂層21の一方の面に形成された配
線パターン(リード)、24及び25はそれぞれ保護膜
として機能する絶縁層、26は本装置10の外部接続端
子として機能するはんだバンプを示す。絶縁層24は、
樹脂層21の他方の面(図示の例では下側)及び半導体
チップ30の裏面(電極端子31が形成されている側と
反対側の面)を被覆するように形成されており、一方、
絶縁層25は、半導体チップ30と樹脂層21の隙間を
充填し、且つ配線パターン23を被覆するように(但
し、配線パターン23の端子形成部分に対応する部分が
開口するように)形成されている。そして、この絶縁層
25の開口した部分、すなわち露出している配線パター
ン23の端子形成部分に、外部接続端子としてのはんだ
バンプ26が接合されている。In the package 20, 21 is a resin layer as a base material, 22 is an adhesive layer formed on one surface (upper side in the illustrated example) of the resin layer 21, and 23 is an adhesive layer 22 via the adhesive layer 22. Wiring patterns (leads) formed on one surface of the resin layer 21, 24 and 25 indicate insulating layers each functioning as a protective film, and 26 indicates solder bumps functioning as external connection terminals of the device 10. The insulating layer 24
The resin layer 21 is formed so as to cover the other surface (the lower side in the illustrated example) and the back surface of the semiconductor chip 30 (the surface opposite to the side on which the electrode terminals 31 are formed).
The insulating layer 25 is formed so as to fill the gap between the semiconductor chip 30 and the resin layer 21 and cover the wiring pattern 23 (however, a portion corresponding to the terminal forming portion of the wiring pattern 23 is opened). I have. Then, a solder bump 26 as an external connection terminal is joined to the opening portion of the insulating layer 25, that is, the exposed terminal forming portion of the wiring pattern 23.
【0015】樹脂層21には、耐屈曲性に優れた材料
(つまり可撓性のある材料)が用いられる。例えば、ポ
リイミド樹脂、ポリエステル樹脂等からなる樹脂フィル
ムが用いられる。具体的な形態としては、ポリイミド樹
脂フィルム(樹脂層21)の片面にポリイミド系の熱可
塑性接着剤(接着剤層22)を塗布したテープが用いら
れる。この意味で、本実施形態の半導体装置10は、テ
ープキャリヤ・パッケージ(TCP)構造を有してい
る。For the resin layer 21, a material having excellent bending resistance (ie, a flexible material) is used. For example, a resin film made of a polyimide resin, a polyester resin, or the like is used. As a specific mode, a tape in which a polyimide-based thermoplastic adhesive (adhesive layer 22) is applied to one surface of a polyimide resin film (resin layer 21) is used. In this sense, the semiconductor device 10 of the present embodiment has a tape carrier package (TCP) structure.
【0016】また、絶縁層24及び25には、樹脂層2
1と同様に可撓性のある材料が用いられる。例えば、ソ
ルダレジスト等の樹脂ペースト、ドライフィルム等の樹
脂フィルムが好適に用いられる。本実施形態では、絶縁
層24に感光性のドライフィルムを用い、絶縁層25に
感光性のソルダレジストを用いている。因みに、樹脂層
21については、ヤング率(弾性率)が8800MP
a、ポアソン比が0.30程度の材料を選定し、絶縁層
24,25については、樹脂層21に準じたヤング率
(弾性率)及びポアソン比を有する材料を選定してい
る。The insulating layers 24 and 25 have a resin layer 2
As in the case of 1, a flexible material is used. For example, a resin paste such as a solder resist or a resin film such as a dry film is preferably used. In this embodiment, a photosensitive dry film is used for the insulating layer 24, and a photosensitive solder resist is used for the insulating layer 25. Incidentally, the resin layer 21 has a Young's modulus (elastic modulus) of 8800MP.
a, a material having a Poisson's ratio of about 0.30 is selected, and for the insulating layers 24 and 25, a material having a Young's modulus (elastic modulus) and a Poisson's ratio according to the resin layer 21 is selected.
【0017】また、配線パターン23の材料としては、
典型的には銅(Cu)が用いられるが、更に導電性を高
め、且つ半導体チップ30の電極端子31との接続信頼
性を高めるために、金(Au)、錫(Sn)などの被覆
を施すのが好ましい。一方、半導体チップ30は、その
電極端子31(例えば金(Au)バンプ)が配線パター
ン(リード)23の内側に延びた部分(つまり「インナ
・リード」の部分)に接続されるように、パッケージ2
0内に実装されている。つまり、半導体チップ30と外
部接続端子26が接続される配線パターン23とは、イ
ンナ・リード・ボンディングによって電気的に接続され
ている。The material of the wiring pattern 23 is as follows.
Typically, copper (Cu) is used, but in order to further increase the conductivity and improve the connection reliability with the electrode terminals 31 of the semiconductor chip 30, a coating of gold (Au), tin (Sn), or the like is applied. It is preferred to apply. On the other hand, the semiconductor chip 30 is packaged such that its electrode terminals 31 (for example, gold (Au) bumps) are connected to a portion extending inside the wiring pattern (lead) 23 (that is, an “inner lead” portion). 2
0 is implemented. That is, the semiconductor chip 30 and the wiring pattern 23 to which the external connection terminal 26 is connected are electrically connected by inner lead bonding.
【0018】また、半導体チップ30については、パッ
ケージ20に内装するためにその厚さが可及的に薄いも
のを使用するのが好ましい。現状の技術では、半導体チ
ップとして50μm〜100μm程度の厚さのものが提
供されており、この程度の厚さの半導体チップであれば
パッケージ内に実装することは技術的に十分に可能であ
る。本実施形態では、半導体チップ30として厚さが5
0μm程度の薄いものを使用している。It is preferable that the semiconductor chip 30 be as thin as possible in order to be mounted in the package 20. In the current technology, semiconductor chips having a thickness of about 50 μm to 100 μm are provided, and it is technically sufficiently possible to mount a semiconductor chip having such a thickness in a package. In the present embodiment, the semiconductor chip 30 has a thickness of 5
A thin material of about 0 μm is used.
【0019】このように、本実施形態に係る半導体装置
10は、パッケージ20のベース基材(樹脂層21)及
び保護膜(絶縁層24,25)を可撓性のある材料(ポ
リイミド樹脂、ポリエステル樹脂、ソルダレジスト等)
で形成すると共に、厚さが50μm程度の薄い半導体チ
ップ30をパッケージ20内に埋め込むように実装した
ことを特徴としている。As described above, in the semiconductor device 10 according to the present embodiment, the base material (resin layer 21) and the protective films (insulating layers 24 and 25) of the package 20 are made of a flexible material (polyimide resin, polyester). Resin, solder resist, etc.)
And a thin semiconductor chip 30 having a thickness of about 50 μm is mounted so as to be embedded in the package 20.
【0020】なお、図1の例示でははんだバンプ(外部
接続端子)26を設けているが、これは必ずしも設ける
必要はない。かかる外部接続端子は、実際の使用に際し
て本装置10を実装する直前に設けてもよいからであ
る。つまり、本装置10の最終的な形態として、はんだ
バンプ等の外部接続端子が接続可能なように配線パター
ン23の端子形成部分が絶縁層25から露出していれば
十分である。Although the solder bumps (external connection terminals) 26 are provided in the example of FIG. 1, it is not always necessary to provide them. This is because such external connection terminals may be provided immediately before mounting the device 10 in actual use. That is, as a final form of the device 10, it is sufficient that the terminal formation portion of the wiring pattern 23 is exposed from the insulating layer 25 so that an external connection terminal such as a solder bump can be connected.
【0021】以下、本実施形態の半導体装置10を製造
する方法について、その製造工程を順に示す図2及び図
3を参照しながら説明する。先ず最初の工程では(図2
(a)参照)、パッケージのベース基材として、ポリイ
ミド樹脂フィルム(樹脂層21)の一方の面にポリイミ
ド系の熱可塑性接着剤(接着剤層22)を塗布したテー
プを用意する。樹脂層21の厚さは50μm程度に選定
され、接着剤層22の厚さは20μm程度に選定され
る。Hereinafter, a method of manufacturing the semiconductor device 10 of the present embodiment will be described with reference to FIGS. In the first step (Fig. 2
(See (a)), and a tape in which a polyimide-based thermoplastic adhesive (adhesive layer 22) is applied to one surface of a polyimide resin film (resin layer 21) is prepared as a base material of the package. The thickness of the resin layer 21 is selected to be about 50 μm, and the thickness of the adhesive layer 22 is selected to be about 20 μm.
【0022】次の工程では(図2(b)参照)、テープ
の所定箇所に、パンチング加工等により、半導体チップ
を収容するスルーホール(デバイス・ホールDH)を形
成する。次の工程では(図2(c)参照)、テープの接
着剤(接着剤層22)が塗布されている側の面に、熱プ
レスにより銅箔23aを接着する。この銅箔23aの厚
さは20μm程度に選定される。In the next step (see FIG. 2B), through holes (device holes DH) for accommodating the semiconductor chips are formed at predetermined positions of the tape by punching or the like. In the next step (see FIG. 2C), the copper foil 23a is bonded to the surface of the tape on which the adhesive (adhesive layer 22) is applied by hot pressing. The thickness of the copper foil 23a is selected to be about 20 μm.
【0023】次の工程では(図2(d)参照)、フォト
リソグラフィにより、銅箔23aを加工して所要の配線
パターン(リード)23を形成する。すなわち、銅箔2
3aの上に感光性のレジスト(図示せず)を塗布し、配
線パターンの形状に従うようにレジストをパターニング
し、さらにエッチングにより銅箔23aの不要な部分を
除去し、レジストを剥離した後、銅箔23aに金(A
u)、錫(Sn)などのめっきを施す。この際、銅箔2
3aをめっきベース膜(給電層)として用いることで、
電解めっきにより銅箔23a上に金(Au)、錫(S
n)などの被覆を施すことができる。これによって、所
要の配線パターン(リード)23が形成される。In the next step (see FIG. 2D), the required wiring pattern (lead) 23 is formed by processing the copper foil 23a by photolithography. That is, copper foil 2
3a, a photosensitive resist (not shown) is applied, the resist is patterned so as to conform to the shape of the wiring pattern, unnecessary portions of the copper foil 23a are removed by etching, and the resist is peeled off. Gold (A)
u), plating of tin (Sn) or the like. At this time, copper foil 2
By using 3a as a plating base film (power supply layer),
Gold (Au), tin (S) on copper foil 23a by electrolytic plating
n) and the like. Thereby, a required wiring pattern (lead) 23 is formed.
【0024】次の工程では(図2(e)参照)、各デバ
イス・ホールDHにそれぞれ半導体チップ30を適宜配
置し、金(Au)バンプからなる電極端子31が配線パ
ターン23の「インナ・リード」の部分に電気的に接続
されるように、つまりインナ・リード・ボンディング接
続により、各半導体チップ30を実装する。なお、半導
体チップ30については、その裏面(電極端子31が形
成されている側と反対側の面)が、樹脂層21の他方の
面(接着剤層22が形成されている側と反対側の面)と
同じレベルになるように適宜研削を行い、最終的に厚さ
が50μm以下となるようにする。In the next step (see FIG. 2E), a semiconductor chip 30 is appropriately arranged in each device hole DH, and an electrode terminal 31 made of a gold (Au) bump is connected to the "inner lead" of the wiring pattern 23. The semiconductor chips 30 are mounted so as to be electrically connected to the portion "", that is, by inner lead bonding connection. In addition, as for the semiconductor chip 30, the back surface (the surface opposite to the side on which the electrode terminals 31 are formed) is opposite to the other surface of the resin layer 21 (the side opposite to the side on which the adhesive layer 22 is formed). The surface is appropriately ground so as to have the same level as that of the surface, so that the thickness finally becomes 50 μm or less.
【0025】次の工程では(図3(a)参照)、樹脂層
21の他方の面及び半導体チップ30の裏面を被覆する
ように、感光性のドライフィルムを形成する。このドラ
イフィルムは絶縁層24として用いられ、その厚さは2
0μm〜50μmに選定される。次の工程では(図3
(b)参照)、半導体チップ30と樹脂層21の隙間を
充填し且つ配線パターン23を被覆するように、感光性
のソルダレジストを塗布する。このソルダレジスト層は
絶縁層25として用いられ、その厚さは20μm〜50
μmに選定される。In the next step (see FIG. 3A), a photosensitive dry film is formed so as to cover the other surface of the resin layer 21 and the back surface of the semiconductor chip 30. This dry film is used as the insulating layer 24 and has a thickness of 2
It is selected from 0 μm to 50 μm. In the next step (Fig. 3
(See (b)), a photosensitive solder resist is applied so as to fill the gap between the semiconductor chip 30 and the resin layer 21 and cover the wiring pattern 23. This solder resist layer is used as the insulating layer 25 and has a thickness of 20 μm to 50 μm.
μm.
【0026】次の工程では(図3(c)参照)、ソルダ
レジスト層(絶縁層25)に対し、配線パターン23の
端子形成部分の形状に従うように露光及び現像(ソルダ
レジスト層25のパターニング)を行い、その端子形成
部分に対応する部分に開口部OPを形成する。これによ
って、配線パターン23の端子形成部分が露出し、他の
部分の配線パターン23がソルダレジスト層(絶縁層2
5)によって覆われたことになる。In the next step (see FIG. 3C), the solder resist layer (insulating layer 25) is exposed and developed according to the shape of the terminal forming portion of the wiring pattern 23 (patterning of the solder resist layer 25). To form an opening OP in a portion corresponding to the terminal forming portion. As a result, the terminal formation portion of the wiring pattern 23 is exposed, and the wiring pattern 23 in other portions is
5).
【0027】最後の工程では(図3(d)参照)、パッ
ケージ20に外部接続端子としてのはんだバンプ26を
接合し、個々の半導体装置10に分割する。はんだバン
プ26は、ソルダレジスト層(絶縁層25)の開口部か
ら露出している配線パターン23の端子形成部分にはん
だボールを低温のリフローにより接着することで、形成
される。なお、特に図示はしていないが、はんだボール
をソルダレジスト層25の開口部内に配置する前に、は
んだの濡れ性を向上させるために、当該開口部の内壁に
Cuめっき等による導体皮膜を形成するようにすると好
適である。In the last step (see FIG. 3D), a solder bump 26 as an external connection terminal is bonded to the package 20 and divided into individual semiconductor devices 10. The solder bump 26 is formed by bonding a solder ball to a terminal forming portion of the wiring pattern 23 exposed from the opening of the solder resist layer (insulating layer 25) by low-temperature reflow. Although not specifically shown, before the solder balls are arranged in the openings of the solder resist layer 25, a conductor film such as Cu plating is formed on the inner walls of the openings in order to improve the wettability of the solder. It is preferable to do so.
【0028】この後、ダイサー等により、破線で示すよ
うに分割線C−C’に沿って各パッケージ毎にそれぞれ
1個の半導体チップ30が含まれるように分割する。こ
れによって、図1に示す実施形態の半導体装置10が作
製されたことになる。以上説明したように、本実施形態
に係る半導体装置10及びその製造方法によれば、パッ
ケージ20を構成する各部材のうち比較的膜厚の大きい
樹脂層21及び絶縁層24,25を可撓性のある材料
(ポリイミド樹脂、ポリエステル樹脂、ソルダレジスト
等)で形成しているので、装置全体に、例えばフロッピ
ィディスクのような可撓性を持たせることができる。Thereafter, the package is divided by a dicer or the like so as to include one semiconductor chip 30 for each package along a dividing line CC ′ as shown by a broken line. Thereby, the semiconductor device 10 of the embodiment shown in FIG. 1 is manufactured. As described above, according to the semiconductor device 10 and the method of manufacturing the same according to the present embodiment, the resin layer 21 and the insulating layers 24 and 25 having a relatively large thickness among the members constituting the package 20 are made flexible. Since it is formed of a material having a characteristic (polyimide resin, polyester resin, solder resist, etc.), the entire device can be made flexible, for example, like a floppy disk.
【0029】これによって、例えばコンピュータ、プリ
ンタ等のOA機器において屈曲性が要求される箇所や、
カメラの制御用などのスペースが狭く複雑な形状をして
いる箇所などにも、本装置10を好適に実装することが
可能となる。また、厚さが50μm程度の薄い半導体チ
ップ30をパッケージ20内に埋め込むように実装して
いるので、装置全体を薄く構成することができる。つま
り、半導体装置10の薄型化を図ることが可能となる。As a result, for example, OA equipment such as a computer and a printer requires flexibility,
The device 10 can be suitably mounted also in a space having a small space and a complicated shape, such as for controlling a camera. Further, since the thin semiconductor chip 30 having a thickness of about 50 μm is mounted so as to be embedded in the package 20, the entire device can be configured to be thin. That is, the thickness of the semiconductor device 10 can be reduced.
【0030】なお、本実施形態に係る製造方法では、図
3(d)の工程において個々の半導体装置10に分割す
る前に外部接続端子(はんだバンプ26)を設けている
が、上述したように外部接続端子は必ずしも設ける必要
はない。つまり、外部接続端子が接続可能なように配線
パターン23の端子形成部分が絶縁層25から露出して
いれば十分である。従って、図3(d)の工程では、は
んだバンプ26を接合せずに、単に半導体装置10の分
割処理のみを行うようにしてもよい。In the manufacturing method according to the present embodiment, the external connection terminals (solder bumps 26) are provided before the individual semiconductor devices 10 are divided in the step of FIG. 3D. It is not always necessary to provide external connection terminals. That is, it is sufficient that the terminal formation portion of the wiring pattern 23 is exposed from the insulating layer 25 so that the external connection terminal can be connected. Therefore, in the step of FIG. 3D, only the division processing of the semiconductor device 10 may be performed without bonding the solder bumps 26.
【0031】また、本実施形態では絶縁層24に感光性
のドライフィルムを用い、絶縁層25に感光性のソルダ
レジストを用いた場合について説明したが、各絶縁層2
4,25に用いる材料はこの組合せに限定されないこと
はもちろんである。例えば、各絶縁層24,25に用い
る材料の組合せを逆にしてもよいし、或いは、各絶縁層
24,25を同じ材料で形成してもよい。要は、各絶縁
層24,25が、可撓性のある材料で形成されていれば
十分である。In this embodiment, the case where a photosensitive dry film is used for the insulating layer 24 and a photosensitive solder resist is used for the insulating layer 25 has been described.
Of course, the materials used for 4, 25 are not limited to this combination. For example, the combination of materials used for the insulating layers 24 and 25 may be reversed, or the insulating layers 24 and 25 may be formed of the same material. In short, it is sufficient that the insulating layers 24 and 25 are formed of a flexible material.
【0032】図4は図1の半導体装置10の第1の変形
例の構成を模式的に示したものである。図示の半導体装
置10aは、図1に示す半導体装置10と比べて、パッ
ケージ20aの絶縁層24が形成されている側の面に放
熱用被覆層(ヒートスプレッダ)27を設けた点で相違
している。この放熱用被覆層27は、絶縁層24に形成
した開口部を充填して半導体チップ30の裏面に接触す
るように、且つ絶縁層24を被覆するように形成されて
いる。放熱用被覆層27には、熱伝導性が高く且つ可撓
性のある材料が用いられる。例えば、熱伝導性の良い樹
脂ペーストが用いられる。FIG. 4 schematically shows the structure of a first modification of the semiconductor device 10 of FIG. The illustrated semiconductor device 10a is different from the semiconductor device 10 illustrated in FIG. 1 in that a heat dissipation coating layer (heat spreader) 27 is provided on the surface of the package 20a on which the insulating layer 24 is formed. . The heat dissipation coating layer 27 is formed so as to fill the opening formed in the insulating layer 24 so as to be in contact with the back surface of the semiconductor chip 30 and to cover the insulating layer 24. For the heat dissipation coating layer 27, a material having high thermal conductivity and flexibility is used. For example, a resin paste having good heat conductivity is used.
【0033】図4の半導体装置10aについては、基本
的に図1の半導体装置10を製造する方法と同様にして
製造することができる。すなわち、図2(a)〜図3
(a)の工程を経て、半導体チップ30の裏面の中央部
に対応する部分の絶縁層(感光性のドライフィルム)2
4に、フォト・エッチングにより開口部を形成して、こ
の開口部を充填し且つ絶縁層24を被覆するように熱伝
導性の良い樹脂ペーストを塗布した後(放熱用被覆層2
7の形成)、図3(b)〜図3(d)の工程を経ること
により製造され得る。The semiconductor device 10a of FIG. 4 can be manufactured basically in the same manner as the method of manufacturing the semiconductor device 10 of FIG. That is, FIGS.
After the step (a), the insulating layer (photosensitive dry film) 2 corresponding to the central portion of the back surface of the semiconductor chip 30
4, an opening is formed by photo-etching, and a resin paste having good thermal conductivity is applied so as to fill the opening and cover the insulating layer 24 (the heat radiation coating layer 2).
7) and through the steps shown in FIGS. 3B to 3D.
【0034】図4の半導体装置10aによれば、図1の
実施形態で得られた効果(屈曲性が要求される箇所にも
実装可能で、且つ薄型化が可能)に加えて、放熱用被覆
層27により、半導体チップ30から発生される熱をパ
ッケージ20a外部に効果的に逃がすことができるとい
う利点が得られる。図5は図1の半導体装置10の第2
の変形例の構成を模式的に示したものである。図示の半
導体装置10bは、図1に示す半導体装置10と比べ
て、パッケージ20bの絶縁層24が形成されている側
の面に2種類の放熱用被覆層(ヒートスプレッダ)27
及び28を設けた点で相違している。放熱用被覆層27
については、図4に例示したものと同じ材料(熱伝導性
の良い樹脂ペースト)が用いられる。但しこの形態で
は、放熱用被覆層27は、絶縁層24に形成した開口部
を充填して半導体チップ30の裏面に接触するように形
成されている。一方、放熱用被覆層28は、絶縁層24
及び放熱用被覆層27を被覆するように形成されてい
る。放熱用被覆層28には、同様に熱伝導性が高く且つ
可撓性のある材料が用いられる。例えば、熱伝導性の良
いゴム、カーボンファイバシート等のフィルム状のもの
が用いられる。According to the semiconductor device 10a shown in FIG. 4, in addition to the effect obtained in the embodiment shown in FIG. 1 (which can be mounted at a place where flexibility is required and can be made thinner), the heat dissipation coating can be obtained. The layer 27 has an advantage that heat generated from the semiconductor chip 30 can be effectively released to the outside of the package 20a. FIG. 5 shows a second example of the semiconductor device 10 of FIG.
13 schematically shows the configuration of the modified example. The illustrated semiconductor device 10b is different from the semiconductor device 10 shown in FIG. 1 in that two types of heat-radiating coating layers (heat spreaders) 27 are provided on the surface of the package 20b on which the insulating layer 24 is formed.
And 28 are provided. Heat dissipation coating layer 27
The same material (resin paste with good thermal conductivity) as illustrated in FIG. 4 is used. However, in this embodiment, the heat-radiating coating layer 27 is formed so as to fill the opening formed in the insulating layer 24 and contact the back surface of the semiconductor chip 30. On the other hand, the heat dissipation coating layer 28 is
And the heat radiation coating layer 27. Similarly, a material having high thermal conductivity and flexibility is used for the heat dissipation coating layer 28. For example, a film-like material such as rubber or carbon fiber sheet having good heat conductivity is used.
【0035】図5の半導体装置10bについても、図1
の半導体装置10を製造する方法と同様にして製造する
ことができる。すなわち、図2(a)〜図3(a)の工
程を経て、半導体チップ30の裏面の中央部に対応する
部分の絶縁層(感光性のドライフィルム)24に、フォ
ト・エッチングにより開口部を形成して、この開口部を
充填するように熱伝導性の良い樹脂ペーストを塗布し
(放熱用被覆層27の形成)、さらに絶縁層24及び放
熱用被覆層27を被覆するように熱伝導性の良いフィル
ム状のゴムを貼り付けた後(放熱用被覆層28の形
成)、図3(b)〜図3(d)の工程を経ることにより
製造され得る。The semiconductor device 10b shown in FIG.
Can be manufactured in the same manner as the method of manufacturing the semiconductor device 10 described above. That is, through the steps of FIGS. 2A to 3A, an opening is formed in the insulating layer (photosensitive dry film) 24 corresponding to the central portion of the back surface of the semiconductor chip 30 by photo-etching. Then, a resin paste having good heat conductivity is applied so as to fill the opening (formation of the heat dissipation coating layer 27), and further heat conduction is applied so as to cover the insulating layer 24 and the heat dissipation coating layer 27. 3 (b) to 3 (d) after sticking a good film-like rubber (formation of the heat dissipation coating layer 28).
【0036】図5の半導体装置10bによれば、図4の
半導体装置10aと同様の効果及び利点が得られる。図
6は図1の半導体装置10の第3の変形例の構成を模式
的に示したものである。図示の半導体装置10cは、図
1に示す半導体装置10と比べて、図1における絶縁層
24に代えて、放熱用被覆層(ヒートスプレッダ)28
を設けた点で相違している。つまり、パッケージ20c
の樹脂層21の下面及び半導体チップ30の裏面を被覆
するように放熱用被覆層28が形成されている。この放
熱用被覆層28については、図5に例示したものと同じ
材料(熱伝導性の良いゴム、カーボンファイバシート等
のフィルム状のもの)が用いられる。According to the semiconductor device 10b of FIG. 5, the same effects and advantages as those of the semiconductor device 10a of FIG. 4 can be obtained. FIG. 6 schematically shows a configuration of a third modification of the semiconductor device 10 of FIG. The illustrated semiconductor device 10c is different from the semiconductor device 10 shown in FIG. 1 in that a heat dissipation coating layer (heat spreader) 28 is used instead of the insulating layer 24 in FIG.
The difference is provided. That is, the package 20c
The heat dissipation coating layer 28 is formed so as to cover the lower surface of the resin layer 21 and the rear surface of the semiconductor chip 30. The same material as that illustrated in FIG. 5 (film having good heat conductivity, such as rubber or carbon fiber sheet) is used for the heat dissipation coating layer 28.
【0037】図6の半導体装置10cについても、図1
の半導体装置10を製造する方法と同様にして製造する
ことができる。すなわち、図2(a)〜図2(e)の工
程を経た後、樹脂層21の下面及び半導体チップ30の
裏面を被覆するように熱伝導性の良いフィルム状のゴム
を貼り付け(放熱用被覆層28の形成)、この後、図3
(b)〜図3(d)の工程を経ることにより製造され得
る。The semiconductor device 10c shown in FIG.
Can be manufactured in the same manner as the method of manufacturing the semiconductor device 10 described above. In other words, after the steps of FIGS. 2A to 2E, a film-like rubber having good heat conductivity is attached so as to cover the lower surface of the resin layer 21 and the lower surface of the semiconductor chip 30 (for heat dissipation). (Formation of the cover layer 28)
It can be manufactured through the steps of (b) to FIG. 3 (d).
【0038】図6の半導体装置10cによれば、図4の
半導体装置10aと同様の効果及び利点が得られる。特
に放熱効果に関しては、放熱用被覆層28と半導体チッ
プ30との接触面積が相対的に大きいため、図4,図5
の実施形態の場合に比べてより一層の効果が期待され
る。図7は本発明の第2の実施形態に係る半導体装置の
断面的な構成を模式的に示したものである。According to the semiconductor device 10c of FIG. 6, the same effects and advantages as those of the semiconductor device 10a of FIG. 4 can be obtained. In particular, regarding the heat dissipation effect, the contact area between the heat dissipation coating layer 28 and the semiconductor chip 30 is relatively large.
Further effects are expected compared to the case of the embodiment. FIG. 7 schematically shows a cross-sectional configuration of a semiconductor device according to the second embodiment of the present invention.
【0039】本実施形態の半導体装置40は、上述した
第1の実施形態(図1)と同様に、配線基板として供さ
れるパッケージ50と、このパッケージ50内に埋め込
むように実装された半導体素子(チップ)60とによっ
て構成されている。パッケージ50において、51はベ
ース基材としての樹脂層、52は樹脂層51の一方の面
(図示の例では上側)に形成された接着剤層、53はこ
の接着剤層52を介して樹脂層51の一方の面に形成さ
れた配線パターン、54はアンダーフィル材として供さ
れる異方性導電膜(ACF)、55は保護膜として機能
する絶縁層、56は本装置40の外部接続端子として機
能するはんだバンプを示す。異方性導電膜(ACF)5
4は、半導体チップ60の電極端子61が形成されてい
る側の面と配線パターン53との間に形成されており、
絶縁層55は、配線パターン53、異方性導電膜(AC
F)54及び半導体チップ60の裏面(電極端子61が
形成されている側と反対側の面)を被覆するように形成
されている。また、樹脂層51及び接着剤層52には、
配線パターン53の端子形成部分に対応する部分に開口
部が形成されており、この開口部に、外部接続端子とし
てのはんだバンプ56が接合されている。As in the first embodiment (FIG. 1), the semiconductor device 40 of this embodiment includes a package 50 serving as a wiring board and a semiconductor element mounted so as to be embedded in the package 50. (Chip) 60. In the package 50, 51 is a resin layer as a base material, 52 is an adhesive layer formed on one surface (the upper side in the illustrated example) of the resin layer 51, and 53 is a resin layer via the adhesive layer 52. 51 is a wiring pattern formed on one surface, 54 is an anisotropic conductive film (ACF) provided as an underfill material, 55 is an insulating layer functioning as a protective film, and 56 is an external connection terminal of the device 40. 3 shows a functioning solder bump. Anisotropic conductive film (ACF) 5
4 is formed between the surface of the semiconductor chip 60 on which the electrode terminals 61 are formed and the wiring pattern 53;
The insulating layer 55 includes a wiring pattern 53 and an anisotropic conductive film (AC
F) and the back surface of the semiconductor chip 60 (the surface opposite to the side on which the electrode terminals 61 are formed). The resin layer 51 and the adhesive layer 52 include
An opening is formed in a portion corresponding to the terminal forming portion of the wiring pattern 53, and a solder bump 56 as an external connection terminal is joined to this opening.
【0040】なお、このはんだバンプ(外部接続端子)
56についても、上述した第1の実施形態(図1)と同
様に、必ずしも設ける必要はない。つまり、本装置40
の最終的な形態として、はんだバンプ等の外部接続端子
が接続可能なように配線パターン53の端子形成部分が
樹脂層51及び接着剤層52から露出していれば十分で
ある。The solder bumps (external connection terminals)
56 is not necessarily required, as in the first embodiment (FIG. 1). That is, the present device 40
In the final form, it is sufficient that the terminal formation portion of the wiring pattern 53 is exposed from the resin layer 51 and the adhesive layer 52 so that external connection terminals such as solder bumps can be connected.
【0041】樹脂層51、接着剤層52、配線パターン
53及び絶縁層55については、それぞれ第1の実施形
態(図1)における樹脂層21、接着剤層22、配線パ
ターン23及び絶縁層25と同じ属性を有する材料が用
いられる。また、半導体チップ60は、その電極端子6
1(例えば金(Au)バンプ)が配線パターン53に接
続されるように、異方性導電膜(ACF)54によりフ
リップチップ実装されている。この半導体チップ60に
ついても、第1の実施形態(図1)における半導体チッ
プ30と同様に、厚さが50μm程度の薄いものを使用
する。The resin layer 51, the adhesive layer 52, the wiring pattern 53, and the insulating layer 55 correspond to the resin layer 21, the adhesive layer 22, the wiring pattern 23, and the insulating layer 25 in the first embodiment (FIG. 1), respectively. Materials with the same attributes are used. The semiconductor chip 60 has its electrode terminals 6
1 (for example, a gold (Au) bump) is flip-chip mounted with an anisotropic conductive film (ACF) 54 so as to be connected to the wiring pattern 53. As the semiconductor chip 60, a thin chip having a thickness of about 50 μm is used, similarly to the semiconductor chip 30 in the first embodiment (FIG. 1).
【0042】このように、本実施形態に係る半導体装置
40は、第1の実施形態(図1)と同様に、パッケージ
50のベース基材(樹脂層51)及び保護膜(絶縁層5
5)を可撓性のある材料(ポリイミド樹脂、ポリエステ
ル樹脂、ソルダレジスト等)で形成すると共に、厚さが
50μm程度の薄い半導体チップ60をパッケージ50
内に埋め込むように実装したことを特徴としている。As described above, the semiconductor device 40 according to the present embodiment includes the base material (resin layer 51) and the protective film (insulating layer 5) of the package 50, as in the first embodiment (FIG. 1).
5) is formed of a flexible material (polyimide resin, polyester resin, solder resist, etc.), and a thin semiconductor chip 60 having a thickness of about 50 μm is packaged.
It is characterized by being implemented so as to be embedded inside.
【0043】以下、本実施形態の半導体装置40を製造
する方法について、その製造工程を順に示す図8及び図
9を参照しながら説明する。先ず最初の工程では(図8
(a)参照)、図2(a)の工程と同様にして、ポリイ
ミド樹脂フィルム(樹脂層51)の一方の面にポリイミ
ド系の熱可塑性接着剤(接着剤層52)を塗布したテー
プを用意する。Hereinafter, a method of manufacturing the semiconductor device 40 according to the present embodiment will be described with reference to FIGS. First, in the first step (FIG. 8)
(See (a)) and a tape prepared by applying a polyimide-based thermoplastic adhesive (adhesive layer 52) to one surface of a polyimide resin film (resin layer 51) in the same manner as in the step of FIG. I do.
【0044】次の工程では(図8(b)参照)、図2
(b)の工程と同様にして、パンチング加工等により、
テープの所定箇所、すなわち最後の工程で外部接続端子
(はんだバンプ56)が接合される部分に対応する部
分、にスルーホールTHを形成する。次の工程では(図
8(c)参照)、図2(c)及び図2(d)の工程と同
様にして、テープの接着剤(接着剤層52)が塗布され
ている側の面に、熱プレスにより銅箔を接着し、さらに
フォトリソグラフィにより、銅箔を加工して所要形状の
配線パターン53を形成する。In the next step (see FIG. 8B), FIG.
In the same manner as in the step (b), by punching or the like,
A through hole TH is formed in a predetermined portion of the tape, that is, a portion corresponding to a portion to which an external connection terminal (solder bump 56) is joined in the last step. In the next step (see FIG. 8 (c)), in the same manner as in the steps of FIGS. 2 (c) and 2 (d), the surface of the tape on which the adhesive (adhesive layer 52) is applied is formed. Then, the copper foil is bonded by hot pressing, and the copper foil is processed by photolithography to form a wiring pattern 53 having a required shape.
【0045】次の工程では(図8(d)参照)、配線パ
ターン53のチップ搭載部分に、半導体チップ60の金
(Au)バンプからなる電極端子61が配線パターン5
3に電気的に接続されるようにフリップチップ実装す
る。具体的には、先ず、未硬化状態にある異方性導電膜
(ACF)54を配線パターン53のチップ搭載部分に
貼り付け、次いでACF54の上に半導体チップ60を
配置(位置合わせ)し、さらに約200℃の温度で加熱
してACF54を硬化させる。これによって、ACF5
4を介して半導体チップ60が配線パターン53に電気
的に接続されたことになる(半導体チップ60の実
装)。In the next step (see FIG. 8D), an electrode terminal 61 made of a gold (Au) bump of the semiconductor chip 60 is provided on the chip mounting portion of the wiring pattern 53.
Flip-chip mounting so as to be electrically connected to No. 3. Specifically, first, an anisotropic conductive film (ACF) 54 in an uncured state is attached to the chip mounting portion of the wiring pattern 53, and then the semiconductor chip 60 is arranged (aligned) on the ACF 54, and further, The ACF 54 is cured by heating at a temperature of about 200 ° C. As a result, ACF5
This means that the semiconductor chip 60 is electrically connected to the wiring pattern 53 via the wiring 4 (mounting of the semiconductor chip 60).
【0046】次の工程では(図9(a)参照)、半導体
チップ60の裏面(電極端子61が形成されている側と
反対側の面)、異方性導電膜(ACF)54及び配線パ
ターン53を被覆するように、感光性のソルダレジスト
を塗布する。このソルダレジスト層は絶縁層55として
用いられる。最後の工程では(図9(b)参照)、図3
(d)の工程と同様にして、パッケージ50に外部接続
端子としてのはんだバンプ56を接合し、個々の半導体
装置40に分割する。In the next step (see FIG. 9A), the back surface of the semiconductor chip 60 (the surface opposite to the side on which the electrode terminals 61 are formed), the anisotropic conductive film (ACF) 54 and the wiring pattern A photosensitive solder resist is applied so as to cover 53. This solder resist layer is used as the insulating layer 55. In the last step (see FIG. 9B), FIG.
In the same manner as in the step (d), a solder bump 56 as an external connection terminal is joined to the package 50 and divided into individual semiconductor devices 40.
【0047】はんだバンプ56は、樹脂層51及び接着
剤層52の開口部(スルーホールTH)から露出してい
る配線パターン53の端子形成部分にはんだボールを低
温のリフローにより接着することで、形成される。この
際、上述した第1の実施形態と同様に、はんだボールを
スルーホールTH内に配置する前に、はんだの濡れ性を
向上させるために、当該スルーホールの内壁にCuめっ
き等による導体皮膜を形成するようにすると好適であ
る。The solder bump 56 is formed by bonding a solder ball to the terminal forming portion of the wiring pattern 53 exposed from the opening (through hole TH) of the resin layer 51 and the adhesive layer 52 by low-temperature reflow. Is done. At this time, similarly to the first embodiment described above, before disposing the solder ball in the through hole TH, a conductor film such as Cu plating is formed on the inner wall of the through hole in order to improve the wettability of the solder. It is preferable to form them.
【0048】この後、ダイサー等により、破線で示すよ
うに分割線C−C’に沿って各パッケージ毎にそれぞれ
1個の半導体チップ60が含まれるように分割する。こ
れによって、図7に示す実施形態の半導体装置40が作
製されたことになる。本実施形態に係る半導体装置40
及びその製造方法によれば、上述した第1の実施形態と
同様に、パッケージ50を構成する各部材のうち比較的
膜厚の大きい樹脂層51及び絶縁層55を可撓性のある
材料で形成しているので、装置全体に可撓性を持たせる
ことができ、屈曲性が要求される箇所にも好適に実装す
ることができる。Thereafter, the package is divided by a dicer or the like so as to include one semiconductor chip 60 for each package along a dividing line CC ′ as shown by a broken line. Thus, the semiconductor device 40 of the embodiment shown in FIG. 7 is manufactured. Semiconductor device 40 according to the present embodiment
According to the manufacturing method thereof, the resin layer 51 and the insulating layer 55 having relatively large thicknesses among the members constituting the package 50 are formed of a flexible material, as in the first embodiment. Therefore, flexibility can be given to the entire device, and the device can be suitably mounted in a place where flexibility is required.
【0049】また、厚さが50μm程度の薄い半導体チ
ップ60をパッケージ50に内装しているので、半導体
装置40の薄型化を図ることが可能となる。本実施形態
に係る製造方法では、図9(b)の工程において個々の
半導体装置40に分割する前に外部接続端子(はんだバ
ンプ56)を設けているが、上述したように外部接続端
子は必ずしも設ける必要はない。従って、図9(b)の
工程では、はんだバンプ56を接合せずに、単に半導体
装置40の分割処理のみを行うようにしてもよい。Further, since the semiconductor chip 60 having a thickness of about 50 μm is housed in the package 50, the thickness of the semiconductor device 40 can be reduced. In the manufacturing method according to the present embodiment, the external connection terminals (solder bumps 56) are provided before dividing into the individual semiconductor devices 40 in the step of FIG. 9B, but the external connection terminals are not necessarily provided as described above. No need to provide. Therefore, in the step of FIG. 9B, only the dividing process of the semiconductor device 40 may be performed without bonding the solder bumps 56.
【0050】また、本実施形態に係る製造方法では、図
8(b)の工程においてスルーホールTHを形成してい
るが、この段階で形成せずに、最後の工程(図9(b)
の工程)においてはんだバンプ56を接合する直前にス
ルーホールTHを形成してもよい。この場合、スルーホ
ールTHは、エキシマレーザ、YAGレーザ等により形
成することができる。Further, in the manufacturing method according to the present embodiment, the through hole TH is formed in the step of FIG. 8B, but is not formed at this stage, but in the last step (FIG. 9B).
In the step (2), the through hole TH may be formed immediately before the solder bump 56 is joined. In this case, the through hole TH can be formed by an excimer laser, a YAG laser, or the like.
【0051】図10は図7の半導体装置40の第1の変
形例の構成を模式的に示したものである。図示の半導体
装置40aは、図7に示す半導体装置40と比べて、パ
ッケージ50aの絶縁層55が形成されている側の面に
外部接続端子56を設けた点で相違している。つまり、
図7の半導体装置40(パッケージ50)とは反対側の
面に、外部接続端子56を設けている。FIG. 10 schematically shows the structure of a first modification of the semiconductor device 40 shown in FIG. The illustrated semiconductor device 40a is different from the semiconductor device 40 illustrated in FIG. 7 in that an external connection terminal 56 is provided on a surface of the package 50a on which the insulating layer 55 is formed. That is,
An external connection terminal 56 is provided on a surface opposite to the semiconductor device 40 (package 50) in FIG.
【0052】図10の半導体装置40aについては、基
本的に図7の半導体装置40を製造する方法と同様にし
て製造することができる。すなわち、図8(a)の工程
から図8(c)の工程に移り(つまり、図8(b)の工
程におけるスルーホールTHの形成を行わない)、さら
に図8(d)及び図9(a)の工程を経て、はんだバン
プ56が接合される部分に対応する部分の絶縁層(感光
性のソルダレジスト)55に、フォト・エッチングによ
り開口部を形成した後、図9(b)の工程で行った処理
と同様の処理を経ることにより製造され得る。The semiconductor device 40a of FIG. 10 can be manufactured basically in the same manner as the method of manufacturing the semiconductor device 40 of FIG. That is, the process shifts from the process of FIG. 8A to the process of FIG. 8C (that is, the through hole TH is not formed in the process of FIG. 8B), and further, FIGS. After an opening is formed by photo-etching in the insulating layer (photosensitive solder resist) 55 corresponding to the portion where the solder bump 56 is to be joined through the process of FIG. It can be manufactured by going through the same processing as the processing performed in the above.
【0053】図10の半導体装置40aによれば、図7
の実施形態と同様の効果(屈曲性が要求される箇所にも
実装可能で、且つ薄型化が可能)を奏することができ
る。図11は図7の半導体装置40の第2の変形例の構
成を模式的に示したものである。図示の半導体装置40
bは、図7に示す半導体装置40と比べて、パッケージ
50bの絶縁層55が形成されている側の面に放熱用被
覆層(ヒートスプレッダ)57を設けた点で相違してい
る。この放熱用被覆層57は、絶縁層55に形成した開
口部を充填して半導体チップ60の裏面に接触するよう
に、且つ絶縁層55を被覆するように形成されている。
放熱用被覆層57には、熱伝導性が高く且つ可撓性のあ
る材料、例えば熱伝導性の良い樹脂ペーストが用いられ
る。According to the semiconductor device 40a of FIG. 10, FIG.
The same effects as those of the first embodiment (they can be mounted in a place where flexibility is required and the thickness can be reduced) can be obtained. FIG. 11 schematically shows a configuration of a second modification of the semiconductor device 40 of FIG. The illustrated semiconductor device 40
7B is different from the semiconductor device 40 shown in FIG. 7 in that a heat dissipation coating layer (heat spreader) 57 is provided on the surface of the package 50b on which the insulating layer 55 is formed. The heat dissipation coating layer 57 is formed so as to fill the opening formed in the insulating layer 55 so as to be in contact with the back surface of the semiconductor chip 60 and to cover the insulating layer 55.
For the heat dissipation coating layer 57, a material having high heat conductivity and flexibility, for example, a resin paste having good heat conductivity is used.
【0054】図11の半導体装置40bについても、図
7の半導体装置40を製造する方法と同様にして製造す
ることができる。すなわち、図8(a)〜図9(a)の
工程を経て、半導体チップ60の裏面の中央部に対応す
る部分の絶縁層(感光性のソルダレジスト)55に、フ
ォト・エッチングにより開口部を形成して、この開口部
を充填し且つ絶縁層55を被覆するように熱伝導性の良
い樹脂ペーストを塗布した後(放熱用被覆層57の形
成)、図9(b)の工程を経ることにより製造され得
る。The semiconductor device 40b of FIG. 11 can be manufactured in the same manner as the method of manufacturing the semiconductor device 40 of FIG. That is, through the steps of FIGS. 8A to 9A, an opening is formed by photo-etching in the insulating layer (photosensitive solder resist) 55 corresponding to the center of the back surface of the semiconductor chip 60. After forming and applying a resin paste having good thermal conductivity so as to fill the opening and cover the insulating layer 55 (formation of the heat dissipation coating layer 57), the process shown in FIG. Can be manufactured.
【0055】図11の半導体装置40bによれば、図7
の実施形態で得られた効果(屈曲性が要求される箇所に
も実装可能で、且つ薄型化が可能)に加えて、放熱用被
覆層57により、半導体チップ60から発生される熱を
パッケージ50a外部に効果的に逃がすことができると
いう利点が得られる。図12は図7の半導体装置40の
第3の変形例の構成を模式的に示したものである。図示
の半導体装置40cは、図7に示す半導体装置40と比
べて、図7における絶縁層55に代えて、放熱用被覆層
(ヒートスプレッダ)58及び接着剤層59を設けた点
で相違している。つまり、放熱用被覆層58は、パッケ
ージ50cの半導体チップ60の裏面に接触するよう
に、且つ接着剤層59を介して配線パターン53に接着
されるように形成されている。放熱用被覆層58には、
熱伝導性が高く且つ可撓性のある材料、例えば熱伝導性
の良いゴム、カーボンファイバシート等のフィルム状の
ものが用いられる。According to the semiconductor device 40b of FIG. 11, FIG.
In addition to the effect obtained in the above embodiment (which can be mounted in a place where flexibility is required and can be made thinner), the heat generated from the semiconductor chip 60 can be reduced by the heat dissipation coating layer 57 to the package 50a. This has the advantage of being able to effectively escape to the outside. FIG. 12 schematically shows a configuration of a third modification of the semiconductor device 40 of FIG. The illustrated semiconductor device 40c is different from the semiconductor device 40 illustrated in FIG. 7 in that a heat dissipation coating layer (heat spreader) 58 and an adhesive layer 59 are provided instead of the insulating layer 55 in FIG. . That is, the heat dissipation coating layer 58 is formed so as to be in contact with the back surface of the semiconductor chip 60 of the package 50c and to be bonded to the wiring pattern 53 via the adhesive layer 59. The heat radiation coating layer 58 includes
A flexible material having high thermal conductivity, for example, a film-like material such as rubber or carbon fiber sheet having good thermal conductivity is used.
【0056】図12の半導体装置40cについても、図
7の半導体装置40を製造する方法と同様にして製造す
ることができる。すなわち、図8(a)〜図8(d)の
工程を経て、配線パターン53上に適量の接着剤を塗布
し(接着剤層59の形成)、さらに接着剤層59及び半
導体チップ60の裏面を被覆するように熱伝導性の良い
フィルム状のゴムを貼り付けた後(放熱用被覆層58の
形成)、図9(b)の工程を経ることにより製造され得
る。The semiconductor device 40c of FIG. 12 can be manufactured in the same manner as the method of manufacturing the semiconductor device 40 of FIG. That is, through the steps of FIGS. 8A to 8D, an appropriate amount of adhesive is applied onto the wiring pattern 53 (formation of the adhesive layer 59), and the adhesive layer 59 and the back surface of the semiconductor chip 60 are further formed. After applying a film-like rubber having good thermal conductivity so as to cover (formation of the heat dissipating coating layer 58), it can be manufactured through the process of FIG. 9B.
【0057】図12の半導体装置40cによれば、図1
1の半導体装置40bと同様の効果及び利点が得られ
る。特に放熱効果に関しては、放熱用被覆層58と半導
体チップ60との接触面積が相対的に大きいため、図1
1の実施形態の場合に比べてより一層の効果が期待され
る。According to the semiconductor device 40c of FIG.
The same effects and advantages as those of the first semiconductor device 40b can be obtained. In particular, regarding the heat radiation effect, since the contact area between the heat radiation coating layer 58 and the semiconductor chip 60 is relatively large, FIG.
Further effects are expected compared to the case of the first embodiment.
【0058】[0058]
【発明の効果】以上説明したように本発明によれば、パ
ッケージを構成するベース基材などの部材を可撓性のあ
る材料で形成すると共に、半導体素子を内装することに
より、屈曲性が要求される箇所などにも好適に実装する
ことが可能となり、また半導体装置の薄型化を図ること
ができる。As described above, according to the present invention, a member such as a base material constituting a package is formed of a flexible material, and a semiconductor element is provided therein so that flexibility is required. It is possible to mount the semiconductor device in a suitable place, and the thickness of the semiconductor device can be reduced.
【0059】さらに、可撓性に加えて熱伝導性の良い材
料を適宜選定することにより、半導体装置の放熱性を向
上させることができる。Further, by appropriately selecting a material having good heat conductivity in addition to flexibility, the heat dissipation of the semiconductor device can be improved.
【図1】本発明の第1の実施形態に係る半導体装置の構
成を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor device according to a first embodiment of the present invention.
【図2】図1の半導体装置の製造工程を示す断面図であ
る。FIG. 2 is a sectional view showing a manufacturing process of the semiconductor device of FIG. 1;
【図3】図2の製造工程に続く製造工程を示す断面図で
ある。FIG. 3 is a cross-sectional view showing a manufacturing process following the manufacturing process of FIG. 2;
【図4】図1の半導体装置の第1の変形例の構成を示す
断面図である。FIG. 4 is a cross-sectional view showing a configuration of a first modification of the semiconductor device of FIG. 1;
【図5】図1の半導体装置の第2の変形例の構成を示す
断面図である。FIG. 5 is a sectional view showing a configuration of a second modification of the semiconductor device of FIG. 1;
【図6】図1の半導体装置の第3の変形例の構成を示す
断面図である。FIG. 6 is a sectional view showing a configuration of a third modification of the semiconductor device of FIG. 1;
【図7】本発明の第2の実施形態に係る半導体装置の構
成を示す断面図である。FIG. 7 is a cross-sectional view illustrating a configuration of a semiconductor device according to a second embodiment of the present invention.
【図8】図7の半導体装置の製造工程を示す断面図であ
る。FIG. 8 is a sectional view showing a manufacturing process of the semiconductor device of FIG. 7;
【図9】図8の製造工程に続く製造工程を示す断面図で
ある。FIG. 9 is a cross-sectional view showing a manufacturing step that follows the manufacturing step of FIG. 8;
【図10】図7の半導体装置の第1の変形例の構成を示
す断面図である。FIG. 10 is a sectional view showing a configuration of a first modification of the semiconductor device of FIG. 7;
【図11】図7の半導体装置の第2の変形例の構成を示
す断面図である。FIG. 11 is a sectional view showing a configuration of a second modification of the semiconductor device of FIG. 7;
【図12】図7の半導体装置の第3の変形例の構成を示
す断面図である。FIG. 12 is a sectional view showing a configuration of a third modification of the semiconductor device of FIG. 7;
10,10a,10b,10c,40,40a,40
b,40c…半導体装置 20,20a,20b,20c,50,50a,50
b,50c…パッケージ 21,51…樹脂層(ベース基材) 22,52,59…接着剤層 23,53…配線パターン 24,25,55…絶縁層(保護膜) 26,56…外部接続端子 27,28,57,58…放熱用被覆層(ヒートスプレ
ッダ) 30,60…半導体素子(チップ) 31,61…電極端子 54…異方性導電膜(ACF)10, 10a, 10b, 10c, 40, 40a, 40
b, 40c ... Semiconductor devices 20, 20a, 20b, 20c, 50, 50a, 50
b, 50c package 21, 51 resin layer (base material) 22, 52, 59 adhesive layer 23, 53 wiring pattern 24, 25, 55 insulating layer (protective film) 26, 56 external connection terminal 27, 28, 57, 58: heat-dissipating coating layer (heat spreader) 30, 60: semiconductor element (chip) 31, 61: electrode terminal 54: anisotropic conductive film (ACF)
Claims (14)
半導体素子を収容するデバイス・ホールを形成する工程
と、 前記ベース基材の一方の面に、所要形状の配線パターン
の一部分が前記デバイス・ホールの領域内に延在するよ
うに該配線パターンを形成する工程と、 前記デバイス・ホール内に、半導体素子の電極端子が前
記配線パターンの一部分に電気的に接続されるように該
半導体素子を実装する工程と、 前記ベース基材の配線パターンが形成されている側と反
対側の面及び前記半導体素子の電極端子が形成されてい
る側と反対側の面を被覆するように可撓性のある第1の
絶縁層を形成する工程と、 前記ベース基材の配線パターンが形成されている側の面
及び前記半導体素子の電極端子が形成されている側の面
を被覆するように可撓性のある第2の絶縁層を形成する
工程と、 前記第2の絶縁層の、前記配線パターンの端子形成部分
に対応する部分に開口部を形成する工程と、 以上の工程を経て形成された構造体を、少なくとも1個
の半導体素子が含まれるように各半導体装置に分割する
工程とを含むことを特徴とする半導体装置の製造方法。1. A method according to claim 1, further comprising:
Forming a device hole for accommodating a semiconductor element; and forming the wiring pattern on one surface of the base material such that a part of the wiring pattern having a required shape extends into a region of the device hole. And mounting the semiconductor element in the device hole such that an electrode terminal of the semiconductor element is electrically connected to a part of the wiring pattern. The wiring pattern of the base material is formed. Forming a flexible first insulating layer so as to cover a surface on the side opposite to the side on which the semiconductor device is formed and a surface on the side opposite to the side on which the electrode terminals of the semiconductor element are formed; Forming a flexible second insulating layer so as to cover the surface on which the wiring pattern of the material is formed and the surface on which the electrode terminals of the semiconductor element are formed; Absolute of two Forming an opening in a portion of the layer corresponding to the terminal forming portion of the wiring pattern; and forming the structure formed through the above steps into each semiconductor device so that at least one semiconductor element is included. A method for manufacturing a semiconductor device.
程の後に、該開口部から露出している配線パターンの端
子形成部分に金属のバンプからなる外部接続端子を接合
する工程を含むことを特徴とする請求項1に記載の半導
体装置の製造方法。2. The method according to claim 1, further comprising: after the step of forming an opening in the second insulating layer, joining an external connection terminal made of a metal bump to a terminal forming portion of the wiring pattern exposed from the opening. The method for manufacturing a semiconductor device according to claim 1, wherein:
第2の絶縁層を形成する工程との間に、 前記第1の絶縁層に、前記半導体素子の電極端子が形成
されている側と反対側の面に達する開口部を形成する工
程と、 該開口部を充填し且つ前記第1の絶縁層を被覆するよう
に、熱伝導性が高く且つ可撓性のある被覆層を形成する
工程とを含むことを特徴とする請求項1に記載の半導体
装置の製造方法。3. An electrode terminal of the semiconductor element is formed on the first insulating layer between the step of forming the first insulating layer and the step of forming the second insulating layer. Forming an opening reaching a surface opposite to the side, and forming a highly thermally conductive and flexible coating layer to fill the opening and cover the first insulating layer. 2. The method of manufacturing a semiconductor device according to claim 1, further comprising:
第2の絶縁層を形成する工程との間に、 前記第1の絶縁層に、前記半導体素子の電極端子が形成
されている側と反対側の面に達する開口部を形成する工
程と、 該開口部を充填するように、熱伝導性が高く且つ可撓性
のある第1の被覆層を形成する工程と、 該第1の被覆層及び前記第1の絶縁層を被覆するよう
に、熱伝導性が高く且つ可撓性のある第2の被覆層を形
成する工程とを含むことを特徴とする請求項1に記載の
半導体装置の製造方法。4. An electrode terminal of the semiconductor element is formed on the first insulating layer between the step of forming the first insulating layer and the step of forming the second insulating layer. Forming an opening reaching the surface opposite to the side, forming a first coating layer having high thermal conductivity and flexibility so as to fill the opening, Forming a highly heat-conductive and flexible second coating layer so as to cover the first coating layer and the first insulating layer. A method for manufacturing a semiconductor device.
て、 前記ベース基材の配線パターンが形成されている側と反
対側の面及び前記半導体素子の電極端子が形成されてい
る側と反対側の面を被覆するように、熱伝導性が高く且
つ可撓性のある被覆層を形成する工程を含むことを特徴
とする請求項1に記載の半導体装置の製造方法。5. A surface of the base material opposite to a side on which a wiring pattern is formed and a side of the base element on which electrode terminals of the semiconductor element are formed, instead of the step of forming the first insulating layer. 2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a flexible coating layer having high thermal conductivity so as to cover a surface on the opposite side of the semiconductor device.
半導体装置の製造方法によって製造された半導体装置。6. A semiconductor device manufactured by the method of manufacturing a semiconductor device according to claim 1.
子が接合される部分に対応する部分にスルーホールを形
成する工程と、 前記ベース基材の一方の面に、所要形状の配線パターン
の端子形成部分が前記スルーホールの領域を覆うように
該配線パターンを形成する工程と、 前記配線パターンの半導体素子搭載部分に、半導体素子
の電極端子が前記配線パターンに電気的に接続されるよ
うに該半導体素子を実装する工程と、 前記半導体素子の電極端子が形成されている側と反対側
の面及び前記配線パターンを被覆するように可撓性のあ
る絶縁層を形成する工程と、 以上の工程を経て形成された構造体を、少なくとも1個
の半導体素子が含まれるように各半導体装置に分割する
工程とを含むことを特徴とする半導体装置の製造方法。7. A step of forming a through hole in a portion of a flexible base material corresponding to a portion to which an external connection terminal is joined; and wiring of a required shape on one surface of the base material. Forming the wiring pattern so that a terminal forming portion of the pattern covers the through hole region; and an electrode terminal of a semiconductor element is electrically connected to the wiring pattern at a semiconductor element mounting portion of the wiring pattern. A step of mounting the semiconductor element, and a step of forming a flexible insulating layer so as to cover the surface opposite to the side on which the electrode terminals of the semiconductor element are formed and the wiring pattern, Dividing the structure formed through the above steps into semiconductor devices so as to include at least one semiconductor element.
ベース基材に形成されたスルーホールから露出している
配線パターンの端子形成部分に金属のバンプからなる外
部接続端子を接合する工程を含むことを特徴とする請求
項7に記載の半導体装置の製造方法。8. A step of bonding an external connection terminal made of a metal bump to a terminal formation portion of a wiring pattern exposed from a through hole formed in the base material after the step of forming the insulating layer. The method for manufacturing a semiconductor device according to claim 7, comprising:
体装置に分割する工程との間に、 前記絶縁層に、前記半導体素子の電極端子が形成されて
いる側と反対側の面に達する開口部を形成する工程と、 該開口部を充填し且つ前記絶縁層を被覆するように、熱
伝導性が高く且つ可撓性のある被覆層を形成する工程と
を含むことを特徴とする請求項7に記載の半導体装置の
製造方法。9. A surface of the insulating layer opposite to a side on which electrode terminals of the semiconductor element are formed, between the step of forming the insulating layer and the step of dividing the semiconductor device into the semiconductor devices. Forming an opening, and forming a coating layer having high thermal conductivity and flexibility so as to fill the opening and cover the insulating layer. Item 8. A method for manufacturing a semiconductor device according to item 7.
いる側と反対側の面を被覆するように、熱伝導性が高く
且つ可撓性のある被覆層を形成する工程とを含むことを
特徴とする請求項7に記載の半導体装置の製造方法。10. A step of forming an adhesive layer on the wiring pattern instead of the step of forming the insulating layer, and a side opposite to the side on which the adhesive layer and the electrode terminals of the semiconductor element are formed. Forming a highly heat-conductive and flexible coating layer so as to cover the surface of the semiconductor device.
所要形状の配線パターンを形成する工程と、 前記配線パターンの半導体素子搭載部分に、半導体素子
の電極端子が前記配線パターンに電気的に接続されるよ
うに該半導体素子を実装する工程と、 前記半導体素子の電極端子が形成されている側と反対側
の面及び前記配線パターンを被覆するように可撓性のあ
る絶縁層を形成する工程と、 該絶縁層の、前記配線パターンの端子形成部分に対応す
る部分に開口部を形成する工程と、 以上の工程を経て形成された構造体を、少なくとも1個
の半導体素子が含まれるように各半導体装置に分割する
工程とを含むことを特徴とする半導体装置の製造方法。11. A step of forming a wiring pattern of a required shape on one surface of a flexible base material, wherein an electrode terminal of a semiconductor element is electrically connected to the wiring pattern at a portion of the wiring pattern on which the semiconductor element is mounted. Mounting the semiconductor element so as to be electrically connected, and forming a flexible insulating layer so as to cover the surface opposite to the side on which the electrode terminals of the semiconductor element are formed and the wiring pattern. Forming an opening in a portion of the insulating layer corresponding to a terminal forming portion of the wiring pattern; and forming a structure formed through the above-described steps including at least one semiconductor element. Dividing the semiconductor device into individual semiconductor devices so that the semiconductor device is manufactured.
後に、該開口部から露出している配線パターンの端子形
成部分に金属のバンプからなる外部接続端子を接合する
工程を含むことを特徴とする請求項11に記載の半導体
装置の製造方法。12. The method according to claim 12, further comprising, after the step of forming an opening in the insulating layer, a step of joining an external connection terminal made of a metal bump to a terminal forming portion of the wiring pattern exposed from the opening. The method of manufacturing a semiconductor device according to claim 11, wherein
硬化状態にある異方性導電膜を前記配線パターンの半導
体素子搭載部分に貼り付け、該異方性導電膜上に半導体
素子を位置合わせし、さらに加熱して該異方性導電膜を
硬化させる工程を含むことを特徴とする請求項7から1
2のいずれか一項に記載の半導体装置の製造方法。13. The step of mounting the semiconductor element includes attaching an anisotropic conductive film in an uncured state to a portion of the wiring pattern on which the semiconductor element is mounted, and positioning the semiconductor element on the anisotropic conductive film. And heating the anisotropic conductive film by heating.
3. The method for manufacturing a semiconductor device according to claim 2.
載の半導体装置の製造方法によって製造された半導体装
置。14. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 7. Description:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000108159A JP2001291797A (en) | 2000-04-10 | 2000-04-10 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000108159A JP2001291797A (en) | 2000-04-10 | 2000-04-10 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291797A true JP2001291797A (en) | 2001-10-19 |
Family
ID=18621054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000108159A Withdrawn JP2001291797A (en) | 2000-04-10 | 2000-04-10 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291797A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150275A (en) * | 2005-11-02 | 2007-06-14 | Canon Inc | Semiconductor embedded substrate and manufacturing method thereof |
-
2000
- 2000-04-10 JP JP2000108159A patent/JP2001291797A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150275A (en) * | 2005-11-02 | 2007-06-14 | Canon Inc | Semiconductor embedded substrate and manufacturing method thereof |
| US8609539B2 (en) | 2005-11-02 | 2013-12-17 | Canon Kabushiki Kaisha | Embedded semiconductor device substrate and production method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515361B2 (en) | Cavity down ball grid array (CD BGA) package | |
| JP3549294B2 (en) | Semiconductor device and its mounting structure | |
| TW413874B (en) | BGA semiconductor package having exposed heat dissipation layer and its manufacturing method | |
| JP2001127186A (en) | Ball grid array package, method of manufacturing the same, and semiconductor device | |
| KR100698526B1 (en) | A wiring board having a heat dissipation layer and a semiconductor package using the same | |
| JP2004538619A (en) | Microelectronic package with bump-free laminated wiring structure | |
| JP2001284523A (en) | Semiconductor package | |
| KR20110085481A (en) | Laminated Semiconductor Packages | |
| JP2003522401A (en) | Stacked integrated circuit package | |
| JP2001291801A (en) | Direct mount chip scale package | |
| JP3565090B2 (en) | Method for manufacturing semiconductor device | |
| WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
| WO2013047520A1 (en) | Component embedded substrate mounting body, method for manufacturing same and component embedded substrate | |
| JP2002083903A (en) | Semiconductor device and method of manufacturing the same | |
| JP2001085603A (en) | Semiconductor device | |
| JPH10313071A (en) | Electronic components and wiring board devices | |
| JP2001250876A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11260954A (en) | Semiconductor device and manufacturing method thereof | |
| JP2004319644A (en) | High heat radiation type plastic package and manufacturing method thereof | |
| JP2699929B2 (en) | Semiconductor device | |
| JP2003224228A (en) | Package for semiconductor device, semiconductor device and method of manufacturing the same | |
| JP2008243966A (en) | Printed circuit board mounted with electronic component and manufacturing method therefor | |
| JP2001291797A (en) | Semiconductor device and manufacturing method thereof | |
| JP6111284B2 (en) | Hollow package manufacturing method, solid-state imaging device manufacturing method, hollow package and solid-state imaging device | |
| JP2003133366A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |