JP2001284641A - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JP2001284641A JP2001284641A JP2000101371A JP2000101371A JP2001284641A JP 2001284641 A JP2001284641 A JP 2001284641A JP 2000101371 A JP2000101371 A JP 2000101371A JP 2000101371 A JP2000101371 A JP 2000101371A JP 2001284641 A JP2001284641 A JP 2001284641A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- image display
- substrate
- display device
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 実装及び電極配線が容易で生産効率が良く、
高画質画像が表示可能な画像表示素子を提供する。
【解決手段】 多層構造を有する発光ダイオード素子の
各層が順次結晶成長されてなる結晶成長用基板を分割し
て複数の発光ダイオード素子が直線状に配列された棒状
体とする。
(57) [Summary] [Problem] Mounting and electrode wiring are easy and production efficiency is good.
An image display element capable of displaying a high-quality image is provided. SOLUTION: A substrate for crystal growth in which each layer of a light emitting diode element having a multilayer structure is sequentially crystal grown is divided into a rod-like body in which a plurality of light emitting diode elements are linearly arranged.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、発光ダイオード素
子に関し、特にLEDを用いた発光ダイオード素子複数
配置したチップに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode device, and more particularly, to a chip using a plurality of light emitting diode devices using LEDs.
【0002】[0002]
【従来の技術】近年の急速な技術の発達により、大量の
情報データを処理することが可能となり、これに伴い、
大量な画像情報を処理及び表示可能なフルカラー表示装
置に対する要求が高まっている。このような表示装置の
一つとして発光ダイオード(Light-emitting diode、以
下LEDと呼ぶ)素子を利用したものがある。即ち、高
輝度低電圧で駆動可能なLED素子をマトリクス状など
所望の形状に配置し、個々のLED素子をそれぞれ駆動
させることにより、所望の画像が得られる表示装置を作
ることができる。そして、特開昭56−1738号公
報、特開平5−53511号公報、特開平7−3359
42号公報、特開平9−197979号公報、特開平1
0−22529号公報、特開平8−306961号公
報、特開平7−129097号公報、特開平6−232
456号公報、特開平6−45660号公報等に記載さ
れているように、LED素子をマトリクス状に配置した
多くの表示装置が提案されている。2. Description of the Related Art With the rapid development of technology in recent years, it has become possible to process a large amount of information data.
There is an increasing demand for a full-color display device capable of processing and displaying a large amount of image information. One of such display devices uses a light-emitting diode (hereinafter, referred to as an LED) element. That is, by arranging LED elements that can be driven at high luminance and low voltage in a desired shape such as a matrix and driving each of the LED elements, a display device that can obtain a desired image can be manufactured. Japanese Patent Application Laid-Open Nos. 56-1738, 5-53511 and 7-3359
No. 42, JP-A-9-197979, JP-A-1
0-22529, JP-A-8-306961, JP-A-7-129097, JP-A-6-232
As described in JP-A-456-456 and JP-A-6-45660, many display devices in which LED elements are arranged in a matrix have been proposed.
【0003】[0003]
【発明が解決しようとする課題】ところで、このような
表示装置を製造する工程においては、大画面上にLED
素子を1個ずつ実装配線することが必要となるが、この
工程には非常に多くの時間を要し、製造歩留まりも低く
なることは容易に考えられる。そこで、例えば、特開平
7−129097号公報に記載されてあるように、LE
D素子3個×3個のマトリクスの小さなユニットに分割
して作製し、ユニット毎に実装配線を多数平行して行う
ことで1ユニット当たりの歩留まりと製造時間の問題を
解決することができる。By the way, in the process of manufacturing such a display device, an LED is mounted on a large screen.
Although it is necessary to mount and wire the elements one by one, it is easily conceivable that this process requires a very long time and the production yield is lowered. Therefore, for example, as described in JP-A-7-129097, LE
It is possible to solve the problem of the yield per unit and the manufacturing time by dividing the matrix into small units of a matrix of 3 × 3 elements and arranging a large number of mounting wirings in parallel for each unit.
【0004】しかしながら、この場合、ユニットを小さ
くしすぎると、大きな画面として実装し、配線する際の
歩留まりが低くなるという問題が生じる。そこで、実装
配線にとって最適な大きさのユニットを形成する必要が
ある。また、このようにユニットを形成した場合の電極
の取り出し方法としては、例えば特開昭56−1738
号公報に記載されるような方法があるが、このような方
法の場合には、各ユニット間の境界が目立ってしまい本
来の画像情報が表示できなくなってしまうという問題が
ある。[0004] However, in this case, if the unit is made too small, there is a problem that the yield is reduced when the unit is mounted as a large screen and wiring is performed. Therefore, it is necessary to form a unit having an optimal size for mounting wiring. As a method for taking out electrodes when the unit is formed as described above, for example, Japanese Patent Application Laid-Open No. Sho 56-1738
However, in the case of such a method, there is a problem in that the boundaries between the units become conspicuous and the original image information cannot be displayed.
【0005】したがって、本発明は、上述した従来の問
題点に鑑みて創案されたものであり、実装及び電極配線
が容易で生産効率が良く、高画質画像が表示可能な画像
表示素子を提供することを目的とする。Accordingly, the present invention has been made in view of the above-mentioned conventional problems, and provides an image display element capable of easily mounting and electrode wiring, having high production efficiency, and displaying a high-quality image. The purpose is to:
【0006】[0006]
【課題を解決するための手段】本発明に係る画像表示素
子は、多層構造を有する発光ダイオード素子の各層が順
次結晶成長されてなる結晶成長用基板が分割され、複数
の発光ダイオード素子が直線状に配列された棒状体とさ
れてなることを特徴とするものである。In the image display device according to the present invention, a substrate for crystal growth, in which each layer of a light-emitting diode device having a multilayer structure is sequentially grown, is divided, and a plurality of light-emitting diode devices are linearly formed. Characterized in that they are arranged in the form of rods.
【0007】本発明に係る画像表示素子は、多層構造を
有する発光ダイオード素子の各層が順次結晶成長されて
なる結晶成長用基板が分割され、複数の発光ダイオード
素子が直線状に配列された棒状体とされている。The image display element according to the present invention is a rod-shaped body in which a substrate for crystal growth, in which each layer of a light emitting diode element having a multilayer structure is sequentially grown, is divided and a plurality of light emitting diode elements are linearly arranged. It has been.
【0008】この画像表示素子においては、複数の発光
ダイオード素子が配列されているため、画像表示素子を
基本単位とすることにより表示装置等を形成する際のL
ED素子の実装工数及び電極の配線数が大幅に削減され
るため、生産効率の優れたものとなり、また、視認性の
良い高画質画像を表示することができる。In this image display element, a plurality of light emitting diode elements are arranged.
Since the number of steps for mounting the ED element and the number of wirings for the electrodes are greatly reduced, the production efficiency is excellent, and a high-quality image with good visibility can be displayed.
【0009】[0009]
【発明の実施の形態】以下、図面を参照して、本発明を
詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.
【0010】第1の実施の形態 図1乃至図3に、本発明を適用した画像表示素子の一例
を示す。図1は、本発明を適用した画像表示素子1の平
面図である。図2は、図1のX1−X2線における縦断面
図である。また、図3は、LED素子部の縦断面図であ
る。First Embodiment FIGS. 1 to 3 show an example of an image display device to which the present invention is applied. FIG. 1 is a plan view of an image display device 1 to which the present invention is applied. FIG. 2 is a longitudinal sectional view taken along line X 1 -X 2 in FIG. FIG. 3 is a longitudinal sectional view of the LED element portion.
【0011】本発明を適用した画像表示素子1は、活性
層が、n導電側の半導体層と、p導電側の半導体層との
間に形成されてなるLED素子を複数備えて構成され
る。ここで、p導電側とは、活性層とp電極との間にあ
る半導体層を指し、n導電側とは、活性層を挟んで、p
導電側と反対側にある半導体層を指すものとする。即
ち、本発明を適用した画像表示素子1は、例えばLED
素子の結晶成長用の基板3であるSi基板と、Si基板
の一主面上に形成されたn側バッファ層4であるAl
N:Si層と、AlN:Si層上に形成されたn側バッ
ファ層5であるGaN:Si層と、GaN:Si層上に
形成されたn側クラッド層6であるAlGaN:Si層
と、AlGaN:Si層上に形成された活性層7である
InGaN/GaN層と、InGaN/GaN層上に形
成されたp側クラッド層8であるAlGaN:Mg層
と、AlGaN:Mg層上に形成されたp側コンタクト
層9であるGaN:Mg層と、GaN:Mg層上に形成
されたp電極10と、Si基板の他主面に形成されたn
電極11とを有するLED素子2を複数備えて構成され
る。The image display element 1 to which the present invention is applied is provided with a plurality of LED elements each having an active layer formed between an n-conductive side semiconductor layer and a p-conductive side semiconductor layer. Here, the p-conducting side refers to a semiconductor layer between the active layer and the p-electrode, and the n-conducting side refers to
It refers to the semiconductor layer on the side opposite to the conductive side. That is, the image display element 1 to which the present invention is applied is, for example, an LED
An Si substrate, which is a substrate 3 for crystal growth of an element, and an Al, which is an n-side buffer layer 4 formed on one main surface of the Si substrate.
An N: Si layer, a GaN: Si layer that is an n-side buffer layer 5 formed on the AlN: Si layer, and an AlGaN: Si layer that is an n-side cladding layer 6 formed on the GaN: Si layer. An InGaN / GaN layer as an active layer 7 formed on an AlGaN: Si layer, an AlGaN: Mg layer as a p-side cladding layer 8 formed on the InGaN / GaN layer, and an AlGaN: Mg layer formed on an AlGaN: Mg layer A GaN: Mg layer serving as the p-side contact layer 9, a p electrode 10 formed on the GaN: Mg layer, and an n electrode formed on the other main surface of the Si substrate.
A plurality of LED elements 2 each having the electrode 11 are provided.
【0012】上記画像表示素子1は、図1乃至図3に示
すように、LED素子2を当該LED素子2の結晶成長
に用いた基板を棒状にへき開又は切断し、基板上に、直
線状に複数配置することを特徴とする。As shown in FIGS. 1 to 3, the image display element 1 is formed by cleaving or cutting the LED element 2 into a rod shape from a substrate used for crystal growth of the LED element 2, and forming a straight line on the substrate. It is characterized by a plurality of arrangements.
【0013】即ち、上記画像表示素子1は、所定数のL
ED素子2が当該LED素子2の結晶成長用の基板3上
に配置され、これを基本単位とするため、表示装置等を
作製する際の他の基板への実装工数を大幅に削減するこ
とが可能となる。したがって、LED素子2の実装を簡
便かつ効率的に行うことができるため、生産効率を向上
させることができる。That is, the image display element 1 has a predetermined number of L
Since the ED element 2 is disposed on the substrate 3 for crystal growth of the LED element 2 and is used as a basic unit, the number of steps for mounting a display device or the like on another substrate can be greatly reduced. It becomes possible. Therefore, since the mounting of the LED element 2 can be performed easily and efficiently, the production efficiency can be improved.
【0014】また、画像表示素子1の各LED素子2が
形成された側と反対側の主面には、画像表示素子1上の
各LED素子2全てに共通のn電極11が形成されてい
る。したがって、表示装置等を作製する際の電極の配線
数を大幅に削減することが可能となり、電極の配線を簡
便かつ効率的に行うことができるため、生産効率を向上
させることができるとともに、電極配線の信頼性も向上
させることができる。An n-electrode 11 common to all the LED elements 2 on the image display element 1 is formed on the main surface of the image display element 1 opposite to the side where the LED elements 2 are formed. . Therefore, it is possible to greatly reduce the number of electrode wirings when manufacturing a display device and the like, and it is possible to easily and efficiently perform the wiring of the electrodes. The reliability of the wiring can also be improved.
【0015】また、上記画像表示素子1においては、L
ED素子2の結晶成長用の基板3上に、窒化物を成長さ
せ、窒化物半導体によりLED素子2を形成したことを
特徴とする。In the image display element 1, L
A nitride is grown on a substrate 3 for crystal growth of the ED element 2, and the LED element 2 is formed of a nitride semiconductor.
【0016】窒化物半導体によりLED素子2を形成す
ることによりRGBを得ることができ、しかも劣化が少
なく発光高効率を高くできるという効果を得ることがで
きる。そして、窒化物半導体としては、GaN系III
−V族を好適に用いることができる。By forming the LED element 2 using a nitride semiconductor, it is possible to obtain RGB, and it is possible to obtain the effect of increasing the light emission efficiency with less deterioration. And, as the nitride semiconductor, GaN-based III
A -V group can be suitably used.
【0017】また、上記画像表示素子1においては、L
ED素子2の結晶成長用の基板3として、モース硬度が
7以下の材料を用いることを特徴とする。In the image display element 1, L
The substrate 3 for crystal growth of the ED element 2 is characterized by using a material having a Mohs hardness of 7 or less.
【0018】GaN等の窒化物系の結晶は、通常サファ
イア基板上に成長させるが、サファイアは、モース硬度
が9であり、非常に硬く、通常へき開を行うダイシング
ソー等の手段では、高精度に切断することが非常に困難
である。ダイシングソーを用いてサファイア基板を棒状
に切断を行うと、通常は、一つの切断面に、長手方向に
おいて20μm程度のばらつきが生じる。しかしなが
ら、このへき開での切断のばらつきが大きい場合、表示
装置を作製する後の工程である画像表示素子1を別の基
板上に実装する工程において不具合が生じてしまう。そ
のため、画像表示素子1の長手方向における切断のばら
つきは、画像表示素子1の両側面を合わせて10μm程
度に押さえる必要がある。A nitride-based crystal such as GaN is usually grown on a sapphire substrate, but sapphire has a Mohs hardness of 9, is very hard, and can be formed with high precision by means of a dicing saw or the like which usually cleaves. It is very difficult to cut. When a sapphire substrate is cut into a bar shape using a dicing saw, a variation of about 20 μm usually occurs in one cut surface in the longitudinal direction. However, if the variation in the cutting at the cleavage is large, a problem occurs in a process of mounting the image display element 1 on another substrate, which is a process after manufacturing the display device. Therefore, it is necessary to suppress the variation in cutting in the longitudinal direction of the image display element 1 to about 10 μm on both side surfaces of the image display element 1.
【0019】そこで、モース硬度が6以下の材料をLE
D素子の結晶成長用の基板3として用いることにより、
へき開を行う際の切断面の寸法のばらつきを低減するこ
とができ、精度良くへき開を行うことができるととも
に、歩留まりを向上させることもできる。このような条
件を満たすものとしては、例えばモース硬度が7である
石英や、モース硬度が7である単結晶シリコンを好適に
用いることができる。そして、その中でも、石英は、ダ
イシングソーによる切断を行ったときの切断のばらつき
が5μm程度であるが、単結晶シリコンの場合は、ダイ
シングソーによる切断を行ったときの切断のばらつきは
1〜2μm程度と非常に少ないため、単結晶シリコンを
より好適に用いることができる。また、単結晶シリコン
は、サファイア等と比して安価であり、LED素子の結
晶成長用の基板3として単結晶シリコンを用いることに
より高品質のLED素子2を安価に製造することができ
る。Therefore, a material having a Mohs hardness of 6 or less is LE
By using as a substrate 3 for crystal growth of a D element,
Variations in the dimensions of the cut surface during the cleavage can be reduced, the cleavage can be performed with high accuracy, and the yield can be improved. As a material satisfying such a condition, for example, quartz having a Mohs hardness of 7 or single crystal silicon having a Mohs hardness of 7 can be suitably used. Among them, quartz has a variation of about 5 μm when cutting with a dicing saw, but in the case of single crystal silicon, the variation of cutting when cutting with a dicing saw is 1-2 μm. Since the degree is very small, single crystal silicon can be more preferably used. In addition, single crystal silicon is less expensive than sapphire or the like, and high quality LED elements 2 can be manufactured at low cost by using single crystal silicon as the substrate 3 for crystal growth of LED elements.
【0020】また、上記のLED素子2においては、活
性層7であるInGaN/GaN層のInGaNに希土
類元素をドープすることにより、LED素子2から得ら
れる発光の色を変化させることができる。ここで、In
GaNにドープ可能な希土類元素としては、例えば、L
a、Ce、Pr、Nd、Pm、Sm、Eu、Gd、T
b、Dy、Ho、Er、Tm、Yb、Lu等を用いるこ
とができる。特に、Eu、Sm、Erをドープすること
により、赤色発光を得ることができ、Tbをドープする
ことにより緑色発光を得ることができ、また、Tmをド
ープすることにより青色発光を得ることができる。In the above-described LED element 2, the color of light emitted from the LED element 2 can be changed by doping the InGaN of the InGaN / GaN layer, which is the active layer 7, with a rare earth element. Where In
Rare earth elements that can be doped into GaN include, for example, L
a, Ce, Pr, Nd, Pm, Sm, Eu, Gd, T
b, Dy, Ho, Er, Tm, Yb, Lu and the like can be used. In particular, red light emission can be obtained by doping Eu, Sm, and Er, green light emission can be obtained by doping Tb, and blue light emission can be obtained by doping Tm. .
【0021】以上のようにして、InGaNに所定の希
土類元素をドープし、例えば第一色、第二色、第三色の
三種類のLED素子をそれぞれ配置した三種類の画像表
示素子を作製し、当該画像表示素子を図4に示すように
第一色の画像表示素子12、第二色の画像表示素子1
3、第三色の画像表示素子14の順で順次配置し、p電
極10及びn電極11を例えばワイヤ等を用いて配線す
ることにより、カラー表示装置を簡便かつ効率的に構成
することができる。As described above, three kinds of image display elements in which InGaN is doped with a predetermined rare earth element and three kinds of LED elements of, for example, a first color, a second color, and a third color are respectively arranged are manufactured. As shown in FIG. 4, the image display elements of the first color and the image display element 1 of the second color are used as shown in FIG.
Third, the color display device can be simply and efficiently constructed by sequentially arranging the image display elements 14 of the third color in this order and wiring the p-electrode 10 and the n-electrode 11 using, for example, wires. .
【0022】また、上記においてInGaNにドープす
る希土類元素を選択し、第一色を青色、即ち450〜4
80nmの発光波長帯域、第二色を緑色、即ち500〜
540nmの発光波長帯域、第三色を赤色、即ち610
〜640nmの発光波長帯域に設定することにより、R
GBの3色を揃えることができ、これらRGB3色の画
像表示素子を図4に示すように順次配置し、p電極及び
n電極を例えばワイヤ等を用いて配線することにより、
高品質のフルカラー表示装置を簡便かつ効率的に構成す
ることができる。In the above, the rare earth element to be doped into InGaN is selected, and the first color is blue, ie, 450 to 4
80 nm emission wavelength band, the second color is green, that is, 500 to
540 nm emission wavelength band, the third color is red, ie, 610
By setting the emission wavelength band to 6640 nm, R
The three colors of RGB can be aligned, and the image display elements of these three colors of RGB are sequentially arranged as shown in FIG. 4, and the p-electrode and the n-electrode are wired using, for example, a wire.
A high-quality full-color display device can be configured simply and efficiently.
【0023】以上のように構成された画像表示素子1
は、次のようにして作製することができる。Image display element 1 configured as described above
Can be manufactured as follows.
【0024】まず、LED素子の結晶成長用の基板3単
結晶シリコン基板を用意し、単結晶シリコン基板を有機
溶剤等を用いて洗浄する。洗浄した基板を、例えばMO
CVD(Metal Organic Chemical Vapor Deposition)
装置内に挿入し、基板温度を例えば800〜1050℃
の温度に加熱することによりサーマルクリーニングを施
す。First, a single crystal silicon substrate 3 for crystal growth of an LED element is prepared, and the single crystal silicon substrate is washed with an organic solvent or the like. The cleaned substrate is, for example, MO
CVD (Metal Organic Chemical Vapor Deposition)
Inserted into the apparatus, and set the substrate temperature to, for example, 800 to 1050 ° C.
Thermal cleaning is performed by heating to a temperature of
【0025】次に、単結晶シリコン基板の一主面上に、
例えば成長温度700〜1000℃の温度においてn側
バッファ層4としてAlN:Si層を形成する。Next, on one main surface of the single crystal silicon substrate,
For example, an AlN: Si layer is formed as the n-side buffer layer 4 at a growth temperature of 700 to 1000 ° C.
【0026】次に、単結晶シリコン基板を例えば700
〜1000℃の温度に加熱し、AlN:Si層上にバッ
ファ層5としてGaN:Si層を0.1μm以上の厚み
に形成する。Next, a single crystal silicon substrate is
Heat to a temperature of about 1000 ° C. to form a GaN: Si layer having a thickness of 0.1 μm or more as a buffer layer 5 on the AlN: Si layer.
【0027】次に、単結晶シリコン基板を例えば100
0℃の温度に加熱し、GaN:Si層上に、n側クラッ
ド層6として(Al)GaN:Si層を1μm程度の厚
みに形成する。ここで、Al層は、必要に応じて混入さ
せれば良く、必ずしも形成する必要はない。Next, a single crystal silicon substrate is
By heating to a temperature of 0 ° C., an (Al) GaN: Si layer having a thickness of about 1 μm is formed as an n-side cladding layer 6 on the GaN: Si layer. Here, the Al layer may be mixed if necessary, and need not necessarily be formed.
【0028】次に、単結晶シリコン基板を例えば600
〜800℃の温度に加熱し、AlGaN層上に、多重量
子井戸構造(MQW:Multi-Quantum-Well)の活性層7
としてInGaN/GaN層を1〜6nm程度の厚みに
形成する。ここで、InGaN/GaN層中のInの含
有量は、要求される発光波長、即ち発光色により異なる
が、1%〜80%程度とすることが好ましい。例えば、
InGaN/GaN層中のInの含有量を20%程度と
することにより青色の発光を得ることができ、40%程
度とすることにより緑色の発光を得ることができ、ま
た、50%以上とすることにより赤色の発光を得ること
ができる。また、活性層としては、InGaN/GaN
の他にInGaN/AlGaNやInGaN/AlN等
を用いることもできる。Next, a single crystal silicon substrate is
Is heated to a temperature of about 800 ° C., and an active layer 7 having a multi-quantum-well (MQW) structure is formed on the AlGaN layer.
To form an InGaN / GaN layer with a thickness of about 1 to 6 nm. Here, the content of In in the InGaN / GaN layer depends on the required emission wavelength, that is, the emission color, but is preferably about 1% to 80%. For example,
Blue light emission can be obtained by setting the In content in the InGaN / GaN layer to about 20%, green light emission can be obtained by setting the content of In to about 40%, and 50% or more. Accordingly, red light emission can be obtained. In addition, as the active layer, InGaN / GaN
Alternatively, InGaN / AlGaN, InGaN / AlN, or the like can be used.
【0029】また、InGaNに希土類をドープするこ
とにより、LED素子2から得られる発光の波長、即ち
色を変化させることができる。ここで、AlGaNにド
ープ可能な希土類としては、例えば、La、Ce、P
r、Nd、Pm、Sm、Eu、Gd、Tb、Dy、H
o、Er、Tm、Yb、Lu等を用いることができる。
特に、Eu、Sm、Erをドープすることにより、赤色
発光を得ることができ、Tbをドープすることにより緑
色発光を得ることができ、また、Tmをドープすること
により青色発光を得ることができる。By doping InGaN with a rare earth element, the wavelength of light emitted from the LED element 2, that is, the color can be changed. Here, rare earths that can be doped into AlGaN include, for example, La, Ce, P
r, Nd, Pm, Sm, Eu, Gd, Tb, Dy, H
o, Er, Tm, Yb, Lu and the like can be used.
In particular, red light emission can be obtained by doping Eu, Sm, and Er, green light emission can be obtained by doping Tb, and blue light emission can be obtained by doping Tm. .
【0030】次に、単結晶シリコン基板を例えば980
℃の温度に加熱し、InGaN/GaN層上に、p側ク
ラッド層8としてAlGaN:Mg層を0.1〜0.2
μm程度の厚みに形成する。ここで、AlGaNにホウ
素を混入することにより、その下のInGaNの特性の
向上やオーバーフロー電子抑制による発光効率の向上の
効果を得ることができる。Next, a single crystal silicon substrate is for example 980
C., and an AlGaN: Mg layer as a p-side cladding layer 8 on the InGaN / GaN layer is 0.1 to 0.2.
It is formed to a thickness of about μm. Here, by mixing boron into AlGaN, it is possible to obtain the effect of improving the characteristics of the underlying InGaN and improving the luminous efficiency by suppressing overflow electrons.
【0031】次に、単結晶シリコン基板を例えば800
〜980℃の温度に加熱し、AlGaN:Mg膜上に、
p側コンタクト層9としてGaN:Mgを0.1μm程
度の膜厚に形成する。Next, a single-crystal silicon substrate is
To 980 ° C., and on the AlGaN: Mg film,
GaN: Mg is formed to a thickness of about 0.1 μm as the p-side contact layer 9.
【0032】上記において、Gaの原料としては、トリ
メチルガリウム(TMGa)やトリエチルガリウム(T
EGa)を用いることができる。また、Nの原料として
は、NH3を用いることができる。そして、Mgの原料
としては、ビスメチルシクロペンタジエニルマグネシウ
ム((MeCp)2Mg)やジシクロペンタンマグネシ
ウム(Cp2Mg)を用いることができる。In the above, as a raw material of Ga, trimethylgallium (TMGa) or triethylgallium (T
EGa) can be used. Further, NH3 can be used as a raw material of N. As a raw material of Mg, bismethylcyclopentadienyl magnesium ((MeCp) 2 Mg) or dicyclopentane magnesium (Cp 2 Mg) can be used.
【0033】次に、上記において結晶成長させた基板を
例えば800℃程度の温度で10分間アニールすること
によりp型のキャリアを活性化することができる。Next, the substrate on which the crystal has been grown as described above is annealed at a temperature of, for example, about 800 ° C. for 10 minutes to activate the p-type carriers.
【0034】次に、GaN:Mg層上に電極パッド16
を形成する。上記基板を洗浄し、次に、基板の結晶成長
させた側の主面にスピンコーターでレジストを塗布し、
電極パッド16の大きさ及び形状に対応したフォトマス
クを用いて露光、現像を行う。そして、現像後、例えば
Ni/Pt/Auをそれぞれ10nm、100nm、3
00nm程度の膜厚に蒸着法により成膜し、アセトンで
リフトオフを行うことにより電極パッドを形成する。Next, an electrode pad 16 is formed on the GaN: Mg layer.
To form The substrate is washed, and then a resist is applied to the main surface of the substrate on which the crystal is grown by a spin coater,
Exposure and development are performed using a photomask corresponding to the size and shape of the electrode pad 16. Then, after development, for example, Ni / Pt / Au is
An electrode pad is formed by depositing a film having a thickness of about 00 nm by an evaporation method and performing lift-off with acetone.
【0035】次に、透明電極を形成する。上記電極パッ
ド16を形成した基板を洗浄し、次に、スピンコーター
で基板の結晶成長させた側の主面にレジストを塗布し、
形成する透明電極17の大きさ及び形状に対応したフォ
トマスクを用いて露光、現像を行う。そして、現像後、
例えばAuを膜厚10nmに蒸着法により成膜し、アセ
トンでリフトオフを行ことにより透明電極17を形成す
る。Next, a transparent electrode is formed. The substrate on which the electrode pads 16 are formed is washed, and then a resist is applied to the main surface of the substrate on which the crystal has been grown by a spin coater,
Exposure and development are performed using a photomask corresponding to the size and shape of the transparent electrode 17 to be formed. And after development,
For example, a transparent electrode 17 is formed by depositing Au to a film thickness of 10 nm by an evaporation method and performing lift-off with acetone.
【0036】次に、素子分離を行う。素子分離は、例え
ばリアクティブイオンエッチング(RIE)等を用い
て、GaN:Si膜の所定の厚みまでエッチングするこ
とにより行うことができる。Next, element isolation is performed. The element isolation can be performed by etching the GaN: Si film to a predetermined thickness using, for example, reactive ion etching (RIE).
【0037】次に、基板の裏面研磨を行う。素子分離を
行った基板の電極パッド16等を形成した側の表面に、
保護膜としてスピンコーターでフォトレジストを塗布す
る。そして、研磨機等を用いてLED素子の厚みが例え
ば100μm程度になるまで基板の裏面、即ち電極パッ
ド16等を形成した側と反対側の主面の研磨を行う。Next, the back surface of the substrate is polished. On the surface on the side where the electrode pads 16 and the like of the substrate subjected to element isolation are formed,
A photoresist is applied by a spin coater as a protective film. Then, the back surface of the substrate, that is, the main surface on the side opposite to the side on which the electrode pads 16 and the like are formed, is polished using a polishing machine or the like until the thickness of the LED element becomes about 100 μm, for example.
【0038】次に、n電極11を形成する。n電極11
としては、Au、Al又はCuを用いる。裏面研磨を施
した基板の裏面、即ち研磨を施した側の主面に形成され
た酸化膜をウエットエッチング等により除去する。次
に、基板の表面、即ち上記電極パッド16等を形成した
側の表面に保護膜として形成したフォトレジストをアセ
トン等により除去し、基板の裏面、即ちウエットエッチ
ングを施した側の主面に例えばAuを300nm程度の
厚みに蒸着法により成膜することによりn電極11を形
成する。Next, an n-electrode 11 is formed. n electrode 11
, Au, Al or Cu is used. The oxide film formed on the back surface of the back-polished substrate, that is, the main surface on the polished side is removed by wet etching or the like. Next, the photoresist formed as a protective film on the surface of the substrate, that is, the surface on the side on which the electrode pads 16 and the like are formed is removed with acetone or the like, and the back surface of the substrate, that is, the main surface on the side on which the wet etching is performed, is removed. The n-electrode 11 is formed by depositing Au to a thickness of about 300 nm by an evaporation method.
【0039】次に、LED素子2が画像表示素子1上に
直線状に複数配列するように例えばダイシングソー等を
用いてへき開を行うことにより、図1、図2に示すよう
な画像表示素子1を作製することができる。このとき、
上記において作製したn電極11も各画像表示素子1に
分離される。Next, cleavage is performed by using, for example, a dicing saw or the like so that a plurality of LED elements 2 are linearly arranged on the image display element 1, so that the image display element 1 as shown in FIGS. Can be produced. At this time,
The n-electrode 11 produced above is also separated into each image display element 1.
【0040】第2の実施の形態 図5乃至図7に、本発明を適用した画像表示素子の他の
例を示す。図5は、本発明を適用した画像表示素子25
の平面図である。図6は、図1のX3−X4線における縦
断面図である。また、図7は、LED素子部の縦断面図
である。Second Embodiment FIGS. 5 to 7 show other examples of the image display device to which the present invention is applied. FIG. 5 shows an image display element 25 to which the present invention is applied.
FIG. Figure 6 is a longitudinal sectional view of the X 3 -X 4 line of FIG. FIG. 7 is a longitudinal sectional view of the LED element portion.
【0041】上記画像表示素子25は、LED素子26
の結晶成長用の基板であるSi基板と、Si基板の一主
面上に形成されたn側バッファ層18であるGaN:S
i層と、GaN層上に形成され活性層成長孔19を備え
たマスク20であるSiO2と、活性層成長孔19中に
形成されたn側クラッド層21であるGaN:Si層
と、活性層成長孔19中及びマスク20上に形成された
活性層22であるInGaN/GaN層と、InGaN
/GaN層上に形成されたp側クラッド層23であるA
lGaN:Mg層と、AlGaN:Mg層上に形成され
たp側コンタクト層24であるGaN:Mg層と、Ga
N:Mg層上に形成されたp電極10と、Si基板の他
主面に形成されたn電極11とを有するLED素子26
を複数備えて構成される。The image display element 25 includes an LED element 26
And a GaN: S n-side buffer layer 18 formed on one main surface of the Si substrate.
an i-layer, SiO 2 which is formed on the GaN layer and has a mask 20 having an active layer growth hole 19, a GaN: Si layer which is an n-side cladding layer 21 formed in the active layer growth hole 19, An InGaN / GaN layer as an active layer 22 formed in the layer growth hole 19 and on the mask 20;
A, which is the p-side cladding layer 23 formed on the / GaN layer
1GaN: Mg layer; GaN: Mg layer which is p-side contact layer 24 formed on AlGaN: Mg layer;
N: LED element 26 having p electrode 10 formed on Mg layer and n electrode 11 formed on the other main surface of Si substrate
Are provided.
【0042】上記画像表示素子25は、活性層22を形
成する際にマスク20を用いていること以外は、基本的
な構成は、第1の実施の形態とほぼ同様であり、同様の
効果を有する。したがって、ここでは、第1の実施の形
態と異なるマスク20を使用しての活性層22の形成に
ついて説明する。The basic configuration of the image display element 25 is almost the same as that of the first embodiment except that the mask 20 is used when forming the active layer 22. Have. Therefore, here, the formation of the active layer 22 using the mask 20 different from the first embodiment will be described.
【0043】上記LED素子26においては、LED素
子の結晶成長用の基板3である単結晶シリコン基板の一
主面上に、n側バッファ層19であるGaN層が形成さ
れ、当該GaN層上にマスク20としてSiO2が形成
されている。そして、当該マスクには、図8、図9に示
すように縦横方向において所定の直線状に並ぶように活
性層成長孔19が設けられている。活性層成長孔19
は、活性層22を成長させる際に中心となる部分であ
り、活性層成長孔19の底部には、n側クラッド層21
としてGaN:Si層が例えば1μm程度の厚みに形成
される。そして、GaN:Si層上が活性層成長孔19
を埋め、活性層22であるInGaN/GaN層が更に
マスク20の上面に沿って例えば六角形に形成されてい
る。In the LED element 26, a GaN layer serving as an n-side buffer layer 19 is formed on one main surface of a single crystal silicon substrate serving as a substrate 3 for crystal growth of the LED element. SiO 2 is formed as a mask 20. Then, the active layer growth holes 19 are provided in the mask so as to be arranged in a predetermined straight line in the vertical and horizontal directions as shown in FIGS. Active layer growth hole 19
Is a center portion when the active layer 22 is grown, and the bottom of the active layer growth hole 19 is
A GaN: Si layer is formed to a thickness of, for example, about 1 μm. The active layer growth hole 19 is formed on the GaN: Si layer.
And an InGaN / GaN layer as the active layer 22 is further formed, for example, in a hexagonal shape along the upper surface of the mask 20.
【0044】以上のような構成とすることにより、画像
表示素子25上におけるLED素子26の位置決めを簡
便かつ確実に行うことができ、LED素子26の配置精
度の良い画像表示素子25とすることができる。With the above-described configuration, the positioning of the LED element 26 on the image display element 25 can be easily and reliably performed, and the image display element 25 having a good arrangement accuracy of the LED element 26 can be obtained. it can.
【0045】以上のように構成された画像表示素子25
は、次にようにして作製することができる。The image display element 25 constructed as described above
Can be manufactured as follows.
【0046】まず、LED素子の結晶成長用の基板3と
して単結晶シリコン基板を用意し、当該単結晶シリコン
基板を有機溶剤等を用いて洗浄する。洗浄した基板を、
MOCVD(Metal Organic Chemical Vapor Depositio
n))装置内に挿入し、基板温度を例えば800〜10
50℃の温度に加熱することによりサーマルクリーニン
グを施す。First, a single crystal silicon substrate is prepared as a substrate 3 for crystal growth of an LED element, and the single crystal silicon substrate is washed using an organic solvent or the like. Clean the substrate
MOCVD (Metal Organic Chemical Vapor Depositio
n)) Insert into the apparatus and set the substrate temperature to, for example, 800 to 10
Thermal cleaning is performed by heating to a temperature of 50 ° C.
【0047】次に、単結晶シリコン基板の一主面上に、
例えば成長温度800〜1000℃の温度においてn側
バッファ層18としてGaN:Si層を形成する。この
GaN:Si層の厚みは、Siのドーピング濃度により
変化するが、3μm程度が好ましい。Next, on one main surface of the single crystal silicon substrate,
For example, a GaN: Si layer is formed as the n-side buffer layer 18 at a growth temperature of 800 to 1000 ° C. The thickness of the GaN: Si layer varies depending on the doping concentration of Si, but is preferably about 3 μm.
【0048】次に、GaN:Si層上に、マスク20と
してSiO2を0.2μm程度の厚みに形成する。そし
て、図8に示すようにマスクに、深さ0.2μm程度の
活性層成長孔19を縦、横にそれぞれ直線状に並ぶよう
に所定の数だけ空ける。ここで、マスクに空けた活性層
成長孔19は、後の工程において活性層22の中心とな
る部分であり、表示装置等を構成した際の画素に対応す
るものである。また、マスク20は、SiNを用いて形
成しても良い。Next, SiO 2 is formed as a mask 20 to a thickness of about 0.2 μm on the GaN: Si layer. Then, as shown in FIG. 8, a predetermined number of active layer growth holes 19 having a depth of about 0.2 μm are formed in the mask so as to be linearly arranged vertically and horizontally, respectively. Here, the active layer growth hole 19 opened in the mask is a portion that becomes the center of the active layer 22 in a later step, and corresponds to a pixel when a display device or the like is configured. The mask 20 may be formed using SiN.
【0049】次に、単結晶シリコン基板を例えば800
〜1000℃の温度に加熱し、n側クラッド層21とし
てGaN:Si層を1μm程度形成し、更に単結晶シリ
コン基板を例えば600〜800℃の温度に加熱してG
aN:Si層上に多重量子井戸構造(MQW:Multi-Qu
antum-Well)の活性層22としてInGaN(3nm〜
6nm程度)/GaN(5nm程度)を形成する。ここ
で、GaN:Si層及びInGaN/GaN層は、最初
はマスク20上には形成されず、マスク20に空けた活
性層成長孔19の中に形成される。そして、活性層成長
孔19が埋まった後は、活性層成長孔19の部分を中心
としてマスク20の上面に沿って周りに広がり、六角形
状に形成される。このとき、各活性層成長孔19から広
がって成長した隣接する活性層22同士が繋がらないよ
うに調整する。Next, a single crystal silicon substrate is
To 1000 ° C. to form a GaN: Si layer of about 1 μm as the n-side cladding layer 21, and further heat the single crystal silicon substrate to a temperature of, for example, 600 to 800 ° C.
a multiple quantum well structure (MQW: Multi-Qu
InGaN (3 nm to 3 nm) as the active layer 22 of antum-Well)
(About 6 nm) / GaN (about 5 nm) is formed. Here, the GaN: Si layer and the InGaN / GaN layer are not formed on the mask 20 at first, but are formed in the active layer growth holes 19 opened in the mask 20. After the active layer growth holes 19 are filled, the active layer growth holes 19 are spread around the upper surface of the mask 20 around the active layer growth holes 19 and formed in a hexagonal shape. At this time, adjustment is made so that adjacent active layers 22 that have grown from each active layer growth hole 19 are not connected to each other.
【0050】このように、GaN:Si層上にマスク2
0を形成し、マスク20に活性層成長孔19を空けて活
性層22を形成し、各活性層成長孔19に成長した隣接
する活性層22が繋がらないように制御してすることに
より、上述した第1の実施の形態で行った素子分離の工
程を簡便化することができる。As described above, the mask 2 is formed on the GaN: Si layer.
0 is formed, the active layer 22 is formed by opening the active layer growth hole 19 in the mask 20, and the adjacent active layer 22 grown in each active layer growth hole 19 is controlled so as not to be connected. The element isolation process performed in the first embodiment can be simplified.
【0051】また、InGaN/GaN膜中のInの含
有量は、要求される発光波長により異なるが、1%〜8
0%程度とすることが好ましい。また、障壁層として
は、InGaN/GaNの他にInGaN/AlGaN
やInGaN/AlN等を用いることもできる。The content of In in the InGaN / GaN film varies depending on the required emission wavelength, but is 1% to 8%.
It is preferable to set it to about 0%. As the barrier layer, InGaN / AlGaN besides InGaN / GaN is used.
And InGaN / AlN can also be used.
【0052】また、第1の実施の形態と同様に、InG
aNに希土類をドープすることにより、LED素子26
から得られる発光の色を変化させることができる。Further, similarly to the first embodiment, InG
By doping aN with a rare earth element, the LED element 26
Can change the color of the luminescence obtained from
【0053】次に、単結晶シリコン基板を例えば800
〜980℃の温度に加熱し、InGaN/GaN膜上
に、p側クラッド層23としてAlGaN:Mg層を
0.1〜0.2μm程度の膜厚に形成する。Next, a single crystal silicon substrate is, for example, 800
By heating to a temperature of about 980 ° C., an AlGaN: Mg layer is formed on the InGaN / GaN film as the p-side cladding layer 23 to a thickness of about 0.1 to 0.2 μm.
【0054】次に、単結晶シリコン基板を例えば800
〜980℃の温度に加熱し、AlGaN:Mg層上に、
p側コンタクト層24としてGaN:Mgを0.1μm
程度の膜厚に形成する。p側コンタクト層24としての
GaN:Mgは、Mg濃度を高めにして形成する。Next, a single crystal silicon substrate is
Heated to a temperature of 9980 ° C., on the AlGaN: Mg layer,
GaN: Mg of 0.1 μm as the p-side contact layer 24
It is formed to a film thickness of about. GaN: Mg as the p-side contact layer 24 is formed with a high Mg concentration.
【0055】ここで、活性層22をクラッドしているG
aN層、AlGaN層には、必要に応じてBを混入し、
Alの含有率を多くした、BAlGaN等を用いても良
い。Bを混入することにより、その下のInGaNの安
定性向上や電子オーバーフローを抑えて発光効率の向上
の効果を得ることができる。Here, G covering the active layer 22 is formed.
B is mixed into the aN layer and the AlGaN layer as necessary,
BAlGaN or the like having a high Al content may be used. By mixing B, it is possible to obtain the effect of improving the stability of InGaN thereunder and suppressing the electron overflow and improving the luminous efficiency.
【0056】上記において、Ga、N、Mgの原料とし
ては、第1の実施の形態と同様のももを用いることがで
きる。In the above, the same materials as in the first embodiment can be used as the raw materials for Ga, N, and Mg.
【0057】次に、GaN:Mg層上に電極パッド16
を形成する。上記基板を洗浄し、基板の結晶成長させた
側の主面にスピンコーターでレジストを塗布し、電極パ
ッド16の大きさ及び形状に対応したフォトマスクを用
いて露光、現像を行う。そして、現像後、例えばNi/
Pt/Auをそれぞれ10nm、100nm、300n
m程度の膜厚に蒸着法により成膜し、アセトンでリフト
オフを行うことにより電極パッド16を形成する。ま
た、Ni/Pt/Auの代わりにTi/Al/Pt/A
u等を形成しても良い。Next, an electrode pad 16 is formed on the GaN: Mg layer.
To form The substrate is washed, a resist is applied to the main surface of the substrate on which the crystal has been grown by a spin coater, and exposure and development are performed using a photomask corresponding to the size and shape of the electrode pad 16. Then, after development, for example, Ni /
Pt / Au are 10 nm, 100 nm, and 300 n respectively.
An electrode pad 16 is formed by depositing a film having a thickness of about m by a vapor deposition method and performing lift-off with acetone. Also, instead of Ni / Pt / Au, Ti / Al / Pt / A
u or the like may be formed.
【0058】次に、透明電極17を形成する。上記電極
パッド16を形成した基板を洗浄し、スピンコーターで
基板の結晶成長させた側の主面にレジストを塗布し、形
成する透明電極17の大きさ及び形状に対応したフォト
マスクを用いて露光、現像を行う。そして、現像後、例
えばAuを膜厚10nmに蒸着法により成膜し、アセト
ンでリフトオフを行ことにより透明電極17を形成す
る。Next, a transparent electrode 17 is formed. The substrate on which the electrode pads 16 are formed is washed, a resist is applied to the main surface of the substrate on which the crystal is grown by a spin coater, and exposure is performed using a photomask corresponding to the size and shape of the transparent electrode 17 to be formed. And development. Then, after development, for example, a film of Au is formed to a film thickness of 10 nm by an evaporation method, and lift-off is performed with acetone to form the transparent electrode 17.
【0059】次に、素子分離を行う。素子分離は、例え
ばリアクティブイオンエッチング(RIE)等を用いて
行うことができる。この場合、隣接する活性層及びクラ
ッド層等は接触しておらず、それぞれ独立して形成され
ているため、その側面をエッチングすることにより、素
子の形状調整程度とすることができる。通常は、上述し
た活性層等は、六角形状に成長するため、六角形状にエ
ッチングを施すことにより素子分離を行っても良い。Next, element isolation is performed. Element isolation can be performed using, for example, reactive ion etching (RIE). In this case, since the adjacent active layer and clad layer are not in contact with each other and are formed independently, the shape of the element can be adjusted by etching the side surface. Normally, since the above-described active layer and the like grow in a hexagonal shape, element isolation may be performed by etching in a hexagonal shape.
【0060】次に、基板の裏面研磨を行う。素子分離を
行った基板の電極パッド16等を形成した側の表面に、
保護膜としてスピンコーターでフォトレジストを塗布す
る。そして、研磨機等を用いてLED素子の厚みが例え
ば100μm程度になるまで基板の裏面、即ち電極パッ
ド16等を形成した側と反対側の主面の研磨を行う。Next, the back surface of the substrate is polished. On the surface on the side where the electrode pads 16 and the like of the substrate subjected to element isolation are formed,
A photoresist is applied by a spin coater as a protective film. Then, the back surface of the substrate, that is, the main surface on the side opposite to the side on which the electrode pads 16 and the like are formed, is polished using a polishing machine or the like until the thickness of the LED element becomes about 100 μm, for example.
【0061】次に、n電極11を形成する。n電極11
としては、Au、Al又はCuを用いる。裏面研磨を施
した単結晶シリコン基板の裏面、即ち研磨を施した側の
主面に形成された酸化膜をウエットエッチング等により
除去する。そして、基板の表面、即ち上記電極パッド1
6等を形成した側の表面に保護膜として形成したフォト
レジストをアセトン等により除去し、基板の裏面、即ち
ウエットエッチングを施した側の主面に例えばAuを
0.2μm程度の厚みに蒸着法により成膜することによ
りn電極11を形成する。Next, an n-electrode 11 is formed. n electrode 11
, Au, Al or Cu is used. The oxide film formed on the back surface of the single crystal silicon substrate polished, that is, the main surface on the polished side is removed by wet etching or the like. The surface of the substrate, that is, the electrode pad 1
The photoresist formed as a protective film on the surface on which 6 and the like are formed is removed with acetone or the like, and for example, Au is deposited on the back surface of the substrate, that is, the main surface on the side subjected to wet etching, to a thickness of about 0.2 μm. The n-electrode 11 is formed by forming a film.
【0062】次に、単結晶シリコン基板を例えば600
〜800℃程度の温度で10分間アニールすることによ
りp型のキャリアを活性化することができる。Next, a single crystal silicon substrate is
Annealing at a temperature of about 800 ° C. for 10 minutes can activate p-type carriers.
【0063】次に、それぞれの素子を各素子の長手方向
に素子が複数配列するように例えばダイシングソー等を
用いてへき開を行うことにより、図5、図6に示すよう
な画像表示素子25を作製することができる。このと
き、結晶成長に用いたSi基板の結晶成長させた側と反
対側の主面一面に設けられたn電極11も各画像表示素
子25に分離されている。Next, each element is cleaved using, for example, a dicing saw or the like so that a plurality of elements are arranged in the longitudinal direction of each element, so that the image display element 25 as shown in FIGS. Can be made. At this time, the n-electrode 11 provided on the entire main surface opposite to the side on which the crystal was grown of the Si substrate used for crystal growth is also separated into the respective image display elements 25.
【0064】[0064]
【実施例】以下、具体的な実施例を用いて説明する。The present invention will be described below with reference to specific examples.
【0065】実施例1 上述した第1の実施の形態に基づき画像表示素子を作製
した。 Example 1 An image display device was manufactured based on the first embodiment described above.
【0066】まず、単結晶シリコン基板を準備し、有機
溶剤を用いて洗浄した。そして、洗浄した基板を、MO
CVD(Metal Organic Chemical Vapor Deposition)
装置内に挿入し、基板を800℃に加熱することにより
サーマルクリーニングを施した。First, a single crystal silicon substrate was prepared and washed with an organic solvent. Then, the washed substrate is
CVD (Metal Organic Chemical Vapor Deposition)
The substrate was inserted into the apparatus, and the substrate was heated to 800 ° C. to perform thermal cleaning.
【0067】次に、単結晶シリコン基板を750℃に加
熱し、当該基板の一主面上にバッファ層としてAlN:
Si層を0.1μmの厚みに形成した。Next, the single-crystal silicon substrate is heated to 750 ° C., and AlN:
An Si layer was formed to a thickness of 0.1 μm.
【0068】次に、単結晶シリコン基板を800℃に加
熱し、AlN:Si層上にバッファ層としてGaN:S
i層を0.5μmの厚みに形成した。Next, the single crystal silicon substrate was heated to 800 ° C., and GaN: S was used as a buffer layer on the AlN: Si layer.
The i layer was formed to a thickness of 0.5 μm.
【0069】次に、単結晶シリコン基板を1000℃に
加熱し、GaN:Si層上に、クラッド層としてAlG
aN:Mg層を0.2μmの厚みに形成した。Next, the single crystal silicon substrate is heated to 1000 ° C., and a GaN: Si layer is covered with AlG as a cladding layer.
An aN: Mg layer was formed to a thickness of 0.2 μm.
【0070】次に、単結晶シリコン基板を700℃に加
熱し、AlGaN層上に、多重量子井戸構造(MQW:
Multi-Quantum-Well)の活性層としてInGaN/Ga
N層を3nmの厚みに形成した。Next, the single crystal silicon substrate is heated to 700 ° C., and a multiple quantum well structure (MQW:
InGaN / Ga as active layer of Multi-Quantum-Well)
An N layer was formed with a thickness of 3 nm.
【0071】次に、単結晶シリコン基板を980℃に加
熱し、InGaN/GaN層上に、クラッド層としてA
lGaN:Si層を1μmの厚みに形成した。Next, the single crystal silicon substrate was heated to 980 ° C., and a cladding layer was formed on the InGaN / GaN layer.
An lGaN: Si layer was formed to a thickness of 1 μm.
【0072】次に、単結晶シリコン基板を980℃に加
熱し、AlGaN:Mg膜上に、コンタクト層としてG
aN:Mgを0.1μmの厚みに形成した。Next, the single crystal silicon substrate is heated to 980 ° C., and a G layer is formed on the AlGaN: Mg film as a contact layer.
aN: Mg was formed to a thickness of 0.1 μm.
【0073】次に、単結晶シリコン基板を洗浄し、単結
晶シリコン基板の結晶成長させた側の主面にスピンコー
ターでレジストを塗布し、所定の大きさ及び形状のフォ
トマスクを用いて露光、現像を行った。現像後、Ni/
Pt/Auをそれぞれ10nm、100nm、300n
mの厚みに蒸着法により成膜し、アセトンでリフトオフ
を行うことにより電極パッドを形成した。Next, the single crystal silicon substrate is washed, a resist is applied by a spin coater to the main surface of the single crystal silicon substrate on which the crystal has been grown, and is exposed using a photomask having a predetermined size and shape. Development was performed. After development, Ni /
Pt / Au are 10 nm, 100 nm, and 300 n respectively.
An electrode pad was formed by forming a film to a thickness of m by a vapor deposition method and performing lift-off with acetone.
【0074】次に、上記電極パッドを形成した基板を洗
浄し、スピンコーターで単結晶シリコン基板の結晶成長
させた側の主面にレジストを塗布し、所定の大きさ及び
形状のフォトマスクを用いて露光、現像を行った。現像
後、Auを膜厚10nmに蒸着法により成膜し、アセト
ンでリフトオフを行ことにより透明電極を形成した。Next, the substrate on which the electrode pads are formed is washed, a resist is applied to the main surface of the single crystal silicon substrate on which the crystal has been grown by a spin coater, and a photomask having a predetermined size and shape is used. Exposure and development were performed. After the development, a film of Au was formed to a film thickness of 10 nm by an evaporation method, and lift-off was performed with acetone to form a transparent electrode.
【0075】次に、リアクティブイオンエッチング(R
IE)により、GaN:Si層の所定の厚みまでエッチ
ングすることにより素子分離を行った。Next, reactive ion etching (R
According to IE), element isolation was performed by etching to a predetermined thickness of the GaN: Si layer.
【0076】次に、素子分離を行った単結晶シリコン基
板の電極パッド等を形成した側の表面に、保護膜として
スピンコーターでフォトレジストを塗布した。そして、
研磨機を用いてLED素子の厚みが100μmになるま
で単結晶シリコン基板の裏面、即ち電極パッド等を形成
した側と反対側の主面の研磨を行った。Next, a photoresist was applied by a spin coater as a protective film on the surface of the single crystal silicon substrate on which the element pads were formed, on which the element isolation was performed. And
Polishing was performed on the back surface of the single crystal silicon substrate, that is, the main surface on the side opposite to the side on which the electrode pads and the like were formed, using a polishing machine until the thickness of the LED element became 100 μm.
【0077】次に、裏面研磨を施した単結晶シリコン基
板の裏面、即ち研磨を施した側の主面に形成された酸化
膜をウエットエッチングにより除去した。次に、基板の
表面、即ち上記電極パッド等を形成した側の表面に保護
膜として形成したフォトレジストをアセトンにより除去
し、基板の裏面、即ちウエットエッチングを施した側の
主面にAuを300nmの厚みに成膜することによりn
電極を形成した。Next, the oxide film formed on the back surface of the back-polished single crystal silicon substrate, ie, the main surface on the polished side, was removed by wet etching. Next, the photoresist formed as a protective film on the surface of the substrate, ie, the surface on which the electrode pads and the like are formed, is removed with acetone, and Au is applied to the back surface of the substrate, ie, the main surface on the wet-etched side, by 300 nm. By forming a film having a thickness of
An electrode was formed.
【0078】次に、ダイシングソーを用いて、LED素
子が画像表示素子上に直線状に5〜50個配列するよう
にへき開を行い、画像表示素子を作製した。Next, cleavage was performed using a dicing saw so that 5 to 50 LED elements were linearly arranged on the image display element to produce an image display element.
【0079】そして、上記において作製した画像表示素
子を図4に示すように貼り合わせ、電極の配線を施すこ
とにより、LED表示装置を構成した。Then, the image display device manufactured as described above was bonded as shown in FIG. 4, and wiring of electrodes was performed, thereby forming an LED display device.
【0080】以上により構成されたLED表示装置を電
流駆動により画像情報を表示させたところ、高輝度、高
色品質の画像を得ることができた。When image information was displayed on the LED display device having the above configuration by current driving, an image with high luminance and high color quality could be obtained.
【0081】以上において得られたLED表示装置は、
LED素子の結晶成長に使用した基板にLED素子7個
を備えた画像表示素子を並べることにより構成されてい
る。これにより、LED素子を1個ずつ並べる必要がな
くなり画像表示素子を基本単位として実装することがで
きるため、LED素子の実装を効率的に、かつ簡便に行
うことができた。また、電極の配線に関しても、画像表
示素子毎に行えば良く、LED素子1個ずつ配線する必
要がないため、電極の配線を効率的に、かつ簡便に行う
ことができ、また、配線の信頼性も向上した。The LED display device obtained above is
It is configured by arranging an image display element having seven LED elements on a substrate used for crystal growth of the LED elements. Accordingly, it is not necessary to arrange the LED elements one by one, and the image display element can be mounted as a basic unit, so that the LED elements can be mounted efficiently and easily. Also, the wiring of the electrodes may be performed for each image display element, and it is not necessary to wire each LED element. Therefore, the wiring of the electrodes can be performed efficiently and easily. The performance has also improved.
【0082】実施例2 上述した第2の実施の形態に基づき画像表示素子を作製
した。 Example 2 An image display device was manufactured based on the above-described second embodiment.
【0083】まず、単結晶シリコン基板を用意し、有機
溶剤を用いて洗浄した。そして、洗浄した基板を、MO
CVD(Metal Organic Chemical Vapor Depositio
n))装置内に挿入し、基板を800℃に加熱すること
によりサーマルクリーニングを施した。First, a single crystal silicon substrate was prepared and washed using an organic solvent. Then, the washed substrate is
CVD (Metal Organic Chemical Vapor Depositio
n)) The substrate was inserted into the apparatus, and the substrate was heated to 800 ° C. to perform thermal cleaning.
【0084】次に、単結晶シリコン基板を750℃に加
熱し、当該基板の一主面上にバッファ層としてGaN:
Si層を3μmの厚みに形成した。Next, the single-crystal silicon substrate was heated to 750 ° C., and GaN:
An Si layer was formed with a thickness of 3 μm.
【0085】次に、GaN:Si層上に、マスクとして
SiO2を0.2μmの厚みに形成した。マスクには、
深さ0.2μmの活性層成長孔を縦横方向に所定の数だ
け形成した。Next, SiO 2 was formed to a thickness of 0.2 μm as a mask on the GaN: Si layer. On the mask,
A predetermined number of active layer growth holes having a depth of 0.2 μm were formed in the vertical and horizontal directions.
【0086】次に、基板を1000℃に加熱し、クラッ
ド層としてGaN:Si層を1μmの厚みに形成した。
更に基板を700℃に加熱してGaN:Si層上に多重
量子井戸構造(MQW:Multi-Quantum-Well)の活性層
としてInGaN(3nm)/GaN(5nm)を形成
した。赤色光を発光するLED素子を作製するために、
活性層にEuをドープした。活性層は、最初はマスク上
には形成されず、マスクに空けた活性層成長孔の中に形
成された。そして、活性層成長孔が埋まった後は、活性
層成長孔の部分を中心としてマスクの上面に沿って周り
に広がり、円状に形成された。Next, the substrate was heated to 1000 ° C. to form a GaN: Si layer having a thickness of 1 μm as a cladding layer.
Further, the substrate was heated to 700 ° C. to form InGaN (3 nm) / GaN (5 nm) as an active layer of a multi-quantum-well (MQW) structure on the GaN: Si layer. To produce an LED element that emits red light,
The active layer was doped with Eu. The active layer was not initially formed on the mask, but was formed in the active layer growth holes opened in the mask. After the active layer growth hole was filled, the active layer growth hole was spread around the upper surface of the mask with the center of the active layer growth hole as a center, and formed in a circular shape.
【0087】次に、基板を1000℃の温度に加熱し、
InGaN/GaN層膜上に、クラッド層としてAlG
aN:Mg層を0.2μmの厚みに形成した。Next, the substrate is heated to a temperature of 1000 ° C.
AlG as a cladding layer on the InGaN / GaN layer film
An aN: Mg layer was formed to a thickness of 0.2 μm.
【0088】次に、基板を1000℃に加熱し、AlG
aN:Mg層上に、コンタクト層としてGaN:Mgを
0.1μmの厚みに形成した。Next, the substrate is heated to 1000.degree.
GaN: Mg was formed as a contact layer to a thickness of 0.1 μm on the aN: Mg layer.
【0089】次に、単結晶シリコン基板を洗浄し、基板
の結晶成長させた側の主面にスピンコーターでレジスト
を塗布し、所定の大きさ及び形状のフォトマスクを用い
て露光、現像を行った。現像後、Ni/Pt/Auをそ
れぞれ10nm、100nm、300nmの厚みに蒸着
法により成膜し、アセトンでリフトオフを行うことによ
り電極パッドを形成した。Next, the single crystal silicon substrate is washed, a resist is applied to the main surface of the substrate on which the crystal has been grown by a spin coater, and exposure and development are performed using a photomask having a predetermined size and shape. Was. After development, Ni / Pt / Au were deposited to a thickness of 10 nm, 100 nm, and 300 nm, respectively, by a vapor deposition method, and lift-off was performed with acetone to form electrode pads.
【0090】次に、上記電極パッドを形成した基板を洗
浄し、スピンコーターで単結晶シリコン基板の結晶成長
させた側の主面にレジストを塗布し、所定の大きさ及び
形状のフォトマスクを用いて露光、現像を行った。現像
後、Auを膜厚10nmに蒸着法により成膜し、アセト
ンでリフトオフを行ことにより透明電極を形成した。Next, the substrate on which the above-mentioned electrode pads are formed is washed, a resist is applied to the main surface of the single crystal silicon substrate on which the crystal has been grown by a spin coater, and a photomask having a predetermined size and shape is used. Exposure and development were performed. After the development, a film of Au was formed to a thickness of 10 nm by an evaporation method, and lift-off was performed with acetone to form a transparent electrode.
【0091】次に、リアクティブイオンエッチング(R
IE)により、活性層等の側面をクラッド層の所定の厚
みまでエッチングすることにより素子分離を行った。Next, reactive ion etching (R
According to IE), element isolation was performed by etching the side surfaces of the active layer and the like to a predetermined thickness of the cladding layer.
【0092】次に、素子分離を行った単結晶シリコン基
板の電極パッド等を形成した側の表面に、保護膜として
スピンコーターでフォトレジストを塗布した。そして、
研磨機等を用いてLED素子の厚みが例えば100μm
程度になるまで基板の裏面、即ち電極パッド等を形成し
た側と反対側の主面の研磨を行った。Next, a photoresist was applied by a spin coater as a protective film on the surface of the single-crystal silicon substrate on which the element pads were formed, on which the element isolation was performed. And
The thickness of the LED element is, for example, 100 μm
Polishing was performed on the back surface of the substrate, that is, the main surface on the side opposite to the side on which the electrode pads and the like were formed.
【0093】次に、裏面研磨を施した単結晶シリコン基
板の裏面、即ち研磨を施した側の主面に形成された酸化
膜をウエットエッチングにより除去した。そして、基板
の表面、即ち上記電極パッド等を形成した側の表面に保
護膜として形成したフォトレジストをアセトンにより除
去し、単結晶シリコン基板の裏面、即ちウエットエッチ
ングを施した側の主面にAuを500nmの厚みに蒸着
法により成膜することによりn電極を形成した。Next, the oxide film formed on the back surface of the polished single-crystal silicon substrate, ie, the main surface on the polished side, was removed by wet etching. Then, the photoresist formed as a protective film on the surface of the substrate, ie, the surface on which the electrode pads and the like are formed, is removed with acetone, and Au is applied to the back surface of the single-crystal silicon substrate, ie, the main surface on which wet etching is performed. Was formed to a thickness of 500 nm by an evaporation method to form an n-electrode.
【0094】次に、上記において結晶成長させた基板を
800℃の温度でアニールすることによりp型のキャリ
アを活性化させた。Next, the substrate grown above was annealed at a temperature of 800 ° C. to activate p-type carriers.
【0095】次に、ダイシングソーを用いて、LED素
子が画像表示素子上に直線状に7個配列するようにへき
開を行い、赤色発光用の画像表示素子を作製した。Next, cleavage was performed using a dicing saw so that seven LED elements were linearly arranged on the image display element, thereby producing an image display element for emitting red light.
【0096】活性層にEuの代わりにTbをドープする
こと以外は上記と同様にして、緑色発光用の画像表示素
子を作製し、活性層にEuの代わりにTmをドープする
こと以外は上記と同様にして、青色発光用の画像表示素
子を作製した。An image display element for emitting green light was produced in the same manner as described above except that the active layer was doped with Tb instead of Eu, and the same as above except that the active layer was doped with Tm instead of Eu. Similarly, an image display device for emitting blue light was produced.
【0097】そして、上記において作製した画像表示素
子を図4に示すように貼り合わせ、電極の配線を施すこ
とにより、LED表示装置を構成した。Then, the image display device manufactured as described above was bonded as shown in FIG. 4, and wiring of electrodes was performed, thereby forming an LED display device.
【0098】以上により構成したLED表示装置を電流
駆動により画像情報を表示させたところ、高輝度、高色
品質の画像を得ることができた。When image information was displayed on the thus constructed LED display device by current driving, an image with high luminance and high color quality could be obtained.
【0099】以上において得られたLED表示装置は、
LED素子の結晶成長に使用した基板にLED素子7個
備えた画像表示素子を並べることにより構成されてい
る。これにより、LED素子を1個ずつ並べる必要がな
くなり画像表示素子を基本単位として実装することがで
きるため、LED素子の実装を効率的に、かつ簡便に行
うことができた。また、電極の配線に関しても、画像表
示素子毎に行えば良く、LED素子1個ずつ配線する必
要がないため、電極の配線を効率的に、かつ簡便に行う
ことができ、また、配線の信頼性も向上した。The LED display device obtained above is
It is configured by arranging an image display element having seven LED elements on a substrate used for crystal growth of the LED elements. Accordingly, it is not necessary to arrange the LED elements one by one, and the image display element can be mounted as a basic unit. Therefore, the mounting of the LED elements can be performed efficiently and easily. Also, the wiring of the electrodes may be performed for each image display element, and it is not necessary to wire each LED element. Therefore, the wiring of the electrodes can be performed efficiently and easily. The performance has also improved.
【0100】[0100]
【発明の効果】以上詳細に説明したように、本発明に係
る画像表示素子は、多層構造を有する発光ダイオード素
子の各層が順次結晶成長されてなる結晶成長用基板が分
割され、複数の発光ダイオード素子が直線状に配列され
た棒状体とされる。As described above in detail, in the image display device according to the present invention, the substrate for crystal growth, in which each layer of the light emitting diode device having a multilayer structure is sequentially grown, is divided into a plurality of light emitting diodes. The elements are rod-shaped bodies arranged linearly.
【0101】そのため、本発明に係る画像表示素子は、
表示装置等を形成する際のLED素子の実装工数及び電
極の配線数が大幅に削減することが可能となる。Therefore, the image display device according to the present invention is
It is possible to greatly reduce the number of LED element mounting steps and the number of electrode wirings when forming a display device or the like.
【0102】したがって、本発明に係る画像表示素子
は、表示装置等を構成する際に生産効率の優れたものと
なり、また、視認性の良い高画質画像を表示することが
できる。Therefore, the image display device according to the present invention has excellent production efficiency when constructing a display device or the like, and can display a high-quality image with good visibility.
【図1】本発明を適用した画像表示素子の一例の平面図
である。FIG. 1 is a plan view of an example of an image display device to which the present invention is applied.
【図2】図1のX1−X2線における縦断面図である。2 is a longitudinal sectional view of the X 1 -X 2 line in FIG.
【図3】図2のLED素子部の拡大縦断面図である。FIG. 3 is an enlarged vertical cross-sectional view of the LED element section of FIG.
【図4】本発明を適用した画像表示素子を用いて表示装
置を構成した状態を示す図である。FIG. 4 is a diagram illustrating a state in which a display device is configured using an image display element to which the present invention has been applied.
【図5】本発明を適用した画像表示素子の他の例の平面
図である。FIG. 5 is a plan view of another example of the image display element to which the present invention is applied.
【図6】図5のX3−X4線における縦断面図である。FIG. 6 is a longitudinal sectional view taken along line X 3 -X 4 in FIG. 5;
【図7】図6のLED素子部の拡大縦断面図である。FIG. 7 is an enlarged vertical sectional view of the LED element portion of FIG. 6;
【図8】マスクに活性層成長孔を形成した状態を示す平
面図である。FIG. 8 is a plan view showing a state where active layer growth holes are formed in a mask.
【図9】マスクに活性層成長孔を形成した状態を示す縦
断面図である。FIG. 9 is a longitudinal sectional view showing a state where active layer growth holes are formed in a mask.
1 画像表示素子、2 LED素子、3 LED素子の
結晶成長用の基板、4n側バッファ層、5 n側バッフ
ァ層、6 n側クラッド層、7 活性層、8p側クラッ
ド層、9 p側コンタクト層、10 p電極、11 n
電極、16電極パッド、17 透明電極、18 n側バ
ッファ層、19 活性層成長孔、20 マスク、21
n側クラッド層、22 活性層、23 p側クラッド
層、24 p側コンタクト層、25 画像表示素子、2
6 LED素子Reference Signs List 1 image display element, 2 LED element, substrate for crystal growth of 3 LED element, 4n side buffer layer, 5n side buffer layer, 6n side cladding layer, 7 active layer, 8p side cladding layer, 9p side contact layer , 10 p electrode, 11 n
Electrode, 16 electrode pad, 17 transparent electrode, 18 n-side buffer layer, 19 active layer growth hole, 20 mask, 21
n-side cladding layer, 22 active layer, 23 p-side cladding layer, 24 p-side contact layer, 25 image display device, 2
6 LED element
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中尾 勇 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 白井 克弥 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 小島 繁 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C094 AA01 AA43 AA44 AA45 BA26 CA19 DA03 EA04 EA07 EB05 5F041 AA14 AA42 CA05 CA33 CA34 CA40 CA57 CA65 CA73 CA76 CA82 CA92 FF06 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Isamu 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Katsuya Shirai 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Shigeru Kojima 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5C094 AA01 AA43 AA44 AA45 BA26 CA19 DA03 EA04 EA07 EB05 5F041 AA14 AA42 CA05 CA33 CA34 CA40 CA57 CA65 CA73 CA76 CA82 CA92 FF06
Claims (7)
各層が順次結晶成長されてなる結晶成長用基板が分割さ
れ、複数の発光ダイオード素子が同じ基板上に直線状に
配列された棒状体とされてなることを特徴とする画像表
示素子。1. A substrate for crystal growth, in which each layer of a light emitting diode element having a multilayer structure is sequentially crystal-grown, is divided, and a plurality of light emitting diode elements are formed into a rod-like body linearly arranged on the same substrate. An image display device, comprising:
下の材料よりなることを特徴とする請求項1記載の画像
表示素子。2. The image display device according to claim 1, wherein said substrate for crystal growth is made of a material having a Mohs hardness of 7 or less.
シリコンであることを特徴とする請求項2記載の画像表
示素子。3. The image display device according to claim 2, wherein the material having a Mohs hardness of 7 or less is single crystal silicon.
体素子であることを特徴とする請求項1記載の画像表示
素子。4. The image display device according to claim 1, wherein said light emitting diode device is a nitride semiconductor device.
I−V族半導体素子であることを特徴とする請求項4記
載の画像表示素子。5. The nitride semiconductor device according to claim 1, wherein the nitride semiconductor device is a GaN-based II.
The image display device according to claim 4, wherein the image display device is an IV group semiconductor device.
活性層に希土類元素がドープされることを特徴とする請
求項1記載の画像表示素子。6. A light emitting diode device comprising:
2. The image display device according to claim 1, wherein the active layer is doped with a rare earth element.
ダイオード素子の共通電極が設けられていることを特徴
とする請求項1記載の画像表示素子。7. The image display device according to claim 1, wherein the image display device is provided with a common electrode of the plurality of light emitting diode devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101371A JP2001284641A (en) | 2000-03-31 | 2000-03-31 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101371A JP2001284641A (en) | 2000-03-31 | 2000-03-31 | Image display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284641A true JP2001284641A (en) | 2001-10-12 |
Family
ID=18615435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000101371A Withdrawn JP2001284641A (en) | 2000-03-31 | 2000-03-31 | Image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284641A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065464A1 (en) * | 2002-01-28 | 2003-08-07 | Nichia Corporation | Nitride semiconductor device having support substrate and its manufacturing method |
| JP2005252222A (en) * | 2004-02-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device, lighting module, lighting device, display element, and method for manufacturing semiconductor light emitting device |
| US7105857B2 (en) | 2002-07-08 | 2006-09-12 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
| JP2007500934A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
| JP2007500935A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
| US7301175B2 (en) | 2001-10-12 | 2007-11-27 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
| JP2008543032A (en) * | 2005-05-27 | 2008-11-27 | ラティス パワー (チアンシ) コーポレイション | InGaAlN light emitting device and manufacturing method thereof |
| JP2009534818A (en) * | 2006-04-21 | 2009-09-24 | レクセディス ライティング ゲー・エム・ベー・ハー | LED platform with LED chip on film |
| CN103560194A (en) * | 2013-10-28 | 2014-02-05 | 嵘瑞芯光电科技(上海)有限公司 | Manufacturing method of LED lamp filament chip strip and LED lamp filament |
| JP2022526676A (en) * | 2019-04-12 | 2022-05-25 | ラキシウム インコーポレイテッド | Integrated configuration of different light emitting structures on the same substrate |
| JP2023126210A (en) * | 2017-12-22 | 2023-09-07 | ソウル バイオシス カンパニー リミテッド | Light-emitting device having a display LED stack and display device having the same |
-
2000
- 2000-03-31 JP JP2000101371A patent/JP2001284641A/en not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301175B2 (en) | 2001-10-12 | 2007-11-27 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
| US7390684B2 (en) | 2001-10-12 | 2008-06-24 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
| US6744071B2 (en) | 2002-01-28 | 2004-06-01 | Nichia Corporation | Nitride semiconductor element with a supporting substrate |
| US6916676B2 (en) | 2002-01-28 | 2005-07-12 | Nichia Corporation | Method for producing a nitride semiconductor element |
| US6946683B2 (en) | 2002-01-28 | 2005-09-20 | Nichia Corporation | Opposed terminal structure having a nitride semiconductor element |
| US7049635B2 (en) | 2002-01-28 | 2006-05-23 | Nichia Corporation | Opposed terminal structure having a nitride semiconductor element |
| WO2003065464A1 (en) * | 2002-01-28 | 2003-08-07 | Nichia Corporation | Nitride semiconductor device having support substrate and its manufacturing method |
| US7378334B2 (en) | 2002-07-08 | 2008-05-27 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
| US8030665B2 (en) | 2002-07-08 | 2011-10-04 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
| US7105857B2 (en) | 2002-07-08 | 2006-09-12 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
| JP2007500934A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
| JP2007500935A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
| JP2005252222A (en) * | 2004-02-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device, lighting module, lighting device, display element, and method for manufacturing semiconductor light emitting device |
| JP2008543032A (en) * | 2005-05-27 | 2008-11-27 | ラティス パワー (チアンシ) コーポレイション | InGaAlN light emitting device and manufacturing method thereof |
| JP2012212929A (en) * | 2005-05-27 | 2012-11-01 | Lattice Power (Jiangxi) Corp | InGaAlN LIGHT-EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME |
| JP2009534818A (en) * | 2006-04-21 | 2009-09-24 | レクセディス ライティング ゲー・エム・ベー・ハー | LED platform with LED chip on film |
| CN103560194A (en) * | 2013-10-28 | 2014-02-05 | 嵘瑞芯光电科技(上海)有限公司 | Manufacturing method of LED lamp filament chip strip and LED lamp filament |
| JP2023126210A (en) * | 2017-12-22 | 2023-09-07 | ソウル バイオシス カンパニー リミテッド | Light-emitting device having a display LED stack and display device having the same |
| JP7651613B2 (en) | 2017-12-22 | 2025-03-26 | ソウル バイオシス カンパニー リミテッド | Light emitting device having LED stack for display and display apparatus having the same |
| US12334482B2 (en) | 2017-12-22 | 2025-06-17 | Seoul Viosys Co., Ltd. | Light emitting device with LED stack for display and display apparatus having the same |
| JP2022526676A (en) * | 2019-04-12 | 2022-05-25 | ラキシウム インコーポレイテッド | Integrated configuration of different light emitting structures on the same substrate |
| JP7534324B2 (en) | 2019-04-12 | 2024-08-14 | グーグル エルエルシー | Integrated construction of different light emitting structures on the same substrate |
| US12191418B2 (en) | 2019-04-12 | 2025-01-07 | Google Llc | Monolithic integration of different light emitting structures on a same substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100495215B1 (en) | VERTICAL GaN LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME | |
| TWI520371B (en) | Group III nitride light-emitting device with reduced strained light-emitting layer | |
| KR101358701B1 (en) | Semiconductor light emitting device configured to emit multiple wavelengths of light | |
| US8581295B2 (en) | Semiconductor light-emitting diode | |
| US20080191191A1 (en) | Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well | |
| JP2012256918A (en) | Nitride-based semiconductor light-emitting element and manufacturing method for the same | |
| JP2003142728A (en) | Method for manufacturing semiconductor light emitting device | |
| JP2003152220A (en) | Semiconductor light emitting device manufacturing method and semiconductor light emitting device | |
| JP2001177145A (en) | Semiconductor light emitting device and method of manufacturing the same | |
| TW200403867A (en) | Semiconductor light emitting component and fabrication method thereof | |
| CN110534542A (en) | A kind of integrated light-emitting Micro LED chip and preparation method thereof | |
| JP2010098336A (en) | GaN SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF | |
| JP2005033197A (en) | Nitride semiconductor device | |
| WO2019109940A1 (en) | Led display module, display, and manufacturing method thereof | |
| JPH09167861A (en) | Multicolor light emitting device and display device using the same | |
| CN102244087A (en) | Controllable power flip array light emitting diode (LED) chip and manufacturing method thereof | |
| JP2001284641A (en) | Image display device | |
| JPH1056203A (en) | Light emitting element | |
| JP2002198560A (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP2002185044A (en) | Nitride semiconductor multicolor light emitting device | |
| CN112802869A (en) | White light LED with adjustable single-chip integrated nitride light-emitting wavelength and preparation method thereof | |
| JP2002026387A (en) | Semiconductor device and method of manufacturing the same | |
| US20230261031A1 (en) | Semiconductor light-emitting device and preparation method thereof | |
| KR100661960B1 (en) | Light emitting diodes and manufacturing method thereof | |
| US8409972B2 (en) | Light emitting diode having undoped and unintentionally doped nitride transition layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |