JP2001284575A - 圧接型半導体装置およびそれを用いた半導体スタック装置 - Google Patents
圧接型半導体装置およびそれを用いた半導体スタック装置Info
- Publication number
- JP2001284575A JP2001284575A JP2000101686A JP2000101686A JP2001284575A JP 2001284575 A JP2001284575 A JP 2001284575A JP 2000101686 A JP2000101686 A JP 2000101686A JP 2000101686 A JP2000101686 A JP 2000101686A JP 2001284575 A JP2001284575 A JP 2001284575A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact type
- type semiconductor
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体基板１６が熱緩衝板１８を介して両電
極板１７から加圧された圧接型半導体装置において、半
導体基板１６の温度上昇を低減して素子破壊を防止す
る。 【解決手段】 半導体基板１６に発熱を伴わない不動作
領域２０を複数の動作領域１９のそれぞれ全周を囲むよ
うに設け、動作領域１９で発生する熱を、動作領域１９
〜熱緩衝板１８〜銅電極板１７〜半導体装置外部と、動
作領域１９〜不動作領域２０〜熱緩衝板１８〜銅電極板
１７〜半導体装置外部との２つのルートでの伝熱により
効率的に放熱する。
極板１７から加圧された圧接型半導体装置において、半
導体基板１６の温度上昇を低減して素子破壊を防止す
る。 【解決手段】 半導体基板１６に発熱を伴わない不動作
領域２０を複数の動作領域１９のそれぞれ全周を囲むよ
うに設け、動作領域１９で発生する熱を、動作領域１９
〜熱緩衝板１８〜銅電極板１７〜半導体装置外部と、動
作領域１９〜不動作領域２０〜熱緩衝板１８〜銅電極板
１７〜半導体装置外部との２つのルートでの伝熱により
効率的に放熱する。
Description
【０００１】
【発明の属する技術分野】この発明は、電力変換装置等
に用いられる圧接型半導体装置およびそれをスタックに
組み込んだ半導体スタック装置に関するものである。
に用いられる圧接型半導体装置およびそれをスタックに
組み込んだ半導体スタック装置に関するものである。
【０００２】
【従来の技術】電力変換装置に使用される圧接型半導体
装置においては、半導体基板内部の熱を熱緩衝板および
電極を介して放熱している。このとき、半導体基板内で
の電流密度の不均一などにより半導体基板内での発熱が
不均一になると、発熱が多い部分ではジャンクション温
度が上昇して、この部分で素子の破壊が生じることがあ
る。圧接型半導体装置の半導体基板周辺部においては、
圧接電極が当たらない部分が冷却不足で加熱するもので
あるが、従来から以下のような方法で熱の発生を抑えて
きた。例えば、特開平３−１４５１６１号公報記載の従
来の圧接型半導体装置では、圧接が不足する半導体基板
の端部に電子線を照射して結晶欠陥を発生させ、熱の発
生を抑えている。
装置においては、半導体基板内部の熱を熱緩衝板および
電極を介して放熱している。このとき、半導体基板内で
の電流密度の不均一などにより半導体基板内での発熱が
不均一になると、発熱が多い部分ではジャンクション温
度が上昇して、この部分で素子の破壊が生じることがあ
る。圧接型半導体装置の半導体基板周辺部においては、
圧接電極が当たらない部分が冷却不足で加熱するもので
あるが、従来から以下のような方法で熱の発生を抑えて
きた。例えば、特開平３−１４５１６１号公報記載の従
来の圧接型半導体装置では、圧接が不足する半導体基板
の端部に電子線を照射して結晶欠陥を発生させ、熱の発
生を抑えている。
【０００３】また、高耐圧の素子にも適用可能な発熱対
策として、例えば特開平８−２０４１７２号公報記載の
従来の圧接型半導体装置では、半導体基板周辺部におい
て、抵抗領域を設けて周り込み電流を制限して発熱を低
減させており、図１５に基づいて以下に示す。まず、半
導体基板１にｐ型の不純物を拡散してｐ層２を形成す
る。次に、ｎ型の不純物を拡散してｎエミッタ層３とｎ
+層４を形成する。この時、ｎ+層４を分離して抵抗部５
を形成する。この後、ｎエミッタ層３を島状に残すよう
にエッチングしてｐ層２を露出させゲート部を形成す
る。さらにｐ型の不純物を拡散してｐエミッタ層６を形
成する。拡散完了後ｐエミッタ層６側にＧＴ０アノード
電極兼ダイオードカソード電極７を、ｎエミッタ層３側
にＧＴ０カソード電極８とゲート電１０およびダイオー
ドアノード電極９を形成する。この半導体基板１は、例
えばモリブデン、タングステンなどから成る図示しない
熱緩衝板を介して電極部材１１により圧接される構造と
なっている。図中にて、１２はＧＴＯ部、１３はダイオ
ード部、１４はＧＴＯ部１２とダイオード部１３とを分
離する分離抵抗部、１５は電極部材１１で圧接されない
端部領域である。このように端部領域１５では、電極部
材１１に圧接されていないため冷却は不足しているが、
抵抗部５を形成して端部領域１５への周り込み電流を制
限するため、熱の発生が少なくなり、素子を破壊するこ
となく、大電流での制御が可能となる。
策として、例えば特開平８−２０４１７２号公報記載の
従来の圧接型半導体装置では、半導体基板周辺部におい
て、抵抗領域を設けて周り込み電流を制限して発熱を低
減させており、図１５に基づいて以下に示す。まず、半
導体基板１にｐ型の不純物を拡散してｐ層２を形成す
る。次に、ｎ型の不純物を拡散してｎエミッタ層３とｎ
+層４を形成する。この時、ｎ+層４を分離して抵抗部５
を形成する。この後、ｎエミッタ層３を島状に残すよう
にエッチングしてｐ層２を露出させゲート部を形成す
る。さらにｐ型の不純物を拡散してｐエミッタ層６を形
成する。拡散完了後ｐエミッタ層６側にＧＴ０アノード
電極兼ダイオードカソード電極７を、ｎエミッタ層３側
にＧＴ０カソード電極８とゲート電１０およびダイオー
ドアノード電極９を形成する。この半導体基板１は、例
えばモリブデン、タングステンなどから成る図示しない
熱緩衝板を介して電極部材１１により圧接される構造と
なっている。図中にて、１２はＧＴＯ部、１３はダイオ
ード部、１４はＧＴＯ部１２とダイオード部１３とを分
離する分離抵抗部、１５は電極部材１１で圧接されない
端部領域である。このように端部領域１５では、電極部
材１１に圧接されていないため冷却は不足しているが、
抵抗部５を形成して端部領域１５への周り込み電流を制
限するため、熱の発生が少なくなり、素子を破壊するこ
となく、大電流での制御が可能となる。
【０００４】また、圧接型半導体装置を含む複数の半導
体素子を同一スタックに収納して大電流・高電圧の電力
変換装置を構成した半導体スタック装置においては、主
スイッチング素子の他にこれと逆並列に接続する還流ダ
イオードやスナバダイオードのように電流定格の異なる
半導体素子が使用され、これにより異なる口径の半導体
素子が同一スタックに収納されることがある。これら異
なる口径の半導体素子を同一スタックに圧接すると口径
の違いにより口径の大きな素子において中心部と周辺部
の圧接力に差異が生じて電気的接触抵抗と熱抵抗に差異
が生じることになる。このため電流密度や放熱特性に差
異が生じて熱集中を生じる場合がある。このような問題
点を改善するため、例えば、特開平１０−６５１００号
公報記載の従来の半導体スタック装置では、口径の異な
る部分に金属箔を施して圧接力の均一化を図っている。
体素子を同一スタックに収納して大電流・高電圧の電力
変換装置を構成した半導体スタック装置においては、主
スイッチング素子の他にこれと逆並列に接続する還流ダ
イオードやスナバダイオードのように電流定格の異なる
半導体素子が使用され、これにより異なる口径の半導体
素子が同一スタックに収納されることがある。これら異
なる口径の半導体素子を同一スタックに圧接すると口径
の違いにより口径の大きな素子において中心部と周辺部
の圧接力に差異が生じて電気的接触抵抗と熱抵抗に差異
が生じることになる。このため電流密度や放熱特性に差
異が生じて熱集中を生じる場合がある。このような問題
点を改善するため、例えば、特開平１０−６５１００号
公報記載の従来の半導体スタック装置では、口径の異な
る部分に金属箔を施して圧接力の均一化を図っている。
【０００５】
【発明が解決しようとする課題】以上のように従来の圧
接型半導体装置では、半導体基板の周辺部における発熱
低減は対策されているが、半導体基板全面での発熱およ
び放熱の均一化は考慮されておらず、半導体基板内での
電流密度の不均一により発熱が不均一になると、発熱が
高い部分ではジャンクション温度が上昇して、この部分
で素子の破壊が生じることがある。さらに、圧接型半導
体装置を組み込んだ上記のような従来の半導体スタック
装置では、金属箔を設けたことにより、圧接力は均一化
されるが、金属箔による熱抵抗の増加が懸念される。
接型半導体装置では、半導体基板の周辺部における発熱
低減は対策されているが、半導体基板全面での発熱およ
び放熱の均一化は考慮されておらず、半導体基板内での
電流密度の不均一により発熱が不均一になると、発熱が
高い部分ではジャンクション温度が上昇して、この部分
で素子の破壊が生じることがある。さらに、圧接型半導
体装置を組み込んだ上記のような従来の半導体スタック
装置では、金属箔を設けたことにより、圧接力は均一化
されるが、金属箔による熱抵抗の増加が懸念される。
【０００６】この発明は、上記のような問題点を解消す
るために成されたものであって、半導体基板全面におい
て発熱および放熱の均一性を良好にして、局所的な発熱
による素子破壊を防止し、信頼性の高い圧接型半導体装
置を得ることを目的とする。さらに、このような圧接型
半導体装置を半導体スタック装置に組み込んで、熱抵抗
が増加することなく半導体スタック装置の圧接力の均一
化を図り、電流密度や放熱特性のバラツキをなくして熱
集中を防止することを目的とする。
るために成されたものであって、半導体基板全面におい
て発熱および放熱の均一性を良好にして、局所的な発熱
による素子破壊を防止し、信頼性の高い圧接型半導体装
置を得ることを目的とする。さらに、このような圧接型
半導体装置を半導体スタック装置に組み込んで、熱抵抗
が増加することなく半導体スタック装置の圧接力の均一
化を図り、電流密度や放熱特性のバラツキをなくして熱
集中を防止することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
記載の圧接型半導体装置は、半導体基板が熱緩衝板を介
して両電極部材から加圧された装置構成であって、上記
半導体基板を、発熱を伴う動作領域と、発熱を伴わない
不動作領域とで構成し、複数の上記動作領域が隣接する
上記不動作領域により互いに隔てられる、あるいは複数
の上記不動作領域が隣接する上記動作領域により互いに
隔てられるようにしたものである。
記載の圧接型半導体装置は、半導体基板が熱緩衝板を介
して両電極部材から加圧された装置構成であって、上記
半導体基板を、発熱を伴う動作領域と、発熱を伴わない
不動作領域とで構成し、複数の上記動作領域が隣接する
上記不動作領域により互いに隔てられる、あるいは複数
の上記不動作領域が隣接する上記動作領域により互いに
隔てられるようにしたものである。
【０００８】またこの発明に係る請求項２記載の圧接型
半導体装置は、請求項１において、動作領域の全周が不
動作領域に囲まれるものである。
半導体装置は、請求項１において、動作領域の全周が不
動作領域に囲まれるものである。
【０００９】またこの発明に係る請求項３記載の圧接型
半導体装置は、請求項２において、不動作領域にそれぞ
れ囲まれた複数の動作領域が、動作時の発熱量が同等で
ある。
半導体装置は、請求項２において、不動作領域にそれぞ
れ囲まれた複数の動作領域が、動作時の発熱量が同等で
ある。
【００１０】またこの発明に係る請求項４記載の圧接型
半導体装置は、請求項１において、半導体基板の中心部
と外周部に不動作領域を形成したものである。
半導体装置は、請求項１において、半導体基板の中心部
と外周部に不動作領域を形成したものである。
【００１１】またこの発明に係る請求項５記載の圧接型
半導体装置は、請求項１〜４のいずれかにおいて、熱緩
衝板の径および電極部材の径を、半導体基板における全
ての動作領域を覆う大きさとしたものである。
半導体装置は、請求項１〜４のいずれかにおいて、熱緩
衝板の径および電極部材の径を、半導体基板における全
ての動作領域を覆う大きさとしたものである。
【００１２】またこの発明に係る請求項６記載の圧接型
半導体装置は、請求項１〜５のいずれかにおいて、不動
作領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の
１／２程度である。
半導体装置は、請求項１〜５のいずれかにおいて、不動
作領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の
１／２程度である。
【００１３】またこの発明に係る請求項７記載の圧接型
半導体装置は、請求項１〜６のいずれかにおいて、動作
領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の４
倍程度を越えないものである。
半導体装置は、請求項１〜６のいずれかにおいて、動作
領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の４
倍程度を越えないものである。
【００１４】またこの発明に係る請求項８記載の半導体
スタック装置は、半導体スイッチング素子とダイオード
素子とを同一スタック内に収納した装置構成であって、
上記ダイオード素子を請求項１〜７のいずれかに記載の
圧接型半導体装置を用いて構成し、動作領域と不動作領
域との配置を調節することにより、該ダイオード素子の
径を上記半導体スイッチング素子の径と同等の大きさに
したものである。
スタック装置は、半導体スイッチング素子とダイオード
素子とを同一スタック内に収納した装置構成であって、
上記ダイオード素子を請求項１〜７のいずれかに記載の
圧接型半導体装置を用いて構成し、動作領域と不動作領
域との配置を調節することにより、該ダイオード素子の
径を上記半導体スイッチング素子の径と同等の大きさに
したものである。
【００１５】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１による圧接型半導体装置の構造を示す断
面図である。図１において、１６は半導体基板、１７は
熱緩衝板１８を介して半導体基板１６を加圧する電極部
材としての銅電極板である。半導体基板１６には動作領
域１９と不動作領域２０とが設けられている。半導体基
板１６の動作領域１９には、Ｐ型の不純物、例えばボロ
ンなどを拡散したＰ層と、Ｎ型不純物、例えばリンなど
を拡散したＮ層とが形成され、このＰＮ層を電流が流れ
るとき発熱が生じる。一方、不動作領域２０はＰ層、Ｎ
層等を形成せず素子の動作に貢献しない領域で、発熱を
伴わない。
の実施の形態１による圧接型半導体装置の構造を示す断
面図である。図１において、１６は半導体基板、１７は
熱緩衝板１８を介して半導体基板１６を加圧する電極部
材としての銅電極板である。半導体基板１６には動作領
域１９と不動作領域２０とが設けられている。半導体基
板１６の動作領域１９には、Ｐ型の不純物、例えばボロ
ンなどを拡散したＰ層と、Ｎ型不純物、例えばリンなど
を拡散したＮ層とが形成され、このＰＮ層を電流が流れ
るとき発熱が生じる。一方、不動作領域２０はＰ層、Ｎ
層等を形成せず素子の動作に貢献しない領域で、発熱を
伴わない。
【００１６】半導体基板１６は、例えば７００μｍ程度
の厚さであり、熱緩衝板１８、銅電極板１７はそれぞ
れ、例えば５ｍｍ程度、１０ｍｍ程度の厚さである。半
導体基板１６の動作領域１９で生じた熱は、動作領域１
９と圧接する熱緩衝板１８に伝わり、さらに銅電極板１
７に伝わり、その後半導体装置外部に放熱されるが、こ
の動作領域１９で生じた熱は、隣接する不動作領域２０
にも伝わり、この不動作領域２０を介しても熱緩衝板１
８、銅電極板１７、さらに半導体装置外部に放熱され
る。複数の不動作領域２０を設けた場合の半導体基板１
６の面内温度分布を図２に示す。図に示すように、半導
体基板１６の温度は、不動作領域２０がない場合に比
べ、低減している。
の厚さであり、熱緩衝板１８、銅電極板１７はそれぞ
れ、例えば５ｍｍ程度、１０ｍｍ程度の厚さである。半
導体基板１６の動作領域１９で生じた熱は、動作領域１
９と圧接する熱緩衝板１８に伝わり、さらに銅電極板１
７に伝わり、その後半導体装置外部に放熱されるが、こ
の動作領域１９で生じた熱は、隣接する不動作領域２０
にも伝わり、この不動作領域２０を介しても熱緩衝板１
８、銅電極板１７、さらに半導体装置外部に放熱され
る。複数の不動作領域２０を設けた場合の半導体基板１
６の面内温度分布を図２に示す。図に示すように、半導
体基板１６の温度は、不動作領域２０がない場合に比
べ、低減している。
【００１７】半導体基板１６に不動作領域２０を設ける
ことは、同じ面積の半導体基板１６で不動作領域２０が
ないものより動作領域１９の面積が減少し、同じ電流容
量を目的としたとき動作領域１９での電流密度が高くな
る。しかし図３に示すように、動作領域１９での熱損失
に伴う発熱の増加は動作領域１９での電流密度の増加と
比例的ではなく、電流密度の増加ほどに熱損失、即ち発
熱は増加しないことが知られている。このように不動作
領域２０を設けることにより、電流密度が増大して動作
領域１９での発熱量も増大するものであるが、上述した
ように動作領域１９で発生した熱を、動作領域１９〜熱
緩衝板１８〜銅電極板１７〜半導体装置外部と、動作領
域１９〜不動作領域２０〜熱緩衝板１８〜銅電極板１７
〜半導体装置外部との２つのルートでの伝熱により効率
的に放熱することで、増大する発熱量を越える放熱効果
を得ることができ、動作領域１９の温度上昇を低減でき
る。また、圧接型半導体装置全体の熱抵抗を低減するこ
とができるため、圧接型半導体装置の容量を拡大するこ
とができるとともに圧接型半導体装置の小型化を実現で
きる。
ことは、同じ面積の半導体基板１６で不動作領域２０が
ないものより動作領域１９の面積が減少し、同じ電流容
量を目的としたとき動作領域１９での電流密度が高くな
る。しかし図３に示すように、動作領域１９での熱損失
に伴う発熱の増加は動作領域１９での電流密度の増加と
比例的ではなく、電流密度の増加ほどに熱損失、即ち発
熱は増加しないことが知られている。このように不動作
領域２０を設けることにより、電流密度が増大して動作
領域１９での発熱量も増大するものであるが、上述した
ように動作領域１９で発生した熱を、動作領域１９〜熱
緩衝板１８〜銅電極板１７〜半導体装置外部と、動作領
域１９〜不動作領域２０〜熱緩衝板１８〜銅電極板１７
〜半導体装置外部との２つのルートでの伝熱により効率
的に放熱することで、増大する発熱量を越える放熱効果
を得ることができ、動作領域１９の温度上昇を低減でき
る。また、圧接型半導体装置全体の熱抵抗を低減するこ
とができるため、圧接型半導体装置の容量を拡大するこ
とができるとともに圧接型半導体装置の小型化を実現で
きる。
【００１８】なお、半導体基板１６に圧接する熱緩衝板
１８と銅電極板１７は、半導体基板１６での発熱を効果
的に放熱するために、少なくとも全ての動作領域１９を
覆う大きさにして、全動作領域１９は熱緩衝板１８と銅
電極板１７とで圧接されるようにすることが望ましい。
１８と銅電極板１７は、半導体基板１６での発熱を効果
的に放熱するために、少なくとも全ての動作領域１９を
覆う大きさにして、全動作領域１９は熱緩衝板１８と銅
電極板１７とで圧接されるようにすることが望ましい。
【００１９】実施の形態２．上記実施の形態１で示した
圧接型半導体装置の動作領域１９と不動作領域２０との
配置について、以下に示す。図４は、この発明の実施の
形態２による圧接型半導体装置における半導体基板１６
の平面図である。図に示すように、複数個の動作領域１
９はそれぞれ全周を不動作領域２０によって囲まれてい
る。動作領域１９で発生した熱は半導体基板１６内では
ほぼ等方的に伝わるため、不動作領域２０で動作領域１
９を囲むことにより、効果的に熱を不動作領域２０に伝
えて不動作領域２０を介した放熱が促進するため、動作
領域１９の温度上昇を効果的に低減することができる。
圧接型半導体装置の動作領域１９と不動作領域２０との
配置について、以下に示す。図４は、この発明の実施の
形態２による圧接型半導体装置における半導体基板１６
の平面図である。図に示すように、複数個の動作領域１
９はそれぞれ全周を不動作領域２０によって囲まれてい
る。動作領域１９で発生した熱は半導体基板１６内では
ほぼ等方的に伝わるため、不動作領域２０で動作領域１
９を囲むことにより、効果的に熱を不動作領域２０に伝
えて不動作領域２０を介した放熱が促進するため、動作
領域１９の温度上昇を効果的に低減することができる。
【００２０】なお、図５に示すように、半導体基板１６
において同心円状に動作領域１９を不動作領域２０で囲
んでもよい。また図６に示すように放射状に動作領域１
９を不動作領域２０で囲んでもよい。さらに図７に示す
ように、同心円状および放射線状に形成された不動作領
域２０で動作領域１９を囲んでもよい。
において同心円状に動作領域１９を不動作領域２０で囲
んでもよい。また図６に示すように放射状に動作領域１
９を不動作領域２０で囲んでもよい。さらに図７に示す
ように、同心円状および放射線状に形成された不動作領
域２０で動作領域１９を囲んでもよい。
【００２１】実施の形態３．上記実施の形態２では、複
数の動作領域１９を隣接する不動作領域２０によって互
いに隔てるように構成した例であるが、この実施の形態
では、複数の不動作領域２０を隣接する動作領域１９に
よって互いに隔てるように構成した例を示す。図８
（ａ）は、この発明の実施の形態３による圧接型半導体
装置の断面図であり、図８（ｂ）はこの圧接型半導体装
置における半導体基板１６の平面図である。図に示すよ
うに、半導体基板１６の中心部および周辺部に不動作領
域２０を設ける。また、発熱する動作領域１９よりも広
く熱緩衝板１８と銅電極板１７とを設ける。
数の動作領域１９を隣接する不動作領域２０によって互
いに隔てるように構成した例であるが、この実施の形態
では、複数の不動作領域２０を隣接する動作領域１９に
よって互いに隔てるように構成した例を示す。図８
（ａ）は、この発明の実施の形態３による圧接型半導体
装置の断面図であり、図８（ｂ）はこの圧接型半導体装
置における半導体基板１６の平面図である。図に示すよ
うに、半導体基板１６の中心部および周辺部に不動作領
域２０を設ける。また、発熱する動作領域１９よりも広
く熱緩衝板１８と銅電極板１７とを設ける。
【００２２】動作領域１９は連なった大きな領域ではあ
るが、中心部に不動作領域２０を設けたことにより、幅
が１／２以下に低減され、隣接する中心部と周辺部との
不動作領域２０に効果的に熱を伝えて放熱が促進する。
また、不動作領域２０は中心部および周辺部のみに配置
されたものであるが、熱緩衝板１８と銅電極板１７とを
発熱する動作領域１９よりも広く、即ち周辺部の不動作
領域２０にも延在するように設けたため、周辺部の不動
作領域２０を介してそれに圧接する熱緩衝板１８と銅電
極板１７への放熱が促進できる。このように、動作領域
１９の温度上昇を効果的に低減することができる。
るが、中心部に不動作領域２０を設けたことにより、幅
が１／２以下に低減され、隣接する中心部と周辺部との
不動作領域２０に効果的に熱を伝えて放熱が促進する。
また、不動作領域２０は中心部および周辺部のみに配置
されたものであるが、熱緩衝板１８と銅電極板１７とを
発熱する動作領域１９よりも広く、即ち周辺部の不動作
領域２０にも延在するように設けたため、周辺部の不動
作領域２０を介してそれに圧接する熱緩衝板１８と銅電
極板１７への放熱が促進できる。このように、動作領域
１９の温度上昇を効果的に低減することができる。
【００２３】実施の形態４．上記実施の形態２におい
て、複数個の動作領域１９がそれぞれ全周を不動作領域
２０によって囲まれているものを示したが、この実施の
形態では、不動作領域２０に囲まれた複数の動作領域１
９を、動作時の発熱量が同等になるように構成する。図
９（ａ）、図９（ｂ）はこの発明の実施の形態４による
圧接型半導体装置における半導体基板１６の平面図であ
る。図９（ａ）に示すように、複数の動作領域１９をほ
ぼ同一面積の円状に構成して、この動作領域１９の電流
密度をほぼ同一にすることで発熱量が同等となる。また
図９（ｂ）に示すように、複数の動作領域１９をほぼ同
一面積の矩形状に構成し電流密度をほぼ同一にして発熱
量を同等としても良い。このように、動作領域１９での
発熱量を同等とすることで半導体基板１６の温度を面内
でほぼ均一にすることができ、局所的な発熱による素子
破壊が防止できる。
て、複数個の動作領域１９がそれぞれ全周を不動作領域
２０によって囲まれているものを示したが、この実施の
形態では、不動作領域２０に囲まれた複数の動作領域１
９を、動作時の発熱量が同等になるように構成する。図
９（ａ）、図９（ｂ）はこの発明の実施の形態４による
圧接型半導体装置における半導体基板１６の平面図であ
る。図９（ａ）に示すように、複数の動作領域１９をほ
ぼ同一面積の円状に構成して、この動作領域１９の電流
密度をほぼ同一にすることで発熱量が同等となる。また
図９（ｂ）に示すように、複数の動作領域１９をほぼ同
一面積の矩形状に構成し電流密度をほぼ同一にして発熱
量を同等としても良い。このように、動作領域１９での
発熱量を同等とすることで半導体基板１６の温度を面内
でほぼ均一にすることができ、局所的な発熱による素子
破壊が防止できる。
【００２４】なお、動作領域１９の面積は異なるもので
も良く、その場合には、それぞれの動作領域１９の電流
密度を面積に応じて変えることで、発熱量を同等にす
る。例えば、ライフタイムコントロールとして注入する
不純物の量を変えることで、それぞれの動作領域１９で
の電流密度を変えることができる。
も良く、その場合には、それぞれの動作領域１９の電流
密度を面積に応じて変えることで、発熱量を同等にす
る。例えば、ライフタイムコントロールとして注入する
不純物の量を変えることで、それぞれの動作領域１９で
の電流密度を変えることができる。
【００２５】実施の形態５．次に、この発明の実施の形
態５による圧接型半導体装置を図１０に示す断面図に基
づいて説明する。図１０において、不動作領域２０の幅
ｄを熱緩衝板１８と銅電極板１７との厚みの和Ｔの１／
２程度とする。このような寸法の不動作領域２０を設け
ることで、動作領域１９からの放熱を効果的に促進で
き、動作領域１９の温度上昇を確実に低減することがで
きる。これについて以下に説明する。半導体基板１６の
主材質であるシリコンの熱伝導率は８０Ｗ／ｍ・Ｋ程度
であり、熱緩衝板１８の熱伝導率は、例えばモリブデン
では約１５０Ｗ／ｍ・Ｋ、銅電極板１７の熱伝導率は約
３８０Ｗ／ｍ・Ｋであり、これらの物質での伝熱はほぼ
等方的である。発熱が生じた動作領域１９表面からの伝
熱を考えると、圧接方向に熱緩衝板１８と銅電極板１７
とに伝熱して銅電極板１７の外側面へ熱が伝わった時点
で、横方向にも相応の寸法分熱が伝わっている。また、
不動作領域２０での横方向の伝熱の速さは、熱伝導率の
違いにより、熱緩衝板１７部分の半分程度である。
態５による圧接型半導体装置を図１０に示す断面図に基
づいて説明する。図１０において、不動作領域２０の幅
ｄを熱緩衝板１８と銅電極板１７との厚みの和Ｔの１／
２程度とする。このような寸法の不動作領域２０を設け
ることで、動作領域１９からの放熱を効果的に促進で
き、動作領域１９の温度上昇を確実に低減することがで
きる。これについて以下に説明する。半導体基板１６の
主材質であるシリコンの熱伝導率は８０Ｗ／ｍ・Ｋ程度
であり、熱緩衝板１８の熱伝導率は、例えばモリブデン
では約１５０Ｗ／ｍ・Ｋ、銅電極板１７の熱伝導率は約
３８０Ｗ／ｍ・Ｋであり、これらの物質での伝熱はほぼ
等方的である。発熱が生じた動作領域１９表面からの伝
熱を考えると、圧接方向に熱緩衝板１８と銅電極板１７
とに伝熱して銅電極板１７の外側面へ熱が伝わった時点
で、横方向にも相応の寸法分熱が伝わっている。また、
不動作領域２０での横方向の伝熱の速さは、熱伝導率の
違いにより、熱緩衝板１７部分の半分程度である。
【００２６】不動作領域２０の幅ｄと熱緩衝板１８と銅
電極板１７との厚みの和Ｔとの比を変えて、動作領域１
９での温度上昇分の最大値を観測し、不動作領域２０が
設けられていない場合と比較した結果データを図１１に
示す。図１１において、横軸はｄ／Ｔ、縦軸は不動作領
域２０が設けられていない場合の温度上昇分の最大値に
対する、動作領域１９での温度上昇分の最大値の比であ
る。図に示すように、不動作領域２０の幅ｄを熱緩衝板
１８と銅電極板１７との厚みの和Ｔの１／２程度とする
ことで、不動作領域２０が設けられていない場合に比し
て、温度上昇分の最大値が約１０％低減できる。動作に
貢献しない不動作領域２０の寸法は、動作領域１９での
電流密度の増大等の観点から、大きくするには限界があ
る。このため、不動作領域２０の幅ｄを熱緩衝板１８と
銅電極板１７との厚みの和Ｔの１／２程度とすること
で、他の条件への悪影響を抑えつつ、温度上昇分の最大
値の確実な低減が図れる。動作領域１９での温度上昇分
の最大値を約１０％低減できると、素子破壊を招くよう
な局所的な発熱は抑えられる。
電極板１７との厚みの和Ｔとの比を変えて、動作領域１
９での温度上昇分の最大値を観測し、不動作領域２０が
設けられていない場合と比較した結果データを図１１に
示す。図１１において、横軸はｄ／Ｔ、縦軸は不動作領
域２０が設けられていない場合の温度上昇分の最大値に
対する、動作領域１９での温度上昇分の最大値の比であ
る。図に示すように、不動作領域２０の幅ｄを熱緩衝板
１８と銅電極板１７との厚みの和Ｔの１／２程度とする
ことで、不動作領域２０が設けられていない場合に比し
て、温度上昇分の最大値が約１０％低減できる。動作に
貢献しない不動作領域２０の寸法は、動作領域１９での
電流密度の増大等の観点から、大きくするには限界があ
る。このため、不動作領域２０の幅ｄを熱緩衝板１８と
銅電極板１７との厚みの和Ｔの１／２程度とすること
で、他の条件への悪影響を抑えつつ、温度上昇分の最大
値の確実な低減が図れる。動作領域１９での温度上昇分
の最大値を約１０％低減できると、素子破壊を招くよう
な局所的な発熱は抑えられる。
【００２７】実施の形態６．次に、この発明の実施の形
態６による圧接型半導体装置を図１２に示す断面図に基
づいて説明する。図１２において、動作領域１９の幅Ｄ
を熱緩衝板１８と銅電極板１７との厚みの和Ｔの約４倍
を越えない程度、例えば約３倍とする。不動作領域２０
に挟まれる動作領域１９の幅をこのように設定すること
で、動作領域１９からの放熱を効果的に促進でき、動作
領域１９の温度上昇を確実に低減することができる。こ
れについて以下に説明する。動作領域１９の幅Ｄと熱緩
衝板１８と銅電極板１７との厚みの和Ｔとの比を変え
て、動作領域１９での温度上昇分の最大値を観測し、不
動作領域２０が設けられていない場合と比較した結果デ
ータを図１３に示す。図１３において、横軸はＤ／Ｔ、
縦軸は不動作領域２０が設けられていない場合の温度上
昇分の最大値に対する、それぞれの動作領域１９での温
度上昇分の最大値の比である。図に示すように、動作領
域１９の幅Ｄを熱緩衝板１８と銅電極板１７との厚みの
和Ｔの約４倍を越えない程度とすることで、不動作領域
２０が設けられていない場合に比して、温度上昇分の最
大値が、少なくとも約１０％低減できる。この場合、Ｄ
／Ｔを約３としたので、１５％程度低減できる。このよ
うに、動作領域１９での温度上昇を確実に低減できて、
素子破壊を招くような局所的な発熱が抑えられる。
態６による圧接型半導体装置を図１２に示す断面図に基
づいて説明する。図１２において、動作領域１９の幅Ｄ
を熱緩衝板１８と銅電極板１７との厚みの和Ｔの約４倍
を越えない程度、例えば約３倍とする。不動作領域２０
に挟まれる動作領域１９の幅をこのように設定すること
で、動作領域１９からの放熱を効果的に促進でき、動作
領域１９の温度上昇を確実に低減することができる。こ
れについて以下に説明する。動作領域１９の幅Ｄと熱緩
衝板１８と銅電極板１７との厚みの和Ｔとの比を変え
て、動作領域１９での温度上昇分の最大値を観測し、不
動作領域２０が設けられていない場合と比較した結果デ
ータを図１３に示す。図１３において、横軸はＤ／Ｔ、
縦軸は不動作領域２０が設けられていない場合の温度上
昇分の最大値に対する、それぞれの動作領域１９での温
度上昇分の最大値の比である。図に示すように、動作領
域１９の幅Ｄを熱緩衝板１８と銅電極板１７との厚みの
和Ｔの約４倍を越えない程度とすることで、不動作領域
２０が設けられていない場合に比して、温度上昇分の最
大値が、少なくとも約１０％低減できる。この場合、Ｄ
／Ｔを約３としたので、１５％程度低減できる。このよ
うに、動作領域１９での温度上昇を確実に低減できて、
素子破壊を招くような局所的な発熱が抑えられる。
【００２８】実施の形態７．次に、上記実施の形態１〜
６で示したような圧接型半導体装置を組み込んだ半導体
スタック装置について示す。図１４はこの発明の実施の
形態７による半導体スタック装置の構造を示す断面図で
ある。図に示すように、スイッチング素子２１とこれと
逆並列に接続されるダイオード素子２２とが同一口径で
あり、冷却器２３とともに同一スタックに収納される。
ここでダイオード素子２２は上記実施の形態１〜６で示
したような、不動作領域２０を設けて温度上昇低減化を
図った圧接型半導体装置であり、動作領域１９と不動作
領域２０との配置を調節して、半導体スイッチング素子
２１と同一口径となるよう構成されている。このよう
に、不動作領域２０を設けることにより半導体基板１６
の径の調節が容易にできるため、ダイオード素子２２の
口径をスイッチング素子２１の口径に容易に揃えて同一
スタックに収納でき、半導体スイッチング素子２１とダ
イオード素子２２のいずれにおいても圧接力が均一にな
るので、従来例で示したような熱抵抗の増加を招くこと
なく発熱の不均一や放熱の不均一が改善されて、局所的
な発熱による素子破壊を防ぐことができる。
６で示したような圧接型半導体装置を組み込んだ半導体
スタック装置について示す。図１４はこの発明の実施の
形態７による半導体スタック装置の構造を示す断面図で
ある。図に示すように、スイッチング素子２１とこれと
逆並列に接続されるダイオード素子２２とが同一口径で
あり、冷却器２３とともに同一スタックに収納される。
ここでダイオード素子２２は上記実施の形態１〜６で示
したような、不動作領域２０を設けて温度上昇低減化を
図った圧接型半導体装置であり、動作領域１９と不動作
領域２０との配置を調節して、半導体スイッチング素子
２１と同一口径となるよう構成されている。このよう
に、不動作領域２０を設けることにより半導体基板１６
の径の調節が容易にできるため、ダイオード素子２２の
口径をスイッチング素子２１の口径に容易に揃えて同一
スタックに収納でき、半導体スイッチング素子２１とダ
イオード素子２２のいずれにおいても圧接力が均一にな
るので、従来例で示したような熱抵抗の増加を招くこと
なく発熱の不均一や放熱の不均一が改善されて、局所的
な発熱による素子破壊を防ぐことができる。
【００２９】
【発明の効果】以上のようにこの発明に係る請求項１記
載の圧接型半導体装置は、半導体基板が熱緩衝板を介し
て両電極部材から加圧された装置構成であって、上記半
導体基板を、発熱を伴う動作領域と、発熱を伴わない不
動作領域とで構成し、複数の上記動作領域が隣接する上
記不動作領域により互いに隔てられる、あるいは複数の
上記不動作領域が隣接する上記動作領域により互いに隔
てられるようにしたため、半導体基板における温度上昇
を低減できて、局所的な発熱による素子破壊が防止で
き、信頼性の高い圧接型半導体装置が得られる。また、
圧接型半導体装置全体の熱抵抗を低減することができる
ため、圧接型半導体装置の容量を拡大することができる
とともに小型化を実現できる。
載の圧接型半導体装置は、半導体基板が熱緩衝板を介し
て両電極部材から加圧された装置構成であって、上記半
導体基板を、発熱を伴う動作領域と、発熱を伴わない不
動作領域とで構成し、複数の上記動作領域が隣接する上
記不動作領域により互いに隔てられる、あるいは複数の
上記不動作領域が隣接する上記動作領域により互いに隔
てられるようにしたため、半導体基板における温度上昇
を低減できて、局所的な発熱による素子破壊が防止で
き、信頼性の高い圧接型半導体装置が得られる。また、
圧接型半導体装置全体の熱抵抗を低減することができる
ため、圧接型半導体装置の容量を拡大することができる
とともに小型化を実現できる。
【００３０】またこの発明に係る請求項２記載の圧接型
半導体装置は、請求項１において、動作領域の全周が不
動作領域に囲まれるため、動作領域の温度上昇を効果的
に低減することができて、局所的な発熱による素子破壊
が防止できる。
半導体装置は、請求項１において、動作領域の全周が不
動作領域に囲まれるため、動作領域の温度上昇を効果的
に低減することができて、局所的な発熱による素子破壊
が防止できる。
【００３１】またこの発明に係る請求項３記載の圧接型
半導体装置は、請求項２において、不動作領域にそれぞ
れ囲まれた複数の動作領域が、動作時の発熱量が同等で
あるため、半導体基板の温度を面内でほぼ均一にするこ
とができ、局所的な発熱による素子破壊が防止できる。
半導体装置は、請求項２において、不動作領域にそれぞ
れ囲まれた複数の動作領域が、動作時の発熱量が同等で
あるため、半導体基板の温度を面内でほぼ均一にするこ
とができ、局所的な発熱による素子破壊が防止できる。
【００３２】またこの発明に係る請求項４記載の圧接型
半導体装置は、請求項１において、半導体基板の中心部
と外周部に不動作領域を形成したため、動作領域の温度
上昇を効果的に低減することができて、局所的な発熱に
よる素子破壊が防止できる。
半導体装置は、請求項１において、半導体基板の中心部
と外周部に不動作領域を形成したため、動作領域の温度
上昇を効果的に低減することができて、局所的な発熱に
よる素子破壊が防止できる。
【００３３】またこの発明に係る請求項５記載の圧接型
半導体装置は、請求項１〜４のいずれかにおいて、熱緩
衝板の径および電極部材の径を、半導体基板における全
ての動作領域を覆う大きさとしたため、動作領域での発
熱を効果的に放熱して温度上昇を低減できる。
半導体装置は、請求項１〜４のいずれかにおいて、熱緩
衝板の径および電極部材の径を、半導体基板における全
ての動作領域を覆う大きさとしたため、動作領域での発
熱を効果的に放熱して温度上昇を低減できる。
【００３４】またこの発明に係る請求項６記載の圧接型
半導体装置は、請求項１〜５のいずれかにおいて、不動
作領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の
１／２程度であるため、動作領域の温度上昇を確実に低
減できて、素子破壊を招くような局所的な発熱が抑えら
れる。
半導体装置は、請求項１〜５のいずれかにおいて、不動
作領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の
１／２程度であるため、動作領域の温度上昇を確実に低
減できて、素子破壊を招くような局所的な発熱が抑えら
れる。
【００３５】またこの発明に係る請求項７記載の圧接型
半導体装置は、請求項１〜６のいずれかにおいて、動作
領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の４
倍程度を越えないため、動作領域での温度上昇を確実に
低減できて、素子破壊を招くような局所的な発熱が抑え
られる。
半導体装置は、請求項１〜６のいずれかにおいて、動作
領域の幅が熱緩衝板の厚みと電極部材の厚みとの和の４
倍程度を越えないため、動作領域での温度上昇を確実に
低減できて、素子破壊を招くような局所的な発熱が抑え
られる。
【００３６】またこの発明に係る請求項８記載の半導体
スタック装置は、半導体スイッチング素子とダイオード
素子とを同一スタック内に収納した装置構成であって、
上記ダイオード素子を請求項１〜７のいずれかに記載の
圧接型半導体装置を用いて構成し、動作領域と不動作領
域との配置を調節することにより、該ダイオード素子の
径を上記半導体スイッチング素子の径と同等の大きさに
したため、圧接力の均一性が良好となり、発熱や放熱の
均一性も向上し、局所的な発熱による素子破壊が防止で
きる。
スタック装置は、半導体スイッチング素子とダイオード
素子とを同一スタック内に収納した装置構成であって、
上記ダイオード素子を請求項１〜７のいずれかに記載の
圧接型半導体装置を用いて構成し、動作領域と不動作領
域との配置を調節することにより、該ダイオード素子の
径を上記半導体スイッチング素子の径と同等の大きさに
したため、圧接力の均一性が良好となり、発熱や放熱の
均一性も向上し、局所的な発熱による素子破壊が防止で
きる。
【図１】 この発明の実施の形態１による圧接型半導体
装置の構造を示す断面図である。
装置の構造を示す断面図である。
【図２】 この発明の実施の形態１による半導体基板に
おける面内温度分布を示す図である。
おける面内温度分布を示す図である。
【図３】 この発明の実施の形態１による動作領域にお
ける熱損失と電流密度との関係を示す図である。
ける熱損失と電流密度との関係を示す図である。
【図４】 この発明の実施の形態２による圧接型半導体
装置における半導体基板の平面図である。
装置における半導体基板の平面図である。
【図５】 この発明の実施の形態２の別例による圧接型
半導体装置における半導体基板の平面図である。
半導体装置における半導体基板の平面図である。
【図６】 この発明の実施の形態２の別例による圧接型
半導体装置における半導体基板の平面図である。
半導体装置における半導体基板の平面図である。
【図７】 この発明の実施の形態２の別例による圧接型
半導体装置における半導体基板の平面図である。
半導体装置における半導体基板の平面図である。
【図８】 この発明の実施の形態３による圧接型半導体
装置の構造を示す断面図、および半導体基板の平面図で
ある。
装置の構造を示す断面図、および半導体基板の平面図で
ある。
【図９】 この発明の実施の形態４による圧接型半導体
装置における半導体基板の平面図である。
装置における半導体基板の平面図である。
【図１０】 この発明の実施の形態５による圧接型半導
体装置の構造を示す断面図である。
体装置の構造を示す断面図である。
【図１１】 この発明の実施の形態５による圧接型半導
体装置における温度上昇低減効果を示す図である。
体装置における温度上昇低減効果を示す図である。
【図１２】 この発明の実施の形態６による圧接型半導
体装置の構造を示す断面図である。
体装置の構造を示す断面図である。
【図１３】 この発明の実施の形態６による圧接型半導
体装置における温度上昇低減効果を示す図である。
体装置における温度上昇低減効果を示す図である。
【図１４】 この発明の実施の形態７による半導体スタ
ック装置の構造を示す断面図である。
ック装置の構造を示す断面図である。
【図１５】 従来の圧接型半導体装置の構造を示す断面
図である。
図である。
１６ 半導体基板、１７ 電極部材としての銅電極板、
１８ 熱緩衝板、１９ 動作領域、２０ 不動作領域、
２１ スイッチング素子、２２ ダイオード素子。
１８ 熱緩衝板、１９ 動作領域、２０ 不動作領域、
２１ スイッチング素子、２２ ダイオード素子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F005 AA01 AB01 AE02 AF02 BA02 CA01 CA04 CA05 GA01 GA02 GA04 5F036 BB21
Claims (8)
- 【請求項１】 半導体基板が熱緩衝板を介して両電極部
材から加圧された圧接型半導体装置において、上記半導
体基板を、発熱を伴う動作領域と、発熱を伴わない不動
作領域とで構成し、複数の上記動作領域が隣接する上記
不動作領域により互いに隔てられる、あるいは複数の上
記不動作領域が隣接する上記動作領域により互いに隔て
られるようにしたことを特徴とする圧接型半導体装置。 - 【請求項２】 動作領域の全周が不動作領域に囲まれる
ことを特徴とする請求項１記載の圧接型半導体装置。 - 【請求項３】 不動作領域にそれぞれ囲まれた複数の動
作領域が、動作時の発熱量が同等であることを特徴とす
る請求項２記載の圧接型半導体装置。 - 【請求項４】 半導体基板の中心部と外周部に不動作領
域を形成したことを特徴とする請求項１記載の圧接型半
導体装置。 - 【請求項５】 熱緩衝板の径および電極部材の径を、半
導体基板における全ての動作領域を覆う大きさとしたこ
とを特徴とする請求項１〜４のいずれかに記載の圧接型
半導体装置。 - 【請求項６】 不動作領域の幅が熱緩衝板の厚みと電極
部材の厚みとの和の１／２程度であることを特徴とする
請求項１〜５のいずれかに記載の圧接型半導体装置。 - 【請求項７】 動作領域の幅が熱緩衝板の厚みと電極部
材の厚みとの和の４倍程度を越えないものであることを
特徴とする請求項１〜６のいずれかに記載の圧接型半導
体装置。 - 【請求項８】 半導体スイッチング素子とダイオード素
子とを同一スタック内に収納した半導体スタック装置に
おいて、上記ダイオード素子を請求項１〜７のいずれか
に記載の圧接型半導体装置を用いて構成し、動作領域と
不動作領域との配置を調節することにより、該ダイオー
ド素子の径を上記半導体スイッチング素子の径と同等の
大きさにしたことを特徴とする半導体スタック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101686A JP2001284575A (ja) | 2000-04-04 | 2000-04-04 | 圧接型半導体装置およびそれを用いた半導体スタック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101686A JP2001284575A (ja) | 2000-04-04 | 2000-04-04 | 圧接型半導体装置およびそれを用いた半導体スタック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284575A true JP2001284575A (ja) | 2001-10-12 |
Family
ID=18615682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000101686A Pending JP2001284575A (ja) | 2000-04-04 | 2000-04-04 | 圧接型半導体装置およびそれを用いた半導体スタック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284575A (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4423247Y1 (ja) * | 1968-11-22 | 1969-10-01 | ||
| JPH05226776A (ja) * | 1992-02-17 | 1993-09-03 | Mitsubishi Electric Corp | レーザダイオードアレイ |
| JPH05275459A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | 電界効果トランジスタ |
| JPH0653487A (ja) * | 1992-07-29 | 1994-02-25 | Nippon Telegr & Teleph Corp <Ntt> | サージ防護素子 |
| JPH07231086A (ja) * | 1994-02-04 | 1995-08-29 | Abb Manag Ag | ターンオフ可能な半導体素子 |
| JPH0927592A (ja) * | 1995-07-10 | 1997-01-28 | Hitachi Ltd | 複合型半導体装置及びそれを用いた電力変換装置 |
| JPH1093085A (ja) * | 1996-09-19 | 1998-04-10 | Hitachi Ltd | 半導体デバイスのパッケージ及びそれを用いた電力変換装置 |
| JPH10290001A (ja) * | 1997-04-14 | 1998-10-27 | Hitachi Ltd | ゲートターンオフサイリスタ |
| JPH11274516A (ja) * | 1998-03-18 | 1999-10-08 | Toshiba Corp | 電力用半導体装置 |
-
2000
- 2000-04-04 JP JP2000101686A patent/JP2001284575A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4423247Y1 (ja) * | 1968-11-22 | 1969-10-01 | ||
| JPH05226776A (ja) * | 1992-02-17 | 1993-09-03 | Mitsubishi Electric Corp | レーザダイオードアレイ |
| JPH05275459A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | 電界効果トランジスタ |
| JPH0653487A (ja) * | 1992-07-29 | 1994-02-25 | Nippon Telegr & Teleph Corp <Ntt> | サージ防護素子 |
| JPH07231086A (ja) * | 1994-02-04 | 1995-08-29 | Abb Manag Ag | ターンオフ可能な半導体素子 |
| JPH0927592A (ja) * | 1995-07-10 | 1997-01-28 | Hitachi Ltd | 複合型半導体装置及びそれを用いた電力変換装置 |
| JPH1093085A (ja) * | 1996-09-19 | 1998-04-10 | Hitachi Ltd | 半導体デバイスのパッケージ及びそれを用いた電力変換装置 |
| JPH10290001A (ja) * | 1997-04-14 | 1998-10-27 | Hitachi Ltd | ゲートターンオフサイリスタ |
| JPH11274516A (ja) * | 1998-03-18 | 1999-10-08 | Toshiba Corp | 電力用半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7000971B2 (ja) | 半導体装置 | |
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| JP7234858B2 (ja) | 半導体装置及びインバータ | |
| JP2021190639A (ja) | 半導体装置 | |
| JP7192968B2 (ja) | 半導体装置 | |
| JP6540563B2 (ja) | 半導体装置 | |
| JP2012156154A (ja) | 電力用半導体装置 | |
| JP4572795B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| WO2020129186A1 (ja) | 半導体装置 | |
| JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
| US5210601A (en) | Compression contacted semiconductor device and method for making of the same | |
| JPH0680818B2 (ja) | 電力用圧接型半導体装置 | |
| CN1076876C (zh) | 可关断半导体器件 | |
| JP7521620B2 (ja) | 半導体装置 | |
| JP2001284575A (ja) | 圧接型半導体装置およびそれを用いた半導体スタック装置 | |
| JPH0142498B2 (ja) | ||
| EP0428916B1 (en) | Compression contacted semiconductor device and method for making of the same | |
| JP2804216B2 (ja) | ゲートターンオフサイリスタ | |
| JPH0927592A (ja) | 複合型半導体装置及びそれを用いた電力変換装置 | |
| JP3239643B2 (ja) | 半導体装置及びその製造方法 | |
| US11824091B2 (en) | Integrated gate-commutated thyristor (IGCT) | |
| JPH09223703A (ja) | 電界効果トランジスタ | |
| JP2024136954A (ja) | 半導体装置 | |
| CN100463218C (zh) | 半导体元件 | |
| JPH08204172A (ja) | 圧接型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070130 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |