JP2001284562A - Array substrate for X-ray detector and inspection method thereof - Google Patents
Array substrate for X-ray detector and inspection method thereofInfo
- Publication number
- JP2001284562A JP2001284562A JP2000095173A JP2000095173A JP2001284562A JP 2001284562 A JP2001284562 A JP 2001284562A JP 2000095173 A JP2000095173 A JP 2000095173A JP 2000095173 A JP2000095173 A JP 2000095173A JP 2001284562 A JP2001284562 A JP 2001284562A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- array substrate
- pixel
- electrically connected
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Measurement Of Radiation (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 画素電極と上部電極との導通不良を容易に検
出することの可能なX線検出装置用アレイ基板を提供す
ること。
【解決手段】 絶縁基板上に配設されたそれぞれ複数本
の信号線、蓄積容量線および走査線と、前記信号線にド
レインが、前記走査線にゲートがそれぞれ電気的に接続
された、画素ごとにマトリクス状に配置された複数の3
端子非線形素子と、前記蓄積容量線に電気的に接続され
た蓄積容量電極と、前記3端子非線形素子のソースに電
気的に接続され、前記蓄積容量電極上の誘電体膜上に形
成された画素電極と、前記画素電極上の絶縁膜に形成さ
れたコンタクトホールを介して前記画素電極と電気的に
接続された上置き電極とを備えたX線検出装置用アレイ
基板であって、前記誘電体膜を挟んで前記蓄積容量電極
と前記画素電極とで構成される蓄積容量が、画素ごとに
複数個存在するように、前記画素電極が複数に分割され
ていることを特徴とする。
(57) [Problem] To provide an array substrate for an X-ray detection device capable of easily detecting a conduction failure between a pixel electrode and an upper electrode. SOLUTION: For each pixel, a plurality of signal lines, storage capacitor lines, and scanning lines respectively provided on an insulating substrate, a drain is electrically connected to the signal line, and a gate is electrically connected to the scanning line. A plurality of 3s arranged in a matrix
A terminal nonlinear element, a storage capacitor electrode electrically connected to the storage capacitor line, and a pixel electrically connected to a source of the three-terminal nonlinear element and formed on a dielectric film on the storage capacitor electrode An array substrate for an X-ray detection device, comprising: an electrode; and an upper electrode electrically connected to the pixel electrode via a contact hole formed in an insulating film on the pixel electrode. The pixel electrode is divided into a plurality of pieces such that a plurality of storage capacitors each including the storage capacitor electrode and the pixel electrode sandwiching a film are present for each pixel.
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、X線検出装置用ア
レイ基板およびその検査方法に係り、特に、画素電極と
上置き電極との電気的接続状態を、容易に、かつ精度よ
く検査することが可能な、X線検出装置用アレイ基板お
よびその検査方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for an X-ray detector and a method for inspecting the same, and more particularly, to easily and accurately inspecting an electrical connection state between a pixel electrode and an upper electrode. The present invention relates to an array substrate for an X-ray detection device and an inspection method thereof.
【0002】[0002]
【従来の技術】従来、X線検出器として、大型の撮像管
が用いられてきたが、近年、撮像管に比較して非常に薄
型の、X線平面検出装置の開発が行われている。2. Description of the Related Art Conventionally, a large-sized image pickup tube has been used as an X-ray detector. In recent years, an X-ray flat panel detection device which is extremely thin compared to an image pickup tube has been developed.
【0003】図6は、従来の平面型X線検出装置の概略
構成を模式的に示す断面図である。図6に示す平面型X
線検出器は、アレイ基板100上に、X線―電子変換層
300および共通電極400を形成することにより構成
され、共通電極400は電源500に接続されている。FIG. 6 is a cross-sectional view schematically showing a schematic configuration of a conventional flat X-ray detector. Flat type X shown in FIG.
The line detector is configured by forming an X-ray-electron conversion layer 300 and a common electrode 400 on an array substrate 100, and the common electrode 400 is connected to a power supply 500.
【0004】アレイ基板100には、各画素ごとに電荷
蓄積用電極106、蓄積容量Cs、および薄膜トランジ
スタ(TFT)121が設けられている。また、X線―
電子変換層300は、セレニウム(Se)またはヨウ化
セシウムからなり、電源500により共通電極400に
高電圧が印加された状態で、高電界下のフォトコンダク
タとして機能する。The array substrate 100 is provided with a charge storage electrode 106, a storage capacitor Cs, and a thin film transistor (TFT) 121 for each pixel. X-ray
The electron conversion layer 300 is made of selenium (Se) or cesium iodide, and functions as a photoconductor under a high electric field when a high voltage is applied to the common electrode 400 by the power supply 500.
【0005】以上のように構成されるX線平面検出装置
において、X線が照射すると、X線−電子変換層300
中で誘起された電子は、負の高電圧を印加された共通電
極400が形成する電界により、アレイ基板100の画
素電極(図示せず)に集まり、蓄積容量Csに蓄積され
る。[0005] In the X-ray flat panel detecting device constructed as described above, when X-rays are irradiated, the X-ray-electron conversion layer 300
The electrons induced therein are collected on a pixel electrode (not shown) of the array substrate 100 by an electric field formed by the common electrode 400 to which a negative high voltage is applied, and are stored in the storage capacitor Cs.
【0006】各画素の蓄積容量Csに蓄積された電荷
は、スイッチング機能を有する薄膜トランジスタ(TF
T)121によって選択され、選択した電荷を読み出し
回路を構成する積分アンプに導くことにより、積分アン
プから電圧出力を得る。この電圧出力は、A/D変換器
でデジタル信号に変換される。これをアレイ基板100
の全画素にわたって行い、画像処理を施すことにより、
X線が照射されたときの影絵として像を検出することが
出来る。The charge stored in the storage capacitor Cs of each pixel is converted into a thin film transistor (TF) having a switching function.
T) A voltage output is obtained from the integration amplifier by guiding the selected charge to the integration amplifier constituting the readout circuit. This voltage output is converted into a digital signal by an A / D converter. This is array substrate 100
By performing image processing on all pixels of
An image can be detected as a shadow picture when X-rays are emitted.
【0007】図7は、このような従来の平面型X線検出
装置のアレイ基板の一画素部の構成を示す平面図、図8
は、そのA−A’断面図である。FIG. 7 is a plan view showing the structure of one pixel portion of an array substrate of such a conventional flat X-ray detector, and FIG.
Is a sectional view taken along the line AA ′.
【0008】図7に示す平面型X線検出装置のアレイ基
板100においては、複数の信号線103と複数の走査
線111とが互いに直交するように配置され、複数の蓄
積容量線105が、信号線103とほぼ平行に配置され
ている。In the array substrate 100 of the flat X-ray detector shown in FIG. 7, a plurality of signal lines 103 and a plurality of scanning lines 111 are arranged so as to be orthogonal to each other, and a plurality of storage capacitance lines 105 It is arranged substantially parallel to the line 103.
【0009】蓄積容量線105は、絶縁性基板101の
上に直接、または下地層を介して、低抵抗材料によって
形成されている。走査線111は、蓄積容量線105の
上に積層された層間絶縁膜112上に、低抵抗材料によ
って形成されている。一方、信号線103は、絶縁膜1
13の上に形成され、低抵抗材料によって形成されてい
る。The storage capacitor line 105 is formed of a low-resistance material directly on the insulating substrate 101 or via an underlayer. The scanning line 111 is formed of a low-resistance material on an interlayer insulating film 112 stacked on the storage capacitor line 105. On the other hand, the signal line 103 is
13 and is formed of a low-resistance material.
【0010】信号線103と走査線111との交差部の
近傍には、薄膜トランジスタ(TFT)121と、この
TFT121を介して接続された画素電極151とが設
けられている。In the vicinity of the intersection between the signal line 103 and the scanning line 111, a thin film transistor (TFT) 121 and a pixel electrode 151 connected via the TFT 121 are provided.
【0011】X線平面検出装置では、以上のように構成
される略正方形の表示画素をマトリクス状に配列してい
る。画素電極151は、図8に示すように、コンタクト
ホール152を介して、上部蓄積容量電極142と電気
的に導通している。上部蓄積容量電極142は、蓄積容
量線105を兼ねている蓄積容量電極106と層間絶縁
膜112を介して重ねられ、蓄積容量(Cs)を形成し
ている。In the X-ray flat panel detecting device, the display pixels of the substantially square configuration as described above are arranged in a matrix. The pixel electrode 151 is electrically connected to the upper storage capacitor electrode 142 via the contact hole 152 as shown in FIG. The upper storage capacitor electrode 142 is overlapped with the storage capacitor electrode 106 also serving as the storage capacitor line 105 via the interlayer insulating film 112 to form a storage capacitor (Cs).
【0012】画素電極151の上には、有機絶縁膜20
1が形成され、その上に、TFT121やCsを覆うよ
うに、上置き電極202が形成されている。上置き電極
202は、コンタクトホール203を介して、画素電極
151と電気的に導通している。On the pixel electrode 151, an organic insulating film 20
1 is formed thereon, and an upper electrode 202 is formed thereon so as to cover the TFT 121 and Cs. The upper electrode 202 is electrically connected to the pixel electrode 151 via the contact hole 203.
【0013】[0013]
【発明が解決しようとする課題】以上のように構成され
るアクティブマトリクス型平面検出装置のアレイ基板1
00の製造過程において、有機絶縁膜201にコンタク
トホールを形成する際、コンタクトホール部の有機絶縁
膜201が完全にエッチングされず、サブミクロンオー
ダーの薄い有機膜の残渣が画素電極151上に残留する
場合がある。SUMMARY OF THE INVENTION The array substrate 1 of the active matrix type flat panel detecting device constructed as described above.
When a contact hole is formed in the organic insulating film 201 in the manufacturing process of No. 00, the organic insulating film 201 in the contact hole portion is not completely etched, and a residue of a thin organic film on the order of submicrons remains on the pixel electrode 151. There are cases.
【0014】また、コンタクトホール部の有機絶縁膜2
01の画素電極151と接触する端部が浮き上がり、上
置き電極202を形成したときに、段切れを起こしたり
することもある。そのため、画素電極151と上置き電
極202との非導通欠陥が生じることがある。Further, the organic insulating film 2 in the contact hole portion
When the upper electrode 202 is formed, the edge of the pixel electrode 151 that contacts the pixel electrode 151 may be lifted, causing a disconnection. Therefore, a non-conductive defect between the pixel electrode 151 and the upper electrode 202 may occur.
【0015】そのため、製造されたアレイ基板100
は、その後の平面検出装置の製造工程に供される前に、
検査し、不良品は除かなければならない。そのようなア
レイ基板100の検査は、アレイ基板100が完成した
後に、TFT121をいったんONにして、一定電荷を
蓄積容量(Cs)に蓄積させて、一定時間TFT121
をOFFにした後に、再度、TFT121をONにし
て、Csに蓄積した電荷量を読み出すことにより行って
いる。すなわち、読み出された電荷量が既定値より少な
ければ、何らかの欠陥がその画素に生じていることを利
用している。Therefore, the manufactured array substrate 100
Before being subjected to the subsequent manufacturing process of the plane detection device,
Inspections and rejects must be removed. In such an inspection of the array substrate 100, after the completion of the array substrate 100, the TFT 121 is once turned ON, a constant charge is accumulated in the storage capacitor (Cs), and the TFT 121
Is turned off, the TFT 121 is turned on again, and the amount of charge stored in Cs is read. That is, if the read charge amount is smaller than the predetermined value, the fact that some kind of defect has occurred in the pixel is used.
【0016】しかし、上部電極202と画素電極151
との間に形成される容量は、Csに比べて非常に小さ
い。そのため、アレイ基板検査時に上部電極202と画
素電極151との間に導通不良が生じていた場合でも、
容量変動が微量のため、画素の良否を検出することが出
来なかった。However, the upper electrode 202 and the pixel electrode 151
Is much smaller than Cs. Therefore, even when a conduction failure occurs between the upper electrode 202 and the pixel electrode 151 during the inspection of the array substrate,
Since the capacitance fluctuation was very small, it was not possible to detect the quality of the pixel.
【0017】本発明は、上記事情の下になされ、画素電
極と上部電極との導通不良を容易に、かつ精度よく検出
することの可能なX線検出装置用アレイ基板を提供する
ことをも目的とする。It is another object of the present invention to provide an array substrate for an X-ray detection apparatus capable of easily and accurately detecting a conduction failure between a pixel electrode and an upper electrode. And
【0018】本発明の他の目的は、画素電極と上部電極
との導通不良を容易に、かつ精度よく検出することの可
能なX線検出装置用アレイ基板の検査方法を提供するこ
とにある。It is another object of the present invention to provide a method of inspecting an array substrate for an X-ray detector capable of easily and accurately detecting a conduction failure between a pixel electrode and an upper electrode.
【0019】[0019]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、絶縁基板上に配設されたそれぞれ複数本
の信号線、蓄積容量線および走査線と、前記信号線にド
レインが、前記走査線にゲートがそれぞれ電気的に接続
された、画素ごとにマトリクス状に配置された複数の3
端子非線形素子と、前記蓄積容量線に電気的に接続され
た蓄積容量電極と、前記3端子非線形素子のソースに電
気的に接続され、前記蓄積容量電極上の誘電体膜上に形
成された画素電極と、前記画素電極上の絶縁膜に形成さ
れたコンタクトホールを介して前記画素電極と電気的に
接続された上置き電極とを備えたX線検出装置用アレイ
基板であって、前記誘電体膜を挟んで前記蓄積容量電極
と前記画素電極とで構成される蓄積容量が、画素ごとに
複数個存在するように、前記画素電極が複数に分割され
ていることを特徴とするX線検出装置用アレイ基板を提
供する。In order to solve the above-mentioned problems, the present invention provides a plurality of signal lines, storage capacitor lines, and scanning lines each provided on an insulating substrate; A plurality of pixels, each having a gate electrically connected to the scanning line and arranged in a matrix for each pixel,
A terminal nonlinear element, a storage capacitor electrode electrically connected to the storage capacitor line, and a pixel electrically connected to a source of the three-terminal nonlinear element and formed on a dielectric film on the storage capacitor electrode An array substrate for an X-ray detection device, comprising: an electrode; and an upper electrode electrically connected to the pixel electrode via a contact hole formed in an insulating film on the pixel electrode. An X-ray detection apparatus, wherein the pixel electrode is divided into a plurality of pieces so that a plurality of storage capacitors each including a storage capacitor electrode and the pixel electrode sandwiching a film are present for each pixel. An array substrate is provided.
【0020】以上のX線検出装置用アレイ基板におい
て、前記分割された複数の画素電極は、前記上置き電極
を介して電気的に接続されている構成とすることが出来
る。In the above array substrate for an X-ray detection device, the plurality of divided pixel electrodes may be electrically connected via the upper electrode.
【0021】更に、前記分割された複数の画素電極のう
ち少なくとも一つは、上置き電極形成前において、前記
子非線形素子のソースに電気的に接続されていない構成
とすることが出来る。Further, at least one of the plurality of divided pixel electrodes may not be electrically connected to the source of the child nonlinear element before the upper electrode is formed.
【0022】更にまた、前記蓄積容量電極と前記画素電
極の間の絶縁膜中に、前記画素電極と電気的に接続され
る電極を配設した構成とすることが出来る。Further, an electrode electrically connected to the pixel electrode may be provided in an insulating film between the storage capacitor electrode and the pixel electrode.
【0023】また、本発明は、上記X線検出装置用アレ
イ基板における、前記画素電極と前記上置き電極との導
通を検査する方法であって、前記複数の蓄積容量に電荷
を蓄積する工程、前記複数の蓄積容量から読み出された
電荷量を測定する工程、および前記電荷量を規定の電荷
量と比較する工程を具備することを特徴とするX線検出
装置用アレイ基板の検査方法を提供する。The present invention also relates to a method for inspecting the continuity between the pixel electrode and the upper electrode in the array substrate for an X-ray detection device, wherein a step of accumulating electric charges in the plurality of storage capacitors is provided. A method of measuring the amount of charge read from the plurality of storage capacitors, and a step of comparing the amount of charge with a prescribed amount of charge. I do.
【0024】更に、本発明は、上記X線検出装置用アレ
イ基板における、前記画素電極と前記上置き電極との導
通を検査する方法であって、前記上置き電極形成前に、
前記複数の蓄積容量に電荷を蓄積する工程、前記複数の
蓄積容量から読み出された第1の電荷量を測定する工
程、前記上置き電極を形成した後、前記複数の蓄積容量
に電荷を蓄積する工程、前記複数の蓄積容量から読み出
された第2の電荷量を測定する工程、および前記第1の
電荷量と第2の電荷量とを比較する工程を具備すること
を特徴とするX線検出装置用アレイ基板の検査方法を提
供する。Further, the present invention relates to a method for inspecting the continuity between the pixel electrode and the upper electrode in the array substrate for an X-ray detector, wherein the method further comprises:
Accumulating charge in the plurality of storage capacitors, measuring a first amount of charge read from the plurality of storage capacitors, storing the charge in the plurality of storage capacitors after forming the upper electrode X, the step of measuring the second charge amount read from the plurality of storage capacitors, and the step of comparing the first charge amount and the second charge amount. An inspection method of an array substrate for a line detection device is provided.
【0025】以上のように構成される本発明によると、
蓄積容量Csを2つ以上に分割することにより、上部電
極と画素電極との間に導通不良が生じた場合、この導通
不良を、アレイ基板の検査時に容易に検出することがで
きる。According to the present invention configured as described above,
When the storage capacitor Cs is divided into two or more, if a conduction failure occurs between the upper electrode and the pixel electrode, the conduction failure can be easily detected at the time of inspection of the array substrate.
【0026】このため、このような欠陥を有するアレイ
基板を選別して、欠陥の無いアレイ基板のみをX線−電
子変換膜成膜以降の工程に供することがカ安濃である。For this reason, it is a good idea to select an array substrate having such a defect and to provide only an array substrate having no defect to the steps after the formation of the X-ray-electron conversion film.
【0027】[0027]
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。図1は、本発明の一実施
形態に係るアレイ基板の構成を例示する平面図であり、
図2は、図1のB−B′断面図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view illustrating a configuration of an array substrate according to an embodiment of the present invention.
FIG. 2 is a sectional view taken along the line BB 'of FIG.
【0028】本実施形態に係るアレイ基板100におい
ては、図1に示すように、複数の信号線103と複数の
走査線111とが互いに直交するように配置され、複数
の蓄積容量線105が、信号線103とほぼ平行に配置
されている。In the array substrate 100 according to the present embodiment, as shown in FIG. 1, a plurality of signal lines 103 and a plurality of scanning lines 111 are arranged so as to be orthogonal to each other, and a plurality of storage capacitance lines 105 It is arranged substantially parallel to the signal line 103.
【0029】蓄積容量線105は、ガラス基板などの絶
縁性基板101の上に直接、または下地層を介して、例
えば、アルミニウム、アルミニウム合金、あるいはモリ
ブデン・タングステン(MoW)などの低抵抗材料によ
って形成されている。The storage capacitance line 105 is formed on the insulating substrate 101 such as a glass substrate directly or through an underlayer by using a low-resistance material such as aluminum, an aluminum alloy, or molybdenum-tungsten (MoW). Have been.
【0030】走査線111は、蓄積容量線105の上に
積層された酸化シリコン膜からなる膜厚350nmの層
間絶縁膜112(図2に図示)上に、アルミニウム、ア
ルミニウム合金、あるいはモリブデン・タングステン
(MoW)などの低抵抗材料によって形成されている。The scanning line 111 is formed on a 350 nm-thick interlayer insulating film 112 (shown in FIG. 2) made of a silicon oxide film stacked on the storage capacitor line 105 by aluminum, aluminum alloy, or molybdenum / tungsten (FIG. 2). (MoW).
【0031】一方、信号線103は、絶縁膜113(図
2に図示)の上に形成され、アルミニウム、クロム、モ
リブデンなどの低抵抗材料によって形成されている。信
号線103と走査線111との交差部の近傍には、薄膜
トランジスタ(TFT)121と、このTFT121を
介して接続された画素電極151a,151bとが設け
られている。画素電極151a,151bは、例えばI
TOによって形成されている。On the other hand, the signal line 103 is formed on the insulating film 113 (shown in FIG. 2), and is made of a low-resistance material such as aluminum, chromium, molybdenum, and the like. In the vicinity of the intersection between the signal line 103 and the scanning line 111, a thin film transistor (TFT) 121 and pixel electrodes 151a and 151b connected via the TFT 121 are provided. The pixel electrodes 151a and 151b are, for example, I
It is formed by TO.
【0032】TFT121は、図5に示すように、層間
絶縁膜301の上に、ゲート電極302、ゲート絶縁膜
303、半導体膜304、低抵抗半導体膜305a,3
05b、ソース電極306、ドレイン電極307、およ
び保護膜308が積層された構成を有する。As shown in FIG. 5, the TFT 121 has a gate electrode 302, a gate insulating film 303, a semiconductor film 304, and low-resistance semiconductor films 305a and 305 formed on an interlayer insulating film 301.
05b, a source electrode 306, a drain electrode 307, and a protective film 308 are stacked.
【0033】半導体膜304は、例えば、a−Si:H
(水素化非晶質シリコン)膜によって構成されている。
半導体膜304の下層には、走査線111から延長して
いるゲート電極302が設けられ、両者の間にはゲート
絶縁膜303が積層されている。The semiconductor film 304 is made of, for example, a-Si: H
(Hydrogenated amorphous silicon) film.
A gate electrode 302 extending from the scanning line 111 is provided below the semiconductor film 304, and a gate insulating film 303 is stacked between the two.
【0034】また、半導体膜304の上には、窒化シリ
コンからなるチャネル保護膜308が積層されている。
さらに、半導体膜304の一端には、n+型a−Si:
Hからなる低抵抗半導体膜305aが形成され、ソース
電極306を介して画素電極151に電気的に接続され
ている。On the semiconductor film 304, a channel protective film 308 made of silicon nitride is laminated.
Further, one end of the semiconductor film 304 has n + type a-Si:
A low-resistance semiconductor film 305 a made of H is formed, and is electrically connected to the pixel electrode 151 via the source electrode 306.
【0035】一方、半導体膜の他端には、低抵抗半導体
膜305bが形成され、信号線103から延在したドレ
イン電極307を介して信号線103に電気的に接続さ
れている。On the other hand, a low-resistance semiconductor film 305b is formed at the other end of the semiconductor film, and is electrically connected to the signal line 103 via a drain electrode 307 extending from the signal line 103.
【0036】X線平面検出装置では、略正方形の表示画
素をマトリクス状に配列している。画素の数は、例え
ば、一辺9インチの装置では、縦方向、横方向のそれぞ
れに1536個づつを配置している。この場合の信号線
103および走査線111のそれぞれの本数は、153
6本である。In the X-ray flat panel detection device, display pixels having a substantially square shape are arranged in a matrix. As for the number of pixels, for example, in a device having a side of 9 inches, 1536 pixels are arranged in each of the vertical direction and the horizontal direction. In this case, the number of each of the signal lines 103 and the scanning lines 111 is 153.
There are six.
【0037】画素電極151a,151bは、図1に示
すように、コンタクトホール152a,152bを介し
て、上部蓄積容量電極142a,142bと電気的に導
通している。上部蓄積容量電極142a,142bは、
蓄積容量線105を兼ねている蓄積容量電極106と層
間絶縁膜112を介して重ねられ、蓄積容量(Cs)を
形成している。As shown in FIG. 1, the pixel electrodes 151a and 151b are electrically connected to the upper storage capacitor electrodes 142a and 142b via the contact holes 152a and 152b. The upper storage capacitor electrodes 142a and 142b
The storage capacitor electrode 106 also serving as the storage capacitor line 105 is overlapped with an interlayer insulating film 112 interposed therebetween to form a storage capacitor (Cs).
【0038】図2に示すように、画素電極151a,1
51bの上には、アクリル材料などからなる有機絶縁膜
201が約4μmの膜厚に堆積され、その上に、TFT
121や、Csを覆うように、上置き電極202が形成
されている。上置き電極202は、ITOまたはクロム
などの材料からなり、コンタクトホール203a,20
3bを介して、画素電極151a,151bと電気的に
導通している。As shown in FIG. 2, the pixel electrodes 151a, 1
An organic insulating film 201 made of an acrylic material or the like is deposited to a thickness of about 4 μm on the surface 51b.
An upper electrode 202 is formed so as to cover 121 and Cs. The upper electrode 202 is made of a material such as ITO or chromium and has contact holes 203a, 203
3b, it is electrically connected to the pixel electrodes 151a, 151b.
【0039】既に述べたように、アレイ基板100の検
査は、アレイ基板100が完成した後に、TFT121
をいったんONにして、一定電荷をCsに蓄積させて、
一定時間TFT121をOFFにした後に、再度、TF
T121をONにしてCsに蓄積した電荷量を読み出す
ことにより行っている。As described above, the inspection of the array substrate 100 is performed after the completion of the
Is turned ON once, a constant charge is accumulated in Cs,
After turning off the TFT 121 for a certain period of time,
This is performed by turning on T121 and reading the amount of charge accumulated in Cs.
【0040】すなわち、読み出された電荷量が既定値
(例えば、上置き電極形成前に測定された電荷量)より
少なければ、何らかの欠陥がその画素に生じていること
を利用している。That is, if the read charge amount is smaller than a predetermined value (for example, the charge amount measured before forming the overlying electrode), the fact that some kind of defect has occurred in the pixel is used.
【0041】図7および図8に示す従来の構造のアレイ
基板100の場合、一つの画素にCsは一つだけであっ
た。上部電極202と画素電極151との間に形成され
る容量は、Csに比べて非常に小さい。そのため、アレ
イ基板検査時に上部電極202と画素電極151との間
に導通不良が生じていた場合でも、容量変動が微量のた
め、画素の良否を検出することが出来なかった。In the case of the array substrate 100 having the conventional structure shown in FIGS. 7 and 8, one pixel has only one Cs. The capacitance formed between the upper electrode 202 and the pixel electrode 151 is much smaller than Cs. Therefore, even if a conduction failure occurs between the upper electrode 202 and the pixel electrode 151 during the inspection of the array substrate, the quality of the pixel could not be detected due to a small amount of capacitance change.
【0042】そこで、本発明では、図1及び図2に示す
ように、一画素中の蓄積容量Csを2つに分割し、それ
ぞれの画素電極151a,151bが上部電極202と
コンタクトホール203a,203bを介してTFT1
21のソース電極に並列に電気的に接続される構造とし
た。Therefore, in the present invention, as shown in FIGS. 1 and 2, the storage capacitor Cs in one pixel is divided into two, and each pixel electrode 151a, 151b is connected to the upper electrode 202 and the contact holes 203a, 203b. Through TFT1
The structure was such that it was electrically connected in parallel to the 21 source electrodes.
【0043】このような構造により、アレイ基板検査時
に、正常画素では、二つの蓄積容量Csの合計の電荷量
が読み出されることになるが、有機絶縁膜201の端で
生じる上部電極202の段切れや、有機絶縁膜201の
エッチング不良のため生じるコンタクトホール203で
の有機膜薄残りによる上部電極202と画素電極151
との導通不良が生じた場合、アレイ基板検査時に検出さ
れる電荷量は、蓄積容量電極142aで形成されるCs
分のみのため、欠陥画素が明確となる。With such a structure, the total charge amount of the two storage capacitors Cs is read out from the normal pixel during the inspection of the array substrate, but the disconnection of the upper electrode 202 at the end of the organic insulating film 201 occurs. Also, the upper electrode 202 and the pixel electrode 151 due to the thin organic film remaining in the contact hole 203 caused by the poor etching of the organic insulating film 201.
When a conduction failure occurs with the Cs formed by the storage capacitor electrode 142a,
The defective pixel becomes clear because of only the minute.
【0044】例えば、1つの蓄積容量を有する従来のア
レイ基板の蓄積容量の値が、1.4pFの場合、この値
は、上置き電極と画素電極との間に導通不良があったと
しても、上置き電極の形成前後でそれほど変化せず、し
たがって、読み出される電荷量は変化しない。For example, when the value of the storage capacitance of the conventional array substrate having one storage capacitance is 1.4 pF, this value is determined even if there is a conduction failure between the upper electrode and the pixel electrode. There is not much change before and after the formation of the upper electrode, and therefore, the amount of charge read does not change.
【0045】しかし、蓄積容量を2つに分割した場合、
上置き電極の形成前の測定で、一方の蓄積容量の値が
0.4pF、他方の蓄積容量の値が0.9pFとする
と、上置き電極の形成後に、他方の蓄積容量に係る画素
電極と上置き電極との間に導通不良があると、蓄積電極
と上置き電極との間の容量は、0.4pFのみとなり、
したがって、蓄積容量から読み出される電荷量もそれに
伴う小さい値となる。However, when the storage capacity is divided into two,
In the measurement before the formation of the upper electrode, if the value of one storage capacitor is 0.4 pF and the value of the other storage capacitor is 0.9 pF, the pixel electrode related to the other storage capacitor is formed after the formation of the upper electrode. If there is a conduction failure between the upper electrode and the lower electrode, the capacitance between the storage electrode and the upper electrode is only 0.4 pF,
Therefore, the amount of charge read from the storage capacitor also has a small value accordingly.
【0046】このようにして、他方の蓄積容量に係る画
素電極と上置き電極との間に導通不良があることを検出
することが出来る。In this way, it is possible to detect that there is a conduction failure between the pixel electrode related to the other storage capacitor and the upper electrode.
【0047】以上の実施形態では、二つの蓄積容量にた
いして、それぞれ、上部電極202と画素電極151と
のコンタクトホール203a,203bを形成したが、
このコンタクトホールをひとまとめしても良い。図3
は、本発明の他の実施形態にかかるアレイ基板100の
概略平面図、図4は図3のC−C′断面図である。In the above embodiment, the contact holes 203a and 203b between the upper electrode 202 and the pixel electrode 151 are formed for the two storage capacitors, respectively.
This contact hole may be put together. FIG.
Is a schematic plan view of an array substrate 100 according to another embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along the line CC 'of FIG.
【0048】図3および図4に示す実施形態に係るアレ
イ基板100では、二つの蓄積容量に対して、上部電極
202と画素電極151とのコンタクトホール203を
1つとしている。このような構成の場合、上部電極20
2の段切れによる画素電極151と上部電極202との
導通不良の検出を行うことが出来ない。しかし、コンタ
クトホール203の形成時における有機絶縁膜201の
薄残りによる導通不良の検出は、可能である。In the array substrate 100 according to the embodiment shown in FIGS. 3 and 4, one contact hole 203 between the upper electrode 202 and the pixel electrode 151 is provided for two storage capacitors. In such a configuration, the upper electrode 20
It is not possible to detect a conduction failure between the pixel electrode 151 and the upper electrode 202 due to the disconnection of step 2. However, it is possible to detect a conduction failure due to a thin residue of the organic insulating film 201 when the contact hole 203 is formed.
【0049】図3および図4に示すような構成は、即
ち、大きなコンタクトホール203を1つ形成すればよ
く、精度もそれほどの高精度を必要としないので、微細
なコンタクトホールの形成が困難な場合に採用される。The structure as shown in FIGS. 3 and 4 requires only one large contact hole 203 to be formed, and does not require a very high precision. Therefore, it is difficult to form a fine contact hole. Adopted in the case.
【0050】上述した実施形態では、画素電極151と
上部電極202との間に有機絶縁膜201を用いたが、
有機絶縁膜の代わりに、窒化シリコン膜を用いることも
出来る。また、上述した実施形成では、蓄積容量Csを
2つに分割したが、3つ以上に分割しても良い。In the above embodiment, the organic insulating film 201 is used between the pixel electrode 151 and the upper electrode 202.
A silicon nitride film can be used instead of the organic insulating film. Further, in the above embodiment, the storage capacitor Cs is divided into two, but may be divided into three or more.
【0051】また、分割された複数の画素電極のうち少
なくとも一つを、上置き電極形成前において、TFTの
ソースに電気的に接続されていないように、即ち、フロ
ーティング状態とすることが出来る。このようにするこ
とにより、上置き電極形成前後の容量または読み出し電
荷量の差を大きくすることが出来、検出感度を高めるこ
とが可能である。Further, at least one of the plurality of divided pixel electrodes can be brought into a floating state so as not to be electrically connected to the source of the TFT before forming the upper electrode. By doing so, it is possible to increase the difference between the capacitance before and after the formation of the upper electrode or the amount of read charge, and it is possible to increase the detection sensitivity.
【0052】以上詳細に説明したように、本発明によれ
ば、蓄積容量Csを2つ以上に分割することにより、上
部電極と画素電極との間に導通不良が生じた場合、この
導通不良をアレイ基板の検査時に検出することができ
る。このため、このような欠陥を有するアレイ基板を選
別して、欠陥の無いアレイ基板のみをX線−電子変換膜
成膜以降の工程に供することが出来るので、製造コスト
の低減に有効である。As described above in detail, according to the present invention, by dividing the storage capacitor Cs into two or more parts, when a conduction failure occurs between the upper electrode and the pixel electrode, the conduction failure is reduced. It can be detected when inspecting the array substrate. For this reason, an array substrate having such a defect can be selected, and only an array substrate having no defect can be subjected to processes after the formation of the X-ray-electron conversion film, which is effective in reducing the manufacturing cost.
【図1】本発明の一実施形態に係る平面X線検出器のア
レイ基板の構成の概略を示す平面図。FIG. 1 is a plan view schematically showing a configuration of an array substrate of a planar X-ray detector according to an embodiment of the present invention.
【図2】図1のB−B′断面図。FIG. 2 is a sectional view taken along line BB ′ of FIG. 1;
【図3】本発明の他の実施形態に係る平面X線検出器の
アレイ基板の構成の概略を示す平面図。FIG. 3 is a plan view schematically showing a configuration of an array substrate of a flat X-ray detector according to another embodiment of the present invention.
【図4】図3のC−C′断面図。FIG. 4 is a sectional view taken along the line CC ′ of FIG. 3;
【図5】薄膜トランジスタ本発明の一実施形態に係る平
面X線検出器のアレイ基板に形成された薄膜トランジス
タの構成を示す断面図。FIG. 5 is a cross-sectional view showing a configuration of a thin film transistor formed on an array substrate of a flat X-ray detector according to one embodiment of the present invention.
【図6】平面検出器の一般的な構成の概略を示す断面
図。FIG. 6 is a sectional view schematically showing a general configuration of a flat panel detector.
【図7】従来の平面検出器のアレイ基板の構成の概略を
示す平面図である。FIG. 7 is a plan view schematically showing a configuration of an array substrate of a conventional flat panel detector.
【図8】図6のA−A′断面図。FIG. 8 is a sectional view taken along line AA ′ of FIG. 6;
100…アレイ基板 101…ガラス基板 103…信号線 105…蓄積容量線 106…蓄積容量電極 111…走査線 113…第1ゲート絶縁膜 121…TFT 142,142a,142b…上部蓄積容量電極 151,151a,151b…画素電極 152,152a,152b…画素電極−上部蓄積容量
電極間コンタクトホール 201…有機絶縁膜 202…上置き電極 203,203a,203b…上置き電極−画素電極間
コンタクトホール 300…X線−電子変換膜 400…共通電極 500…電源Reference Signs List 100 array substrate 101 glass substrate 103 signal line 105 storage capacitor line 106 storage capacitor electrode 111 scanning line 113 first gate insulating film 121 TFT 142, 142a, 142b upper storage capacitor electrode 151, 151a, 151b: pixel electrode 152, 152a, 152b: contact hole between pixel electrode and upper storage capacitor electrode 201: organic insulating film 202: upper electrode 203, 203a, 203b: upper electrode-pixel electrode contact hole 300: X-ray Electron conversion film 400: Common electrode 500: Power supply
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01T 7/00 H04N 5/32 5F088 H01L 27/146 H01L 27/14 K 5F110 29/786 Z 21/336 C 31/09 29/78 612D H04N 5/32 624 31/00 A Fターム(参考) 2G014 AA02 AA13 AB21 AB55 AB59 2G036 AA25 AA26 AA27 BA33 BB12 CA06 CA08 2G088 EE01 EE27 FF02 GG21 JJ05 JJ32 JJ33 JJ37 LL26 4M118 AA09 AB01 BA05 CA14 CB05 CB14 DD09 FB09 FB13 FB16 GA10 5C024 AX12 CY44 GX18 GY39 HX23 5F088 AA11 AB01 BA18 BB03 EA04 EA06 GA02 KA08 LA08 5F110 AA24 BB02 BB10 CC07 DD02 EE03 EE06 GG02 GG15 HL03 HL04 NN02 NN24 NN27 NN72──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) G01T 7/00 H04N 5/32 5F088 H01L 27/146 H01L 27/14 K 5F110 29/786 Z 21/336 C 31/09 29/78 612D H04N 5/32 624 31/00 A / F term (reference) 2G014 AA02 AA13 AB21 AB55 AB59 2G036 AA25 AA26 AA27 BA33 BB12 CA06 CA08 2G088 EE01 EE27 FF02 GG21 JJ05 JJ32 JJ33 AJ4A4 AB4 CB05 CB14 DD09 FB09 FB13 FB16 GA10 5C024 AX12 CY44 GX18 GY39 HX23 5F088 AA11 AB01 BA18 BB03 EA04 EA06 GA02 KA08 LA08 5F110 AA24 BB02 BB10 CC07 DD02 EE03 EE06 GG02 NN24 NN04 04
Claims (6)
信号線、蓄積容量線および走査線と、 前記信号線にドレインが、前記走査線にゲートがそれぞ
れ電気的に接続された、画素ごとにマトリクス状に配置
された複数の3端子非線形素子と、 前記蓄積容量線に電気的に接続された蓄積容量電極と、 前記3端子非線形素子のソースに電気的に接続され、前
記蓄積容量電極上の誘電体膜上に形成された画素電極
と、 前記画素電極上の絶縁膜に形成されたコンタクトホール
を介して前記画素電極と電気的に接続された上置き電極
とを備えたX線検出装置用アレイ基板であって、 前記誘電体膜を挟んで前記蓄積容量電極と前記画素電極
とで構成される蓄積容量が、画素ごとに複数個存在する
ように、前記画素電極が複数に分割されていることを特
徴とするX線検出装置用アレイ基板。1. A pixel having a plurality of signal lines, a storage capacitor line, and a scanning line disposed on an insulating substrate, a drain electrically connected to the signal line, and a gate electrically connected to the scanning line, respectively. A plurality of three-terminal non-linear elements arranged in a matrix for each, a storage capacitance electrode electrically connected to the storage capacitance line, and a storage capacitance electrode electrically connected to a source of the three-terminal non-linear element X-ray detection comprising: a pixel electrode formed on an upper dielectric film; and an upper electrode electrically connected to the pixel electrode via a contact hole formed in an insulating film on the pixel electrode. An array substrate for a device, wherein the pixel electrode is divided into a plurality such that a plurality of storage capacitors each including the storage capacitor electrode and the pixel electrode sandwich the dielectric film. Specially X-ray detection device for the array substrate to.
置き電極を介して電気的に接続されていることを特徴と
する請求項1に記載のX線検出装置用アレイ基板。2. The array substrate for an X-ray detection device according to claim 1, wherein said plurality of divided pixel electrodes are electrically connected via said upper electrode.
なくとも一つは、上置き電極形成前において、前記子非
線形素子のソースに電気的に接続されていないことを特
徴とする請求項1に記載のX線検出装置用アレイ基板。3. The device according to claim 1, wherein at least one of said plurality of divided pixel electrodes is not electrically connected to a source of said child nonlinear element before forming an upper electrode. 4. The array substrate for an X-ray detection device according to item 1.
縁膜中に、前記画素電極と電気的に接続された電極を配
設したことを特徴とする請求項1に記載のX線検出装置
用アレイ基板。4. The X-ray detection device according to claim 1, wherein an electrode electrically connected to said pixel electrode is provided in an insulating film between said storage capacitor electrode and said pixel electrode. Array substrate for equipment.
板における、前記画素電極と前記上置き電極との間の導
通を検査する方法であって、 前記複数の蓄積容量に電荷を蓄積する工程、 前記複数の蓄積容量から読み出された電荷量を測定する
工程、および前記電荷量を所定の電荷量と比較する工程
を具備することを特徴とするX線検出装置用アレイ基板
の検査方法。5. A method for inspecting continuity between said pixel electrode and said upper electrode in the array substrate for an X-ray detection device according to claim 1, wherein said plurality of storage capacitors store electric charges. Inspecting an array substrate for an X-ray detection device, comprising: a step of measuring an amount of charge read from the plurality of storage capacitors; and a step of comparing the amount of charge to a predetermined amount of charge. Method.
板における、前記画素電極と前記上置き電極との導通を
検査する方法であって、 前記上置き電極形成前に、前記複数の蓄積容量に電荷を
蓄積する工程、 前記複数の蓄積容量から読み出された第1の電荷量を測
定する工程、 前記上置き電極を形成した後、前記複数の蓄積容量に電
荷を蓄積する工程、 前記複数の蓄積容量から読み出された第2の電荷量を測
定する工程、および前記第1の電荷量と第2の電荷量と
を比較する工程を具備することを特徴とするX線検出装
置用アレイ基板の検査方法。6. A method for inspecting continuity between said pixel electrode and said upper electrode in said array substrate for an X-ray detection device according to claim 1, wherein said plurality of said plurality of electrodes are formed before said upper electrode is formed. Storing a charge in a storage capacitor, measuring a first charge amount read from the plurality of storage capacitors, storing the charge in the plurality of storage capacitors after forming the upper electrode, An X-ray detection apparatus comprising: a step of measuring a second charge amount read from the plurality of storage capacitors; and a step of comparing the first charge amount and the second charge amount. Inspection method for array substrate
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095173A JP2001284562A (en) | 2000-03-30 | 2000-03-30 | Array substrate for X-ray detector and inspection method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095173A JP2001284562A (en) | 2000-03-30 | 2000-03-30 | Array substrate for X-ray detector and inspection method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284562A true JP2001284562A (en) | 2001-10-12 |
| JP2001284562A5 JP2001284562A5 (en) | 2007-05-24 |
Family
ID=18610109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095173A Pending JP2001284562A (en) | 2000-03-30 | 2000-03-30 | Array substrate for X-ray detector and inspection method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284562A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004551A1 (en) * | 2006-07-04 | 2008-01-10 | Hamamatsu Photonics K.K. | Solid-state imaging device |
| WO2011001557A1 (en) * | 2009-06-29 | 2011-01-06 | シャープ株式会社 | Device and method for manufacturing active matrix substrates, and device and method for manufacturing display panels |
| WO2016072281A1 (en) * | 2014-11-05 | 2016-05-12 | ソニー株式会社 | Solid-state imaging element, method for manufacturing same, and electronic device |
| US9470803B2 (en) | 2014-08-06 | 2016-10-18 | Samsung Electronics Co., Ltd. | X-ray detector |
| EP2023163A3 (en) * | 2007-07-31 | 2017-01-18 | FUJIFILM Corporation | Image detecion device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10197647A (en) * | 1997-01-14 | 1998-07-31 | Toshiba Corp | X-ray image detector |
| JPH1168078A (en) * | 1997-08-22 | 1999-03-09 | Toshiba Corp | Image-pickup device |
| JPH11274452A (en) * | 1998-03-19 | 1999-10-08 | Sharp Corp | Two-dimensional image detector and manufacturing method thereof |
| US6020590A (en) * | 1998-01-22 | 2000-02-01 | Ois Optical Imaging Systems, Inc. | Large area imager with UV blocking layer |
| JP2000323698A (en) * | 1999-03-11 | 2000-11-24 | Sharp Corp | Active matrix substrate, method of manufacturing the same, and image sensor using the substrate |
-
2000
- 2000-03-30 JP JP2000095173A patent/JP2001284562A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10197647A (en) * | 1997-01-14 | 1998-07-31 | Toshiba Corp | X-ray image detector |
| JPH1168078A (en) * | 1997-08-22 | 1999-03-09 | Toshiba Corp | Image-pickup device |
| US6020590A (en) * | 1998-01-22 | 2000-02-01 | Ois Optical Imaging Systems, Inc. | Large area imager with UV blocking layer |
| JPH11274452A (en) * | 1998-03-19 | 1999-10-08 | Sharp Corp | Two-dimensional image detector and manufacturing method thereof |
| JP2000323698A (en) * | 1999-03-11 | 2000-11-24 | Sharp Corp | Active matrix substrate, method of manufacturing the same, and image sensor using the substrate |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482644B2 (en) | 2006-07-04 | 2013-07-09 | Hamamatsu Photonics K.K. | Solid-state imaging device |
| JP2008017019A (en) * | 2006-07-04 | 2008-01-24 | Hamamatsu Photonics Kk | Solid-state imaging device |
| WO2008004551A1 (en) * | 2006-07-04 | 2008-01-10 | Hamamatsu Photonics K.K. | Solid-state imaging device |
| EP2023163A3 (en) * | 2007-07-31 | 2017-01-18 | FUJIFILM Corporation | Image detecion device |
| CN102428378A (en) * | 2009-06-29 | 2012-04-25 | 夏普株式会社 | Device And Method For Manufacturing Active Matrix Substrates, And Device And Method For Manufacturing Display Panels |
| US8439717B2 (en) | 2009-06-29 | 2013-05-14 | Sharp Kabushiki Kaisha | Device and method for manufacturing active matrix substrate, and device and method for manufacturing display panel |
| CN102428378B (en) * | 2009-06-29 | 2014-07-30 | 夏普株式会社 | Device And Method For Manufacturing Active Matrix Substrates, And Device And Method For Manufacturing Display Panels |
| WO2011001557A1 (en) * | 2009-06-29 | 2011-01-06 | シャープ株式会社 | Device and method for manufacturing active matrix substrates, and device and method for manufacturing display panels |
| US9470803B2 (en) | 2014-08-06 | 2016-10-18 | Samsung Electronics Co., Ltd. | X-ray detector |
| WO2016072281A1 (en) * | 2014-11-05 | 2016-05-12 | ソニー株式会社 | Solid-state imaging element, method for manufacturing same, and electronic device |
| JPWO2016072281A1 (en) * | 2014-11-05 | 2017-08-31 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device, manufacturing method thereof, and electronic device |
| US10453890B2 (en) | 2014-11-05 | 2019-10-22 | Sony Semiconductor Solutions Corporation | Solid-state image sensor with separated electrode, method of manufacturing the same, and electronic device |
| US11217620B2 (en) | 2014-11-05 | 2022-01-04 | Sony Semiconductor Solutions Corporation | Solid-state image sensor for phase difference detection, method of manufacturing the same, and electronic device |
| JP2022027813A (en) * | 2014-11-05 | 2022-02-14 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state image sensor and its manufacturing method, and electronic devices |
| JP7301936B2 (en) | 2014-11-05 | 2023-07-03 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device, manufacturing method thereof, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3589954B2 (en) | Electromagnetic wave detector, image detector, and method of manufacturing electromagnetic wave detector | |
| US7956433B2 (en) | Image detector and radiation detecting system with separation of metal layers for bias, scan and data lines | |
| KR100435295B1 (en) | Radiation detector | |
| US6437341B1 (en) | Active-matrix substrate, two-dimensional image detector having the same, and pixel defect correcting method of two-dimensional image detector | |
| CN102096089B (en) | Detect photodiode and the manufacture method thereof of X ray | |
| US8288732B2 (en) | Image signal readout method and apparatus, and image signal readout system | |
| US8039809B2 (en) | Sensor panel and image detecting device | |
| CN111162199A (en) | Display panel and display device | |
| CN110796949B (en) | Display substrate, manufacturing method thereof, mother board, display panel and display device | |
| US7804071B2 (en) | Image detection device | |
| US20110186742A1 (en) | Radiation detection element | |
| US20020017666A1 (en) | Semiconductor device, radiation detection device, and radiation detection system | |
| US6593577B2 (en) | Electromagnetic wave detecting device | |
| JP2001284562A (en) | Array substrate for X-ray detector and inspection method thereof | |
| JP2004311593A (en) | Electromagnetic wave detector and active matrix substrate | |
| US20180247959A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| US5389775A (en) | Imager assembly with multiple common electrode contacts | |
| JP4977310B2 (en) | Storage capacitor array for solid-state radiation imager | |
| US6396253B1 (en) | Methods and apparatus for automated repair detection of solid-state X-ray detectors | |
| US20080087834A1 (en) | Radiation image detector | |
| US6423974B1 (en) | X-ray imaging apparatus using spherical semiconductor detectors | |
| US7145152B2 (en) | Storage capacitor design for a solid state imager | |
| US7855371B2 (en) | Image detection apparatus and method for producing the apparatus | |
| JP2000507401A (en) | Corrosion resistant imaging system | |
| JP2002009268A (en) | Radiation detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070329 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |