[go: up one dir, main page]

JP2001274658A - Intermittent oscillation circuit and oscillation circuit - Google Patents

Intermittent oscillation circuit and oscillation circuit

Info

Publication number
JP2001274658A
JP2001274658A JP2000087338A JP2000087338A JP2001274658A JP 2001274658 A JP2001274658 A JP 2001274658A JP 2000087338 A JP2000087338 A JP 2000087338A JP 2000087338 A JP2000087338 A JP 2000087338A JP 2001274658 A JP2001274658 A JP 2001274658A
Authority
JP
Japan
Prior art keywords
transistor
voltage
capacitor
oscillation circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000087338A
Other languages
Japanese (ja)
Inventor
Hiromi Kato
裕美 加藤
Yuji Yamanaka
祐司 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000087338A priority Critical patent/JP2001274658A/en
Publication of JP2001274658A publication Critical patent/JP2001274658A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 目的に応じた出力を発生すると共に、低消費
電力化を図ることのできる間欠発振回路を提供すること
を目的とする。 【解決手段】 上記の課題を解決するため、電流源I1
からの電流により充電されるコンデンサC1と、オン時
に前記コンデンサの充電電荷を出力端子に放電させるス
イッチング手段Q2と、コンデンサの充電電圧が第1の
電圧となったときに前記スイッチング手段をオンさせ、
コンデンサの充電電圧が該第1の電圧より小さい第2の
電圧になったときにスイッチング手段をオフさせる制御
手段Q1とを有する。このように、スイッチング手段及
び制御手段でコンデンサからの電流の供給のオン・オフ
を切り替えることにより、不要な電力の消費を防止する
ことができる。
(57) [Summary] An object of the present invention is to provide an intermittent oscillation circuit capable of generating an output according to a purpose and reducing power consumption. SOLUTION: In order to solve the above problem, a current source I1 is provided.
A capacitor C1 charged by a current from the switch, a switching means Q2 for discharging the charge of the capacitor to an output terminal when the capacitor C1 is turned on, and turning on the switching means when the charged voltage of the capacitor becomes the first voltage.
Control means Q1 for turning off the switching means when the charging voltage of the capacitor becomes a second voltage smaller than the first voltage. As described above, by switching on / off of the current supply from the capacitor by the switching means and the control means, unnecessary power consumption can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、間欠発振回路及び
発振回路に係り、特に発振器が間欠発振を行うための波
形を出力する間欠発振回路及び発振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an intermittent oscillation circuit and an oscillation circuit, and more particularly to an intermittent oscillation circuit and an oscillation circuit for outputting a waveform for an oscillator to perform intermittent oscillation.

【0002】[0002]

【従来の技術】図7は、従来の間欠発振回路の一例の構
成図である。
2. Description of the Related Art FIG. 7 is a block diagram showing an example of a conventional intermittent oscillation circuit.

【0003】図7において、間欠発振回路104は、電
源端子102、定電流源103、コンデンサC2、オペ
アンプA1、NPNトランジスタQ3〜Q6、抵抗R5
〜R13で構成される。
In FIG. 7, an intermittent oscillation circuit 104 includes a power supply terminal 102, a constant current source 103, a capacitor C2, an operational amplifier A1, NPN transistors Q3 to Q6, and a resistor R5.
To R13.

【0004】電源端子102は、定電流源103に接続
し、電源を供給する。この電源端子102からの電圧V
ccが間欠発振回路104の駆動電源として用いられ、
定電流源103に電圧を供給する。定電流源103はコ
ンデンサC2に接続され、コンデンサC2に電力を供給
する。コンデンサC2は定電流源103からの電流I2
により充電され、トランジスタQ3がオンすることによ
り、電流I3が放電される。
A power terminal 102 is connected to a constant current source 103 to supply power. The voltage V from this power supply terminal 102
cc is used as a drive power supply for the intermittent oscillation circuit 104,
A voltage is supplied to the constant current source 103. The constant current source 103 is connected to the capacitor C2 and supplies power to the capacitor C2. The capacitor C2 is a current I2 from the constant current source 103.
When the transistor Q3 is turned on, the current I3 is discharged.

【0005】また、コンデンサC2からの充電電圧はオ
ペアンプA1の非反転入力端子に供給される。オペアン
プA1の反転入力端子には基準電圧(Vref)が供給
される。基準電圧は抵抗R6、R7、R8により生成さ
れる。なお基準電圧はトランジスタQ4、抵抗R9によ
って制御される。オペアンプA1は、コンデンサC2の
充電電圧が基準電圧より大きいとハイレベルとなり、小
さいとローレベルとなる信号を出力する。
[0005] The charging voltage from the capacitor C2 is supplied to the non-inverting input terminal of the operational amplifier A1. A reference voltage (Vref) is supplied to the inverting input terminal of the operational amplifier A1. The reference voltage is generated by resistors R6, R7, R8. The reference voltage is controlled by the transistor Q4 and the resistor R9. The operational amplifier A1 outputs a high level signal when the charging voltage of the capacitor C2 is higher than the reference voltage, and outputs a low level signal when the charging voltage is lower than the reference voltage.

【0006】オペアンプA1の出力は、抵抗R5を介し
てトランジスタQ3のベースに供給される。また、抵抗
R9を介してトランジスタQ4のベースに供給される。
さらに、抵抗R10を介してトランジスタQ5のベース
に供給される。
The output of the operational amplifier A1 is supplied to the base of a transistor Q3 via a resistor R5. Further, the voltage is supplied to the base of the transistor Q4 via the resistor R9.
Further, the voltage is supplied to the base of the transistor Q5 via the resistor R10.

【0007】オペアンプA1の出力がハイレベルになる
と、トランジスタQ3がオンして、コンデンサC2を放
電させる。オペアンプA1の出力がハイレベルになる
と、トランジスタQ4がオンして、基準電圧が低下す
る。
When the output of the operational amplifier A1 becomes high level, the transistor Q3 is turned on to discharge the capacitor C2. When the output of the operational amplifier A1 goes high, the transistor Q4 turns on, and the reference voltage drops.

【0008】さらに、オペアンプA1の出力がハイレベ
ルになると、トランジスタQ5がオンし、抵抗R11を
介してコレクタ・エミッタ間に電流が流れる。一方、ト
ランジスタQ5がオフになると、トランジスタQ6はオ
ンとなり、抵抗R13を介してコレクタ・エミッタ間に
電流が流れる。また、抵抗R13からの電流は出力Dと
して放出される。
Further, when the output of the operational amplifier A1 goes high, the transistor Q5 turns on, and a current flows between the collector and the emitter via the resistor R11. On the other hand, when the transistor Q5 is turned off, the transistor Q6 is turned on, and a current flows between the collector and the emitter via the resistor R13. Further, the current from the resistor R13 is emitted as an output D.

【0009】このように、間欠発振回路104は、信号
を発振するため、コンデンサC2の電力が、間欠発振回
路内の接地部分から放電される。特に、トランジスタQ
3がオンし、電流が流れると、多くの電力が放出され
る。
As described above, since the intermittent oscillation circuit 104 oscillates a signal, the power of the capacitor C2 is discharged from the ground portion in the intermittent oscillation circuit. In particular, transistor Q
When 3 is turned on and a current flows, much power is released.

【0010】図8は、従来の間欠発振回路の一例の動作
波形図である。
FIG. 8 is an operation waveform diagram of an example of a conventional intermittent oscillation circuit.

【0011】図8において、入力CはコンデンサC2の
充電電圧、出力Dは出力波形、基準電圧Vrefの状態
を示している。
In FIG. 8, an input C shows a state of a charging voltage of the capacitor C2, an output D shows an output waveform, and a state of a reference voltage Vref.

【0012】入力Cの入力波形は、コンデンサC2に基
準電圧V5から基準電圧V6まで充放電される状態を示
している。この入力Cの入力波形は、時刻t3でコンデ
ンサC2の充電電圧が電圧V5になると、間欠発振回路
104に電流が流れ、時刻t4でコンコンデンサC2の
充電電圧が電圧V6に低下する。
The input waveform of the input C indicates a state where the capacitor C2 is charged and discharged from the reference voltage V5 to the reference voltage V6. In the input waveform of the input C, when the charging voltage of the capacitor C2 becomes the voltage V5 at time t3, a current flows through the intermittent oscillation circuit 104, and the charging voltage of the capacitor C2 decreases to the voltage V6 at time t4.

【0013】出力Dの出力波形は、入力Cが間欠発振回
路104で生成される基準電圧Vrefに応じて出力さ
れる。この出力Dの出力波形は、時刻t3で基準電圧V
5になると電圧V7の波形が出力され、時刻t4まで電
圧V7で波形が出力され、時刻t4で基準電圧V6にな
ると接地電圧(GND)の波形が出力される。
An output waveform of the output D is output according to the reference voltage Vref generated by the intermittent oscillation circuit 104 at the input C. The output waveform of the output D has the reference voltage V at time t3.
When it reaches 5, a waveform of the voltage V7 is output, a waveform is output at the voltage V7 until time t4, and when it reaches the reference voltage V6 at the time t4, a waveform of the ground voltage (GND) is output.

【0014】この出力Dの波形は、ハイレベル、ローレ
ベルの時の電圧が一定であり、コンデンサが充放電して
いる間も常に一定の電力を消費する。よって、入力波形
に示すコンデンサC2の充放電に関わらず、間欠発振回
路104内で生成された基準電圧によって一定の波形が
出力される。
The waveform of the output D has a constant voltage at the time of the high level and the low level, and always consumes constant power while the capacitor is being charged and discharged. Therefore, a constant waveform is output by the reference voltage generated in the intermittent oscillation circuit 104 regardless of the charging and discharging of the capacitor C2 shown in the input waveform.

【0015】尚、電流I2と電流I3とは、I2<<I
3の関係に決定することにより、入力Cの充電期間T1
と放電期間T2の比T1:T2を100:1程度として
いる。
The current I2 and the current I3 are I2 << I
3 to determine the charging period T1 of the input C.
And the ratio T1: T2 of the discharge period T2 to about 100: 1.

【0016】[0016]

【発明が解決しようとする課題】上述のように、コンデ
ンサが充放電している間も、常に一定の電力で波形が出
力され、コンデンサに蓄えられた電力が必要以上に放電
されてしまう。また、入力波形に関わらず、間欠発振回
路及び発振回路によって出力波形の特性が決定され、目
的に応じて変化させることができない。よって消費電力
が大きくなってしまい、低消費電力化の妨げとなってい
るという問題点がある。
As described above, even while the capacitor is being charged and discharged, a waveform is always output with a constant power, and the power stored in the capacitor is discharged more than necessary. Further, regardless of the input waveform, the characteristics of the output waveform are determined by the intermittent oscillation circuit and the oscillation circuit, and cannot be changed according to the purpose. Therefore, there is a problem that power consumption is increased, which hinders reduction in power consumption.

【0017】従って、本発明は上記従来の問題点を解決
し、目的に応じた出力を発生すると共に、低消費電力化
を図ることのできる間欠発振回路及び発振回路を提供す
ることを目的とする。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an intermittent oscillation circuit and an oscillation circuit which can solve the above-mentioned conventional problems, generate an output according to the purpose, and reduce power consumption. .

【0018】[0018]

【課題を解決するための手段】請求項1に記載の発明
は、電流源(52;11)からの電流により充電される
コンデンサ(C1;C3)と、オン時に前記コンデンサ
(C1;C3)の充電電荷を出力端子に放電させるスイ
ッチング手段(Q2;Q28)と、前記コンデンサ(C
1;C3)の充電電圧が第1の電圧となったときに前記
スイッチング手段(Q2;Q28)をオンさせ、前記コ
ンデンサ(C1;C3)の充電電圧が該第1の電圧より
小さい第2の電圧になったときに前記スイッチング手段
(Q2;Q28)をオフさせる制御手段(Dz1、Dz
2、R1〜R4、Q1;Dz5〜Dz7、R25〜R2
7、Q21〜Q23、12)とを有することを特徴とす
る。
According to the first aspect of the present invention, a capacitor (C1; C3) charged by a current from a current source (52; 11) and a capacitor (C1; C3) which is charged when turned on. A switching means (Q2; Q28) for discharging a charge to an output terminal;
1; C3) turns on the switching means (Q2; Q28) when the charging voltage becomes the first voltage, and the second charging voltage of the capacitor (C1; C3) is smaller than the first voltage. Control means (Dz1, Dz1) for turning off said switching means (Q2; Q28) when a voltage is reached.
2, R1 to R4, Q1; Dz5 to Dz7, R25 to R2
7, Q21 to Q23, 12).

【0019】請求項1に記載の発明によれば、スイッチ
ング手段(Q2;Q28)及び制御手段(Dz1、Dz
2、R1〜R4、Q1;Dz5〜Dz7、R25〜R2
7、Q21〜Q23、12)でコンデンサ(C1;C
3)からの電流の供給のオン・オフを切り替えることに
より、不要な電力の消費を防止することができる。
According to the first aspect of the present invention, the switching means (Q2; Q28) and the control means (Dz1, Dz
2, R1 to R4, Q1; Dz5 to Dz7, R25 to R2
7, Q21 to Q23, 12) and a capacitor (C1; C)
By switching on / off the supply of the current from 3), unnecessary power consumption can be prevented.

【0020】請求項2に記載の発明は、間欠的に発振信
号を出力する間欠発振手段(100;101)と、前記
間欠発振手段(100;101)の発振信号レベルに応
じて駆動されるスイッチング素子(44)とを有する発
振回路において、前記間欠発振手段(100;101)
の出力発振信号レベルを前記スイッチング素子(44)
の最小スイッチングレベル付近に設定することを特徴と
する。
According to a second aspect of the present invention, there is provided an intermittent oscillating means (100; 101) for outputting an oscillating signal intermittently, and a switching device driven in accordance with the oscillating signal level of the intermittent oscillating means (100; 101). The intermittent oscillation means (100; 101).
The output oscillation signal level of the switching element (44)
Is set near the minimum switching level.

【0021】請求項2に記載の発明によれば、最小スイ
ッチングレベル付近に設定されたスイッチング素子(4
4)を用いて発振信号の出力の切り替えを行うことによ
り、消費電力を低減させることができる。
According to the invention described in claim 2, the switching element (4) set near the minimum switching level
By switching the output of the oscillation signal using 4), the power consumption can be reduced.

【0022】尚、上記の括弧内の符号は本発明の理解を
容易にするために付したものであり、一例に過ぎず、こ
れらに限定されるものではない。
Note that the reference numerals in parentheses above are given to facilitate understanding of the present invention, and are merely examples, and the present invention is not limited to these.

【0023】[0023]

【発明の実施の形態】図1は、本発明の一実施例である
間欠発振回路を使用した電源回路を示す図である。
FIG. 1 is a diagram showing a power supply circuit using an intermittent oscillation circuit according to one embodiment of the present invention.

【0024】図1において、電源回路40は、電源43
と負荷42と接続され、電源43の交流が、負荷42の
直流に整流される。電源回路40は、間欠発振回路10
0、発振器20、ドライブ回路30、トランスN1、N
2、ダイオードブリッジ41、NチャネルMOSFET
(field effect transistor)
44、抵抗Rで構成される。
In FIG. 1, a power supply circuit 40 includes a power supply 43
And the load 42, and the AC of the power supply 43 is rectified into the DC of the load 42. The power supply circuit 40 includes the intermittent oscillation circuit 10
0, oscillator 20, drive circuit 30, transformers N1, N
2. Diode bridge 41, N-channel MOSFET
(Field effect transformer)
44, a resistor R.

【0025】トランスN1は、電源43からの交流を変
圧し、ダイオードブリッジ41は、変圧された交流を直
流に全波整流する。整流された直流電圧は、トランスN
2と間欠発振回路100に供給される。トランスN2で
は、直流電圧が変圧されて負荷42に送られる。また、
トランスN2は、NチャネルMOSFET44の切り替
えによって整流が行われる。
The transformer N1 transforms the AC from the power supply 43, and the diode bridge 41 full-wave rectifies the transformed AC to DC. The rectified DC voltage is applied to the transformer N
2 and supplied to the intermittent oscillation circuit 100. In the transformer N2, the DC voltage is transformed and sent to the load. Also,
The rectification of the transformer N2 is performed by switching the N-channel MOSFET 44.

【0026】NチャネルMOSFET44は、間欠発振
回路100、発振器20、ドライブ回路30を介してゲ
ート電圧が供給されることによって切り替えられる。間
欠発振回路100は、電源端子50にダイオードブリッ
ジ41からの電源が供給される。この電源端子50には
ダイオードブリッジ41の出力から略140(V)の電
圧が印加される。間欠発振回路100は略140(V)
の電源電圧によって駆動され、間欠発振回路100から
略5.5(V)の間欠発振信号を出力する。間欠発振回
路100の出力信号は、発振器20、ドライブ回路30
に供給される。ドライブ回路30は、間欠発振回路10
0からの略5.5(V)の出力発振信号により駆動さ
れ、NチャネルMOSFET44のゲートに略5(V)
の電圧でドライブする。また、間欠発振回路100は、
発振器20、ドライブ回路30に電源を供給する。
The N-channel MOSFET 44 is switched by supplying a gate voltage via the intermittent oscillation circuit 100, the oscillator 20, and the drive circuit 30. In the intermittent oscillation circuit 100, power is supplied from a diode bridge 41 to a power supply terminal 50. A voltage of approximately 140 (V) from the output of the diode bridge 41 is applied to the power supply terminal 50. The intermittent oscillation circuit 100 is approximately 140 (V)
And the intermittent oscillation circuit 100 outputs an intermittent oscillation signal of about 5.5 (V). The output signal of the intermittent oscillation circuit 100 is
Supplied to The drive circuit 30 includes the intermittent oscillation circuit 10
Driven by an output oscillation signal of approximately 5.5 (V) from 0, approximately 5 (V) is applied to the gate of the N-channel MOSFET 44.
Drive with the voltage of Also, the intermittent oscillation circuit 100
Power is supplied to the oscillator 20 and the drive circuit 30.

【0027】先ず、電源端子50から電源が供給された
間欠発振回路100は、入力された電流を所定の範囲の
信号に変換し、出力する。出力された信号に応じて、発
振器20はドライブ回路30に波形を出力する。ドライ
ブ回路30はNチャネルMOSFET44をオン・オフ
するための信号を供給する。
First, the intermittent oscillation circuit 100 supplied with power from the power supply terminal 50 converts an input current into a signal in a predetermined range and outputs the signal. The oscillator 20 outputs a waveform to the drive circuit 30 according to the output signal. Drive circuit 30 supplies a signal for turning on / off N-channel MOSFET 44.

【0028】このように、間欠発振回路100で発振さ
れた信号を基に、NチャネルMOSFET44を切り替
えてトランスN1、N2とダイオードブリッジ41の交
流から直流の整流を行い、電源回路40から負荷42に
直流電圧を供給する。
As described above, based on the signal oscillated by the intermittent oscillation circuit 100, the N-channel MOSFET 44 is switched to perform rectification from AC to DC of the transformers N1, N2 and the diode bridge 41, and from the power supply circuit 40 to the load 42. Supply DC voltage.

【0029】図2は、図1に示す電源回路の動作波形図
である。
FIG. 2 is an operation waveform diagram of the power supply circuit shown in FIG.

【0030】図2において、電源回路40の出力である
負荷42に印加される電圧の波形と、間欠発振回路10
0から出力される基準電圧Vrefの波形と、ドライブ
回路30からNチャネルMOSFET44のゲートに供
給される電圧の波形を示している。
In FIG. 2, the waveform of the voltage applied to the load 42, which is the output of the power supply circuit 40, and the intermittent oscillation circuit 10
The waveform of the reference voltage Vref output from 0 and the waveform of the voltage supplied from the drive circuit 30 to the gate of the N-channel MOSFET 44 are shown.

【0031】負荷42の印加電圧は、NチャネルMOS
FET44のスイッチングによって上昇する。電源投入
の時刻t5から間欠発振回路100の出力する基準電圧
Vrefは、負荷側電圧が所定値を超える時刻t6まで
ハイレベルとなる。この基準電圧Vrefがハイレベル
の期間に発振回路20が発振を行う。
The voltage applied to the load 42 is an N-channel MOS
It rises by the switching of the FET 44. The reference voltage Vref output from the intermittent oscillation circuit 100 from the time t5 when the power is turned on remains at the high level until the time t6 when the load-side voltage exceeds a predetermined value. The oscillation circuit 20 oscillates while the reference voltage Vref is at a high level.

【0032】間欠発振回路100から出力される基準電
圧Vrefの波形は、時刻t5から時刻t6まで一定の
電圧が発振器20へ出力される。基準電圧Vrefの波
形を基に、発振器20から高周波の発振信号がドライブ
回路30に出力され、ドライブ回路30からの電圧はN
チャネルMOSFET44のゲート電圧として供給され
る。
The waveform of the reference voltage Vref output from the intermittent oscillation circuit 100 is such that a constant voltage is output to the oscillator 20 from time t5 to time t6. A high-frequency oscillation signal is output from the oscillator 20 to the drive circuit 30 based on the waveform of the reference voltage Vref, and the voltage from the drive circuit 30 is N
It is supplied as the gate voltage of the channel MOSFET 44.

【0033】NチャネルMOSFET44のゲートに供
給される電圧の波形は、ドライブ回路30から出力され
た波形が時刻t5から時刻t6まで出力される。Nチャ
ネルMOSFET44に印加される電圧によってスイッ
チが切り替えられ、負荷42に電圧が印加される。この
時、MOSFET44のゲートは、略5(V)で駆動さ
れる。
As the waveform of the voltage supplied to the gate of the N-channel MOSFET 44, the waveform output from the drive circuit 30 is output from time t5 to time t6. The switch is switched by the voltage applied to the N-channel MOSFET 44, and the voltage is applied to the load 42. At this time, the gate of the MOSFET 44 is driven at approximately 5 (V).

【0034】図3は、MOSFET44の一実施例のス
イッチング特性図を示す。
FIG. 3 shows a switching characteristic diagram of one embodiment of the MOSFET 44.

【0035】MOSFET44は、ゲート・ソース間電
圧VGSが閾値を超えるとオンしてドレイン・ソース間
抵抗RDSが低下する。
When the gate-source voltage VGS exceeds the threshold value, the MOSFET 44 turns on, and the drain-source resistance RDS decreases.

【0036】従来、MOSFET44のゲートに電圧V
9(例えば10〜15V)を印加してオンさせていた
が、本実施例では電圧V9より低い電圧V8(例えば5
V)を印加してオンさせている。これはMOSFET4
4のオン時の消費電力を低減するためである。
Conventionally, the voltage V
9 (e.g., 10 to 15 V) to turn on, but in the present embodiment, a voltage V8 (e.g., 5
V) is applied to turn it on. This is MOSFET4
This is for reducing the power consumption when the power supply 4 is turned on.

【0037】なお、電圧V8印加時と電圧V9印加時の
ドレイン・ソース間抵抗RDSはほぼ同値となるため、
NチャネルMOSFET44の駆動は正常に行うことが
できる。
Since the drain-source resistance RDS when the voltage V8 is applied and when the voltage V9 is applied are substantially the same value,
Driving of the N-channel MOSFET 44 can be performed normally.

【0038】図4は、本発明の第1実施例である間欠発
振回路の構成図である。
FIG. 4 is a configuration diagram of an intermittent oscillation circuit according to a first embodiment of the present invention.

【0039】図4において、間欠発振回路100は電源
端子50、発振器20と接続され、定電流源52、コン
デンサC1、ツェナ−ダイオードDz1、Dz2、抵抗
R1〜R4、NPNトランジスタQ1、PNPトランジ
スタQ2で構成される。
In FIG. 4, an intermittent oscillation circuit 100 is connected to a power supply terminal 50 and an oscillator 20, and includes a constant current source 52, a capacitor C1, zener diodes Dz1, Dz2, resistors R1 to R4, an NPN transistor Q1, and a PNP transistor Q2. Be composed.

【0040】電源端子50は、正電極を定電流源52に
接続され、負電極は接地されている。この電源端子50
からの電圧Vccが間欠発振回路100の駆動電源とし
て用いられ、定電流源52に電圧を供給する。定電流源
52は、抵抗から構成されており、コンデンサC1に接
続され、コンデンサC1に充電電流を供給する。コンデ
ンサC1は定電流源52からの電流I1により充電さ
れ、トランジスタQ2によって発振器20に放電され
る。
The power supply terminal 50 has a positive electrode connected to the constant current source 52 and a negative electrode grounded. This power terminal 50
Is used as a drive power supply for the intermittent oscillation circuit 100, and supplies a voltage to the constant current source 52. The constant current source 52 is composed of a resistor, is connected to the capacitor C1, and supplies a charging current to the capacitor C1. The capacitor C1 is charged by the current I1 from the constant current source 52 and discharged to the oscillator 20 by the transistor Q2.

【0041】ツェナ−ダイオードDz1、Dz2は同じ
極性で直列に接続され、カソード側は、定電流源52と
コンデンサC1及びトランジスタQ2のエミッタに接続
されている。ツェナ−ダイオードDz1、Dz2のアノ
ード側は、抵抗R1に接続されている。抵抗R1と抵抗
R2は直列接続され、その接続点はトランジスタQ1の
ベースに接続されている。トランジスタQ1のエミッタ
は接地され、トランジスタQ1のコレクタは抵抗R3を
介してトランジスタQ2のベースに接続されている。ト
ランジスタQ2のエミッタは、定電流源52とコンデン
サC1と接続され、トランジスタQ2のコレクタは、発
振器20と抵抗R4に接続されている。抵抗R4は、ト
ランジスタQ1のベースに接続されている。
The Zener diodes Dz1 and Dz2 are connected in series with the same polarity, and the cathode side is connected to the constant current source 52, the capacitor C1 and the emitter of the transistor Q2. The anode side of the Zener diodes Dz1 and Dz2 is connected to the resistor R1. The resistor R1 and the resistor R2 are connected in series, and the connection point is connected to the base of the transistor Q1. The emitter of the transistor Q1 is grounded, and the collector of the transistor Q1 is connected via a resistor R3 to the base of the transistor Q2. The emitter of the transistor Q2 is connected to the constant current source 52 and the capacitor C1, and the collector of the transistor Q2 is connected to the oscillator 20 and the resistor R4. The resistor R4 is connected to the base of the transistor Q1.

【0042】次に、回路の動作を説明する。コンデンサ
C1が電流I1によって充電され、所定の充電電圧に達
すると、ツェナ−ダイオードDz1、Dz2がオンす
る。ツェナ−ダイオードDz1、Dz2がオンすると、
抵抗R1、R2に電流が流れ、トランジスタQ1のベー
スがハイレベルとされる。トランジスタQ1のベースが
ハイレベルとされるとトランジスタQ1はオンする。ト
ランジスタQ1がオンすると、トランジスタQ2のベー
スから電流が引き込まれ、トランジスタQ2のベースが
ローレベルとなり、トランジスタQ2がオンする。トラ
ンジスタQ2がオンすると、コンデンサC1に充電され
た電荷が、トランジスタQ2を介して出力Bに放電され
る。
Next, the operation of the circuit will be described. When the capacitor C1 is charged by the current I1 and reaches a predetermined charging voltage, the Zener diodes Dz1 and Dz2 are turned on. When the Zener diodes Dz1 and Dz2 turn on,
A current flows through the resistors R1 and R2, and the base of the transistor Q1 is set to a high level. When the base of the transistor Q1 is set to a high level, the transistor Q1 turns on. When the transistor Q1 is turned on, current is drawn from the base of the transistor Q2, the base of the transistor Q2 becomes low level, and the transistor Q2 is turned on. When the transistor Q2 turns on, the charge stored in the capacitor C1 is discharged to the output B via the transistor Q2.

【0043】この時、出力Bは抵抗R4を介してトラン
ジスタQ1のベースへ帰還され、コンデンサC1の充電
電圧が低下し、ツェナ−ダイオードDz1,Dz2がオ
フしても、抵抗R4からの帰還によりトランジスタQ2
のオン状態が継続される。コンデンサC1の充電電圧が
さらに低下し、抵抗R4からの帰還電圧が低下して、ト
ランジスタQ1のベースがオフ電圧になると、トランジ
スタQ1がオフする。
At this time, the output B is fed back to the base of the transistor Q1 via the resistor R4. Even if the charging voltage of the capacitor C1 decreases and the Zener diodes Dz1 and Dz2 are turned off, the feedback from the resistor R4 causes the transistor B to return. Q2
Is kept on. When the charging voltage of the capacitor C1 further decreases, the feedback voltage from the resistor R4 decreases, and the base of the transistor Q1 becomes an off voltage, the transistor Q1 turns off.

【0044】トランジスタQ1がオフすると、トランジ
スタQ2のベースがハイレベルになるので、トランジス
タQ2がオフする。トランジスタQ2がオフすると、出
力Bはローレベルとなり、コンデンサC1は再び電流源
52の電流I1によって充電を開始する。上記の動作を
繰り返すことにより、間欠発振が行われる。
When the transistor Q1 turns off, the base of the transistor Q2 goes high, so that the transistor Q2 turns off. When the transistor Q2 is turned off, the output B becomes low level, and the capacitor C1 starts charging again with the current I1 of the current source 52. Intermittent oscillation is performed by repeating the above operation.

【0045】このように、本発明の第1実施例の間欠発
振回路では、コンデンサに蓄えられた電力を出力として
放電するため、電力を効率良く消費できる。
As described above, in the intermittent oscillation circuit according to the first embodiment of the present invention, the electric power stored in the capacitor is discharged as an output, so that the electric power can be efficiently consumed.

【0046】図5は、本発明の第1実施例の間欠発振回
路の動作波形図である。
FIG. 5 is an operation waveform diagram of the intermittent oscillation circuit according to the first embodiment of the present invention.

【0047】図5において、入力AはコンデンサC1の
充電電圧、出力Bは出力波形、ツェナ−ダイオードDz
1、Dz2の状態を示している。
In FIG. 5, the input A is the charging voltage of the capacitor C1, the output B is the output waveform, and the Zener diode Dz
1 and Dz2.

【0048】入力Aの入力波形は、時刻t1でコンデン
サC1の充電電圧が電圧V1になると、ツェナ−ダイオ
ードDz1、Dz2は電流が流れる。
In the input waveform of the input A, when the charging voltage of the capacitor C1 becomes the voltage V1 at time t1, current flows through the Zener diodes Dz1 and Dz2.

【0049】時刻t1でツェナ−ダイオードDz1、D
z2がオンすると、トランジスタQ2がオンして、コン
デンサC1の充電電圧が出力Bに放電される。
At time t1, Zener diodes Dz1, Dz1
When z2 turns on, the transistor Q2 turns on, and the charged voltage of the capacitor C1 is discharged to the output B.

【0050】時刻t1’でコンデンサC1の充電電圧が
低下し、ツェナ−ダイオードDz1、Dz2のオン電圧
低下になると、ツェナ−ダイオードDz1、Dz2はオ
フする。この時、トランジスタQ2は抵抗R4からの帰
還によりオン状態が継続される。
At time t1 ', when the charging voltage of the capacitor C1 decreases and the on-voltage of the Zener diodes Dz1 and Dz2 decreases, the Zener diodes Dz1 and Dz2 are turned off. At this time, the transistor Q2 is kept on by the feedback from the resistor R4.

【0051】時刻t2でコンデンサC1の充電電圧が電
圧V2になると、トランジスタQ2がオフするので、出
力Bはローレベルとなる。また、トランジスタQ2がオ
フすることでコンデンサC1が充電される。
When the charging voltage of the capacitor C1 becomes the voltage V2 at the time t2, the transistor Q2 is turned off, so that the output B becomes low level. In addition, when the transistor Q2 is turned off, the capacitor C1 is charged.

【0052】図6は、本発明の第2実施例である間欠発
振回路の構成図である。
FIG. 6 is a configuration diagram of an intermittent oscillation circuit according to a second embodiment of the present invention.

【0053】図6において、間欠発振回路101は、定
電流回路11と、コンデンサC3とPNPトランジスタ
Q20、とNPNトランジスタQ21〜Q23、Q28
と抵抗R25〜R27、R30、R31とツェナ−ダイ
オードDz5〜Dz7で構成される。
In FIG. 6, the intermittent oscillation circuit 101 includes a constant current circuit 11, a capacitor C3, a PNP transistor Q20, and NPN transistors Q21 to Q23, Q28.
And resistors R25 to R27, R30 and R31 and zener diodes Dz5 to Dz7.

【0054】定電流回路11は、電源端子50から電圧
Vccが供給され、抵抗R20〜R24とツェナーダイ
オードDz3、Dz4とトランジスタQ10〜Q15と
トランジスタQ16〜Q19で構成される。
The constant current circuit 11 is supplied with a voltage Vcc from a power supply terminal 50, and includes resistors R20 to R24, Zener diodes Dz3 and Dz4, transistors Q10 to Q15, and transistors Q16 to Q19.

【0055】電源端子50は抵抗R20の一端に接続さ
れ、抵抗R20の他端は抵抗R21の一端に接続されて
いる。また、抵抗値が例えば数MΩ〜数10MΩと大き
な抵抗R20は、カレントミラー回路を構成するトラン
ジスタQ16〜Q19のエミッタに接続されている。な
お、抵抗R20を大抵抗としているのは消費電流を低減
するためである。抵抗R21の他端は、ツェナ−ダイオ
ードDz3、Dz4のうちツェナ−ダイオードDz3の
カソードに接続されている。ツェナ−ダイオードDz4
のアノードには直列接続されたトランジスタQ10〜Q
13を介して接地されている。トランジスタQ10〜Q
13はベース・コレクタ間を短絡され、いわゆるダイオ
ード接続されている。トランジスタQ11のエミッタは
抵抗R22の一端に接続されている。抵抗R22の他端
は抵抗R23の一端及びトランジスタQ14のベースに
接続されている。抵抗R23の他端はトランジスタQ1
4のコレクタ及びトランジスタQ15のベースに接続さ
れている。トランジスタQ15のコレクタはトランジス
タQ16のコレクタに接続され、トランジスタQ15の
エミッタは抵抗R24を介して接地されている。
The power terminal 50 is connected to one end of the resistor R20, and the other end of the resistor R20 is connected to one end of the resistor R21. Further, a resistor R20 having a large resistance value of, for example, several MΩ to several tens of MΩ is connected to the emitters of the transistors Q16 to Q19 forming the current mirror circuit. The reason why the resistance R20 is set to be large is to reduce current consumption. The other end of the resistor R21 is connected to the cathode of the Zener diode Dz3 of the Zener diodes Dz3 and Dz4. Zener diode Dz4
The transistors Q10 to Q connected in series
13 is grounded. Transistors Q10 to Q
Reference numeral 13 is short-circuited between the base and collector, and is so-called diode-connected. The emitter of the transistor Q11 is connected to one end of the resistor R22. The other end of the resistor R22 is connected to one end of the resistor R23 and the base of the transistor Q14. The other end of the resistor R23 is connected to a transistor Q1.
4 and the base of the transistor Q15. The collector of the transistor Q15 is connected to the collector of the transistor Q16, and the emitter of the transistor Q15 is grounded via the resistor R24.

【0056】定電流回路11において、電圧Vccは抵
抗R20、R21、ツェナ−ダイオードDz3、Dz
4、トランジスタQ10〜Q13に印加され、、抵抗R
22、R23、トランジスタQ14に電圧を印加する。
トランジスタQ15のコレクタ電流は一定に制御され
る。これによって、カレントミラー回路を構成するトラ
ンジスタQ16〜Q19のコレクタから一定の電流を生
成する。
In the constant current circuit 11, the voltage Vcc is controlled by the resistors R20 and R21, the Zener diodes Dz3 and Dz.
4. Applied to the transistors Q10 to Q13,
22, R23 and a transistor Q14.
The collector current of transistor Q15 is controlled to be constant. As a result, a constant current is generated from the collectors of the transistors Q16 to Q19 constituting the current mirror circuit.

【0057】トランジスタQ17のコレクタは、コンデ
ンサC3、トランジスタQ20、Q26、Q27のエミ
ッタ、ツェナ−ダイオードDz5のカソード、抵抗R2
8、R30それぞれの一端と共通接続されている。トラ
ンジスタQ20のコレクタは、ツェナ−ダイオードDz
5のアノード及びツェナ−ダイオードDz6のカソード
に接続されている。このトランジスタQ20は、ヒステ
リシス特性を与えるために設けられている。
The collector of the transistor Q17 is connected to the capacitor C3, the emitters of the transistors Q20, Q26 and Q27, the cathode of the Zener diode Dz5, and the resistor R2.
8 and R30 are commonly connected to one end of each. The collector of the transistor Q20 is connected to a Zener diode Dz.
5 and the cathode of a Zener diode Dz6. This transistor Q20 is provided to provide hysteresis characteristics.

【0058】ツェナ−ダイオードDz6のアノードは、
抵抗R26の一端に接続されている。抵抗26の他端
は、抵抗R27の一端とトランジスタQ21のベースに
接続されている。トランジスタQ18のコレクタは、ト
ランジスタQ21のコレクタとトランジスタQ22のベ
ースに接続されている。トランジスタQ19のコレクタ
は、トランジスタQ22のコレクタと、トランジスタQ
23のベースに接続されている。
The anode of the Zener diode Dz6 is
It is connected to one end of the resistor R26. The other end of the resistor 26 is connected to one end of the resistor R27 and the base of the transistor Q21. The collector of the transistor Q18 is connected to the collector of the transistor Q21 and the base of the transistor Q22. The collector of the transistor Q19 is connected to the collector of the transistor Q22 and the transistor Q22.
23 bases.

【0059】また、抵抗R28の他端はトランジスタQ
24のコレクタとトランジスタQ25のベースに接続さ
れている。トランジスタQ25のエミッタは、抵抗R2
9の他端とトランジスタQ24のベースに接続されてい
る。トランジスタQ24のエミッタはトランジスタQ2
3のコレクタと抵抗R29の他端に接続され、上記の抵
抗R28、R29、トランジスタQ24、Q25は定電
流回路12を構成している。また、抵抗R29の他端は
抵抗R25を介してトランジスタQ20のベースに接続
されている。
The other end of the resistor R28 is connected to a transistor Q
24 and the base of the transistor Q25. The emitter of the transistor Q25 is connected to the resistor R2.
9 and the base of the transistor Q24. The emitter of the transistor Q24 is the transistor Q2
3 and the other end of the resistor R29, the resistors R28 and R29 and the transistors Q24 and Q25 constitute the constant current circuit 12. The other end of the resistor R29 is connected to the base of the transistor Q20 via the resistor R25.

【0060】トランジスタQ26、Q27はカレントミ
ラー回路を構成し、トランジスタQ26、Q27のベー
スとトランジスタQ26のコレクタがトランジスタQ2
5のコレクタと接続されている。トランジスタQ27は
ツェナ−ダイオードDz7のカソード及びトランジスタ
Q28のベースに接続されている。
The transistors Q26 and Q27 form a current mirror circuit. The bases of the transistors Q26 and Q27 and the collector of the transistor Q26 are connected to the transistor Q2.
5 collectors. Transistor Q27 is connected to the cathode of Zener diode Dz7 and the base of transistor Q28.

【0061】また、抵抗R30の他端は、トランジスタ
Q28のコレクタと接続されている。トランジスタQ2
8のエミッタは、抵抗R31を介して接地されると共
に、発振器20と接続されている。
The other end of the resistor R30 is connected to the collector of the transistor Q28. Transistor Q2
The emitter 8 is grounded via a resistor R31 and is connected to the oscillator 20.

【0062】次に、回路の動作について説明する。定電
流回路11のトランジスタQ17のコレクタ電流(定電
流)によって、コンデンサC3が充電される。
Next, the operation of the circuit will be described. The capacitor C3 is charged by the collector current (constant current) of the transistor Q17 of the constant current circuit 11.

【0063】コンデンサC3が上昇することにより、ツ
ェナ−ダイオードDz5、Dz6の印加電圧がツェナ−
ダイオードDz5、Dz6のオン電圧を超えると、抵抗
R26、R27に電流が流れて、トランジスタQ21の
ベースをハイレベルとする。トランジスタQ21はベー
スがハイレベルになることによりオンする。トランジス
タQ21がオンすると、トランジスタQ22のベース電
位が低下するので、トランジスタQ22はオフする。ト
ランジスタQ22がオフすると、トランジスタQ23の
ベース電位は上昇するので、トランジスタQ23はオン
する。トランジスタQ23のオンにより、トランジスタ
Q24,Q25、抵抗R28、R29、トランジスタQ
26、Q27で構成される定電流回路12が動作を行
い、ツェナ−ダイオードDz7に電流が流れる。
When the capacitor C3 rises, the voltage applied to the Zener diodes Dz5 and Dz6 is reduced by the Zener diode.
If the ON voltage of the diodes Dz5 and Dz6 is exceeded, a current flows through the resistors R26 and R27, and the base of the transistor Q21 is set to a high level. The transistor Q21 turns on when the base goes high. When the transistor Q21 turns on, the base potential of the transistor Q22 decreases, so that the transistor Q22 turns off. When the transistor Q22 turns off, the base potential of the transistor Q23 increases, so that the transistor Q23 turns on. When the transistor Q23 is turned on, the transistors Q24 and Q25, the resistors R28 and R29, and the transistor Q
The constant current circuit 12 constituted by the transistors 26 and Q27 operates, and a current flows through the Zener diode Dz7.

【0064】この時、トランジスタQ23のオンによっ
てトランジスタQ20のベースから電流が引き込まれ、
トランジスタQ20がオンする。トランジスタQ20が
オンすることにより、ツェナ−ダイオードDz5がバイ
パスされる。ツェナ−ダイオードDz5がバイパスされ
ることにより、第1実施例と同様にヒステリシス特性が
与えられる。
At this time, a current is drawn from the base of the transistor Q20 by turning on the transistor Q23,
The transistor Q20 turns on. When the transistor Q20 is turned on, the Zener diode Dz5 is bypassed. By bypassing the Zener diode Dz5, a hysteresis characteristic is provided as in the first embodiment.

【0065】また、トランジスタQ27がオンすること
により、トランジスタQ28がオンして発振器20に電
流が供給される。上記トランジスタQ28がオンするこ
とにより、コンデンサC3は放電される。コンデンサC
3の放電電流は発振器20に供給される。
When the transistor Q 27 is turned on, the transistor Q 28 is turned on and current is supplied to the oscillator 20. When the transistor Q28 turns on, the capacitor C3 is discharged. Capacitor C
The discharge current of No. 3 is supplied to the oscillator 20.

【0066】上記放電によりコンデンサC3の充電電圧
が時間と共に低下して、ツェナ−ダイオードDz6がオ
フすると、トランジスタQ21がオフする。これによ
り、トランジスタQ22はオンし、トランジスタQ23
はオフする。トランジスタQ23のオフにより、トラン
ジスタQ24,Q25、抵抗R28、R29で構成され
る定電流回路12が動作を停止し、トランジスタQ2
6、Q27のコレクタ電流が流れなくなる。これと共
に、トランジスタQ23のオフによってトランジスタQ
20がオフし、トランジスタQ21のベース電圧が低下
する。尚、コンデンサC3は定常的にトランジスタQ1
7のコレクタ電流により充電されている。
The discharging causes the charging voltage of the capacitor C3 to decrease with time, and when the Zener diode Dz6 turns off, the transistor Q21 turns off. As a result, the transistor Q22 is turned on, and the transistor Q23 is turned on.
Turns off. When the transistor Q23 is turned off, the constant current circuit 12 including the transistors Q24 and Q25 and the resistors R28 and R29 stops operating, and the transistor Q2
6. The collector current of Q27 does not flow. At the same time, the transistor Q23 is turned off and the transistor Q23 is turned off.
20 turns off, and the base voltage of the transistor Q21 decreases. The capacitor C3 is constantly connected to the transistor Q1.
7 is charged by the collector current.

【0067】[0067]

【発明の効果】本発明の間欠発振回路によれば、スイッ
チング手段及び制御手段でコンデンサからの電流の供給
のオン・オフを切り替えることにより、不要な電力の消
費を防止することができる。
According to the intermittent oscillation circuit of the present invention, unnecessary power consumption can be prevented by switching on / off the supply of current from the capacitor by the switching means and the control means.

【0068】また、本発明の間欠発振回路によれば、最
小スイッチングレベル付近に設定されたスイッチング素
子を用いて発振信号の出力の切り替えを行うことによ
り、消費電力を低減させることができる。
According to the intermittent oscillation circuit of the present invention, the power consumption can be reduced by switching the output of the oscillation signal using the switching element set near the minimum switching level.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である間欠発振回路を使用し
た電源回路を示す図である。
FIG. 1 is a diagram showing a power supply circuit using an intermittent oscillation circuit according to one embodiment of the present invention.

【図2】図1の電源回路の動作波形図である。FIG. 2 is an operation waveform diagram of the power supply circuit of FIG.

【図3】MOSFET44の一実施例のスイッチング特
性図を示す。
FIG. 3 shows a switching characteristic diagram of an embodiment of the MOSFET 44.

【図4】本発明の第1実施例である間欠発振回路の構成
図である。
FIG. 4 is a configuration diagram of an intermittent oscillation circuit according to the first embodiment of the present invention.

【図5】本発明の第1実施例の間欠発振回路の動作波形
図である。
FIG. 5 is an operation waveform diagram of the intermittent oscillation circuit according to the first embodiment of the present invention.

【図6】本発明の第2実施例である間欠発振回路の構成
図である。
FIG. 6 is a configuration diagram of an intermittent oscillation circuit according to a second embodiment of the present invention.

【図7】従来の間欠発振回路の一例の構成図である。FIG. 7 is a configuration diagram of an example of a conventional intermittent oscillation circuit.

【図8】従来の間欠発振回路の一例の動作波形図であ
る。
FIG. 8 is an operation waveform diagram of an example of a conventional intermittent oscillation circuit.

【符号の説明】[Explanation of symbols]

10、100、101、104 間欠発振回路 11、12 定電流回路 20、101 発振器 30 ドライブ回路 40 電源回路 41 ダイオードブリッジ 42 負荷 10, 100, 101, 104 Intermittent oscillation circuit 11, 12 Constant current circuit 20, 101 Oscillator 30 Drive circuit 40 Power supply circuit 41 Diode bridge 42 Load

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電流源からの電流により充電されるコン
デンサと、 オン時に前記コンデンサの充電電荷を出力端子に放電さ
せるスイッチング手段と、 前記コンデンサの充電電圧が第1の電圧となったときに
前記スイッチング手段をオンさせ、前記コンデンサの充
電電圧が該第1の電圧より小さい第2の電圧になったと
きに前記スイッチング手段をオフさせる制御手段とを有
することを特徴とする間欠発振回路。
A capacitor that is charged by a current from a current source; a switching unit that discharges a charge of the capacitor to an output terminal when the capacitor is turned on; Control means for turning on the switching means and turning off the switching means when the charged voltage of the capacitor becomes a second voltage lower than the first voltage.
【請求項2】 間欠的に発振信号を出力する間欠発振手
段と、前記間欠発振手段の発振信号レベルに応じて駆動
されるスイッチング素子とを有する発振回路において、 前記間欠発振手段の出力発振信号レベルを前記スイッチ
ング素子の最小スイッチングレベル付近に設定すること
を特徴とする発振回路。
2. An oscillation circuit comprising intermittent oscillation means for outputting an oscillation signal intermittently and a switching element driven in accordance with the oscillation signal level of said intermittent oscillation means, wherein an output oscillation signal level of said intermittent oscillation means is provided. Is set near the minimum switching level of the switching element.
JP2000087338A 2000-03-27 2000-03-27 Intermittent oscillation circuit and oscillation circuit Pending JP2001274658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000087338A JP2001274658A (en) 2000-03-27 2000-03-27 Intermittent oscillation circuit and oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000087338A JP2001274658A (en) 2000-03-27 2000-03-27 Intermittent oscillation circuit and oscillation circuit

Publications (1)

Publication Number Publication Date
JP2001274658A true JP2001274658A (en) 2001-10-05

Family

ID=18603362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000087338A Pending JP2001274658A (en) 2000-03-27 2000-03-27 Intermittent oscillation circuit and oscillation circuit

Country Status (1)

Country Link
JP (1) JP2001274658A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007336726A (en) * 2006-06-16 2007-12-27 Rohm Co Ltd Power supply device and electric apparatus equipped therewith
CN102570827A (en) * 2011-12-20 2012-07-11 苏州佳世达光电有限公司 Power system
CN105450074A (en) * 2015-11-01 2016-03-30 四川泛华航空仪表电器有限公司 Self-excited transistor inverter
JP2016178482A (en) * 2015-03-20 2016-10-06 Necエンジニアリング株式会社 Oscillation circuit and power supply monitoring system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007336726A (en) * 2006-06-16 2007-12-27 Rohm Co Ltd Power supply device and electric apparatus equipped therewith
CN102570827A (en) * 2011-12-20 2012-07-11 苏州佳世达光电有限公司 Power system
JP2016178482A (en) * 2015-03-20 2016-10-06 Necエンジニアリング株式会社 Oscillation circuit and power supply monitoring system
CN105450074A (en) * 2015-11-01 2016-03-30 四川泛华航空仪表电器有限公司 Self-excited transistor inverter
CN105450074B (en) * 2015-11-01 2019-05-28 四川泛华航空仪表电器有限公司 Auto-excitation type transistor inverter

Similar Documents

Publication Publication Date Title
US7579880B2 (en) Circuit for driving a semiconductor element
WO2002045253A1 (en) High-frequency amplifier
US4420804A (en) Switching regulator with base charge removal circuit
US5943222A (en) Self-excited RCC type switching power supply apparatus
US4835655A (en) Power recovery circuit
US6016259A (en) Power supply circuit
JP3778571B2 (en) Power circuit
JP2001274658A (en) Intermittent oscillation circuit and oscillation circuit
JP3608472B2 (en) Output circuit
JP2003078361A (en) Power supply circuit and semiconductor device
JPS61500347A (en) Series transistor chip
JPH1094255A (en) Self-excited switching power supply
JPS5843431Y2 (en) Switching regulator circuit
US5796241A (en) Self-excited oscillation type power supply device
JP2596163Y2 (en) Chopper circuit
JPH0237273Y2 (en)
JP2805837B2 (en) DC-DC converter
JP2996018B2 (en) Power circuit
JP2547323Y2 (en) Inverter device
JPH1014236A (en) Self-excited switching power supply
JPH1189230A (en) Output on / off circuit of multi-output switching power supply
JP2527920Y2 (en) High voltage power circuit
JPH1042555A (en) Dc-dc converter
JPH07154965A (en) PWM control circuit
KR960000818Y1 (en) Soft start circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512