JP2001267420A - 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 - Google Patents
配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法Info
- Publication number
- JP2001267420A JP2001267420A JP2001001118A JP2001001118A JP2001267420A JP 2001267420 A JP2001267420 A JP 2001267420A JP 2001001118 A JP2001001118 A JP 2001001118A JP 2001001118 A JP2001001118 A JP 2001001118A JP 2001267420 A JP2001267420 A JP 2001267420A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- thin film
- data
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低抵抗物質からなると同時に、低抵抗の接触
特性を有する配線の接触構造及びその形成 方法と、優
れた接触特性を有する配線の接触構造を含む薄膜トラン
ジスタ基板及びその製造方法を製造する方法を提供し、
トランジスタ基板の製造方法を単純化する。 【解決手段】 基板上部に金属で配線を形成する段階
と、配線を覆う無機絶縁膜を積層する段階と、熱処理工
程を実施する段階と、無機絶縁膜をパターニングして配
線を露出する接触孔を形成する段階と、配線と電気的に
連結される導電層を形成する段階とを含む配線の接触構
造形成方法。
特性を有する配線の接触構造及びその形成 方法と、優
れた接触特性を有する配線の接触構造を含む薄膜トラン
ジスタ基板及びその製造方法を製造する方法を提供し、
トランジスタ基板の製造方法を単純化する。 【解決手段】 基板上部に金属で配線を形成する段階
と、配線を覆う無機絶縁膜を積層する段階と、熱処理工
程を実施する段階と、無機絶縁膜をパターニングして配
線を露出する接触孔を形成する段階と、配線と電気的に
連結される導電層を形成する段階とを含む配線の接触構
造形成方法。
Description
【０００１】
【発明の属する技術分野】本発明は配線の接触構造及び
その製造方法、これを含む薄膜トランジスタ基板及びそ
の製造方法に関する。
その製造方法、これを含む薄膜トランジスタ基板及びそ
の製造方法に関する。
【０００２】
【従来の技術】一般に半導体装置で配線は信号が伝えら
れる手段として用いられるので信号の遅延を最小化する
のが要求される。
れる手段として用いられるので信号の遅延を最小化する
のが要求される。
【０００３】この時、信号遅延を防止するために配線は
低抵抗を有する金属物質、特にアルミニウム（Ａｌ）ま
たはアルミニウム合金（Ａｌａｌｌｏｙ）などのような
アルミニウム系列の金属物質を使用するのが一般的であ
る。しかし、アルミニウム系列の配線は物理的または化
学的な特性が弱いために接触部で他の導電物質と連結さ
れる時腐食が発生して半導体素子の特性が低下する問題
点がある。このような接触特性を改善するためには配線
をアルミニウム系列で形成する時、他の金属を介在する
ことができるが、多層の配線を形成するためには互いに
異なるエッチング液が必要であるだけでなく、何回もの
エッチング工程が必要であることとなって製造工程が複
雑になる。
低抵抗を有する金属物質、特にアルミニウム（Ａｌ）ま
たはアルミニウム合金（Ａｌａｌｌｏｙ）などのような
アルミニウム系列の金属物質を使用するのが一般的であ
る。しかし、アルミニウム系列の配線は物理的または化
学的な特性が弱いために接触部で他の導電物質と連結さ
れる時腐食が発生して半導体素子の特性が低下する問題
点がある。このような接触特性を改善するためには配線
をアルミニウム系列で形成する時、他の金属を介在する
ことができるが、多層の配線を形成するためには互いに
異なるエッチング液が必要であるだけでなく、何回もの
エッチング工程が必要であることとなって製造工程が複
雑になる。
【０００４】一方、液晶表示装置は現在最も広く用いら
れている平板表示装置のうちの一つであって、電極が形
成されている二枚の基板とその間に挿入されている液晶
層からなり、電極に電圧を印加して液晶層の液晶分子を
再配列させることによって透過する光の量を調節する表
示装置である。
れている平板表示装置のうちの一つであって、電極が形
成されている二枚の基板とその間に挿入されている液晶
層からなり、電極に電圧を印加して液晶層の液晶分子を
再配列させることによって透過する光の量を調節する表
示装置である。
【０００５】液晶表示装置の中でも現在主に用いられる
ものは、二つの基板に電極が各々形成されていて電極に
印加される電圧をスイッチングする薄膜トランジスタを
有している液晶表示装置であり、薄膜トランジスタは二
つの基板のうちの一つに形成されるのが一般的である。
ものは、二つの基板に電極が各々形成されていて電極に
印加される電圧をスイッチングする薄膜トランジスタを
有している液晶表示装置であり、薄膜トランジスタは二
つの基板のうちの一つに形成されるのが一般的である。
【０００６】
【発明が解決しようとする課題】このような液晶表示装
置でも、信号遅延を防止するために配線は低抵抗を有す
るアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ
ａｌｌｏｙ）などのような低抵抗物質を使用するのが一
般的である。しかし、液晶表示装置のように透明な導電
物質であるＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）
を使用して画素電極を形成した場合、アルミニウム系列
の金属とＩＴＯの接触特性がよくないのでパッド部の信
頼性を確保するためにモリブデン系列またはクロムなど
の他の金属を介在させることが行われる。この場合、接
触部でアルミニウムまたはアルミニウム合金を除去しな
ければならないので製造工程が複雑になるという問題点
を有している。
置でも、信号遅延を防止するために配線は低抵抗を有す
るアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ
ａｌｌｏｙ）などのような低抵抗物質を使用するのが一
般的である。しかし、液晶表示装置のように透明な導電
物質であるＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）
を使用して画素電極を形成した場合、アルミニウム系列
の金属とＩＴＯの接触特性がよくないのでパッド部の信
頼性を確保するためにモリブデン系列またはクロムなど
の他の金属を介在させることが行われる。この場合、接
触部でアルミニウムまたはアルミニウム合金を除去しな
ければならないので製造工程が複雑になるという問題点
を有している。
【０００７】一方、液晶表示装置の製造方法では、薄膜
トランジスタが形成されている基板はマスクを利用した
写真エッチング工程を通じて製造することが一般的であ
る。この時、生産費用を節減するためにはマスクの数を
減少させるのが好ましい。
トランジスタが形成されている基板はマスクを利用した
写真エッチング工程を通じて製造することが一般的であ
る。この時、生産費用を節減するためにはマスクの数を
減少させるのが好ましい。
【０００８】本発明が目的とする技術的課題は、低抵抗
物質からなる同時に低抵抗の接触特性を有する配線の接
触構造及びその製造方法を提供することにある。本発明
の他の課題は、優れた接触特性を有する配線の接触構造
を含む薄膜トランジスタ基板及びその製造方法を提供す
ることにある。
物質からなる同時に低抵抗の接触特性を有する配線の接
触構造及びその製造方法を提供することにある。本発明
の他の課題は、優れた接触特性を有する配線の接触構造
を含む薄膜トランジスタ基板及びその製造方法を提供す
ることにある。
【０００９】また、本発明の他の課題は薄膜トランジス
タ基板の製造方法を単純化することである。
タ基板の製造方法を単純化することである。
【００１０】
【課題を解決するための手段】このような問題点を解決
するために本発明ではアニーリングで熱処理工程を実施
し、アルミニウム系列の金属からなる配線と連結される
導電層をＩＺＯで形成する。
するために本発明ではアニーリングで熱処理工程を実施
し、アルミニウム系列の金属からなる配線と連結される
導電層をＩＺＯで形成する。
【００１１】本発明による配線の接触構造形成方法で
は、先ず基板上部に金属の配線を形成し、配線を覆う無
機絶縁膜を積層する。続いて、熱処理工程を実施して無
機絶縁膜をパターニングして配線の上部に露出する接触
孔を形成し、配線と電気的に連結される導電層を形成す
る。
は、先ず基板上部に金属の配線を形成し、配線を覆う無
機絶縁膜を積層する。続いて、熱処理工程を実施して無
機絶縁膜をパターニングして配線の上部に露出する接触
孔を形成し、配線と電気的に連結される導電層を形成す
る。
【００１２】この時、熱処理工程はアニーリング（ａｎ
ｎｅａｌｉｎｇ）で実施し、アニーリングは２５０〜４
００℃温度範囲で実施するのが好ましい。ここで、配線
はアルミニウム系列の導電物質で形成するのが好まし
く、無機絶縁膜は窒化ケイ素で形成するのが好ましい。
この時、無機絶縁膜は２５０〜４００℃の温度範囲で積
層するのが良い。
ｎｅａｌｉｎｇ）で実施し、アニーリングは２５０〜４
００℃温度範囲で実施するのが好ましい。ここで、配線
はアルミニウム系列の導電物質で形成するのが好まし
く、無機絶縁膜は窒化ケイ素で形成するのが好ましい。
この時、無機絶縁膜は２５０〜４００℃の温度範囲で積
層するのが良い。
【００１３】導電層は透明な導電物質であり得、ＩＺＯ
で形成することもでき、２５０℃以下の範囲で形成する
のが好ましい。このような配線の接触構造及びその形成
方法は薄膜トランジスタ基板の製造方法にも適用するこ
とができる。
で形成することもでき、２５０℃以下の範囲で形成する
のが好ましい。このような配線の接触構造及びその形成
方法は薄膜トランジスタ基板の製造方法にも適用するこ
とができる。
【００１４】先ず、ゲート配線、データ配線及び半導体
層を形成し、これらを覆う絶縁膜を形成する。続いて、
熱処理工程を実施して絶縁膜をパターニングし、ゲート
配線またはデータ配線の上部に接触孔を形成する。更
に、接触孔を通じてゲート配線またはデータ配線と電気
的に連結される透明導電層を形成する。
層を形成し、これらを覆う絶縁膜を形成する。続いて、
熱処理工程を実施して絶縁膜をパターニングし、ゲート
配線またはデータ配線の上部に接触孔を形成する。更
に、接触孔を通じてゲート配線またはデータ配線と電気
的に連結される透明導電層を形成する。
【００１５】この時、ゲート配線及びデータ配線はアル
ミニウム系列の導電物質を含んで形成するのが好まし
く、絶縁膜は窒化ケイ素で形成するのが良い。絶縁膜は
２５０〜４００℃温度範囲で形成するのが好ましく、熱
処理工程は２５０〜４００℃温度範囲でアニーリングを
実施するのが好ましい。透明導電層はＩＺＯで形成する
ことができ、この時、ＩＺＯは２５０℃以下の範囲で積
層するのが良い。
ミニウム系列の導電物質を含んで形成するのが好まし
く、絶縁膜は窒化ケイ素で形成するのが良い。絶縁膜は
２５０〜４００℃温度範囲で形成するのが好ましく、熱
処理工程は２５０〜４００℃温度範囲でアニーリングを
実施するのが好ましい。透明導電層はＩＺＯで形成する
ことができ、この時、ＩＺＯは２５０℃以下の範囲で積
層するのが良い。
【００１６】さらに詳しくは、絶縁基板の上に第１導電
物質を積層しパターニングしてゲート線、前記ゲート線
と連結されているゲート電極を含むゲート配線を形成
し、ゲート絶縁膜を積層する。次いで、ゲート絶縁膜上
部に半導体層を形成し、その上部に第２導電物質を積層
し、パターニングしてゲート線と交差するデータ線、デ
ータ線と連結されていてゲート電極に隣接するソース電
極及びゲート電極に対してソース電極の対向側に位置す
るドレーン電極を含むデータ配線を形成する。次いで、
保護膜を積層し、熱処理工程を実施する。引き続き、保
護膜をパターニングしてドレーン電極上部に第１接触孔
を形成し、保護膜上部にドレーン電極と電気的に連結さ
れる画素電極を形成する。
物質を積層しパターニングしてゲート線、前記ゲート線
と連結されているゲート電極を含むゲート配線を形成
し、ゲート絶縁膜を積層する。次いで、ゲート絶縁膜上
部に半導体層を形成し、その上部に第２導電物質を積層
し、パターニングしてゲート線と交差するデータ線、デ
ータ線と連結されていてゲート電極に隣接するソース電
極及びゲート電極に対してソース電極の対向側に位置す
るドレーン電極を含むデータ配線を形成する。次いで、
保護膜を積層し、熱処理工程を実施する。引き続き、保
護膜をパターニングしてドレーン電極上部に第１接触孔
を形成し、保護膜上部にドレーン電極と電気的に連結さ
れる画素電極を形成する。
【００１７】ここで、熱処理工程は２５０〜４００℃温
度範囲でアニーリングで実施するのが好ましく、第１及
び第２導電物質はアルミニウム系列の金属を含むのが好
ましい。
度範囲でアニーリングで実施するのが好ましく、第１及
び第２導電物質はアルミニウム系列の金属を含むのが好
ましい。
【００１８】また、ゲート絶縁膜及び保護膜積層段階は
２５０〜４００℃範囲で形成するのが好ましく、ゲート
絶縁膜及び保護膜は窒化ケイ素で形成するのが好まし
い。画素電極は透明な導電物質で形成するのが好まし
く、画素電極はＩＺＯで形成することができる。
２５０〜４００℃範囲で形成するのが好ましく、ゲート
絶縁膜及び保護膜は窒化ケイ素で形成するのが好まし
い。画素電極は透明な導電物質で形成するのが好まし
く、画素電極はＩＺＯで形成することができる。
【００１９】ゲート配線はゲート線に連結されているゲ
ートパッドをさらに含み、データ配線はデータ線に連結
されているデータパッドをさらに含み、保護膜はデータ
パッド及びゲート絶縁膜と共にゲートパッドを露出する
第２及び第３接触孔を有し、画素電極と同一の層に第２
及び第３接触孔を通じてゲートパッド及びデータパッド
と電気的に連結される補助ゲートパッドと補助データパ
ッドをさらに形成することができる。
ートパッドをさらに含み、データ配線はデータ線に連結
されているデータパッドをさらに含み、保護膜はデータ
パッド及びゲート絶縁膜と共にゲートパッドを露出する
第２及び第３接触孔を有し、画素電極と同一の層に第２
及び第３接触孔を通じてゲートパッド及びデータパッド
と電気的に連結される補助ゲートパッドと補助データパ
ッドをさらに形成することができる。
【００２０】データ配線及び半導体層は部分的に厚さが
異なる感光膜パターンを利用した写真エッチング工程で
共に形成することができ、感光膜パターンは第１厚さを
有する第１部分、第１厚さより厚い第２部分、第１厚さ
より薄く、第１及び第２部分を除いた第３部分を含むの
が好ましい。
異なる感光膜パターンを利用した写真エッチング工程で
共に形成することができ、感光膜パターンは第１厚さを
有する第１部分、第１厚さより厚い第２部分、第１厚さ
より薄く、第１及び第２部分を除いた第３部分を含むの
が好ましい。
【００２１】写真エッチング工程で感光膜パターンは第
１領域、前記第１領域より低い透過率を有する第２領域
及び前記第１領域より高い透過率を有する第３領域を含
む光マスクを用いて形成することができ、写真エッチン
グ工程で第１部分はソース電極とドレーン電極の間、第
２部分はデータ配線上部に位置するように形成するのが
好ましい。
１領域、前記第１領域より低い透過率を有する第２領域
及び前記第１領域より高い透過率を有する第３領域を含
む光マスクを用いて形成することができ、写真エッチン
グ工程で第１部分はソース電極とドレーン電極の間、第
２部分はデータ配線上部に位置するように形成するのが
好ましい。
【００２２】第１〜第３領域の透過率を異なるように調
節するために光マスクには半透明膜または露光器の分解
能より小さいスリットパターンが形成されることがで
き、第１部分の厚さは第２部分の厚さに対して１/２以
下に形成するのが好ましい。
節するために光マスクには半透明膜または露光器の分解
能より小さいスリットパターンが形成されることがで
き、第１部分の厚さは第２部分の厚さに対して１/２以
下に形成するのが好ましい。
【００２３】半導体層とデータ配線の間に抵抗性接触層
を形成する段階をさらに含むことができ、データ配線と
抵抗性接触層及び半導体層を一つのマスクを使用して形
成することができる。
を形成する段階をさらに含むことができ、データ配線と
抵抗性接触層及び半導体層を一つのマスクを使用して形
成することができる。
【００２４】ここで、接触孔は、一辺の長さが４μｍ以
上の正方形状または直径が４μｍ以上の円形状に形成す
ることができ、第１接触孔の面積は１０μｍを越えず、
４μｍ以上であるのが好ましい。
上の正方形状または直径が４μｍ以上の円形状に形成す
ることができ、第１接触孔の面積は１０μｍを越えず、
４μｍ以上であるのが好ましい。
【００２５】この時、接触孔でアルミニウム膜とＩＺＯ
とは直接接触し、アルミニウム膜は平らな表面を有する
ことができる。
とは直接接触し、アルミニウム膜は平らな表面を有する
ことができる。
【００２６】
【発明の実施の形態】以下、添付した図面を参考として
本発明の実施例による配線の接触構造及びその製造方法
とこれを含む薄膜トランジスタ基板及びその製造方法に
ついて本発明の属する技術分野における通常の知識を有
する者が容易に実施することができるように詳細に説明
する。
本発明の実施例による配線の接触構造及びその製造方法
とこれを含む薄膜トランジスタ基板及びその製造方法に
ついて本発明の属する技術分野における通常の知識を有
する者が容易に実施することができるように詳細に説明
する。
【００２７】半導体装置、特に信号を伝達する配線とし
ては信号の遅延を最小化するために１５μΩｃｍ以下の
低い比抵抗を有するアルミニウム系列の金属物質が適し
ている。この時、配線は外部から信号を受けたり、外部
に信号を伝達するために他の導電層と連結されなければ
ならないが、製造過程で他の導電物質と接触する時に容
易に腐食されないようなものであるべきである。このた
めに本発明の実施例による配線の接触構造製造方法で
は、先ず基板上部に低抵抗を有するアルミニウムまたは
アルミニウム合金からなる金属層からなる配線を形成
し、配線を覆う無機絶縁膜を積層する。続いて、アニー
リング（ａｎｎｅａｌｉｎｇ）で熱処理工程を実施す
る。このような熱処理工程を通じてアルミニウム系列の
金属層上部に残留して高抵抗を有するアルミニウム酸化
膜などを除去することができる。続いて、無機絶縁膜を
パターニングして配線の上部に接触孔を形成し、接触孔
を通じて配線と直接連結される導電層を形成する。
ては信号の遅延を最小化するために１５μΩｃｍ以下の
低い比抵抗を有するアルミニウム系列の金属物質が適し
ている。この時、配線は外部から信号を受けたり、外部
に信号を伝達するために他の導電層と連結されなければ
ならないが、製造過程で他の導電物質と接触する時に容
易に腐食されないようなものであるべきである。このた
めに本発明の実施例による配線の接触構造製造方法で
は、先ず基板上部に低抵抗を有するアルミニウムまたは
アルミニウム合金からなる金属層からなる配線を形成
し、配線を覆う無機絶縁膜を積層する。続いて、アニー
リング（ａｎｎｅａｌｉｎｇ）で熱処理工程を実施す
る。このような熱処理工程を通じてアルミニウム系列の
金属層上部に残留して高抵抗を有するアルミニウム酸化
膜などを除去することができる。続いて、無機絶縁膜を
パターニングして配線の上部に接触孔を形成し、接触孔
を通じて配線と直接連結される導電層を形成する。
【００２８】また、アニーリング工程は２５０〜４００
℃温度範囲で３０分〜２時間実施するのが好ましく、絶
縁膜は２５０〜４００℃程度の温度範囲で積層するのが
好ましい。
℃温度範囲で３０分〜２時間実施するのが好ましく、絶
縁膜は２５０〜４００℃程度の温度範囲で積層するのが
好ましい。
【００２９】また、無機絶縁膜は窒化ケイ素であるのが
好ましく、導電層は透明な導電物質で形成することがで
き、ＩＺＯであるのが好ましい。このようなアニーリン
グ工程ではアルミニウム系列の金属配線上部に製造工程
時に形成されたアルミニウム酸化膜（Ａｌ2Ｏ3）などの
ような高抵抗の残留層が除去され、接触部ではＩＺＯと
アルミニウム膜と直接接する接触構造が形成される。従
って、アニーリングを実施して導電層をＩＺＯとして使
用することによって、アルミニウム系列の配線とＩＺＯ
の接触抵抗を最小化することができ、接触部で腐食が進
行するのを遮断することができる。
好ましく、導電層は透明な導電物質で形成することがで
き、ＩＺＯであるのが好ましい。このようなアニーリン
グ工程ではアルミニウム系列の金属配線上部に製造工程
時に形成されたアルミニウム酸化膜（Ａｌ2Ｏ3）などの
ような高抵抗の残留層が除去され、接触部ではＩＺＯと
アルミニウム膜と直接接する接触構造が形成される。従
って、アニーリングを実施して導電層をＩＺＯとして使
用することによって、アルミニウム系列の配線とＩＺＯ
の接触抵抗を最小化することができ、接触部で腐食が進
行するのを遮断することができる。
【００３０】ここで、配線は液晶表示装置用薄膜トラン
ジスタのゲート配線またはデータ配線として用いること
ができる。次に、このような本発明による配線の接触構
造を含む液晶表示装置用薄膜トランジスタ基板及び製造
方法について図面を参照して詳細に説明する。
ジスタのゲート配線またはデータ配線として用いること
ができる。次に、このような本発明による配線の接触構
造を含む液晶表示装置用薄膜トランジスタ基板及び製造
方法について図面を参照して詳細に説明する。
【００３１】まず、図１及び図２を参考として本発明の
第１実施例による液晶表示装置用薄膜トランジスタ基板
の構造について詳細に説明する。図１は、本発明の第１
実施例による液晶表示装置用薄膜トランジスタ基板であ
り、図２は図１に示した薄膜トランジスタ基板をII-II
線に沿って切断して示した断面図である。
第１実施例による液晶表示装置用薄膜トランジスタ基板
の構造について詳細に説明する。図１は、本発明の第１
実施例による液晶表示装置用薄膜トランジスタ基板であ
り、図２は図１に示した薄膜トランジスタ基板をII-II
線に沿って切断して示した断面図である。
【００３２】絶縁基板１０上に低抵抗を有するアルミニ
ウム系列の金属物質からなるゲート配線が形成されてい
る。ゲート配線は横方向にのびているゲート線２２、ゲ
ート線２２の端に連結されていて外部からのゲート信号
の印加を受けてゲート線に伝達するゲートパッド２４及
びゲート線２２に連結されている薄膜トランジスタのゲ
ート電極２６を含む。
ウム系列の金属物質からなるゲート配線が形成されてい
る。ゲート配線は横方向にのびているゲート線２２、ゲ
ート線２２の端に連結されていて外部からのゲート信号
の印加を受けてゲート線に伝達するゲートパッド２４及
びゲート線２２に連結されている薄膜トランジスタのゲ
ート電極２６を含む。
【００３３】基板１０上には窒化ケイ素（ＳｉＮx）な
どからなるゲート絶縁膜３０がゲート配線２２、２４、
２６を覆っている。ゲート電極２４のゲート絶縁膜３０
上部には非晶質ケイ素などの半導体からなる半導体層４
０が島模様に形成されており、半導体層４０の上部には
シリサイドまたはｎ型不純物が高濃度にドーピングされ
ているｎ+水素化非晶質ケイ素などの物質で作られた抵
抗性接触層５５、５６が各々形成されている。
どからなるゲート絶縁膜３０がゲート配線２２、２４、
２６を覆っている。ゲート電極２４のゲート絶縁膜３０
上部には非晶質ケイ素などの半導体からなる半導体層４
０が島模様に形成されており、半導体層４０の上部には
シリサイドまたはｎ型不純物が高濃度にドーピングされ
ているｎ+水素化非晶質ケイ素などの物質で作られた抵
抗性接触層５５、５６が各々形成されている。
【００３４】抵抗性接触層５５、５６及びゲート絶縁膜
３０上にはアルミニウムまたはアルミニウム合金、モリ
ブデン（Ｍｏ）またはモリブデン-タングステン（Ｍｏ
Ｗ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニ
ウム（Ｔｉ）などの金属または導電体からなるデータ配
線６２、６５、６６、６８が形成されている。データ配
線は縦方向に形成されてゲート線２２と交差して画素を
定義するデータ線６２、データ線６２の分枝であり抵抗
性接触層５４の上部まで延びているソース電極６５、デ
ータ線６２の一端部に連結されていて外部からの画像信
号の印加を受けるデータパッド６８、ソース電極６５と
分離されていてゲート電極２６に対してソース電極６５
の反対側の抵抗性接触層５６上部に形成されているドレ
ーン電極６６を含む。
３０上にはアルミニウムまたはアルミニウム合金、モリ
ブデン（Ｍｏ）またはモリブデン-タングステン（Ｍｏ
Ｗ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニ
ウム（Ｔｉ）などの金属または導電体からなるデータ配
線６２、６５、６６、６８が形成されている。データ配
線は縦方向に形成されてゲート線２２と交差して画素を
定義するデータ線６２、データ線６２の分枝であり抵抗
性接触層５４の上部まで延びているソース電極６５、デ
ータ線６２の一端部に連結されていて外部からの画像信
号の印加を受けるデータパッド６８、ソース電極６５と
分離されていてゲート電極２６に対してソース電極６５
の反対側の抵抗性接触層５６上部に形成されているドレ
ーン電極６６を含む。
【００３５】データ配線６２、６５、６６、６８はアル
ミニウム系列の単一膜で形成するのが好ましいが、二重
層以上に形成することもできる。二重層以上に形成する
場合には一つの層は抵抗が小さい物質で形成し、他の層
は他の物質との接触特性の良い物質で作るのが好まし
い。その例としては、Ｃｒ/Ａｌ（またはＡｌ合金）ま
たはＡｌ/Ｍｏなどがあり、本発明の実施例でデータ配
線６２、６５、６６、６８はＣｒの下部膜６０１とアル
ミニウム合金の上部膜６０２で形成されている。
ミニウム系列の単一膜で形成するのが好ましいが、二重
層以上に形成することもできる。二重層以上に形成する
場合には一つの層は抵抗が小さい物質で形成し、他の層
は他の物質との接触特性の良い物質で作るのが好まし
い。その例としては、Ｃｒ/Ａｌ（またはＡｌ合金）ま
たはＡｌ/Ｍｏなどがあり、本発明の実施例でデータ配
線６２、６５、６６、６８はＣｒの下部膜６０１とアル
ミニウム合金の上部膜６０２で形成されている。
【００３６】データ配線６２、６５、６６、６８及び遮
らない半導体層４０上部には窒化ケイ素からなる保護膜
７０が形成されている。保護膜７０にはドレーン電極６
６及びデータパッド６８を各々露出する接触孔７６、７
８が形成されており、ゲート絶縁膜３０と共にゲートパ
ッド２４を露出する接触孔７４が形成されている。この
時、接触孔７４、７６、７８は角を有したり円形の多様
な模様で形成することができ、接触孔の面積、特にドレ
ーン電極６６を露出する接触孔７６は１０μｍ×１０μ
ｍを越えず４μｍ×４μｍ以上であるのが好ましく、そ
れ以外の接触孔７４、７８は接触孔７６より大きく形成
するのが好ましい。
らない半導体層４０上部には窒化ケイ素からなる保護膜
７０が形成されている。保護膜７０にはドレーン電極６
６及びデータパッド６８を各々露出する接触孔７６、７
８が形成されており、ゲート絶縁膜３０と共にゲートパ
ッド２４を露出する接触孔７４が形成されている。この
時、接触孔７４、７６、７８は角を有したり円形の多様
な模様で形成することができ、接触孔の面積、特にドレ
ーン電極６６を露出する接触孔７６は１０μｍ×１０μ
ｍを越えず４μｍ×４μｍ以上であるのが好ましく、そ
れ以外の接触孔７４、７８は接触孔７６より大きく形成
するのが好ましい。
【００３７】保護膜７０上には接触孔７６を通じてドレ
ーン電極６６と電気的に連結されていて画素に位置する
画素電極８２が形成されている。また、保護膜７０上に
は接触孔７４、７８を通じて各々ゲートパッド２４及び
データパッド６８と連結されている補助ゲートパッド８
６及び補助データパッド８８が形成されている。ここ
で、画素電極８２と補助ゲート及びデータパッド８６、
８８はＩＺＯからなる。この時、本発明の構造では接触
孔７４、７６、７８の接触部でアルミニウム系列の金属
膜２４、６６、６８とＩＺＯ膜８２、８６、８８が直接
接している。このような接触構造ではアルミニウム系列
の金属膜２４、６６、６８とＩＺＯ膜８２、８６、８８
の間で腐食が発生せず、これらの間に高抵抗を有する不
純物は除去されているために接触部の接触抵抗が減少す
る。
ーン電極６６と電気的に連結されていて画素に位置する
画素電極８２が形成されている。また、保護膜７０上に
は接触孔７４、７８を通じて各々ゲートパッド２４及び
データパッド６８と連結されている補助ゲートパッド８
６及び補助データパッド８８が形成されている。ここ
で、画素電極８２と補助ゲート及びデータパッド８６、
８８はＩＺＯからなる。この時、本発明の構造では接触
孔７４、７６、７８の接触部でアルミニウム系列の金属
膜２４、６６、６８とＩＺＯ膜８２、８６、８８が直接
接している。このような接触構造ではアルミニウム系列
の金属膜２４、６６、６８とＩＺＯ膜８２、８６、８８
の間で腐食が発生せず、これらの間に高抵抗を有する不
純物は除去されているために接触部の接触抵抗が減少す
る。
【００３８】ここで、画素電極８２は図１及び図２のよ
うに、ゲート線２２と重なって維持蓄電器をなし、維持
容量が不足した場合にはゲート配線２２、２４、２６と
同一層に維持容量用配線を追加することもできる。
うに、ゲート線２２と重なって維持蓄電器をなし、維持
容量が不足した場合にはゲート配線２２、２４、２６と
同一層に維持容量用配線を追加することもできる。
【００３９】このような本発明の実施例による構造では
ゲート配線２２、２４、２６及びデータ配線６２、６
５、６６、６８が低抵抗を有するアルミニウム系列の金
属からなっていて大画面高精細の液晶表示装置に適用す
ることができる。
ゲート配線２２、２４、２６及びデータ配線６２、６
５、６６、６８が低抵抗を有するアルミニウム系列の金
属からなっていて大画面高精細の液晶表示装置に適用す
ることができる。
【００４０】また、ゲートパッド２４、データパッド６
８及びドレーン電極６６のアルミニウム系列金属と補助
ゲートパッド８６、補助データパッド８８及び画素電極
８２のＩＺＯが直接接していて接触部での接触抵抗を最
少化することができ、アルミニウム系列の金属が腐食さ
れることを防止してパッド部を含む接触部の信頼性を確
保することができる。
８及びドレーン電極６６のアルミニウム系列金属と補助
ゲートパッド８６、補助データパッド８８及び画素電極
８２のＩＺＯが直接接していて接触部での接触抵抗を最
少化することができ、アルミニウム系列の金属が腐食さ
れることを防止してパッド部を含む接触部の信頼性を確
保することができる。
【００４１】では、このような本発明の第１実施例によ
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて図１及び図２と図３〜図１１を参考として詳細に説
明する。
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて図１及び図２と図３〜図１１を参考として詳細に説
明する。
【００４２】まず、図３及び図４に示すように、基板１
０上に低抵抗を有するアルミニウム系列の金属のうち、
２ ａｔ％のＮｄを含むＡｌ-Ｎｄを含むターゲットを用
いて２、５００Å程度の厚さで１５０℃程度でスパッタ
リング（ｓｐｕｔｔｅｒｉｎｇ）で積層し、パターニン
グしてゲート線２２、ゲート電極２６及びゲートパッド
２４を含む横方向のゲート配線を形成する。
０上に低抵抗を有するアルミニウム系列の金属のうち、
２ ａｔ％のＮｄを含むＡｌ-Ｎｄを含むターゲットを用
いて２、５００Å程度の厚さで１５０℃程度でスパッタ
リング（ｓｐｕｔｔｅｒｉｎｇ）で積層し、パターニン
グしてゲート線２２、ゲート電極２６及びゲートパッド
２４を含む横方向のゲート配線を形成する。
【００４３】次に、図５及び図６に示すように、窒化ケ
イ素からなるゲート絶縁膜３０、非晶質ケイ素からなる
半導体層４０、ドーピングされた非晶質ケイ素層５０の
３階膜を連続して積層し、マスクを利用したパターニン
グ工程で半導体層４０とドーピングされた非晶質ケイ素
層５０をパターニングしてゲート電極２４と対向するゲ
ート絶縁膜３０上部に島模様の半導体層４０と抵抗接触
層５０を形成する。ここで、ゲート絶縁膜３０は窒化ケ
イ素を２５０〜４００℃温度範囲、２０００〜５０００
Å程度の厚さで積層して形成するのが好ましい。本発明
の実施例でゲート絶縁膜３０は３００℃程度の温度で４
５００Å程度の厚さで積層した。
イ素からなるゲート絶縁膜３０、非晶質ケイ素からなる
半導体層４０、ドーピングされた非晶質ケイ素層５０の
３階膜を連続して積層し、マスクを利用したパターニン
グ工程で半導体層４０とドーピングされた非晶質ケイ素
層５０をパターニングしてゲート電極２４と対向するゲ
ート絶縁膜３０上部に島模様の半導体層４０と抵抗接触
層５０を形成する。ここで、ゲート絶縁膜３０は窒化ケ
イ素を２５０〜４００℃温度範囲、２０００〜５０００
Å程度の厚さで積層して形成するのが好ましい。本発明
の実施例でゲート絶縁膜３０は３００℃程度の温度で４
５００Å程度の厚さで積層した。
【００４４】次に、図７および図８に示すように、モリ
ブデンまたはモリブデン合金またはクロム等からなる下
部膜６０１を５００Å程度の厚さで、低抵抗を有するア
ルミニウム系列の金属のうち、２ ａｔ％のＮｄを含む
Ａｌ-Ｎｄのターゲットを用いて上部膜６０２を１５０
℃程度で２５００Å程度の厚さでスパッタリングを通じ
て順次に積層した後、マスクを利用した写真工程でパタ
ーニングしてゲート線２２と交差するデータ線６２、デ
ータ線６２と連結されてゲート電極２６上部まで延びて
いるソース電極６５、データ線６２と一端部を連結され
ているデータパッド６８及びソース電極６４と分離され
ていてゲート電極２６を中心にソース電極６５と対向す
るドレーン電極６６を含むデータ配線を形成する。ここ
で、上部膜６０２及び下部膜６０１は全て湿式エッチン
グでエッチングすることができ、上部膜６０２は湿式エ
ッチングでエッチングし、下部膜６０１は乾式エッチン
グでエッチングすることもできる。
ブデンまたはモリブデン合金またはクロム等からなる下
部膜６０１を５００Å程度の厚さで、低抵抗を有するア
ルミニウム系列の金属のうち、２ ａｔ％のＮｄを含む
Ａｌ-Ｎｄのターゲットを用いて上部膜６０２を１５０
℃程度で２５００Å程度の厚さでスパッタリングを通じ
て順次に積層した後、マスクを利用した写真工程でパタ
ーニングしてゲート線２２と交差するデータ線６２、デ
ータ線６２と連結されてゲート電極２６上部まで延びて
いるソース電極６５、データ線６２と一端部を連結され
ているデータパッド６８及びソース電極６４と分離され
ていてゲート電極２６を中心にソース電極６５と対向す
るドレーン電極６６を含むデータ配線を形成する。ここ
で、上部膜６０２及び下部膜６０１は全て湿式エッチン
グでエッチングすることができ、上部膜６０２は湿式エ
ッチングでエッチングし、下部膜６０１は乾式エッチン
グでエッチングすることもできる。
【００４５】次に、データ配線６２、６５、６６、６８
で遮らないドーピングされた非晶質ケイ素層パターン５
０をエッチングしてゲート電極２６を中心に両側に分離
する一方、両側のドーピングされた非晶質ケイ素層５
５、５６の間の半導体層４０を露出させる。引き続き、
露出された半導体層４０の表面を安定化させるために酸
素プラズマ処理を実施するのが好ましい。
で遮らないドーピングされた非晶質ケイ素層パターン５
０をエッチングしてゲート電極２６を中心に両側に分離
する一方、両側のドーピングされた非晶質ケイ素層５
５、５６の間の半導体層４０を露出させる。引き続き、
露出された半導体層４０の表面を安定化させるために酸
素プラズマ処理を実施するのが好ましい。
【００４６】次に、図９のように、窒化ケイ素のような
無機絶縁膜を２５０〜４００℃範囲で積層して保護膜７
０を形成し、２５０〜４００℃範囲で３０分〜２時間範
囲内でアニーリングを実施する。本発明の実施例では、
好ましくは３００℃程度で保護膜７０を２０００〜３０
００Å程度の厚さで積層して３００℃程度でアニーリン
グを実施し、アニーリングは３０分〜１時間程度進行し
た。製造工程時に配線２２、２４、２６、６２、６５、
６６、６８のアルミニウム系列の金属上部面に形成され
た高抵抗の残留層がアニーリングを実施する工程で除去
できる。例えば、アルミニウム系列金属の表面には製造
工程時空気の中の酸素と金属膜のアルミニウムが反応し
てＡｌ2Ｏ3を含む残留膜が形成されるが、アニーリング
を実施すればこのような残留膜が除去される。これにつ
いては図３４及び図３５を通じて具体的に説明する。ま
た、本発明の実施例で保護膜７０を積層する前にデータ
配線６２、６５、６６、６８の上部に有機物質またはＡ
ｌ2Ｏ3などのような残留物質を除去するためにアルカリ
洗浄または電解質洗浄を実施するのが好ましく、アルミ
ニウムを含む物質をエッチングするためのアルミニウム
エッチング液を利用した洗浄を実施することもできる。
無機絶縁膜を２５０〜４００℃範囲で積層して保護膜７
０を形成し、２５０〜４００℃範囲で３０分〜２時間範
囲内でアニーリングを実施する。本発明の実施例では、
好ましくは３００℃程度で保護膜７０を２０００〜３０
００Å程度の厚さで積層して３００℃程度でアニーリン
グを実施し、アニーリングは３０分〜１時間程度進行し
た。製造工程時に配線２２、２４、２６、６２、６５、
６６、６８のアルミニウム系列の金属上部面に形成され
た高抵抗の残留層がアニーリングを実施する工程で除去
できる。例えば、アルミニウム系列金属の表面には製造
工程時空気の中の酸素と金属膜のアルミニウムが反応し
てＡｌ2Ｏ3を含む残留膜が形成されるが、アニーリング
を実施すればこのような残留膜が除去される。これにつ
いては図３４及び図３５を通じて具体的に説明する。ま
た、本発明の実施例で保護膜７０を積層する前にデータ
配線６２、６５、６６、６８の上部に有機物質またはＡ
ｌ2Ｏ3などのような残留物質を除去するためにアルカリ
洗浄または電解質洗浄を実施するのが好ましく、アルミ
ニウムを含む物質をエッチングするためのアルミニウム
エッチング液を利用した洗浄を実施することもできる。
【００４７】次に、図１０及び図１１に示すように、保
護膜７０をマスクを利用した写真エッチング工程でゲー
ト絶縁膜３０と共に乾式エッチングでパターニングし、
ゲートパッド２４、ドレーン電極６６及びデータパッド
６８を各々露出する接触孔７４、７６、７８を形成す
る。ここで、接触孔７４、７６、７８を形成する時エッ
チング条件はアルミニウム系列の金属膜がエッチングさ
れない条件を適用するのが好ましく、エッチング気体と
してはＦ系列の気体を用いることができる。この時、接
触孔７４、７６、７８は角を有する模様または円形の模
様に形成することができ、接触孔の面積、特にドレーン
電極６６を露出する接触孔７６は１０μｍ×１０μｍを
越えず、４μｍ×４μｍ以上に形成するのが好ましく、
これについては後に説明する。もちろん、ゲートパッド
２４及びデータパッド６８を露出する接触孔７４、７８
は接触孔７６より大きく形成することができる。
護膜７０をマスクを利用した写真エッチング工程でゲー
ト絶縁膜３０と共に乾式エッチングでパターニングし、
ゲートパッド２４、ドレーン電極６６及びデータパッド
６８を各々露出する接触孔７４、７６、７８を形成す
る。ここで、接触孔７４、７６、７８を形成する時エッ
チング条件はアルミニウム系列の金属膜がエッチングさ
れない条件を適用するのが好ましく、エッチング気体と
してはＦ系列の気体を用いることができる。この時、接
触孔７４、７６、７８は角を有する模様または円形の模
様に形成することができ、接触孔の面積、特にドレーン
電極６６を露出する接触孔７６は１０μｍ×１０μｍを
越えず、４μｍ×４μｍ以上に形成するのが好ましく、
これについては後に説明する。もちろん、ゲートパッド
２４及びデータパッド６８を露出する接触孔７４、７８
は接触孔７６より大きく形成することができる。
【００４８】最後に図１及び２に示すように、ＩＺＯ膜
をスパッタリングで積層してマスクを利用したパターニ
ングを実施し、接触孔７６を通じてドレーン電極６６と
連結される画素電極８２と接触孔７４、７８を通じてゲ
ートパッド２４及びデータパッド６８と各々連結される
補助ゲートパッド８６及び補助データパッド８８を各々
形成する。この時、本発明の製造方法では保護膜７０を
パターニングする前にアニーリングを実施してアルミニ
ウム系列の金属膜２４、６６、６８上部の高抵抗の残留
膜を除去することによって接触孔７４、７６、７８の接
触部でアルミニウム系列の金属膜２４、６６、６８とＩ
ＺＯ膜８２、８６、８８が直接接するようになる。この
ような接触構造ではアルミニウム系列の金属膜２４、６
６、６８とＩＺＯ膜８２、８６、８８の間で腐食が発生
せず、これらの間に高抵抗を有する不純物が除去されて
いるために接触部の接触抵抗が減少する。本発明の実施
例におけるＩＺＯ膜８２、８６、８８を形成するための
ターゲット（ｔａｒｇｅｔ）はイデミツ（Ｉｄｅｍｉｔ
ｓｕ）社のＩＤＩＸＯ（ｉ−ｎｄｉｕｍ ｘ−ｍｅｔａ
ｌ ｏｘｉｄｅ）という商品を使用し、ターゲットはＩ
ｎ2Ｏ3及びＺｎＯを含み、Ｚｎの含有量は１５〜２０
ａｔ％範囲であるのが好ましい。また、接触抵抗を最少
化するためにＩＺＯ膜は２５０℃以下の範囲で積層する
のが好ましい。
をスパッタリングで積層してマスクを利用したパターニ
ングを実施し、接触孔７６を通じてドレーン電極６６と
連結される画素電極８２と接触孔７４、７８を通じてゲ
ートパッド２４及びデータパッド６８と各々連結される
補助ゲートパッド８６及び補助データパッド８８を各々
形成する。この時、本発明の製造方法では保護膜７０を
パターニングする前にアニーリングを実施してアルミニ
ウム系列の金属膜２４、６６、６８上部の高抵抗の残留
膜を除去することによって接触孔７４、７６、７８の接
触部でアルミニウム系列の金属膜２４、６６、６８とＩ
ＺＯ膜８２、８６、８８が直接接するようになる。この
ような接触構造ではアルミニウム系列の金属膜２４、６
６、６８とＩＺＯ膜８２、８６、８８の間で腐食が発生
せず、これらの間に高抵抗を有する不純物が除去されて
いるために接触部の接触抵抗が減少する。本発明の実施
例におけるＩＺＯ膜８２、８６、８８を形成するための
ターゲット（ｔａｒｇｅｔ）はイデミツ（Ｉｄｅｍｉｔ
ｓｕ）社のＩＤＩＸＯ（ｉ−ｎｄｉｕｍ ｘ−ｍｅｔａ
ｌ ｏｘｉｄｅ）という商品を使用し、ターゲットはＩ
ｎ2Ｏ3及びＺｎＯを含み、Ｚｎの含有量は１５〜２０
ａｔ％範囲であるのが好ましい。また、接触抵抗を最少
化するためにＩＺＯ膜は２５０℃以下の範囲で積層する
のが好ましい。
【００４９】このような本発明の実施例による製造方法
ではＩＺＯ膜を積層する前にＩＺＯとアルミニウム系列
の金属の間の接触特性を向上させるために熱処理工程を
実施することによってパッド部を含んだ接触部の接触抵
抗を最少化して接触部の信頼性を確保することができ
る。
ではＩＺＯ膜を積層する前にＩＺＯとアルミニウム系列
の金属の間の接触特性を向上させるために熱処理工程を
実施することによってパッド部を含んだ接触部の接触抵
抗を最少化して接触部の信頼性を確保することができ
る。
【００５０】前述したように、本発明の実施例における
保護膜７０を積層する前にデータ配線６２、６５、６
６、６８の上部に有機物質またはＡｌ2Ｏ3などのような
残留物質を除去するためにアルミニウムエッチング液を
利用した洗浄を実施した結果、アニーリングを実施した
場合と同様に接触孔７４、７６、７８を含む接触部の接
触抵抗がＥ４-Ｅ５Ω程度の範囲であった。従って、ア
ルミニウムエッチング液を利用した洗浄工程を実施する
場合にアニーリング工程を省略することができ、この
時、アルミニウムエッチング液は硝酸（ＨＮＯ3）、り
ん酸（Ｈ3ＰＯ4）、酢酸（ＣＨ3ＣＯＯＨ）及び超純水
を含み、アルミニウムエッチング液を利用した洗浄工程
は１０秒以下とするのが良く、７〜１０秒範囲の時間の
間に実施するのが好ましい。
保護膜７０を積層する前にデータ配線６２、６５、６
６、６８の上部に有機物質またはＡｌ2Ｏ3などのような
残留物質を除去するためにアルミニウムエッチング液を
利用した洗浄を実施した結果、アニーリングを実施した
場合と同様に接触孔７４、７６、７８を含む接触部の接
触抵抗がＥ４-Ｅ５Ω程度の範囲であった。従って、ア
ルミニウムエッチング液を利用した洗浄工程を実施する
場合にアニーリング工程を省略することができ、この
時、アルミニウムエッチング液は硝酸（ＨＮＯ3）、り
ん酸（Ｈ3ＰＯ4）、酢酸（ＣＨ3ＣＯＯＨ）及び超純水
を含み、アルミニウムエッチング液を利用した洗浄工程
は１０秒以下とするのが良く、７〜１０秒範囲の時間の
間に実施するのが好ましい。
【００５１】このような方法は前述したように、５枚の
マスクを用いる製造方法に適用することができるが、４
枚マスクを用いる液晶表示装置用薄膜トランジスタ基板
の製造方法にも同様に適用することができる。これにつ
いて図面を参照して詳細に説明する。
マスクを用いる製造方法に適用することができるが、４
枚マスクを用いる液晶表示装置用薄膜トランジスタ基板
の製造方法にも同様に適用することができる。これにつ
いて図面を参照して詳細に説明する。
【００５２】まず、図１２〜図１４を参考として本発明
の実施例による４枚マスクを用いて完成された液晶表示
装置用薄膜トランジスタ基板の単位画素構造について詳
細に説明する。
の実施例による４枚マスクを用いて完成された液晶表示
装置用薄膜トランジスタ基板の単位画素構造について詳
細に説明する。
【００５３】図１２は、本発明の第２実施例による液晶
表示装置用薄膜トランジスタ基板の配置図であり、図１
３及び図１４は各々図１２に示した薄膜トランジスタ基
板をXIII-XIII'線及びXIV-XIV'線に沿って切断して示し
た断面図である。
表示装置用薄膜トランジスタ基板の配置図であり、図１
３及び図１４は各々図１２に示した薄膜トランジスタ基
板をXIII-XIII'線及びXIV-XIV'線に沿って切断して示し
た断面図である。
【００５４】まず、絶縁基板１０上に第１実施例と同様
にアルミニウム系列の金属からなるゲート線２２、ゲー
トパッド２４及びゲート電極２６を含むゲート配線が形
成されている。そして、ゲート配線は基板１０上部にゲ
ート線２２と平行し、上板の共通電極に入力される共通
電極電圧などの電圧の印加を外部から受ける維持電極２
８を含む。維持電極２８は後述する画素電極８２と連結
された維持蓄電器用導電体パターン６４と重なって画素
の電荷保存能力を向上させる維持蓄電器をなし、後述す
る画素電極８２とゲート線２２の重畳で発生する維持容
量が十分な場合、形成しないこともある。
にアルミニウム系列の金属からなるゲート線２２、ゲー
トパッド２４及びゲート電極２６を含むゲート配線が形
成されている。そして、ゲート配線は基板１０上部にゲ
ート線２２と平行し、上板の共通電極に入力される共通
電極電圧などの電圧の印加を外部から受ける維持電極２
８を含む。維持電極２８は後述する画素電極８２と連結
された維持蓄電器用導電体パターン６４と重なって画素
の電荷保存能力を向上させる維持蓄電器をなし、後述す
る画素電極８２とゲート線２２の重畳で発生する維持容
量が十分な場合、形成しないこともある。
【００５５】ゲート配線２２、２４、２６、２８上には
窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０
が形成されてゲート配線２２、２４、２６、２８を覆っ
ている。
窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０
が形成されてゲート配線２２、２４、２６、２８を覆っ
ている。
【００５６】ゲート絶縁膜３０上には水素化非晶質ケイ
素（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍ−ｏｒｐｈｏｕｓ
ｓｉｌｉｃｏｎ）などの半導体からなる半導体パターン
４２、４８が形成されており、半導体パターン４２、４
８上には燐（Ｐ）などのｎ型不純物で高濃度にドーピン
グされている非晶質ケイ素などからなる抵抗性接触層
（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）パターンま
たは中間層パターン５５、５６、５８が形成されてい
る。
素（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍ−ｏｒｐｈｏｕｓ
ｓｉｌｉｃｏｎ）などの半導体からなる半導体パターン
４２、４８が形成されており、半導体パターン４２、４
８上には燐（Ｐ）などのｎ型不純物で高濃度にドーピン
グされている非晶質ケイ素などからなる抵抗性接触層
（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）パターンま
たは中間層パターン５５、５６、５８が形成されてい
る。
【００５７】抵抗性５５、５６、５８上には低抵抗を有
するアルミニウム系列の導電物質からなるデータ配線が
形成されている。データ配線は縦方向に形成されている
データ線６２、データ線６２の一端部に連結されて外部
からの画像信号の印加を受けるデータパッド６８、そし
て、データ線６２の分枝である薄膜トランジスタのソー
ス電極６５からなるデータ線部を含み、また、データ線
部６２、６８、６５と分離されていてゲート電極２６ま
たは薄膜トランジスタのチャンネル部（Ｃ）に対してソ
ース電極６５の反対側に位置する薄膜トランジスタのド
レーン電極６６と維持電極２８上に位置している維持蓄
電器用導電体パターン６４も含む。維持電極２８を形成
しない場合、維持蓄電器用導電体パターン６４も形成し
ない。
するアルミニウム系列の導電物質からなるデータ配線が
形成されている。データ配線は縦方向に形成されている
データ線６２、データ線６２の一端部に連結されて外部
からの画像信号の印加を受けるデータパッド６８、そし
て、データ線６２の分枝である薄膜トランジスタのソー
ス電極６５からなるデータ線部を含み、また、データ線
部６２、６８、６５と分離されていてゲート電極２６ま
たは薄膜トランジスタのチャンネル部（Ｃ）に対してソ
ース電極６５の反対側に位置する薄膜トランジスタのド
レーン電極６６と維持電極２８上に位置している維持蓄
電器用導電体パターン６４も含む。維持電極２８を形成
しない場合、維持蓄電器用導電体パターン６４も形成し
ない。
【００５８】データ配線６２、６４、６５、６６、６８
もゲート配線２２、２４、２６、２８と同様にアルミニ
ウム系列の金属からなる単一層で形成されることがある
が、第１実施例と同様にクロムまたはモリブデンまたは
モリブデン合金またはタンタルまたはチタニウムからな
る下部膜とアルミニウム系列の金属からなる上部膜を含
む二重膜で形成されることもできる。
もゲート配線２２、２４、２６、２８と同様にアルミニ
ウム系列の金属からなる単一層で形成されることがある
が、第１実施例と同様にクロムまたはモリブデンまたは
モリブデン合金またはタンタルまたはチタニウムからな
る下部膜とアルミニウム系列の金属からなる上部膜を含
む二重膜で形成されることもできる。
【００５９】抵抗性接触層パターン５５、５６、５８は
その下部の半導体パターン４２、４８とその上部のデー
タ配線６２、６４、６５、６６、６８の接触抵抗を低く
する役割を果たし、データ配線６２、６４、６５、６
６、６８と完全に同一な形態を有する。つまり、データ
線部中間層パターン５５はデータ配線６２、６８、６５
と同一であり、ドレーン電極用中間層パターン５６はド
レーン電極６６と同一で、維持蓄電器用中間層パターン
５８は維持蓄電器用導電体パターン６４と同一である。
その下部の半導体パターン４２、４８とその上部のデー
タ配線６２、６４、６５、６６、６８の接触抵抗を低く
する役割を果たし、データ配線６２、６４、６５、６
６、６８と完全に同一な形態を有する。つまり、データ
線部中間層パターン５５はデータ配線６２、６８、６５
と同一であり、ドレーン電極用中間層パターン５６はド
レーン電極６６と同一で、維持蓄電器用中間層パターン
５８は維持蓄電器用導電体パターン６４と同一である。
【００６０】一方、半導体パターン４２、４８は薄膜ト
ランジスタのチャンネル部（Ｃ）を除くとデータ配線６
２、６４、６５、６６、６８及び抵抗性接触層パターン
５５、５６、５８と同一な模様をしている。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６４及び維持蓄電器用接触層パターン５８
は同一な模様であるが、薄膜トランジスタ用半導体パタ
ーン４２はデータ配線及び接触層パターンの残り部分と
多少異なる。つまり、薄膜トランジスタのチャンネル部
（Ｃ）でデータ配線６２、６８、６５、特にソース電極
６５とドレーン電極６６が分離されていてデータ線部中
間層パターン５５とドレーン電極用中間層パターン５６
も分離されているが、薄膜トランジスタ用半導体パター
ン４２はここで切断されずに連結されて薄膜トランジス
タのチャンネルを生成する。
ランジスタのチャンネル部（Ｃ）を除くとデータ配線６
２、６４、６５、６６、６８及び抵抗性接触層パターン
５５、５６、５８と同一な模様をしている。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６４及び維持蓄電器用接触層パターン５８
は同一な模様であるが、薄膜トランジスタ用半導体パタ
ーン４２はデータ配線及び接触層パターンの残り部分と
多少異なる。つまり、薄膜トランジスタのチャンネル部
（Ｃ）でデータ配線６２、６８、６５、特にソース電極
６５とドレーン電極６６が分離されていてデータ線部中
間層パターン５５とドレーン電極用中間層パターン５６
も分離されているが、薄膜トランジスタ用半導体パター
ン４２はここで切断されずに連結されて薄膜トランジス
タのチャンネルを生成する。
【００６１】データ配線６２、６４、６５、６６、６８
上には窒化ケイ素からなる保護膜７０が形成されてい
る。保護膜７０はドレーン電極６６、データパッド６８
及び維持蓄電器用導電体パターン６４を露出する接触孔
７６、７８、７２を有しており、また、ゲート絶縁膜３
０と共にゲートパッド２４を露出する接触孔７４を有し
ている。
上には窒化ケイ素からなる保護膜７０が形成されてい
る。保護膜７０はドレーン電極６６、データパッド６８
及び維持蓄電器用導電体パターン６４を露出する接触孔
７６、７８、７２を有しており、また、ゲート絶縁膜３
０と共にゲートパッド２４を露出する接触孔７４を有し
ている。
【００６２】保護膜７０上には薄膜トランジスタから画
像信号を受けて上板の電極と共に電気場を生成する画素
電極８２が形成されている。画素電極８２はＩＺＯなど
の透明な導電物質で作られ、接触孔７６を通じてドレー
ン電極６６と物理的・電気的に連結されて画像信号の伝
達を受ける。画素電極８２はまた隣接するゲート線２２
及びデータ線６２と重なって開口率を高めているが、重
ならないこともある。また、画素電極８２は接触孔７２
を通じて維持蓄電器用導電体パターン６４とも連結され
て導電体パターン６４に画像信号を伝達する。一方、ゲ
ートパッド２４及びデータパッド６８上には接触孔７
４、７８を通じて各々これらと連結される補助ゲートパ
ッド８６及び補助データパッド８８が形成されており、
これらはパッド２４、６８と外部回路装置との接着性を
補完してパッドを保護する役割を果たすものであって必
須ではなく、これらの適用如何は選択的である。
像信号を受けて上板の電極と共に電気場を生成する画素
電極８２が形成されている。画素電極８２はＩＺＯなど
の透明な導電物質で作られ、接触孔７６を通じてドレー
ン電極６６と物理的・電気的に連結されて画像信号の伝
達を受ける。画素電極８２はまた隣接するゲート線２２
及びデータ線６２と重なって開口率を高めているが、重
ならないこともある。また、画素電極８２は接触孔７２
を通じて維持蓄電器用導電体パターン６４とも連結され
て導電体パターン６４に画像信号を伝達する。一方、ゲ
ートパッド２４及びデータパッド６８上には接触孔７
４、７８を通じて各々これらと連結される補助ゲートパ
ッド８６及び補助データパッド８８が形成されており、
これらはパッド２４、６８と外部回路装置との接着性を
補完してパッドを保護する役割を果たすものであって必
須ではなく、これらの適用如何は選択的である。
【００６３】ここでは画素電極８２の材料の例として透
明なＩＺＯをあげたが、透明な導電性ポリマー（ｐｏｌ
ｙｍｅｒ）等で形成することができ、反射型液晶表示装
置の場合、不透明な導電物質を使用してもよい。
明なＩＺＯをあげたが、透明な導電性ポリマー（ｐｏｌ
ｙｍｅｒ）等で形成することができ、反射型液晶表示装
置の場合、不透明な導電物質を使用してもよい。
【００６４】次に、図１２〜図１４の構造を有する液晶
表示装置用薄膜トランジスタ基板を４枚マスクを用いて
製造する方法について詳細に図１２〜図１４と図１５〜
図３３を参照して説明する。
表示装置用薄膜トランジスタ基板を４枚マスクを用いて
製造する方法について詳細に図１２〜図１４と図１５〜
図３３を参照して説明する。
【００６５】まず、図１５〜図１７に示すように、第１
実施例と同様に第１マスクを利用した写真エッチング工
程で基板１０上にゲート線２２、ゲートパッド２４、ゲ
ート電極２６及び維持電極２８を含み、低抵抗を有する
アルミニウム系列の金属からなるゲート配線を形成す
る。
実施例と同様に第１マスクを利用した写真エッチング工
程で基板１０上にゲート線２２、ゲートパッド２４、ゲ
ート電極２６及び維持電極２８を含み、低抵抗を有する
アルミニウム系列の金属からなるゲート配線を形成す
る。
【００６６】次に、図１８及び図１９に示すように、窒
化ケイ素からなるゲート絶縁膜３０、半導体層４０、中
間層５０を化学気相蒸着法を用いて各々１５００Å〜５
０００Å、５００Å〜２０００Å、３００Å〜６００Å
の厚さで連続蒸着し、引き続いて低抵抗を有するアルミ
ニウム系列の金属で上部膜とクロムからなる下部膜を含
む導電層６０をスパッタリングなどの方法で１５００Å
〜３０００Åの厚さで蒸着した後、その上に感光膜１１
０を１μｍ〜２μｍの厚さで塗布する。この時にもゲー
ト絶縁膜３０は２５０〜４００℃範囲で積層するのが良
く、本発明の実施例では３００℃程度の温度で４５００
Å程度の厚さで形成した。
化ケイ素からなるゲート絶縁膜３０、半導体層４０、中
間層５０を化学気相蒸着法を用いて各々１５００Å〜５
０００Å、５００Å〜２０００Å、３００Å〜６００Å
の厚さで連続蒸着し、引き続いて低抵抗を有するアルミ
ニウム系列の金属で上部膜とクロムからなる下部膜を含
む導電層６０をスパッタリングなどの方法で１５００Å
〜３０００Åの厚さで蒸着した後、その上に感光膜１１
０を１μｍ〜２μｍの厚さで塗布する。この時にもゲー
ト絶縁膜３０は２５０〜４００℃範囲で積層するのが良
く、本発明の実施例では３００℃程度の温度で４５００
Å程度の厚さで形成した。
【００６７】その後、第２マスクを通じて感光膜１１０
に光を照射した後現像して図２１及び図２２に示すよう
に、感光膜パターン１１２、１１４を形成する。この
時、感光膜パターン１１２、１１４の中から薄膜トラン
ジスタのチャンネル部（Ｃ）、つまり、ソース電極６５
とドレーン電極６６の間に位置した第１部分１１４はデ
ータ配線部（Ａ）、つまり、データ配線６２、６４、６
５、６６、６８が形成される部分に位置した第２部分１
１２より厚さが小さくなるようにし、その他の部分
（Ｂ）の感光膜は全て除去する。この時、チャンネル部
（Ｃ）に残っている感光膜１１４の厚さとデータ配線部
（Ａ）に残っている感光膜１１２の厚さの比は後述する
エッチング工程での工程条件によって異なるようにしな
ければならず、第１部分１１４の厚さを第２部分１１２
の厚さの１/２以下にするのが好ましく、例えば、４０
００Å以下であるのが良い。
に光を照射した後現像して図２１及び図２２に示すよう
に、感光膜パターン１１２、１１４を形成する。この
時、感光膜パターン１１２、１１４の中から薄膜トラン
ジスタのチャンネル部（Ｃ）、つまり、ソース電極６５
とドレーン電極６６の間に位置した第１部分１１４はデ
ータ配線部（Ａ）、つまり、データ配線６２、６４、６
５、６６、６８が形成される部分に位置した第２部分１
１２より厚さが小さくなるようにし、その他の部分
（Ｂ）の感光膜は全て除去する。この時、チャンネル部
（Ｃ）に残っている感光膜１１４の厚さとデータ配線部
（Ａ）に残っている感光膜１１２の厚さの比は後述する
エッチング工程での工程条件によって異なるようにしな
ければならず、第１部分１１４の厚さを第２部分１１２
の厚さの１/２以下にするのが好ましく、例えば、４０
００Å以下であるのが良い。
【００６８】このように、位置によって感光膜の厚さを
別にする方法は多様にあり、Ａ領域の光の透過量を調節
するために主にスリットや格子形態のパターンを形成し
たり半透明膜を使用する。
別にする方法は多様にあり、Ａ領域の光の透過量を調節
するために主にスリットや格子形態のパターンを形成し
たり半透明膜を使用する。
【００６９】この時、スリットの間に位置したパターン
の線幅やパターンの間の間隔、つまり、スリットの幅は
露光時に使用する露光器の分解能より小さいのが好まし
く、半透明膜を用いる場合にはマスクを製作する時に透
過率を調節するために他の透過率を有する薄膜を用いた
り厚さが異なる薄膜を用いることができる。
の線幅やパターンの間の間隔、つまり、スリットの幅は
露光時に使用する露光器の分解能より小さいのが好まし
く、半透明膜を用いる場合にはマスクを製作する時に透
過率を調節するために他の透過率を有する薄膜を用いた
り厚さが異なる薄膜を用いることができる。
【００７０】このようなマスクを通じて感光膜に光を照
射すれば光に直接露出される部分では高分子が完全に分
解され、スリットパターンや半透明膜が形成されている
部分では光の照射量が少ないので高分子は完全分解され
ない状態であり、遮光膜で遮られた部分では高分子が殆
ど分解されない。引き続いて感光膜を現像すると、分解
されない高分子部分のみが残り、光が少なく照射された
中央部分には光に全く照射されない部分より薄い厚さの
感光膜を残すことができる。この時、露光時間を長くす
れば全ての分子が分解されるので、そうならないように
しなければならない。
射すれば光に直接露出される部分では高分子が完全に分
解され、スリットパターンや半透明膜が形成されている
部分では光の照射量が少ないので高分子は完全分解され
ない状態であり、遮光膜で遮られた部分では高分子が殆
ど分解されない。引き続いて感光膜を現像すると、分解
されない高分子部分のみが残り、光が少なく照射された
中央部分には光に全く照射されない部分より薄い厚さの
感光膜を残すことができる。この時、露光時間を長くす
れば全ての分子が分解されるので、そうならないように
しなければならない。
【００７１】このような薄い厚さの感光膜１１４はリフ
ローが可能な物質からなる感光膜を用いて光が完全に透
過できる部分と光が完全に透過できない部分に分けられ
た通常のマイクで露光した後に現像してリフローさせ、
感光膜が残留しない部分に感光膜の一部が流れるように
して形成することもできる。
ローが可能な物質からなる感光膜を用いて光が完全に透
過できる部分と光が完全に透過できない部分に分けられ
た通常のマイクで露光した後に現像してリフローさせ、
感光膜が残留しない部分に感光膜の一部が流れるように
して形成することもできる。
【００７２】次に、感光膜パターン１１４及びその下部
の膜、つまり、導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進める。この時、データ配線
部（Ａ）にはデータ配線及びその下部の膜がそのまま残
っており、チャンネル部（Ｃ）には半導体層だけ残って
いなければならず、残りの部分（Ｂ）には上の３ケ層６
０、５０、４０が全て除去されてゲート絶縁膜３０が露
出されるようにする。
の膜、つまり、導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進める。この時、データ配線
部（Ａ）にはデータ配線及びその下部の膜がそのまま残
っており、チャンネル部（Ｃ）には半導体層だけ残って
いなければならず、残りの部分（Ｂ）には上の３ケ層６
０、５０、４０が全て除去されてゲート絶縁膜３０が露
出されるようにする。
【００７３】まず、図２３及び図２４に示したように、
その他の部分（Ｂ）の露出されている導電層６０を除去
してその下部の中間層５０を露出させる。この過程では
乾式エッチングまたは湿式エッチング方法を全て使用す
ることができ、この時導電層６０はエッチングされて感
光膜パターン１１２、１１４は殆どエッチングされない
条件下で行うのが良い。しかし、乾式エッチングの場
合、導電層６０だけをエッチングして感光膜パターン１
１２、１１４はエッチングされない条件を検索し難いの
で感光膜パターン１１２、１１４も共にエッチングされ
る条件下で行うことができる。この場合には湿式エッチ
ングの場合より第１部分１１４の厚さを厚くしてこの過
程で第１部分１１４が除去されて下部の導電層６０が露
出されることがないようにする。
その他の部分（Ｂ）の露出されている導電層６０を除去
してその下部の中間層５０を露出させる。この過程では
乾式エッチングまたは湿式エッチング方法を全て使用す
ることができ、この時導電層６０はエッチングされて感
光膜パターン１１２、１１４は殆どエッチングされない
条件下で行うのが良い。しかし、乾式エッチングの場
合、導電層６０だけをエッチングして感光膜パターン１
１２、１１４はエッチングされない条件を検索し難いの
で感光膜パターン１１２、１１４も共にエッチングされ
る条件下で行うことができる。この場合には湿式エッチ
ングの場合より第１部分１１４の厚さを厚くしてこの過
程で第１部分１１４が除去されて下部の導電層６０が露
出されることがないようにする。
【００７４】導電層６０がＭｏまたはＭｏＷ合金、Ａｌ
またはＡｌ合金、Ｔａのうちのいずれかの一つの場合に
は乾式エッチングや湿式エッチングのうちのいずれも可
能である。しかし、Ｃｒは乾式エッチング方法ではよく
除去されないために、導電層６０がＣｒであれば湿式エ
ッチングだけを用いるのが良い。導電体層６０がＣｒで
ある湿式エッチングの場合には、エッチング液としてＣ
ｅＮＨＯ3を使用することができ、導電体層６０がＭｏ
やＭｏＷである乾式エッチングの場合のエッチング気体
としてはＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合
気体を使用することができ、後者の場合感光膜に対しエ
ッチング比も殆ど似ている。
またはＡｌ合金、Ｔａのうちのいずれかの一つの場合に
は乾式エッチングや湿式エッチングのうちのいずれも可
能である。しかし、Ｃｒは乾式エッチング方法ではよく
除去されないために、導電層６０がＣｒであれば湿式エ
ッチングだけを用いるのが良い。導電体層６０がＣｒで
ある湿式エッチングの場合には、エッチング液としてＣ
ｅＮＨＯ3を使用することができ、導電体層６０がＭｏ
やＭｏＷである乾式エッチングの場合のエッチング気体
としてはＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合
気体を使用することができ、後者の場合感光膜に対しエ
ッチング比も殆ど似ている。
【００７５】このようにすると、図２３及び図２４に示
したように、チャンネル部（Ｃ）及びデータ配線部
（Ｂ）の導電層、つまり、ソース/ドレーン用導電体パ
ターン６７と維持蓄電器用導電体パターン６４のみが残
ってその他部分（Ｂ）の導電体層６０は全て除去されて
その下部の中間層５０が露出される。この時、残った導
電体パターン６７、６４はソース及びドレーン電極６
５、６６が分離されずに連結されている点を除くとデー
タ配線６２、６４、６５、６６、６８の形態と同一であ
る。また乾式エッチングを使用した場合、感光膜パター
ン１１２、１１４もある程度の厚さでエッチングされ
る。
したように、チャンネル部（Ｃ）及びデータ配線部
（Ｂ）の導電層、つまり、ソース/ドレーン用導電体パ
ターン６７と維持蓄電器用導電体パターン６４のみが残
ってその他部分（Ｂ）の導電体層６０は全て除去されて
その下部の中間層５０が露出される。この時、残った導
電体パターン６７、６４はソース及びドレーン電極６
５、６６が分離されずに連結されている点を除くとデー
タ配線６２、６４、６５、６６、６８の形態と同一であ
る。また乾式エッチングを使用した場合、感光膜パター
ン１１２、１１４もある程度の厚さでエッチングされ
る。
【００７６】次に、図２５及び図２６に示すように、他
の部分（Ｂ）の露出された中間層５０及びその下部の半
導体層４０を感光膜の第１部分１１４と共に乾式エッチ
ング方法で同時に除去する。この時のエッチングは感光
膜パターン１１２、１１４と中間層５０及び半導体層４
０（半導体層と中間層とはエッチング選択性が殆ど無
い）が同時にエッチングされてゲート絶縁膜３０はエッ
チングされない条件で行わなければならず、特に感光膜
パターン１１２、１１４と半導体層４０に対するエッチ
ング比が殆ど同一な条件でエッチングするのが好まし
い。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6とＯ2
の混合気体を使用すれば殆ど同一な厚さで二つの膜をエ
ッチングすることができる。感光膜パターン１１２、１
１４と半導体層４０に対するエッチング比が同一な場
合、第１部分１１４の厚さは半導体層４０と中間層５０
との厚さを合せたのと同一であったりそれより小さくす
るべきである。
の部分（Ｂ）の露出された中間層５０及びその下部の半
導体層４０を感光膜の第１部分１１４と共に乾式エッチ
ング方法で同時に除去する。この時のエッチングは感光
膜パターン１１２、１１４と中間層５０及び半導体層４
０（半導体層と中間層とはエッチング選択性が殆ど無
い）が同時にエッチングされてゲート絶縁膜３０はエッ
チングされない条件で行わなければならず、特に感光膜
パターン１１２、１１４と半導体層４０に対するエッチ
ング比が殆ど同一な条件でエッチングするのが好まし
い。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6とＯ2
の混合気体を使用すれば殆ど同一な厚さで二つの膜をエ
ッチングすることができる。感光膜パターン１１２、１
１４と半導体層４０に対するエッチング比が同一な場
合、第１部分１１４の厚さは半導体層４０と中間層５０
との厚さを合せたのと同一であったりそれより小さくす
るべきである。
【００７７】このようにすると、図２５及び図２６に示
したように、チャンネル部（Ｃ）の第１部分１１４が除
去されてソース/ドレーン用導電体パターン６７が露出
され、その他の部分（Ｂ）の中間層５０及び半導体層４
０が除去されてその下部のゲート絶縁膜３０が露出され
る。一方、データ配線部（Ａ）の第２部分１１２もまた
エッチングされるので厚さが薄くなる。また、この段階
で半導体パターン４２、４８が完成する。図面符号５７
と５８は各々ソース/ドレーン用導電体パターン６７下
部の中間層パターンと維持蓄電器用導電体パターン６４
の下部の中間層パターンを指す。
したように、チャンネル部（Ｃ）の第１部分１１４が除
去されてソース/ドレーン用導電体パターン６７が露出
され、その他の部分（Ｂ）の中間層５０及び半導体層４
０が除去されてその下部のゲート絶縁膜３０が露出され
る。一方、データ配線部（Ａ）の第２部分１１２もまた
エッチングされるので厚さが薄くなる。また、この段階
で半導体パターン４２、４８が完成する。図面符号５７
と５８は各々ソース/ドレーン用導電体パターン６７下
部の中間層パターンと維持蓄電器用導電体パターン６４
の下部の中間層パターンを指す。
【００７８】次に、アッシング（ａｓｈｉｎｇ）を通じ
てチャンネル部（Ｃ）のソース/ドレーン用導電体パタ
ーン６７の表面に残っている感光膜クズを除去する。次
に、図２７及び図２８に示したようにチャンネル部
（Ｃ）のソース/ドレーン用導電体パターン６７及びそ
の下部のソース/ドレーン用中間層パターン５７をエッ
チングして除去する。この時、エッチングはソース/ド
レーン用導電体パターン６７とソース/ドレーン用中間
層パターン５７の全てに対して乾式エッチングだけで進
めることができ、ソース/ドレーン用導電体パターン６
７に対しては湿式エッチングで、ソース/ドレーン用中
間層パターン５７に対しては乾式エッチングで行うこと
もできる。前者の場合、ソース/ドレーン用導電体パタ
ーン６７とソース/ドレーン用中間層パターン５７のエ
ッチング選択比が大きい条件でエッチングを行うのが好
ましく、これはエッチング選択比が大きくない場合、エ
ッチング終点を検索するのが難しくてチャンネル部
（Ｃ）に残る半導体パターン４２の厚さを調節するのが
難しいためである。例えば、ＳＦ6とＯ2の混合気体を使
用してソース/ドレーン用導電体パターン６７をエッチ
ングすることがある。湿式エッチングと乾式エッチング
とを交互にする後者の場合には、湿式エッチングされる
ソース/ドレーン用導電体パターン６７の側面はエッチ
ングされるが、乾式エッチングされるソース/ドレーン
用中間層パターン５７は殆どエッチングされないので階
段模様に作られる。ソース/ドレーン用中間層パターン
５７及び半導体パターン４２をエッチングする時使用す
るエッチング気体の例としては前述したＣＦ4とＨＣｌ
の混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2
を使用すると均一な厚さで半導体パターン４２を残すこ
とができる。この時、図２８に示したように、半導体パ
ターン４２の一部が除去されて厚さが薄くなることがあ
り、感光膜パターンの第２部分１１２もこの時ある程度
の厚さでエッチングされる。この時のエッチングはゲー
ト絶縁膜３０がエッチングされない条件で行わなければ
ならず、第２部分１１２がエッチングされてその下部の
データ配線６２、６４、６５、６６、６８が露出される
ことがないように感光膜パターンが厚いのが好ましいこ
とは当然のことである。
てチャンネル部（Ｃ）のソース/ドレーン用導電体パタ
ーン６７の表面に残っている感光膜クズを除去する。次
に、図２７及び図２８に示したようにチャンネル部
（Ｃ）のソース/ドレーン用導電体パターン６７及びそ
の下部のソース/ドレーン用中間層パターン５７をエッ
チングして除去する。この時、エッチングはソース/ド
レーン用導電体パターン６７とソース/ドレーン用中間
層パターン５７の全てに対して乾式エッチングだけで進
めることができ、ソース/ドレーン用導電体パターン６
７に対しては湿式エッチングで、ソース/ドレーン用中
間層パターン５７に対しては乾式エッチングで行うこと
もできる。前者の場合、ソース/ドレーン用導電体パタ
ーン６７とソース/ドレーン用中間層パターン５７のエ
ッチング選択比が大きい条件でエッチングを行うのが好
ましく、これはエッチング選択比が大きくない場合、エ
ッチング終点を検索するのが難しくてチャンネル部
（Ｃ）に残る半導体パターン４２の厚さを調節するのが
難しいためである。例えば、ＳＦ6とＯ2の混合気体を使
用してソース/ドレーン用導電体パターン６７をエッチ
ングすることがある。湿式エッチングと乾式エッチング
とを交互にする後者の場合には、湿式エッチングされる
ソース/ドレーン用導電体パターン６７の側面はエッチ
ングされるが、乾式エッチングされるソース/ドレーン
用中間層パターン５７は殆どエッチングされないので階
段模様に作られる。ソース/ドレーン用中間層パターン
５７及び半導体パターン４２をエッチングする時使用す
るエッチング気体の例としては前述したＣＦ4とＨＣｌ
の混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2
を使用すると均一な厚さで半導体パターン４２を残すこ
とができる。この時、図２８に示したように、半導体パ
ターン４２の一部が除去されて厚さが薄くなることがあ
り、感光膜パターンの第２部分１１２もこの時ある程度
の厚さでエッチングされる。この時のエッチングはゲー
ト絶縁膜３０がエッチングされない条件で行わなければ
ならず、第２部分１１２がエッチングされてその下部の
データ配線６２、６４、６５、６６、６８が露出される
ことがないように感光膜パターンが厚いのが好ましいこ
とは当然のことである。
【００７９】このようにすると、ソース電極６５とドレ
ーン電極６６が分離されながらデータ配線６２、６４、
６５、６６、６８とその下部の抵抗性接触層パターン５
５、５６、５８が完成する。
ーン電極６６が分離されながらデータ配線６２、６４、
６５、６６、６８とその下部の抵抗性接触層パターン５
５、５６、５８が完成する。
【００８０】最後に、データ配線部（Ａ）に残っている
感光膜第２部分１１２を除去する。しかし、第２部分１
１２の除去はチャンネル部（Ｃ）ソース/ドレーン用導
電体パターン６７を除去した後、その下のソース/ドレ
ーン用中間層パターン５７を除去する前になり得る。
感光膜第２部分１１２を除去する。しかし、第２部分１
１２の除去はチャンネル部（Ｃ）ソース/ドレーン用導
電体パターン６７を除去した後、その下のソース/ドレ
ーン用中間層パターン５７を除去する前になり得る。
【００８１】前述したように、湿式エッチングと乾式エ
ッチングを交互にしたり乾式エッチングだけを使用する
ことができる。後者の場合には一つの種類のエッチング
だけを使用するので工程が比較的に簡便であるが、適切
なエッチング条件をさがすのがむずかしい。反面、前者
の場合にはエッチング条件をさがすのが比較的に容易で
あるが、その工程が後者に比べて面倒な点がある。
ッチングを交互にしたり乾式エッチングだけを使用する
ことができる。後者の場合には一つの種類のエッチング
だけを使用するので工程が比較的に簡便であるが、適切
なエッチング条件をさがすのがむずかしい。反面、前者
の場合にはエッチング条件をさがすのが比較的に容易で
あるが、その工程が後者に比べて面倒な点がある。
【００８２】このようにしてデータ配線６２、６４、６
５、６６、６８を形成した後、図２９及び図３０に示し
たように第１実施例と同様に窒化ケイ素をＣＶＤ方法で
２５０〜４００℃範囲で蒸着して保護膜７０を形成す
る。引き続き、第１実施例のように２５０〜４００℃範
囲でアニーリングを通じた熱処理工程を実施し、ゲート
配線２２、２４、２６、２８とデータ配線６２、６４、
６５、６６、６８の上部に残留する残留膜を除去する。
この時にも保護膜７０を積層する前に有機物質や残留物
質を除去するためにアルカリ洗浄または電解質洗浄また
はアルミニウムエッチング液を利用した洗浄工程を追加
的に実施することができ、前述したようにアルミニウム
エッチング液を利用した洗浄工程を実施する場合には、
その後にアニーリング工程を実施することができ、そう
でないこともある。
５、６６、６８を形成した後、図２９及び図３０に示し
たように第１実施例と同様に窒化ケイ素をＣＶＤ方法で
２５０〜４００℃範囲で蒸着して保護膜７０を形成す
る。引き続き、第１実施例のように２５０〜４００℃範
囲でアニーリングを通じた熱処理工程を実施し、ゲート
配線２２、２４、２６、２８とデータ配線６２、６４、
６５、６６、６８の上部に残留する残留膜を除去する。
この時にも保護膜７０を積層する前に有機物質や残留物
質を除去するためにアルカリ洗浄または電解質洗浄また
はアルミニウムエッチング液を利用した洗浄工程を追加
的に実施することができ、前述したようにアルミニウム
エッチング液を利用した洗浄工程を実施する場合には、
その後にアニーリング工程を実施することができ、そう
でないこともある。
【００８３】次に、図３１〜図３３に示すように、第３
マスクを用いて保護膜７０をゲート絶縁膜３０と共にエ
ッチングして第１実施例のようにドレーン電極６６、ゲ
ートパッド２４、データパッド６８及び維持蓄電器用導
電体パターン６４を各々露出する接触孔７６、７４、７
８、７２を形成する。
マスクを用いて保護膜７０をゲート絶縁膜３０と共にエ
ッチングして第１実施例のようにドレーン電極６６、ゲ
ートパッド２４、データパッド６８及び維持蓄電器用導
電体パターン６４を各々露出する接触孔７６、７４、７
８、７２を形成する。
【００８４】最後に、図１２〜図１４に示すように、第
１実施例と同様な方法で４００Å〜５００Å厚さのＩＺ
Ｏ層をスパッタリング方法で蒸着し第４マスクを使用し
てエッチングし、ドレーン電極６６及び維持蓄電器用導
電体パターン６４と連結された画素電極８２、ゲートパ
ッド２４に連結された補助ゲートパッド８６及びデータ
パッド６８に連結された補助データパッド８８を形成す
る。この時、画素電極８２、補助ゲートパッド８６及び
補助データパッド８８をＩＴＯで形成することができる
が、ＩＴＯをパターニングするためのエッチング液はア
ルミニウム金属を腐食させることもできる。しかし、Ｉ
ＺＯをパターニングするためのエッチング液はクロムの
金属膜をエッチングするのに使用するクロムエッチング
液を使用するが、これはアルミニウムを腐食しないので
データ配線またはゲート配線が腐食するのを防止するこ
とができ、エッチング液としては（ＨＮＯ3/（ＮＨ4）2
Ｃｅ（ＮＯ3）6/Ｈ2Ｏ）などがある。
１実施例と同様な方法で４００Å〜５００Å厚さのＩＺ
Ｏ層をスパッタリング方法で蒸着し第４マスクを使用し
てエッチングし、ドレーン電極６６及び維持蓄電器用導
電体パターン６４と連結された画素電極８２、ゲートパ
ッド２４に連結された補助ゲートパッド８６及びデータ
パッド６８に連結された補助データパッド８８を形成す
る。この時、画素電極８２、補助ゲートパッド８６及び
補助データパッド８８をＩＴＯで形成することができる
が、ＩＴＯをパターニングするためのエッチング液はア
ルミニウム金属を腐食させることもできる。しかし、Ｉ
ＺＯをパターニングするためのエッチング液はクロムの
金属膜をエッチングするのに使用するクロムエッチング
液を使用するが、これはアルミニウムを腐食しないので
データ配線またはゲート配線が腐食するのを防止するこ
とができ、エッチング液としては（ＨＮＯ3/（ＮＨ4）2
Ｃｅ（ＮＯ3）6/Ｈ2Ｏ）などがある。
【００８５】このような本発明の第２実施例では第１実
施例による効果だけでなく、データ配線６２、６４、６
５、６６、６８とその下部の接触層パターン５５、５
６、５８及び半導体パターン４２、４８を一つのマスク
を用いて形成し、この過程でソース電極６５とドレーン
電極６６が分離して製造工程を単純化することができ
る。
施例による効果だけでなく、データ配線６２、６４、６
５、６６、６８とその下部の接触層パターン５５、５
６、５８及び半導体パターン４２、４８を一つのマスク
を用いて形成し、この過程でソース電極６５とドレーン
電極６６が分離して製造工程を単純化することができ
る。
【００８６】前述したように、アニーリングを通じてア
ルミニウムを含む金属膜の上部で製造工程時に形成され
る残留膜が除去されるのを図面を通じて具体的に説明す
る。図３４及び図３５は、本発明の実施例による製造方
法におけるアニーリング実施の如何によるＡｌ-Ｎｄの
金属膜の配線構造をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ
ｅ−ｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）を通じて
示した写真である。図３４はアニーリング工程を実施し
ない場合であり、図３５はアニーリング工程を実施した
断面図である。
ルミニウムを含む金属膜の上部で製造工程時に形成され
る残留膜が除去されるのを図面を通じて具体的に説明す
る。図３４及び図３５は、本発明の実施例による製造方
法におけるアニーリング実施の如何によるＡｌ-Ｎｄの
金属膜の配線構造をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ
ｅ−ｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）を通じて
示した写真である。図３４はアニーリング工程を実施し
ない場合であり、図３５はアニーリング工程を実施した
断面図である。
【００８７】図３４及び図３５は、本発明の実施例によ
る製造方法によって２ ａｔ％のＮｄを含むＡｌ-Ｎｄを
ターゲットとして使用したスパッタリング方法で１５０
℃で積層して金属膜６００を積層し、金属膜６００を覆
う保護膜７００は窒化ケイ素を３００℃程度で積層して
形成したことを示す。一方、図３５では３００℃程度で
３０分間アニーリングを実施したことを示す。
る製造方法によって２ ａｔ％のＮｄを含むＡｌ-Ｎｄを
ターゲットとして使用したスパッタリング方法で１５０
℃で積層して金属膜６００を積層し、金属膜６００を覆
う保護膜７００は窒化ケイ素を３００℃程度で積層して
形成したことを示す。一方、図３５では３００℃程度で
３０分間アニーリングを実施したことを示す。
【００８８】図３４のように、アニーリングを実施しな
い場合には金属膜６００の上部にＡｌ2Ｏ3などを含む残
留膜８００が形成されていることが分かり、図３５のよ
うにアニーリングを通じて熱処理を実施する場合には残
留膜が除去された。これを通じて前述したように、本発
明のようにアニーリングを実施することによって接触構
造でアルミニウム系列の金属膜とＩＺＯ膜は互いに直接
接し、残留膜が除去されて接触部の接触抵抗を最小化す
ることができる。
い場合には金属膜６００の上部にＡｌ2Ｏ3などを含む残
留膜８００が形成されていることが分かり、図３５のよ
うにアニーリングを通じて熱処理を実施する場合には残
留膜が除去された。これを通じて前述したように、本発
明のようにアニーリングを実施することによって接触構
造でアルミニウム系列の金属膜とＩＺＯ膜は互いに直接
接し、残留膜が除去されて接触部の接触抵抗を最小化す
ることができる。
【００８９】一方、本発明の実施例による製造方法でア
ルミニウム系列の金属膜表面について具体的に見てみれ
ば次の通りである。図３６〜図３８は本発明の実施例に
よる薄膜トランジスタ基板の製造方法でＡｌ-Ｎｄ金属
膜の表面をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅ
ｃｔｒｏｎｍｉｃｒｏｓｃｏｐｅ）を通じて示した写真
である。図３６は２ ａｔ％のＮｄを含むＡｌ-Ｎｄをタ
ーゲットとして使用してスパッタリング方法で１５０℃
で積層した状態の表面を示し、図３７は図３６と同一な
条件で窒化ケイ素の保護膜を３００℃程度で積層した
後、保護膜を除去した状態でＡｌ-Ｎｄ金属膜の表面を
示し、図３８は図３７と同一な条件で保護膜を積層して
３００℃程度でアニーリングを実施した後、保護膜を除
去したＡｌ-Ｎｄ金属膜の表面を示す。
ルミニウム系列の金属膜表面について具体的に見てみれ
ば次の通りである。図３６〜図３８は本発明の実施例に
よる薄膜トランジスタ基板の製造方法でＡｌ-Ｎｄ金属
膜の表面をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅ
ｃｔｒｏｎｍｉｃｒｏｓｃｏｐｅ）を通じて示した写真
である。図３６は２ ａｔ％のＮｄを含むＡｌ-Ｎｄをタ
ーゲットとして使用してスパッタリング方法で１５０℃
で積層した状態の表面を示し、図３７は図３６と同一な
条件で窒化ケイ素の保護膜を３００℃程度で積層した
後、保護膜を除去した状態でＡｌ-Ｎｄ金属膜の表面を
示し、図３８は図３７と同一な条件で保護膜を積層して
３００℃程度でアニーリングを実施した後、保護膜を除
去したＡｌ-Ｎｄ金属膜の表面を示す。
【００９０】図３６〜図３８のように、保護膜を積層し
てアニーリングを実施する場合にＡｌ-Ｎｄのグレーン
（ｇｒａｉｎ）の大きさ（ｓｉｚｅ）が益益大きくなる
ことが分かる。
てアニーリングを実施する場合にＡｌ-Ｎｄのグレーン
（ｇｒａｉｎ）の大きさ（ｓｉｚｅ）が益益大きくなる
ことが分かる。
【００９１】本発明の第１及び第２実施例による製造方
法では、接触孔７２、７４、７６、７８を含む接触部の
接触抵抗を測定するために本発明の製造方法と同一な順
序によってゲート配線２２、２４、２６、２８またはデ
ータ配線６２、６４、６５、６６、６８と同一な層の金
属膜と金属膜を露出する保護膜７０の接触孔と画素電極
８２と同一な層に接触孔を通じて多数の金属膜を電気的
に連結するＩＺＯ膜を含み、直列に連結された多数の測
定用パターンを形成した。この時、接触孔は２００個を
形成して金属膜とＩＺＯ膜が直接接する接触孔の接触抵
抗を測定した。この時、全体的に接触孔の接触抵抗はＥ
7Ω以下になるように接触孔を形成するが、本発明の実
施例のようにアニーリングを実施する場合には、４μｍ
×４μｍの面積で接触孔を減らす場合にもＥ7Ωが抵抗
を得ることができた。この時、特にドレーン電極６６を
露出する接触孔７６（第１及び第２実施例参照）は画素
の開口率を考慮して１０μｍ×１０μｍを越えないのが
好ましい。
法では、接触孔７２、７４、７６、７８を含む接触部の
接触抵抗を測定するために本発明の製造方法と同一な順
序によってゲート配線２２、２４、２６、２８またはデ
ータ配線６２、６４、６５、６６、６８と同一な層の金
属膜と金属膜を露出する保護膜７０の接触孔と画素電極
８２と同一な層に接触孔を通じて多数の金属膜を電気的
に連結するＩＺＯ膜を含み、直列に連結された多数の測
定用パターンを形成した。この時、接触孔は２００個を
形成して金属膜とＩＺＯ膜が直接接する接触孔の接触抵
抗を測定した。この時、全体的に接触孔の接触抵抗はＥ
7Ω以下になるように接触孔を形成するが、本発明の実
施例のようにアニーリングを実施する場合には、４μｍ
×４μｍの面積で接触孔を減らす場合にもＥ7Ωが抵抗
を得ることができた。この時、特にドレーン電極６６を
露出する接触孔７６（第１及び第２実施例参照）は画素
の開口率を考慮して１０μｍ×１０μｍを越えないのが
好ましい。
【００９２】また、このような本発明の第１及び第２実
施例による液晶表示装置用薄膜トランジスタ基板の製造
方法では保護膜７０を形成した後に熱処理工程を実施す
ることによって、薄膜トランジスタ基板を完成した後に
薄膜トランジスタの特性を安定化するために実施する液
晶表示装置用薄膜トランジスタ基板を熱処理する工程を
省略することができる。
施例による液晶表示装置用薄膜トランジスタ基板の製造
方法では保護膜７０を形成した後に熱処理工程を実施す
ることによって、薄膜トランジスタ基板を完成した後に
薄膜トランジスタの特性を安定化するために実施する液
晶表示装置用薄膜トランジスタ基板を熱処理する工程を
省略することができる。
【００９３】
【発明の効果】このように本発明によると、熱処理工程
を実施して金属膜上部の残留物質を除去することによっ
てアルミニウム系列の金属とＩＺＯとからなる接触部の
接触抵抗を最小化することができ、パッド部を含んだ接
触部の信頼性を確保することができる。また、低抵抗の
アルミニウムまたはアルミニウム合金で配線を形成する
ことによって大画面高精細医製品の特性を向上させるこ
とができる。また、製造工程を単純化して液晶表示装置
用薄膜トランジスタ基板を製造することによって製造工
程を単純化して製造費用を減らすことができる。
を実施して金属膜上部の残留物質を除去することによっ
てアルミニウム系列の金属とＩＺＯとからなる接触部の
接触抵抗を最小化することができ、パッド部を含んだ接
触部の信頼性を確保することができる。また、低抵抗の
アルミニウムまたはアルミニウム合金で配線を形成する
ことによって大画面高精細医製品の特性を向上させるこ
とができる。また、製造工程を単純化して液晶表示装置
用薄膜トランジスタ基板を製造することによって製造工
程を単純化して製造費用を減らすことができる。
【図１】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板である。
トランジスタ基板である。
【図２】図１に示した薄膜トランジスタ基板をII-II線
に沿って切断して示した断面図である。
に沿って切断して示した断面図である。
【図３】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板を製造する中間過程をその工程順序に
よって示した薄膜トランジスタ基板の配置図である。
トランジスタ基板を製造する中間過程をその工程順序に
よって示した薄膜トランジスタ基板の配置図である。
【図４】図３におけるIV-IV'線に沿って切断した断面図
である。
である。
【図５】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板を製造する中間過程をその工程順序に
よって示した薄膜トランジスタ基板の配置図である。
トランジスタ基板を製造する中間過程をその工程順序に
よって示した薄膜トランジスタ基板の配置図である。
【図６】図５におけるIV-IV'線に沿って切断して示した
図面であって、図４の次の段階を示した断面図である。
図面であって、図４の次の段階を示した断面図である。
【図７】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板を製造する中間過程をその工程順序に
よって示した薄膜トランジスタ基板の配置図である。
トランジスタ基板を製造する中間過程をその工程順序に
よって示した薄膜トランジスタ基板の配置図である。
【図８】図７におけるVIII-VIII'線に沿って切断して示
した図面であって、図６の次の段階を示した断面図であ
る。
した図面であって、図６の次の段階を示した断面図であ
る。
【図９】図７におけるVIII-VIII'線に沿って切断して示
した図面であって、図８の次の段階を示した断面図であ
る。
した図面であって、図８の次の段階を示した断面図であ
る。
【図１０】本発明の第１実施例による液晶表示装置用薄
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
膜トランジスタ基板を製造する中間過程をその工程順序
によって示した薄膜トランジスタ基板の配置図である。
【図１１】図１０におけるXI-XI'線に沿って切断して示
した図面であって、図９の次の段階を示した断面図であ
る。
した図面であって、図９の次の段階を示した断面図であ
る。
【図１２】本発明の第２実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図１３】図１２に示した薄膜トランジスタ基板をXIII
-XIII'線に沿って切断して示した断面図である。
-XIII'線に沿って切断して示した断面図である。
【図１４】図１２に示した薄膜トランジスタ基板をXIV-
XIV'線に沿って切断して示した断面図である。
XIV'線に沿って切断して示した断面図である。
【図１５】本発明の第２実施例によって製造する第１段
階での薄膜トランジスタ基板の配置図である。
階での薄膜トランジスタ基板の配置図である。
【図１６】図１５でXVI-XVI'線に沿って切断して示した
断面図である。
断面図である。
【図１７】図１５でXVII-XVII'線に沿って切断して示し
た断面図である。
た断面図である。
【図１８】図１５でXVI-XVI'線に沿って切断して示した
断面図であって、図１６の次の段階での断面図である。
断面図であって、図１６の次の段階での断面図である。
【図１９】図１５でXVII-XVII'線に沿って切断して示し
た断面図であって、図１７の次の段階での断面図であ
る。
た断面図であって、図１７の次の段階での断面図であ
る。
【図２０】図１８及び図１９の次の段階での薄膜トラン
ジスタ基板の配置図である。
ジスタ基板の配置図である。
【図２１】図２０でXXI-XXI'線に沿って切断して示した
断面図である。
断面図である。
【図２２】図２０でXXII-XXII'線に沿って切断して示し
た断面図である。
た断面図である。
【図２３】図２０でXXI-XXI'線に沿って切断して示した
断面図であって、図２１の次の段階を工程順序にしたが
って示したものである。
断面図であって、図２１の次の段階を工程順序にしたが
って示したものである。
【図２４】図２０でXXII-XXII'線に沿って切断して示し
た断面図であって、図２２の次の段階を工程順序にした
がって示したものである。
た断面図であって、図２２の次の段階を工程順序にした
がって示したものである。
【図２５】図２０でXXI-XXI'線に沿って切断して示した
断面図であって、図２１の次の段階を工程順序にしたが
って示したものである。
断面図であって、図２１の次の段階を工程順序にしたが
って示したものである。
【図２６】図２０でXXII-XXII'線に沿って切断して示し
た断面図であって、図２２の次の段階を工程順序にした
がって示したものである。
た断面図であって、図２２の次の段階を工程順序にした
がって示したものである。
【図２７】図２０でXXI-XXI'線に沿って切断して示した
断面図であって、図２１の次の段階を工程順序にしたが
って示したものである。
断面図であって、図２１の次の段階を工程順序にしたが
って示したものである。
【図２８】図２０でXXII-XXII'線に沿って切断して示し
た断面図であって、図２２の次の段階を工程順序にした
がって示したものである。
た断面図であって、図２２の次の段階を工程順序にした
がって示したものである。
【図２９】図２７の次の段階での薄膜トランジスタ基板
の断面図である。
の断面図である。
【図３０】図２８の次の段階での薄膜トランジスタ基板
の断面図である。
の断面図である。
【図３１】図２９及び図３０の次の段階での薄膜トラン
ジスタ基板の配置図である。
ジスタ基板の配置図である。
【図３２】図３１におけるXXXII-XXXII'線に沿って切断
して示した断面図である。
して示した断面図である。
【図３３】図３１におけるXXXIII-XXXIII'線に沿って切
断して示した断面図である。
断して示した断面図である。
【図３４】本発明の実施例による製造方法において、ア
ニーリング処理を実施しなかった場合のＡｌ-Ｎｄ金属
膜の配線構造をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎｅｌ
ｅｃｔｒｏｎ ｍ−ｉｃｒｏｓｃｏｐｅ）を通じて示し
た写真である。
ニーリング処理を実施しなかった場合のＡｌ-Ｎｄ金属
膜の配線構造をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎｅｌ
ｅｃｔｒｏｎ ｍ−ｉｃｒｏｓｃｏｐｅ）を通じて示し
た写真である。
【図３５】本発明の実施例による製造方法において、ア
ニーリング処理を実施した場合のＡｌ-Ｎｄ金属膜の配
線構造をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎｅｌ ｅｃ
ｔｒｏｎ ｍ−ｉｃｒｏｓｃｏｐｅ）を通じて示した写
真である。
ニーリング処理を実施した場合のＡｌ-Ｎｄ金属膜の配
線構造をＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎｅｌ ｅｃ
ｔｒｏｎ ｍ−ｉｃｒｏｓｃｏｐｅ）を通じて示した写
真である。
【図３６】本発明の実施例による薄膜トランジスタ基板
の製造方法において、Ａｌ-Ｎｄ金属膜の表面をＴＥＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃ−ｐｅ）を通じて示した写真である。
の製造方法において、Ａｌ-Ｎｄ金属膜の表面をＴＥＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃ−ｐｅ）を通じて示した写真である。
【図３７】本発明の実施例による薄膜トランジスタ基板
の製造方法において、Ａｌ-Ｎｄ金属膜の表面をＴＥＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃ−ｐｅ）を通じて示した写真である。
の製造方法において、Ａｌ-Ｎｄ金属膜の表面をＴＥＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃ−ｐｅ）を通じて示した写真である。
【図３８】本発明の実施例による薄膜トランジスタ基板
の製造方法において、Ａｌ-Ｎｄ金属膜の表面をＴＥＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃ−ｐｅ）を通じて示した写真である。
の製造方法において、Ａｌ-Ｎｄ金属膜の表面をＴＥＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃ
ｒｏｓｃ−ｐｅ）を通じて示した写真である。
１０ 絶縁基板 ２２ ゲート線 ２４ ゲートパッド ２６ ゲート電極 ３０ ゲート絶縁膜 ４０ 半導体層 ４２、４８ 半導体パターン ５０ 非晶質けい素層 ５５、５６ 抵抗性接触層 ６２ データ線 ６４ 維持畜電器用導電体パターン ６５ ソース電極 ６６ ドレイン電極 ６７ ソース／ドレイン用導電体パターン ６８ データパッド ７０ 保護膜 ７４、７６、７８ 接触孔 ８２ 画素電極 ８６ 補助ゲートパッド ８８ 補助データパッド ８２、８６、８８ ＩＺＯ膜 １１０ 感光膜 １１２、１１４ 感光膜パターン ６００ 金属膜 ６０１ 下部膜 ６０２ 上部膜 ７００ 保護膜 ８００ 残留膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ 21/336 ６１２Ｄ
Claims (46)
- 【請求項１】基板上部に金属で配線を形成する段階；前
記配線を覆う無機絶縁膜を積層する段階；熱処理工程を
実施する段階；前記無機絶縁膜をパターニングして前記
配線を露出する接触孔を形成する段階；前記配線と電気
的に連結される導電層を形成する段階；を含む配線の接
触構造形成方法。 - 【請求項２】前記金属はアルミニウム系列の導電物質で
形成する請求項１に記載の配線の接触構造形成方法。 - 【請求項３】前記無機絶縁膜は窒化ケイ素である請求項
１または２に記載の配線の接触構造形成方法。 - 【請求項４】前記無機絶縁膜は２５０〜４００℃温度範
囲で積層する請求項１〜３のいずれかに記載の配線の接
触構造形成方法。 - 【請求項５】前記導電層は透明な導電物質である請求項
１〜４のいずれかに記載の配線の接触構造形成方法。 - 【請求項６】前記導電物質はＩＺＯである請求項５に記
載の配線の接触構造形成方法。 - 【請求項７】前記ＩＺＯは２５０℃以下の範囲で形成す
る請求項６に記載の配線の接触構造形成方法。 - 【請求項８】前記熱処理工程はアニーリング（ａｎｎｅ
ａｌｉｎｇ）を通じてなる請求項１〜７のいずれかに記
載の配線の接触構造形成方法。 - 【請求項９】前記アニーリングは２５０〜４００℃範囲
で実施する請求項８に記載の配線の接触構造形成方法。 - 【請求項１０】基板上部にアルミニウム系列を含む導電
物質で形成されている配線；前記配線を覆っており、前
記配線の一部を露出する接触孔を有する無機絶縁膜；前
記無機絶縁膜の上部にＩＺＯで形成されており、前記接
触孔を通じて前記配線と直接接触する導電層；を含む配
線の接触構造。 - 【請求項１１】前記接触孔は、一辺の長さが４μｍ以上
の正方形状または直径が４μｍ以上の円形状に形成され
ている請求項１０に記載の配線の接触構造。 - 【請求項１２】前記無機絶縁膜は窒化ケイ素である請求
項１０または１１に記載の配線の接触構造。 - 【請求項１３】前記アルミニウム系列の金属は平らな面
を有する請求項１０〜１２のいずれかに記載の配線の接
触構造。 - 【請求項１４】ゲート配線を形成する段階；データ配線
を形成する段階；半導体層を形成する段階；前記ゲート
線、前記データ線または半導体層を覆う絶縁膜を形成す
る段階；熱処理工程を実施する段階；前記絶縁膜をパタ
ーニングして前記ゲート配線または前記データ配線を露
出する接触孔を形成する段階；前記接触孔を通じて前記
ゲート配線または前記データ配線と連結される導電層を
形成する段階；を含む薄膜トランジスタ基板の製造方
法。 - 【請求項１５】前記ゲート配線及び前記データ配線はア
ルミニウム系列の導電物質を含む請求項１４に記載の薄
膜トランジスタ基板の製造方法。 - 【請求項１６】前記絶縁膜は窒化ケイ素で形成する請求
項１４または１５に記載の薄膜トランジスタ基板の製造
方法。 - 【請求項１７】前記絶縁膜は２５０〜４００℃範囲で形
成する請求項１４〜１６のいずれかに記載の薄膜トラン
ジスタ基板の製造方法。 - 【請求項１８】前記導電層はＩＺＯで形成する請求項１
４〜１７のいずれかに記載の薄膜トランジスタ基板の製
造方法。 - 【請求項１９】前記ＩＺＯは２５０℃以下の範囲で積層
する請求項１８に記載の薄膜トランジスタ基板の製造方
法。 - 【請求項２０】前記熱処理工程がアニーリングからなる
請求項１４〜１９のいずれかに記載の薄膜トランジスタ
基板の製造方法。 - 【請求項２１】前記アニーリングは２５０〜４００℃温
度範囲で実施する請求項２０に記載の薄膜トランジスタ
基板の製造方法。 - 【請求項２２】絶縁基板の上に第１導電物質を積層して
パターニングしてゲート線、前記ゲート線と連結されて
いるゲート電極を含むゲート配線を形成する段階；ゲー
ト絶縁膜を積層する段階；半導体層を形成する段階；第
２導電物質を積層しパターニングして前記ゲート線と交
差するデータ線、前記データ線と連結されていて前記ゲ
ート電極に隣接するソース電極及び前記ゲート電極に対
して前記ソース電極の対向側に位置するドレーン電極を
含むデータ配線を形成する段階；保護膜を積層する段
階；熱処理工程を実施する段階；前記保護膜をパターニ
ングして前記ドレーン電極の上部に第１接触孔を形成す
る段階；前記保護膜上部に前記ドレーン電極と電気的に
連結される画素電極を形成する段階；を含む液晶表示装
置用薄膜トランジスタ基板の製造方法。 - 【請求項２３】前記第１及び第２導電物質はアルミニウ
ム系列の金属を含む請求項２２に記載の液晶表示装置用
薄膜トランジスタ基板の製造方法。 - 【請求項２４】前記ゲート絶縁膜及び前記保護膜積層の
段階は２５０〜４００℃範囲で実施する請求項２２また
は２３に記載の液晶表示装置用薄膜トランジスタ基板の
製造方法。 - 【請求項２５】前記ゲート絶縁膜及び前記保護膜は窒化
ケイ素で形成する請求項２２〜２４のいずれかに記載の
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項２６】前記画素電極は透明な導電物質で形成す
る請求項２２〜２５のいずれかに記載の液晶表示装置用
薄膜トランジスタ基板の製造方法。 - 【請求項２７】前記画素電極はＩＺＯで形成する請求項
２６に記載の液晶表示装置用薄膜トランジスタ基板の製
造方法。 - 【請求項２８】前記ＩＺＯは２５０℃以下の範囲で形成
する請求項２７に記載の液晶表示装置用薄膜トランジス
タ基板の製造方法。 - 【請求項２９】前記熱処理工程はアニーリングを通じて
なる請求項２２〜２８のいずれかに記載の液晶表示装置
用薄膜トランジスタ基板の製造方法。 - 【請求項３０】前記アニーリングは２５０〜４００℃以
上の温度範囲で実施する請求項２９に記載の液晶表示装
置用薄膜トランジスタ基板の製造方法。 - 【請求項３１】前記ゲート配線は外部から走査信号の伝
達を受けて前記ゲート線に伝達するゲートパッドをさら
に含み、 前記データ配線は外部から映像信号の伝達を受ける前記
データ線に伝達するデータパッドをさらに含み、 前記保護膜は前記データパッド及び前記ゲート絶縁膜と
共に前記ゲートパッドを露出する第２及び第３接触孔を
有し、 前記画素電極と同一な層に前記第２及び第３接触孔を通
じて前記ゲートパッド及び前記データパッドと電気的に
連結される補助ゲートパッドと補助データパッドをさら
に形成する請求項２２〜３０のいずれかに記載の液晶表
示装置用薄膜トランジスタ基板の製造方法。 - 【請求項３２】前記データ配線及び前記半導体層は部分
的に厚さが異なる感光膜パターンを利用した写真エッチ
ング工程で共に形成する請求項２２〜３１のいずれかに
記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項３３】前記感光膜パターンは第１厚さを有する
第１部分、前記第１厚さより厚い第２部分、前記第１及
び第２部分を除いた厚さのない第３部分を含む請求項３
２に記載の液晶表示装置用薄膜トランジスタ基板の製造
方法。 - 【請求項３４】前記写真エッチング工程において、前記
感光膜パターンは第１領域、前記第１領域より低い透過
率を有する第２領域及び前記第１領域より高い透過率を
有する第３領域を含む光マスクを用いて形成する請求項
３３に記載の液晶表示装置用薄膜トランジスタ基板の製
造方法。 - 【請求項３５】前記写真エッチング工程で前記第１部分
は前記ソース電極と前記ドレーン電極の間、前記第２部
分は前記データ配線の上部に位置するように形成する請
求項３４に記載の液晶表示装置用薄膜トランジスタ基板
の製造方法。 - 【請求項３６】前記第１〜第３領域の透過率を異なるよ
うに調節するために、前記光マスクには半透明膜または
露光器の分解能より小さいスリットパターンが形成され
ている請求項３５に記載の液晶表示装置用薄膜トランジ
スタ基板の製造方法。 - 【請求項３７】前記第１部分の厚さは、前記第２部分の
厚さに対して１/２以下に形成する請求項３６に記載の
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項３８】前記半導体層と前記データ配線との間に
抵抗性接触層を形成する段階をさらに含む請求項２２〜
３７のいずれかに記載の液晶表示装置用薄膜トランジス
タ基板の製造方法。 - 【請求項３９】前記データ配線と前記接触層及び前記半
導体層を一つのマスクを使用して形成する請求項３８に
記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項４０】絶縁基板の上に第１導電物質からなるゲ
ート配線；前記ゲート配線を覆うゲート絶縁膜；前記ゲ
ート絶縁膜上部に形成されている半導体層；第２導電物
質からなっており、前記ゲート絶縁膜上部に形成されて
いるデータ配線；前記データ配線を覆っている保護膜；
前記ゲート絶縁膜または前記保護膜に形成されている第
１接触孔を通じて前記ゲート配線または前記データ配線
と直接接触して連結されている透明導電膜パターンを含
む薄膜トランジスタ基板。 - 【請求項４１】前記第１及び第２導電物質はアルミニウ
ム系列の金属を含む請求項４０に記載の薄膜トランジス
タ基板。 - 【請求項４２】前記アルミニウム系列の金属は平らな面
を有する請求項４１に記載の薄膜トランジスタ基板。 - 【請求項４３】前記ゲート絶縁膜及び前記保護膜は窒化
ケイ素からなる請求項４０〜４２のいずれかに記載の薄
膜トランジスタ基板。 - 【請求項４４】前記透明導電膜パターンはＩＺＯからな
る請求項４０〜４３のいずれかに記載の薄膜トランジス
タ基板。 - 【請求項４５】前記ゲート配線は横方向にのびているゲ
ート線、前記ゲート線と連結されているゲート電極及び
外部から走査信号の伝達を受けて前記ゲート線に伝達す
るゲートパッドを含み、 前記データ配線は縦方向にのびているデータ線、前記デ
ータ線と連結されているソース電極、前記ソース電極と
分離されていて前記ゲート電極を中心に前記ソース電極
と対向するドレーン電極及び外部から映像信号の伝達を
受けて前記データ線に伝達するデータパッドを含む請求
項４０〜４４のいずれかに記載の薄膜トランジスタ基
板。 - 【請求項４６】前記保護膜は前記データパッド及び前記
ゲート絶縁膜と共に前記ゲートパッドを露出する第２及
び第３接触孔を有し、 前記第１〜第３接触孔は、一辺の長さが４μｍ以上の正
方形状または直径が４μｍ以上の円形状に形成されてい
る請求項４５に記載の薄膜トランジスタ基板。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20000000712 | 2000-01-07 | ||
| KR10-2000-0027126A KR100375497B1 (ko) | 2000-05-19 | 2000-05-19 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| KR1020000057037A KR100656917B1 (ko) | 2000-01-07 | 2000-09-28 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
| KR2000-27126 | 2000-09-28 | ||
| KR2000-712 | 2000-09-28 | ||
| KR2000-57037 | 2000-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267420A true JP2001267420A (ja) | 2001-09-28 |
| JP4996789B2 JP4996789B2 (ja) | 2012-08-08 |
Family
ID=27350134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001001118A Expired - Lifetime JP4996789B2 (ja) | 2000-01-07 | 2001-01-09 | 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6885064B2 (ja) |
| JP (1) | JP4996789B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056153A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2007013084A (ja) * | 2005-06-29 | 2007-01-18 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2007522670A (ja) * | 2004-02-11 | 2007-08-09 | サムスン エレクトロニクス カンパニー リミテッド | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 |
| CN100424573C (zh) * | 2003-07-02 | 2008-10-08 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| JP2015019093A (ja) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022186813A (ja) * | 2009-10-09 | 2022-12-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831235B1 (ko) * | 2002-06-07 | 2008-05-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| DE60336441D1 (de) | 2002-09-02 | 2011-05-05 | Samsung Electronics Co Ltd | Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode |
| KR100947525B1 (ko) * | 2003-03-12 | 2010-03-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 |
| KR100980020B1 (ko) * | 2003-08-28 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| US7550382B2 (en) * | 2005-05-31 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device |
| JP4975398B2 (ja) * | 2006-08-30 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100982395B1 (ko) * | 2007-04-25 | 2010-09-14 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| KR100987840B1 (ko) * | 2007-04-25 | 2010-10-13 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| TWI384532B (zh) * | 2008-11-24 | 2013-02-01 | 財團法人工業技術研究院 | 具導通孔的電子元件及薄膜電晶體元件的製造方法 |
| CN102655095B (zh) * | 2011-06-01 | 2014-10-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制造方法 |
| KR102030797B1 (ko) * | 2012-03-30 | 2019-11-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 제조 방법 |
| JP2013229455A (ja) * | 2012-04-26 | 2013-11-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| CN107591411A (zh) * | 2017-07-06 | 2018-01-16 | 惠科股份有限公司 | 一种显示面板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JPH11337976A (ja) * | 1998-03-26 | 1999-12-10 | Toshiba Corp | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139346B1 (ko) * | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP2978746B2 (ja) * | 1995-10-31 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3634061B2 (ja) * | 1996-04-01 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH10100303A (ja) | 1996-06-07 | 1998-04-21 | Nippon Sheet Glass Co Ltd | 透明導電膜付き基板およびそれを用いた表示素子 |
| JPH1079255A (ja) | 1996-08-14 | 1998-03-24 | Daewoo Electron Co Ltd | リチウム乾電池の製造方法 |
| EP0845812B1 (en) * | 1996-11-28 | 2009-10-28 | Casio Computer Co., Ltd. | Display apparatus |
| JPH1177818A (ja) | 1997-09-09 | 1999-03-23 | Kasai Kogyo Co Ltd | 成形用金型装置及び成形品の成形方法 |
| TW565719B (en) | 1998-03-13 | 2003-12-11 | Toshiba Corp | Manufacturing method of array substrate for display device |
| JP3955156B2 (ja) * | 1998-08-31 | 2007-08-08 | エルジー フィリップス エルシーディー カンパニー リミテッド | 電子機器用構成基板と電子機器 |
| US6278502B1 (en) * | 1998-09-28 | 2001-08-21 | International Business Machines Corporation | Pixel capacitor formed from multiple layers |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| KR100638525B1 (ko) * | 1999-11-15 | 2006-10-25 | 엘지.필립스 엘시디 주식회사 | 컬러 액정표시장치용 어레이기판 제조방법 |
-
2001
- 2001-01-08 US US09/755,193 patent/US6885064B2/en not_active Expired - Lifetime
- 2001-01-09 JP JP2001001118A patent/JP4996789B2/ja not_active Expired - Lifetime
-
2005
- 2005-04-18 US US11/107,889 patent/US7115433B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11337976A (ja) * | 1998-03-26 | 1999-12-10 | Toshiba Corp | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置 |
| JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056153A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| CN100424573C (zh) * | 2003-07-02 | 2008-10-08 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US7960732B2 (en) | 2003-07-02 | 2011-06-14 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2007522670A (ja) * | 2004-02-11 | 2007-08-09 | サムスン エレクトロニクス カンパニー リミテッド | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 |
| JP2007013084A (ja) * | 2005-06-29 | 2007-01-18 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US8441015B2 (en) | 2005-06-29 | 2013-05-14 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| JP2015019093A (ja) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022186813A (ja) * | 2009-10-09 | 2022-12-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7309028B2 (ja) | 2009-10-09 | 2023-07-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2023126290A (ja) * | 2009-10-09 | 2023-09-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7547571B2 (ja) | 2009-10-09 | 2024-09-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050181582A1 (en) | 2005-08-18 |
| US20010019129A1 (en) | 2001-09-06 |
| US7115433B2 (en) | 2006-10-03 |
| JP4996789B2 (ja) | 2012-08-08 |
| US6885064B2 (en) | 2005-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4928665B2 (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4883878B2 (ja) | 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 | |
| JP2001358343A (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 | |
| JP4790134B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4996789B2 (ja) | 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP4544860B2 (ja) | 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP2004226975A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2002353465A (ja) | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 | |
| JP2005513808A (ja) | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 | |
| JP2002246607A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP5215543B2 (ja) | 薄膜トランジスタ基板 | |
| JP2005506712A (ja) | 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2007053363A5 (ja) | ||
| JP2006108612A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| TW200426498A (en) | Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant | |
| TWI335005B (en) | Thin film array panel and manufacturing method thereof | |
| KR100750914B1 (ko) | 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100750913B1 (ko) | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623988B1 (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070822 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070918 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4996789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |