JP2001267458A - セラミック集合基板、これを用いた半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置に容易にＣ面取りを行い、分割時
の界面剥離やテープの糊巻き上げの問題を防止する。 【解決手段】 チップサイズパッケージのインターポー
ザーに用いられ、表面に半導体素子が搭載可能なセラミ
ック集合基板１において、裏面に分割ラインに沿って台
形溝３を形成し、台形溝３の幅をブレード１４の厚さよ
りも大きく形成する。また、分割時には、ブレード１４
の縦の送り量をテープ１５に至らない程度とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願の発明は、セラミック集
合基板、これを用いた半導体装置及びその製造方法に関
し、特に信頼性の高い半導体装置を簡単な構成で得るこ
とができるものに関する。

【０００２】

【従来の技術】従来、チップサイズパッケージ（ＣＳ
Ｐ：Chip Size Package）にインターポーザーを使用し
たものがある。図７に示すランドグリッドアレイ（ＬＧ
Ａ：LandGrid Array）構造のものはその一例であり、図
７（ａ）は半導体素子の搭載方法としてダイボンディン
グとワイヤボンディングを採用するもので、図７（ｂ）
はフリップチップボンディングによるものである。イン
ターポーザー１００上に搭載された半導体素子７は、図
示しないブラインドビア等を介してインターポーザー１
００裏面のランド（図示せず）へ電気的に接続されてい
る。

【０００３】このインターポーザーとして一般にガラス
エポキシ等の樹脂基板やアルミナ等の燒結で得たセラミ
ック基板が用いられているが、特にセラミック基板にあ
っては、耐熱性や耐食性に優れ、その低誘電率のため高
周波デバイスにも適している。

【０００４】この種のセラミック基板は、グリーンシー
トに配線パターン、外部接続用電極及びこれらを繋ぐヴ
ィアホールやスルーホール等をスクリーン印刷等で塗布
し、焼成することで得られる。なお、グリーンシートを
必要に応じて多層に積層し、多層基板とすることもあ
る。

【０００５】通常、このような基板を半導体装置１つに
対して１枚ずつ形成していてはコストが掛かるため、多
数個取り用の集合基板（以下、セラミック集合基板と呼
ぶ）としている。一般的に、セラミック集合基板には、
複数の半導体装置が搭載可能なように前述の配線パター
ン等が複数形成されており、分割ラインを認識するため
のメタライズパターンが施されている。これを用いた半
導体装置の製造方法は、後述するように一括樹脂封止と
分割工程が用いられる。

【０００６】図８乃至図１０にセラミック集合基板を使
用した半導体装置の製造工程を示す。これらの図におい
て、１はセラミック集合基板、２は封止樹脂、１１は半
導体装置形成領域、１２は製品外周部、１３は分割ライ
ン、１４はブレード、１５はテープを示す。

【０００７】セラミック集合基板を使用した半導体装置
の製造方法は以下のようになる。まず、前記各配線パタ
ーンに半導体素子を図７で説明したように搭載する。次
にトランスファモールド等で図８、図９に示すように一
括して樹脂封止をする。続いて図１０に示すように、分
割ライン１３に沿ってブレード１４により切断し、個別
の半導体装置に分離する。なお、図９中、半導体装置形
成領域１１は後に分離されて個別の半導体装置となる部
分であり、製品外周部１２は半導体装置にならない部分
である。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような構造では、製造工程内での後工程、基板への実装
工程等におけるハンドリングによって、角部が欠落しや
すく、外観上問題となることがあった。

【０００９】また、欠落したセラミック屑や樹脂屑が飛
散し、種々の問題の要因となることもある。

【００１０】また、個別に分離するための分割工程で
は、完全にカットするために粘付したテープまでカット
する必要があり、この際ブレードで巻き上げるテープの
糊が半導体素子表面に付着するなどの問題があった。つ
まり、図１０に示すように、ブレード１４の縦の送り量
を裏面に粘付されたテープ１５に至るまで深くしなけれ
ば、セラミック集合基板１を完全に分離することができ
ないからである。

【００１１】また、分割時に半導体素子周辺のセラミッ
ク集合基板と封止樹脂の界面で剥離が発生する場合があ
る。特にひどい場合には個別化前に基板全体と樹脂部分
が剥がれる場合がある。

【００１２】

【課題を解決するための手段】上記問題を解決するた
め、本願のセラミック集合基板に係る発明は、チップサ
イズパッケージのインターポーザーに用いられ、表面に
半導体素子が搭載可能なセラミック集合基板において、
裏面に分割ラインに沿って形成された台形溝を有し、該
台形溝の開口幅は前記分割ラインに沿って除去される幅
よりも大きいことを特徴とする。

【００１３】なお、前記セラミック集合基板には、封止
樹脂が充填可能に表面に開口する穴が形成された構成と
して好適である。この穴は前記セラミック集合基板を多
層基板で形成し、少なくともその一層目に貫通穴を形成
することで簡単に得られ、その横断面積を底部または中
間部で最も大きくすることによって良好な結果をもたら
す。そして、これらの穴は、前記台形溝で囲まれる領域
に形成する構成としてより機能を発揮する。

【００１４】また、本願の半導体装置に係る発明は、前
記セラミック集合基板を前記台形溝に沿って分割して得
た前記凹部を有するセラミック基板と、該セラミック基
板表面に搭載された半導体素子と、前記セラミック基板
表面に形成され前記半導体素子を被覆する封止樹脂とを
有する半導体装置であって、該半導体素子の８辺にＣ面
が形成されていることを特徴とする。

【００１５】また、本願の半導体装置の製造方法に係る
発明は、セラミック集合基板表面に複数の半導体素子を
搭載し、該複数の半導体素子を被覆するように前記セラ
ミック集合基板表面に一括樹脂封止し、個々の半導体装
置に分離する半導体装置の製造方法において、前記セラ
ミック集合基板として上述したいずれかのセラミック集
合基板を用い、該セラミック集合基板表面に一括樹脂封
止する際に、金型により封止樹脂表面に前記セラミック
集合基板の前記台形溝に重畳する位置に前記分割ライン
に沿って除去される幅よりも大きい開口幅の台形溝を形
成することを特徴とする。

【００１６】なお、樹脂封止後に前記セラミック集合基
板裏面または前記封止樹脂表面の前記台形溝に沿って切
断することで、個別となった半導体装置の８辺にＣ面を
形成する構成として好適である。

【００１７】

【発明の実施の形態】以下に図を参照しながら、本願の
発明を具体的に説明する。なお、全図を通じて同一符号
は同一対象物を示す。

【００１８】図１はセラミック集合基板に係る発明の実
施例で、１はセラミック集合基板、２は封止樹脂、３は
台形溝を示す。本図では、セラミック集合基板１表面に
封止樹脂２が形成された後を示している。

【００１９】本図に示すように、セラミック集合基板１
の裏面には、断面台形状の台形溝３が複数形成されてい
る。図示省略するが、これらは全て分割ラインに沿って
形成されているため、裏面全域に網の目状の外観を呈し
ている。台形溝３の形成は、通常の工程において、グリ
ーンシートを加工する金型へ台形状の凸部を網の目状に
形成しておくことで容易にできる。

【００２０】また、台形溝３の開口幅は分割工程におい
て使用されるブレードで切断除去される幅よりも大きく
とられている。従って、分割時にテープの切断をせずに
済み、糊の巻き上げによる不具合が防止される。即ち、
図２に示すように、ブレード１４の縦の送り量をセラミ
ック集合基板１の裏面に粘付されたテープ１５に至るま
で深くせずとも、台形溝３があるためにセラミック集合
基板１を完全に分離することが可能となる。

【００２１】一方、図１には封止樹脂２の表面にも台形
溝３を形成する構成が示されている。これは、セラミッ
ク集合基板１裏面に形成した台形溝３と重畳する位置に
形成されており、封止樹脂２表面全体に網の目状の外観
を呈するものである。従って、封止樹脂２表面に形成さ
れた台形溝３が分割ラインを兼ねることとなるため、分
割時にこれを認識し、これに沿って切断する手順とする
ことが可能となり、セラミック集合基板表面に認識用の
マークを形成せずに済む。

【００２２】また、封止樹脂２表面の台形溝３の開口幅
をセラミック集合基板１裏面のそれと同様に、ブレード
で除去される幅よりも大きくすることによって、図３乃
至図６に示すような個別に分離して得た半導体装置の８
辺の全てにＣ面取りを施すことができる。

【００２３】図３乃至図６は、半導体装置に係る発明の
実施例を示す。これらの図において、１ａ、１ｂ及び１
ｃはそれぞれ一層目、二層目及び三層目基板、４は穴、
５は穴４の拡張部、６はＣ面、９はバンプ、１０はアン
ダーフィルを示す。

【００２４】図３はセラミック基板として、前述したセ
ラミック集合基板を台形溝に沿って分割して得た一層の
基板１ａを用いた場合の例である。そこには予め配線が
印刷され、表面に開口する穴４が形成されている。

【００２５】本図の半導体装置の製造方法は以下のとお
りである。まず、図１に示したようなセラミック集合基
板１を得る。この際、グリーンシートの加工時に他の図
示しないヴィアホールやスルーホール等と共に図３に示
したような穴４を金型で一括して形成する。次に、セラ
ミック集合基板１上にＡｕ等のバンプ９がある半導体素
子７をマトリックス状に複数個フリップチップボンドす
る。続いて、半導体素子７とセラミック集合基板１との
間にエポキシ系のアンダーフィル１０を浸透させる。そ
して、図１に示したように封止樹脂２をセラミック集合
基板１上に一括樹脂封止し、その後分割する。

【００２６】このようにして得た半導体装置は、図３の
ように、穴４内に封止樹脂２が充填されているのでアン
カー効果を有し、セラミック集合基板の分割時に樹脂と
セラミックの界面剥離を防止する。特に半導体素子周辺
で界面剥離が生じ易いので、図示のように個々の半導体
装置に穴４を形成しておくとより効果を発揮する。

【００２７】図４は多層基板を用いた場合の例であり、
基本的な組立プロセスは前述した図３の半導体装置と同
じである。ここでは特に三層基板を用いた例で説明す
る。

【００２８】本図において、穴４は一層目基板１ａ及び
二層目基板１ｂを貫通し、穴４の中間部に当たる一層目
基板１ａの一部に横断面積の拡張された部分５を有す
る。これも上述したグリーンシートの加工時に形成で
き、上型に円柱状のピンを下型に円錐台状の凸部を形成
しておけばよい。

【００２９】このような構成であるため、穴４の拡張部
５内に充填されて固まった封止樹脂２が容易に抜き出せ
なくなるため、アンカー効果を更に高めることができ
る。なお、一層目基板１ａに拡張部５を形成するか、若
しくは二層目基板１ｂに形成するかは基板層の厚さに関
係し、一層目の厚さが十分に保たれるのであれば一層目
のみに形成すればよく、二層目以下には穴を空けなくと
もよい。

【００３０】図５は多層基板を用いた場合の他の例であ
り、基本的な組立プロセスは前述した図３の場合と同じ
である。ここでは、二層目基板１ｂに拡張部５が形成さ
れており、一層目基板１ａ、三層目基板１ｃには通常の
貫通穴のみが拡張部５に連通して形成されている。特に
図４の例と異なるところは、穴４が三層目基板１ｃも貫
通しており、樹脂止めとなる基板層が無いところであ
る。この場合には三層目基板１ｃの表面に樹脂が漏れ出
す恐れがあるのでシートモールド等を用いて下部への樹
脂漏れを防ぐ必要がある。

【００３１】図６は基板の両面から樹脂封止を行った例
であり、アンダーフィルを行うまでの組立プロセスは前
述した図３の場合と同じである。ここでは一層目基板１
ａに穴４の拡張部５が形成されている。二層目基板１ｂ
には通常の貫通穴のみが拡張部５に連通して形成されて
いる。

【００３２】本例における樹脂封止は、基板の両面から
モールド金型を用いて行う。図では理解のため模式的に
極端な厚さで示しているが、下面の封止樹脂２の厚さは
ランド（図示せず）厚程度になる。なお、封止樹脂２の
上面及び下面は、穴４を介してつながり固定されてい
る。

【００３３】以上、発明の実施の形態について述べた
が、これに限らず種々の変更が可能である。例えば、上
記した半導体装置の基板の穴に設けた拡張部は全て穴の
中間部に設けたが、穴の底部に設けても効果は変わらな
い。また、その穴を図９の示すところによる台形溝で囲
まれない領域１２に設けることにより、個別の半導体装
置に分離する際の領域１２に於ける樹脂の剥離から生じ
る分離装置内の樹脂の飛散を防止することができる。

【００３４】また、上記実施の形態では、一括樹脂封止
されたセラミック集合基板をブレードを用いて切断した
が、これに限らずレーザースクライバやウォータージェ
ット等、他の手段を用いて分割できることは言うまでも
ない。

【００３５】

【発明の効果】以上説明したように、本願のセラミック
集合基板に係る発明は、裏面に形成された台形溝により
分割時にテープを切断せずに済むことから、糊の巻き上
げによる不具合が防止でき、更に、表面に開口する穴に
よって分割時の界面剥離を防止することができる。

【００３６】また、半導体装置に係る発明では、８辺に
Ｃ面が施されていることによってハンドリング時の角部
の欠落を防止することができ、セラミック基板に設けた
穴によって、熱衝撃等による界面剥離が防止できる。

【００３７】また、半導体装置の製造方法に係る発明で
は、分割ラインを台形溝で認識できるため分割を容易に
し、台形溝に沿って切断するため余分な工程を経ること
なく半導体装置の８辺にＣ面を形成することができる。

【図面の簡単な説明】

【図１】セラミック集合基板の実施例を示す図である。

【図２】図１のセラミック集合基板を分割する様子を示
す説明図である。

【図３】半導体装置の実施例を示す図である。

【図４】半導体装置の他の実施例を示す図である。

【図５】半導体装置の他の実施例を示す図である。

【図６】半導体装置の他の実施例を示す図である。

【図７】従来の半導体装置の例を示す図である。

【図８】一括樹脂封止後の従来のセラミック集合基板の
側面図である。

【図９】図９の上面図である。

【図１０】図８及び図９のセラミック集合基板を分割す
る様子を示す説明図である。

【符号の説明】

１：セラミック集合基板、２：封止樹脂、３：台形溝、
４：穴、５：拡張部、６：Ｃ面、７：半導体素子、８：
ワイヤ、９：バンプ、１０アンダーフィル、１１：半導
体装置形成領域、１２：製品外周部、１３：分割ライ
ン、１４：ブレード、１５：テープ、１００：インター
ポーザー

Claims (8)

【特許請求の範囲】
1. 【請求項１】 チップサイズパッケージのインターポー
   ザーに用いられ、表面に半導体素子が搭載可能なセラミ
   ック集合基板において、裏面に分割ラインに沿って形成
   された台形溝を有し、該台形溝の開口幅は前記分割ライ
   ンに沿って除去される幅よりも大きいことを特徴とする
   セラミック集合基板。
2. 【請求項２】 封止樹脂が充填可能に前記セラミック集
   合基板の表面に開口する穴が形成されていることを特徴
   とする請求項１に記載のセラミック集合基板。
3. 【請求項３】 前記セラミック集合基板は多層基板から
   なり、前記穴は少なくとも一層目を貫通することを特徴
   とする請求項２に記載のセラミック集合基板。
4. 【請求項４】 前記穴は底部または中間部において横断
   面積が最も大きいことを特徴とする請求項２または３に
   記載のセラミック集合基板。
5. 【請求項５】 前記穴が前記台形溝で囲まれる領域内外
   に形成されていることを特徴とする請求項２乃至４に記
   載のセラミック集合基板。
6. 【請求項６】 請求項５に記載の前記セラミック集合基
   板を前記台形溝に沿って分割して得たセラミック基板
   と、該セラミック基板表面に搭載された半導体素子と、
   前記セラミック基板表面に形成され前記半導体素子を被
   覆する封止樹脂とを有する半導体装置であって、該半導
   体装置の８辺にＣ面が形成されていることを特徴とする
   半導体装置。
7. 【請求項７】 セラミック集合基板表面に複数の半導体
   素子を搭載し、該複数の半導体素子を被覆するように前
   記セラミック集合基板表面に一括樹脂封止し、個々の半
   導体装置に分離する半導体装置の製造方法において、前
   記セラミック集合基板として請求項１乃至４に記載のセ
   ラミック集合基板を用い、該セラミック集合基板表面に
   一括樹脂封止する際に、金型により封止樹脂表面に前記
   セラミック集合基板の前記台形溝に重畳する位置に開口
   幅が前記分割ラインに沿って除去される幅よりも大きい
   台形溝を形成することを特徴とする半導体装置の製造方
   法。
8. 【請求項８】 樹脂封止後前記セラミック集合基板裏面
   または前記封止樹脂表面の前記台形溝に沿って切断する
   ことで、個別となった半導体装置の８辺にＣ面を形成す
   ることを特徴とする請求項７に記載の半導体装置の製造
   方法。