JP2001267330A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はバイポーラトランジスタの製造方法
に関し、高周波動作に好適な構造を簡単な工程で実現す
ることを目的とする。 【解決手段】 Ｎ−型シリコン層１６の上に、Ｐを含む
Ｓｉエピタキシャル層５８と、Ｂを含むＳｉＧｅエピタ
キシャル層６０と、Ｂを含むＳｉエピタキシャル層６２
とを順次成長させる。酸化膜３０を成膜し、その上にエ
ミッタ電極２８を形成する（図２（Ａ））。３層のエピ
タキシャル層をベース引き出し電極の形状にパターニン
グする（図２（Ｂ））。絶縁膜３２を成膜し、熱処理を
施すことで、エミッタ電極２８中のＡｓをＳｉエピタキ
シャル層６２中に拡散させ、かつ、ベース引き出し電極
５６中のＢを活性化させる（図２（Ｃ））。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラトラン
ジスタおよびその製造方法に係り、特に、高周波動作に
好適なバイポーラトランジスタと、その製造方法に関す
る。

【０００２】

【従来の技術】図１３は、高周波動作を目的とした従来
のバイポーラトランジスタの断面図を示す。図１３に示
すトランジスタは、Ｐ−型半導体に調整されたシリコン
基板１０を備えている。シリコン基板１０には、Ｎ＋型
半導体に調整されたＮ＋型拡散層１２、およびＰ型半導
体に調整されたＰ型拡散層１４が設けられている。それ
らの上層には、Ｎ−型半導体に調整されたＮ−型シリコ
ン層１６が設けられている。更に、Ｎ−型シリコン層１
６の表面には、個々のトランジスタの活性領域を区分す
るフィールド酸化膜１７が設けられている。

【０００３】Ｎ−型シリコン層１６には、更に、Ｎ＋型
半導体に調整されたＮ＋型コレクタ引き出し層１８や、
Ｐ型半導体に調整された素子分離Ｐ型拡散層２０が形成
されている。Ｎ＋型コレクタ引き出し層１８は、フィー
ルド酸化膜１７に覆われていない部分に形成されてお
り、その表面には薄い酸化膜１９が形成されている。素
子分離Ｐ型拡散層２０は、上述したＰ型拡散層１４の上
層に形成されている。

【０００４】Ｎ−型シリコン層１６の活性領域には、ま
た、Ｐ型半導体に調整されたベース拡散層２２が形成さ
れている。ベース拡散層２２の中央付近には、Ｎ型半導
体に調整されたエミッタ拡散層２４が形成されている。
ベース拡散層２２の上層には、そのエミッタ拡散層２４
と短絡しないように、ドープトポリシリコンによるベー
ス引き出し電極２６が形成されている。一方、エミッタ
拡散層２４の上層には、ドープトポリシリコンによるエ
ミッタ電極２８が形成されている。ベース引き出し電極
２６とエミッタ電極２８との間には、両者を絶縁状態に
保つための酸化膜３０が設けられている。

【０００５】トランジスタの全面は、絶縁膜３２により
覆われている。絶縁膜３２には、Ｎ＋型コレクタ引き出
し層１８に通じるコンタクトホール、エミッタ電極２８
に通じるコンタクトホール、およびベース引き出し電極
２６に通じるコンタクトホールが形成されている。Ｎ＋
型コレクタ引き出し層１８、エミッタ電極２８、および
ベース引き出し電極２６には、それらのコンタクトホー
ルの中に形成されるプラグ３４、３６または３８を介し
て、それぞれメタル配線４０、４２または４４が接続さ
れている。

【０００６】トランジスタを高い周波数で動作させるた
めには、ベース−コレクタ間の寄生容量が小さいことが
望ましい。この寄生容量は、ベース拡散層２２とＮ−型
シリコン層１６との境界部分の面積が大きいほど多量と
なる。従って、トランジスタを高周波動作させるために
は、その境界部分の面積が小さいことが望ましい。

【０００７】図１３に示す構造は、ダブルポリシリコン
−セルフアライン構造と呼ばれるもので、ポリシリコン
で構成されるベース引き出し電極２６を備えると共に、
これによって取り囲まれ、自己整合的に形成されるエミ
ッタ拡散層２４を備えている。この構造によれば、エミ
ッタ拡散層２４とベース引き出し電極２６との短絡を防
止しつつ、両者を極めて近接させることができる。従っ
て、図１３に示す構造によれば、ベース拡散層２２の面
積を十分に小さくしてベース−コレクタ間の寄生抵抗を
抑制することができる。

【０００８】更に、図１３に示す構造によれば、エミッ
タ拡散層２４とベース引き出し電極２６との距離を十分
に小さくすることができるため、ベース抵抗を十分に小
さな値とすることができる。このように、図１３に示す
構造は、トランジスタを高周波動作させるうえで好適な
構造である。

【０００９】

【発明が解決しようとする課題】しかしながら、図１３
に示す構造で達成し得るカットオフ周波数は、３０〜４
０GHzが限界であると言われている。つまり、図１３に
示す構造では、それ以上優れた高周波特性性をトランジ
スタに与えることができない。

【００１０】トランジスタの動作速度を高めるために
は、ベース幅を狭くして（図１３におけるベース拡散層
２４の厚さを薄くして）、キャリアがベースを走行する
時間を短縮することが有効である。ところが、ベース幅
を狭くすると、トランジスタにおいてパンチスルーが生
じ易くなる。

【００１１】トランジスタのパンチスルーは、ベース拡
散層に含まれる不純物の濃度を高めることで起こり難く
することができる。しかし、ベース拡散層の不純物濃度
が高い程、トランジスタの電流増幅率が低下する。この
ため、単にベース拡散層の不純物濃度を高めるだけで
は、実用的なトランジスタを実現することはできない。

【００１２】従来のトランジスタが有する上記の問題を
解決する技術として、ヘテロ接合を用いてバイポーラト
ランジスタを構成する技術が知られている。このような
ヘテロバイポーラトランジスタは、例えば、IEEE TRASA
CTIONS ON ELECTRON DEVICE.Vol. 42, No. 3(1995) P45
5-P482に開示されている。しかし、従来提案されている
ヘテロバイポーラランジスタは、何れも非常に複雑な製
造工程を必要とし、大量生産には不向きなものであっ
た。

【００１３】本発明は、上記のような課題を解決するた
めになされたもので、簡単な工程で容易に製造すること
のできるバイポーラトランジスタ、およびその製造方法
を提供することを第１の目的とする。また、本発明は、
ベース引き出し電極やエミッタ拡散層などを、セルフア
ラインの手法で容易かつ精度良く製造するための製造方
法を提供することを第２の目的とする。

【００１４】

【課題を解決するための手段】請求項１記載の発明は、
バイポーラトランジスタであって、第１導電型不純物を
含むようにシリコン基板の表面に形成された第１型シリ
コン層と、第１型不純物を含むように前記第１型シリコ
ン層の上に形成された第１型Ｓｉエピタキシャル層と、
第２型不純物を第１濃度で含み、かつ、所定の濃度プロ
ファイルでゲルマニウムを含むように前記第１型Ｓｉエ
ピタキシャル層の上に形成された第２型ＳｉＧｅエピタ
キシャル層と、第２型不純物を、前記第１濃度に比して
低い第２濃度で含むように、前記第２型ＳｉＧｅエピタ
キシャル層の上に形成された第２型Ｓｉエピタキシャル
層とを備え、前記第２型ＳｉＧｅエピタキシャル層内の
ゲルマニウム濃度は、前記第１型Ｓｉエピタキシャル層
との境界付近において、前記第２型Ｓｉエピタキシャル
層との境界付近に比して高濃度であることを特徴とする
ものである。

【００１５】請求項２記載の発明は、請求項１記載のバ
イポーラトランジスタであって、前記３層のエピタキシ
ャル層の一部を覆うように、多結晶シリコンで形成され
たエミッタ電極を備えると共に、前記第２型Ｓｉエピタ
キシャル層のうち、前記エミッタ電極で覆われた部分
は、第１型半導体に調整されたエミッタ層であり、前記
第２型ＳｉＧｅエピタキシャル層のうち、前記エミッタ
層と接する部分は、第２型半導体に調整されたベース層
であり、前記第１型Ｓｉエピタキシャル層のうち、前記
ベース層と接する部分は、第１型半導体に調整されたサ
ブコレクタ領域であり、前記３層のエピタキシャル層の
うち、前記エミッタ電極で覆われていない部分は、第２
型半導体に調整されたベース引き出し電極であることを
特徴とするものである。

【００１６】請求項３記載の発明は、請求項２記載のバ
イポーラトランジスタであって、前記第１型シリコン層
のうち、前記ベース引き出し電極に覆われない部分に形
成されたコレクタ引き出し層と、前記コレクタ引き出し
層の上に形成されたコレクタ電極と、前記エミッタ電
極、前記ベース引き出し電極、および前記コレクタ電極
の上に形成された絶縁膜と、前記絶縁膜の中に、前記エ
ミッタ電極、前記ベース引き出し電極、および前記コレ
クタ電極と接するように形成された導電性のプラグと、
を更に備えることを特徴とするものである。

【００１７】請求項４記載の発明は、請求項２記載のバ
イポーラトランジスタであって、前記エミッタ電極の表
面、および前記ベース引き出し電極の表面に、シリサイ
ド膜を備えることを特徴とするものである。

【００１８】請求項５記載の発明は、請求項２乃至４の
何れか１項記載のバイポーラトランジスタであって、前
記第１型Ｓｉエピタキシャル層内の第１型不純物濃度
は、前記第２型ＳｉＧｅエピタキシャル層との境界付近
において、前記第１型シリコン層との境界付近に比して
高濃度であることを特徴とするものである。

【００１９】請求項６記載の発明は、バイポーラトラン
ジスタの製造方法であって、シリコン基板の表面に、第
１導電型不純物を含む第１型シリコン層を形成するステ
ップと、前記第１型シリコン層の上に、第１型不純物が
含有されるように第１型Ｓｉエピタキシャル層を成長さ
せるステップと、前記第１型Ｓｉエピタキシャル層の上
に、第２型不純物が第１濃度で含有され、かつ、所定の
濃度プロファイルでゲルマニウムが含有されるように、
第２型ＳｉＧｅエピタキシャル層を成長させるステップ
と、前記第２型ＳｉＧｅエピタキシャル層の上に、第２
型不純物が前記第１濃度に比して低い第２濃度で含有さ
れるように第２型Ｓｉエピタキシャル層を成長させるス
テップとを含み、前記第２型ＳｉＧｅエピタキシャル層
内のゲルマニウム濃度は、前記第１型Ｓｉエピタキシャ
ル層との境界付近において、前記第２型Ｓｉエピタキシ
ャル層との境界付近に比して高濃度であり、更に、前記
第２型Ｓｉエピタキシャル層の上に、所定部位に開口部
を有する酸化膜を形成するステップと、前記開口部を通
じて前記第２型Ｓｉエピタキシャル層と接触するよう
に、第１型不純物を含有するエミッタ電極を多結晶シリ
コンで形成するステップと、前記３層のエピタキシャル
層のうち、前記エミッタ電極に覆われていない部分に、
第２型不純物を導入するステップと、前記３層のエピタ
キシャル層を、ベース引き出し電極の形状にパターニン
グするステップと、所定の熱処理を行うことで、前記エ
ミッタ電極中の第１型不純物を前記第２型Ｓｉエピタキ
シャル層に拡散させて第１型半導体に調整されたエミッ
タ層を形成し、かつ、前記３層のエピタキシャル層に導
入された前記第２型不純物を活性化させてベース引き出
し電極を形成するステップと、を更に含むことを特徴と
するものである。

【００２０】請求項７記載の発明は、請求項６記載のバ
イポーラトランジスタの製造方法であって、前記酸化膜
を形成するステップは、前記３層のエピタキシャル層が
ベース引き出し電極の形状にパターニングされた後に実
行されることを特徴とするものである。

【００２１】請求項８記載の発明は、請求項６記載のバ
イポーラトランジスタの製造方法であって、前記酸化膜
を形成するステップは、前記３層のエピタキシャル層が
ベース引き出し電極の形状にパターニングされる前に実
行されることを特徴とするものである。

【００２２】請求項９記載の発明は、請求項６記載のバ
イポーラトランジスタの製造方法であって、前記第１型
シリコン層のうち、前記ベース引き出し電極に覆われな
い部分にコレクタ引き出し層を形成するステップと、前
記コレクタ引き出し層の上にコレクタ電極を形成するス
テップと、前記エミッタ電極、前記ベース引き出し電
極、および前記コレクタ電極の上に絶縁膜を形成するス
テップと、前記絶縁膜に、前記エミッタ電極、前記ベー
ス引き出し電極、および前記コレクタ電極のそれぞれに
開口するコンタクトホールを形成するステップと、前記
コンタクトホールの中に導電性のプラグを形成するステ
ップと、を更に備えることを特徴とするものである。

【００２３】請求項１０記載の発明は、請求項６記載の
バイポーラトランジスタの製造方法であって、前記エミ
ッタ電極の上に、そのエミッタ電極と同じ形状を有する
第２の酸化膜を形成するステップと、前記第２の酸化膜
の形成後に、前記第２型Ｓｉエピタキシャル層を覆って
いる前記酸化膜と前記第２の酸化膜とを更に覆う第３の
酸化膜を形成するステップと、前記エミッタ電極および
前記第２型エピタキシャル層が露出するまで、前記酸化
膜、第２の酸化膜および前記第３の酸化膜を異方性エッ
チングするステップと、露出した前記エミッタ電極の表
面および前記第２型Ｓｉエピタキシャル層の表面に、シ
リサイド膜を形成するステップと、を含むことを特徴と
するものである。

【００２４】請求項１１記載の発明は、請求項６記載の
バイポーラトランジスタの製造方法であって、前記第１
型Ｓｉエピタキシャル層は、その中に含有される第１型
不純物の濃度が、前記第２型ＳｉＧｅエピタキシャル層
との境界付近において、前記第１型シリコン層との境界
付近に比して高濃度となるように成長されることを特徴
とするものである。

【００２５】請求項１２記載の発明は、バイポーラトラ
ンジスタの製造方法であって、半導体基板上に第１の導
電層と第１の絶縁層とを重ねて形成するステップと、第
１の絶縁層の上に第１のマスクをパターニングするステ
ップと、前記第１のマスクを用いて前記第１の絶縁層中
に第１導電型の不純物を導入するステップと、前記第１
のマスクを縮小するステップと、縮小後の前記第１のマ
スクに被われている部分を除き、前記第１の絶縁層の全
面を被う第２のマスクを形成するステップと、前記第１
のマスクを除去するステップと、前記第１のマスクに被
われていた部分を除去することにより、前記第１の絶縁
膜に開口を設けるステップと、前記第１の導電層のう
ち、前記開口の内部に露出する部分に第２導電型の不純
物を導入するステップと、を含むことを特徴とするもの
である。

【００２６】請求項１３記載の発明は、請求項１２記載
のバイポーラトランジスタの製造方法であって、前記第
２導電型の不純物を導入するステップは、前記開口を介
して前記第１の導電層と接触し、かつ、前記第２導電型
の不純物を含有する第２の導電層を形成するサブステッ
プと、前記第２の導電層から前記第１の導電層へ前記第
２導電型の不純物を拡散させるステップと、を含むこと
を特徴とするものである。

【００２７】請求項１４記載の発明は、請求項１３記載
のバイポーラトランジスタの製造方法であって、前記第
２の導電層の表面、および前記第１の導電層の表面に、
シリサイド膜を形成するステップを含むことを特徴とす
るものである。

【００２８】請求項１５記載の発明は、請求項１２乃至
１４の何れか１項記載のバイポーラトランジスタの製造
方法であって、前記第１の導電層は、Ｓｉエピタキシャ
ル層と、ＳｉＧｅエピタキシャル層と、Ｓｉエピタキシ
ャル層とが積層された層であることを特徴とするもので
ある。

【００２９】請求項１６記載の発明は、請求項１２乃至
１５の何れか１項記載のバイポーラトランジスタの製造
方法であって、前記第１の絶縁層はシリコン酸化膜であ
り、前記第１のマスクはシリコン膜であることを特徴と
するものである。

【００３０】請求項１７記載の発明は、請求項１２乃至
１５の何れか１項記載のバイポーラトランジスタの製造
方法であって、前記第１の絶縁層はシリコン窒化膜であ
り、前記第１のマスクはシリコン酸化膜であることを特
徴とするものである。

【００３１】請求項１８記載の発明は、請求項１２乃至
１５の何れか１項記載のバイポーラトランジスタの製造
方法であって、前記第１の絶縁層はシリコン窒化膜であ
り、前記第１のマスクはシリコン酸化膜とシリコン膜の
積層膜であることを特徴とするものである。

【００３２】請求項１９記載の発明は、請求項１２乃至
１８の何れか１項記載のバイポーラトランジスタの製造
方法であって、前記第２のマスクはフォトレジスト膜で
あることを特徴とするものである。

【００３３】請求項２０記載の発明は、バイポーラトラ
ンジスタの製造方法であって、半導体基板上に第１の導
電層と第１の絶縁層と第２の導電層とを重ねて形成する
ステップと、第２の導電層の上に第１のマスクをパター
ニングするステップと、前記第１のマスクを用いて前記
第１の絶縁層中に第１導電型の不純物を導入するステッ
プと、前記第１のマスクを縮小するステップと、縮小後
の前記第１のマスクに被われている部分を除き、前記第
１の絶縁層の全面を被う第２のマスクを形成するステッ
プと、前記第１のマスクを除去するステップと、前記第
１のマスクに被われていた部分を除去することにより、
前記第２の導電膜および第１の絶縁膜に開口を設けるス
テップと、前記第１の導電層のうち、前記開口の内部に
露出する部分に第２導電型の不純物を導入するステップ
と、を含むことを特徴とするものである。

【００３４】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。

【００３５】実施の形態１．図１（Ａ）乃至図２（Ｄ）
は、本発明の実施の形態１のバイポーラトランジスタの
製造方法を説明するための断面図を示す。特に、図２
（Ｄ）は本実施形態のヘテロバイポーラトランジスタの
特徴的な構造が形成された状態を示す。

【００３６】図２（Ｄ）に示すように、本実施形態のト
ランジスタは、Ｐ−型半導体に調整されたシリコン基板
１０を備えている。シリコン基板１０には、Ｎ＋型半導
体に調整されたＮ＋型拡散層１２、およびＰ型半導体に
調整されたＰ型拡散層１４が設けられている。それらの
上層には、Ｎ−型半導体に調整されたＮ−型シリコン層
１６が設けられている。更に、Ｎ−型シリコン層１６の
表面には、個々のトランジスタの活性領域を区分するフ
ィールド酸化膜１７が設けられている。

【００３７】Ｎ−型シリコン層１６には、更に、Ｎ＋型
半導体に調整されたＮ＋型コレクタ引き出し層１８や、
Ｐ型半導体に調整された素子分離Ｐ型拡散層２０が形成
されている。Ｎ＋型コレクタ引き出し層１８は、フィー
ルド酸化膜１７に覆われていない部分に形成されてお
り、その表面には薄い酸化膜１９が形成されている。素
子分離Ｐ型拡散層２０は、上述したＰ型拡散層１４の上
層に形成されている。

【００３８】Ｎ−型シリコン層１６の活性領域には、ま
た、エピタキシャル成長の手法で成膜されたサブコレク
タ層５０、ベース層５２、およびエミッタ層５４が形成
されている。サブコレクタ層５０およびエミッタ層５４
は、それぞれＮ型半導体に調整されたＳｉ膜である。一
方、ベース層５２は、Ｐ型半導体に調整されたＳｉＧｅ
膜である。

【００３９】Ｎ−型シリコン層１６の上層には、更に、
ベース層５２の両側に、Ｐ型半導体に調整されたベース
引き出し電極５６が形成されている。また、エミッタ層
５４の上層には、ドープトポリシリコンによるエミッタ
電極２８が形成されている。ベース引き出し電極５６と
エミッタ電極２８との間には、両者を絶縁状態に保つた
めの酸化膜３０が設けられている。

【００４０】トランジスタの全面は、絶縁膜３２により
覆われている。絶縁膜３２には、Ｎ＋型コレクタ引き出
し層１８に通じるコンタクトホール、エミッタ電極２８
に通じるコンタクトホール、およびベース引き出し電極
５６に通じるコンタクトホールが形成されている。Ｎ＋
型コレクタ引き出し層１８、エミッタ電極２８、および
ベース引き出し電極５６は、それらのコンタクトホール
の中に形成されるプラグ３４、３６または３８を介し
て、それぞれメタル配線４０、４２または４４に接続さ
れている。

【００４１】以下、実施の形態１のトランジスタの製造
方法について説明する。本実施形態のトランジスタの製
造工程では、公知の手法で図１（Ａ）に示す状態が形成
される。具体的には、先ず、シリコン基板１０（Ｐ−型
半導体）の上にＮ＋型拡散層１２とＰ型拡散層１４とを
形成する（ステップ１）。次に、それらの上層にＮ−型
シリコン層１６を成長させる（ステップ２）。フィール
ド酸化膜１７を形成した後、Ｎ＋コレクタ引き出し層１
８、および素子分離Ｐ型拡散層２０を形成する（ステッ
プ３）。シリコンの露出部分に所定の膜厚で酸化膜１９
を成膜し、Ｎ＋コレクタ引き出し層１８の上層を除き、
その酸化膜１９を除去する。つまり、ベース層５２やベ
ース引き出し電極５６を形成すべき部分を覆っている酸
化膜１９を除去する（ステップ４）。

【００４２】次に、図１（Ｂ）に示すように、Ｓｉエピ
タキシャル層５８、ＳｉＧｅエピタキシャル層６０、お
よびＳｉエピタキシャル層６２を連続してウェハ全面に
成長させる（ステップ５）。尚、この際、フィールド酸
化膜１７の上には，Ｓｉ膜或いはＳｉＧｅ膜が多結晶質
の膜として成長する。Ｓｉエピタキシャル層５８、Ｓｉ
Ｇｅエピタキシャル層６０、およびＳｉエピタキシャル
層６２は、それぞれトランジスタのコレクタ、ベース、
またはエミッタとなる層である。

【００４３】図３は、それら３つのエピタキシャル層５
８，６０，６２における不純物濃度、およびＧｅ濃度の
プロファイルを示す。図３に示すように、本実施形態で
は、コレクタとなるＳｉエピタキシャル層５８には４×
１０¹⁵cm^-3程度のＰ（リン）濃度が与えられる。また、
ベースとなるＳｉＧｅエピタキシャル層６０、およびエ
ミッタとなるＳｉエピタキシャル層６２には、それぞれ
１０¹⁸〜１０¹⁹cm^-3程度のＢ（ボロン）濃度、および５
×１０¹⁷cm^-3程度のＢ（ボロン）濃度が与えられる。Ｓ
ｉＧｅエピタキシャル層６０のＧｅ濃度は、Ｓｉエピタ
キシャル層５８との境界部分において最大４〜３０％と
なり、コレクタ側からエミッタ側に向けて徐々に低下す
るようなプロファイルに調整されている。

【００４４】図１（Ｃ）に示すように、Ｓｉエピタキシ
ャル層６２の上層には、酸化膜３０が堆積される（ステ
ップ６）。

【００４５】図１（Ｄ）に示すように、酸化膜３０に
は、エミッタ電極２８を形成すべき部位に開口が設けら
れる（ステップ７）。次いで、ウェハ全面に多結晶シリ
コン膜６４が堆積される（ステップ８）。次に、多結晶
シリコン膜６４に、Ｎ型不純物であるＡｓ（ヒ素）が所
定の濃度で導入される（ステップ９）。

【００４６】図２（Ａ）に示すように、多結晶シリコン
膜６４の上層に、エミッタ電極２８を形成するためのフ
ォトレジスト６６が形成される（ステップ１０）。フォ
トレジスト６６をマスクとして多結晶シリコン膜６４が
エッチングされることによりエミッタ電極２８が形成さ
れる（ステップ１１）。更に、上述した３層のエピタキ
シャル層５８，６０，６２に不純物を導入するため、フ
ォトレジスト６６をマスクとしつつ、酸化膜３０の上方
から所定のエネルギでＢが注入される（ステップ１
２）。

【００４７】図２（Ｂ）に示すように、酸化膜３０の上
層に、エミッタ電極２８を保護し、かつ、ベース引き出
し電極５６を形成するためのフォトレジスト６８が形成
される（ステップ１３）。フォトレジスト６８をマスク
として、酸化膜３０と共に、３層のエピタキシャル層５
８，６０，６２がエッチングされる。その結果、酸化膜
３０およびエピタキシャル層５８，６０，６２は、ベー
ス引き出し電極５６の形状にパターニングされる（ステ
ップ１４）。

【００４８】図２（Ｃ）に示すように、フォトレジスト
６８が除去された後、ウェハ全面に絶縁膜３２が堆積さ
れる（ステップ１５）。次いで、ウェハ全体に対して所
定温度で熱処理が施される（ステップ１６）。熱処理の
過程で、エミッタ電極２８（Ａｓのドープされた多結晶
シリコン）に含有されるＡｓがＳｉエピタキシャル層６
２に拡散して、Ｎ型半導体の特性を持つエミッタ層５４
が形成される。更に、上記の熱処理の過程では、３層の
エピタキシャル層５８，６０，６２のうち、エミッタ電
極２８に覆われていない部分に導入されていた不純物
（Ｂ）がそれらの全体に拡散し、かつ、活性化される。
その結果、Ｐ型半導体の特性を持つベース引き出し電極
５６が形成される。

【００４９】上述した一連の処理に次いで、絶縁膜３２
の適当な位置にコンタクトホールが形成される（ステッ
プ１７）。次いで、それらのコンタクトホールの中にプ
ラグ３４，３６，３８が形成される（ステップ１８）。
その後、絶縁膜３２の上層に、プラグ３４，３６，３８
と導通するメタル配線４０，４２，４４が形成されるこ
とにより図２（Ｄ）に示す構造が実現される（ステップ
１９）。

【００５０】本実施形態のトランジスタでは、ベース層
５２（Ｐ型）とサブコレクタ層５０（Ｎ型）との境界部
分、およびベース引き出し電極５６（Ｐ型）とＮ−型シ
リコン層1６（Ｎ型）との境界部分にＰＮ接合が形成さ
れる。ベース−コレクタ間の寄生容量を抑制してトラン
ジスタの高周波動作を可能とするためには、そのＰＮ接
合面積が小さいことが望ましい。

【００５１】本実施形態において、トランジスタのエミ
ッタ拡散層２４は、ベース引き出し電極５６の中に自己
整合的に形成される。この構造によれば、エミッタ拡散
層２４とベース引き出し電極５６との短絡を防止しつ
つ、両者を極めて近接させることができる。つまり、本
実施形態の構造によれば、エミッタとベースの短絡を防
止しつつ、ベース−コレクタ間のＰＮ接合面積を十分に
小さくすることができる。従って、本実施形態の構造に
よれば、従来のダブルポリシリコン−セルフアライン構
造（図１３参照）と同様にベース−コレクタ間の寄生抵
抗を抑制することができる。

【００５２】また、本実施形態において、トランジスタ
のベース幅は、従来のダブルポリシリコン−セルフアラ
イン構造におけるベース幅に比して十分に小さく抑制さ
れている。更に、本実施形態においては、ベース層５２
をＳｉＧｅ膜とし、エミッタ層５４をＳｉ膜とすること
で、エミッタ層５４の禁制帯幅を、ベース層５２のそれ
に比して十分に大きくしている。この場合、ベース層５
２の不純物濃度を高めてもベース漏れ電流を抑制するこ
とができ、実用上十分な電流増幅率が確保できる。従っ
て、本実施形態の構造によれば、実用的な電流増幅率を
損なうことなく、ベース層５２の不純物濃度を高めてパ
ンチスルーの防止を図ることができる。つまり、本実施
形態の構造によれば、従来のトランジスタと同等の電流
増幅率を確保し、かつ、パンチスルーの発生を有効に防
止しつつ、キャリアのベース走行時間を短縮してトラン
ジスタの高周波特性を改善することができる。

【００５３】上述の如く、本実施形態のヘテロバイポー
ラトランジスタは、非常に簡単な工程で製造することが
でき、かつ、パンチスルー等の不都合を伴うことなく優
れた高周波特性を実現することができる。

【００５４】実施の形態２．次に、本発明の実施の形態
２のヘテロバイポーラトランジスタの構造および製造方
法を説明する。図４（Ａ）乃至図５（Ｂ）は本実施形態
のトランジスタの製造方法を説明するための断面図を示
す。特に、図５（Ｂ）は本実施形態のトランジスタの特
徴的な構造が形成された状態を示す。

【００５５】図５（Ｂ）に示すように、本実施形態のト
ランジスタにおいては、ベース引き出し電極５６を覆う
酸化膜３０が、Ｎ＋型コレクタ引き出し層１８の周囲に
残存していると共に、Ｎ＋型コレクタ引き出し層１８の
上層に、ドープトポリシリコンによるコレクタ電極７０
が形成されている。本実施形態のトランジスタは、それ
らの点を除き、実施の形態１のトランジスタと同じ構造
を有している。

【００５６】以下、実施の形態２のトランジスタの製造
方法について説明する。図４（Ａ）に示すように、本実
施形態のトランジスタの製造工程では、実施の形態１の
場合と同じ手順でシリコン基板１０上に各種の拡散層１
２，１４，１６，１８，２０が形成される（ステップ１
〜３）。次いで、実施の形態１の場合と同じ手順で、ウ
ェハ全体にＳｉエピタキシャル層５８、ＳｉＧｅエピタ
キシャル層６０、およびＳｉエピタキシャル層６２が成
膜される（ステップ５）。次に、Ｓｉエピタキシャル層
６２の上層に、フォトレジスト６８がベース引き出し電
極５６と同じ形状に形成される（ステップ２０）。フォ
トレジスト６８をマスクとして、３層のエピタキシャル
層５８，６０，６２がエッチングされる。その結果、エ
ピタキシャル層５８，６０，６２は、ベース引き出し電
極５６の形状にパターニングされる（ステップ２１）。

【００５７】図４（Ｂ）に示すように、ウェハ全体に酸
化膜３０が堆積される（ステップ２２）。

【００５８】図４（Ｃ）に示すように、酸化膜３０に
は、エミッタ電極２８を形成すべき部位に通じる開口
部、およびＮ＋型コレクタ引き出し層１８に通じる開口
部が設けられる（ステップ２３）。次いで、ウェハ全面
に多結晶シリコン膜６４が堆積される（ステップ２
４）。次に、多結晶シリコン膜６４に、Ｎ型不純物であ
るＡｓ（ヒ素）が所定の濃度で導入される（ステップ２
５）。

【００５９】図４（Ｄ）に示すように、多結晶シリコン
膜６４の上層に、エミッタ電極２８をパターニングする
ためのフォトレジスト６６、およびコレクタ電極７０を
パターニングするためのフォトレジスト７２が形成され
る（ステップ２６）。フォトレジスト６６，７２をマス
クとして多結晶シリコン膜６４がエッチングされること
によりエミッタ電極２８およびコレクタ電極７０が形成
される（ステップ２７）。更に、上述した３層のエピタ
キシャル層５８，６０，６２に不純物を導入するため、
フォトレジスト６６をマスクとしつつ、酸化膜３０の上
方から所定のエネルギでＢが注入される（ステップ２
８）。

【００６０】図５（Ａ）に示すように、フォトレジスト
６６，７２が除去された後、ウェハ全面に絶縁膜３２が
堆積される（ステップ２９）。次いで、ウェハ全体に対
して所定温度で熱処理が施される（ステップ３０）。実
施の形態１における熱処理（ステップ１６参照）の場合
と同様に、上記の処理が行われることにより、Ｎ型半導
体の特性を持つエミッタ層５４と共に、Ｐ型半導体の特
性を持つベース引き出し電極５６が形成される。

【００６１】上述した一連の処理に次いで、コレクタ電
極７２、エミッタ電極２８、およびベース引き出し電極
５６が露出するように、絶縁膜３２の適当な位置にコン
タクトホールが形成される（ステップ３１）。次いで、
それらのコンタクトホールの中にプラグ３４，３６，３
８が形成される（ステップ３２）。その後、絶縁膜３２
の上層に、プラグ３４，３６，３８と導通するメタル配
線４０，４２，４４が形成されることにより図５（Ｂ）
に示す構造が実現される（ステップ３３）。

【００６２】上述した実施の形態１の構造では、プラグ
３４を収容するためのコンタクトホールが、他のプラグ
３６，３８を収用するためのコンタクトホールに比して
大きな全長（深さ）を有している。従って、それらの全
てを適正に開口させるためには、プラグ３６，３８を収
容するコンタクトホールの底部、すなわち、エミッタ電
極２８およびベース引き出し電極５６に多量のオーバー
エッチングを施す必要がある。エミッタ電極２８やベー
ス引き出し電極５６に対するダメージを抑制して安定な
特性を得るためには、そのオーバーエッチング量は少量
であることが望ましい。

【００６３】本実施形態の構造においては、Ｎ＋型コレ
クタ引き出し層１８の上にコレクタ電極が形成されてい
るため、プラグ３４を収容するためのコンタクトホール
の深さと、他のコンタクトホールの深さとの差が、実施
の形態１の場合に比して縮小されている。このため、本
実施形態の構造によれば、実施の形態１の場合に比し
て、エミッタ電極２８やベース引き出し電極５６に対す
るオーバーエッチング量を少量とし、それらの削れ量を
抑制することができる。

【００６４】実施の形態３．次に、本発明の実施の形態
３のヘテロバイポーラトランジスタの構造および製造方
法を説明する。図６（Ａ）乃至図７は本実施形態のトラ
ンジスタの製造方法を説明するための断面図を示す。特
に、図７は本実施形態のトランジスタの特徴的な構造が
形成された状態を示す。

【００６５】図７に示すように、本実施形態のトランジ
スタにおいては、ベース引き出し電極５６を覆う酸化膜
３０が、Ｎ＋型コレクタ引き出し層１８の周囲に残存し
ている。本実施形態のトランジスタは、その点を除き実
施の形態１のトランジスタと同じ構造を有している。

【００６６】以下、実施の形態３のトランジスタの製造
方法について説明する。図６（Ａ）に示すように、本実
施形態のトランジスタの製造工程では、実施の形態１の
場合と同じ手順で、ウェハ全体に３層のエピタキシャル
層５８，６０，６２が成膜される（ステップ１〜５）。
次に、実施の形態２の場合と同じ手順で、エピタキシャ
ル層５８，６０，６２のパターニングと、酸化膜３０の
成膜とが行われる（ステップ２０〜２２）。

【００６７】図６（Ｂ）に示すように、酸化膜３０に
は、エミッタ電極２８を形成すべき部位に通じる開口部
が設けられる（ステップ３４）。次いで、ウェハ全面に
多結晶シリコン膜６４が堆積される（ステップ３５）。
次に、多結晶シリコン膜６４に、Ｎ型不純物であるＡｓ
（ヒ素）が所定の濃度で導入される（ステップ３６）。

【００６８】図６（Ｃ）に示すように、多結晶シリコン
膜６４の上層に、エミッタ電極２８をパターニングする
ためのフォトレジスト６６が形成される（ステップ３
７）。フォトレジスト６６をマスクとして多結晶シリコ
ン膜６４がエッチングされることによりエミッタ電極２
８が形成される（ステップ３８）。更に、上述した３層
のエピタキシャル層５８，６０，６２に不純物を導入す
るため、フォトレジスト６６をマスクとしつつ、酸化膜
３０の上方から所定のエネルギでＢが注入される（ステ
ップ３９）。

【００６９】図６（Ｄ）に示すように、フォトレジスト
６６が除去された後、ウェハ全面に絶縁膜３２が堆積さ
れる（ステップ４０）。次いで、ウェハ全体に対して所
定温度で熱処理が施される（ステップ４１）。実施の形
態１における熱処理（ステップ１６参照）の場合と同様
に、上記の処理が行われることにより、Ｎ型半導体の特
性を持つエミッタ層５４と共に、Ｐ型半導体の特性を持
つベース引き出し電極５６が形成される。

【００７０】上述した一連の処理に次いで、Ｎ＋型コレ
クタ引き出し層１８、エミッタ電極２８、およびベース
引き出し電極５６が露出するように、絶縁膜３２の適当
な位置にコンタクトホールが形成される（ステップ４
２）。次いで、それらのコンタクトホールの中にプラグ
３４，３６，３８が形成される（ステップ４３）。その
後、絶縁膜３２の上層に、プラグ３４，３６，３８と導
通するメタル配線４０，４２，４４が形成されることに
より図７に示す構造が実現される（ステップ４４）。

【００７１】本実施形態のヘテロバイポーラトランジス
タによれば、実施の形態１のトランジスタと同等の動作
速度を得ることができる。また、本実施形態のヘテロバ
イポーラトランジスタも、実施の形態１のトランジスタ
と同様に、簡単な工程で製造することができる。従っ
て、実施の形態１の構造により得られる効果は、本実施
形態の構造によっても得ることができる。

【００７２】実施の形態４．次に、本発明の実施の形態
４のヘテロバイポーラトランジスタの構造および製造方
法を説明する。図８（Ａ）乃至図９（Ｄ）は本実施形態
のトランジスタの製造方法を説明するための断面図を示
す。特に、図９（Ｄ）は本実施形態のトランジスタの特
徴的な構造が形成された状態を示す。

【００７３】図９（Ｄ）に示すように、本実施形態のト
ランジスタは、エミッタ電極２８の表面を覆うシリサイ
ド膜７４、ベース引き出し電極５６の表面を覆うシリサ
イド膜７６、およびＮ＋型コレクタ引き出し層１８の表
面を覆うシリサイド膜７８を備えている。エミッタ電極
２８の側面には、エミッタ電極２８とベース引き出し電
極５６との短絡を防止するためのサイドウォール８０が
酸化膜により形成されている。また、ベース引き出し電
極５６の側面にも、フィールド酸化膜１７とつながるサ
イドウォール８２が酸化膜により形成されている。本実
施形態のトランジスタは、それらの点を除き、実施の形
態１のトランジスタと同じ構造を有している。

【００７４】以下、実施の形態４のトランジスタの製造
方法について説明する。図８（Ａ）に示すように、本実
施形態のトランジスタの製造工程では、実施の形態１の
場合と同じ手順で、シリコン基板１０上に多結晶シリコ
ン膜６４が形成され、更に、その膜中にＮ型不純物であ
るＡｓが所定の濃度で導入される（ステップ１〜９）。
多結晶シリコン膜６４の上層には、後に実行されるオー
バーエッチングの量を抑える目的で第２の酸化膜８４が
成膜される（ステップ４５）。

【００７５】図８（Ｂ）に示すように、第２の酸化膜８
４の上層には、エミッタ電極２８をパターニングするた
めのフォトレジスト６６が形成される（ステップ４
６）。フォトレジスト６６をマスクとして第２の酸化膜
８４と多結晶シリコン膜６４とがエッチングされること
により、第２の酸化膜８４で覆われたエミッタ電極２８
が形成される（ステップ４７）。更に、３層のエピタキ
シャル層５８，６０，６２に不純物を導入するため、フ
ォトレジスト６６をマスクとしつつ、酸化膜３０の上方
から所定のエネルギでＢが注入される（ステップ４
８）。

【００７６】図８（Ｃ）に示すように、酸化膜３０の上
層には、ベース引き出し電極５６と同じ形状となるよう
にフォトレジスト６８が形成される（ステップ４９）。
フォトレジスト６８をマスクとして、３層のエピタキシ
ャル層５８，６０，６２がエッチングされる。その結
果、エピタキシャル層５８，６０，６２は、ベース引き
出し電極５６の形状にパターニングされる（ステップ５
０）。

【００７７】図８（Ｄ）に示すように、フォトレジスト
６８が除去された後、ウェハ全面に第３の酸化膜８６が
形成される。エミッタ電極２８の側面、およびエピタキ
シャル層５８，６０，６２の側面は、このようにして形
成される第３の酸化膜８６により覆われる（ステップ５
１）。エピタキシャル層６２の上層には予め酸化膜３０
が形成されている。一方、Ｎ＋型コレクタ引き出し層１
８の上層には予め酸化膜１９が、また、エミッタ電極２
８の上層には予め第２の酸化膜８４が、それぞれ成膜さ
れている。このため、第３の酸化膜８６が成膜された時
点で、エピタキシャル層６２の上層、Ｎ＋型コレクタ引
き出し層１８の上層、およびエミッタ電極２８の上層に
は、さほど膜厚に差のない積層酸化膜がそれぞれ形成さ
れる。

【００７８】図９（Ａ）に示すように、ウェハの全面を
対象として、エピタキシャル層６２、Ｎ＋型コレクタ引
き出し層１８、およびエミッタ電極２８が露出するまで
酸化膜が異方性エッチングされる（ステップ５２）。上
述の如く、それら３つの層の上には、酸化膜がほぼ等し
い膜厚で形成されている。このため、それら３つの層
は、何れの層にも過大なオーバーエッチングを施すこと
なく露出させることができる。つまり、本実施形態にお
いては、エピタキシャル層６２、Ｎ＋型コレクタ引き出
し層１８、およびエミッタ電極２８の何れにも過大なダ
メージを与えることなく、それらの全てを適正に露出さ
せることができる。上記の処理が実行されることによ
り、エミッタ電極２８の側面、およびエピタキシャル層
５８，６０，６２の側面に、酸化膜によるサイドウォー
ル８０，８２が形成される。

【００７９】図９（Ｂ）に示すように、エミッタ電極２
８、エピタキシャル層６２、およびＮ＋型コレクタ引き
出し層１８の露出面には、それぞれシリサイド膜７４，
７６，７８が形成される（ステップ５４）。シリサイド
膜７４，７６，７８は、シリコンと反応し易いＣｏ等の
高融点金属をウェハ全面に堆積させた後、そのウェハに
所定温度の熱処理を施すことで形成することができる。
フィールド酸化膜１７の上などに堆積され、シリコンと
反応しなかった高融点金属は、上記の熱処理の後に除去
される。

【００８０】図９（Ｃ）に示すように、ウェハの全面に
絶縁膜３２が堆積される（ステップ５６）。次いで、ウ
ェハ全体に所定の熱処理が施される（ステップ５７）。
実施の形態１における熱処理（ステップ１６参照）の場
合と同様に、上記の処理が行われることにより、Ｎ型半
導体の特性を持つエミッタ層５４と共に、Ｐ型半導体の
特性を持つベース引き出し電極５６が形成される。

【００８１】上述した一連の処理に次いで、シリサイド
膜７４，７６，７８が露出するように、絶縁膜３２の適
当な位置にコンタクトホールが形成される（ステップ５
８）。次いで、それらのコンタクトホールの中にプラグ
３４，３６，３８が形成される（ステップ５９）。その
後、絶縁膜３２の上層に、プラグ３４，３６，３８と導
通するメタル配線４０，４２，４４が形成されることに
より図９（Ｄ）に示す構造が実現される（ステップ６
０）。

【００８２】本実施形態の構造によれば、ベース引き出
し電極５６の表面がシリサイド膜７６で覆われているた
め、トランジスタのベース抵抗を十分に小さく抑制する
ことができる。また、エミッタ電極２８やＮ＋型コレク
タ引き出し層１８の表面がシリサイド膜７４，７８で覆
われているため、それらとプラグ３８，３４との接触抵
抗を十分に小さく抑制することができる。このため、本
実施形態のトランジスタによれば、実施の形態１のトラ
ンジスタに比して、優れた高周波特性や優れたノイズ低
減効果を得ることができる。

【００８３】ところで、上述した実施の形態４は、実施
の形態１の構造にシリサイド膜７４，７６，７８を加え
たものであるが、本発明はこれに限定されるものではな
い。すなわち、実施の形態２または３の構造にシリサイ
ド膜７４，７９，７８を加えることとしてもよい。

【００８４】実施の形態５．次に、本発明の実施の形態
５のヘテロバイポーラトランジスタの構造および製造方
法を説明する。図１０（Ａ）乃至図１０（Ｃ）は本実施
形態のトランジスタの製造方法を説明するための断面図
を示す。本実施形態のトランジスタは、実施の形態１乃
至４におけるＰ型拡散層１４および素子分離Ｐ型拡散層
２０の代わりに、素子分離用の溝と素子分離Ｐ型拡散層
８８を備えている点に特徴を有しており、その点を除き
実施の形態４のトランジスタと同じ構造を有している。
尚、本発明の基礎となる構造は実施の形態４の構造に限
定されるものではなく、実施の形態１乃至３の構造を基
礎としてもよい。

【００８５】以下、実施の形態５のトランジスタの製造
方法について説明する。図１０（Ａ）に示すように、本
実施形態のトランジスタの製造工程では、Ｐ−型半導体
に調整されたシリコン基板１０上に、先ずＮ＋型拡散層
１２が形成される（ステップ６１）。Ｎ＋型拡散層１２
の上層にＮ−型シリコン層１６が形成される（ステップ
６２）。Ｎ＋型拡散層１２およびＮ−型シリコン層１６
に、それらを所望の状態に分離する溝９０が設けられる
（ステップ６４）。溝９０の底部に、素子分離Ｐ型拡散
層８８が形成される（ステップ６５）。次いで、溝９０
の側面に酸化膜９２を形成するため、ウェハの酸化処理
が行われる（ステップ６６）。上記の酸化処理が終了す
ると、次に、溝９０の中を多結晶シリコンなどの絶縁物
９４で満たすため、絶縁物９４の堆積処理が行われる
（ステップ６７）。ウェハの表面（Ｎ−型シリコン層１
６の表面）にはみ出して形成または堆積された酸化膜９
２や絶縁物９４がエッチングによって除去されることに
より図１０（Ａ）の状態が形成される（ステップ６
８）。

【００８６】図１０（Ｂ）に示すように、Ｎ−型シリコ
ン層１６の表面には、フィールド酸化膜１７が形成され
る（ステップ６９）。次いで、Ｎ−型シリコン層１６の
一部にＮ＋型コレクタ引き出し層１８が形成される（ス
テップ７０）。シリコンの露出部分に所定の膜厚で酸化
膜１９が成膜された後、Ｎ＋コレクタ引き出し層１８の
上層を除き、その酸化膜１９が除去される。その結果、
Ｎ＋コレクタ引き出し層１８の上層にだけ酸化膜１９が
形成される（ステップ７１）。

【００８７】以後、実施の形態４の場合と同じ手順で加
工が行われることにより、すなわち、上述したステップ
５〜９、およびステップ４５〜６０の処理が行われるこ
とにより、図１０（Ｃ）に示す構造が実現される。

【００８８】実施の形態１乃至５のバイポーラトランジ
スタにおいて、コレクタと基板との間の寄生容量は、Ｎ
＋型拡散層１２と、それに隣接するＰ型拡散層（１４ま
たは８８）との間に発生する空乏層の幅に大きく影響さ
れる。実施の形態１乃至３の構造では、Ｎ＋型拡散層１
２とＰ型拡散層１４との距離が狭く、空乏層の幅が狭い
ため、大きな寄生容量が生じ易い。一方、本実施形態の
構造によれば、Ｎ＋型拡散層１２と素子分離Ｐ型拡散層
１４との距離が広く、空乏層の延び量が大きく確保でき
るため、寄生容量を小さく抑制し易い。

【００８９】トランジスタは、コレクタと基板との間の
寄生容量が小さい程良好な高周波特性を示す。従って、
本実施形態のヘテロバイポーラトランジスタによれば、
実施の形態１乃至４のトランジスタに比して、更に優れ
た高周波特性を実現することができる。

【００９０】実施の形態６．次に、図１１（Ａ）および
図１１（Ｂ）を参照して、本発明の実施の形態６のヘテ
ロバイポーラトランジスタについて説明する。本実施形
態のトランジスタは、実施の形態１乃至５の何れかを基
礎として、エピタキシャル層５８における不純物濃度
（Ｐ濃度）のプロファイルを、図３に示すものから図１
１（Ａ）に示すものに変更することで実現することがで
きる。

【００９１】図１１（Ａ）は、本実施形態で用いられる
エピタキシャル層５８，６０，６２の不純物およびＧｅ
濃度プロファイルを示す。本実施形態において、トラン
ジスタのエミッタとなるエピタキシャル層６２のＢ濃
度、およびトランジスタのベースとなるエピタキシャル
層６０のＢ濃度およびＧｅ濃度は、実施の形態１乃至５
の場合（図３参照）と同様のプロファイルを有してい
る。一方、トランジスタのコレクタとなるエピタキシャ
ル層５８のＰ濃度は、実施の形態１乃至５におけるプロ
ファイルと異なり、ベース層との境界部からその層５８
の底部に向けて、徐々に減少するプロファイルを有して
いる。

【００９２】トランジスタが高周波で動作する際には、
多量のキャリア注入に伴って実効ベース領域がコレクタ
領域にまで広がる現象、すなわち、ベース広がり効果が
生ずることがある。ベース広がり効果が生ずると、キャ
リアのベース走行時間が長期化し、トランジスタの高周
波特性が損なわれる。従って、トランジスタの高周波特
性を改善するためには、ベース広がり効果を抑制するこ
とが有効である。トランジスタのベース広がり効果は、
コレクタ領域の不純物濃度を高めて、実効ベース領域の
拡大を阻止することにより抑制することができる。しか
し、コレクタ領域全体の不純物濃度を高めると、トラン
ジスタの耐圧が低下する弊害が生ずる。

【００９３】上述の如く、本実施形態では、コレクタと
なるエピタキシャル層５８に対して、ベース領域との境
界部において高く、かつ、基板との境界部において低い
Ｐ濃度が与えられる。このようなＰ濃度によれば、トラ
ンジスタの耐圧を十分に確保しつつ、高周波動作時にお
けるベース広がり効果を有効に抑制することができる。
従って、本実施形態のトランジスタによれば、実施の形
態１乃至５のトランジスタに比して、更に良好な高周波
特性を実現することができる。

【００９４】図１１（Ｂ）は、本実施形態において、エ
ピタキシャル層５８，６０，６２に与える不純物および
Ｇｅ濃度プロファイルの他の例を示す。コレクタとなる
エピタキシャル層５８に付与するプロファイルは、図１
１（Ｂ）に示すようにステップ状に変化するものであっ
てもよい。このようなプロファイルによっても、図１１
（Ａ）に示すプロファイルが用いられる場合と同様の効
果を得ることができる。

【００９５】実施の形態７．次に、図１２（Ａ）乃至図
１２（Ｃ）を参照して、本発明の実施の形態７のヘテロ
バイポーラトランジスタについて説明する。図１２
（Ａ）乃至図１２（Ｃ）は、それぞれ、本実施形態にお
いてエピタキシャル層５８，６０，６２に付与する不純
物およびＧｅ濃度のプロファイル例を示す。

【００９６】上述した実施の形態１乃至６では、トラン
ジスタのベースやエミッタとなるエピタキシャル層６
０，６２には、Ｐを含有させないこととしている。本実
施形態では、それらのエピタキシャル層６０，６２に、
４×１０¹⁵cm^-3程度のＰが含有されるのを許容してい
る。上記のＰ濃度（４×１０¹⁵cm^-3）は、エピタキシャ
ル層６０，６２に含まれるＢの濃度（５×１０¹⁷cm^-3〜
１０¹⁹cm^-3）に比して十分に低い値である。従って、エ
ピタキシャル層６０，６２にこの程度のＰが含まれてい
ても、適正なトランジスタ特性を得ることができる。

【００９７】エピタキシャル層６０，６２は、Ｐを含有
させるべきエピタキシャル層５８と同じ工程で連続的に
成長させるべき層である。このため、それらの層中から
完全にＰを排除することは必ずしも容易ではない。本実
施形態では、エピタキシャル層６０，６２に対するＰの
混入が許容されるため、３つのエピタキシャル層５８，
６０，６２を、容易に連続形成することができる。従っ
て、本実施形態のトランジスタによれば、実施の形態１
乃至６のトランジスタに比して、優れた生産性を得るこ
とができる。

【００９８】比較例１．次に、図１４および図１５を参
照して、本発明の製造方法と対比される比較例１の製造
方法について説明する。比較例１は、ホモ接合を有する
バイポーラトランジスタの製造方法である。比較例１の
方法によれば、後述の如く、２つのベース引き出し電極
の間にセルフアラインの手法でエミッタ電極を形成する
ことができる。

【００９９】図１４（Ａ）〜図１４（Ｄ）および図１５
は、比較例１の製造方法の内容を説明するための断面図
である。比較例１では、上述した実施の形態１の場合と
同様の手法で図１４（Ａ）に示す状態が形成される。す
なわち、比較例１では、先ず、シリコン基板１０（Ｐ−
型半導体）の上にＮ＋型拡散層１２とＰ型拡散層１４と
が形成される（ステップ１）。次に、それらの上層に、
エピタキシャル成長によりＮ−型シリコン層１６が形成
される（ステップ２）。フィールド酸化膜１７が形成さ
れた後、Ｎ＋コレクタ引き出し層１８、および素子分離
Ｐ型拡散層２０が形成される（ステップ３）。シリコン
の露出部分に所定の膜厚で酸化膜１９が形成され、Ｎ＋
コレクタ引き出し層１８の上層を除き、その酸化膜１９
が除去される（ステップ４）。

【０１００】図１４（Ｂ）に示すように、Ｎ−型シリコ
ン層１６の上層にはＰ型不純物がドープされた多結晶シ
リコン膜１００が堆積される。多結晶シリコン膜１００
は、ベース引き出し電極の形状にパターニングされる
（ステップ７２）。多結晶シリコン膜１００を被うよう
に、半導体ウェハの全面に酸化膜１０２が形成される
（ステップ７３）。多結晶シリコン膜１００および酸化
膜１０２をエッチングすることにより、真性ベース層を
形成しようとする領域に開口１０４が形成される（ステ
ップ７４）。半導体ウェハに対して所定の熱処理が施さ
れることにより、多結晶シリコン膜１００に含まれるＰ
型不純物がＮ−型シリコン層１６に拡散してＰ＋拡散層
１０６が形成される（ステップ７５）。開口１０４の上
部より、半導体ウェハに対してＢなどのＰ型不純物が注
入される。その結果、Ｎ−型シリコン層１６のうち、開
口１０４の内部に露出する部分、すなわち、真性ベース
層を形成しようとする部分にＰ型不純物が注入される
（ステップ７６）。

【０１０１】図１４（Ｃ）に示すように、開口１０４の
内部には、酸化膜の堆積と異方性エッチングとによって
側壁１０８が形成される（ステップ７７）。側壁１０８
の形成時に所定の熱処理が実行されることにより、Ｎ−
型シリコン層１６に注入されたＰ型不純物の活性化、お
よびＰ＋拡散層１０６の拡散が進行する。その結果、Ｎ
−型シリコン層１６中に真性ベース層１１０と、Ｐ＋拡
散層１０６Ａとが形成される（ステップ７８）。

【０１０２】次に、図１４（Ｄ）に示すように、側壁１
０８で囲まれた部分に、Ｎ型不純物を含む多結晶シリコ
ンにより、エミッタ電極２８が形成される（ステップ７
９）。所定の熱処理が行われることによりエミッタ電極
２８内のＮ型不純物が拡散されて、真性ベース層１１０
の表面付近にエミッタ層１１２が形成される（ステップ
８０）。

【０１０３】最後に、図１５に示すように、半導体ウェ
ハの全面に絶縁膜３２が堆積され（ステップ１５）、適
当な位置にコンタクトホールが形成され（ステップ１
７）、プラグ３４，３６，３８およびメタル配線４０，
４２，４４が形成される（ステップ１８，１９）。

【０１０４】上記の如く、比較例１によれば、真性ベー
ス層１１０の中央部に、セルフアラインの手法でエミッ
タ層１１２を形成することができる。このため、比較例
１によれば、エミッタ層１１２とベース引き出し電極
（多結晶シリコン膜１００）との短絡を生じさせること
なく真性ベース層１１０を十分に小さくすることができ
る。

【０１０５】バイポーラトランジスタを高速化するうえ
で、ベース−コレクタ容量の少量化が有効なことは上記
の通りである。従って、真性ベース層１１０を小さく
し、ベース−コレクタ容量を少量とし得る比較例１は、
この点においてトランジスタの高速化に適した方法であ
る。

【０１０６】トランジスタを高速化するうえでは、ベー
ス−コレクタ容量を少量化することに加えて、ベース幅
を薄くすることも重要である。すなわち、比較例１の場
合には、真性ベース層１１０の厚さを薄くすることも重
要である。しかしながら、比較例１において、真性ベー
ス層１１０は不純物の注入により形成されている。この
場合、チャネリングや注入深さのばらつきにより、真性
ベース層１１０の厚さを１００nm以下とすることが困難
である。比較例１は、この点において、トランジスタの
高速化を図るうえで限界を有している。

【０１０７】これに対して、上述した実施の形態１〜７
では、ベース層５２の厚さをＳｉエピタキシャル層５８
の厚さで決定することができる。従って、それらの方法
は、ベース層５２を薄くしてトランジスタの高速化を図
るうえでは比較例１に比して優れている。

【０１０８】しかし、実施の形態１〜７の製造方法にお
いて、酸化膜３０の位置は、例えば図２（Ａ）に示すよ
うに写真製版により決定される。このため、実施の形態
１〜７の製造方法によると、酸化膜３０の開口の位置、
すなわち、エミッタ層５４の位置と、エミッタ電極２８
の位置との間に、写真製版の重ね合わせ精度の範囲内で
ずれが生ずることがある。

【０１０９】一方、実施の形態１〜７において、ベース
層５２やベース引き出し電極５６の位置は、エミッタ電
極２８の位置により決定される。従って、それらの実施
形態では、ベース層５２やベース引き出し電極５６の位
置が、エミッタ層５４の位置に対して、写真製版の重ね
合わせ精度の範囲内で変動することがある。つまり、実
施の形態１〜７の製造方法では、ベース層５２の中心に
対するエミッタ層５４の位置が自己整合的には決定され
ず、２つのベース引き出し電極５６の何れかに偏った位
置にエミッタ層５４が形成される事態が生じ得る。この
ため、実施の形態１〜７においては、エミッタ電極２８
やベース層５２の寸法などに、上記の偏りを考慮したマ
ージンを付与しておくことが必要であった。

【０１１０】以上に説明したように、開口１０４に対し
て不純物を注入して真性ベース層１１０を実現する比較
例１の方法と、Ｓｉエピタキシャル層５８の厚さでベー
ス層５２の厚さを決める実施の形態１〜７の方法とは、
トランジスタの高速化を図るうえでそれぞれに一長一短
を有している。これら両者の長所は、例えば、比較例１
の方法で形成された開口１０４（図１４（Ｂ）参照）の
中だけに、選択的にベース層をエピタキシャル成長させ
ることにより同時に確保することができる。

【０１１１】しかし、ベース層をそのように選択的に成
長させることは現実的には困難である。また、その場
合、エッチングのダメージを受けたＮ−型シリコン層１
６の上にベース層が成長されることとなり、膜の品質に
関しても問題が生ずる。従って、比較例１の方法と、実
施の形態１〜７の方法とを単純に組み合わせることによ
っては、エミッタ電極２８の位置自体を自己整合的に決
定し、かつ、エピタキシャル成長膜でベース層５２を実
現することはできない。

【０１１２】以下に説明する実施の形態８〜１１は、上
記の課題を解決するための製造方法である。具体的に
は、ベース層５２の中心付近に、すなわち、ベース引き
出し５６の中央に、自己整合的にエミッタ層５４を形成
し、かつ、エピタキシャル成長膜でベース層５２を実現
するための製造方法である。以下、図１６乃至図２２を
順次参照して、それらの実施形態について説明する。

【０１１３】実施の形態８．図１６〜図１８は、本発明
の実施の形態８の製造方法を説明するための断面図を示
す。本実施形態の製造方法では、先ず、図１６（Ａ）お
よび図１６（Ｂ）に示すように、実施の形態１の場合と
同様の手法で、半導体ウェハの全面にＳｉエピタキシャ
ル層５８（Ｎ型）、ＳｉＧｅエピタキシャル層６０（Ｐ
型）、およびＳｉエピタキシャル層６２（Ｐ型）が形成
される（ステップ１〜５）。

【０１１４】図１６（Ｃ）に示すように、Ｓｉエピタキ
シャル層６２の上層には、酸化膜３０が堆積される（ス
テップ６）。次に、酸化膜３０の上層に、多結晶シリコ
ン膜１１４およびフォトレジスト１１６が堆積される。
フォトレジスト１１６は、真性ベース層を形成すべき領
域のみを被うようにパターニングされる。パターニング
後のフォトレジスト１１６をマスクとしてエッチングが
行われることにより、多結晶シリコン膜１１４が、真性
ベース層の形状にパターニングされる（ステップ８
１）。パターニングされた後の多結晶シリコン膜１１４
の上部から、半導体ウェハの全体に対してＢ等のＰ型不
純物が注入される。その結果、３層のエピタキシャル層
５８，６０，６２のうち、真性ベース層を形成すべき部
位を除く部分に、Ｐ型不純物が注入される（ステップ８
２）。

【０１１５】フォトレジスト１１６は酸素プラズマなど
を用いた等方性のエッチングによって、多結晶シリコン
１１４は異方性のエッチングによって、所定の大きさ、
具体的には、真性ベース層の表面に形成すべきエミッタ
層の大きさまで縮小される（ステップ８３）。以下、縮
小後の多結晶シリコン膜１１４およびフォトレジスト１
１６を、図１６（Ｄ）に示すように、それぞれ符号１１
４Ａおよび１１６Ａを付して表す。

【０１１６】フォトレジスト１１６Ａが除去された後、
半導体ウェハに対して所定の熱処理が施される。その結
果、３層のエピタキシャル層５８，６０，６２に導入さ
れている不純物（Ｂ）が拡散して、図１７（Ａ）に示す
ようにＰ型の拡散層１１８が形成される（ステップ８
４）。次に、半導体ウェハの全面にフォトレジスト１２
０が塗布される。フォトレジスト１２０は、多結晶シリ
コン膜１１４Ａの上端が露出するまでエッチバックされ
る（ステップ８５）。

【０１１７】フォトレジスト１２０の表面に露出した多
結晶シリコン膜１１４Ａは、図１７（Ｂ）に示すように
エッチングによって除去される（ステップ８６）。更
に、フォトレジスト１２０をマスクとして酸化膜３０が
エッチングされる。その結果、エミッタ層を形成すべき
部位に開口１２２が形成される（ステップ８７）。

【０１１８】上述した処理によれば、開口１２２は、自
己整合的にベース層５２のほぼ中央に形成される。つま
り、本実施形態の製造方法によれば、ベース層５２の中
央に、セルフアラインの手法で開口１２２を形成するこ
とができる。従って、本実施形態によれば、ベース層５
２の位置と開口１２２の位置との誤差を十分に小さくす
ることができる。

【０１１９】図１７（Ｃ）に示すように、半導体ウェハ
の全面には、フォトレジスト１２０が除去された後、多
結晶シリコン膜１２３が堆積される（ステップ８８）。
多結晶シリコン膜１２３には、その全面に、Ａｓなどの
Ｎ型不純物が注入される（ステップ８９）。

【０１２０】Ｎ型不純物がドープされた多結晶シリコン
膜１２３の上層には、酸化膜１２４が成膜される（ステ
ップ９０）。酸化膜１２４の上部では、フォトレジスト
１２６が、形成すべきエミッタ電極２８の形状にパター
ニングされる（ステップ９１）。そのフォトレジスト１
２６をマスクとして酸化膜１２４および多結晶シリコン
膜１２３がエッチングされることにより、図１７（Ｄ）
に示すように、エミッタ電極２８が形成される（ステッ
プ９２）。

【０１２１】次に、半導体ウェハに対して所定の熱処理
が施されることにより、エミッタ電極２８に含まれてい
た不純物（Ａｓ）がその下層のＳｉエピタキシャル層６
２に拡散して、図１８（Ａ）に示すように、ベース層５
２のほぼ中央にエミッタ層５４が形成される（ステップ
９３）。次いで、所望の形状にパターニングされたフォ
トレジスト１２８をマスクとして酸化膜３０および拡散
層１１８がエッチングされることにより、ベース引き出
し電極５６が形成される（ステップ９４）。

【０１２２】次に、半導体ウェハの全面に酸化膜が堆積
される。その酸化膜と共に、ベース引き出し電極５６を
被っている酸化膜３０、およびエミッタ電極５４を被っ
ている酸化膜１２４がエッチングによって除去されるこ
とにより、図１８（Ｂ）に示すように、ベース引き出し
電極５６の側面を被う側壁１３０、およびエミッタ電極
５４の側面を被う側壁１３２が形成される（ステップ９
５）。上記のエッチングの過程では、Ｎ＋型コレクタ引
き出し層１８を被っていた酸化膜１９も除去される。従
って、ステップ９５の終了時点では、エミッタ電極５４
やベース引き出し電極５６と共に、Ｎ＋型コレクタ引き
出し層１８も露出状態となる。

【０１２３】次に、半導体ウェハの表面に露出したシリ
コンを、ＣｏやＴｉ等の高融点金属とを反応させる。そ
の結果、図１８（Ｃ）に示すように、エミッタ電極２８
の表面、ベース引き出し電極５６の表面、およびＮ＋型
コレクタ引き出し層１８の表面に、自己整合的にシリサ
イド膜１３４，１３６，１３８が形成される（ステップ
９６）。

【０１２４】最後に、図１８（Ｄ）に示すように、半導
体ウェハの全面に絶縁膜３２が堆積され（ステップ１
５）、適当な位置にコンタクトホールが形成され（ステ
ップ１７）、プラグ３４，３６，３８およびメタル配線
４０，４２，４４が形成される（ステップ１８，１
９）。

【０１２５】上述の如く、本実施形態の製造方法によれ
ば、ベース層５２をエピタキシャル成長膜で構成しつ
つ、ベース層５２のほぼ中央に、ベース層５２に比して
小さなエミッタ層５４を自己整合的に形成することがで
きる。つまり、本実施形態の製造方法によれば、エピタ
キシャル成長膜を用いることでベース層５２の厚さを十
分に薄くしつつ、２つのベース引き出し電極５６の中央
付近に、セルフアラインの手法でエミッタ層５４を形成
することができる。この場合、キャリアがベース層５２
を走行する時間を短時間とし、かつ、ベース−コレクタ
容量を少量とすることができる。

【０１２６】また、本実施形態においては、上記の如
く、ベース引き出し電極５６やエミッタ電極２８などの
表面にシリサイド膜１３４，１３６，１３８を形成して
いる。この場合、トランジスタのベース抵抗やエミッタ
コンタクト抵抗は、十分に小さな値に抑制される。従っ
て、本実施形態の製造方法によれば、極めて優れた高周
波特性を有するトランジスタを実現することができる。

【０１２７】更に、本実施形態の製造方法では、ベース
層５２となるべき領域を被うために形成されるフォトレ
ジスト１１６が等方的にエッチングされることにより、
エミッタ層５４となるべき領域を被うためのフォトレジ
スト１１６Ａが形成される（図１６（Ｃ）および図１６
（Ｄ）参照）。この場合、フォトレジスト１１６Ａは、
必然的にフォトレジスト１１６に比して小さくなるた
め、酸化膜３０の開口１２２は、高度な加工技術を必要
とすることなくベース層５２のほぼ中央に設けることが
できる。このため、本実施形態の製造方法によれば、製
造コストの高騰をも避けることができる。

【０１２８】ところで、上述した実施の形態８では、ベ
ース層５２を、ＳｉＧｅのエピタキシャル層で構成して
いるが、本発明はこれに限定されるものではなく、ベー
ス層５２は、シリコンのエピタキシャル層で構成するこ
ととしてもよい。

【０１２９】実施の形態９．次に、図１９および図２０
を参照して、本発明の実施の形態９について説明する。
本実施形態の製造方法では、図１９（Ａ）に示すよう
に、実施の形態１の場合と同様の手法で３層のエピタキ
シャル層５８，６０，６２が形成される（ステップ１〜
５）。エピタキシャル層６２の上層には、窒化膜１４０
と酸化膜１４２とが堆積される（ステップ９７）。酸化
膜１４２は、真性ベース層を形成すべき領域のみを被う
ようにパターニングされる（ステップ９８）。この状態
で、半導体ウェハの全体にＢ等のＰ型不純物が注入され
る。その結果、３層のエピタキシャル層５８，６０，６
２のうち、真性ベース層を形成すべき部位を除く部分
に、Ｐ型不純物が注入される（ステップ９９）。

【０１３０】酸化膜１４０は、ウェットエッチングなど
の等方性のエッチングによって、所定の大きさ、具体的
には、真性ベース層の表面に形成すべきエミッタ層の大
きさまで縮小される（ステップ１００）。以下、縮小後
の酸化膜１４２を、図１９（Ｂ）に示すように符号１４
２Ａを付して表す。半導体ウェハに対して所定の熱処理
が施されることにより、３層のエピタキシャル層５８，
６０，６２に導入されている不純物（Ｂ）が拡散して、
Ｐ型の拡散層１１８が形成される（ステップ１０１）。
次に、半導体ウェハの全面にフォトレジスト１２０が塗
布される。フォトレジスト１２０は、酸化膜１４２Ａの
上端が露出するまでエッチバックされる（ステップ１０
２）。

【０１３１】フォトレジスト１２０の表面に露出した酸
化膜１４２Ａは、図１９（Ｃ）に示すようにエッチング
によって除去される（ステップ１０３）。更に、フォト
レジスト１２０をマスクとして窒化膜１４０がエッチン
グされることにより、エミッタ層を形成すべき部位に開
口１２２が形成される（ステップ１０４）。

【０１３２】上述した処理によれば、実施の形態８の場
合と同様に、開口１２２は、自己整合的にベース層５２
のほぼ中央に形成される。従って、本実施形態の製造方
法によっても、ベース層５２の位置と開口１２２の位置
との誤差を十分に小さくすることができる。

【０１３３】フォトレジスト１２０が除去された後、実
施の形態８の場合と同様の手法で、窒化膜１４０の上に
多結晶シリコン膜１２３が堆積され（ステップ１０
５）、次いでＡｓなどのＮ型不純物の注入処理が行われ
る（ステップ１０６）。次に、多結晶シリコン膜１２３
の上層に窒化膜１４４が成膜される（ステップ１０
７）。窒化膜１４４および多結晶シリコン膜１２３は、
図１９（Ｄ）に示すように、エミッタ電極２８の形状に
エッチングされる（ステップ１０８）。

【０１３４】次に、半導体ウェハに対して所定の熱処理
が施されることにより、エミッタ電極２８に含まれてい
た不純物（Ａｓ）がその下層のＳｉエピタキシャル層６
２に拡散して、図２０（Ａ）に示すように、ベース層５
２のほぼ中央にエミッタ層５４が形成される（ステップ
１０９）。次いで、所望の形状にパターニングされたフ
ォトレジスト１２８をマスクとして酸化膜３０および拡
散層１１８がエッチングされることにより、ベース引き
出し電極５６が形成される（ステップ１１０）。

【０１３５】半導体ウェハの全面に酸化膜を堆積させた
後、その酸化膜と共に、ベース引き出し電極５６を被っ
ている窒化膜１４０、およびエミッタ電極５４を被って
いる窒化膜１４４が、同じエッチングレートで除去され
る。その結果、図２０（Ｂ）に示すように、ベース引き
出し電極５６の側面を被う側壁１３０、およびエミッタ
電極５４の側面を被う側壁１３２が形成される（ステッ
プ１１１）。上記のエッチングの過程では、Ｎ＋型コレ
クタ引き出し層１８を被っていた酸化膜１９も除去され
る。従って、ステップ１１１の終了時点では、エミッタ
電極５４やベース引き出し電極５６と共に、Ｎ＋型コレ
クタ引き出し層１８も露出状態となる。

【０１３６】以後、実施の形態８の場合と同様の処理が
実行されることにより、図２０（Ｃ）に示すシリサイド
膜１３４，１３６，１３８が形成され（ステップ９
６）、更には図２０（Ｄ）に示すメタル配線４０，４
２，４４等が形成される（ステップ１５，１７〜１
９）。

【０１３７】上述の如く、本実施形態の製造方法によれ
ば、実施の形態８の場合と同様に、ベース層５２をエピ
タキシャル成長膜で構成しつつ、ベース層５２のほぼ中
央にエミッタ層５４を自己整合的に形成し、更に、ベー
ス引き出し電極５６やエミッタ電極２８などの表面にシ
リサイド膜１３４，１３６，１３８を形成することがで
きる。このため、本実施形態の製造方法によれば、実施
の形態８の場合と同様に、高周波特性の優れたトランジ
スタを実現することができる。

【０１３８】ところで、上述した実施の形態９では、ベ
ース層５２を、ＳｉＧｅのエピタキシャル層で構成して
いるが、本発明はこれに限定されるものではなく、ベー
ス層５２は、シリコンのエピタキシャル層で構成するこ
ととしてもよい。

【０１３９】実施の形態１０．次に、図２１を参照し
て、本発明の実施の形態１０について説明する。本実施
形態の製造方法では、図２１（Ａ）に示すように、実施
の形態１の場合と同様の手法で３層のエピタキシャル層
５８，６０，６２が形成される（ステップ１〜５）。エ
ピタキシャル層６２の上層には、窒化膜１４０、多結晶
シリコン膜１４６、および酸化膜１４８がその順で堆積
される（ステップ１１２）。多結晶シリコン膜１４６と
酸化膜１４８は、真性ベース層を形成すべき領域のみを
被うようにパターニングされる（ステップ１１３）。こ
の状態で、半導体ウェハの全体にＢ等のＰ型不純物が注
入される。その結果、３層のエピタキシャル層５８，６
０，６２のうち、真性ベース層を形成すべき部位を除く
部分に、Ｐ型不純物が注入される（ステップ１１４）。

【０１４０】酸化膜１４８は、ウェットエッチングなど
の等方性のエッチングによって、所定の大きさ、具体的
には、真性ベース層の表面に形成すべきエミッタ層の大
きさまで縮小される（ステップ１１５）。次いで、多結
晶シリコン膜１４６が、異方性エッチングによって酸化
膜１４８と同じ大きさに縮小される（ステップ１１
６）。以下、縮小後の酸化膜１４８および多結晶シリコ
ン膜１４６を、図２１（Ｂ）に示すように、それぞれ符
号１４８Ａおよび１４６Ａを付して表す。半導体ウェハ
に対して所定の熱処理が施されることにより、３層のエ
ピタキシャル層５８，６０，６２に導入されている不純
物（Ｂ）が拡散して、Ｐ型の拡散層１１８が形成される
（ステップ１１７）。次に、半導体ウェハの全面にフォ
トレジスト１２０が塗布される。フォトレジスト１２０
は、酸化膜１４８Ａの上端が露出するまでエッチバック
される（ステップ１１８）。

【０１４１】図２１（Ｃ）に示すように、フォトレジス
ト１２０の中に残存していた酸化膜１４８Ａおよび多結
晶シリコン膜１４６Ａはエッチングによって除去される
（ステップ１１９）。次に、フォトレジスト１２０をマ
スクとして窒化膜１４０がエッチングされることによ
り、エミッタ層を形成すべき部位に開口１２２が形成さ
れる（ステップ１２０）。

【０１４２】上述した処理によれば、実施の形態８また
は９の場合と同様に、開口１２２は、自己整合的にベー
ス層５２のほぼ中央に形成される。従って、本実施形態
の製造方法によっても、ベース層５２の位置と開口１２
２の位置との誤差を十分に小さくすることができる。

【０１４３】フォトレジスト１２０が除去された後、実
施の形態９の場合と同様の手法で、窒化膜１４０の上に
多結晶シリコン膜１２３が堆積され（ステップ１０
５）、次いでＡｓなどのＮ型不純物の注入処理が行われ
る（ステップ１０６）。次いで、多結晶シリコン膜１２
３の上層に窒化膜１４４が成膜され（ステップ１０
７）、その窒化膜１４４と多結晶シリコン膜１２３とが
エッチングされることにより、図２１（Ｄ）に示すよう
に、エミッタ電極２８が形成される（ステップ１０
８）。以後、実施の形態８または９の場合と同様の処理
を実行することにより、トランジスタを完成させること
ができる。

【０１４４】上述の如く、本実施形態の製造方法によれ
ば、実施の形態８または９の場合と同様に、ベース層５
２をエピタキシャル成長膜で構成しつつ、ベース層５２
のほぼ中央にエミッタ層５４を自己整合的に形成し、更
に、ベース引き出し電極５６やエミッタ電極２８などの
表面にシリサイド膜１３４，１３６，１３８を形成する
ことができる。このため、本実施形態の製造方法によれ
ば、実施の形態８または９の場合と同様に、高周波特性
の優れたトランジスタを実現することができる。

【０１４５】ところで、上述した実施の形態８乃至１０
では、エピタキシャル層にＰ型不純物を注入する際のマ
スクを、多結晶シリコン膜１１４とフォトレジスト１１
６の積層膜や窒化膜１４２、或いは多結晶シリコン膜１
４６と酸化膜１４８の積層膜などで構成することとして
いるが、マスクの構造はそれらに限定されるものではな
い。すなわち、Ｐ型不純物の注入時にマスクとして機能
することができ、かつ、フォトレジスト１２２に対して
高い選択比で除去し得るものであれば上記のマスクとし
て利用することができる。

【０１４６】実施の形態１１．次に、図２２を参照し
て、本発明の実施の形態１１について説明する。本実施
形態の製造方法では、先ず、実施の形態８の場合と同様
の手順で、多結晶シリコン膜１２３中にＡｓなどのＰ型
不純物を注入するまでの処理、すなわち、図１６（Ａ）
〜図１７（Ｃ）に示すステップ１〜６およびステップ８
１〜８９の処理が実行される。図２２（Ａ）に示すよう
に、本実施形態では、次に、フォトレジスト１２６をマ
スクとして、多結晶シリコン膜１２３および酸化膜３０
が、エミッタ電極２８の形状にエッチングされる（ステ
ップ１２１）。上記の処理によれば、実施の形態８〜１
０の場合と同様に、エミッタ電極２８を、自己整合的に
ベース層５２のほぼ中央に形成することができる。従っ
て、本実施形態の製造方法によっても、ベース層５２の
位置とエミッタ電極２８の位置とを精度良く整合させる
ことができる。

【０１４７】次に、半導体ウェハに対して所定の熱処理
が施されることにより、エミッタ電極２８に含まれてい
た不純物（Ａｓ）がその下層のＳｉエピタキシャル層６
２に拡散して、図２２（Ｂ）に示すように、ベース層５
２のほぼ中央にエミッタ層５４が形成される（ステップ
１２２）。次いで、所望の形状にパターニングされたフ
ォトレジスト１２８をマスクとして拡散層１１８がエッ
チングされることにより、ベース引き出し電極５６が形
成される（ステップ１２３）。

【０１４８】フォトレジスト１２８が除去された後、半
導体ウェハの全面に酸化膜が堆積される。エミッタ電極
２８およびベース引き出し電極５６が露出するまでその
酸化膜がエッチングされることにより、図２２（Ｃ）に
示すように、ベース引き出し電極５６の側面を被う側壁
１３０、およびエミッタ電極５４の側面を被う側壁１３
２が形成される（ステップ１２３）。上記のエッチング
の過程では、Ｎ＋型コレクタ引き出し層１８を被ってい
た酸化膜１９も除去される。従って、ステップ１２３の
終了時点では、エミッタ電極５４やベース引き出し電極
５６と共に、Ｎ＋型コレクタ引き出し層１８も露出状態
となる。

【０１４９】図２２（Ｄ）に示すように、エミッタ電極
２８の表面、ベース引き出し電極５６の表面、およびＮ
＋型コレクタ引き出し層１８の表面には、実施の形態８
の場合と同様に、自己整合的にシリサイド膜１３４，１
３６，１３８が形成される（ステップ９６）。以後、実
施の形態８の場合と同様の処理が実行されることによ
り、トランジスタが完成する。

【０１５０】上述の如く、本実施形態の製造方法によれ
ば、実施の形態８〜１０の場合と同様に、ベース層５２
をエピタキシャル成長膜で構成しつつ、ベース層５２の
ほぼ中央にエミッタ層５４を自己整合的に形成し、更
に、ベース引き出し電極５６やエミッタ電極２８などの
表面にシリサイド膜１３４，１３６，１３８を形成する
ことができる。このため、本実施形態の製造方法によれ
ば、実施の形態８〜１０の場合と同様に、高周波特性の
優れたトランジスタを実現することができる。

【０１５１】また、本実施形態の製造方法によれば、エ
ミッタ電極２８の上に、酸化膜１２４を堆積させる工程
（実施の形態８におけるステップ９０）や、窒化膜１４
４を堆積させる工程（実施の形態９または１０における
ステップ１０７）を省略することができる。このため、
本実施形態によれば、実施の形態８〜１０の場合に比し
て、トランジスタの製造工程を簡単化することができ
る。

【０１５２】ところで、上述した実施の形態１１では、
上述したステップ１２１において、拡散層１１８が露出
するまで酸化膜３０をエッチングすることとしている
が、ステップ１２１では酸化膜３０を拡散層１１８の表
面に僅かに残存させることとしてもよい。この場合、残
存する酸化膜３０は、ステップ１２３において、側壁１
３０を形成するためのエッチングの際に除去することが
できる。上記の手法によれば、ステップ１２１で拡散層
１１８を露出させる場合に比して、拡散層１１８に対す
るオーバーエッチ量を抑制することができる。

【０１５３】実施の形態１２．次に、図２３を参照し
て、本発明の実施の形態１２について説明する。本実施
形態の製造方法では、図２３（Ａ）に示すように、実施
の形態１の場合と同様の手法で３層のエピタキシャル層
５８，６０，６２が形成される（ステップ１〜５）。エ
ピタキシャル層６２の上層には、酸化膜３０、第１の多
結晶シリコン膜１４９、および、酸化膜１５０がその順
で堆積される（ステップ１２４）。それらの膜のうち酸
化膜１５０は、真性ベース層を形成すべき領域のみを被
うようにパターニングされる（ステップ１２５）。この
状態で、半導体ウェハの全体にＢ等のＰ型不純物が注入
される。その結果、３層のエピタキシャル層５８，６
０，６２のうち、真性ベース層を形成すべき部位を除く
部分に、Ｐ型不純物が注入される（ステップ１２６）。

【０１５４】酸化膜１５０は、ウェットエッチング等の
等方性のエッチングによって、所定の大きさ、具体的に
は、真性ベース層の表面に形成すべきエミッタ層の大き
さまで縮小される（ステップ１２７）。以下、縮小後の
酸化膜１５０を、図２３（Ｂ）に示すように符号１５０
Ａを付して表す。半導体ウェハに対して所定の熱処理が
施されることにより、３層のエピタキシャル層５８，６
０，６２に導入されている不純物（Ｂ）が拡散して、Ｐ
型の拡散層１１８が形成される（ステップ１２８）。次
に、半導体ウェハの全面にフォトレジスト１２０が塗布
される。フォトレジスト１２０は、酸化膜１５０Ａの上
端が露出するまでエッチバックされる（ステップ１２
９）。

【０１５５】図２３（Ｃ）に示されるように、フォトレ
ジスト１２０の中に残存していた酸化膜１５０Ａはエッ
チングによって除去される（ステップ１３０）。次に、
フォトレジスト１２０をマスクとして、第１の多結晶シ
リコン膜１４９、および、酸化膜３０がエッチングされ
ることにより、エミッタ層を形成すべき部位に開口１２
２が形成される（ステップ１３１）。上述した処理によ
れば、実施の形態８乃至１０の場合と同様に、開口１２
２は、自己整合的にベース層５２のほぼ中央に形成され
る。従って、本実施形態の製造方法によっても、ベース
層５２の位置と開口１２２の位置との誤差を十分に小さ
くすることができる。

【０１５６】フォトレジスト１２０が除去された後、第
１多結晶シリコン膜１４９の上に第２の多結晶シリコン
膜１２３が堆積され、次いでＡｓなどのＮ型不純物の注
入処理が行われる（ステップ１３２）。次に、半導体ウ
ェハに対して所定の熱処理が施されることにより、第２
の多結晶シリコン膜１２３に含まれている不純物（Ａ
ｓ）がその下層のＳｉエピタキシャル層６２に拡散し、
ベース層５２のほぼ中央にエミッタ層５４が形成される
（ステップ１３３）。次いで、フォトレジストをマスク
として、第２の多結晶シリコン膜１２３と第１の多結晶
シリコン膜、および、酸化膜３０が、エミッタ電極２８
の形状にエッチングされる（ステップ１３４）。以後、
実施の形態１１の場合と同様の処理を実行することによ
り、トランジスタを完成させることができる。

【０１５７】上述した実施の形態１２の方法では、縮小
を要する第１のマスクを、実施の形態１０の場合に比し
て少ない材料で、すなわち、１種類の材料のみで構成す
ることができる。第１のマスクを縮小するためのエッチ
ングは、その材料が１種類である方が、多数の材料が用
いられる場合に比して容易である。従って、本実施形態
の製造方法によれば、実施の形態１０の場合に比して、
トランジスタの製造工程を更に簡単化することができ
る。

【０１５８】

【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
または２記載の発明によれば、簡単な工程で製造するこ
とのできるヘテロバイポーラトランジスタを実現するこ
とができる。

【０１５９】請求項３記載の発明によれば、コレクタ引
き出し層の表面がコレクタ電極で覆われているため、コ
レクタ、ベースおよびエミッタに対応するコンタクトホ
ールを形成する際のオーバーエッチング量を抑制するこ
とができる。従って、本発明によれば、トランジスタの
品質を安定化させることができる。

【０１６０】請求項４記載の発明によれば、エミッタ電
極の表面およびベース引き出し電極の表面にシリサイド
膜が形成されている。このため、本発明によれば、トラ
ンジスタのベース抵抗やコンタクト抵抗を十分に抑制す
ることができる。

【０１６１】請求項５記載の発明によれば、第１型Ｓｉ
層の不純物濃度が、第２型ＳｉＧｅエピタキシャル層と
の境界付近で高く、かつ、第１シリコン層との境界付近
で低くされている。つまり、サブコレクタ層は、ベース
層との境界付近に高い濃度で第１不純物を含み、シリコ
ン基板との境界付近に低い濃度で第１不純物を含んでい
る。このため、本発明によれば、高周波動作時における
ベース広がり効果を抑制しつつ、高い耐圧を確保するこ
とができる。

【０１６２】請求項６、７または８記載の発明によれ
ば、Ｓｉエピタキシャル層を基礎とするエミッタ層と、
ＳｉＧｅエピタキシャル層を基礎とするベース層とを有
するヘテロバイポーラトランジスタを、簡単な工程で製
造することができる。

【０１６３】請求項９記載の発明によれば、コレクタ引
き出し層の表面がコレクタ電極で覆われた状態でコレク
タ、ベースおよびエミッタに対応するコンタクトホール
を開口させることができる。このため、本発明によれ
ば、安定した品質を有するトランジスタを製造すること
ができる。

【０１６４】請求項１０記載の発明によれば、エミッタ
電極の上層、および第２型Ｓｉエピタキシャル層の上層
に、同等の膜厚で酸化膜を形成した後に、それらを異方
性エッチングにより除去することができる。この場合、
エミッタ電極や第２Ｓｉエピタキシャル層の表面に多大
なオーバーエッチングを施すことなく、エミッタ電極の
側面に酸化膜のサイドウォールを形成することができ
る。また、本発明によれば、上記のサイドウォールを利
用して、エミッタ電極の表面と、第２型Ｓｉエピタキシ
ャル層の表面とに、両者を短絡させることなくシリサイ
ド膜を形成することができる。このため、本発明によれ
ば、ベース抵抗やコンタクト抵抗の小さなトランジスタ
を、高い歩留まりで容易に製造することができる。

【０１６５】請求項１１記載の発明によれば、サブコレ
クタ層の中に、ベース層との境界付近に高い濃度で第１
不純物を含み、かつ、シリコン基板との境界付近に低い
濃度で第１不純物を含むトランジスタを簡単な工程で製
造することができる。つまり、本発明によれば、高周波
動作時におけるベース広がり効果を抑制しつつ、高い耐
圧を確保することのできるヘテロバイポーラトランジス
タを簡単な工程で製造することができる。

【０１６６】請求項１２記載の発明によれば、第１導電
型の不純物を第１の導電層に導入した後、第１のマスク
が縮小される。そして、第２導電型の不純物は、その縮
小された第１のマスクと同じ大きさを有する開口から第
１導電層に導入される。この場合、第２導電型の不純物
は、常に、第１導電型の不純物が導入されていない領域
のほぼ中央に導入される。従って、本発明によれば、真
性ベース層の中央付近に、自己整合的にエミッタ層を形
成することができる。

【０１６７】請求項１３記載の発明によれば、開口を介
して第２の導電層から第１の導電層へ不純物を拡散させ
ることにより、第１の導電層のうち開口の直下に位置す
る部分にのみ不純物を導入することができる。

【０１６８】請求項１４記載の発明によれば、第１の導
電層および第２の導電層の表面にシリサイド層を形成す
ることができる。従って、本発明によれば、第１の導電
層や第２の導電層、並びにそれらの表面に形成されるシ
リサイド層を基礎として、接触抵抗の小さな電極乃至は
配線構造を実現することができる。

【０１６９】請求項１５記載の発明によれば、Ｓｉエピ
タキシャル層、ＳｉＧｅエピタキシャル層、およびＳｉ
エピタキシャル層の積層膜を第１の導電層とすることが
できる。この場合、ＳｉＧｅエピタキシャル層をベース
層とし、その上層のＳｉエピタキシャル層をエミッタ層
とすることで、各層の膜厚管理を容易かつ高精度に行う
ことができる。

【０１７０】請求項１６、１７および１８記載の発明に
よれば、第１の絶縁膜の材質と第１のマスクの材質とが
適切に組み合わされているため、第１のマスクのパター
ニングや縮小のためのエッチング、或いは第１のマスク
に開口を設けるためのエッチングなどを適切に実行する
ことができる。

【０１７１】請求項１９記載の発明によれば、フォトレ
ジストを第２のマスクとして利用することにより、容易
に所望の製造工程を実現することができる。

【０１７２】請求項２０記載の発明によれば、第２の導
電膜を第１のマスクのエッチングストッパーとすると共
にエミッタ電極の一部とすることができる。このため、
本発明によれば、第１のマスクの材料をパターニングす
る際、或いは縮小させる際のエッチングを容易にするこ
とができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その１）で
ある。

【図２】 本発明の実施の形態１のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その２）で
ある。

【図３】 本発明の実施の形態１のトランジスタが備え
る３層のエピタキシャル層における不純物濃度およびＧ
ｅ濃度のプロファイルである。

【図４】 本発明の実施の形態２のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その１）で
ある。

【図５】 本発明の実施の形態２のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その２）で
ある。

【図６】 本発明の実施の形態３のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その１）で
ある。

【図７】 本発明の実施の形態３のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その２）で
ある。

【図８】 本発明の実施の形態４のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その１）で
ある。

【図９】 本発明の実施の形態４のヘテロバイポーラト
ランジスタの製造方法を説明するための図（その２）で
ある。

【図１０】 本発明の実施の形態５のヘテロバイポーラ
トランジスタの製造方法を説明するための図である。

【図１１】 本発明の実施の形態６のトランジスタが備
える３層のエピタキシャル層における不純物濃度および
Ｇｅ濃度のプロファイルである。

【図１２】 本発明の実施の形態７のトランジスタが備
える３層のエピタキシャル層における不純物濃度および
Ｇｅ濃度のプロファイルである。

【図１３】 高周波動作を目的とした従来のトランジス
タの断面図である。

【図１４】 本発明に係る製造方法に対する比較例を説
明するための図（その１）である。

【図１５】 本発明に係る製造方法に対する比較例を説
明するための図（その２）である。

【図１６】 本発明の実施の形態８のバイポーラトラン
ジスタの製造方法を説明するための図（その１）であ
る。

【図１７】 本発明の実施の形態８のバイポーラトラン
ジスタの製造方法を説明するための図（その２）であ
る。

【図１８】 本発明の実施の形態８のバイポーラトラン
ジスタの製造方法を説明するための図（その３）であ
る。

【図１９】 本発明の実施の形態９のバイポーラトラン
ジスタの製造方法を説明するための図（その１）であ
る。

【図２０】 本発明の実施の形態９のバイポーラトラン
ジスタの製造方法を説明するための図（その２）であ
る。

【図２１】 本発明の実施の形態１０のバイポーラトラ
ンジスタの製造方法を説明するための図である。

【図２２】 本発明の実施の形態１１のバイポーラトラ
ンジスタの製造方法を説明するための図である。

【図２３】 本発明の実施の形態１２のバイポーラトラ
ンジスタの製造方法を説明するための図である。

【符号の説明】

１０ シリコン基板、 １２ Ｎ＋型拡散層、 １
４ Ｐ型拡散層、１６ Ｎ−型シリコン層、 １７
フィールド酸化膜、 １８ Ｎ＋型コレクタ引き出し
層、 ２０ 素子分離Ｐ型拡散層、 ２８ エミッ
タ電極、３０；１２４；１４２；１４８ 酸化膜、
３２ 絶縁膜、 ３４，３６，３８ プラグ、 ４
０，４２，４４ メタル配線、 ５０ サブコレクタ
層、 ５２ ベース層、 ５４ エミッタ層、
５６ ベース引き出し電極、 ５８，６２ Ｓｉエピ
タキシャル層、 ６０ ＳｉＧｅエピタキシャル層、
７０ コレクタ電極、 ８４ 第２の酸化膜、
８６ 第３の酸化膜、 １１４，１２３；１４６
多結晶シリコン膜、 １１６，１２０，１２６ フォ
トレジスト、 １３４，１３６，１３８ シリサイド
膜、 １４０ 窒化膜、 １４２ 酸化膜。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB40 CC01 DD06 DD50 DD63 DD78 DD82 DD92 FF13 FF31 GG06 GG15 HH20 5F003 AP06 BA97 BB08 BC01 BE90 BF06 BG06 BH07 BM01 BP34 BP93 BP96 BP97 BS06 BS07 BS08

Claims (20)

【特許請求の範囲】
1. 【請求項１】 第１導電型不純物を含むようにシリコン
   基板の表面に形成された第１型シリコン層と、 第１型不純物を含むように前記第１型シリコン層の上に
   形成された第１型Ｓｉエピタキシャル層と、 第２型不純物を第１濃度で含み、かつ、所定の濃度プロ
   ファイルでゲルマニウムを含むように前記第１型Ｓｉエ
   ピタキシャル層の上に形成された第２型ＳｉＧｅエピタ
   キシャル層と、 第２型不純物を、前記第１濃度に比して低い第２濃度で
   含むように、前記第２型ＳｉＧｅエピタキシャル層の上
   に形成された第２型Ｓｉエピタキシャル層とを備え、 前記第２型ＳｉＧｅエピタキシャル層内のゲルマニウム
   濃度は、前記第１型Ｓｉエピタキシャル層との境界付近
   において、前記第２型Ｓｉエピタキシャル層との境界付
   近に比して高濃度であることを特徴とするバイポーラト
   ランジスタ。
2. 【請求項２】 前記３層のエピタキシャル層の一部を覆
   うように、多結晶シリコンで形成されたエミッタ電極を
   備えると共に、 前記第２型Ｓｉエピタキシャル層のうち、前記エミッタ
   電極で覆われた部分は、第１型半導体に調整されたエミ
   ッタ層であり、 前記第２型ＳｉＧｅエピタキシャル層のうち、前記エミ
   ッタ層と接する部分は、第２型半導体に調整されたベー
   ス層であり、 前記第１型Ｓｉエピタキシャル層のうち、前記ベース層
   と接する部分は、第１型半導体に調整されたサブコレク
   タ領域であり、 前記３層のエピタキシャル層のうち、前記エミッタ電極
   で覆われていない部分は、第２型半導体に調整されたベ
   ース引き出し電極であることを特徴とする請求項１記載
   のバイポーラトランジスタ。
3. 【請求項３】 前記第１型シリコン層のうち、前記ベー
   ス引き出し電極に覆われない部分に形成されたコレクタ
   引き出し層と、 前記コレクタ引き出し層の上に形成されたコレクタ電極
   と、 前記エミッタ電極、前記ベース引き出し電極、および前
   記コレクタ電極の上に形成された絶縁膜と、 前記絶縁膜の中に、前記エミッタ電極、前記ベース引き
   出し電極、および前記コレクタ電極と接するように形成
   された導電性のプラグと、 を更に備えることを特徴とする請求項２記載のバイポー
   ラトランジスタ。
4. 【請求項４】 前記エミッタ電極の表面、および前記ベ
   ース引き出し電極の表面に、シリサイド膜を備えること
   を特徴とする請求項２記載のバイポーラトランジスタ。
5. 【請求項５】 前記第１型Ｓｉエピタキシャル層内の第
   １型不純物濃度は、前記第２型ＳｉＧｅエピタキシャル
   層との境界付近において、前記第１型シリコン層との境
   界付近に比して高濃度であることを特徴とする請求項２
   乃至４の何れか１項記載のバイポーラトランジスタ。
6. 【請求項６】 シリコン基板の表面に、第１導電型不純
   物を含む第１型シリコン層を形成するステップと、 前記第１型シリコン層の上に、第１型不純物が含有され
   るように第１型Ｓｉエピタキシャル層を成長させるステ
   ップと、 前記第１型Ｓｉエピタキシャル層の上に、第２型不純物
   が第１濃度で含有され、かつ、所定の濃度プロファイル
   でゲルマニウムが含有されるように、第２型ＳｉＧｅエ
   ピタキシャル層を成長させるステップと、 前記第２型ＳｉＧｅエピタキシャル層の上に、第２型不
   純物が前記第１濃度に比して低い第２濃度で含有される
   ように第２型Ｓｉエピタキシャル層を成長させるステッ
   プとを含み、 前記第２型ＳｉＧｅエピタキシャル層内のゲルマニウム
   濃度は、前記第１型Ｓｉエピタキシャル層との境界付近
   において、前記第２型Ｓｉエピタキシャル層との境界付
   近に比して高濃度であり、更に、 前記第２型Ｓｉエピタキシャル層の上に、所定部位に開
   口部を有する酸化膜を形成するステップと、 前記開口部を通じて前記第２型Ｓｉエピタキシャル層と
   接触するように、第１型不純物を含有するエミッタ電極
   を多結晶シリコンで形成するステップと、 前記３層のエピタキシャル層のうち、前記エミッタ電極
   に覆われていない部分に、第２型不純物を導入するステ
   ップと、 前記３層のエピタキシャル層を、ベース引き出し電極の
   形状にパターニングするステップと、 所定の熱処理を行うことで、前記エミッタ電極中の第１
   型不純物を前記第２型Ｓｉエピタキシャル層に拡散させ
   て第１型半導体に調整されたエミッタ層を形成し、か
   つ、前記３層のエピタキシャル層に導入された前記第２
   型不純物を活性化させてベース引き出し電極を形成する
   ステップと、を更に含むことを特徴とするバイポーラト
   ランジスタの製造方法。
7. 【請求項７】 前記酸化膜を形成するステップは、前記
   ３層のエピタキシャル層がベース引き出し電極の形状に
   パターニングされた後に実行されることを特徴とする請
   求項６記載のバイポーラトランジスタの製造方法。
8. 【請求項８】 前記酸化膜を形成するステップは、前記
   ３層のエピタキシャル層がベース引き出し電極の形状に
   パターニングされる前に実行されることを特徴とする請
   求項６記載のバイポーラトランジスタの製造方法。
9. 【請求項９】 前記第１型シリコン層のうち、前記ベー
   ス引き出し電極に覆われない部分にコレクタ引き出し層
   を形成するステップと、 前記コレクタ引き出し層の上にコレクタ電極を形成する
   ステップと、 前記エミッタ電極、前記ベース引き出し電極、および前
   記コレクタ電極の上に絶縁膜を形成するステップと、 前記絶縁膜に、前記エミッタ電極、前記ベース引き出し
   電極、および前記コレクタ電極のそれぞれに開口するコ
   ンタクトホールを形成するステップと、 前記コンタクトホールの中に導電性のプラグを形成する
   ステップと、 を更に備えることを特徴とする請求項６記載のバイポー
   ラトランジスタの製造方法。
10. 【請求項１０】 前記エミッタ電極の上に、そのエミッ
    タ電極と同じ形状を有する第２の酸化膜を形成するステ
    ップと、 前記第２の酸化膜の形成後に、前記第２型Ｓｉエピタキ
    シャル層を覆っている前記酸化膜と前記第２の酸化膜と
    を更に覆う第３の酸化膜を形成するステップと、 前記エミッタ電極および前記第２型エピタキシャル層が
    露出するまで、前記酸化膜、第２の酸化膜および前記第
    ３の酸化膜を異方性エッチングするステップと、 露出した前記エミッタ電極の表面および前記第２型Ｓｉ
    エピタキシャル層の表面に、シリサイド膜を形成するス
    テップと、 を含むことを特徴とする請求項６記載のバイポーラトラ
    ンジスタの製造方法。
11. 【請求項１１】 前記第１型Ｓｉエピタキシャル層は、
    その中に含有される第１型不純物の濃度が、前記第２型
    ＳｉＧｅエピタキシャル層との境界付近において、前記
    第１型シリコン層との境界付近に比して高濃度となるよ
    うに成長されることを特徴とする請求項６記載のバイポ
    ーラトランジスタの製造方法。
12. 【請求項１２】 半導体基板上に第１の導電層と第１の
    絶縁層とを重ねて形成するステップと、 第１の絶縁層の上に第１のマスクをパターニングするス
    テップと、 前記第１のマスクを用いて前記第１の絶縁層中に第１導
    電型の不純物を導入するステップと、 前記第１のマスクを縮小するステップと、 縮小後の前記第１のマスクに被われている部分を除き、
    前記第１の絶縁層の全面を被う第２のマスクを形成する
    ステップと、 前記第１のマスクを除去するステップと、 前記第１のマスクに被われていた部分を除去することに
    より、前記第１の絶縁膜に開口を設けるステップと、 前記第１の導電層のうち、前記開口の内部に露出する部
    分に第２導電型の不純物を導入するステップと、 を含むことを特徴とするバイポーラトランジスタの製造
    方法。
13. 【請求項１３】 前記第２導電型の不純物を導入するス
    テップは、 前記開口を介して前記第１の導電層と接触し、かつ、前
    記第２導電型の不純物を含有する第２の導電層を形成す
    るサブステップと、 前記第２の導電層から前記第１の導電層へ前記第２導電
    型の不純物を拡散させるステップと、 を含むことを特徴とする請求項１２記載のバイポーラト
    ランジスタの製造方法。
14. 【請求項１４】 前記第２の導電層の表面、および前記
    第１の導電層の表面に、シリサイド膜を形成するステッ
    プを含むことを特徴とする請求項１３記載のバイポーラ
    トランジスタの製造方法。
15. 【請求項１５】 前記第１の導電層は、Ｓｉエピタキシ
    ャル層と、ＳｉＧｅエピタキシャル層と、Ｓｉエピタキ
    シャル層とが積層された層であることを特徴とする請求
    項１２乃至１４の何れか１項記載のバイポーラトランジ
    スタの製造方法。
16. 【請求項１６】 前記第１の絶縁層はシリコン酸化膜で
    あり、 前記第１のマスクはシリコン膜であることを特徴とする
    請求項１２乃至１５の何れか１項記載のバイポーラトラ
    ンジスタの製造方法。
17. 【請求項１７】 前記第１の絶縁層はシリコン窒化膜で
    あり、 前記第１のマスクはシリコン酸化膜であることを特徴と
    する請求項１２乃至１５の何れか１項記載のバイポーラ
    トランジスタの製造方法。
18. 【請求項１８】 前記第１の絶縁層はシリコン窒化膜で
    あり、 前記第１のマスクはシリコン酸化膜とシリコン膜の積層
    膜であることを特徴とする請求項１２乃至１５の何れか
    １項記載のバイポーラトランジスタの製造方法。
19. 【請求項１９】 前記第２のマスクはフォトレジスト膜
    であることを特徴とする請求項１２乃至１８の何れか１
    項記載のバイポーラトランジスタの製造方法。
20. 【請求項２０】 半導体基板上に第１の導電層と第１の
    絶縁層と第２の導電層とを重ねて形成するステップと、 第２の導電層の上に第１のマスクをパターニングするス
    テップと、 前記第１のマスクを用いて前記第１の絶縁層中に第１導
    電型の不純物を導入するステップと、 前記第１のマスクを縮小するステップと、 縮小後の前記第１のマスクに被われている部分を除き、
    前記第１の絶縁層の全面を被う第２のマスクを形成する
    ステップと、 前記第１のマスクを除去するステップと、 前記第１のマスクに被われていた部分を除去することに
    より、前記第２の導電膜および第１の絶縁膜に開口を設
    けるステップと、 前記第１の導電層のうち、前記開口の内部に露出する部
    分に第２導電型の不純物を導入するステップと、 を含むことを特徴とするバイポーラトランジスタの製造
    方法。