[go: up one dir, main page]

JP2001267324A - Wiring correction method - Google Patents

Wiring correction method

Info

Publication number
JP2001267324A
JP2001267324A JP2000084690A JP2000084690A JP2001267324A JP 2001267324 A JP2001267324 A JP 2001267324A JP 2000084690 A JP2000084690 A JP 2000084690A JP 2000084690 A JP2000084690 A JP 2000084690A JP 2001267324 A JP2001267324 A JP 2001267324A
Authority
JP
Japan
Prior art keywords
wiring
fib
connection
pillar structure
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000084690A
Other languages
Japanese (ja)
Inventor
Takeshi Onishi
毅 大西
Hidemi Koike
英巳 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000084690A priority Critical patent/JP2001267324A/en
Publication of JP2001267324A publication Critical patent/JP2001267324A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technique, where wiring change of high performance is enabled safely in an exposed state of wiring that potential estimation with an electron beam tester is easily enabled, in wiring correction of a semiconductor circuit. SOLUTION: Wiring connection, when wiring is changed in a semiconductor integrated circuit, is conducted, by procedures which include (1) a process where a pillar structure is formed using a deposition film which uses a focusing ion beam FIB at a first connection point, (2) a process where a pillar structure is formed by using a deposition film which uses an FIB at a second connection pint, and (3) a process, where previously worked wirings are transplanted on the pillar structures, formed on the first and the second connection points and the first and the second connection points are connected electrically and mechanically.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は主に半導体集積回路
の配線修正を安全かつ高性能に行う技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for safely and efficiently modifying wiring of a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】従来技術1として半導体集積回路の配線
修正を、FIBアシストデポジション膜を利用して行う
手法について特開昭61−245553号公報に記載さ
れている。また、従来技術2としてデバイスの一部をF
IBとマニピュレータを併用して摘出する技術について
は特開平03−210803号公報に記載されている。
2. Description of the Related Art Japanese Patent Application Laid-Open No. 61-245553 discloses a technique for correcting the wiring of a semiconductor integrated circuit using a FIB assisted deposition film. Further, as the prior art 2, a part of the device is
Japanese Patent Application Laid-Open No. 03-210803 describes a technique for extracting the IB using the IB and the manipulator in combination.

【0003】[0003]

【発明が解決しようとする課題】近年、半導体集積回路
は高機能化しており、デバイス構造の微細化が成されて
きた。集積回路を開発する際には、開発途中の設計変更
を具体化する回路変更を早く行い、回路動作を検証して
最終的な製品の回路を決定し、量産用のマスクを早く完
成させる必要がある。この要求から、従来技術1のよう
に、荷電ビームを利用して、配線を修正する手法が開発
された。これによると、FIB加工により不要な配線部
分を切断すること、FIBを利用したアシストデポジシ
ョンにより、導電膜を形成し回路の2点を電気的に接続
すること、また、必要に応じてFIBを利用したアシス
トデポジションにより絶縁膜を形成することにより回路
変更を実現している。この手法により、手軽に、短時間
に配線修正が可能となった。しかし、下記のような短所
もある。
In recent years, semiconductor integrated circuits have become more sophisticated, and device structures have been miniaturized. When developing integrated circuits, it is necessary to quickly make circuit changes that embody design changes during development, verify circuit operation, determine the final product circuit, and complete mass production masks as soon as possible. is there. From this demand, a technique for correcting wiring using a charged beam has been developed as in the prior art 1. According to this, an unnecessary wiring portion is cut by FIB processing, a conductive film is formed by assist deposition using FIB, and two points of a circuit are electrically connected. The circuit change is realized by forming an insulating film by using the assist deposition. With this method, wiring can be easily and quickly corrected. However, it has the following disadvantages.

【0004】配線の抵抗がバルクタングステンと比較
して高いため、電源ラインの修正には不向きであるこ
と。
Since the resistance of the wiring is higher than that of bulk tungsten, it is not suitable for correcting a power supply line.

【0005】デバイスの配線層を最表面に露出させる
と電子ビームテスタでの電位評価が容易になるが、この
状態では修正のために形成する配線と既存配線とが短絡
してしまう。このため、絶縁膜をFIBアシストデポジ
ションにより形成し、配線の短絡を防ぐが、絶縁膜形成
には通常毒性の高いガスが必要であること。
When the wiring layer of the device is exposed on the outermost surface, the potential evaluation with an electron beam tester becomes easy, but in this state, the wiring formed for repair and the existing wiring are short-circuited. For this reason, the insulating film is formed by FIB assisted deposition to prevent short-circuiting of the wiring. However, the formation of the insulating film usually requires a highly toxic gas.

【0006】本発明は、電子ビームテスタによる電位評
価が容易に行える配線露出状態でも、高性能の配線変更
が安全に行える手法を提供する事を目的としている。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for safely performing high-performance wiring change even in a wiring exposed state in which potential evaluation by an electron beam tester can be easily performed.

【0007】[0007]

【課題を解決するための手段】露出した回路配線の新規
接続支路を下記手順で形成することにより、上記目的が
達成される。
The above object is attained by forming a new connection branch of the exposed circuit wiring in the following procedure.

【0008】第1の接続点にFIBを利用したデポジ
ション膜により柱構造を形成する工程。
A step of forming a columnar structure at a first connection point by a deposition film utilizing FIB;

【0009】第2の接続点にFIBを利用したデポジ
ション膜により柱構造を形成する工程。
A step of forming a pillar structure at a second connection point by a deposition film utilizing FIB;

【0010】第1と第2の接続点に形成された柱構造
上に予め加工された配線を移植して、第1と第2の接続
点を電気的及び機械的に接続する工程。
A step of implanting a pre-processed wiring on a pillar structure formed at the first and second connection points to electrically and mechanically connect the first and second connection points.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施例を図を用い
て説明する。使用したFIB装置のイオンカラムと試料
ステージ付近の構成を図9に示す。液体金属イオン源エ
ミッタ100から引出し電極101により引き出された
イオンはコンデンサーレンズ102と対物レンズ109
により試料50上に集束される。両レンズ間には、可変
アパーチャ103、アライナ・スティグマ104、ブラ
ンカ105、ブランキングアパーチャ106、デフレク
タ108が配されている。ブランカ105動作時にはビ
ームはファラデーカップ107に入射する。試料50は
試料ホルダ51に保持された状態で試料ステージ110
上に装着される。金属薄膜35は試料ステージの端に実
装されている。試料ステージ110は試料ホルダ51を
X,Y,Z,回転、チルトの5軸方向に動かす事ができ
る。ステージ上部には試料から放出される二次電子を検
出する検出器112、ノズル先端部からタングステンヘ
キサカルボニル(W(CO)6)ガスをFIB照射点近傍に吹
き付けるガス供給源113、マニピュレータ115に保
持された可動プローブ30が実装されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 9 shows a configuration around the ion column and the sample stage of the FIB apparatus used. The ions extracted from the liquid metal ion source emitter 100 by the extraction electrode 101 are condensed by the condenser lens 102 and the objective lens 109.
Is focused on the sample 50. A variable aperture 103, an aligner-stigma 104, a blanker 105, a blanking aperture 106, and a deflector 108 are arranged between the two lenses. When the blanker 105 operates, the beam enters the Faraday cup 107. The sample 50 is held by the sample holder 51 while the sample stage 110
Mounted on top. The metal thin film 35 is mounted on the end of the sample stage. The sample stage 110 can move the sample holder 51 in five axis directions of X, Y, Z, rotation, and tilt. Above the stage, a detector 112 for detecting secondary electrons emitted from the sample, a gas supply source 113 for blowing tungsten hexacarbonyl (W (CO) 6 ) gas from the nozzle tip to the vicinity of the FIB irradiation point, and a manipulator 115 The mounted movable probe 30 is mounted.

【0012】図10は本発明の実施例で用いたFIB装
置の制御系の構成図である。高圧電源203はイオン源
やレンズ電極に高電圧を印加する。絞り制御電源204
は可変アパーチャを制御し、所望のアパーチャ径が選択
できる。アライナ・スティグマ制御電源205は8極の
電極電圧を制御し、電気的な軸合わせと非点補正を行
う。ビーム電流計測アンプ206はブランキング時にフ
ァラデーカップ107に流入するビーム電流を計測す
る。ブランキング制御電源207はブランキング電極を
駆動し、ビームブランキングを行う。偏向アンプ208
は8極2段の静電偏向器を駆動する。偏向信号はスキャ
ナ211から供給される。プリアンプ209は検出器1
12からの信号を輝度電圧信号に変換する。変換された
輝度信号はディジタル値に変換され、画像メモリー21
2に書き込まれる。スキャンと同期をとることにより、
試料の顕微鏡像がメモリー上に形成される。ステージ制
御電源210は排気制御電源213と連動して試料ホル
ダのロード/アンロード及びステージ移動を行う。ガス
制御電源214はガス源の加熱とバルブの開閉を制御
し、試料表面に供給されるガス量を制御する。マニピュ
レータ制御電源215は可動プローブ30の先端位置を
制御する。各制御電源は制御バス202を介してFIB
制御コンピュータ201から統括的に制御される。画像
メモリー212の情報はコンピュータ201のCRTに
表示でき、像観察と加工位置決め、加工中のモニターが
行える。
FIG. 10 is a block diagram of the control system of the FIB device used in the embodiment of the present invention. The high voltage power supply 203 applies a high voltage to the ion source and the lens electrode. Aperture control power supply 204
Controls the variable aperture and allows a desired aperture diameter to be selected. The aligner-stigma control power supply 205 controls the electrode voltages of the eight poles, and performs electrical axis alignment and astigmatism correction. The beam current measuring amplifier 206 measures a beam current flowing into the Faraday cup 107 during blanking. A blanking control power supply 207 drives a blanking electrode to perform beam blanking. Deflection amplifier 208
Drives an 8-pole, 2-stage electrostatic deflector. The deflection signal is supplied from the scanner 211. The preamplifier 209 is the detector 1
12 is converted into a luminance voltage signal. The converted luminance signal is converted into a digital value, and is converted into a digital value.
2 is written. By synchronizing with the scan,
A microscope image of the sample is formed on the memory. The stage control power supply 210 works in conjunction with the exhaust control power supply 213 to load / unload the sample holder and move the stage. The gas control power supply 214 controls heating of the gas source and opening and closing of the valve, and controls the amount of gas supplied to the sample surface. The manipulator control power supply 215 controls the tip position of the movable probe 30. Each control power supply is connected to the FIB via the control bus 202.
It is totally controlled by the control computer 201. Information in the image memory 212 can be displayed on the CRT of the computer 201, and image observation, processing positioning, and monitoring during processing can be performed.

【0013】この構成により所望場所のFIBスパッタ
リング加工、デポジション加工、プローブ30の移動と
FIB加工を組み合わせた微細部品の移植加工が行え
る。微細部品の摘出手法の詳細については従来技術2に
示した公知例に開示されている。
With this configuration, a FIB sputtering process, a deposition process, and a movement of the probe 30 at a desired location, and a transplantation process of a fine part combining the FIB process can be performed. The details of the technique for extracting a fine part are disclosed in a known example shown in Prior Art 2.

【0014】図1は本発明の実施例を示すフロー図であ
る。配線修正は柱1形成工程、柱2形成工程、配線移植
工程からなる。
FIG. 1 is a flowchart showing an embodiment of the present invention. The wiring correction includes a pillar 1 forming step, a pillar 2 forming step, and a wiring transplanting step.

【0015】図2は実施例において修正した半導体回路
の回路図である。配線修正前は
FIG. 2 is a circuit diagram of a semiconductor circuit modified in the embodiment. Before wiring correction

【0016】[0016]

【数1】 e=/a + b ..........(式1) という論理回路となっているが、それを配線切断10及
び配線形成11により、
## EQU00001 ## e = / a + b. . . . . . . . . . (Equation 1) is a logic circuit, which is formed by wiring cutting 10 and wiring forming 11

【0017】[0017]

【数2】 e=/a + d ..........(式2) とした。## EQU2 ## e = / a + d. . . . . . . . . . (Equation 2)

【0018】配線修正加工の手順を図3〜図6に示す。The procedure of the wiring correction processing is shown in FIGS.

【0019】図3は配線切断後のデバイス表面の斜視図
である。配線12はFIBスパッタリング加工により切
断した。図4は柱1及び柱2をFIBアシストデポジヨ
ン機能を利用して形成した後の様子を示す。図5は柱の
上に移植用の配線をマニピュレータを利用して設置した
様子を示している。移植用配線の作製に関しては後述す
る。図6は移植用配線をFIBアシストデポジション膜
を利用して柱に接続した後の様子を示している。柱の上
に配線が移植されているため、移植用配線31は配線1
3と接触せず、確実に配線変更が行えた。
FIG. 3 is a perspective view of the device surface after cutting the wiring. The wiring 12 was cut by FIB sputtering. FIG. 4 shows a state after the columns 1 and 2 are formed using the FIB assist deposition function. FIG. 5 shows a state in which wiring for transplantation is installed on a pillar using a manipulator. The production of the transplant wiring will be described later. FIG. 6 shows a state after the transplant wiring is connected to the pillar using the FIB assist deposition film. Since the wiring is transplanted on the pillar, the wiring for transplantation 31 is the wiring 1
No wiring contact was made and the wiring could be changed without fail.

【0020】図7〜8は移植用配線の作製方法を説明す
る図である。まず、金属薄膜35にFIB加工によりス
リット37を形成する。金属薄膜はスリット形成部の下
が空洞となるように、試料ホルダから少し浮かせて薄膜
の端で試料ステージに保持されている。図7はスリット
加工により形成された片持ちはりの根元付近に可動プロ
ーブ30を接触させ、デポジション膜32により両者を
接着させた後の様子を示す。図8はFIB加工により片
持ちはりの根元部分36を切断加工し、移植用配線31
が可動プローブ30に保持された状態を示す。プローブ
を上げ、ステージを移動してビーム観察視野をデバイス
に移動することで、図5の状態が実現できる。本発明に
よると移植用配線にバルク試料が利用できるため、配線
の導電性が高く、高性能の配線修正が実現できる。従っ
て、電源ラインの配線修正や高速の信号を伝達する配線
の修正にも適用できる利点がある。
FIGS. 7 and 8 are views for explaining a method of manufacturing a transplant wiring. First, a slit 37 is formed in the metal thin film 35 by FIB processing. The metal thin film is slightly lifted from the sample holder and held on the sample stage at the end of the thin film so that a cavity is formed below the slit forming portion. FIG. 7 shows a state after the movable probe 30 is brought into contact with the vicinity of the base of the cantilever beam formed by the slit processing and both are adhered by the deposition film 32. FIG. 8 shows that the root portion 36 of the cantilever is cut by FIB processing and the wiring 31 for transplantation is cut.
Shows a state where is held by the movable probe 30. By raising the probe and moving the stage to move the beam observation field of view to the device, the state of FIG. 5 can be realized. According to the present invention, since a bulk sample can be used for a wiring for transplantation, the conductivity of the wiring is high, and high-performance wiring correction can be realized. Therefore, there is an advantage that the present invention can be applied to the correction of the wiring of the power supply line and the wiring for transmitting the high-speed signal.

【0021】本実施例では、柱1の高さを柱2の高さよ
りも若干高くした。これは、移植用配線が水平状態で運
搬されるため、柱1に最初に接触させて両者を接続し、
次に可動プローブをもう少し下げて柱2と移植用配線を
接触させて接続できるようにするためである。移植用配
線と柱との接触及びデポジション膜による接続が一個所
ずつ確実行える利点がある。
In this embodiment, the height of the column 1 is slightly higher than the height of the column 2. This is because the transplant wiring is transported in a horizontal state, so that it is first brought into contact with the pillar 1 to connect them,
Next, the movable probe is lowered a little more so that the column 2 and the transplant wiring can be brought into contact and connected. There is an advantage that the contact between the transplant wiring and the pillar and the connection by the deposition film can be surely performed one by one.

【0022】[0022]

【発明の効果】本発明によれば、半導体集積回路の配線
が表面露出状態であっても、安全に、高性能な配線修正
ができる効果がある。
According to the present invention, even if the wiring of a semiconductor integrated circuit is exposed on the surface, there is an effect that a high-performance wiring correction can be performed safely.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施例を示すフロー図。FIG. 1 is a flowchart showing a first embodiment of the present invention.

【図2】本発明の実施例で使用した半導体集積回路の回
路図。
FIG. 2 is a circuit diagram of a semiconductor integrated circuit used in an embodiment of the present invention.

【図3】本発明の実施例の主な加工手順を示す説明図。FIG. 3 is an explanatory diagram showing a main processing procedure of the embodiment of the present invention.

【図4】本発明の実施例の主な加工手順を示す説明図。FIG. 4 is an explanatory view showing a main processing procedure of the embodiment of the present invention.

【図5】本発明の実施例の主な加工手順を示す説明図。FIG. 5 is an explanatory view showing a main processing procedure of the embodiment of the present invention.

【図6】本発明の実施例の主な加工手順を示す説明図。FIG. 6 is an explanatory view showing a main processing procedure of the embodiment of the present invention.

【図7】本発明の実施例で使用する移植用配線の作製方
法を示す説明図。
FIG. 7 is an explanatory view showing a method of manufacturing a transplant wiring used in an example of the present invention.

【図8】本発明の実施例で使用する移植用配線の作製方
法を示す説明図。
FIG. 8 is an explanatory view showing a method for manufacturing a transplant wiring used in an example of the present invention.

【図9】本発明の実施例で使用したFIB装置のカラム
周辺の構成図。
FIG. 9 is a configuration diagram around a column of the FIB apparatus used in the embodiment of the present invention.

【図10】本発明の実施例で使用したFIB装置の制御
系の構成図。
FIG. 10 is a configuration diagram of a control system of the FIB device used in the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…柱1形成工程、2…柱2形成工程、3…配線移植工
程、10…配線切断、11…配線形成、12,13,1
4…配線、20…柱1、22…柱2、30…可動プロー
ブ、31…移植用配線、32…デポジション膜、35…
金属薄膜、36…根元部分、50…試料、51…試料ホ
ルダ、100…エミッタ、101…引出し電極、102
…コンデンサレンズ、103…可変アパーチャ、104
…アライナ・スティグマ、105…ブランカ、106…
ブランキングアパーチャ、107…ファラデーカップ、
108…デフレクタ、109…対物レンズ、110…試
料ステージ、111…試料、112…検出器、113…
ガス源、115…マニピュレータ、200…FIBカラ
ム、201…コンピュータ、202…制御バス、203
…高圧電源、204…絞り制御電源、205…アライナ
・スティグマ制御電源、206…ビーム電流計測アン
プ、207…ブランキング制御電源、208…偏向アン
プ、209…プリアンプ、210…ステージ制御電源、
211…スキャナ、212…画像メモリー、213…排
気制御電源、214…ガス制御電源、215…マニピュ
レータ制御電源。
DESCRIPTION OF SYMBOLS 1 ... pillar 1 formation process, 2 ... pillar 2 formation process, 3 ... wiring transplantation process, 10 ... wiring cutting, 11 ... wiring formation, 12, 13, 1
4. Wiring, 20 ... Pillar 1, 22 ... Pillar 2, 30 ... Movable probe, 31 ... Wiring for transplantation, 32 ... Deposition film, 35 ...
Metal thin film, 36: Root portion, 50: sample, 51: sample holder, 100: emitter, 101: extraction electrode, 102
… Condenser lens, 103… variable aperture, 104
... Arina Stigma, 105 ... Blanca, 106 ...
Blanking aperture, 107 ... Faraday cup,
108: deflector, 109: objective lens, 110: sample stage, 111: sample, 112: detector, 113:
Gas source, 115: manipulator, 200: FIB column, 201: computer, 202: control bus, 203
.., High-voltage power supply, 204, aperture control power supply, 205, aligner-stigma control power supply, 206, beam current measurement amplifier, 207, blanking control power supply, 208, deflection amplifier, 209, preamplifier, 210, stage control power supply,
211: scanner, 212: image memory, 213: exhaust control power, 214: gas control power, 215: manipulator control power.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 主に半導体集積回路の配線を変更修正す
る方法であって、回路の新規接続支路を下記手順で形成
する配線修正方法。 第1の接続点に集束イオンビーム(Focused Ion Bea
m:以下FIB と略す)を利用したデポジション膜によ
り柱構造を形成する工程。 第2の接続点にFIBを利用したデポジション膜によ
り柱構造を形成する工程。 第1と第2の接続点に形成された柱構造上に予め加工
された配線を移植して、第1と第2の接続点を電気的及
び機械的に接続する工程。
1. A method of modifying and modifying a wiring of a semiconductor integrated circuit, wherein a new connection branch of the circuit is formed in the following procedure. Focused ion beam (Focused Ion Bea)
m: a step of forming a pillar structure by a deposition film using FIB). Forming a pillar structure at a second connection point by a deposition film using FIB; Implanting a pre-processed wiring on a pillar structure formed at the first and second connection points, and electrically and mechanically connecting the first and second connection points.
【請求項2】 第1の接続点に形成する柱構造の高さと
第2の接続点に形成する柱構造の高さを異なる高さに形
成することを特長とする、請求項1記載の配線修正方
法。
2. The wiring according to claim 1, wherein the height of the pillar structure formed at the first connection point and the height of the pillar structure formed at the second connection point are formed at different heights. How to fix.
JP2000084690A 2000-03-22 2000-03-22 Wiring correction method Pending JP2001267324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000084690A JP2001267324A (en) 2000-03-22 2000-03-22 Wiring correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000084690A JP2001267324A (en) 2000-03-22 2000-03-22 Wiring correction method

Publications (1)

Publication Number Publication Date
JP2001267324A true JP2001267324A (en) 2001-09-28

Family

ID=18601138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000084690A Pending JP2001267324A (en) 2000-03-22 2000-03-22 Wiring correction method

Country Status (1)

Country Link
JP (1) JP2001267324A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077536A1 (en) * 2003-02-28 2004-09-10 Japan Science And Technology Agency Production method for antenna and production device for antenna
CN102508977A (en) * 2011-11-15 2012-06-20 中国科学院微电子研究所 Circuit optimization method and device for analog circuit transplantation
US8516429B2 (en) 2011-11-15 2013-08-20 Midtronics, Inc. Circuit optimization method and apparatus for analog circuit migration

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077536A1 (en) * 2003-02-28 2004-09-10 Japan Science And Technology Agency Production method for antenna and production device for antenna
JPWO2004077536A1 (en) * 2003-02-28 2006-06-08 独立行政法人科学技術振興機構 Air wiring manufacturing method and air wiring manufacturing apparatus
JP4704911B2 (en) * 2003-02-28 2011-06-22 エスアイアイ・ナノテクノロジー株式会社 Air wiring manufacturing method
CN102508977A (en) * 2011-11-15 2012-06-20 中国科学院微电子研究所 Circuit optimization method and device for analog circuit transplantation
US8516429B2 (en) 2011-11-15 2013-08-20 Midtronics, Inc. Circuit optimization method and apparatus for analog circuit migration

Similar Documents

Publication Publication Date Title
US5120925A (en) Methods for device transplantation
JP4408538B2 (en) Probe device
KR102579329B1 (en) CAD-assisted TEM prep recipe creation
JPH06188294A (en) Equipment and method of automatic substrate inspection using charged particle beam
TW200926245A (en) Composite focused ion beam apparatus, and machining monitoring method and machining method using composite focused ion beam apparatus
US20100116984A1 (en) Charged particle beam apparatus and method of adjusting charged particle optics
TW201421045A (en) Multi-dimensional structure access
US7372050B2 (en) Method of preventing charging, and apparatus for charged particle beam using the same
JP3741897B2 (en) Charged beam processing apparatus and method, and semiconductor defect analysis method
JP2001267324A (en) Wiring correction method
JP5384786B2 (en) Charged beam device and mirror body thereof
JP3330382B2 (en) Test and repair equipment for integrated circuits
US20060249692A1 (en) Composite charged particle beam apparatus and an irradiation alignment method in it
JP5020483B2 (en) Charged particle beam equipment
JPH0462857A (en) Inspecting method for semiconductor device
JP2007194096A (en) Charged particle beam apparatus and sample pick-up method using charged particle beam apparatus
JPH0376122A (en) device implantation device
EP4128309A1 (en) Flood column, charged particle tool and method for charged particle flooding of a sample
TWI876224B (en) Charged-particle beam apparatus for voltage-contrast inspection and related non-transitory computer readable medium
JP2004170395A (en) Charged particle beam equipment
US20230326706A1 (en) Apparatus and method for directing charged particle beam towards a sample
EP4125111A1 (en) Apparatus and method for directing charged particle beam towards a sample
JP2007212202A (en) Sample evaluation apparatus and sample evaluation method
JPS62154543A (en) Charged beam device
JP2829254B2 (en) IC element repair method and device