[go: up one dir, main page]

JP2001265283A - Semiconductor display device - Google Patents

Semiconductor display device

Info

Publication number
JP2001265283A
JP2001265283A JP2001000883A JP2001000883A JP2001265283A JP 2001265283 A JP2001265283 A JP 2001265283A JP 2001000883 A JP2001000883 A JP 2001000883A JP 2001000883 A JP2001000883 A JP 2001000883A JP 2001265283 A JP2001265283 A JP 2001265283A
Authority
JP
Japan
Prior art keywords
tft
sensor
light emitting
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001000883A
Other languages
Japanese (ja)
Other versions
JP2001265283A5 (en
JP4145495B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001000883A priority Critical patent/JP4145495B2/en
Publication of JP2001265283A publication Critical patent/JP2001265283A/en
Publication of JP2001265283A5 publication Critical patent/JP2001265283A5/ja
Application granted granted Critical
Publication of JP4145495B2 publication Critical patent/JP4145495B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor display device capable of displaying a picture which has clear and desired colors even when a speed at which organic compounds are degraded is influenced by environment. SOLUTION: Futures of this semiconductor display device are that pixels for display and pixels for sensor provided in a light emitting device have light emitting elements respectively and the pixels for sensor have diodes respectively and luminance of light emitting elements provided in pixels for display are controlled by the magnitude of currents flowing through the diodes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した表示用
パネルに関する。また、該表示用パネルにICを実装し
た表示用モジュールに関する。なお本明細書において、
表示用パネル及び表示用モジュールを発光装置(半導体
表示装置)と総称する。本発明はさらに、該発光装置を
用いた電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel in which a light emitting element formed on a substrate is sealed between the substrate and a cover material. Further, the present invention relates to a display module in which an IC is mounted on the display panel. In this specification,
The display panel and the display module are collectively referred to as a light emitting device (semiconductor display device). The invention further relates to an electronic device using the light emitting device.

【0002】[0002]

【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型の半導体表示装
置(アクティブマトリクス型半導体表示装置)への応用
開発が進められている。特に、ポリシリコン膜を用いた
TFTは、従来のアモルファスシリコン膜を用いたTF
Tよりも電界効果移動度(モビリティともいう)が高い
ので、高速動作が可能である。そのため、従来、基板外
の駆動回路で行っていた画素の制御を、画素と同一の基
板上に形成した駆動回路で行うことが可能となってい
る。
2. Description of the Related Art In recent years, the technology for forming a TFT on a substrate has been greatly advanced, and application development to an active matrix type semiconductor display device (active matrix type semiconductor display device) has been promoted. In particular, a TFT using a polysilicon film is a TF using a conventional amorphous silicon film.
Since the field-effect mobility (also referred to as mobility) is higher than T, high-speed operation is possible. Therefore, the control of the pixel, which has been conventionally performed by the drive circuit outside the substrate, can be performed by the drive circuit formed on the same substrate as the pixel.

【0003】このようなアクティブマトリクス型半導体
表示装置は、同一基板上に様々な回路や素子を作り込む
ことで製造コストの低減、半導体表示装置の小型化、歩
留まりの上昇、スループットの低減など、様々な利点が
得られる。
[0003] Such an active matrix type semiconductor display device is manufactured by forming various circuits and elements on the same substrate, thereby reducing the manufacturing cost, downsizing the semiconductor display device, increasing the yield, and reducing the throughput. Advantages are obtained.

【0004】そしてさらに、自発光型素子として発光素
子を有したアクティブマトリクス型の発光装置(アクテ
ィブマトリクス型発光装置)の研究が活発化している。
発光装置は有機EL装置(OELD:Organic EL Displ
ay)又は有機ライトエミッティングダイオード(OLE
D:Organic Light Emitting Diode)とも呼ばれてい
る。
Further, active matrix type light emitting devices having a light emitting element as a self light emitting type element (active matrix type light emitting device) have been actively studied.
The light emitting device is an organic EL device (OELD: Organic EL Displ)
ay) or organic light emitting diode (OLE)
D: Organic Light Emitting Diode).

【0005】発光装置は、液晶表示装置と異なり自発光
型である。発光素子(EL素子)は一対の電極(陽極と
陰極)の間に有機化合物を含む層(以下、有機化合物層
またはEL層と記す)が挟まれた構造となっているが、
有機化合物層は通常、積層構造となっている。代表的に
は、コダック・イーストマン・カンパニーのTangらが提
案した「正孔輸送層/発光層/電子輸送層」という積層
構造が挙げられる。この構造は非常に発光効率が高く、
現在、研究開発が進められている発光装置は殆どこの構
造を採用している。
The light emitting device is of a self-luminous type, unlike the liquid crystal display device. A light-emitting element (EL element) has a structure in which a layer containing an organic compound (hereinafter, referred to as an organic compound layer or an EL layer) is sandwiched between a pair of electrodes (anode and cathode).
The organic compound layer usually has a laminated structure. A typical example is a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company. This structure has extremely high luminous efficiency,
Currently, most light-emitting devices being researched and developed adopt this structure.

【0006】発光素子は、電場を加えることで発生する
ルミネッセンス(Electro Luminescence)が得られる
と、陽極層と、有機化合物層と、陰極層とを有する。有
機化合物におけるルミネッセンスには、一重項励起状態
から基底状態に戻る際の発光(蛍光)と三重項励起状態
から基底状態に戻る際の発光(リン光)とがあるが、本
発明の発光装置は、どちらの発光を用いていても良い。
[0006] The light emitting element has an anode layer, an organic compound layer, and a cathode layer when luminescence (Electro Luminescence) generated by applying an electric field is obtained. Luminescence of an organic compound includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning to a ground state from a triplet excited state. Either light emission may be used.

【0007】また他にも、電極上に正孔注入層/正孔輸
送層/発光層/電子輸送層、または正孔注入層/正孔輸
送層/発光層/電子輸送層/電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。
In addition, a hole injection layer / hole transport layer / light-emitting layer / electron transport layer, or a hole injection layer / hole transport layer / light-emitting layer / electron transport layer / electron injection layer may be formed on the electrode. A structure in which layers are sequentially stacked may be used. The light emitting layer may be doped with a fluorescent dye or the like.

【0008】本明細書において一対の電極間に設けられ
る全ての層を総称して有機化合物層と呼ぶ。よって上述
した正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層等は、全て有機化合物層に含まれる。
In this specification, all layers provided between a pair of electrodes are collectively called an organic compound layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, and the like are all included in the organic compound layer.

【0009】本明細書中では、陽極、有機化合物層及び
陰極で形成される発光素子を発光素子と呼ぶ。
In this specification, a light-emitting element formed by an anode, an organic compound layer and a cathode is called a light-emitting element.

【0010】[0010]

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0011】発光装置を実用化する上で問題となってい
るのが、有機化合物層が有する有機材料の劣化による、
発光素子の輝度の低下であった。
A problem in putting the light emitting device to practical use is that the deterioration of the organic material of the organic compound layer causes a problem.
The luminance of the light-emitting element was reduced.

【0012】有機化合物層が有する有機材料は、水分、
酸素、光、熱に弱く、これらのものによって有機化合物
層の劣化が促進される。具体的には、発光装置を駆動す
るデバイスの構造、有機化合物層を構成する有機材料の
特性、電極の材料、作成工程における条件、発光装置の
駆動方法等により、有機化合物層の劣化の速度が左右さ
れる。
The organic material of the organic compound layer includes water,
It is susceptible to oxygen, light, and heat, and accelerates the deterioration of the organic compound layer. Specifically, the rate of deterioration of the organic compound layer depends on the structure of the device that drives the light emitting device, the characteristics of the organic material constituting the organic compound layer, the material of the electrode, the conditions in the manufacturing process, the driving method of the light emitting device, and the like. It depends.

【0013】有機化合物層に一対の電極から一定の電圧
をかけていても、有機化合物層が劣化することで、発光
素子の輝度が低下する。そして発光素子の輝度が低下す
ることによって、発光装置に表示される画像が不鮮明に
なる。
[0013] Even when a constant voltage is applied to the organic compound layer from a pair of electrodes, the luminance of the light emitting element decreases due to the deterioration of the organic compound layer. When the luminance of the light-emitting element decreases, an image displayed on the light-emitting device becomes unclear.

【0014】また、発光装置には大きく分けて四つのカ
ラー化表示方式があり、R(赤)G(緑)B(青)に対
応した三種類の発光素子を形成する方式、白色発光の発
光素子とカラーフィルターを組み合わせた方式、青色又
は青緑発光の発光素子と蛍光体(蛍光性の色変換層:C
CM)とを組み合わせた方式、陰極(対向電極)に透明
電極を使用してRGBに対応した発光素子を重ねる方式
(RGBスタッキング法)がある。
The light emitting device is roughly classified into four color display methods, a method of forming three types of light emitting elements corresponding to R (red), G (green), and B (blue), and a method of emitting white light. A method in which a device and a color filter are combined, and a blue or blue-green light emitting device and a phosphor (fluorescent color conversion layer: C
CM) and a method of stacking light emitting elements corresponding to RGB using a transparent electrode as a cathode (counter electrode) (RGB stacking method).

【0015】有機化合物層を構成する有機材料は、有機
化合物層の発光する色によって異なる。そのため、R
(赤)G(緑)B(青)に対応した三種類の発光素子を
用いたカラー化表示方式において、RGBに対応した三
種類の発光素子が有する有機化合物層は、それぞれ異な
る速度で劣化することがある。この場合、時間が経つに
つれRGBに対応した発光素子の輝度がそれぞれ異なっ
てしまい、発光装置に所望の色を有する画像を表示する
ことができなくなる。
The organic material constituting the organic compound layer differs depending on the color of light emitted from the organic compound layer. Therefore, R
In a color display method using three types of light emitting elements corresponding to (red) G (green) and B (blue), the organic compound layers of the three types of light emitting elements corresponding to RGB deteriorate at different rates. Sometimes. In this case, the luminance of the light emitting elements corresponding to RGB differs with time, and it becomes impossible to display an image having a desired color on the light emitting device.

【0016】本発明は上述したことに鑑み、有機化合物
層が劣化しても、発光素子の輝度の低下を抑え、鮮明で
所望のカラー表示を行うことが可能な発光装置を提供す
ることを課題とする。
In view of the above, it is an object of the present invention to provide a light-emitting device capable of suppressing a decrease in luminance of a light-emitting element even if an organic compound layer is deteriorated and capable of performing a clear and desired color display. And

【0017】[0017]

【課題を解決するための手段】本発明の発光装置は、発
光装置の画像を表示する部分(表示部)の輝度を検知し
て、該輝度を所望の値に補正するためのセンサ部を有す
る。センサ部は1つ又は複数の画素を有している。なお
以下、本明細書において、センサ部が有する画素をセン
サ用画素と呼ぶ。
The light-emitting device of the present invention has a sensor section for detecting the luminance of a portion (display section) for displaying an image of the light-emitting device and correcting the luminance to a desired value. . The sensor unit has one or a plurality of pixels. Hereinafter, in this specification, a pixel included in the sensor unit is referred to as a sensor pixel.

【0018】センサ用画素は、発光素子と、該発光素子
の輝度の変化量を検知する受光ダイオードとを有する。
なお以下、本明細書において、センサ用画素が有する発
光素子をセンサ用発光素子と呼ぶ。
The sensor pixel has a light emitting element and a light receiving diode for detecting a change in luminance of the light emitting element.
Hereinafter, in this specification, a light emitting element included in a sensor pixel is referred to as a sensor light emitting element.

【0019】センサ用発光素子は、表示部の画素(以
下、表示用画素)が有する発光素子(以下、表示用発光
素子)と同じ構成を有しており、少なくとも、一対の電
極を構成している材料、有機化合物層の積層構造及び該
有機化合物層を構成している材料がそれぞれ同じであ
る。
The sensor light-emitting element has the same configuration as the light-emitting element (hereinafter, display light-emitting element) of a pixel of the display portion (hereinafter, display pixel), and at least comprises a pair of electrodes. Material, the laminated structure of the organic compound layer, and the material constituting the organic compound layer are the same.

【0020】そして任意に選ばれた表示用発光素子に入
力される信号と同じ信号が、センサ用発光素子に入力さ
れる。なお本明細書において発光素子(表示用発光素子
及びセンサ用発光素子)に信号が入力されるというの
は、発光素子の有する電極の一つに該信号の電位が与え
られ、発光素子の有する電極の一つに与えられた該信号
の電位ともう一つの電極に与えられている一定の電位と
の電位差である発光素子駆動電圧が、有機化合物層に加
えられることを意味する。
Then, the same signal as the signal input to the arbitrarily selected display light emitting element is input to the sensor light emitting element. Note that in this specification, a signal is input to a light-emitting element (a light-emitting element for display and a light-emitting element for a sensor) because the potential of the signal is applied to one of the electrodes of the light-emitting element, Means that a light emitting element driving voltage which is a potential difference between the potential of the signal given to one of the electrodes and a constant potential given to the other electrode is applied to the organic compound layer.

【0021】よってセンサ用発光素子と、任意に選ばれ
た表示用発光素子とでは、有機化合物層に加えられてい
る電圧が同じであり、そのため有機化合物層の劣化する
速度がほぼ等しい。よってセンサ用発光素子の輝度と表
示用発光素子の輝度とは、時間を経てもほぼ等しい状態
を保つ。
Therefore, the voltage applied to the organic compound layer is the same between the sensor light emitting element and the display light emitting element arbitrarily selected, and therefore, the deterioration rate of the organic compound layer is substantially equal. Therefore, the luminance of the sensor light-emitting element and the luminance of the display light-emitting element remain substantially equal over time.

【0022】一方センサ用発光素子が発する光は、セン
サ用画素が有する受光ダイオードに照射される。そして
該受光ダイオードはセンサ用発光素子の輝度を検知す
る。その検知されたセンサ用発光素子の輝度の情報をも
とに、表示用発光素子の輝度が補正され、また同時にセ
ンサ用発光素子の輝度も補正される。
On the other hand, the light emitted from the sensor light emitting element is applied to the light receiving diode of the sensor pixel. The light receiving diode detects the luminance of the sensor light emitting element. The luminance of the display light emitting element is corrected based on the detected luminance information of the sensor light emitting element, and at the same time, the luminance of the sensor light emitting element is also corrected.

【0023】本発明は上記構成によって、発光装置にお
いて有機化合物層が劣化しても、発光素子の輝度の低下
を抑え、鮮明で所望のカラー表示を行うことが可能にな
る。
According to the present invention, even if the organic compound layer is deteriorated in the light emitting device, it is possible to suppress a decrease in the luminance of the light emitting element and perform a clear and desired color display.

【0024】本発明の発光装置は、白色発光の表示用発
光素子を用いたカラー表示方式であっても良いし、RG
Bのそれぞれの色に対応する表示用発光素子を用いたカ
ラー表示方式であっても良い。RGBのそれぞれの色に
対応する表示用発光素子を用いたカラー表示方式の場
合、RGBのそれぞれの色に対応するセンサ用画素をセ
ンサ部に設けることが好ましい。しかし本発明はこの構
成に限定されず、RGBのうちの1つ又は2つの色に対
応するセンサ用画素をセンサ部に設けても良い。特に有
機化合物層の劣化が著しい色に対応するセンサ用画素を
センサ部に設けることは、所望の色を有する画像を表示
するのに有効である。
The light emitting device of the present invention may be of a color display type using a white light emitting display light emitting element,
A color display method using display light-emitting elements corresponding to each color of B may be used. In the case of a color display method using display light-emitting elements corresponding to RGB colors, it is preferable to provide sensor pixels corresponding to RGB colors in the sensor portion. However, the present invention is not limited to this configuration, and sensor pixels corresponding to one or two colors of RGB may be provided in the sensor unit. In particular, providing a sensor pixel corresponding to a color in which the organic compound layer is significantly deteriorated is effective for displaying an image having a desired color.

【0025】また、表示用発光素子とセンサ用発光素子
とは、同じ条件で、同時に形成することが好ましい。上
記構成によって、表示用発光素子とセンサ用発光素子と
が有する有機化合物層の劣化する速度をより同じくする
ことができ、センサ用発光素子の輝度を表示用発光素子
とより同じにすることができる。したがって、受光ダイ
オードが検知するセンサ用発光素子の輝度が、表示用発
光素子の輝度により等しくなり、表示用発光素子の輝度
の変化をより正確に検知し、表示用発光素子の輝度を所
望の値に補正することが可能になる。
It is preferable that the light emitting element for display and the light emitting element for sensor are formed simultaneously under the same conditions. With the above structure, the deterioration rate of the organic compound layer included in the display light-emitting element and the sensor light-emitting element can be made more equal, and the luminance of the sensor light-emitting element can be made more the same as that of the display light-emitting element. . Therefore, the luminance of the sensor light emitting element detected by the light receiving diode becomes equal to the luminance of the display light emitting element, the change in the luminance of the display light emitting element is more accurately detected, and the luminance of the display light emitting element is set to a desired value. Can be corrected.

【0026】またセンサ部を表示部と同時に基板上に形
成した場合、発光装置の作製工程は、センサ部を設けな
い場合の作製工程に受光ダイオードを形成する工程のみ
を追加するだけで良い。よって作製工程数を著しく増や
す必要はなく、作製工程数を抑えることが可能である。
When the sensor section is formed on the substrate at the same time as the display section, the manufacturing process of the light emitting device only needs to add a process of forming a light receiving diode to the manufacturing process in the case where the sensor section is not provided. Therefore, it is not necessary to significantly increase the number of manufacturing steps, and the number of manufacturing steps can be reduced.

【0027】なお、表示部の一部をセンサ部として用い
ることも可能である。つまり、表示部が有する画素のう
ち、任意に選択された1つ又は複数の画素をセンサ用画
素とし、他の画素を表示用画素とすることも可能であ
る。この場合、センサ部が表示部に含まれない場合に比
べて、センサ部を設けるスペースを省くことができるの
で、発光装置の大きさを抑えることができる。
It is also possible to use a part of the display unit as a sensor unit. That is, among the pixels included in the display portion, one or a plurality of pixels arbitrarily selected may be used as sensor pixels, and the other pixels may be used as display pixels. In this case, compared to a case where the sensor unit is not included in the display unit, the space for providing the sensor unit can be reduced, so that the size of the light emitting device can be reduced.

【0028】[0028]

【発明の実施の形態】本発明の実施の形態について、図
1〜図6を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS.

【0029】図1に、本発明の半導体表示装置に含まれ
る発光装置の上面図を示す。なお本実施の形態では、デ
ジタル方式で駆動するカラー表示用の発光装置について
説明する。しかし、本発明の発光装置の駆動方法はデジ
タル方式に限定されることはなく、アナログ方式で駆動
することも可能である。また本実施の形態では、カラー
表示の発光装置について説明するが、本発明の発光装置
はカラー表示だけではなく、モノクロ表示を行うことも
可能である。
FIG. 1 shows a top view of a light emitting device included in the semiconductor display device of the present invention. In this embodiment mode, a light-emitting device for color display driven by a digital method will be described. However, the driving method of the light emitting device of the present invention is not limited to the digital method, and the light emitting device can be driven by an analog method. In this embodiment mode, a light-emitting device for color display is described; however, the light-emitting device of the present invention can perform not only color display but also monochrome display.

【0030】表示部101、ソース信号線駆動回路10
2、ゲート信号線駆動回路103、センサ部106が図
1に示すように設けられている。ソース信号線駆動回路
102はシフトレジスタ102a、ラッチ(A)102
b、ラッチ(B)102cを有している。
Display section 101, source signal line drive circuit 10
2. The gate signal line driving circuit 103 and the sensor unit 106 are provided as shown in FIG. The source signal line driving circuit 102 includes a shift register 102a, a latch (A) 102
b, latch (B) 102c.

【0031】センサ部106は、RGBにそれぞれ対応
したセンサ用画素104(Rセンサ用画素104a、G
センサ用画素104b、Bセンサ用画素104c)を有
している。なお本実施の形態では、RGBに対応した三
種類の発光素子を用いたカラー化表示方式の発光装置に
ついて示しているが、本発明はこれに限定されない。白
色発光の発光素子を用いたカラー化表示方式を用いるこ
とも可能である。また本実施の形態では、センサ部10
6がRGBにそれぞれ対応した3つのセンサ用画素を有
しているが、本発明はこれに限定されない。RGBのう
ち、1つ又は2つの色に対応するセンサ用画素のみを設
けるようにしても良い。
The sensor section 106 includes sensor pixels 104 (R sensor pixels 104a, G
Sensor pixel 104b and B sensor pixel 104c). Note that although this embodiment mode describes a light-emitting device of a color display method using three kinds of light-emitting elements corresponding to RGB, the present invention is not limited to this. A color display method using a white light-emitting element can also be used. In the present embodiment, the sensor unit 10
6 has three sensor pixels respectively corresponding to RGB, but the present invention is not limited to this. Of the RGB, only sensor pixels corresponding to one or two colors may be provided.

【0032】表示部101及びセンサ部106の詳しい
回路図を図2に示す。表示部101はソース信号線(S
1〜Sx)、電源供給線(V1〜Vx)、ゲート信号線
(G1〜Gy)が設けられている。なお本実施の形態で
は、センサ部106と表示部101とを同じ基板上に設
けているが、本発明はこれに限定されない。センサ部と
表示部を異なる基板上に設け、FPC等で接続する構成
にしても良い。
FIG. 2 shows a detailed circuit diagram of the display unit 101 and the sensor unit 106. The display unit 101 has a source signal line (S
1 to Sx), power supply lines (V1 to Vx), and gate signal lines (G1 to Gy). Note that in this embodiment, the sensor portion 106 and the display portion 101 are provided over the same substrate; however, the present invention is not limited to this. The sensor unit and the display unit may be provided on different substrates and connected by an FPC or the like.

【0033】表示部101は複数の表示用画素105を
有している。表示用画素105は、ソース信号線(S1
〜Sx)のいずれか1つと、電源供給線(V1〜Vx)
のいずれか1つと、ゲート信号線(G1〜Gy)のいず
れか1つとを有している。そして表示用画素105は、
Rの表示を行う表示用画素と、Gの表示を行う表示用画
素と、Bの表示を行う表示用画素とがある。
The display section 101 has a plurality of display pixels 105. The display pixel 105 is connected to the source signal line (S1
To Sx) and a power supply line (V1 to Vx)
And one of the gate signal lines (G1 to Gy). The display pixel 105 is
There are a display pixel for displaying R, a display pixel for displaying G, and a display pixel for displaying B.

【0034】Rの表示を行う表示用画素のうち、任意に
選ばれた表示用画素(p、q)はソース信号線Sp(p
は1〜xの任意の数)、電源供給線Vp、ゲート信号線
Gq(qは1〜yの任意の数)を含んでいる。そしてR
センサ用画素104aは、Rの表示を行う表示用画素
(p、q)と同じく、ソース信号線Sp、電源供給線V
p、ゲート信号線Gqを含んでいる。
The display pixels (p, q) arbitrarily selected from the display pixels for displaying R are the source signal lines Sp (p
Includes an arbitrary number of 1 to x), a power supply line Vp, and a gate signal line Gq (q is an arbitrary number of 1 to y). And R
The sensor pixel 104a includes a source signal line Sp and a power supply line V, like the display pixel (p, q) for displaying R.
p, and a gate signal line Gq.

【0035】また図示しないが、Gセンサ用画素104
bも同様に、任意に選ばれたGの表示を行う表示用画素
が含んでいるのと同じソース信号線、電源供給線、ゲー
ト信号線を含んでいる。そして同じく図示しないが、B
センサ用画素104cも同様に、任意に選ばれたBの表
示を行う表示用画素が含んでいるのと同じソース信号
線、電源供給線、ゲート信号線を含んでいる。
Although not shown, the G sensor pixel 104
Similarly, b includes the same source signal line, power supply line, and gate signal line as those included in the display pixel that performs arbitrarily selected G display. And also not shown, B
Similarly, the sensor pixel 104c includes the same source signal line, power supply line, and gate signal line as those included in the arbitrarily selected display pixel for displaying B.

【0036】図3にセンサ用画素104a〜104cの
詳しい構成を示す。点線で囲まれた領域がセンサ用画素
104である。センサ用画素104はソース信号線S
(S1〜Sxのいずれか1つ)、電源供給線V(V1〜
Vxのいずれか1つ)、ゲート信号線G(G1〜Gyの
いずれか1つ)を含んでいる。
FIG. 3 shows a detailed configuration of the sensor pixels 104a to 104c. The area surrounded by the dotted line is the sensor pixel 104. The sensor pixel 104 has a source signal line S
(One of S1 to Sx), power supply line V (V1 to Sx).
Vx), and a gate signal line G (any one of G1 to Gy).

【0037】またセンサ用画素104(104a〜c)
はスイッチング用TFT130、電流制御用TFT13
1、センサ用発光素子132を有している。また図3で
はコンデンサ133を有しているが、コンデンサ133
を設けない構成にしても良い。
The sensor pixels 104 (104a-c)
Is a switching TFT 130 and a current controlling TFT 13
1. It has a light emitting element 132 for a sensor. In FIG. 3, the capacitor 133 is provided.
May not be provided.

【0038】センサ用発光素子132は陽極と陰極と、
陽極と陰極との間に設けられた有機化合物層とからな
る。陽極が電流制御用TFT131のドレイン領域と接
続している場合、言い換えると陽極が画素電極の場合、
対向電極である陰極は所定の電位(対向電位)に保たれ
る。逆に陰極が電流制御用TFT131のドレイン領域
と接続している場合、言い換えると陰極が画素電極の場
合、対向電極である陽極は所定の電位(対向電位)に保
たれる。
The light emitting element for sensor 132 includes an anode and a cathode,
It comprises an organic compound layer provided between the anode and the cathode. When the anode is connected to the drain region of the current control TFT 131, in other words, when the anode is a pixel electrode,
The cathode, which is the counter electrode, is maintained at a predetermined potential (counter potential). Conversely, when the cathode is connected to the drain region of the current controlling TFT 131, in other words, when the cathode is a pixel electrode, the anode serving as the counter electrode is kept at a predetermined potential (counter potential).

【0039】スイッチング用TFT130のゲート電極
はゲート信号線Gに接続されている。そしてスイッチン
グ用TFT130のソース領域とドレイン領域は、一方
がソース信号線Sに、もう一方が電流制御用TFT13
1のゲート電極に接続されている。
The gate electrode of the switching TFT 130 is connected to the gate signal line G. One of the source region and the drain region of the switching TFT 130 is connected to the source signal line S, and the other is connected to the current control TFT 13.
1 gate electrode.

【0040】電流制御用TFT131のソース領域とド
レイン領域は、一方が電源供給線Vに、もう一方がセン
サ用発光素子132に接続されている。コンデンサ13
3は電流制御用TFT131のゲート電極と電源供給線
Vとに接続して設けられている。
One of a source region and a drain region of the current controlling TFT 131 is connected to the power supply line V, and the other is connected to the sensor light emitting element 132. Capacitor 13
Reference numeral 3 is provided so as to be connected to the gate electrode of the current control TFT 131 and the power supply line V.

【0041】さらにセンサ用画素104は、リセット用
TFT134、バッファ用TFT135、受光ダイオー
ド136を有している。
Further, the sensor pixel 104 has a reset TFT 134, a buffer TFT 135, and a light receiving diode 136.

【0042】リセット用TFT134のゲート電極はリ
セット信号線RLに接続されている。リセット用TFT
134のソース領域はセンサ用電源線VB及びバッファ
用TFT135のドレイン領域に接続されている。セン
サ用電源線VBは常に一定の電位(基準電位)に保たれ
ている。またリセット用TFT134のドレイン領域は
受光ダイオード136及びバッファ用TFT135のゲ
ート電極に接続されている。
The gate electrode of the reset TFT 134 is connected to the reset signal line RL. Reset TFT
The source region of 134 is connected to the sensor power supply line VB and the drain region of the buffer TFT 135. The sensor power supply line VB is always kept at a constant potential (reference potential). The drain region of the reset TFT 134 is connected to the light receiving diode 136 and the gate electrode of the buffer TFT 135.

【0043】バッファ用TFT135のソース領域はセ
ンサ出力配線FLに接続されている。またセンサ出力配
線FLは定電流電源137に接続されており、常に一定
の電流が流れている。そしてバッファ用TFT135の
ドレイン領域は常に一定の基準電位に保たれているセン
サ用電源線VBに接続されており、バッファ用TFT1
35はソースフォロワ(source followe
r)として機能する。
The source region of the buffer TFT 135 is connected to the sensor output line FL. The sensor output wiring FL is connected to a constant current power supply 137, and a constant current always flows. The drain region of the buffer TFT 135 is connected to a sensor power supply line VB which is always kept at a constant reference potential.
35 is a source follower
r).

【0044】図示しないが、受光ダイオード136はカ
ソードと、アノードと、カソードとアノードの間に設け
られた光電変換層とを有している。
Although not shown, the light receiving diode 136 has a cathode, an anode, and a photoelectric conversion layer provided between the cathode and the anode.

【0045】図4に表示用画素105の詳しい構成を示
す。点線で囲まれた領域が表示用画素105である。表
示用画素105はソース信号線S(S1〜Sxのいずれ
か1つ)、電源供給線V(V1〜Vxのいずれか1
つ)、ゲート信号線G(G1〜Gyのいずれか1つ)を
含んでいる。
FIG. 4 shows a detailed configuration of the display pixel 105. The area surrounded by the dotted line is the display pixel 105. The display pixel 105 includes a source signal line S (one of S1 to Sx) and a power supply line V (one of V1 to Vx).
And a gate signal line G (any one of G1 to Gy).

【0046】また表示用画素105はセンサ用画素10
4と同様に、スイッチング用TFT140、電流制御用
TFT141、表示用発光素子142を有している。表
示用発光素子142は図3で示したセンサ用発光素子1
32と同じ構成を有している。具体的には、表示用発光
素子142とセンサ用発光素子132とは、一対の電極
間に有機化合物層をそれぞれ有しており、一対の電極を
構成している材料、有機化合物層の積層構造が、少なく
ともそれぞれ同じである。特にセンサ用発光素子132
と表示用発光素子142の発する光の色が同じ場合、該
有機化合物層を構成している材料(有機材料)も同じで
ある。
The display pixel 105 is the sensor pixel 10.
As in the case of No. 4, a switching TFT 140, a current controlling TFT 141, and a display light emitting element 142 are provided. The light emitting element for display 142 is the light emitting element for sensor 1 shown in FIG.
32 has the same configuration. Specifically, the display light-emitting element 142 and the sensor light-emitting element 132 each have an organic compound layer between a pair of electrodes, and a material forming the pair of electrodes and a stacked structure of the organic compound layer. Are at least the same. In particular, the light emitting element 132 for the sensor
When the color of light emitted from the display light emitting element 142 is the same, the material (organic material) constituting the organic compound layer is also the same.

【0047】表示用発光素子142は陽極と陰極と、陽
極と陰極の間に設けられた有機化合物層とからなる。陽
極が電流制御用TFT141のドレイン領域と接続して
いる場合、言い換えると陽極が画素電極の場合、対向電
極である陰極は所定の電位(対向電位)に保たれる。逆
に陰極が電流制御用TFT141のドレイン領域と接続
している場合、言い換えると陰極が画素電極の場合、対
向電極である陽極は所定の電位(対向電位)に保たれ
る。
The display light emitting element 142 includes an anode and a cathode, and an organic compound layer provided between the anode and the cathode. When the anode is connected to the drain region of the current controlling TFT 141, in other words, when the anode is a pixel electrode, the cathode serving as the counter electrode is kept at a predetermined potential (counter potential). Conversely, when the cathode is connected to the drain region of the current control TFT 141, in other words, when the cathode is a pixel electrode, the anode serving as a counter electrode is kept at a predetermined potential (counter potential).

【0048】また図4ではコンデンサ143を有してい
るが、コンデンサ143を設けない構成にしても良い。
Although the capacitor 143 is provided in FIG. 4, a configuration without the capacitor 143 may be adopted.

【0049】スイッチング用TFT140のゲート電極
はゲート信号線Gに接続されている。そしてスイッチン
グ用TFT140のソース領域とドレイン領域は、一方
がソース信号線Sに、もう一方が電流制御用TFT14
1のゲート電極に接続されている。
The gate electrode of the switching TFT 140 is connected to the gate signal line G. One of the source region and the drain region of the switching TFT 140 is connected to the source signal line S, and the other is connected to the current control TFT 14.
1 gate electrode.

【0050】電流制御用TFT141のソース領域とド
レイン領域は、一方が電源供給線Vに、もう一方が表示
用発光素子142に接続されている。コンデンサ143
は電流制御用TFT141のゲート電極と電源供給線V
とに接続して設けられている。
One of a source region and a drain region of the current controlling TFT 141 is connected to the power supply line V, and the other is connected to the display light emitting element 142. Capacitor 143
Is the gate electrode of the current control TFT 141 and the power supply line V
And is connected to

【0051】次に本実施の形態の発光装置の駆動方法に
ついて説明する。
Next, a method for driving the light emitting device of this embodiment will be described.

【0052】図1を参照する。ソース信号線駆動回路1
02において、シフトレジスタ102aにクロック信号
(CLK)およびスタートパルス(SP)が入力され
る。シフトレジスタ102aは、これらのクロック信号
(CLK)およびスタートパルス(SP)に基づきタイ
ミング信号を順に発生させ、後段の回路へタイミング信
号を順次供給する。
Referring to FIG. Source signal line drive circuit 1
At 02, a clock signal (CLK) and a start pulse (SP) are input to the shift register 102a. The shift register 102a sequentially generates a timing signal based on the clock signal (CLK) and the start pulse (SP), and sequentially supplies the timing signal to a subsequent circuit.

【0053】なおシフトレジスタ102aからのタイミ
ング信号を、バッファ等(図示せず)によって緩衝増幅
し、後段の回路へ緩衝増幅したタイミング信号を順次供
給しても良い。タイミング信号が供給される配線には、
多くの回路あるいは素子が接続されているために負荷容
量(寄生容量)が大きい。この負荷容量が大きいために
生ずるタイミング信号の立ち上がりまたは立ち下がり
の”鈍り”を防ぐために、このバッファが設けられる。
The timing signal from the shift register 102a may be buffered and amplified by a buffer or the like (not shown), and the buffered timing signal may be sequentially supplied to a subsequent circuit. The wiring to which the timing signal is supplied
Since many circuits or elements are connected, the load capacitance (parasitic capacitance) is large. This buffer is provided to prevent "dulling" of the rise or fall of the timing signal caused by the large load capacitance.

【0054】シフトレジスタ102aからのタイミング
信号は、ラッチ(A)102bに供給される。ラッチ
(A)102bは、nビットデジタルビデオ信号(n bi
t digital video signals)を処理する複数のステージ
のラッチを有している。ラッチ(A)102bは、前記
タイミング信号が入力されると同時に、画像情報を有す
るnビットのデジタルのビデオ信号(デジタルビデオ信
号)を順次書き込み、保持する。
The timing signal from the shift register 102a is supplied to a latch (A) 102b. The latch (A) 102b outputs an n-bit digital video signal (n bi
t digital video signals). The latch (A) 102b sequentially writes and holds an n-bit digital video signal (digital video signal) having image information at the same time as the timing signal is input.

【0055】なお、ラッチ(A)102bにデジタルビ
デオ信号を取り込む際に、ラッチ(A)102bが有す
る複数のステージのラッチに、順にデジタルビデオ信号
を入力しても良い。しかし本発明はこの構成に限定され
ない。ラッチ(A)102bが有する複数のステージの
ラッチをいくつかのグループに分け、各グループごとに
並行して同時にデジタルビデオ信号を入力する、いわゆ
る分割駆動を行っても良い。なおこのときのグループの
数を分割数と呼ぶ。例えば4つのステージごとにラッチ
をグループに分けた場合、4分割で分割駆動すると言
う。
When a digital video signal is taken into the latch (A) 102b, the digital video signal may be sequentially input to a plurality of stages of latches of the latch (A) 102b. However, the present invention is not limited to this configuration. The latches of the plurality of stages included in the latch (A) 102b may be divided into several groups, and a so-called divided drive in which digital video signals are input simultaneously in parallel for each group may be performed. The number of groups at this time is called a division number. For example, when the latch is divided into groups for every four stages, it is referred to as divided drive in four divisions.

【0056】ラッチ(A)102bの全てのステージの
ラッチにデジタルビデオ信号の書き込みが一通り終了す
るまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ
(A)102b中で一番左側のステージのラッチにデジ
タルビデオ信号の書き込みが開始される時点から、一番
右側のステージのラッチにデジタルビデオ信号の書き込
みが終了する時点までの時間間隔がライン期間である。
実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。
The time until the writing of the digital video signal to the latches of all the stages of the latch (A) 102b is completed is called a line period. That is, a time interval from the time when the writing of the digital video signal to the latch of the leftmost stage in the latch (A) 102b starts to the time when the writing of the digital video signal to the latch of the rightmost stage ends. Is a line period.
Actually, the line period may include a period obtained by adding the horizontal retrace period to the line period.

【0057】1ライン期間が終了すると、ラッチ(B)
102cにラッチシグナル(LatchSignal)が供給され
る。この瞬間、ラッチ(A)102bに書き込まれ保持
されているデジタルビデオ信号は、ラッチ(B)102
cに一斉に送出され、ラッチ(B)102cの全ステー
ジのラッチに書き込まれ、保持される。
When one line period ends, the latch (B)
A latch signal (LatchSignal) is supplied to 102c. At this moment, the digital video signal written and held in the latch (A) 102b is
c, and is written to and held by the latches of all the stages of the latch (B) 102c.

【0058】デジタルビデオ信号をラッチ(B)102
cに送出し終えたラッチ(A)102bは、シフトレジ
スタ102aからのタイミング信号に基づき、再びデジ
タルビデオ信号の書き込みを順次行う。
The digital video signal is latched (B) 102
The latch (A) 102b, which has finished sending the digital video signal to c, sequentially writes digital video signals again based on the timing signal from the shift register 102a.

【0059】この2順目の1ライン期間中には、ラッチ
(B)102bに書き込まれ、保持されているデジタル
ビデオ信号がソース信号線に入力される。
During the second one line period, the digital video signal written and held in the latch (B) 102b is input to the source signal line.

【0060】一方、ゲート信号線駆動回路103は、そ
れぞれシフトレジスタ、バッファ(いずれも図示せず)
を有している。また場合によっては、ゲート信号線駆動
回路103が、シフトレジスタ、バッファの他にレベル
シフトを有していても良い。
On the other hand, the gate signal line drive circuit 103 includes a shift register and a buffer (both not shown).
have. In some cases, the gate signal line driver circuit 103 may have a level shift in addition to the shift register and the buffer.

【0061】ゲート信号線駆動回路103において、シ
フトレジスタ(図示せず)からのタイミング信号がバッ
ファ(図示せず)に供給され、対応するゲート信号線
(走査線とも呼ぶ)に供給される。ゲート信号線には、
1ライン分のスイッチング用TFTのゲート電極が接続
されており、1ライン分全てのスイッチング用TFTを
同時にONにしなくてはならないので、バッファは大き
な電流を流すことが可能なものが用いられる。
In the gate signal line driving circuit 103, a timing signal from a shift register (not shown) is supplied to a buffer (not shown) and supplied to a corresponding gate signal line (also referred to as a scanning line). For the gate signal line,
Since the gate electrodes of the switching TFTs for one line are connected, and all the switching TFTs for one line must be turned on at the same time, a buffer capable of flowing a large current is used.

【0062】なおソース信号線駆動回路102とゲート
信号線駆動回路103の数、構成及びその駆動方法は、
本実施の形態で示した構成に限定されない。
The number, configuration and driving method of the source signal line driving circuit 102 and the gate signal line driving circuit 103 are as follows.
The configuration is not limited to the configuration described in this embodiment.

【0063】図5に、本発明の発光装置を、デジタル方
式で駆動させて表示を行った場合のタイミングチャート
を示す。
FIG. 5 is a timing chart in the case where the light emitting device of the present invention is driven by a digital method to perform display.

【0064】まず、1フレーム期間(F)をn個のサブ
フレーム期間(SF1〜SFn)に分割する。なお、画
素部の全ての画素が1つの画像を表示する期間を1フレ
ーム期間(F)と呼ぶ。
First, one frame period (F) is divided into n sub-frame periods (SF1 to SFn). Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period (F).

【0065】発光装置は1秒間に60以上のフレーム期
間を設けることが好ましい。1秒間に表示される画像の
数を60以上にすることで、視覚的にフリッカ等の画像
のちらつきを抑えることが可能になる。
It is preferable that the light emitting device provide 60 or more frame periods per second. By setting the number of images displayed per second to 60 or more, it becomes possible to visually suppress flickering of images such as flicker.

【0066】なお、1フレーム期間をさらに複数に分割
した期間をサブフレーム期間(SF)と呼ぶ。階調数が
多くなるにつれて1フレーム期間におけるサブフレーム
期間の数も増える。
A period obtained by further dividing one frame period is called a sub-frame period (SF). As the number of gradations increases, the number of subframe periods in one frame period also increases.

【0067】サブフレーム期間はアドレス期間(Ta)
とサステイン期間(Ts)とに分けられる。アドレス期
間とは、1サブフレーム期間中、全ての画素にデジタル
ビデオ信号を入力する期間である。サステイン期間(点
灯期間とも呼ぶ)とは、アドレス期間において画素に入
力されたデジタルビデオ信号によって、発光素子を発光
又は非発光の状態にし、表示を行う期間を示している。
The sub-frame period is the address period (Ta)
And a sustain period (Ts). The address period is a period during which a digital video signal is input to all pixels during one subframe period. The sustain period (also referred to as a lighting period) is a period in which a light-emitting element is turned on or off by a digital video signal input to a pixel in an address period, and display is performed.

【0068】SF1〜SFnが有するアドレス期間(T
a)をそれぞれTa1〜Tanとする。SF1〜SFn
が有するサステイン期間(Ts)をそれぞれTs1〜T
snとする。
The address period (T) of SF1 to SFn
a) is Ta1 to Tan, respectively. SF1-SFn
Respectively have the sustain periods (Ts) of Ts1 to Ts
sn.

【0069】電源供給線(V1〜Vx)の電位は所定の
電位(電源電位)に保たれている。
The potential of the power supply lines (V1 to Vx) is maintained at a predetermined potential (power supply potential).

【0070】まずアドレス期間Taにおいて、表示用発
光素子142及びセンサ用発光素子132の対向電極の
電位は、電源電位と同じ高さに保たれている。
First, in the address period Ta, the potentials of the opposite electrodes of the display light emitting element 142 and the sensor light emitting element 132 are kept at the same level as the power supply potential.

【0071】そしてゲート信号線G1にゲート信号が入
力され、表示用画素105が有するスイッチング用TF
T140及びセンサ用画素104が有するスイッチング
用TFT130のうち、ゲート信号線G1に接続されて
いる全てのスイッチング用TFTがON(オン)の状態
になる。なお本明細書において、TFTがオンの状態に
なることを、TFTが駆動すると呼ぶ。
Then, a gate signal is input to the gate signal line G 1, and the switching TF of the display pixel 105 is provided.
Of the switching TFTs 130 included in the T140 and the sensor pixel 104, all the switching TFTs connected to the gate signal line G1 are turned on. Note that in this specification, turning on a TFT is referred to as driving the TFT.

【0072】そしてゲート信号線G1に接続されている
全てのスイッチング用TFTがONになった状態で、ソ
ース信号線駆動回路102からソース信号線(S1〜S
x)にデジタルビデオ信号が入力される。デジタルビデ
オ信号は「0」または「1」の情報を有しており、
「0」と「1」のデジタルビデオ信号は、一方がHi
(High)、一方がLo(Low)の電圧を有する信
号である。
In a state where all the switching TFTs connected to the gate signal line G1 are turned on, the source signal line driving circuit 102 sends the source signal lines (S1 to S1).
A digital video signal is input to x). The digital video signal has information of “0” or “1”,
One of the digital video signals “0” and “1” is Hi
(High), one of which is a signal having a voltage of Lo (Low).

【0073】そしてソース信号線(S1〜Sx)に入力
されたデジタルビデオ信号は、ONの状態のスイッチン
グ用TFTを介して、該スイッチング用TFTのソース
領域又はドレイン領域に接続された電流制御用TFTの
ゲート電極に入力される。
The digital video signal input to the source signal lines (S1 to Sx) is supplied to the current control TFT connected to the source or drain region of the switching TFT via the switching TFT in the ON state. Is input to the gate electrode.

【0074】次にゲート信号線G2にゲート信号が入力
される。ゲート信号線G2に接続されているスイッチン
グ用TFT1501全てがONの状態になる。そして表
示用画素105が有するスイッチング用TFT140及
びセンサ用画素104が有するスイッチング用TFT1
30のうち、ゲート信号線G2に接続されている全ての
スイッチング用TFTをONの状態にする。
Next, a gate signal is input to gate signal line G2. All the switching TFTs 1501 connected to the gate signal line G2 are turned on. The switching TFT 140 of the display pixel 105 and the switching TFT 1 of the sensor pixel 104
Out of 30, all the switching TFTs connected to the gate signal line G2 are turned on.

【0075】そしてゲート信号線G2に接続されている
全てのスイッチング用TFTがONにされた状態で、ソ
ース信号線駆動回路102からソース信号線(S1〜S
x)にデジタルビデオ信号が入力される。ソース信号線
(S1〜Sx)に入力されたデジタルビデオ信号は、O
Nの状態のスイッチング用TFTを介して、該スイッチ
ング用TFTのソース領域又はドレイン領域に接続され
た電流制御用TFTのゲート電極に入力される。
In a state where all the switching TFTs connected to the gate signal line G2 are turned on, the source signal line driving circuit 102 sends the source signal lines (S1 to S1).
A digital video signal is input to x). The digital video signal input to the source signal lines (S1 to Sx)
Through the switching TFT in the N state, the current is input to the gate electrode of the current control TFT connected to the source region or the drain region of the switching TFT.

【0076】上述した動作をゲート信号線Gyまで繰り
返し、全ての表示用画素105及びセンサ用画素104
にデジタルビデオ信号が入力される。全ての表示用画素
105及びセンサ用画素104にデジタルビデオ信号が
入力されるまでの期間がアドレス期間である。なおn個
のサブフレーム期間がそれぞれ有するアドレス期間(T
a1〜Tan)の長さは全て同じである。
The above operation is repeated up to the gate signal line Gy, and all the display pixels 105 and the sensor pixels 104
Is input with a digital video signal. A period until a digital video signal is input to all the display pixels 105 and the sensor pixels 104 is an address period. Note that the address period (T
a1 to Tan) have the same length.

【0077】アドレス期間Taが終了すると同時にサス
テイン期間となる。サステイン期間において、全ての発
光素子の対向電極の電位は、電源電位が画素電極に与え
られたときに発光素子が発光する程度に、電源電位との
間に電位差を有する高さになる。
At the end of the address period Ta, the sustain period starts. In the sustain period, the potentials of the counter electrodes of all the light emitting elements have a potential difference from the power supply potential to such an extent that the light emitting elements emit light when the power supply potential is applied to the pixel electrodes.

【0078】そしてサステイン期間において、表示用画
素105及びセンサ用画素104が有する全てのスイッ
チング用TFTは、オフの状態となる。そして表示用画
素105及びセンサ用画素104に入力されたデジタル
ビデオ信号が、各画素が有する電流制御用TFTのゲー
ト電極に入力される。
In the sustain period, all the switching TFTs of the display pixel 105 and the sensor pixel 104 are turned off. Then, the digital video signal input to the display pixel 105 and the sensor pixel 104 is input to the gate electrode of the current control TFT of each pixel.

【0079】本実施の形態では、デジタルビデオ信号が
「0」の情報を有していた場合、電流制御用TFTはオ
フの状態になる。よって発光素子の画素電極は対向電極
の電位に保たれたままである。その結果、「0」の情報
を有するデジタルビデオ信号が入力された画素におい
て、発光素子は発光しない。
In this embodiment, when the digital video signal has information of “0”, the current controlling TFT is turned off. Therefore, the pixel electrode of the light emitting element is kept at the potential of the counter electrode. As a result, the light emitting element does not emit light in the pixel to which the digital video signal having the information “0” is input.

【0080】逆に本実施の形態では、「1」の情報を有
していた場合、電流制御用TFTはオンの状態になる。
よって電源電位が発光素子の画素電極に与えられる。そ
の結果、「1」の情報を有するデジタルビデオ信号が入
力された画素が有する発光素子は発光する。
Conversely, in the present embodiment, when the information has the information “1”, the current controlling TFT is turned on.
Therefore, a power supply potential is applied to the pixel electrode of the light emitting element. As a result, the light emitting element included in the pixel to which the digital video signal having the information of “1” is input emits light.

【0081】このように、画素に入力されるデジタルビ
デオ信号の有する情報によって、発光素子が発光または
非発光の状態になり、画素は表示を行う。
As described above, the light emitting element is turned on or off by the information of the digital video signal input to the pixel, and the pixel performs display.

【0082】サステイン期間が終了すると同時に、1つ
のサブフレーム期間が終了する。そして次のサブフレー
ム期間が出現し、再びアドレス期間に入り、全画素にデ
ジタルビデオ信号を入力したら、再びサステイン期間に
入る。なお、サブフレーム期間の出現する順序は任意で
ある。
At the same time as the end of the sustain period, one subframe period ends. Then, the next sub-frame period appears, the address period starts again, and the digital video signal is input to all the pixels. Then, the sustain period starts again. The order in which the sub-frame periods appear is arbitrary.

【0083】以下、残りのサブフレーム期間においても
同様の動作を繰り返し、表示を行う。n個のサブフレー
ム期間が終了したら、1フレーム期間が終了する。
Thereafter, the same operation is repeated in the remaining sub-frame periods to perform display. When the n sub-frame periods end, one frame period ends.

【0084】また本発明において、n個のサステイン期
間Ts1、…、Tsnの長さの比は、Ts1:Ts2:
Ts3:…:Ts(n−1):Tsn=20:2-1:2
-2:…:2-(n-2):2-(n-1)で表される。
In the present invention, the ratio of the lengths of the n sustain periods Ts1,..., Tsn is Ts1: Ts2:
Ts3: ...: Ts (n-1): Tsn = 2 0 : 2 -1 : 2
-2 : ...: 2- (n-2) : It is expressed by 2- (n-1) .

【0085】各画素の階調は、1フレーム期間において
どのサブフレーム期間を選択して発光させるかによって
決まる。例えば、n=8のとき、全部のサステイン期間
で発光した場合の画素の輝度を100%とすると、Ts
1とTs2において画素が発光した場合には75%の輝
度が表現でき、Ts3とTs5とTs8を選択した場合
には16%の輝度が表現できる。
The gradation of each pixel is determined by which sub-frame period is selected to emit light in one frame period. For example, if n = 8, and the luminance of a pixel when light is emitted during the entire sustain period is 100%, Ts
When the pixel emits light at 1 and Ts2, 75% luminance can be expressed, and when Ts3, Ts5, and Ts8 are selected, 16% luminance can be expressed.

【0086】なお本実施の形態では、アドレス期間にお
いて対向電極の電位を電源電位と同じ電位に保っていた
ため、発光素子は発光しなかった。しかし本発明はこの
構成に限定されない。画素電極に電源電位が与えられた
ときに発光素子が発光する程度の電位差を、対向電位と
電源電位との間に常に設け、アドレス期間においても表
示期間と同様に表示を行うようにしても良い。ただしこ
の場合、サブフレーム期間全体が実際に表示を行う期間
となるので、サブフレーム期間の長さを、SF1:SF
2:SF3:…:SF(n−1):SFn=20
-1:2-2:…:2- (n-2):2-(n-1)となるように設定
する。上記構成により、アドレス期間を発光させない駆
動方法に比べて、高い輝度の画像が得られる。
In the present embodiment, the light emitting element did not emit light because the potential of the counter electrode was kept at the same potential as the power supply potential during the address period. However, the present invention is not limited to this configuration. A potential difference such that the light emitting element emits light when the power supply potential is applied to the pixel electrode is always provided between the counter potential and the power supply potential, and display may be performed in the address period in the same manner as in the display period. . However, in this case, the entire subframe period is a period in which display is actually performed.
2: SF3: ...: SF (n-1): SFn = 2 0 :
2 -1: 2 -2: ...: 2 - (n-2): 2 - and set to be (n-1). According to the above configuration, an image with higher luminance can be obtained as compared with a driving method in which light emission is not performed in the address period.

【0087】上述したように、表示用発光素子が発光又
は非発光状態になることで画像が表示部に表示されるの
と同時に、センサ用発光素子も表示用発光素子と同じく
発光又は非発光状態になる。
As described above, when the display light emitting element is in the light emitting or non-light emitting state, an image is displayed on the display unit, and at the same time, the sensor light emitting element is in the light emitting or non-light emitting state like the display light emitting element. become.

【0088】次にセンサ部106において、受光ダイオ
ード136がセンサ用発光素子132の輝度を検知する
仕組みについて説明する。
Next, the mechanism in which the light receiving diode 136 detects the luminance of the sensor light emitting element 132 in the sensor section 106 will be described.

【0089】センサ用画素104が有するリセット用T
FT134とバッファ用TFT135は、どちらか一方
がnチャネル型TFTで、残りの一方がpチャネル型T
FTであることが望ましい。
The reset T of the sensor pixel 104
One of the FT134 and the buffer TFT 135 is an n-channel TFT, and the other is a p-channel TFT.
Preferably, it is FT.

【0090】まずリセット信号線RLに入力されたリセ
ット信号によって、リセット用TFT134がオンの状
態になる。よってセンサ用電源線VBの基準電位がバッ
ファ用TFT135のゲート電極に与えられる。そして
バッファ用TFT135のソース領域はセンサ出力配線
FLを介して定電流電源に接続されており、バッファ用
TFT135のソース領域とゲート電極の電位差VGS
常に一定である。よってバッファ用TFT135のソー
ス領域は、基準電位からVGSを差し引いた電位に保たれ
る。なお本明細書では、リセット用TFT134がオン
の状態である期間をリセット期間と呼ぶ。
First, the reset TFT 134 is turned on by the reset signal input to the reset signal line RL. Therefore, the reference potential of the sensor power supply line VB is applied to the gate electrode of the buffer TFT 135. The source region of the buffer TFT 135 is connected to a constant current power supply via the sensor output wiring FL, and the potential difference V GS between the source region of the buffer TFT 135 and the gate electrode is always constant. Therefore, the source region of the buffer TFT 135 is maintained at a potential obtained by subtracting V GS from the reference potential. Note that in this specification, a period in which the reset TFT 134 is in an ON state is referred to as a reset period.

【0091】次にリセット信号線RLに入力されたリセ
ット信号の電位が変化して、リセット用TFT134が
オフの状態になる。よってセンサ用電源線VBの基準電
位は、バッファ用TFT135のゲート電極に与えられ
ない。なお、リセット用TFT134がオフの状態にあ
る期間を、本明細書ではサンプル期間と呼ぶ。
Next, the potential of the reset signal input to the reset signal line RL changes, and the reset TFT 134 is turned off. Therefore, the reference potential of the sensor power supply line VB is not applied to the gate electrode of the buffer TFT 135. Note that a period during which the reset TFT 134 is off is referred to as a sample period in this specification.

【0092】デジタル方式で駆動する発光装置の場合、
サンプル期間はアドレス期間Taよりも長く、なおかつ
発光素子132が発光しているサステイン期間Tsと重
なっている。
In the case of a light emitting device driven by a digital method,
The sample period is longer than the address period Ta, and overlaps with the sustain period Ts during which the light emitting element 132 emits light.

【0093】受光ダイオード136にセンサ用発光素子
132の光が照射されることで、受光ダイオード136
に電流が流れる。そのため、リセット期間において一定
だったバッファ用TFT135のゲート電極の電位は、
サンプル期間において変化し、その電位の変化の大きさ
は受光ダイオード136に流れる電流の大きさによって
変わる。
When the light of the light emitting element for sensor 132 is irradiated to the light receiving diode 136, the light receiving diode 136 is irradiated.
Current flows through Therefore, the potential of the gate electrode of the buffer TFT 135 that was constant during the reset period is:
The potential changes during the sample period, and the magnitude of the change in potential varies depending on the magnitude of the current flowing through the light receiving diode 136.

【0094】受光ダイオード136に流れる電流は、受
光ダイオード136に照射される光の強さに比例する。
つまりセンサ用発光素子132の輝度が高いときと低い
ときとでは、輝度の高いときの方が、受光ダイオード1
36により大きな電流が流れることになる。よって、セ
ンサ用発光素子132の輝度が高いときの方が、輝度の
低いときに比べて、バッファ用TFT135のゲート電
極の電位は大きく変化する。
The current flowing through the light receiving diode 136 is proportional to the intensity of light applied to the light receiving diode 136.
In other words, when the luminance of the sensor light emitting element 132 is high and when it is low, the higher the luminance,
A larger current will flow through 36. Therefore, the potential of the gate electrode of the buffer TFT 135 changes significantly when the luminance of the sensor light emitting element 132 is high compared to when the luminance is low.

【0095】バッファ用TFT135のソース領域とゲ
ート電極の電位差VGSは常に一定であるので、バッファ
用TFT135のソース領域は、バッファ用TFT13
5のゲート電極の電位からVGSを差し引いた電位に保た
れる。そのためバッファ用TFT135のゲート電極の
電位が変化すると、それに伴ってバッファ用TFT13
5のソース領域の電位も変化する。
Since the potential difference V GS between the source region and the gate electrode of the buffer TFT 135 is always constant, the source region of the buffer TFT 135 is
5 is maintained at a potential obtained by subtracting V GS from the potential of the gate electrode. Therefore, when the potential of the gate electrode of the buffer TFT 135 changes, the buffer TFT 13
The potential of the source region 5 also changes.

【0096】バッファ用TFT135のソース領域の電
位はセンサ出力配線FLに与えられ、センサ出力信号と
して補正回路に入力される。
The potential of the source region of the buffer TFT 135 is applied to the sensor output line FL, and is input to the correction circuit as a sensor output signal.

【0097】図6に補正回路201のブロック図を示
す。補正回路201は表示部101又はセンサ部106
と同じ基板上に設けられていても良く、またICチップ
上に設けてFPC等によりセンサ部106と接続しても
良い。
FIG. 6 is a block diagram of the correction circuit 201. The correction circuit 201 includes the display unit 101 or the sensor unit 106
May be provided on the same substrate as the above, or may be provided on an IC chip and connected to the sensor unit 106 by FPC or the like.

【0098】補正回路201はA/D変換回路202、
演算回路203、補正メモリ204、D/A変換回路2
05を有している。なお、図6には補正メモリ204が
演算回路203の一部である場合の構成を示したが、補
正メモリ204が演算回路203と別個に設けられてい
ても良い。
The correction circuit 201 includes an A / D conversion circuit 202,
Operation circuit 203, correction memory 204, D / A conversion circuit 2
05. Although FIG. 6 shows a configuration in which the correction memory 204 is a part of the arithmetic circuit 203, the correction memory 204 may be provided separately from the arithmetic circuit 203.

【0099】センサ出力配線FLからセンサ出力信号が
A/D変換回路202に入力され、デジタルのセンサ出
力信号に変換されて出力される。A/D変換回路202
から出力されたデジタルのセンサ出力信号は、演算回路
203に入力される。
A sensor output signal is input from the sensor output wiring FL to the A / D conversion circuit 202, converted into a digital sensor output signal, and output. A / D conversion circuit 202
Is output to the arithmetic circuit 203.

【0100】補正メモリ204には、センサ用発光素子
132が理想の輝度を有しているときに、演算回路20
3に入力されるデジタルのセンサ出力信号のデータ(補
正基準データ)が記憶されている。
When the sensor light emitting element 132 has the ideal luminance, the arithmetic circuit 20
Data (correction reference data) of a digital sensor output signal input to 3 is stored.

【0101】演算回路203は、実際に演算回路203
に入力されたデジタルのセンサ出力信号と、補正メモリ
204に記憶されている補正基準データとを比較する。
そして比較した実際のセンサ出力信号と補正基準データ
との差から、表示用発光素子142及びセンサ用発光素
子132が理想の輝度を得るために必要な電源供給線V
の電位(電源電位)の高さを算出する。そして、演算回
路203は、その電源電位の高さの情報を有するデジタ
ルの補正信号をD/A変換回路205に入力する。
The arithmetic circuit 203 is actually
Is compared with the correction reference data stored in the correction memory 204.
Then, based on the difference between the actual sensor output signal and the correction reference data, the power supply line V necessary for the display light emitting element 142 and the sensor light emitting element 132 to obtain ideal luminance is obtained.
Of the potential (power supply potential) is calculated. Then, the arithmetic circuit 203 inputs a digital correction signal having information on the height of the power supply potential to the D / A conversion circuit 205.

【0102】D/A変換回路205に入力されたデジタ
ルの補正信号は、アナログに変換され、発光素子用電源
206に入力される。発光素子用電源206は、入力さ
れたアナログの補正信号によって定められた高さの電源
電位を、電源供給線(V1〜Vx)に与える。発光素子
の輝度が低下した場合には、それを補うように電源供給
線の電源電位を調整し、輝度を向上させるように補正が
働く。
The digital correction signal input to the D / A conversion circuit 205 is converted into an analog signal, and is input to the light emitting element power supply 206. The light-emitting element power supply 206 supplies a power supply potential of a height determined by the input analog correction signal to the power supply lines (V1 to Vx). When the luminance of the light emitting element is reduced, the power supply potential of the power supply line is adjusted to compensate for the decrease, and correction is performed to improve the luminance.

【0103】なおRGBに対応する3種類の発光素子を
用いた発光装置の場合、補正回路201及び発光素子用
電源206は補正したい色ごとに設ける必要がある。つ
まりRGBそれぞれの色について補正を行う場合、補正
回路201及び発光素子用電源206はそれぞれ3つづ
つ必要となる。
In the case of a light emitting device using three kinds of light emitting elements corresponding to RGB, it is necessary to provide the correction circuit 201 and the light emitting element power supply 206 for each color to be corrected. That is, when performing correction for each of the RGB colors, three correction circuits 201 and three light emitting element power supplies 206 are required.

【0104】また、発光の色が白色、青色、青緑色等の
単色である発光素子を用いた発光装置の場合、補正回路
201及び発光素子用電源206は1つづつ設けても良
いし、補正したい色ごとに設けても良い。有機化合物層
は、有機化合物層に照射する光の波長によっても劣化の
速度が異なる。そのため、白色発光の発光素子とカラー
フィルターとを用いた発光装置の場合、補正したい色ご
とに補正回路201及び発光素子用電源206を設ける
ことで、より正確に各色に対応する発光素子の輝度を補
正することができ、より鮮明で、なおかつ所望の色の画
像を表示することができる。
In the case of a light-emitting device using light-emitting elements that emit light of a single color such as white, blue, or blue-green, the correction circuit 201 and the light-emitting element power supply 206 may be provided one by one. It may be provided for each desired color. The rate of deterioration of the organic compound layer also differs depending on the wavelength of light applied to the organic compound layer. Therefore, in the case of a light-emitting device using a white light-emitting light-emitting element and a color filter, by providing the correction circuit 201 and the light-emitting element power supply 206 for each color to be corrected, the luminance of the light-emitting element corresponding to each color can be more accurately determined. The image can be corrected, and a clearer and desired color image can be displayed.

【0105】本発明は上記構成によって、発光装置にお
いて有機化合物層が劣化しても、表示用発光素子142
及びセンサ用発光素子132が理想の輝度を有すること
ができ、鮮明でなおかつ所望のカラー表示を行うことが
可能になる。
According to the present invention, the display light-emitting element 142 can be provided even if the organic compound layer is deteriorated in the light-emitting device.
In addition, the sensor light emitting element 132 can have an ideal luminance, and a clear and desired color display can be performed.

【0106】なお本実施の形態では、センサ部はRGB
それぞれの色に対応したセンサ用画素を1つづつ有して
いたが、本発明はこれに限定されない。各色に対応した
センサ用画素は複数存在していても良い。
In this embodiment, the sensor unit is RGB.
Although one sensor pixel corresponding to each color is provided, the present invention is not limited to this. A plurality of sensor pixels corresponding to each color may exist.

【0107】[0107]

【実施例】以下に、本発明の実施例について説明する。Embodiments of the present invention will be described below.

【0108】(実施例1)本実施例では、アナログ方式
で駆動する本発明の発光装置について、図7〜図9を用
いて説明する。
Embodiment 1 In this embodiment, a light emitting device of the present invention driven by an analog method will be described with reference to FIGS.

【0109】図7に、本発明の半導体表示装置の一部で
ある発光装置の上面図を示す。本実施例では、カラー表
示の発光装置について説明するが、本発明の発光装置は
カラー表示だけではなく、モノクロ表示を行うことも可
能である。
FIG. 7 is a top view of a light emitting device which is a part of the semiconductor display device of the present invention. In this embodiment, a light emitting device for color display will be described. However, the light emitting device of the present invention can perform not only color display but also monochrome display.

【0110】表示部301、ソース信号線駆動回路30
2、ゲート信号線駆動回路303、センサ部306が図
7に示すように設けられている。ソース信号線駆動回路
302はシフトレジスタ302a、レベルシフト302
b、サンプリング回路302cを有している。
Display section 301, source signal line drive circuit 30
2. A gate signal line driving circuit 303 and a sensor unit 306 are provided as shown in FIG. The source signal line driving circuit 302 includes a shift register 302a and a level shift 302
b, a sampling circuit 302c.

【0111】センサ部306は、RGBにそれぞれ対応
したセンサ用画素304(Rセンサ用画素304a、G
センサ用画素304b、Bセンサ用画素304c)を有
している。なお本実施例では、RGBに対応した三種類
の発光素子を用いたカラー化表示方式の発光装置につい
て示しているが、本実施例はこれに限定されない。白色
発光の発光素子を用いたカラー化表示方式を用いること
も可能である。また本実施例では、センサ部306がR
GBにそれぞれ対応した3つのセンサ用画素を有してい
るが、本発明はこれに限定されない。RGBのうち、1
つ又は2つの色に対応するセンサ用画素のみを設けるよ
うにしても良い。
The sensor section 306 includes a sensor pixel 304 (R sensor pixel 304a, G
Sensor pixel 304b and B sensor pixel 304c). Note that in this embodiment, a light-emitting device of a color display method using three types of light-emitting elements corresponding to RGB is described; however, this embodiment is not limited to this. A color display method using a white light-emitting element can also be used. In the present embodiment, the sensor unit 306
It has three sensor pixels respectively corresponding to GB, but the present invention is not limited to this. 1 of RGB
Only the sensor pixels corresponding to one or two colors may be provided.

【0112】表示部301及びセンサ部306の詳しい
構成は、デジタル方式で駆動する場合と同じなので図2
を参照する。なお、図7の表示部301、センサ部30
6、Rセンサ用画素304a、Gセンサ用画素304
b、Bセンサ用画素304cは、それぞれ図2の表示部
101、センサ部106、Rセンサ用画素104a、G
センサ用画素104b、Bセンサ用画素104cに相当
する。
Since the detailed configurations of the display unit 301 and the sensor unit 306 are the same as those in the case of driving in a digital system, FIG.
See The display unit 301 and the sensor unit 30 shown in FIG.
6. R sensor pixel 304a, G sensor pixel 304
The b and B sensor pixels 304c are the display unit 101, the sensor unit 106, the R sensor pixel 104a,
This corresponds to the sensor pixel 104b and the B sensor pixel 104c.

【0113】なお本実施例では、センサ部と表示部とを
同じ基板上に設けているが、本発明はこれに限定されな
い。センサ部と表示部を異なる基板上に設け、FPC等
で接続する構成にしても良い。
In this embodiment, the sensor section and the display section are provided on the same substrate, but the present invention is not limited to this. The sensor unit and the display unit may be provided on different substrates and connected by an FPC or the like.

【0114】表示部301は複数の表示用画素を有して
いる。なお本実施例の表示用画素は、図2で示すところ
の表示用画素105に相当する。表示用画素は、ソース
信号線(S1〜Sx)のいずれか1つと、電源供給線
(V1〜Vx)のいずれか1つと、ゲート信号線(G1
〜Gy)のいずれか1つとを有している。そして表示用
画素は、Rの表示を行う表示用画素と、Gの表示を行う
表示用画素と、Bの表示を行う表示用画素とがある。
The display section 301 has a plurality of display pixels. Note that the display pixel of this embodiment corresponds to the display pixel 105 shown in FIG. The display pixel includes one of the source signal lines (S1 to Sx), one of the power supply lines (V1 to Vx), and the gate signal line (G1).
To Gy). The display pixels include a display pixel for displaying R, a display pixel for displaying G, and a display pixel for displaying B.

【0115】Rの表示を行う任意に選ばれた表示用画素
(p、q)は、ソース信号線Sp(pは1〜xの任意の
数)、電源供給線Vp、ゲート信号線Gq(qは1〜y
の任意の数)を含んでいる。そしてRセンサ用画素30
4aは、表示用画素(p、q)と同じく、ソース信号線
Sp、電源供給線Vp、ゲート信号線Gqを含んでい
る。
The display pixels (p, q) arbitrarily selected for displaying R include a source signal line Sp (p is any number from 1 to x), a power supply line Vp, and a gate signal line Gq (q Is 1 to y
Any number). And the R sensor pixel 30
4a includes a source signal line Sp, a power supply line Vp, and a gate signal line Gq, like the display pixel (p, q).

【0116】また、Gセンサ用画素304bも同様に、
任意に選ばれたGの表示を行う表示用画素が含んでいる
のと同じソース信号線、電源供給線、ゲート信号線を含
んでいる。また、Bセンサ用画素304cも同様に、任
意に選ばれたBの表示を行う表示用画素が含んでいるの
と同じソース信号線、電源供給線、ゲート信号線を含ん
でいる。
Similarly, the G sensor pixel 304b is
It includes the same source signal line, power supply line, and gate signal line as those included in the display pixel that performs the arbitrarily selected G display. Similarly, the B sensor pixel 304c also includes the same source signal line, power supply line, and gate signal line as those included in the arbitrarily selected display pixel for displaying B.

【0117】表示用画素とセンサ用画素304の構成
は、デジタル方式で駆動する場合の図3及び図4と同じ
であるので、説明は実施の形態を参照する。
Since the structures of the display pixel and the sensor pixel 304 are the same as those shown in FIGS. 3 and 4 in the case of driving in a digital system, the description refers to the embodiment.

【0118】次に本実施例の発光装置の駆動方法につい
て説明する。
Next, a method for driving the light emitting device of this embodiment will be described.

【0119】図7を参照する。ソース信号線駆動回路3
02において、シフトレジスタ302aにクロック信号
(CLK)およびスタートパルス(SP)が入力され
る。シフトレジスタ302aは、これらのクロック信号
(CLK)およびスタートパルス(SP)に基づきタイ
ミング信号を順に発生させ、後段の回路へタイミング信
号を順次供給する。
Referring to FIG. Source signal line drive circuit 3
At 02, a clock signal (CLK) and a start pulse (SP) are input to the shift register 302a. The shift register 302a sequentially generates a timing signal based on the clock signal (CLK) and the start pulse (SP), and sequentially supplies the timing signal to a subsequent circuit.

【0120】シフトレジスタ302aからのタイミング
信号は、レベルシフト302bにおいて電圧の振幅を大
きくされ、サンプリング回路302cに入力される。そ
してタイミング信号に同期して、サンプリング回路30
2cが有するアナログスイッチによってアナログの画像
情報を有する信号(アナログビデオ信号)がサンプリン
グされ、対応するソース信号線に入力される。
The timing signal from the shift register 302a has its voltage amplitude increased in the level shift 302b and is input to the sampling circuit 302c. Then, in synchronization with the timing signal, the sampling circuit 30
A signal (analog video signal) having analog image information is sampled by an analog switch included in 2c and input to a corresponding source signal line.

【0121】なおソース信号線駆動回路302は、バッ
ファを有していても良い。タイミング信号が供給される
配線には、多くの回路あるいは素子が接続されているた
めに負荷容量(寄生容量)が大きい。この負荷容量が大
きいために生ずるタイミング信号の立ち上がりまたは立
ち下がりの”鈍り”を防ぐためには、バッファが有効で
ある。
Note that the source signal line driving circuit 302 may have a buffer. The wiring to which the timing signal is supplied has a large load capacitance (parasitic capacitance) because many circuits or elements are connected. A buffer is effective to prevent the timing signal from rising or falling due to a large load capacitance.

【0122】一方、ゲート信号線駆動回路303は、そ
れぞれシフトレジスタ、バッファ(いずれも図示せず)
を有している。また場合によっては、ゲート信号線駆動
回路303が、シフトレジスタ、バッファの他にレベル
シフトを有していても良い。
On the other hand, the gate signal line drive circuit 303 includes a shift register and a buffer (both not shown).
have. In some cases, the gate signal line driver circuit 303 may have a level shift in addition to the shift register and the buffer.

【0123】ゲート信号線駆動回路303において、シ
フトレジスタ(図示せず)からのタイミング信号がバッ
ファ(図示せず)に供給され、対応するゲート信号線
(走査線とも呼ぶ)に供給される。ゲート信号線には、
1ライン分のスイッチング用TFTのゲート電極が接続
されており、1ライン分全てのスイッチング用TFTを
同時にONにしなくてはならないので、バッファは大き
な電流を流すことが可能なものが用いられる。
In the gate signal line driving circuit 303, a timing signal from a shift register (not shown) is supplied to a buffer (not shown) and supplied to a corresponding gate signal line (also called a scanning line). For the gate signal line,
Since the gate electrodes of the switching TFTs for one line are connected and all the switching TFTs for one line must be turned on at the same time, a buffer capable of flowing a large current is used.

【0124】なおソース信号線駆動回路302とゲート
信号線駆動回路303の数、構成及びその駆動方法は、
本実施例で示した構成に限定されない。
The number, configuration, and driving method of the source signal line driving circuit 302 and the gate signal line driving circuit 303 are as follows.
The configuration is not limited to the configuration shown in this embodiment.

【0125】次に本発明の発光装置をアナログ方式で駆
動させた場合のタイミングチャートを図8に示す。1つ
のゲート信号線がゲート信号によって選択されてから、
その次に別のゲート信号線が選択されるまでの期間を1
ライン期間(L)と呼ぶ。また1つの画像が表示されて
から次の画像が表示されるまでの期間が1フレーム期間
(F)に相当する。ゲート信号線がy本ある場合、1フ
レーム期間中にy個のライン期間(L1〜Ly)が設け
られる。
Next, FIG. 8 shows a timing chart when the light emitting device of the present invention is driven in an analog system. After one gate signal line is selected by the gate signal,
Then, the period until another gate signal line is selected is set to 1
This is called a line period (L). The period from the display of one image to the display of the next image corresponds to one frame period (F). When there are y gate signal lines, y line periods (L1 to Ly) are provided in one frame period.

【0126】まず電源供給線(V1〜Vx)は所定の電
源電位に保たれている。そして対向電極の電位も所定の
電位に保たれている。対向電極の電位は、電源電位が画
素電極に与えられたとき発光素子が発光する程度に、電
源電位との間に電位差を有している。
First, the power supply lines (V1 to Vx) are maintained at a predetermined power supply potential. The potential of the counter electrode is also maintained at a predetermined potential. The potential of the counter electrode has a potential difference from the power supply potential to such an extent that the light emitting element emits light when the power supply potential is applied to the pixel electrode.

【0127】第1のライン期間(L1)においてゲート
信号線G1にはゲート信号線駆動回路303から選択信
号が入力される。そして、ソース信号線(S1〜Sx)
に順にサンプリングされたアナログビデオ信号が入力さ
れる。ゲート信号線G1に接続された全てのスイッチン
グ用TFTは選択信号によってオンの状態になるので、
ソース信号線に入力されたアナログビデオ信号は、スイ
ッチング用TFTを介して電流制御用TFTのゲート電
極に入力される。
In the first line period (L1), a selection signal is input to the gate signal line G1 from the gate signal line driving circuit 303. Then, the source signal lines (S1 to Sx)
, An analog video signal sampled in sequence is input. Since all the switching TFTs connected to the gate signal line G1 are turned on by the selection signal,
The analog video signal input to the source signal line is input to the gate electrode of the current control TFT via the switching TFT.

【0128】電流制御用TFTのチャネル形成領域を流
れる電流の量は、そのゲート電極に入力される信号の電
位の高さ(電圧)によって制御される。よって、発光素
子の画素電極の電位の高さは、電流制御用TFTのゲー
ト電極に入力されたアナログビデオ信号の電位の高さに
よって決まる。そして発光素子はアナログビデオ信号の
電位に制御されて発光する。
The amount of current flowing through the channel forming region of the current control TFT is controlled by the height (voltage) of the signal input to the gate electrode. Therefore, the height of the potential of the pixel electrode of the light emitting element is determined by the height of the potential of the analog video signal input to the gate electrode of the current controlling TFT. The light emitting element emits light under the control of the potential of the analog video signal.

【0129】上述した動作を繰り返し、にソース信号線
(S1〜Sx)へのアナログビデオ信号の入力が終了す
ると、第1のライン期間(L1)が終了する。なお、ソ
ース信号線(S1〜Sx)へのアナログビデオ信号の入
力が終了するまでの期間と水平帰線期間とを合わせて1
つのライン期間としても良い。そして次に第2のライン
期間(L2)となりゲート信号線G2に選択信号が入力
される。そして第1のライン期間(L1)と同様にソー
ス信号線(S1〜Sx)に順にアナログビデオ信号が入
力される。
When the above operation is repeated and the input of the analog video signal to the source signal lines (S1 to Sx) ends, the first line period (L1) ends. Note that the period until the input of the analog video signal to the source signal lines (S1 to Sx) is completed and the horizontal retrace period are combined into one
Two line periods may be used. Then, in the second line period (L2), a selection signal is input to the gate signal line G2. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx) as in the first line period (L1).

【0130】そして全てのゲート信号線(G1〜Gy)
に選択信号が入力されると、全てのライン期間(L1〜
Ly)が終了する。全てのライン期間(L1〜Ly)が
終了すると、1フレーム期間が終了する。1フレーム期
間中において全ての画素が表示を行い、1つの画像が形
成される。なお全てのライン期間(L1〜Ly)と垂直
帰線期間とを合わせて1フレーム期間としても良い。
Then, all the gate signal lines (G1 to Gy)
When the selection signal is input to all the line periods (L1 to L1)
Ly) ends. When all the line periods (L1 to Ly) end, one frame period ends. All the pixels display during one frame period, and one image is formed. Note that all the line periods (L1 to Ly) and the vertical flyback period may be combined into one frame period.

【0131】以上のように、ソース信号線に入力される
アナログビデオ信号の電位によって発光素子の輝度が制
御され、その輝度の制御によって階調表示がなされる。
As described above, the luminance of the light emitting element is controlled by the potential of the analog video signal input to the source signal line, and the gradation is displayed by controlling the luminance.

【0132】次に、センサ部306から出力されるセン
サ出力信号によって、表示用発光素子及びセンサ用発光
素子の輝度がどのように補正されるかについて、図9を
用いて説明する。なお、図7に示したセンサ用画素にお
いて、受光ダイオードがセンサ用発光素子の輝度を検知
し、センサ出力信号がセンサ出力配線に入力されるまで
の過程は、実施の形態で示したデジタル駆動の発光装置
の場合と同じなので、説明は省略する。
Next, how the luminance of the display light emitting element and the luminance of the sensor light emitting element are corrected by the sensor output signal output from the sensor unit 306 will be described with reference to FIG. Note that, in the sensor pixel shown in FIG. 7, the process from when the light receiving diode detects the luminance of the sensor light emitting element to when the sensor output signal is input to the sensor output wiring is performed by the digital drive shown in the embodiment. The description is omitted because it is the same as that of the light emitting device.

【0133】サンプル期間において、受光ダイオードで
検知されたセンサ用発光素子の輝度の情報を有するセン
サ出力信号は、センサ出力配線FLを介してビデオ信号
補正回路に入力される。
In the sample period, a sensor output signal having information on the luminance of the sensor light emitting element detected by the light receiving diode is input to the video signal correction circuit via the sensor output wiring FL.

【0134】図9にビデオ信号補正回路401のブロッ
ク図を示す。ビデオ信号補正回路401は表示部301
又はセンサ部306と同じ基板上に設けても良く、また
ICチップ上に設けてFPC等によりセンサ部306と
接続していても良い。
FIG. 9 is a block diagram of the video signal correction circuit 401. The video signal correction circuit 401 includes a display unit 301
Alternatively, it may be provided on the same substrate as the sensor portion 306, or may be provided on an IC chip and connected to the sensor portion 306 by FPC or the like.

【0135】ビデオ信号補正回路401はA/D変換回
路402、演算回路403、補正メモリ404、D/A
変換回路405を有している。なお、図9には補正メモ
リ404が演算回路403の一部である場合の構成を示
したが、補正メモリ404が演算回路403と別個に設
けられていても良い。
A video signal correction circuit 401 includes an A / D conversion circuit 402, an arithmetic circuit 403, a correction memory 404, and a D / A
A conversion circuit 405 is provided. Note that FIG. 9 illustrates a configuration in which the correction memory 404 is a part of the arithmetic circuit 403; however, the correction memory 404 may be provided separately from the arithmetic circuit 403.

【0136】シグナルジェネレータ406はデジタルの
画像情報を有する信号(デジタルビデオ信号)を生成
し、演算回路403に入力している。なお、シグナルジ
ェネレータ406から出力される画像情報を有する信号
(ビデオ信号)がアナログだった場合、A/D変換回路
によってデジタルのビデオ信号に変換してから、演算回
路403に入力するようにする。
The signal generator 406 generates a signal (digital video signal) having digital image information, and inputs the signal to the arithmetic circuit 403. When a signal (video signal) having image information output from the signal generator 406 is analog, the signal is converted into a digital video signal by an A / D conversion circuit and then input to the arithmetic circuit 403.

【0137】センサ出力配線FLからセンサ出力信号が
A/D変換回路402に入力され、デジタルのセンサ出
力信号に変換されて出力される。A/D変換回路402
から出力されたデジタルのセンサ出力信号は、演算回路
403に入力される。
The sensor output signal is input from the sensor output wiring FL to the A / D conversion circuit 402, converted into a digital sensor output signal, and output. A / D conversion circuit 402
Is output to the arithmetic circuit 403.

【0138】補正メモリ404には、表示用発光素子及
びセンサ用発光素子が理想の輝度を有しているときに、
演算回路403に入力されるデジタルのセンサ出力信号
のデータ(補正基準データ)が記憶されている。
In the correction memory 404, when the display light emitting element and the sensor light emitting element have ideal luminance,
Digital sensor output signal data (correction reference data) input to the arithmetic circuit 403 is stored.

【0139】演算回路403は、実際に演算回路403
に入力されたデジタルのセンサ出力信号と、補正メモリ
404に記憶されている補正基準データとを比較する。
そして比較した実際のセンサ出力信号と補正基準データ
との差をもとに、シグナルジェネレータ406から演算
回路403に入力されたデジタルビデオ信号を補正す
る。なおこの時、補正後のデジタルビデオ信号は、アナ
ログに変換された際に表示用発光素子及びセンサ用発光
素子が理想の輝度を得るために必要な電位を有している
ことが重要である。
The operation circuit 403 is actually
Is compared with the correction reference data stored in the correction memory 404.
The digital video signal input from the signal generator 406 to the arithmetic circuit 403 is corrected based on the difference between the actual sensor output signal and the correction reference data. At this time, it is important that the corrected digital video signal has a potential necessary for the display light-emitting element and the sensor light-emitting element to obtain ideal luminance when converted into analog.

【0140】なお演算回路403には、各色に対応した
センサ出力信号が入力されている。例えば本実施例の場
合、Rセンサ用画素304aと、Gセンサ用画素304
bと、Bセンサ用画素304cとからそれぞれ出力され
ている3つのセンサ出力信号が、演算回路403に入力
されている。演算回路403では、各色に対応する画素
(表示用画素及びセンサ用画素)に所望の高さの電位を
有するアナログビデオ信号がサンプリングされて入力さ
れるように、デジタルビデオ信号を補正する。
Note that a sensor output signal corresponding to each color is input to the arithmetic circuit 403. For example, in the case of this embodiment, the R sensor pixel 304a and the G sensor pixel 304a
The three sensor output signals respectively output from b and the B sensor pixel 304c are input to the arithmetic circuit 403. The arithmetic circuit 403 corrects the digital video signal so that an analog video signal having a desired potential is sampled and input to pixels (display pixels and sensor pixels) corresponding to each color.

【0141】次に演算回路403から、補正後のデジタ
ルビデオ信号がD/A変換回路405に入力する。D/
A変換回路405に入力された補正後のデジタルビデオ
信号は、アナログに変換され、アナログビデオ信号とし
てソース信号線駆動回路302のサンプリング回路30
2cに入力される。アナログビデオ信号は、表示用発光
素子及びセンサ用発光素子が理想の輝度を得るために必
要な電位を有している。
Next, the digital video signal after correction is input from the arithmetic circuit 403 to the D / A conversion circuit 405. D /
The corrected digital video signal input to the A conversion circuit 405 is converted into an analog signal, and is converted as an analog video signal into the sampling circuit 30 of the source signal line driving circuit 302.
2c. The analog video signal has a potential necessary for the display light emitting element and the sensor light emitting element to obtain ideal luminance.

【0142】本発明は上記構成によって、発光装置にお
いて有機化合物層が劣化しても、表示用発光素子及びセ
ンサ用発光素子が理想の輝度を有することができ、鮮明
で所望のカラー表示を行うことが可能になる。
According to the present invention, the light emitting device for display and the light emitting device for sensor can have an ideal luminance even when the organic compound layer is deteriorated in the light emitting device, and a clear and desired color display can be performed. Becomes possible.

【0143】なお本実施の形態では、センサ部はRGB
それぞれの色に対応したセンサ用画素を1つづつ有して
いたが、本発明はこれに限定されない。各色に対応した
センサ用画素は複数存在していても良い。
In the present embodiment, the sensor unit is RGB.
Although one sensor pixel corresponding to each color is provided, the present invention is not limited to this. A plurality of sensor pixels corresponding to each color may exist.

【0144】また本実施例のアナログ駆動の発光装置で
は、表示部に入力されるアナログビデオ信号の電位をビ
デオ信号補正回路において補正することで、発光素子の
輝度を補正している。しかし本発明はこれに限定されな
い。ビデオ信号補正回路においてアナログビデオ信号の
電位を補正するのに加えて、デジタル駆動の発光装置と
同様に、電源電位を補正する補正回路を設けても良い。
In the analog driven light emitting device of this embodiment, the luminance of the light emitting element is corrected by correcting the potential of the analog video signal input to the display unit in the video signal correction circuit. However, the present invention is not limited to this. In addition to correcting the potential of the analog video signal in the video signal correction circuit, a correction circuit for correcting the power supply potential may be provided as in the case of the digitally driven light emitting device.

【0145】(実施例2)本発明を用いた発光装置の作
製方法について、図10〜図13を用いて説明する。こ
こでは、センサ部が有するTFTを作製する方法につい
て説明するが、表示部が有するTFTについても同様に
作製することが可能である。
Embodiment 2 A method for manufacturing a light emitting device using the present invention will be described with reference to FIGS. Here, a method for manufacturing a TFT included in the sensor portion is described; however, a TFT included in the display portion can be manufactured in a similar manner.

【0146】まず、図10(A)に示すように、ガラス
基板500上に下地膜501を300nmの厚さに形成
する。本実施例では下地膜501として窒化酸化珪素膜
を積層して用いる。この時、ガラス基板500に接する
方の窒素濃度を10〜25wt%としておくと良い。ま
た、下地膜501に放熱効果を持たせることは有効であ
り、DLC(ダイヤモンドライクカーボン)膜を設けて
も良い。
First, as shown in FIG. 10A, a base film 501 is formed on a glass substrate 500 to a thickness of 300 nm. In this embodiment, a silicon nitride oxide film is stacked and used as the base film 501. At this time, the nitrogen concentration in contact with the glass substrate 500 is preferably set to 10 to 25 wt%. It is effective to give the base film 501 a heat radiation effect, and a DLC (diamond-like carbon) film may be provided.

【0147】次に下地膜501の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 501 by a known film forming method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film). Further, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness is 2
The thickness may be 0 to 100 nm.

【0148】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)502を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
Then, the amorphous silicon film is crystallized by a known technique, and a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 502 is formed. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, X
Crystallization is performed using excimer laser light using eCl gas.

【0149】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used, but a rectangular shape may be used, or a continuous oscillation type argon laser beam or a continuous oscillation type excimer laser beam may be used. You can also.

【0150】また、本実施例では結晶質珪素膜をTFT
の活性層として用いるが、非晶質珪素膜を活性層として
用いることも可能である。
In this embodiment, the crystalline silicon film is formed by using a TFT.
However, it is also possible to use an amorphous silicon film as the active layer.

【0151】なお、オフ電流を低減する必要のあるスイ
ッチング用TFTの活性層を非晶質珪素膜で形成し、電
流制御用TFTの活性層を結晶質珪素膜で形成すること
は有効である。非晶質珪素膜はキャリア移動度が低いた
め電流を流しにくくオフ電流が流れにくい。即ち、電流
を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪
素膜の両者の利点を生かすことができる。
It is effective to form the active layer of the switching TFT for which the off current needs to be reduced with an amorphous silicon film and the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has a low carrier mobility, it is difficult for an electric current to flow and an off current is hard to flow. That is, the advantages of both an amorphous silicon film through which a current is hard to flow and a crystalline silicon film through which a current easily flows can be utilized.

【0152】次に、図10(B)に示すように、結晶質
珪素膜502上に酸化珪素膜でなる保護膜503を13
0nmの厚さに形成する。この厚さは100〜200n
m(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜503は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
Next, as shown in FIG. 10B, a protective film 503 made of a silicon oxide film is
It is formed to a thickness of 0 nm. This thickness is 100-200n
m (preferably 130 to 170 nm). Further, any other insulating film containing silicon may be used.
This protective film 503 is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding impurities and to enable fine concentration control.

【0153】そして、その上にレジストマスク504
a、504bを形成し、保護膜503を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には周期
表の15族に属する元素、典型的にはリン又は砒素を用
いることができる。なお、本実施例ではフォスフィン
(PH3)を質量分離しないでプラズマ励起したプラズ
マドーピング法を用い、リンを1×1018atoms/cm3
濃度で添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。
Then, a resist mask 504 is formed thereon.
a and 504b are formed, and an impurity element imparting n-type (hereinafter, referred to as an n-type impurity element) is added via the protective film 503. Note that, as the n-type impurity element, an element belonging to Group 15 of the periodic table, typically, phosphorus or arsenic can be used. In this embodiment, phosphorus is added at a concentration of 1 × 10 18 atoms / cm 3 by using a plasma doping method in which phosphine (PH 3 ) is not plasma-excited without mass separation. Of course, an ion implantation method for performing mass separation may be used.

【0154】この工程により形成されるn型不純物領域
(b)505には、n型不純物元素が2×1016〜5×
1019atoms/cm3(代表的には5×1017〜5×1018a
toms/cm3)の濃度で含まれるようにドーズ量を調節す
る。
In the n-type impurity region (b) 505 formed in this step, the n-type impurity element is 2 × 10 16 to 5 ×
10 19 atoms / cm 3 (typically 5 × 10 17 to 5 × 10 18 a
Adjust the dose so that it is contained at a concentration of toms / cm 3 ).

【0155】次に、図10(C)に示すように、保護膜
503、レジストマスク504a、504bを除去し、添
加したn型不純物元素の活性化を行う。活性化手段は公
知の技術を用いれば良いが、本実施例ではエキシマレー
ザー光の照射(レーザーアニール)により活性化する。
勿論、パルス発振型でも連続発振型でも良いし、エキシ
マレーザー光に限定する必要はない。但し、添加された
不純物元素の活性化が目的であるので、結晶質珪素膜が
溶融しない程度のエネルギーで照射することが好まし
い。なお、保護膜503をつけたままレーザー光を照射
しても良い。
Next, as shown in FIG. 10C, the protective film 503 and the resist masks 504a and 504b are removed, and the added n-type impurity element is activated. As the activating means, a known technique may be used. In this embodiment, the activating means is activated by excimer laser light irradiation (laser annealing).
Needless to say, a pulse oscillation type or a continuous oscillation type may be used, and it is not necessary to limit to an excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable that the irradiation be performed with energy that does not melt the crystalline silicon film. Note that laser light irradiation may be performed with the protective film 503 attached.

【0156】なお、このレーザー光による不純物元素の
活性化に際して、熱処理(ファーネスアニール)による
活性化を併用しても構わない。熱処理による活性化を行
う場合は、基板の耐熱性を考慮して450〜550℃程
度の熱処理を行えば良い。
When activating the impurity element by the laser light, activation by heat treatment (furnace annealing) may be used in combination. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.

【0157】この工程によりn型不純物領域(b)50
5の端部、即ち、n型不純物領域(b)505の周囲に
存在するn型不純物元素を添加していない領域との境界
部(接合部)が明確になる。このことは、後にTFTが
完成した時点において、LDD領域とチャネル形成領域
とが非常に良好な接合部を形成しうることを意味する。
By this step, n-type impurity region (b) 50
A boundary portion (junction portion) between the end portion of No. 5, that is, a region around the n-type impurity region (b) 505 where the n-type impurity element is not added becomes clear. This means that when the TFT is completed later, a very good junction can be formed between the LDD region and the channel forming region.

【0158】次に、図10(D)に示すように、結晶質
珪素膜の不要な部分を除去して、島状の半導体膜(以
下、活性層という)506〜509を形成する。
Next, as shown in FIG. 10D, unnecessary portions of the crystalline silicon film are removed to form island-like semiconductor films (hereinafter, referred to as active layers) 506 to 509.

【0159】次に、図10(E)に示すように、活性層
506〜509を覆ってゲート絶縁膜510を形成す
る。ゲート絶縁膜510としては、10〜200nm、
好ましくは50〜150nmの厚さの珪素を含む絶縁膜
を用いれば良い。これは単層構造でも積層構造でも良
い。本実施例では110nm厚の窒化酸化珪素膜を用い
る。
Next, as shown in FIG. 10E, a gate insulating film 510 is formed to cover the active layers 506 to 509. 10 to 200 nm as the gate insulating film 510;
Preferably, an insulating film containing silicon with a thickness of 50 to 150 nm is used. This may have a single-layer structure or a laminated structure. In this embodiment, a 110-nm-thick silicon nitride oxide film is used.

【0160】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極511〜515を形
成する。なお、本実施例ではゲート電極と、ゲート電極
に電気的に接続された引き回しのための配線(以下、ゲ
ート配線という)とを別の材料で形成する。具体的には
ゲート電極よりも低抵抗な材料をゲート配線として用い
る。これは、ゲート電極としては微細加工が可能な材料
を用い、ゲート配線には微細加工はできなくとも配線抵
抗が小さい材料を用いるためである。勿論、ゲート電極
とゲート配線とを同一材料で形成してしまっても構わな
い。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 511 to 515. Note that in this embodiment, the gate electrode and a wiring for wiring (hereinafter, referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having lower resistance than the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that does not allow fine processing and has low wiring resistance is used for the gate wiring. Of course, the gate electrode and the gate wiring may be formed of the same material.

【0161】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but is preferably formed as a two-layer or three-layer film as required. As a material for the gate electrode, any known conductive film can be used. However, a material that can be finely processed as described above, specifically, a material that can be patterned into a line width of 2 μm or less is preferable.

【0162】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)、
クロム(Cr)、シリコン(Si)から選ばれた元素で
なる膜、または前記元素の窒化物膜(代表的には窒化タ
ンタル膜、窒化タングステン膜、窒化チタン膜)、また
は前記元素を組み合わせた合金膜(代表的にはMo−W
合金、Mo−Ta合金)、または前記元素のシリサイド
膜(代表的にはタングステンシリサイド膜、チタンシリ
サイド膜)を用いることができる。勿論、単層で用いて
も積層して用いても良い。
Representatively, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W),
A film made of an element selected from chromium (Cr) and silicon (Si), a nitride film of the above element (typically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film), or an alloy combining the above elements Membrane (typically Mo-W
Alloy, a Mo—Ta alloy), or a silicide film of the above element (typically, a tungsten silicide film or a titanium silicide film) can be used. Of course, they may be used as a single layer or stacked.

【0163】本実施例では、30nm厚の窒化タングス
テン(WN)膜と、370nm厚のタングステン(W)
膜とでなる積層膜を用いる。これはスパッタ法で形成す
れば良い。また、スパッタガスとしてXe、Ne等の不
活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
In this embodiment, a 30 nm thick tungsten nitride (WN) film and a 370 nm thick tungsten (W)
A laminated film composed of a film is used. This may be formed by a sputtering method. When an inert gas such as Xe or Ne is added as a sputtering gas, the film can be prevented from peeling due to stress.

【0164】またこの時、ゲート電極511はn型不純
物領域(b)505の一部とゲート絶縁膜510を介し
て重なるように形成する。この重なった部分が後にゲー
ト電極と重なったLDD領域となる。(図10(E))
At this time, the gate electrode 511 is formed so as to overlap with a part of the n-type impurity region (b) 505 via the gate insulating film 510. This overlapping portion later becomes an LDD region overlapping with the gate electrode. (FIG. 10E)

【0165】次に、図11(A)に示すように、ゲート
電極511〜515をマスクとして自己整合的にn型不
純物元素(本実施例ではリン)を添加する。こうして形
成されるn型不純物領域(c)516〜523にはn型
不純物領域(b)505の1/2〜1/10(代表的に
は1/3〜1/4)の濃度でリンが添加されるように調
節する。具体的には、1×1016〜5×1018atoms/cm
3(典型的には3×101 7〜3×1018atoms/cm3)の濃
度が好ましい。
Next, as shown in FIG. 11A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the gate electrodes 511 to 515 as a mask. The n-type impurity regions (c) 516 to 523 thus formed contain phosphorus at a concentration of 1/2 to 1/10 (typically 1/3 to 1/4) of the n-type impurity region (b) 505. Adjust to be added. Specifically, 1 × 10 16 to 5 × 10 18 atoms / cm
The concentration of 3 (typically 3 × 10 1 7 ~3 × 10 18 atoms / cm 3) is preferable.

【0166】次に、図11(B)に示すように、ゲート
電極512〜515等を覆う形でレジストマスク524
a〜524dを形成し、n型不純物元素(本実施例ではリ
ン)を添加して高濃度にリンを含むn型不純物領域
(a)525〜529を形成する。ここでもフォスフィ
ン(PH3)を用いたイオンドープ法で行い、この領域
のリンの濃度は1×1020〜1×1021atoms/cm3(代
表的には2×1020〜5×1021atoms/cm3)となるよ
うに調節する。
Next, as shown in FIG. 11B, a resist mask 524 is formed so as to cover the gate electrodes 512 to 515 and the like.
a to 524d are formed, and an n-type impurity element (phosphorus in this embodiment) is added to form n-type impurity regions (a) 525 to 529 containing phosphorus at a high concentration. Also in this case, the ion doping method using phosphine (PH 3 ) is performed, and the phosphorus concentration in this region is 1 × 10 20 to 1 × 10 21 atoms / cm 3 (typically, 2 × 10 20 to 5 × 10 21). atoms / cm 3 ).

【0167】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図11(A)の工程で形成したn
型不純物領域(c)519〜521の一部を残す。この
残された領域が、スイッチング用TFTのLDD領域と
なる。
In this step, the source region or the drain region of the n-channel TFT is formed. In the case of the switching TFT, the n-type TFT formed in the step of FIG.
A part of the type impurity regions (c) 519 to 521 is left. This remaining region becomes the LDD region of the switching TFT.

【0168】次に、図11(C)に示すように、レジス
トマスク524a〜524dを除去し、新たにレジストマ
スク530a、530bを形成する。そして、p型不純物
元素(本実施例ではボロン)を添加し、高濃度にボロン
を含むp型不純物領域531〜534を形成する。ここ
ではジボラン(B26)を用いたイオンドープ法により
3×1020〜3×1021atoms/cm3(代表的には5×1
20〜1×1021atoms/cm3ノ)濃度となるようにボロン
を添加する。
Next, as shown in FIG. 11C, the resist masks 524a to 524d are removed, and new resist masks 530a and 530b are formed. Then, a p-type impurity element (boron in this embodiment) is added to form p-type impurity regions 531 to 534 containing boron at a high concentration. Here, 3 × 10 20 to 3 × 10 21 atoms / cm 3 (typically 5 × 1 20 ) by an ion doping method using diborane (B 2 H 6 ).
Boron is added so as to have a concentration of 0 20 to 1 × 10 21 atoms / cm 3 .

【0169】なお、p型不純物領域531〜534には
既に1×1020〜1×1021atoms/cm3の濃度でリンが
添加されているが、ここで添加されるボロンはその少な
くとも3倍以上の濃度で添加される。そのため、予め形
成されていたn型の不純物領域は完全にp型に反転し、
p型の不純物領域として機能する。
It is to be noted that phosphorus is already added to p-type impurity regions 531 to 534 at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 , and the amount of boron added here is at least three times that of the above. It is added at the above concentration. Therefore, the previously formed n-type impurity region is completely inverted to p-type,
It functions as a p-type impurity region.

【0170】次に、レジストマスク530a、530bを
除去した後、それぞれの濃度で添加されたn型またはp
型不純物元素を活性化する。活性化手段としては、ファ
ーネスアニール法、レーザーアニール法、またはランプ
アニール法で行うことができる。本実施例では電熱炉に
おいて窒素雰囲気中、550℃、4時間の熱処理を行
う。
Next, after removing the resist masks 530a and 530b, the n-type or p-type
Activate the type impurity element. As the activation means, a furnace annealing method, a laser annealing method, or a lamp annealing method can be used. In this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.

【0171】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, causing an increase in resistance and making it difficult to obtain an ohmic contact later. Therefore, the oxygen concentration in the processing atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
pm or less.

【0172】次に、活性化工程が終了したら300nm
厚のゲート配線(ゲート信号線)535を形成する。ゲ
ート配線535の材料としては、アルミニウム(Al)
又は銅(Cu)を主成分(組成として50〜100%を
占める。)とする金属膜を用いれば良い。ゲート配線5
35は、スイッチング用TFTのゲート電極513、5
14を電気的に接続するように形成する。(図11
(D))
Next, when the activation step is completed,
A thick gate wiring (gate signal line) 535 is formed. The material of the gate wiring 535 is aluminum (Al).
Alternatively, a metal film containing copper (Cu) as a main component (having a composition of 50 to 100%) may be used. Gate wiring 5
35 is a gate electrode 513, 5 of the switching TFT.
14 are formed so as to be electrically connected. (FIG. 11
(D))

【0173】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(表示部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)の発光装置を実現する上で、本実施
例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display area (display section) having a large area can be formed. That is, the pixel structure of this embodiment is extremely effective in realizing a light emitting device having a screen size of 10 inches or more on a diagonal (more preferably, 30 inches or more).

【0174】次に、図12(A)に示すように、第1層
間絶縁膜537を形成する。第1層間絶縁膜537とし
ては、珪素を含む絶縁膜を単層で用いるか、その中で組
み合わせた積層膜を用いれば良い。また、膜厚は400
nm〜1.5μmとすれば良い。本実施例では、200
nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素
膜を積層した構造とする。
Next, as shown in FIG. 12A, a first interlayer insulating film 537 is formed. As the first interlayer insulating film 537, an insulating film containing silicon may be used as a single layer or a stacked film in which the insulating film is combined. The film thickness is 400
It may be in the range of nm to 1.5 μm. In this embodiment, 200
A structure in which a silicon oxide film having a thickness of 800 nm is stacked over a silicon nitride oxide film having a thickness of nm.

【0175】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
Further, in an atmosphere containing 3 to 100% hydrogen, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours to perform a hydrogenation treatment. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen.
As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0176】なお、水素化処理は第1層間絶縁膜537
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
ても構わない。
The hydrogenation treatment is performed in the first interlayer insulating film 537.
May be inserted during formation. That is, a hydrogenation treatment may be performed as described above after a 200-nm-thick silicon nitride oxide film is formed, and then a remaining 800-nm-thick silicon oxide film may be formed.

【0177】次に、第1層間絶縁膜537に対してコン
タクトホールを形成し、ソース配線538〜541と、
ドレイン配線542〜545を形成する。なお、本実施
例ではこの電極を、Ti膜を100nm、Tiを含むア
ルミニウム膜を300nm、Ti膜150nmをスパッ
タ法で連続形成した3層構造の積層膜とする。勿論、他
の導電膜でも良い。
Next, a contact hole is formed in the first interlayer insulating film 537, and source wirings 538 to 541 are formed.
Drain wirings 542 to 545 are formed. In this embodiment, this electrode is a laminated film having a three-layer structure in which a Ti film is continuously formed by sputtering, a 100 nm thick Ti film, a 300 nm thick aluminum film containing Ti, and a 150 nm thick Ti film. Of course, other conductive films may be used.

【0178】次に、図12(B)に示すように50〜5
00nm(代表的には200〜300nm)の厚さで第
1パッシベーション膜547を形成する。本実施例では
第1パッシベーション膜547として300nm厚の窒
化酸化珪素膜を用いる。これは窒化珪素膜で代用しても
良い。なお、窒化酸化珪素膜の形成に先立ってH2、N
3等水素を含むガスを用いてプラズマ処理を行うこと
は有効である。この前処理により励起された水素が第1
層間絶縁膜537に供給され、熱処理を行うことで、第
1パッシベーション膜547の膜質が改善される。それ
と同時に、第1層間絶縁膜537に添加された水素が下
層側に拡散するため、効果的に活性層を水素化すること
ができる。
Next, as shown in FIG.
The first passivation film 547 is formed to a thickness of 00 nm (typically 200 to 300 nm). In this embodiment, a silicon nitride oxide film having a thickness of 300 nm is used as the first passivation film 547. This may be replaced by a silicon nitride film. Note that H 2 , N 2
It is effective to perform plasma treatment using a gas containing hydrogen such as H 3 . Hydrogen excited by this pretreatment is first
The film quality of the first passivation film 547 is improved by being supplied to the interlayer insulating film 537 and performing a heat treatment. At the same time, the hydrogen added to the first interlayer insulating film 537 diffuses to the lower layer side, so that the active layer can be effectively hydrogenated.

【0179】次に、有機樹脂からなる第2層間絶縁膜5
48を形成する。有機樹脂としてはポリイミド、ポリア
ミド、アクリル、BCB(ベンゾシクロブテン)等を使
用することができる。特に、第2層間絶縁膜548は平
坦化の意味合いが強いので、平坦性に優れたアクリルが
好ましい。本実施例ではTFTによって形成される段差
を十分に平坦化しうる膜厚でアクリル膜を形成する。好
ましくは1〜5μm(さらに好ましくは2〜4μm)とす
れば良い。(図12(B))
Next, a second interlayer insulating film 5 made of an organic resin
48 are formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 548 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm). (FIG. 12 (B))

【0180】次に、第2層間絶縁膜548及び第1パッ
シベーション膜547にドレイン配線543に達するコ
ンタクトホールを形成し、ドレイン配線543に接する
ように受光ダイオード(光電変換素子)のカソード電極
549を形成する。本実施例では、この金属膜にスパッ
タ法によるアルミニウムを用いたが、その他の金属、例
えばチタン、タンタル、タングステン、銅を用いること
ができる。また、チタン、アルミニウム、チタンでなる
積層膜を用いてもよい。
Next, a contact hole reaching the drain wiring 543 is formed in the second interlayer insulating film 548 and the first passivation film 547, and a cathode electrode 549 of a light receiving diode (photoelectric conversion element) is formed so as to be in contact with the drain wiring 543. I do. In the present embodiment, aluminum is used for this metal film by a sputtering method, but other metals such as titanium, tantalum, tungsten, and copper can be used. Alternatively, a stacked film including titanium, aluminum, and titanium may be used.

【0181】次に、水素を含有する非晶質珪素膜を基板
全面に成膜した後にパターニングし、光電変換層550
を形成する。次に、基板全面に透明導電膜を形成する。
本実施例では透明導電膜として厚さ200nmのITO
をスパッタ法で成膜する。透明導電膜をパターニング
し、アノード電極551を形成する。(図12(C))
Next, an amorphous silicon film containing hydrogen is formed over the entire surface of the substrate and then patterned to form a photoelectric conversion layer 550.
To form Next, a transparent conductive film is formed on the entire surface of the substrate.
In this embodiment, a 200 nm thick ITO is used as the transparent conductive film.
Is formed by a sputtering method. The anode electrode 551 is formed by patterning the transparent conductive film. (FIG. 12 (C))

【0182】次に、図13(A)に示すように第3層間
絶縁膜553を形成する。第3層間絶縁膜553とし
て、ポリイミド、ポリアミド、ポリイミドアミド、アク
リル等の樹脂を用いることで、平坦な表面を得ることが
できる。本実施例では、第3層間絶縁膜553として厚
さ0.7μmのポリイミド膜を基板全面に形成した。
Next, as shown in FIG. 13A, a third interlayer insulating film 553 is formed. By using a resin such as polyimide, polyamide, polyimide amide, or acrylic as the third interlayer insulating film 553, a flat surface can be obtained. In this embodiment, a polyimide film having a thickness of 0.7 μm is formed on the entire surface of the substrate as the third interlayer insulating film 553.

【0183】次に、第3層間絶縁膜553、第2層間絶
縁膜548及び第1パッシベーション膜547に、ドレ
イン配線545に達するコンタクトホールを形成し、画
素電極555を形成する。また第3層間絶縁膜553
に、アノード電極551に達するコンタクトホールを形
成し、センサ用配線554を形成する。本実施例では酸
化インジウム・スズ(ITO)膜を110nmの厚さに
形成し、パターニングを行ってセンサ用配線554及び
画素電極555を同時に形成する。また、酸化インジウ
ムに2〜20%の酸化亜鉛(ZnO)を混合した透明導
電膜を用いても良い。この画素電極555が発光素子の
陽極となる。
Next, a contact hole reaching the drain wiring 545 is formed in the third interlayer insulating film 553, the second interlayer insulating film 548, and the first passivation film 547, and a pixel electrode 555 is formed. In addition, a third interlayer insulating film 553
Then, a contact hole reaching the anode electrode 551 is formed, and a sensor wiring 554 is formed. In this embodiment, an indium tin oxide (ITO) film is formed to a thickness of 110 nm, and patterning is performed to form a sensor wiring 554 and a pixel electrode 555 at the same time. Alternatively, a transparent conductive film in which 2 to 20% of zinc oxide (ZnO) is mixed with indium oxide may be used. This pixel electrode 555 becomes the anode of the light emitting element.

【0184】次に、樹脂材料でなるバンク556を形成
する。バンク556は1〜2μm厚のアクリル膜または
ポリイミド膜をパターニングして形成すれば良い。この
バンク556は画素と画素との間にストライプ状に形成
される。バンク556はソース配線540上に沿って形
成しても良いし、ゲート配線535上に沿って形成して
も良い。なおバンク556を形成している樹脂材料に顔
料等を混ぜ、バンク556を遮蔽膜として用いても良
い。
Next, a bank 556 made of a resin material is formed. The bank 556 may be formed by patterning an acrylic film or a polyimide film having a thickness of 1 to 2 μm. This bank 556 is formed in a stripe shape between pixels. The bank 556 may be formed along the source wiring 540 or may be formed along the gate wiring 535. Note that the bank 556 may be used as a shielding film by mixing a pigment or the like with the resin material forming the bank 556.

【0185】次に、有機化合物層557及び陰極(Mg
Ag電極)558を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、有機化合物層557の膜厚は
800〜200nm(典型的には100〜120n
m)、陰極558の厚さは180〜300nm(典型的
には200〜250nm)とすれば良い。なお、本実施
例では一画素しか図示されていないが、このとき同時に
赤色に発光する有機化合物層、緑色に発光する有機化合
物層及び青色に発光する有機化合物層が形成される。
Next, the organic compound layer 557 and the cathode (Mg
(Ag electrode) 558 is continuously formed using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the organic compound layer 557 is 800 to 200 nm (typically 100 to 120 nm).
m), the thickness of the cathode 558 may be 180 to 300 nm (typically 200 to 250 nm). Although only one pixel is shown in this embodiment, an organic compound layer that emits red light, an organic compound layer that emits green light, and an organic compound layer that emits blue light are formed at the same time.

【0186】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次有
機化合物層557を形成する。但し、有機化合物層55
7は溶液に対する耐性に乏しいためフォトリソグラフィ
技術を用いずに各色個別に形成しなくてはならない。そ
こでメタルマスクを用いて所望の画素以外を隠し、必要
箇所だけ選択的に有機化合物層557を形成するのが好
ましい。
In this step, the organic compound layer 557 is sequentially formed for the pixel corresponding to red, the pixel corresponding to green, and the pixel corresponding to blue. However, the organic compound layer 55
No. 7 has poor resistance to a solution, and therefore must be formed individually for each color without using photolithography technology. Therefore, it is preferable that a portion other than the desired pixel is hidden using a metal mask, and the organic compound layer 557 is selectively formed only at a necessary portion.

【0187】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
有機化合物層を選択的に形成する。次いで、緑色に対応
する画素以外を全て隠すマスクをセットし、そのマスク
を用いて緑色発光の有機化合物層を選択的に形成する。
次いで、同様に青色に対応する画素以外を全て隠すマス
クをセットし、そのマスクを用いて青色発光の有機化合
物層を選択的に形成する。なお、ここでは全て異なるマ
スクを用いるように記載しているが、同じマスクを使い
まわしても構わない。また、全画素に有機化合物層を形
成するまで真空を破らずに処理することが好ましい。
That is, first, a mask for hiding all pixels other than pixels corresponding to red is set, and an organic compound layer for emitting red light is selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and an organic compound layer emitting green light is selectively formed using the mask.
Next, a mask for covering all pixels other than the pixels corresponding to blue is set, and an organic compound layer for emitting blue light is selectively formed using the mask. Note that all the masks are described herein as being different, but the same mask may be used again. In addition, it is preferable to perform processing without breaking vacuum until an organic compound layer is formed in all pixels.

【0188】なお、本実施例では有機化合物層557を
発光層のみからなる単層構造とするが、有機化合物層は
発光層の他に正孔輸送層、正孔注入層、電子輸送層、電
子注入層等を有していても構わない。このように組み合
わせは既に様々な例が報告されており、そのいずれの構
成を用いても構わない。有機化合物層557としては公
知の材料を用いることができる。公知の材料としては、
発光素子駆動電圧を考慮すると有機材料を用いるのが好
ましい。
In this embodiment, the organic compound layer 557 has a single-layer structure composed of only the light emitting layer. However, the organic compound layer is formed of a hole transport layer, a hole injection layer, an electron transport layer, an electron It may have an injection layer or the like. Various examples of such combinations have already been reported, and any of these configurations may be used. As the organic compound layer 557, a known material can be used. Known materials include:
It is preferable to use an organic material in consideration of the light emitting element driving voltage.

【0189】次に陰極558を形成する。本実施例では
発光素子の陰極としてMgAg電極を用いた例を示す
が、公知の他の材料を用いることが可能である。
Next, a cathode 558 is formed. In this embodiment, an example in which an MgAg electrode is used as a cathode of a light emitting element is described, but other known materials can be used.

【0190】こうして図13(B)に示すような構造の
アクティブマトリクス基板が完成する。なお、バンク5
56を形成した後、陰極558を形成するまでの工程を
マルチチャンバー方式(またはインライン方式)の薄膜
形成装置を用いて、大気解放せずに連続的に処理しても
良い。
Thus, an active matrix substrate having a structure as shown in FIG. 13B is completed. Bank 5
After the formation of the electrode 56, the steps from the step of forming the cathode 558 to the step of forming the cathode 558 may be continuously performed without opening to the atmosphere using a multi-chamber (or in-line) thin film forming apparatus.

【0191】なお本実施例ではセンサ部が有するTFT
の作製工程について説明したが、表示部が有するTFT
及び駆動回路のTFTも同時に基板上に形成しても良
い。
In this embodiment, the TFT included in the sensor section
Has been described, but the TFT included in the display unit has been described.
Alternatively, the TFT of the driving circuit may be formed on the substrate at the same time.

【0192】本実施例の場合、図13(B)に示すよう
に、nチャネル型TFTであるバッファ用TFT570
は極力動作速度を落とさないようにホットキャリア注入
を低減させる構造になっている。バッファ用TFT57
0の活性層は、ソース領域580、ドレイン領域58
1、LDD領域582及びチャネル形成領域583を含
み、LDD領域582はゲート絶縁膜510を介してゲ
ート電極511と重なっている。
In the case of this embodiment, as shown in FIG. 13B, the buffer TFT 570 which is an n-channel TFT is used.
Has a structure in which hot carrier injection is reduced so as not to lower the operation speed as much as possible. TFT 57 for buffer
0 active layer includes a source region 580 and a drain region 58.
1, an LDD region 582 and a channel forming region 583, and the LDD region 582 overlaps with the gate electrode 511 via the gate insulating film 510.

【0193】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このバッファ用TFT570はオフ電流値をあま
り気にする必要はなく、それよりも動作速度を重視した
方が良い。従って、LDD領域582は完全にゲート電
極511に重ねてしまい、極力抵抗成分を少なくするこ
とが望ましい。即ち、いわゆるオフセットはなくした方
がよい。
The reason why the LDD region is formed only on the drain region side is to prevent the operating speed from being lowered.
In addition, the buffer TFT 570 does not need to care much about the off-current value, and it is better to emphasize the operation speed. Therefore, it is desirable that the LDD region 582 be completely overlapped with the gate electrode 511 and the resistance component be reduced as much as possible. That is, it is better to eliminate the so-called offset.

【0194】また、pチャネル型TFTであるリセット
用TFT571及び電流制御用TFT573は、ホット
キャリア注入による劣化が殆ど気にならないので、特に
LDD領域を設けなくても良い。勿論、nチャネル型T
FTと同様にLDD領域を設け、ホットキャリア対策を
講じることも可能である。
The reset TFT 571 and the current control TFT 573, which are p-channel TFTs, do not need to be provided with an LDD region, since the deterioration due to hot carrier injection is hardly noticeable. Of course, n-channel type T
It is also possible to provide an LDD region similarly to FT and take measures against hot carriers.

【0195】また本実施例において、スイッチング用T
FT572の活性層は、ソース領域590、ドレイン領
域591、LDD領域592〜595、チャネル形成領
域596、597及び分離領域598を含んでいる。L
DD領域592〜595はゲート絶縁膜510を介して
ゲート電極513、514と重ならないように設ける。
このような構造はオフ電流を低減する上で非常に効果的
である。
In this embodiment, the switching T
The active layer of the FT 572 includes a source region 590, a drain region 591, LDD regions 592 to 595, channel formation regions 596 and 597, and an isolation region 598. L
The DD regions 592 to 595 are provided so as not to overlap with the gate electrodes 513 and 514 with the gate insulating film 510 interposed therebetween.
Such a structure is very effective in reducing off-state current.

【0196】また、スイッチング用TFT572はダブ
ルゲート構造としており、ダブルゲート構造とすること
で実質的に二つのTFTが直列された構造となり、オフ
電流値を低減することができるという利点がある。な
お、本実施例ではダブルゲート構造としているが、シン
グルゲート構造でも構わないし、トリプルゲート構造や
それ以上のゲート本数を持つマルチゲート構造でも構わ
ない。
The switching TFT 572 has a double-gate structure, and the double-gate structure has a structure in which two TFTs are substantially connected in series, and has an advantage that an off-current value can be reduced. Although the double gate structure is used in this embodiment, a single gate structure, a triple gate structure, or a multi-gate structure having more gates may be used.

【0197】なお、実際には図13(B)まで完成した
ら、さらに外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム(ラミネートフィルム、紫外線
硬化樹脂フィルム等)や透光性のシーリング材でパッケ
ージング(封入)することが好ましい。その際、シーリ
ング材の内部を不活性雰囲気にしたり、内部に吸湿性材
料(例えば酸化バリウム)を配置したりすると発光素子
の信頼性が向上する。
Note that, when actually completed up to FIG. 13B, a protective film (laminate film, ultraviolet curable resin film, etc.) with high airtightness and little degassing so as not to be further exposed to the outside air, It is preferable to package (enclose) with a sealing material. At this time, the reliability of the light emitting element is improved by setting the inside of the sealing material to an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0198】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成する。このような出荷できる
までした状態を本明細書中では発光装置(表示用モジュ
ール)という。
When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting a terminal led from an element or a circuit formed on the substrate to an external signal terminal. To complete the product. Such a state in which the product can be shipped is referred to as a light emitting device (display module) in this specification.

【0199】なお本実施例は実施例1と組み合わせて実
施することが可能である。
This embodiment can be implemented in combination with the first embodiment.

【0200】(実施例3)実施例2では、発光素子から
発する光が、TFTが設けられている基板側に照射して
いる例について説明した。本実施例では発光素子から発
する光が、TFTが設けられている基板側とは反対側に
照射している例について、図14を用いて説明する。
(Embodiment 3) In Embodiment 2, an example in which light emitted from the light emitting element is irradiated on the substrate side on which the TFT is provided is described. In this embodiment, an example in which light emitted from a light-emitting element is applied to a side opposite to a substrate provided with a TFT will be described with reference to FIGS.

【0201】第3層間絶縁膜を形成する工程までは、実
施例2の場合と同様である。ただし実施例2では電流制
御用TFTとしてpチャネル型TFTを用いたが、本実
施例では電流制御用TFTとしてnチャネル型TFTを
用いている。よって、n型不純物の添加工程において電
流制御用TFTが有する活性層をマスクで覆い、p型不
純物の添加工程において電流制御用TFTが有する活性
層をマスクで覆わない。
The steps up to the step of forming the third interlayer insulating film are the same as those in the second embodiment. In the second embodiment, a p-channel TFT is used as the current control TFT, but in this embodiment, an n-channel TFT is used as the current control TFT. Therefore, the active layer of the current control TFT is covered with the mask in the step of adding the n-type impurity, and the active layer of the current control TFT is not covered with the mask in the step of adding the p-type impurity.

【0202】第3層間絶縁膜653を形成した後、第3
層間絶縁膜653、第2層間絶縁膜648及び第1パッ
シベーション膜647に、ドレイン配線645に達する
コンタクトホールを形成し、画素電極655を形成す
る。また第3層間絶縁膜653に、アノード電極651
に達するコンタクトホールを形成し、センサ用配線65
4を形成する。本実施例ではアルミニウム合金膜(1wt
%のチタンを含有したアルミニウム膜)を300nmの
厚さに形成し、パターニングを行ってセンサ用配線65
4及び画素電極655を同時に形成する。なお本実施例
において画素電極とセンサ用配線はアルミニウム合金膜
を用いて形成したが、本発明はこれに限定されず、Mg
Agを用いても良い。また発光素子の陰極として用いら
れる公知の材料なら、いずれも用いることが可能であ
る。
After forming the third interlayer insulating film 653, the third interlayer insulating film 653 is formed.
A contact hole reaching the drain wiring 645 is formed in the interlayer insulating film 653, the second interlayer insulating film 648, and the first passivation film 647, and a pixel electrode 655 is formed. In addition, an anode electrode 651 is formed on the third interlayer insulating film 653.
A contact hole reaching the sensor wiring 65 is formed.
4 is formed. In this embodiment, the aluminum alloy film (1 wt.
% Of titanium film) is formed to a thickness of 300 nm and patterned to form a sensor wiring 65.
4 and the pixel electrode 655 are formed simultaneously. Although the pixel electrode and the sensor wiring were formed using an aluminum alloy film in this embodiment, the present invention is not limited to this.
Ag may be used. In addition, any known material used as a cathode of a light emitting element can be used.

【0203】次に、図14に示すように、樹脂材料でな
るバンク661を形成する。バンク661は1〜2μm
厚のアクリル膜またはポリイミド膜をパターニングして
形成すれば良い。このバンク661は画素と画素との間
にストライプ状に形成される。バンク661はソース配
線640(ソース信号線)上に沿って形成しても良い
し、ゲート配線(ゲート信号線)635上に沿って形成
しても良い。なおバンク661を形成している樹脂材料
に顔料等を混ぜ、バンク661を遮蔽膜として用いても
良い。
Next, as shown in FIG. 14, a bank 661 made of a resin material is formed. Bank 661 is 1-2 μm
It may be formed by patterning a thick acrylic film or a polyimide film. The bank 661 is formed in a stripe shape between pixels. The bank 661 may be formed along the source wiring 640 (source signal line) or may be formed along the gate wiring (gate signal line) 635. Note that the bank 661 may be used as a shielding film by mixing a pigment or the like with the resin material forming the bank 661.

【0204】次に、発光層656を形成する。具体的に
は、発光層656となる有機材料をクロロフォルム、ジ
クロロメタン、キシレン、トルエン、テトラヒドロフラ
ン等の溶媒に溶かして塗布し、その後、熱処理を行うこ
とにより溶媒を揮発させる。こうして有機材料でなる被
膜(発光層)が形成される。
Next, a light emitting layer 656 is formed. Specifically, an organic material to be the light emitting layer 656 is dissolved in a solvent such as chloroform, dichloromethane, xylene, toluene, and tetrahydrofuran and applied, and then the solvent is volatilized by performing a heat treatment. Thus, a film (light emitting layer) made of an organic material is formed.

【0205】なお、本実施例では一画素しか図示されて
いないが、このとき同時に赤色に発光する発光層、緑色
に発光する発光層及び青色に発光する発光層が形成され
る。本実施例では、赤色に発光する発光層としてシアノ
ポリフェニレンビニレン、緑色に発光する発光層として
ポリフェニレンビニレン、青色に発光する発光層として
ポリアルキルフェニレンを各々50nmの厚さに形成す
る。また、溶媒としては1,2−ジクロロメタンを用
い、80〜150℃のホットプレートで1〜5分の熱処
理を行って揮発させる。
Although only one pixel is shown in this embodiment, a light emitting layer that emits red light, a light emitting layer that emits green light, and a light emitting layer that emits blue light are formed at the same time. In this embodiment, cyanopolyphenylene vinylene is formed as a light emitting layer emitting red light, polyphenylene vinylene is formed as a light emitting layer emitting green light, and polyalkylphenylene is formed as a light emitting layer emitting blue light to a thickness of 50 nm. In addition, 1,2-dichloromethane is used as a solvent, and heat treatment is performed on a hot plate at 80 to 150 ° C. for 1 to 5 minutes to volatilize.

【0206】次に、正孔注入層657を20nmの厚さ
に形成する。正孔注入層657は全ての画素に共通で設
ければ良いので、スピンコート法または印刷法を用いて
形成すれば良い。本実施例ではポリチオフェン(PED
OT)を水溶液として塗布し、100〜150℃のホッ
トプレートで1〜5分の熱処理を行って水分を揮発させ
る。この場合、ポリフェニレンビニレンやポリアルキル
フェニレンが水に溶けないため、発光層656を溶解さ
せることなく正孔注入層657を形成することが可能で
ある。
Next, a hole injection layer 657 is formed to a thickness of 20 nm. Since the hole injection layer 657 may be provided in common for all pixels, it may be formed using a spin coating method or a printing method. In this embodiment, polythiophene (PED)
OT) is applied as an aqueous solution, and heat treatment is performed on a hot plate at 100 to 150 ° C. for 1 to 5 minutes to evaporate water. In this case, since the polyphenylene vinylene and the polyalkylphenylene do not dissolve in water, the hole injection layer 657 can be formed without dissolving the light-emitting layer 656.

【0207】なお、正孔注入層657として低分子系有
機材料を用いることも可能である。その場合は、蒸着法
を用いて形成すれば良い。
Note that a low molecular weight organic material can be used for the hole injection layer 657. In that case, it may be formed by an evaporation method.

【0208】本実施例では有機化合物層を発光層及び正
孔注入層でなる2層構造とするが、その他に正孔輸送
層、電子注入層、電子輸送層等を設けても構わない。こ
のように組み合わせは既に様々な例が報告されており、
そのいずれの構成を用いても構わない。
In this embodiment, the organic compound layer has a two-layer structure including a light emitting layer and a hole injection layer. However, a hole transport layer, an electron injection layer, an electron transport layer, and the like may be additionally provided. Various examples of such combinations have already been reported,
Either of these configurations may be used.

【0209】発光層656及び正孔注入層657を形成
したら、対向電極として、透明導電膜からなる陽極65
8を120nmの厚さに形成する。本実施例では、酸化
インジウムに10〜20wt%の酸化亜鉛を添加した透
明導電膜を用いる。成膜方法は、発光層656や正孔注
入層657を劣化させないように室温で蒸着法により形
成することが好ましい。
After forming the light emitting layer 656 and the hole injection layer 657, the anode 65 made of a transparent conductive film is used as a counter electrode.
8 is formed to a thickness of 120 nm. In this embodiment, a transparent conductive film obtained by adding 10 to 20 wt% of zinc oxide to indium oxide is used. It is preferable that the film be formed by a vapor deposition method at room temperature so as not to deteriorate the light-emitting layer 656 and the hole-injection layer 657.

【0210】陽極658を形成したら、第4層間絶縁膜
659を形成する。第4層間絶縁膜659として、ポリ
イミド、ポリアミド、ポリイミドアミド、アクリル等の
樹脂を用いることで、平坦な表面を得ることができる。
本実施例では、第4層間絶縁膜659として厚さ0.7
μmのポリイミド膜を基板全面に形成した。
After the formation of the anode 658, a fourth interlayer insulating film 659 is formed. When a resin such as polyimide, polyamide, polyimide amide, or acrylic is used for the fourth interlayer insulating film 659, a flat surface can be obtained.
In this embodiment, the fourth interlayer insulating film 659 has a thickness of 0.7
A μm polyimide film was formed on the entire surface of the substrate.

【0211】次に第4層間絶縁膜659上にアルミニウ
ム合金膜(1wt%のチタンを含有したアルミニウム膜)
を300nmの厚さに形成し、パターニングを行って反
射板660を形成する。発光素子で発光した光が反射板
660において反射して、受光ダイオードの光電変換層
650に入射するような位置に、反射板660を設ける
ことが重要である。
Next, an aluminum alloy film (an aluminum film containing 1% by weight of titanium) is formed on the fourth interlayer insulating film 659.
Is formed to a thickness of 300 nm, and patterning is performed to form a reflection plate 660. It is important to provide the reflector 660 at a position where the light emitted from the light emitting element is reflected by the reflector 660 and enters the photoelectric conversion layer 650 of the light receiving diode.

【0212】なお本実施例において反射板660はアル
ミニウム合金膜を用いて形成したが、本発明はこれに限
定されず、不透明な金属であれば、公知の材料を用いる
ことが可能である。例えば、銅(Cu)、銀(Ag)、
タンタル(Ta)、チタン(Ti)、モリブデン(M
o)、タングステン(W)、クロム(Cr)、シリコン
(Si)から選ばれた元素でなる膜、または前記元素の
窒化物膜(代表的には窒化タンタル膜、窒化タングステ
ン膜、窒化チタン膜)、または前記元素を組み合わせた
合金膜(代表的にはMo−W合金、Mo−Ta合金)、
または前記元素のシリサイド膜(代表的にはタングステ
ンシリサイド膜、チタンシリサイド膜)を用いることが
できる。勿論、単層で用いても積層して用いても良い。
In this embodiment, the reflection plate 660 is formed by using an aluminum alloy film. However, the present invention is not limited to this, and a known material can be used as long as it is an opaque metal. For example, copper (Cu), silver (Ag),
Tantalum (Ta), titanium (Ti), molybdenum (M
o), a film made of an element selected from tungsten (W), chromium (Cr), and silicon (Si), or a nitride film of the element (typically, a tantalum nitride film, a tungsten nitride film, and a titanium nitride film) Or an alloy film combining the above elements (typically, a Mo-W alloy or a Mo-Ta alloy),
Alternatively, a silicide film of the above element (typically, a tungsten silicide film or a titanium silicide film) can be used. Of course, they may be used as a single layer or stacked.

【0213】こうして図14に示すような構造のアクテ
ィブマトリクス基板が完成する。なお670はバッファ
用TFT、671はリセット用TFT、672はスイッ
チング用TFT、673は電流制御用TFTである。
Thus, an active matrix substrate having a structure as shown in FIG. 14 is completed. 670 is a buffer TFT, 671 is a reset TFT, 672 is a switching TFT, and 673 is a current control TFT.

【0214】なお本実施例ではセンサ部が有するTFT
の作製工程について説明したが、表示部が有するTFT
及び駆動回路のTFTも同時に基板上に形成しても良
い。
In this embodiment, the TFT included in the sensor section
Has been described, but the TFT included in the display unit has been described.
Alternatively, the TFT of the driving circuit may be formed on the substrate at the same time.

【0215】また実際には図14まで完成したら、さら
に外気に曝されないように気密性が高く、脱ガスの少な
い保護フィルム(ラミネートフィルム、紫外線硬化樹脂
フィルム等)や透光性のシーリング材でパッケージング
(封入)することが好ましい。その際、シーリング材の
内部を不活性雰囲気にしたり、内部に吸湿性材料(例え
ば酸化バリウム)を配置したりすると発光素子の信頼性
が向上する。
Further, when actually completed up to FIG. 14, the package is formed of a protective film (laminate film, ultraviolet curable resin film, etc.) having high airtightness and less degassing so as not to be further exposed to the outside air, or a light-transmitting sealing material. (Enclosure). At this time, the reliability of the light emitting element is improved by setting the inside of the sealing material to an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0216】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成する。このような出荷できる
までした状態を本明細書中では発光装置(表示用モジュ
ール)という。
When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting a terminal routed from an element or a circuit formed on the substrate to an external signal terminal. To complete the product. Such a state in which the product can be shipped is referred to as a light emitting device (display module) in this specification.

【0217】なお本実施例は実施例1と組み合わせて実
施することが可能である。
This embodiment can be implemented in combination with the first embodiment.

【0218】(実施例4)本実施例では、センサ用画素
の構造が実施の形態、実施例1〜実施例3で示したもの
とは異なっている、本発明の発光装置について説明す
る。
(Embodiment 4) In this embodiment, a light emitting device of the present invention in which the structure of a sensor pixel is different from that shown in the embodiment mode and Embodiments 1 to 3 will be described.

【0219】図15に本実施例の発光装置における、セ
ンサ用画素の回路図を示す。点線で囲まれた領域がセン
サ用画素704である。センサ用画素704はソース信
号線S(S1〜Sxのいずれか1つ)、電源供給線V
(V1〜Vxのいずれか1つ)、ゲート信号線G(G1
〜Gyのいずれか1つ)を含んでいる。
FIG. 15 is a circuit diagram of a sensor pixel in the light emitting device of this embodiment. A region surrounded by a dotted line is the sensor pixel 704. The sensor pixel 704 includes a source signal line S (one of S1 to Sx) and a power supply line V
(Any one of V1 to Vx), a gate signal line G (G1
To Gy).

【0220】またセンサ用画素704はスイッチング用
TFT730、電流制御用TFT731、センサ用発光
素子732を有している。また図15ではコンデンサ7
33を有しているが、コンデンサ733を設けない構成
にしても良い。
The sensor pixel 704 has a switching TFT 730, a current control TFT 731 and a sensor light emitting element 732. Also, in FIG.
33, but may be configured without the capacitor 733.

【0221】センサ用発光素子732は陽極と陰極と、
陽極と陰極との間に設けられた有機化合物層とからな
る。陽極が電流制御用TFT731のドレイン領域と接
続している場合、陽極が画素電極、陰極が対向電極とな
る。逆に陰極が電流制御用TFT731のドレイン領域
と接続している場合、陽極対向電極、陰極が画素電極と
なる。
The sensor light emitting element 732 includes an anode, a cathode,
It comprises an organic compound layer provided between the anode and the cathode. When the anode is connected to the drain region of the current controlling TFT 731, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the drain region of the current controlling TFT 731, the anode counter electrode and the cathode become pixel electrodes.

【0222】スイッチング用TFT730のゲート電極
はゲート信号線Gに接続されている。そしてスイッチン
グ用TFT730のソース領域とドレイン領域は、一方
がソース信号線Sに、もう一方が電流制御用TFT73
1のゲート電極に接続されている。
The gate electrode of the switching TFT 730 is connected to the gate signal line G. One of the source region and the drain region of the switching TFT 730 is connected to the source signal line S, and the other is connected to the current control TFT 73.
1 gate electrode.

【0223】電流制御用TFT731のソース領域とド
レイン領域は、一方が電源供給線Vに、もう一方がセン
サ用発光素子732に接続されている。コンデンサ73
3は電流制御用TFT731のゲート電極と電源供給線
Vとに接続して設けられている。
One of a source region and a drain region of the current controlling TFT 731 is connected to the power supply line V, and the other is connected to the sensor light emitting element 732. Capacitor 73
Reference numeral 3 is provided so as to be connected to the gate electrode of the current control TFT 731 and the power supply line V.

【0224】さらにセンサ用画素704は、リセット用
TFT734、バッファ用TFT735、センサTFT
736を有している。
Further, the sensor pixel 704 includes a reset TFT 734, a buffer TFT 735, and a sensor TFT.
736.

【0225】センサ用画素704が有するリセット用T
FT734とバッファ用TFT735は、どちらか一方
がnチャネル型TFTで、残りの一方がpチャネル型T
FTであることが望ましい。またバッファ用TFT73
5とセンサTFT736の極性は同じであることが望ま
しい。
The reset T included in the sensor pixel 704
One of the FT734 and the buffer TFT 735 is an n-channel TFT, and the other is a p-channel TFT.
Preferably, it is FT. The buffer TFT 73
5 and the sensor TFT 736 preferably have the same polarity.

【0226】リセット用TFT734のゲート電極はリ
セット信号線RLに接続されている。リセット用TFT
734のソース領域はセンサ用電源線VB及びバッファ
用TFT735のドレイン領域に接続されている。セン
サ用電源線は常に一定の電位(基準電位)に保たれてい
る。またリセット用TFT734のドレイン領域は、セ
ンサTFT736のドレイン領域及びバッファ用TFT
735のゲート電極に接続されている。
The gate electrode of the reset TFT 734 is connected to the reset signal line RL. Reset TFT
The source region 734 is connected to the sensor power supply line VB and the drain region of the buffer TFT 735. The sensor power supply line is always kept at a constant potential (reference potential). The drain region of the reset TFT 734 is the drain region of the sensor TFT 736 and the buffer TFT.
735 is connected to the gate electrode.

【0227】バッファ用TFT735のソース領域はセ
ンサ出力配線FLに接続されている。またセンサ出力配
線FLは定電流電源737に接続されており、常に一定
の電流が流れている。そしてバッファ用TFT735の
ドレイン領域は常に一定の基準電位に保たれているセン
サ用電源線VBに接続されており、バッファ用TFT7
35はソースフォロワ(source followe
r)として機能する。
The source region of the buffer TFT 735 is connected to the sensor output line FL. The sensor output wiring FL is connected to a constant current power supply 737, and a constant current always flows. The drain region of the buffer TFT 735 is connected to the sensor power supply line VB which is always kept at a constant reference potential.
35 is a source follower
r).

【0228】センサTFT736のソース領域は所定の
電位に保たれている。そしてセンサTFT736のゲー
ト電極はセンサTFT用電源線SVBに接続されてお
り、常に一定の電位に保たれている。センサTFTのゲ
ート電極とソース領域の電位差VGSは、常にセンサTF
Tがオフの状態になるように保たれている。なお、セン
サTFT736のソース領域とゲート電極とを電気的に
接続する構成であっても良い。この場合、センサTFT
のゲート電極とソース領域の電位差VGSは0Vであるた
め、常にセンサTFTはオフの状態にある。
The source region of the sensor TFT 736 is kept at a predetermined potential. The gate electrode of the sensor TFT 736 is connected to the sensor TFT power supply line SVB, and is always kept at a constant potential. The potential difference V GS between the gate electrode and the source region of the sensor TFT is always equal to the sensor TF
T is kept off. Note that a structure in which the source region and the gate electrode of the sensor TFT 736 are electrically connected may be employed. In this case, the sensor TFT
Since the potential difference V GS between the gate electrode and the source region is 0 V, the sensor TFT is always off.

【0229】次にセンサ用画素704の駆動について説
明する。
Next, the driving of the sensor pixel 704 will be described.

【0230】まずリセット信号線RLに入力されたリセ
ット信号によって、リセット用TFT734がオンの状
態になる。よってセンサ用電源線VBの基準電位はバッ
ファ用TFT735のゲート電極に与えられる。そして
バッファ用TFT735のソース領域はセンサ出力配線
FLを介して定電流電源に接続されており、バッファ用
TFT735のソース領域とゲート電極の電位差VGS
常に一定である。よってバッファ用TFT735のソー
ス領域は、基準電位からVGSを差し引いた電位に保たれ
る。なお本明細書では、リセット用TFT734がオン
の状態である期間をリセット期間と呼ぶ。
First, the reset TFT 734 is turned on by a reset signal input to the reset signal line RL. Therefore, the reference potential of the sensor power supply line VB is given to the gate electrode of the buffer TFT 735. The source region of the buffer TFT 735 is connected to a constant current power supply via the sensor output wiring FL, and the potential difference V GS between the source region of the buffer TFT 735 and the gate electrode is always constant. Therefore, the source region of the buffer TFT 735 is kept at a potential obtained by subtracting V GS from the reference potential. Note that in this specification, a period in which the reset TFT 734 is on is referred to as a reset period.

【0231】次にリセット信号線RLに入力されたリセ
ット信号の電位が変化して、リセット用TFT734が
オフの状態になる。よってセンサ用電源線VBの基準電
位は、バッファ用TFT735のゲート電極に与えられ
ない。なお、リセット用TFT734がオフの状態にあ
る期間を、本明細書ではサンプル期間と呼ぶ。
Next, the potential of the reset signal input to the reset signal line RL changes, and the reset TFT 734 is turned off. Therefore, the reference potential of the sensor power supply line VB is not applied to the gate electrode of the buffer TFT 735. Note that a period during which the reset TFT 734 is off is referred to as a sample period in this specification.

【0232】なお本実施例で示したセンサ用画素を有す
る発光装置は、デジタル方式でもアナログ方式でも駆動
させることが可能である。デジタル方式で駆動させる場
合、サンプル期間はアドレス期間Taよりも長いことが
好ましい。
Note that the light-emitting device having a sensor pixel described in this embodiment can be driven by a digital method or an analog method. When driven by a digital method, it is preferable that the sampling period be longer than the address period Ta.

【0233】センサTFT736にセンサ用発光素子7
32の光が照射されると、センサTFT736のチャネ
ル形成領域にオフ電流が流れる。センサTFTは736
はボトムゲート型のTFTであることが重要である。よ
ってサンプル期間において、バッファ用TFT735の
ゲート電極の電位は変化し、その電位の変化の大きさは
センサTFT736のチャネル形成領域において流れる
オフ電流の大きさによって変わる。
The sensor TFT 736 has the sensor light emitting element 7
When the light of 32 is applied, an off-state current flows to a channel formation region of the sensor TFT 736. The sensor TFT is 736
It is important that the TFT is a bottom gate type TFT. Therefore, in the sample period, the potential of the gate electrode of the buffer TFT 735 changes, and the magnitude of the change depends on the magnitude of off-state current flowing in the channel formation region of the sensor TFT 736.

【0234】センサTFT736のチャネル形成領域に
流れるオフ電流は、センサTFT736のゲート電極と
ソース領域の電位差VGSが一定であるため、センサTF
T736に照射される光の強さに比例する。つまりセン
サ用発光素子732の輝度が高いときと低いときとで
は、輝度の高いときの方が、センサTFT736のチャ
ネル形成領域により大きなオフ電流が流れることにな
る。よって、センサ用発光素子732の輝度が高いとき
の方が、輝度の低いときに比べて、バッファ用TFT7
35のゲート電極の電位の変化は大きくなる。
The off-state current flowing through the channel forming region of the sensor TFT 736 is the same as the potential difference V GS between the gate electrode and the source region of the sensor TFT 736.
It is proportional to the intensity of light applied to T736. In other words, between when the luminance of the sensor light emitting element 732 is high and when it is low, a larger off-state current flows through the channel forming region of the sensor TFT 736 when the luminance is high. Therefore, when the luminance of the sensor light emitting element 732 is high, the buffer TFT 7 is higher than when the luminance is low.
The change in the potential of the gate electrode 35 becomes large.

【0235】バッファ用TFT735のソース領域とゲ
ート電極の電位差VGSは常に一定であるので、バッファ
用TFT735のゲート電極の電位が変化すると、それ
に伴ってバッファ用TFT735のソース領域の電位も
変化する。バッファ用TFT735のソース領域は、バ
ッファ用TFT735のゲート電極の電位からVGSを差
し引いた電位に保たれる。
Since the potential difference V GS between the source region and the gate electrode of the buffer TFT 735 is always constant, when the potential of the gate electrode of the buffer TFT 735 changes, the potential of the source region of the buffer TFT 735 changes accordingly. The source region of the buffer TFT 735 is kept at a potential obtained by subtracting V GS from the potential of the gate electrode of the buffer TFT 735.

【0236】バッファ用TFT735のソース領域の電
位はセンサ出力配線FLに与えられ、センサ出力信号と
して補正回路またはビデオ信号補正回路に入力される。
The potential of the source region of the buffer TFT 735 is supplied to the sensor output line FL, and is input as a sensor output signal to a correction circuit or a video signal correction circuit.

【0237】図16に本実施例の発光装置が有するセン
サ用画素704の断面図を示す。図16において、81
1は基板、812は下地となる絶縁膜(以下、下地膜と
いう)である。基板811としては透光性基板、代表的
にはガラス基板、石英基板、ガラスセラミックス基板、
又は結晶化ガラス基板を用いることができる。但し、作
製プロセス中の最高処理温度に耐えるものでなくてはな
らない。
FIG. 16 is a sectional view of a sensor pixel 704 included in the light emitting device of this embodiment. In FIG. 16, 81
Reference numeral 1 denotes a substrate, and 812, an insulating film serving as a base (hereinafter, referred to as a base film). As the substrate 811, a light-transmitting substrate, typically, a glass substrate, a quartz substrate, a glass ceramic substrate,
Alternatively, a crystallized glass substrate can be used. However, it must withstand the maximum processing temperature during the manufacturing process.

【0238】また、下地膜812は特に可動イオンを含
む基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜812
としては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNy:x、yは任意の整数、で示さ
れる)など珪素に対して酸素若しくは窒素を所定の割合
で含ませた絶縁膜を指す。
The base film 812 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but need not be provided on a quartz substrate. Base film 812
May be used as an insulating film containing silicon (silicon). Note that, in this specification, the “insulating film containing silicon” refers specifically to silicon such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (SiOxNy: x and y are arbitrary integers). On the other hand, it refers to an insulating film containing oxygen or nitrogen at a predetermined ratio.

【0239】735はバッファ用TFT、734はリセ
ット用TFT、736はセンサTFT、730はスイッ
チング用TFT、731は電流制御用TFTである。バ
ッファ用TFT735、スイッチング用TFT730及
びセンサTFT736はそれぞれnチャネル型TFTで
形成されている。また、リセット用TFT734及び電
流制御用TFT731はそれぞれpチャネル型TFTで
形成されている。
735 is a buffer TFT, 734 is a reset TFT, 736 is a sensor TFT, 730 is a switching TFT, and 731 is a current control TFT. The buffer TFT 735, the switching TFT 730, and the sensor TFT 736 are each formed of an n-channel TFT. The reset TFT 734 and the current control TFT 731 are each formed of a p-channel TFT.

【0240】発光素子の発光方向が基板側の場合、スイ
ッチング用TFTと電流制御用TFTは上記構成である
ことが好ましい。しかし本発明はこの構成に限定されな
い。スイッチング用TFTと電流制御用TFTは、nチ
ャネル型TFTでもpチャネル型TFTでも、どちらで
も構わない。またリセット用TFT734とバッファ用
TFT735は、互いに極性が異なっていれば、nチャ
ネル型TFTでもpチャネル型TFTでも良い。またセ
ンサTFT736はバッファ用TFT735と極性が同
じであれば、nチャネル型TFTでもpチャネル型TF
Tでも良い。
When the light emitting direction of the light emitting element is on the substrate side, it is preferable that the switching TFT and the current controlling TFT have the above configuration. However, the present invention is not limited to this configuration. The switching TFT and the current control TFT may be either n-channel TFTs or p-channel TFTs. The reset TFT 734 and the buffer TFT 735 may be n-channel TFTs or p-channel TFTs as long as they have different polarities. As long as the sensor TFT 736 has the same polarity as the buffer TFT 735, an n-channel TFT or a p-channel TF
T is fine.

【0241】スイッチング用TFT730は、ソース領
域813、ドレイン領域814、LDD領域815a〜
815d、分離領域816及びチャネル形成領域817
a、817bを含む活性層と、ゲート絶縁膜818と、ゲ
ート電極819a、819bと、第1層間絶縁膜820
と、ソース配線(ソース信号線)821と、ドレイン配
線822と、チャネル形成領域保護膜863、864と
を有している。なお、ゲート絶縁膜818又は第1層間
絶縁膜820は基板上の全TFTに共通であっても良い
し、回路又は素子に応じて異ならせても良い。
The switching TFT 730 includes a source region 813, a drain region 814, and LDD regions 815a to 815a.
815 d, isolation region 816 and channel formation region 817
a, 817b, a gate insulating film 818, gate electrodes 819a, 819b, and a first interlayer insulating film 820.
, A source wiring (source signal line) 821, a drain wiring 822, and channel formation region protective films 863 and 864. Note that the gate insulating film 818 or the first interlayer insulating film 820 may be common to all TFTs on the substrate, or may be different depending on the circuit or element.

【0242】また、図16に示すスイッチング用TFT
730はゲート電極817a、817bが電気的に接続さ
れており、いわゆるダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造(直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造)で
あっても良い。
The switching TFT shown in FIG.
Reference numeral 730 denotes a so-called double gate structure in which gate electrodes 817a and 817b are electrically connected. Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used.

【0243】マルチゲート構造はオフ電流を低減する上
で極めて有効であり、スイッチング用TFTのオフ電流
を十分に低くすれば、それだけ電流制御用TFT731
のゲート電極に接続されたコンデンサが必要とする最低
限の容量を抑えることができる。即ち、コンデンサの面
積を小さくすることができるので、マルチゲート構造と
することは発光素子の有効発光面積を広げる上でも有効
である。
The multi-gate structure is extremely effective in reducing the off-state current. If the off-state current of the switching TFT is sufficiently reduced, the current control TFT 731 is accordingly reduced.
The minimum capacitance required by the capacitor connected to the gate electrode can be suppressed. That is, since the area of the capacitor can be reduced, a multi-gate structure is effective in increasing the effective light emitting area of the light emitting element.

【0244】さらに、スイッチング用TFT730にお
いては、LDD領域815a〜815dは、ゲート絶縁膜
818を介してゲート電極819a、819bと重ならな
いように設ける。このような構造はオフ電流を低減する
上で非常に効果的である。また、LDD領域815a〜
815dの長さ(幅)は0.5〜3.5μm、代表的に
は2.0〜2.5μmとすれば良い。
Further, in the switching TFT 730, the LDD regions 815a to 815d are provided so as not to overlap the gate electrodes 819a and 819b via the gate insulating film 818. Such a structure is very effective in reducing off-state current. Also, the LDD regions 815a to 815a
The length (width) of 815d may be 0.5 to 3.5 μm, typically 2.0 to 2.5 μm.

【0245】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が加えられない領域)を設け
ることはオフ電流を下げるという点ではさらに好まし
い。また、二つ以上のゲート電極を有するマルチゲート
構造の場合、チャネル形成領域の間に設けられた分離領
域816(ソース領域又はドレイン領域と同一の濃度で
同一の不純物元素が添加された領域)がオフ電流の低減
に効果的である。
Note that providing an offset region (a region made of a semiconductor layer having the same composition as the channel formation region and to which a gate voltage is not applied) between the channel formation region and the LDD region is further in terms of reducing off-state current. preferable. In the case of a multi-gate structure having two or more gate electrodes, an isolation region 816 (a region to which the same impurity element is added at the same concentration as the source or drain region) provided between channel formation regions is provided. It is effective in reducing off-state current.

【0246】次に、電流制御用TFT731は、ソース
領域826、ドレイン領域827及びチャネル形成領域
829を含む活性層と、ゲート絶縁膜818と、ゲート
電極830と、第1層間絶縁膜820と、チャネル形成
領域保護膜865と、ソース配線831並びにドレイン
配線832を有して形成される。
Next, the current controlling TFT 731 includes an active layer including a source region 826, a drain region 827, and a channel forming region 829, a gate insulating film 818, a gate electrode 830, a first interlayer insulating film 820, It is formed to include a formation region protective film 865, a source wiring 831 and a drain wiring 832.

【0247】また、スイッチング用TFT730のドレ
イン領域814は電流制御用TFT731のゲート83
0に接続されている。図示してはいないが、具体的には
電流制御用TFT731のゲート電極830はスイッチ
ング用TFT730のドレイン領域814とドレイン配
線(接続配線とも言える)822を介して電気的に接続
されている。なお、ゲート電極830はシングルゲート
構造となっているが、マルチゲート構造であっても良
い。また、電流制御用TFT731のソース配線831
は電源供給線(図示せず)に接続される。
The drain region 814 of the switching TFT 730 is connected to the gate 83 of the current controlling TFT 731.
Connected to 0. Although not shown, specifically, the gate electrode 830 of the current control TFT 731 is electrically connected to the drain region 814 of the switching TFT 730 via a drain wiring (also referred to as a connection wiring) 822. Note that the gate electrode 830 has a single gate structure, but may have a multi-gate structure. The source wiring 831 of the current controlling TFT 731
Is connected to a power supply line (not shown).

【0248】電流制御用TFT731は発光素子に注入
される電流量を制御するための素子であり、比較的多く
の電流が流れる。そのため、チャネル幅(W)はスイッ
チング用TFT730のチャネル幅よりも大きく設計す
ることが好ましい。また、電流制御用TFT731に過
剰な電流が流れないように、チャネル長(L)は長めに
設計することが好ましい。望ましくは一画素あたり0.
5〜2μA(好ましくは1〜1.5μA)となるように
する。
The current controlling TFT 731 is an element for controlling the amount of current injected into the light emitting element, and a relatively large amount of current flows. Therefore, the channel width (W) is preferably designed to be larger than the channel width of the switching TFT 730. Further, it is preferable to design the channel length (L) to be longer so that an excessive current does not flow through the current controlling TFT 731. Desirably, the pixel size is set at 0. 1 per pixel.
It is set to 5 to 2 μA (preferably 1 to 1.5 μA).

【0249】またさらに、電流制御用TFT731の活
性層(特にチャネル形成領域)の膜厚を厚くする(好ま
しくは50〜100nm、さらに好ましくは60〜80
nm)ことによって、TFTの劣化を抑えてもよい。逆
に、スイッチング用TFT730の場合はオフ電流を小
さくするという観点から見れば、活性層(特にチャネル
形成領域)の膜厚を薄くする(好ましくは20〜50n
m、さらに好ましくは25〜40nm)ことも有効であ
る。
Further, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 731 is increased (preferably 50 to 100 nm, more preferably 60 to 80 nm).
nm), deterioration of the TFT may be suppressed. Conversely, in the case of the switching TFT 730, from the viewpoint of reducing the off-state current, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 n).
m, more preferably 25 to 40 nm) is also effective.

【0250】またバッファ用TFT735、リセット用
TFT734、センサTFT736は、それぞれソース
配線845、846、885を有している。また同様
に、ドレイン配線847、848、887、ゲート電極
843、839、883、ソース領域840、835、
880、チャネル形成領域842、838、882、ド
レイン領域841、836、881、ゲート絶縁膜81
8、第1層間絶縁膜820、チャネル形成領域保護膜8
61、862、867、LDD領域844a、844
b、884a、884bをそれぞれ有している。
The buffer TFT 735, reset TFT 734, and sensor TFT 736 have source wirings 845, 846, and 885, respectively. Similarly, drain wirings 847, 848, 887, gate electrodes 843, 839, 883, source regions 840, 835,
880, channel formation regions 842, 838, 882, drain regions 841, 836, 881, gate insulating film 81
8, first interlayer insulating film 820, channel formation region protection film 8
61, 862, 867, LDD regions 844a, 844
b, 884a, and 884b, respectively.

【0251】なお本実施例ではバッファ用TFT735
及びセンサTFT736にLDD領域844a、844
b、884a、884bを設けたが、LDD領域を有さ
ない構成であっても良い。またソース領域側、又はドレ
イン領域側にそれぞれ1つだけLDD領域を有する構成
であっても良い。
In this embodiment, the buffer TFT 735 is used.
And LDD regions 844a and 844 in the sensor TFT 736.
b, 884a, and 884b are provided, but a configuration having no LDD region may be employed. Further, a configuration in which only one LDD region is provided on each of the source region side and the drain region side may be employed.

【0252】また、pチャネル型TFTであるリセット
用TFT734は、ホットキャリア注入による劣化が殆
ど気にならないので、特にLDD領域を設けなくても良
い。勿論、nチャネル型TFTであるバッファ用TFT
735、センサ用TFT736と同様にLDD領域を設
け、ホットキャリア対策を講じることも可能である。
The reset TFT 734, which is a p-channel TFT, does not need to be provided with an LDD region in particular because the deterioration due to hot carrier injection is hardly noticeable. Of course, n-channel type TFT for buffer
It is also possible to provide an LDD region similarly to 735 and the sensor TFT 736 to take measures against hot carriers.

【0253】なおチャネル形成領域保護膜861〜86
5はチャネル形成領域842、838、817a、81
7b、829、882を形成するためのマスクである。
チャネル形成領域保護膜861〜865は光を透過する
必要がある。
Note that channel formation region protective films 861 to 86
5 is a channel forming region 842, 838, 817a, 81
This is a mask for forming 7b, 829, and 882.
The channel formation region protective films 861 to 865 need to transmit light.

【0254】849は第1パッシベーション膜であり、
膜厚は10nm〜1μm(好ましくは200〜500n
m)とすれば良い。材料としては、珪素を含む絶縁膜
(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用
いることができる。このパッシベーション膜847は形
成されたTFTをアルカリ金属や水分から保護する役割
金属を有する。最終的にTFT(特に電流制御用TF
T)の上方に設けられる有機化合物層854にはナトリ
ウム等のアルカリ金属が含まれている。即ち、第1パッ
シベーション膜849はこれらのアルカリ金属(可動イ
オン)をTFT側に侵入させない保護層としても働く。
Reference numeral 849 denotes a first passivation film,
The film thickness is 10 nm to 1 μm (preferably 200 to 500 n
m). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. This passivation film 847 has a role of protecting the formed TFT from alkali metals and moisture. Finally TFT (especially TF for current control)
The organic compound layer 854 provided above T) contains an alkali metal such as sodium. That is, the first passivation film 849 also functions as a protective layer that prevents these alkali metals (mobile ions) from entering the TFT side.

【0255】また、851は第2層間絶縁膜であり、T
FTによってできる段差の平坦化を行う平坦化膜として
の機能を有する。第2層間絶縁膜851としては、有機
樹脂膜が好ましく、ポリイミド、ポリアミド、アクリ
ル、BCB(ベンゾシクロブテン)等を用いると良い。
これらの有機樹脂膜は良好な平坦面を形成しやすく、比
誘電率が低いという利点を有する。有機化合物層は凹凸
に非常に敏感であるため、TFTによる段差は第2層間
絶縁膜851で殆ど吸収してしまうことが望ましい。ま
た、ゲート信号線やデータ信号線と発光素子の陰極との
間に形成される寄生容量を低減する上で、比誘電率の低
い材料を厚く設けておくことが望ましい。従って、膜厚
は0.5〜5μm(好ましくは1.5〜2.5μm)が好
ましい。
Reference numeral 851 denotes a second interlayer insulating film.
It has a function as a flattening film for flattening a step formed by FT. As the second interlayer insulating film 851, an organic resin film is preferable, and polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like is preferably used.
These organic resin films have an advantage that a good flat surface is easily formed and the relative dielectric constant is low. Since the organic compound layer is very sensitive to irregularities, it is desirable that the step due to the TFT is almost completely absorbed by the second interlayer insulating film 851. In order to reduce the parasitic capacitance formed between the gate signal line or the data signal line and the cathode of the light emitting element, it is desirable to provide a thick material having a low relative dielectric constant. Therefore, the film thickness is preferably 0.5 to 5 μm (preferably 1.5 to 2.5 μm).

【0256】また、852は透明導電膜でなる画素電極
(発光素子の陽極)であり、第2層間絶縁膜851及び
第1パッシベーション膜849にコンタクトホール(開
孔)を開けた後、形成された開孔部において電流制御用
TFT731のドレイン配線832に接続されるように
形成される。また、860は透明導電膜でなるセンサ用
配線であり、第2層間絶縁膜851及び第1パッシベー
ション膜849にコンタクトホール(開孔)を開けた
後、形成された開孔部においてセンサTFT736のソ
ース配線885に接続されるように、画素電極852と
同時に形成される。なお、図16のように画素電極85
2とドレイン領域827とが直接接続されないようにし
ておくと、有機化合物層のアルカリ金属が画素電極を経
由して活性層へ侵入することを防ぐことができる。
Reference numeral 852 denotes a pixel electrode (anode of a light emitting element) made of a transparent conductive film, which is formed after forming a contact hole (opening) in the second interlayer insulating film 851 and the first passivation film 849. The opening is formed so as to be connected to the drain wiring 832 of the current controlling TFT 731. Reference numeral 860 denotes a sensor wiring made of a transparent conductive film. After forming a contact hole (opening) in the second interlayer insulating film 851 and the first passivation film 849, the source of the sensor TFT 736 is formed in the formed opening. It is formed simultaneously with the pixel electrode 852 so as to be connected to the wiring 885. Note that, as shown in FIG.
If the second region and the drain region 827 are not directly connected, it is possible to prevent the alkali metal of the organic compound layer from entering the active layer via the pixel electrode.

【0257】画素電極852及びセンサ用配線860の
上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜で
なる第3層間絶縁膜853が0.3〜1μmの厚さに設
けられる。この第3層間絶縁膜853は画素電極852
の上にエッチングにより開口部が設けられ、その開口部
の縁はテーパー形状となるようにエッチングする。テー
パーの角度は10〜60°(好ましくは30〜50°)
とすると良い。
On the pixel electrode 852 and the sensor wiring 860, a third interlayer insulating film 853 made of a silicon oxide film, a silicon nitride oxide film, or an organic resin film is provided with a thickness of 0.3 to 1 μm. This third interlayer insulating film 853 is
An opening is provided on the substrate by etching, and the edge of the opening is etched so as to have a tapered shape. The angle of the taper is 10-60 ° (preferably 30-50 °)
It is good to

【0258】第3層間絶縁膜853の上には有機化合物
層854が設けられる。有機化合物層854は単層又は
積層構造で用いられるが、積層構造で用いた方が発光効
率は良い。一般的には電極上に正孔注入層/正孔輸送層
/発光層/電子輸送層の順に形成されるが、正孔輸送層
/発光層/電子輸送層、または正孔注入層/正孔輸送層
/発光層/電子輸送層/電子注入層のような構造でも良
い。本発明では公知のいずれの構造を用いても良いし、
有機化合物層に対して蛍光性色素等をドーピングしても
良い。
On the third interlayer insulating film 853, an organic compound layer 854 is provided. Although the organic compound layer 854 is used in a single layer or a stacked structure, the use of the stacked structure has higher luminous efficiency. Generally, a hole injecting layer / a hole transporting layer / a light emitting layer / an electron transporting layer are formed on an electrode in the order of hole transporting layer / a light emitting layer / an electron transporting layer, or a hole injecting layer / a hole. A structure such as a transport layer / light-emitting layer / electron transport layer / electron injection layer may be used. In the present invention, any known structure may be used,
The organic compound layer may be doped with a fluorescent dye or the like.

【0259】図16の構造はRGBに対応した三種類の
発光素子を形成する方式を用いた場合の例である。な
お、図16には一つの画素しか図示していないが、同一
構造の画素が赤、緑又は青のそれぞれの色に対応して形
成され、これによりカラー表示を行うことができる。本
発明はカラー表示方式に関わらず実施することが可能で
ある。
The structure shown in FIG. 16 is an example in the case where a method of forming three kinds of light emitting elements corresponding to RGB is used. Although only one pixel is shown in FIG. 16, pixels having the same structure are formed corresponding to the respective colors of red, green, and blue, whereby color display can be performed. The present invention can be implemented regardless of the color display method.

【0260】有機化合物層854の上には対向電極とし
ての発光素子の陰極855が設けられる。陰極855と
しては、仕事関数の小さいマグネシウム(Mg)、リチ
ウム(Li)若しくはカルシウム(Ca)を含む材料を
用いる。好ましくはMgAg(MgとAgをMg:Ag
=10:1で混合した材料)でなる電極を用いれば良
い。他にもMgAgAl電極、LiAl電極、また、L
iFAl電極が挙げられる。
On the organic compound layer 854, a cathode 855 of a light emitting element as a counter electrode is provided. As the cathode 855, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a small work function is used. Preferably, MgAg (Mg and Ag are Mg: Ag
= 10: 1). In addition, MgAgAl electrode, LiAl electrode, and L
an iFAl electrode.

【0261】陰極855は有機化合物層854を形成し
た後、大気解放しないで連続的に形成することが望まし
い。陰極855と有機化合物層854との界面状態は発
光素子の発光効率に大きく影響するからである。なお、
本明細書中では、画素電極(陽極)、有機化合物層及び
陰極で形成される発光素子を発光素子と呼ぶ。なお図1
6はセンサ用画素の断面図を示しているので、画素電極
852、有機化合物層854、対向電極855からなる
点線で囲まれた箇所は、センサ用発光素子732であ
る。
After forming the organic compound layer 854, the cathode 855 is preferably formed continuously without opening to the atmosphere. This is because the interface state between the cathode 855 and the organic compound layer 854 greatly affects the luminous efficiency of the light emitting element. In addition,
In this specification, a light-emitting element formed by a pixel electrode (anode), an organic compound layer, and a cathode is referred to as a light-emitting element. FIG. 1
6 is a cross-sectional view of the sensor pixel, and a portion surrounded by a dotted line including the pixel electrode 852, the organic compound layer 854, and the counter electrode 855 is the sensor light emitting element 732.

【0262】有機化合物層854と陰極855とでなる
積層体は、各画素で個別に形成する必要があるが、有機
化合物層854は水分に極めて弱いため、通常のフォト
リソグラフィ技術を用いることができない。従って、メ
タルマスク等の物理的なマスク材を用い、真空蒸着法、
スパッタ法、プラズマCVD法等の気相法で選択的に形
成することが好ましい。
A laminate composed of the organic compound layer 854 and the cathode 855 must be individually formed for each pixel. However, since the organic compound layer 854 is extremely weak to moisture, ordinary photolithography cannot be used. . Therefore, using a physical mask material such as a metal mask, a vacuum deposition method,
It is preferable to selectively form by a vapor phase method such as a sputtering method or a plasma CVD method.

【0263】なお、有機化合物層854を選択的に形成
する方法として、インクジェット法、スクリーン印刷法
又はスピンコート法等を用いることも可能であるが、こ
れらは現状では陰極の連続形成ができないので、上述の
方法の方が好ましいと言える。
As a method for selectively forming the organic compound layer 854, an ink jet method, a screen printing method, a spin coating method, or the like can be used. However, since these methods cannot continuously form a cathode at present, they can be used. It can be said that the above method is more preferable.

【0264】また、対向電極855上に保護電極を設け
ても良い。保護電極は、陰極855を外部の水分等から
保護すると同時に、各画素の陰極855を接続するため
の電極である。保護電極としては、アルミニウム(A
l)、銅(Cu)若しくは銀(Ag)を含む低抵抗な材
料を用いることが好ましい。この保護電極には有機化合
物層の発熱を緩和する放熱効果も期待できる。また、上
記有機化合物層854、陰極855を形成した後、大気
解放しないで連続的に保護電極まで形成することも有効
である。
[0264] A protective electrode may be provided on the counter electrode 855. The protection electrode is an electrode for protecting the cathode 855 from external moisture and the like and for connecting the cathode 855 of each pixel. Aluminum (A
l), a low-resistance material containing copper (Cu) or silver (Ag) is preferably used. This protective electrode can also be expected to have a heat radiation effect of reducing heat generation of the organic compound layer. It is also effective to form the organic compound layer 854 and the cathode 855 continuously after forming the organic compound layer 854 and the cathode, without opening to the atmosphere.

【0265】なお、図16に図示されたTFTは全て、
ポリシリコン膜を活性層として有していても良いことは
言うまでもない。
Note that all the TFTs shown in FIG.
Needless to say, a polysilicon film may be included as an active layer.

【0266】本発明は、図16の発光装置の構造に限定
されるものではなく、図16の構造は本発明を実施する
上での好ましい形態の一つに過ぎない。
The present invention is not limited to the structure of the light emitting device shown in FIG. 16, and the structure shown in FIG. 16 is only one of preferred modes for carrying out the present invention.

【0267】(実施例5)本実施例では、本発明の発光
装置の外観図の一例について説明する。
[Embodiment 5] In this embodiment, an example of an external view of a light emitting device of the present invention will be described.

【0268】図17(A)は本発明の発光装置の上面図
である。図17(A)において、4010は基板、40
11は表示部、4012はソース信号線駆動回路、40
13はゲート信号線駆動回路であり、それぞれの駆動回
路は配線4014〜4016を経てFPC4017に至
り、外部機器へと接続される。
FIG. 17A is a top view of the light emitting device of the present invention. In FIG. 17A, reference numeral 4010 denotes a substrate;
11 is a display unit, 4012 is a source signal line drive circuit, 40
Reference numeral 13 denotes a gate signal line driving circuit. Each driving circuit reaches an FPC 4017 via wirings 4014 to 4016 and is connected to an external device.

【0269】またセンサ部4019は、配線4020に
よって表示部4011と接続されており、配線4018
によってFPC4017に至り、基板の外部に設けられ
ている補正回路又はビデオ信号補正回路に接続される。
なお本実施例では補正回路又はビデオ信号補正回路を基
板の外部に設けているが、本発明はこれに限定されず、
補正回路又はビデオ信号補正回路を基板上に設けても良
い。
The sensor section 4019 is connected to the display section 4011 by a wiring 4020,
The FPC 4017 is connected to a correction circuit or a video signal correction circuit provided outside the substrate.
In this embodiment, the correction circuit or the video signal correction circuit is provided outside the substrate, but the present invention is not limited to this.
A correction circuit or a video signal correction circuit may be provided over a substrate.

【0270】このとき、少なくとも表示部4011及び
センサ部4019、好ましくは駆動回路4012、40
13、センサ部4019及び表示部4011を囲むよう
にして、カバー材6000、シーリング材(ハウジング
材ともいう)7000、密封材(第2のシーリング材)
7001が設けられている。
At this time, at least the display portion 4011 and the sensor portion 4019, preferably the drive circuits 4012 and 4019
13, a cover member 6000, a sealing material (also referred to as a housing material) 7000, and a sealing material (a second sealing material) so as to surround the sensor portion 4019 and the display portion 4011.
7001 is provided.

【0271】また、図17(B)は本実施例の発光装置
の断面構造であり、基板4010、下地膜4021の上
に駆動回路用TFT(但し、ここではnチャネル型TF
Tとpチャネル型TFTを組み合わせたCMOS回路を
図示している。)4022及び表示用画素が有するTF
T4023(但し、ここでは発光素子への電流を制御す
る電流制御用TFTだけ図示している。)が形成されて
いる。なお、ここではセンサ用画素が有するTFTは図
示していない。これらのTFTは公知の構造(トップゲ
ート構造またはボトムゲート構造)を有していれば良
い。
FIG. 17B shows a cross-sectional structure of the light emitting device of this embodiment, in which a TFT for a driving circuit (here, n-channel type TF) is provided on a substrate 4010 and a base film 4021.
1 illustrates a CMOS circuit combining a T and a p-channel TFT. ) 4022 and TF of the display pixel
T4023 (however, only a current control TFT for controlling a current to the light emitting element is illustrated here) is formed. Note that a TFT included in the sensor pixel is not illustrated here. These TFTs may have a known structure (top gate structure or bottom gate structure).

【0272】公知の作製方法を用いて駆動回路用TFT
4022、電流制御用TFT4023が完成したら、樹
脂材料でなる層間絶縁膜(平坦化膜)4026の上に電
流制御用TFT4023のドレインと電気的に接続する
透明導電膜でなる画素電極4027を形成する。透明導
電膜としては、酸化インジウムと酸化スズとの化合物
(ITOと呼ばれる)または酸化インジウムと酸化亜鉛
との化合物を用いることができる。そして、画素電極4
027を形成したら、絶縁膜4028を形成し、画素電
極4027上に開口部を形成する。
A TFT for a driving circuit is manufactured by using a known manufacturing method.
4022, when the current control TFT 4023 is completed, a pixel electrode 4027 made of a transparent conductive film electrically connected to the drain of the current control TFT 4023 is formed on an interlayer insulating film (planarization film) 4026 made of a resin material. As the transparent conductive film, a compound of indium oxide and tin oxide (called ITO) or a compound of indium oxide and zinc oxide can be used. And the pixel electrode 4
After the 027 is formed, an insulating film 4028 is formed, and an opening is formed over the pixel electrode 4027.

【0273】次に、有機化合物層4029を形成する。
有機化合物層4029は公知の有機材料(正孔注入層、
正孔輸送層、発光層、電子輸送層または電子注入層)を
自由に組み合わせて積層構造または単層構造とすれば良
い。どのような構造とするかは公知の技術を用いれば良
い。また、有機化合物層を構成する有機材料には低分子
系材料と高分子系(ポリマー系)材料とがある。低分子
系材料を用いる場合は蒸着法を用いるが、高分子系材料
を用いる場合には、スピンコート法、印刷法またはイン
クジェット法等の簡易な方法を用いることが可能であ
る。
Next, an organic compound layer 4029 is formed.
The organic compound layer 4029 is formed of a known organic material (a hole injection layer,
A layered structure or a single-layered structure may be obtained by freely combining a hole transport layer, a light emitting layer, an electron transport layer, or an electron injection layer). A known technique may be used to determine the structure. The organic material constituting the organic compound layer includes a low-molecular material and a high-molecular (polymer) material. When a low molecular material is used, an evaporation method is used. When a high molecular material is used, a simple method such as a spin coating method, a printing method, or an ink jet method can be used.

【0274】本実施例では、シャドーマスクを用いて蒸
着法により有機化合物層を形成する。シャドーマスクを
用いて画素ごとに波長の異なる発光が可能な発光層(赤
色発光層、緑色発光層及び青色発光層)を形成すること
で、カラー表示が可能となる。その他にも、色変換層
(CCM)とカラーフィルターを組み合わせた方式、白
色発光層とカラーフィルターを組み合わせた方式がある
がいずれの方法を用いても良い。勿論、単色発光の発光
装置とすることもできる。
In this embodiment, an organic compound layer is formed by an evaporation method using a shadow mask. By forming a light-emitting layer (a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer) capable of emitting light of different wavelengths for each pixel using a shadow mask, color display is possible. In addition, there are a method in which a color conversion layer (CCM) and a color filter are combined, and a method in which a white light emitting layer and a color filter are combined, and any method may be used. Needless to say, a light emitting device that emits monochromatic light can also be used.

【0275】有機化合物層4029を形成したら、その
上に陰極4030を形成する。陰極4030と有機化合
物層4029の界面に存在する水分や酸素は極力排除し
ておくことが望ましい。従って、真空中で有機化合物層
4029と陰極4030を連続成膜するか、有機化合物
層4029を不活性雰囲気で形成し、大気解放しないで
陰極4030を形成するといった工夫が必要である。マ
ルチチャンバー方式(クラスターツール方式)の成膜装
置を用いることで上述のような成膜を行うこともでき
る。
After forming the organic compound layer 4029, the cathode 4030 is formed thereon. It is desirable to remove moisture and oxygen existing at the interface between the cathode 4030 and the organic compound layer 4029 as much as possible. Therefore, it is necessary to devise a method of continuously forming the organic compound layer 4029 and the cathode 4030 in a vacuum, or forming the organic compound layer 4029 in an inert atmosphere and forming the cathode 4030 without opening to the atmosphere. The above-described film formation can also be performed by using a multi-chamber method (cluster tool method) film formation apparatus.

【0276】なお、本実施例では陰極4030として、
LiF(フッ化リチウム)膜とAl(アルミニウム)膜
の積層構造を用いる。具体的には有機化合物層4029
上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を
形成し、その上に300nm厚のアルミニウム膜を形成
する。勿論、公知の陰極材料であるMgAg電極を用い
ても良い。そして陰極4030は4031で示される領
域において配線4016に接続される。配線4016は
陰極4030に所定の電圧を与えるための電源供給線で
あり、導電性ペースト材料4032を介してFPC40
17に接続される。
In the present embodiment, the cathode 4030 is
A laminated structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used. Specifically, the organic compound layer 4029
A LiF (lithium fluoride) film having a thickness of 1 nm is formed thereon by a vapor deposition method, and an aluminum film having a thickness of 300 nm is formed thereon. Of course, a MgAg electrode which is a known cathode material may be used. The cathode 4030 is connected to the wiring 4016 in a region indicated by 4031. The wiring 4016 is a power supply line for applying a predetermined voltage to the cathode 4030, and the FPC 40 through a conductive paste material 4032.
17 is connected.

【0277】4031に示された領域において陰極40
30と配線4016とを電気的に接続するために、層間
絶縁膜4026及び絶縁膜4028にコンタクトホール
を形成する必要がある。これらは層間絶縁膜4026の
エッチング時(画素電極用コンタクトホールの形成時)
や絶縁膜4028のエッチング時(有機化合物層形成前
の開口部の形成時)に形成しておけば良い。また、絶縁
膜4028をエッチングする際に、層間絶縁膜4026
まで一括でエッチングしても良い。この場合、層間絶縁
膜4026と絶縁膜4028が同じ樹脂材料であれば、
コンタクトホールの形状を良好なものとすることができ
る。
In the region indicated by 4031, the cathode 40
In order to electrically connect the wiring 30 and the wiring 3016, it is necessary to form contact holes in the interlayer insulating film 4026 and the insulating film 4028. These are at the time of etching the interlayer insulating film 4026 (at the time of forming the contact hole for the pixel electrode).
Or at the time of etching the insulating film 4028 (at the time of forming the opening before forming the organic compound layer). Further, when the insulating film 4028 is etched, an interlayer insulating film 4026 is formed.
Etching may be performed all at once. In this case, if the interlayer insulating film 4026 and the insulating film 4028 are the same resin material,
The shape of the contact hole can be made good.

【0278】このようにして形成された発光素子の表面
を覆って、パッシベーション膜6003、充填材600
4、カバー材6000が形成される。
The passivation film 6003 and the filler 600 cover the surface of the light emitting element thus formed.
4. The cover material 6000 is formed.

【0279】さらに、画素電極4027と有機化合物層
4029と陰極4030とを含む発光素子を囲むように
して、カバー材6000と基板4010の内側にシーリ
ング材7000が設けられ、さらにシーリング材700
0の外側には密封材(第2のシーリング材)7001が
形成される。
Further, a sealing material 7000 is provided inside the cover member 6000 and the substrate 4010 so as to surround the light emitting element including the pixel electrode 4027, the organic compound layer 4029, and the cathode 4030.
A sealing material (a second sealing material) 7001 is formed outside the zero.

【0280】このとき、この充填材6004は、カバー
材6000を接着するための接着剤としても機能する。
充填材6004としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ
ニルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材6004の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
At this time, the filler 6004 also functions as an adhesive for bonding the cover material 6000.
As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because a moisture absorbing effect can be maintained.

【0281】また、充填材6004の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
[0281] The filler 6004 may contain a spacer. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.

【0282】スペーサーを設けた場合、パッシベーショ
ン膜6003はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
In the case where a spacer is provided, the passivation film 6003 can reduce the spacer pressure.
Further, a resin film or the like for relaxing the spacer pressure may be provided separately from the passivation film.

【0283】また、カバー材6000としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibe
rglass−Reinforced Plastic
s)板、PVF(ポリビニルフルオライド)フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材600
4としてPVBやEVAを用いる場合、数十μmのアル
ミニウムホイルをPVFフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
As the cover material 6000, a glass plate, an aluminum plate, a stainless steel plate, FRP (Five)
rglass-Reinforced Plastic
s) plate, PVF (polyvinyl fluoride) film,
Mylar film, polyester film or acrylic film can be used. The filling material 600
When PVB or EVA is used as 4, it is preferable to use a sheet having a structure in which aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.

【0284】但し、発光素子からの発光方向(光の放射
方向)によっては、カバー材6000が透光性を有する
必要がある。
However, depending on the direction of light emission from the light emitting element (the direction of light emission), the cover material 6000 needs to have a light transmitting property.

【0285】また、配線4016はシーリング材700
0および密封材7001と基板4010との隙間を通っ
てFPC4017に電気的に接続される。なお、ここで
は配線4016について説明したが、他の配線401
4、4015、4018も同様にしてシーリング材70
00および密封材7001の下を通ってFPC4017
に電気的に接続される。
The wiring 4016 is made of a sealing material 700.
0 and through the gap between the sealing material 7001 and the substrate 4010, and is electrically connected to the FPC 4017. Although the wiring 4016 has been described here, the other wiring 401
4, 4015 and 4018 in the same manner
00 and FPC 4017 under sealant 7001
Is electrically connected to

【0286】なお本実施例では、充填材6004を設け
てからカバー材6000を接着し、充填材6004の側
面(露呈面)を覆うようにシーリング材7000を取り
付けているが、カバー材6000及びシーリング材70
00を取り付けてから、充填材6004を設けても良
い。この場合、基板4010、カバー材6000及びシ
ーリング材7000で形成されている空隙に通じる充填
材の注入口を設ける。そして前記空隙を真空状態(10
-2Torr以下)にし、充填材の入っている水槽に注入
口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。
In this embodiment, after the filler 6004 is provided, the cover 6000 is adhered, and the sealing material 7000 is attached so as to cover the side surface (exposed surface) of the filler 6004. Lumber 70
After attaching 00, the filler 6004 may be provided. In this case, an injection port for a filler is provided to communicate with a space formed by the substrate 4010, the cover material 6000, and the sealing material 7000. Then, the gap is vacuumed (10
-2 Torr or less), immerse the injection port in the water tank containing the filler, and then fill the gap with the filler by setting the pressure outside the gap higher than the pressure inside the gap.

【0287】(実施例6)本実施例では、本実施例で
は、本発明の発光装置の外観図について、実施例5とは
異なる例について、図18(A)、(B)を用いて説明
する。図17(A)、(B)と同じ番号のものは同じ部
分を指しているので説明は省略する。
(Embodiment 6) In this embodiment, an external view of a light emitting device of the present invention, which is different from that of Embodiment 5, will be described with reference to FIGS. 18A and 18B. I do. 17A and 17B denote the same parts, and a description thereof will not be repeated.

【0288】図18(A)は本実施例の発光装置の上面
図であり、図18(A)をA-A'で切断した断面図を図
18(B)に示す。
FIG. 18A is a top view of the light emitting device of this embodiment, and FIG. 18B is a cross-sectional view taken along line AA ′ of FIG.

【0289】実施例5に従って、発光素子の表面を覆っ
てパッシベーション膜6003までを形成する。
In accordance with Embodiment 5, a passivation film 6003 is formed to cover the surface of the light emitting element.

【0290】さらに、発光素子を覆うようにして充填材
6004を設ける。この充填材6004は、カバー材6
000を接着するための接着剤としても機能する。充填
材6004としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ
ニルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材6004の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
[0290] Further, a filler 6004 is provided so as to cover the light-emitting element. This filler 6004 is used as the cover material 6
000 also functions as an adhesive for bonding. As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because a moisture absorbing effect can be maintained.

【0291】また、充填材6004の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
[0291] A spacer may be contained in the filler 6004. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.

【0292】スペーサーを設けた場合、パッシベーショ
ン膜6003はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
In the case where a spacer is provided, the passivation film 6003 can reduce the spacer pressure.
Further, a resin film or the like for relaxing the spacer pressure may be provided separately from the passivation film.

【0293】また、カバー材6000としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibe
rglass−Reinforced Plastic
s)板、PVF(ポリビニルフルオライド)フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材600
4としてPVBやEVAを用いる場合、数十μmのアル
ミニウムホイルをPVFフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
As the cover material 6000, a glass plate, an aluminum plate, a stainless steel plate, FRP (Fiber)
rglass-Reinforced Plastic
s) plate, PVF (polyvinyl fluoride) film,
Mylar film, polyester film or acrylic film can be used. The filling material 600
When PVB or EVA is used as 4, it is preferable to use a sheet having a structure in which aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.

【0294】但し、発光素子からの発光方向(光の放射
方向)によっては、カバー材6000が透光性を有する
必要がある。
However, depending on the light emitting direction (light emitting direction) from the light emitting element, the cover material 6000 needs to have a light transmitting property.

【0295】次に、充填材6004を用いてカバー材6
000を接着した後、充填材6004の側面(露呈面)
を覆うようにフレーム材6001を取り付ける。フレー
ム材6001はシーリング材(接着剤として機能する)
6002によって接着される。このとき、シーリング材
6002としては、光硬化性樹脂を用いるのが好ましい
が、有機化合物層の耐熱性が許せば熱硬化性樹脂を用い
ても良い。なお、シーリング材6002はできるだけ水
分や酸素を透過しない材料であることが望ましい。ま
た、シーリング材6002の内部に乾燥剤を添加してあ
っても良い。
Next, the cover material 6 was
After bonding 000, the side surface of filler 6004 (exposed surface)
Frame material 6001 is attached so as to cover. The frame material 6001 is a sealing material (functions as an adhesive)
Glued by 6002. At this time, a photocurable resin is preferably used as the sealing material 6002, but a thermosetting resin may be used as long as heat resistance of the organic compound layer is allowed. Note that the sealing material 6002 is preferably a material that does not transmit moisture or oxygen as much as possible. Further, a desiccant may be added to the inside of the sealing material 6002.

【0296】また、配線4016はシーリング材600
2と基板4010との隙間を通ってFPC4017に電
気的に接続される。なお、ここでは配線4016につい
て説明したが、他の配線4014、4015、4018
も同様にしてシーリング材6002の下を通ってFPC
4017に電気的に接続される。
The wiring 4016 is made of the sealing material 600.
2 is electrically connected to the FPC 4017 through a gap between the substrate 2 and the substrate 4010. Although the wiring 4016 has been described here, the other wirings 4014, 4015, and 4018
In the same way, pass under the sealing material 6002 and
4017 is electrically connected.

【0297】なお本実施例では、充填材6004を設け
てからカバー材6000を接着し、充填材6004の側
面(露呈面)を覆うようにフレーム材6001を取り付
けているが、カバー材6000、シーリング材6002
及びフレーム材6001を取り付けてから、充填材60
04を設けても良い。この場合、基板4010、カバー
材6000、シーリング材6002及びフレーム材60
01で形成されている空隙に通じる充填材の注入口を設
ける。そして前記空隙を真空状態(10-2Torr以
下)にし、充填材の入っている水槽に注入口を浸してか
ら、空隙の外の気圧を空隙の中の気圧よりも高くして、
充填材を空隙の中に充填する。
In this embodiment, after the filling material 6004 is provided, the cover material 6000 is adhered and the frame material 6001 is attached so as to cover the side surface (exposed surface) of the filling material 6004. Lumber 6002
After the frame material 6001 is attached, the filling material 60
04 may be provided. In this case, the substrate 4010, the cover material 6000, the sealing material 6002, and the frame material 60
An injection port for the filler material is provided to communicate with the void formed by No. 01. Then, the gap is evacuated to a vacuum state (10 −2 Torr or less), and the inlet is immersed in a water tank containing the filler, and then the pressure outside the gap is made higher than the pressure inside the gap.
Fill the voids with the filler.

【0298】(実施例7)ここで発光装置における表示
部のさらに詳細な断面構造を図19に、上面構造を図2
0(A)に、回路図を図20(B)に示す。図19、図
20(A)及び図20(B)では共通の符号を用いるの
で互いに参照すれば良い。
(Embodiment 7) FIG. 19 shows a more detailed sectional structure of the display portion in the light emitting device, and FIG.
0 (A) and the circuit diagram is shown in FIG. 20 (B). In FIGS. 19, 20A and 20B, common reference numerals are used, so that they may be referred to each other.

【0299】図19において、基板3501上に設けら
れたスイッチング用TFT3502は公知の方法で形成
されたnチャネル型TFTを用いる。本実施例ではダブ
ルゲート構造としているが、構造及び作製プロセスに大
きな違いはないので説明は省略する。但し、ダブルゲー
ト構造とすることで実質的に二つのTFTが直列に接続
した構造となり、オフ電流値を低減することができると
いう利点がある。なお、本実施例ではダブルゲート構造
としているが、シングルゲート構造でも構わないし、ト
リプルゲート構造やそれ以上のゲート本数を持つマルチ
ゲート構造でも構わない。また、公知の方法で形成され
たpチャネル型TFTを用いて形成しても構わない。
In FIG. 19, as a switching TFT 3502 provided on a substrate 3501, an n-channel TFT formed by a known method is used. In this embodiment, a double gate structure is used. However, since there is no significant difference in the structure and the manufacturing process, the description is omitted. However, the double gate structure has a structure in which two TFTs are substantially connected in series, and has an advantage that an off-current value can be reduced. Although the double gate structure is used in this embodiment, a single gate structure, a triple gate structure, or a multi-gate structure having more gates may be used. Further, it may be formed using a p-channel TFT formed by a known method.

【0300】また、電流制御用TFT3503は公知の
方法で形成されたnチャネル型TFTを用いる。スイッ
チング用TFT3502のドレイン配線35は配線36
によって電流制御用TFT3503のゲート電極37に
電気的に接続されている。また、38で示される配線
は、スイッチング用TFT3502のゲート電極39
a、39bを電気的に接続するゲート配線である。
The current control TFT 3503 uses an n-channel TFT formed by a known method. The drain wiring 35 of the switching TFT 3502 is a wiring 36
Thus, it is electrically connected to the gate electrode 37 of the current controlling TFT 3503. The wiring indicated by 38 is the gate electrode 39 of the switching TFT 3502.
This is a gate wiring for electrically connecting a and 39b.

【0301】電流制御用TFT3503は表示用発光素
子を流れる電流量を制御するための素子であるため、多
くの電流が流れ、熱による劣化やホットキャリアによる
劣化の危険性が高い素子でもある。そのため、電流制御
用TFT3503のドレイン側に、ゲート絶縁膜を介し
てゲート電極に重なるようにLDD領域を設け、熱によ
る劣化やホットキャリアによる劣化を防ぐ構造にしても
良い。
[0301] Since the current control TFT 3503 is an element for controlling the amount of current flowing through the display light-emitting element, a large amount of current flows and is also an element having a high risk of deterioration due to heat or deterioration due to hot carriers. Therefore, an LDD region may be provided on the drain side of the current controlling TFT 3503 so as to overlap the gate electrode with a gate insulating film interposed therebetween, so that deterioration due to heat or deterioration due to hot carriers may be prevented.

【0302】また、本実施例では電流制御用TFT35
03をシングルゲート構造で図示しているが、複数のT
FTを直列につなげたマルチゲート構造としても良い。
さらに、複数のTFTを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
In this embodiment, the current controlling TFT 35 is used.
03 is shown with a single gate structure.
A multi-gate structure in which FTs are connected in series may be used.
Further, a structure in which a plurality of TFTs are connected in parallel to substantially divide the channel formation region into a plurality of regions so that heat can be radiated with high efficiency may be employed. Such a structure is effective as a measure against deterioration due to heat.

【0303】また、図20(A)に示すように、電流制
御用TFT3503のゲート電極37を含む配線36は
3504で示される領域で、電流制御用TFT3503
のドレイン配線40と絶縁膜を介して重なる。このと
き、3504で示される領域では保持容量(コンデン
サ)が形成される。保持容量3504は、電源供給線3
506と電気的に接続された半導体膜3520、ゲート
絶縁膜と同一層の絶縁膜(図示せず)及び配線36との
間で形成される。また、配線36、第1層間絶縁膜と同
一の層(図示せず)及び電源供給線3506で形成され
る容量も保持容量として用いることが可能である。この
保持容量3504は電流制御用TFT3503のゲート
電極37にかかる電圧を保持するためのコンデンサとし
て機能する。なお、電流制御用TFT3503のドレイ
ンは電源供給線(電源線)3506に接続され、常に一
定の電圧が加えられている。
Further, as shown in FIG. 20A, the wiring 36 including the gate electrode 37 of the current control TFT 3503 is located in the region 3504 in the current control TFT 3503.
Overlap with the drain wiring 40 via the insulating film. At this time, a storage capacitor (capacitor) is formed in a region indicated by 3504. The storage capacitor 3504 is connected to the power supply line 3
The semiconductor film 3520 electrically connected to the gate insulating film 506, an insulating film (not shown) in the same layer as the gate insulating film, and the wiring 36 are formed. Further, a capacitor formed by the wiring 36, the same layer (not shown) as the first interlayer insulating film, and the power supply line 3506 can be used as a storage capacitor. This storage capacitor 3504 functions as a capacitor for holding a voltage applied to the gate electrode 37 of the current control TFT 3503. Note that the drain of the current control TFT 3503 is connected to a power supply line (power supply line) 3506, and a constant voltage is constantly applied.

【0304】スイッチング用TFT3502及び電流制
御用TFT3503の上には第1パッシベーション膜4
1が設けられ、その上に樹脂絶縁膜でなる平坦化膜42
が形成される。平坦化膜42を用いてTFTによる段差
を平坦化することは非常に重要である。後に形成される
有機化合物層は非常に薄いため、段差が存在することに
よって発光不良を起こす場合がある。従って、有機化合
物層をできるだけ平坦面に形成しうるように画素電極を
形成する前に平坦化しておくことが望ましい。
The first passivation film 4 is formed on the switching TFT 3502 and the current control TFT 3503.
And a planarizing film 42 made of a resin insulating film thereon.
Is formed. It is very important to flatten the steps due to the TFT using the flattening film 42. Since an organic compound layer to be formed later is very thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the organic compound layer be planarized before forming the pixel electrode so that the organic compound layer can be formed as flat as possible.

【0305】また、43は反射性の高い導電膜でなる画
素電極(表示用発光素子の陰極)であり、電流制御用T
FT3503のドレイン領域に電気的に接続される。画
素電極43としてはアルミニウム合金膜、銅合金膜また
は銀合金膜など低抵抗な導電膜またはそれらの積層膜を
用いることが好ましい。勿論、他の導電膜との積層構造
としても良い。
Reference numeral 43 denotes a pixel electrode (cathode of a light emitting element for display) made of a conductive film having high reflectivity.
It is electrically connected to the drain region of FT3503. As the pixel electrode 43, a low-resistance conductive film such as an aluminum alloy film, a copper alloy film, or a silver alloy film, or a stacked film thereof is preferably used. Of course, a stacked structure with another conductive film may be employed.

【0306】また、絶縁膜(好ましくは樹脂)で形成さ
れたバンク44a、44bにより形成された溝(画素に相
当する)の中に発光層45が形成される。なお図20
(A)では、保持容量3504の位置を明確にするため
に一部バンクを省略しており、バンク44a、44bしか
図示していないが、電源供給線3506とソース配線3
4を一部覆うように、画素間に設けられている。また、
ここでは二画素しか図示していないが、R(赤)、G
(緑)、B(青)の各色に対応した発光層を作り分けて
も良い。発光層とする有機材料としてはπ共役ポリマー
系材料を用いる。代表的なポリマー系材料としては、ポ
リパラフェニレンビニレン(PPV)系、ポリビニルカ
ルバゾール(PVK)系、ポリフルオレン系などが挙げ
られる。
A light emitting layer 45 is formed in a groove (corresponding to a pixel) formed by banks 44a and 44b formed of an insulating film (preferably resin). FIG.
In (A), some banks are omitted in order to clarify the position of the storage capacitor 3504, and only the banks 44a and 44b are shown.
4 is provided between the pixels so as to partially cover them. Also,
Although only two pixels are shown here, R (red), G
Light emitting layers corresponding to the colors (green) and B (blue) may be separately formed. As the organic material for the light emitting layer, a π-conjugated polymer material is used. Typical polymer-based materials include polyparaphenylenevinylene (PPV), polyvinylcarbazole (PVK), and polyfluorene.

【0307】なお、PPV系有機材料としては様々な型
のものがあるが、例えば「H. Shenk,H.Becker,O.Gelse
n,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for
Light Emitting Diodes”,Euro Display,Proceedings,
1999,p.33-37」や特開平10−92576号公報に記載
されたような材料を用いれば良い。
There are various types of PPV-based organic materials, for example, “H. Shenk, H. Becker, O. Gelse
n, E. Kluge, W. Kreuder, and H. Spreitzer, “Polymers for
Light Emitting Diodes ”, Euro Display, Proceedings,
1999, pp. 33-37 ”and JP-A-10-92576.

【0308】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は30〜150n
m(好ましくは40〜100nm)とすれば良い。
As specific light emitting layers, cyanopolyphenylene vinylene is used for a light emitting layer emitting red light, polyphenylene vinylene is used for a light emitting layer emitting green light, and polyphenylene vinylene or polyalkylphenylene is used for a light emitting layer emitting blue light. Good. The film thickness is 30-150n
m (preferably 40 to 100 nm).

【0309】但し、以上の例は発光層として用いること
のできる有機材料の一例であって、これに限定する必要
はまったくない。発光層、電荷輸送層または電荷注入層
を自由に組み合わせて有機化合物層(発光及びそのため
のキャリアの移動を行わせるための層)を形成すれば良
い。
However, the above example is an example of an organic material that can be used as a light emitting layer, and it is not necessary to limit the invention to this. An organic compound layer (a layer for performing light emission and carrier movement therefor) may be formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer.

【0310】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機材料を用
いても良い。また、電荷輸送層や電荷注入層として炭化
珪素等の無機材料を用いることも可能である。これらの
有機材料や無機材料は公知の材料を用いることができ
る。
For example, in this embodiment, an example is shown in which a polymer material is used as the light emitting layer, but a low molecular organic material may be used. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used for these organic materials and inorganic materials.

【0311】本実施例では発光層45の上にPEDOT
(ポリチオフェン)またはPAni(ポリアニリン)で
なる正孔注入層46を設けた積層構造の有機化合物層と
している。そして、正孔注入層46の上には透明導電膜
でなる陽極47が設けられる。本実施例の場合、発光層
45で生成された光は上面側に向かって(TFTの上方
に向かって)放射されるため、陽極は透光性でなければ
ならない。透明導電膜としては酸化インジウムと酸化ス
ズとの化合物や酸化インジウムと酸化亜鉛との化合物を
用いることができるが、耐熱性の低い発光層や正孔注入
層を形成した後で形成するため、可能な限り低温で成膜
できるものが好ましい。
In this embodiment, PEDOT is formed on the light emitting layer 45.
An organic compound layer having a layered structure provided with a hole injection layer 46 made of (polythiophene) or PAni (polyaniline). An anode 47 made of a transparent conductive film is provided on the hole injection layer 46. In the case of this embodiment, since the light generated in the light emitting layer 45 is emitted toward the upper surface side (toward the upper side of the TFT), the anode must be translucent. As the transparent conductive film, a compound of indium oxide and tin oxide or a compound of indium oxide and zinc oxide can be used; however, it is possible to form after forming a light-emitting layer or a hole-injecting layer with low heat resistance. A material that can form a film at a temperature as low as possible is preferable.

【0312】陽極47まで形成された時点で表示用発光
素子3505が完成する。なお、ここでいう表示用発光
素子3505は、画素電極(陰極)43、発光層45、
正孔注入層46及び陽極47で形成されたコンデンサを
指す。図20(A)に示すように画素電極43は画素の
面積にほぼ一致するため、画素全体が発光素子として機
能する。従って、発光の利用効率が非常に高く、明るい
画像表示が可能となる。
When the anode 47 is formed, the display light emitting element 3505 is completed. Note that the display light emitting element 3505 includes a pixel electrode (cathode) 43, a light emitting layer 45,
It refers to a capacitor formed by the hole injection layer 46 and the anode 47. As shown in FIG. 20A, the pixel electrode 43 substantially matches the area of the pixel, so that the entire pixel functions as a light emitting element. Therefore, the efficiency of light emission is extremely high, and a bright image can be displayed.

【0313】ところで、本実施例では、陽極47の上に
さらに第2パッシベーション膜48を設けている。第2
パッシベーション膜48としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部と表示用発光
素子とを遮断することであり、有機材料の酸化による劣
化を防ぐ意味と、有機材料からの脱ガスを抑える意味と
の両方を併せ持つ。これにより発光装置の信頼性が高め
られる。
In the present embodiment, a second passivation film 48 is further provided on the anode 47. Second
As the passivation film 48, a silicon nitride film or a silicon nitride oxide film is preferable. The purpose of this is to block the outside from the light emitting element for display, and has both the meaning of preventing the organic material from being deteriorated by oxidation and the purpose of suppressing outgassing from the organic material. Thereby, the reliability of the light emitting device is improved.

【0314】以上のように本発明の発光装置は図19の
ような構造の画素からなる表示部を有し、オフ電流値の
十分に低いスイッチング用TFTと、ホットキャリア注
入に強い電流制御用TFTとを有する。従って、高い信
頼性を有し、且つ、良好な画像表示が可能な発光装置が
得られる。
As described above, the light emitting device of the present invention has a display portion composed of pixels having a structure as shown in FIG. 19, and a switching TFT having a sufficiently low off-current value and a current controlling TFT which is strong against hot carrier injection. And Therefore, a light emitting device having high reliability and capable of displaying a good image can be obtained.

【0315】なお、本実施例の構成は、実施の形態、実
施例1と自由に組み合わせて実施することが可能であ
る。また、実施例11の電子機器の表示装置として本実
施例の発光装置を用いることは有効である。
The structure of this embodiment can be implemented by freely combining with the embodiment mode and Embodiment 1. It is effective to use the light emitting device of this embodiment as the display device of the electronic apparatus of the eleventh embodiment.

【0316】(実施例8)本実施例では、実施例7に示
した表示部において、表示用発光素子3505の構造を
反転させた構造について説明する。説明には図21を用
いる。なお、図19の構造と異なる点は表示用発光素子
3505の部分と電流制御用TFT3503だけである
ので、その他の説明は省略することとする。
(Embodiment 8) In this embodiment, a structure in which the structure of the display light emitting element 3505 in the display portion shown in Embodiment 7 is inverted will be described. FIG. 21 is used for the description. The only difference from the structure of FIG. 19 is the display light emitting element 3505 and the current control TFT 3503, and therefore, the other description will be omitted.

【0317】図21において、電流制御用TFT350
3は公知の方法で形成されたpチャネル型TFTを用い
る。作製プロセスは実施例2を参照すれば良い。
In FIG. 21, the current control TFT 350
Reference numeral 3 uses a p-channel TFT formed by a known method. Embodiment 2 may be referred to for the manufacturing process.

【0318】本実施例では、画素電極(陽極)50とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。
In this embodiment, a transparent conductive film is used as the pixel electrode (anode) 50. Specifically, a conductive film formed using a compound of indium oxide and zinc oxide is used. Needless to say, a conductive film made of a compound of indium oxide and tin oxide may be used.

【0319】そして、絶縁膜でなるバンク51a、51b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層52が形成される。その上にはカリウム
アセチルアセトネート(acacKと表記される)でな
る電子注入層53、アルミニウム合金でなる陰極54が
形成される。この場合、陰極54がパッシベーション膜
としても機能する。こうして表示用発光素子3701が
形成される。
Then, banks 51a and 51b made of an insulating film are used.
Is formed, a light emitting layer 52 made of polyvinyl carbazole is formed by applying a solution. An electron injection layer 53 made of potassium acetylacetonate (denoted as acacK) and a cathode made of an aluminum alloy are formed thereon. In this case, the cathode 54 also functions as a passivation film. Thus, the light emitting element for display 3701 is formed.

【0320】本実施例の場合、発光層52で発生した光
は、矢印で示されるようにTFTが形成された基板の方
に向かって放射される。
In the case of this embodiment, the light generated in the light emitting layer 52 is radiated toward the substrate on which the TFT is formed as indicated by the arrow.

【0321】なお、本実施例の構成は、実施の形態、実
施例1の構成と自由に組み合わせて実施することが可能
である。また、実施例11の電子機器の表示装置として
本実施例の発光装置を用いることは有効である。
The structure of this embodiment can be implemented by freely combining with the structures of the embodiment and Embodiment 1. It is effective to use the light emitting device of this embodiment as the display device of the electronic apparatus of the eleventh embodiment.

【0322】(実施例9)本実施例では、図20(B)
に示した回路図とは異なる構造の画素とした場合の例に
ついて図22(A)〜(C)に示す。なお、本実施例に
おいて、3801はスイッチング用TFT3802のソ
ース配線の一部であるソース信号線、3803はスイッ
チング用TFT3802のゲート配線の一部であるゲー
ト信号線、3804は電流制御用TFT、3805はコ
ンデンサ、3806、3808は電源供給線、3807
は表示用発光素子とする。
(Embodiment 9) In this embodiment, FIG.
FIGS. 22A to 22C show examples in which the pixel has a structure different from that of the circuit diagram shown in FIG. In this embodiment, reference numeral 3801 denotes a source signal line which is a part of a source wiring of the switching TFT 3802, 3803 denotes a gate signal line which is a part of a gate wiring of the switching TFT 3802, 3804 denotes a current control TFT, and 3805 denotes a current control TFT. Capacitors 3806 and 3808 are power supply lines, 3807
Is a display light emitting element.

【0323】図22(A)は、二つの画素間で電源供給
線3806を共通とした場合の例である。即ち、二つの
画素が電源供給線3806を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、表示部をさらに高精
細化することができる。
FIG. 22A shows an example in which a power supply line 3806 is shared between two pixels. That is, the feature is that two pixels are formed to be line-symmetric with respect to the power supply line 3806. In this case, the number of power supply lines can be reduced, so that the display unit can have higher definition.

【0324】また、図22(B)は、電源供給線380
8をゲート信号線3803と平行に設けた場合の例であ
る。なお、図22(B)では電源供給線3808とゲー
ト信号線3803とが重ならないように設けた構造とな
っているが、両者が異なる層に形成される配線であれ
ば、絶縁膜を介して重なるように設けることもできる。
この場合、電源供給線3808とゲート信号線3803
とで専有面積を共有させることができるため、表示部を
さらに高精細化することができる。
FIG. 22B shows a power supply line 380.
8 is provided in parallel with the gate signal line 3803. Note that in FIG. 22B, the power supply line 3808 and the gate signal line 3803 are provided so as not to overlap with each other. However, as long as the wiring is formed in a different layer, the wiring is formed through an insulating film. It can also be provided so as to overlap.
In this case, the power supply line 3808 and the gate signal line 3803
Since the shared area can be shared between the display device and the display device, the display unit can be further finely defined.

【0325】また、図22(C)は、図22(B)の構
造と同様に電源供給線3808をゲート信号線3803
と平行に設け、さらに、二つの画素を電源供給線380
8を中心に線対称となるように形成する点に特徴があ
る。また、電源供給線3808をゲート信号線3803
のいずれか一方と重なるように設けることも有効であ
る。この場合、電源供給線の本数を減らすことができる
ため、表示部をさらに高精細化することができる。
FIG. 22C shows that the power supply line 3808 is connected to the gate signal line 3803 similarly to the structure of FIG.
And two pixels are connected to the power supply line 380
It is characterized in that it is formed so as to be line-symmetric with respect to 8. Further, the power supply line 3808 is connected to the gate signal line 3803.
It is also effective to provide any one of them. In this case, the number of power supply lines can be reduced, so that the display unit can have higher definition.

【0326】なお、本実施例の構成は、実施の形態、実
施例1〜6、実施例8の構成と自由に組み合わせて実施
することが可能である。また、実施例11の電子機器の
表示装置として本実施例の画素構造を有する発光装置を
用いることは有効である。
The structure of this embodiment can be implemented by freely combining with the structures of the embodiment, Embodiments 1 to 6, and Embodiment 8. Further, it is effective to use the light emitting device having the pixel structure of this embodiment as the display device of the electronic apparatus of Embodiment 11.

【0327】(実施例10)本実施例では、電流制御用
TFTのゲート電極にかかる電圧を保持するための保持
容量を省略する構成について説明する。電流制御用TF
Tがnチャネル型TFTであって、ゲート絶縁膜を介し
てゲート電極に重なるように設けられたLDD領域を有
している場合、この重なり合った領域には一般的にゲー
ト容量と呼ばれる寄生容量が形成される。本実施例では
この寄生容量を保持容量の代わりとして積極的に用いる
点に特徴がある。
(Embodiment 10) In this embodiment, a structure in which a storage capacitor for holding a voltage applied to a gate electrode of a current controlling TFT is omitted will be described. Current control TF
When T is an n-channel TFT and has an LDD region provided so as to overlap the gate electrode with a gate insulating film interposed therebetween, a parasitic capacitance generally called a gate capacitance is present in the overlapped region. It is formed. The present embodiment is characterized in that this parasitic capacitance is positively used instead of the storage capacitance.

【0328】この寄生容量のキャパシタンスは、上記ゲ
ート電極とLDD領域とが重なり合った面積によって変
化するため、その重なり合った領域に含まれるLDD領
域の長さによって決まる。
Since the capacitance of the parasitic capacitance changes depending on the area where the gate electrode and the LDD region overlap, the capacitance is determined by the length of the LDD region included in the overlapping region.

【0329】また、実施例9に示した図22(A),
(B),(C)の構造においても同様に、保持容量を省
略することは可能である。
Further, FIG. 22A and FIG.
Similarly, in the structures (B) and (C), it is possible to omit the storage capacitor.

【0330】なお、本実施例の構成は、実施例実施例1
〜9の構成と自由に組み合わせて実施することが可能で
ある。また、実施例11の電子機器の表示装置として本
実施例の画素構造を有する発光装置を用いることは有効
である。
The structure of this embodiment is similar to that of the first embodiment.
It is possible to carry out the present invention by freely combining it with any of the above-mentioned configurations. Further, it is effective to use the light emitting device having the pixel structure of this embodiment as the display device of the electronic apparatus of Embodiment 11.

【0331】(実施例11)本発明は、センサ用画素に
おいて受光ダイオードがセンサ用発光素子の発する光の
輝度だけを検知するという構成に限定されない。センサ
用画素が有する受光ダイオードはセンサ用発光素子の輝
度の他に、発光装置の外部からの光(外光)の輝度を検
知し、その外光の輝度に合わせて、発光素子の輝度の補
正を行っても良い。例えば外光の輝度が高い場合発光素
子の輝度を低くするように補正し、逆に外光の輝度が低
い場合発光素子の輝度を高くするように補正する。
(Embodiment 11) The present invention is not limited to the configuration in which the light receiving diode in the sensor pixel detects only the luminance of the light emitted from the sensor light emitting element. The light receiving diode included in the sensor pixel detects the luminance of light (external light) from the outside of the light emitting device in addition to the luminance of the sensor light emitting element, and corrects the luminance of the light emitting element according to the luminance of the external light. May be performed. For example, when the luminance of the external light is high, the luminance of the light emitting element is corrected to be low, and when the luminance of the external light is low, the luminance is corrected to be high.

【0332】上記構成によって、周囲の明るさに関わら
ず、発光装置に鮮明な画像を表示することができる。
According to the above configuration, a clear image can be displayed on the light emitting device regardless of the surrounding brightness.

【0333】(実施例12)本実施例では、センサ用画
素の構造が実施の形態、実施例1〜実施例4で示したも
のとは異なっている、本発明の発光装置について説明す
る。
(Embodiment 12) In this embodiment, a light-emitting device of the present invention in which the structure of a sensor pixel is different from that shown in Embodiment Modes and Embodiments 1 to 4 will be described.

【0334】本実施例のセンサ用画素の回路図は、実施
の形態で示した発光装置と同じであるので、図3を参照
する。本実施例は、受光ダイオードの構成が実施の形態
とは異なっている。本実施例の受光ダイオードの構成を
説明するために、図25に本実施例のセンサ用画素の断
面図を示す。
[0334] The circuit diagram of the sensor pixel of this embodiment is the same as that of the light emitting device described in Embodiment Mode, and therefore, FIG. 3 is referred to. This embodiment is different from the embodiment in the configuration of the light receiving diode. FIG. 25 is a cross-sectional view of a sensor pixel of the present embodiment for explaining the configuration of the light receiving diode of the present embodiment.

【0335】935はバッファ用TFT、934はリセ
ット用TFT、936が受光ダイオード、930がスイ
ッチング用TFT、931が電流制御用TFT、932
がセンサ用発光素子である。
935 is a buffer TFT, 934 is a reset TFT, 936 is a light receiving diode, 930 is a switching TFT, 931 is a current control TFT, 932
Is a light emitting element for a sensor.

【0336】受光ダイオード936は活性層中にアノー
ド980、カソード981、チャネル形成領域983、
バッファ領域984、アノード配線985、カソード配
線986を有している。
The light receiving diode 936 includes an anode 980, a cathode 981, a channel forming region 983,
A buffer region 984, an anode wiring 985, and a cathode wiring 986 are provided.

【0337】本実施例のアノード980及びカソード9
81は、実質的に真性の半導体にp型若しくはn型の不
純物が添加されて形成されている。なおアノード980
及びカソード981に添加されている不純物の極性は同
じである。またバッファ領域984には、アノード98
0及びカソード981に添加されている不純物が、アノ
ード980及びカソード981よりも低濃度で添加され
ている。
In this embodiment, the anode 980 and the cathode 9
Reference numeral 81 is formed by adding a p-type or n-type impurity to a substantially intrinsic semiconductor. The anode 980
And the polarity of the impurity added to the cathode 981 is the same. The buffer region 984 includes an anode 98.
0 and the impurities added to the cathode 981 are added at a lower concentration than the anode 980 and the cathode 981.

【0338】バッファ用TFT935のソース領域及び
ドレイン領域と、受光ダイオード936のアノード98
0及びカソード981に添加されている不純物の極性は
同じであることが望ましい。受光ダイオード936のカ
ソード981は、リセット用TFT934のドレイン領
域及びバッファ用TFT935のゲート電極に接続され
ている。受光ダイオード936のアノード980は一定
の電位に保たれている。
The source and drain regions of the buffer TFT 935 and the anode 98 of the light receiving diode 936
It is preferable that the polarity of the impurities added to the cathode 0 and the cathode 981 be the same. The cathode 981 of the light receiving diode 936 is connected to the drain region of the reset TFT 934 and the gate electrode of the buffer TFT 935. The anode 980 of the light receiving diode 936 is kept at a constant potential.

【0339】受光ダイオード936にセンサ用発光素子
932の光が照射されることで、受光ダイオード936
に電流が流れる。そのため、リセット期間において一定
だったバッファ用TFT935のゲート電極の電位は、
サンプル期間において変化し、その電位の変化の大きさ
は受光ダイオード936に流れる電流の大きさによって
変わる。
When the light of the light emitting element for sensor 932 is irradiated on the light receiving diode 936, the light receiving diode 936 is irradiated.
Current flows through Therefore, the potential of the gate electrode of the buffer TFT 935 that was constant during the reset period is:
The potential changes during the sampling period, and the magnitude of the change in the potential varies depending on the magnitude of the current flowing through the light receiving diode 936.

【0340】受光ダイオード936に流れる電流は、受
光ダイオード936に照射される光の強さに比例する。
つまりセンサ用発光素子932の輝度が高いときと低い
ときとでは、輝度の高いときの方が、受光ダイオード9
36により大きな電流が流れることになる。よって、セ
ンサ用発光素子932の輝度が高いときの方が、輝度の
低いときに比べて、バッファ用TFT935のゲート電
極の電位は大きく変化する。
The current flowing through the light receiving diode 936 is proportional to the intensity of light applied to the light receiving diode 936.
In other words, when the luminance of the sensor light emitting element 932 is high and when it is low, the light receiving diode 9
A larger current will flow through 36. Therefore, the potential of the gate electrode of the buffer TFT 935 changes significantly when the luminance of the sensor light emitting element 932 is high as compared to when the luminance is low.

【0341】バッファ用TFT935のソース領域とゲ
ート電極の電位差VGSは常に一定であるので、バッファ
用TFT935のソース領域は、バッファ用TFT93
5のゲート電極の電位からVGSを差し引いた電位に保た
れる。そのためバッファ用TFT935のゲート電極の
電位が変化すると、それに伴ってバッファ用TFT93
5のソース領域の電位も変化する。
Since the potential difference V GS between the source region and the gate electrode of the buffer TFT 935 is always constant, the source region of the buffer TFT 935 is
5 is maintained at a potential obtained by subtracting V GS from the potential of the gate electrode. Therefore, when the potential of the gate electrode of the buffer TFT 935 changes, the buffer TFT 93
The potential of the source region 5 also changes.

【0342】バッファ用TFT935のソース領域の電
位はセンサ出力配線FLに与えられ、センサ出力信号と
して補正回路又はビデオ信号補正回路に入力される。
[0342] The potential of the source region of the buffer TFT 935 is supplied to the sensor output wiring FL, and is input as a sensor output signal to a correction circuit or a video signal correction circuit.

【0343】本実施例では、受光ダイオードの作製工程
を新たに設けなくとも、他のTFTと同時に形成するこ
とができ、発光装置の作製工程を減らすことができる。
In this embodiment, the light emitting diode can be formed at the same time as the other TFTs without providing a new manufacturing step, and the number of manufacturing steps of the light emitting device can be reduced.

【0344】(実施例13)本発明を実施して形成され
た発光装置は、自発光型であるため液晶ディスプレイに
比べて明るい場所での視認性に優れ、しかも視野角が広
い。従って、様々な電子機器に用いることができる。例
えば、TV放送等を大画面で鑑賞するには対角30イン
チ以上(典型的には40インチ以上)のエレクトロルミ
ネッセンス表示装置(表示装置を筐体に組み込んだディ
スプレイ)に本発明の発光装置を用いるとよい。
(Embodiment 13) A light emitting device formed by implementing the present invention is of a self-luminous type, so that it has better visibility in a bright place than a liquid crystal display and has a wide viewing angle. Therefore, it can be used for various electronic devices. For example, in order to watch a TV broadcast or the like on a large screen, the light emitting device of the present invention is applied to an electroluminescent display device (display having a display device incorporated in a housing) having a diagonal size of 30 inches or more (typically 40 inches or more). Good to use.

【0345】なお、エレクトロルミネッセンス表示装置
には、パソコン用ディスプレイ、TV放送受信用ディス
プレイ、広告表示用ディスプレイ等の全ての情報表示用
ディスプレイが含まれる。また、その他にも様々な電子
機器に本発明の発光装置を用いることができる。
Note that the electroluminescence display device includes all displays for displaying information, such as a display for a personal computer, a display for receiving a TV broadcast, and a display for displaying an advertisement. Further, the light-emitting device of the present invention can be used for various other electronic devices.

【0346】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコン
ポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた
画像再生装置(具体的にはデジタルビデオディスク(D
VD)等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置)などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、発光装置を用いることが望まし
い。それら電子機器の具体例を図23、図24に示す。
Examples of the electronic apparatus of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing apparatus (car audio, audio component, etc.), a notebook personal computer, a game Devices, personal digital assistants (mobile computers, mobile phones,
An image reproducing apparatus provided with a recording medium (specifically, a digital video disc (D
VD) and the like, which reproduces a recording medium and has a display capable of displaying the image. In particular, it is desirable to use a light-emitting device for a portable information terminal that is often viewed from an oblique direction, since a wide viewing angle is regarded as important. Specific examples of these electronic devices are shown in FIGS.

【0347】図23(A)はエレクトロルミネッセンス
表示装置であり、筐体2001、支持台2002、表示
装置2003、センサ部2004等を含む。本発明は表
示装置2003及びセンサ部2003に用いることがで
きる。発光装置は自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示装置とするこ
とができる。
FIG. 23A shows an electroluminescence display device, which includes a housing 2001, a support base 2002, a display device 2003, a sensor portion 2004, and the like. The present invention can be used for the display device 2003 and the sensor unit 2003. Since the light-emitting device is a self-luminous type, it does not require a backlight and can be a display device thinner than a liquid crystal display.

【0348】図23(B)はビデオカメラであり、本体
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06、センサ部2107等を含む。本発明は表示装置2
102及びセンサ部2107に用いることができる。
FIG. 23B shows a video camera, which includes a main body 2101, a display device 2102, an audio input unit 2103, an operation switch 2104, a battery 2105, and an image receiving unit 21.
06, a sensor unit 2107, and the like. The present invention relates to a display device 2
102 and the sensor unit 2107.

【0349】図23(C)は頭部取り付け型の発光装置
の一部(右片側)であり、本体2201、信号ケーブル
2202、頭部固定バンド2203、スクリーン部22
04、光学系2205、表示装置2206、センサ部2
207等を含む。本発明は表示装置2206及びセンサ
部2207に用いることができる。
FIG. 23C shows a part (right side) of a head-mounted light emitting device, and includes a main body 2201, a signal cable 2202, a head fixing band 2203, and a screen section 22.
04, optical system 2205, display device 2206, sensor unit 2
207 and the like. The present invention can be used for the display device 2206 and the sensor portion 2207.

【0350】図23(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体230
1、記録媒体(DVD等)2302、操作スイッチ23
03、表示装置(a)2304、表示装置(b)230
5、センサ部2306等を含む。表示装置(a)230
4は主として画像情報を表示し、表示装置(b)230
5は主として文字情報を表示するが、本発明はこれら表
示装置(a)、(b)2304、2305及びセンサ部
2306に用いることができる。なお、記録媒体を備え
た画像再生装置には家庭用ゲーム機器なども含まれる。
FIG. 23D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (DVD or the like) 2302, operation switch 23
03, display device (a) 2304, display device (b) 230
5, including a sensor unit 2306 and the like. Display device (a) 230
4 mainly displays image information, and the display device (b) 230
5 mainly displays character information, but the present invention can be used for these display devices (a) and (b) 2304 and 2305 and the sensor unit 2306. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0351】図23(E)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体240
1、表示装置2402、アーム部2403、センサ部2
404を含む。本発明は表示装置2402及びセンサ部
2404に用いることができる。なお図23(E)で
は、センサ部2404をアーム部2403に設けたが、
本発明はこれに限定されなく、表示装置2402と並べ
て設けても良い。
FIG. 23E shows a goggle type display (head-mounted display).
1, display device 2402, arm 2403, sensor 2
404. The present invention can be used for the display device 2402 and the sensor portion 2404. Note that in FIG. 23E, the sensor portion 2404 is provided in the arm portion 2403;
The present invention is not limited to this, and may be provided side by side with the display device 2402.

【0352】図23(F)はパーソナルコンピュータで
あり、本体2501、筐体2502、表示装置250
3、キーボード2504、センサ部2505等を含む。
本発明は表示装置2503及びセンサ部2505に用い
ることができる。
FIG. 23F shows a personal computer, which includes a main body 2501, a housing 2502, and a display device 250.
3, a keyboard 2504, a sensor unit 2505, and the like.
The present invention can be used for the display device 2503 and the sensor portion 2505.

【0353】なお、将来的に有機材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the light emission luminance of the organic material becomes higher in the future, it becomes possible to enlarge and project the light containing the output image information with a lens or the like and use it for a front-type or rear-type projector.

【0354】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
[0354] Further, the above-mentioned electronic equipment can be connected to the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is extremely high, the light-emitting device is preferable for displaying moving images.

【0355】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
電子機器に発光装置を用いる場合には、非発光部分を背
景として文字情報を発光部分で形成するように駆動する
ことが望ましい。
[0355] Since the light emitting device consumes power in a light emitting portion, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when the light-emitting device is used in a portable information terminal, particularly an electronic device mainly including character information such as a mobile phone or a sound reproducing device, the light-emitting portion is driven to form the character information with the non-light-emitting portion as a background. It is desirable to do.

【0356】ここで図24(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示装置2604、操作スイッチ2605、アンテ
ナ2606、センサ部2607を含む。本発明は表示装
置2604及びセンサ部2607に用いることができ
る。なお、表示装置2604は黒色の背景に白色の文字
を表示することで携帯電話の消費電力を抑えることがで
きる。
FIG. 24A shows a portable telephone, which includes a main body 2601, an audio output unit 2602, and an audio input unit 260.
3, including a display device 2604, an operation switch 2605, an antenna 2606, and a sensor unit 2607. The present invention can be used for the display device 2604 and the sensor portion 2607. Note that the display device 2604 can reduce power consumption of the mobile phone by displaying white characters on a black background.

【0357】また、図24(B)は音響再生装置、具体
的にはカーオーディオであり、本体2701、表示装置
2702、操作スイッチ2703、2704、センサ部
2705を含む。本発明は表示装置2702及びセンサ
部2705に用いることができる。また、本実施例では
車載用オーディオを示すが、携帯型や家庭用の音響再生
装置に用いても良い。なお、表示装置2704は黒色の
背景に白色の文字を表示することで消費電力を抑えられ
る。これは携帯型の音響再生装置において特に有効であ
る。
FIG. 24B shows an audio reproducing device, specifically, a car audio, which includes a main body 2701, a display device 2702, operation switches 2703 and 2704, and a sensor portion 2705. The present invention can be used for the display device 2702 and the sensor portion 2705. In this embodiment, the in-vehicle audio is shown, but the present invention may be applied to a portable or home-use audio reproducing apparatus. Note that the display device 2704 can suppress power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing device.

【0358】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施の形態、実施例1
〜実施例12に示したいずれの構成の発光装置を用いて
も良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electronic devices in various fields. The electronic apparatus according to the present embodiment is the embodiment,
The light emitting device having any of the structures shown in the twelfth to twelfth embodiments may be used.

【0359】[0359]

【発明の効果】本発明によって、発光装置を駆動するデ
バイスの構造、有機化合物層を構成する有機材料の特
性、電極の材料、作成工程における条件、発光装置の駆
動方法等により、有機化合物層の劣化する速度が左右さ
れても、鮮明でなおかつ所望の色を有する画像を表示す
ることが可能な発光装置を提供することができる。
According to the present invention, the structure of the organic compound layer is controlled by the structure of the device for driving the light emitting device, the characteristics of the organic material constituting the organic compound layer, the material of the electrode, the conditions in the manufacturing process, the driving method of the light emitting device, and the like. It is possible to provide a light-emitting device that can display a clear image having a desired color even when the speed of deterioration is affected.

【0360】また、表示用発光素子とセンサ用発光素子
とは、同じ条件で、同時に形成することで、表示用発光
素子とセンサ用発光素子とが有する有機化合物層の劣化
する速度をより同じくすることができ、センサ用発光素
子の輝度を表示用発光素子とより同じにすることができ
る。したがって、受光ダイオードが検知するセンサ用発
光素子の輝度が、表示用発光素子の輝度により等しくな
り、表示用発光素子の輝度の変化をより正確に検知し、
所望の輝度に補正することが可能になる。
The display light emitting element and the sensor light emitting element are simultaneously formed under the same conditions, so that the deterioration rates of the organic compound layers of the display light emitting element and the sensor light emitting element are made the same. Thus, the luminance of the sensor light emitting element can be made more the same as that of the display light emitting element. Therefore, the luminance of the sensor light emitting element detected by the light receiving diode becomes equal to the luminance of the display light emitting element, and the change in the luminance of the display light emitting element is more accurately detected,
It is possible to correct the luminance to a desired level.

【0361】またセンサ部を表示部と同時に基板上に形
成した場合、発光装置の作製工程は、センサ部を設けな
い場合の作製工程に受光ダイオードを形成する工程のみ
を追加するだけで良い。よって作製工程数を著しく増や
す必要はなく、作製工程数を抑えることが可能である。
In the case where the sensor portion is formed on the substrate at the same time as the display portion, the manufacturing process of the light emitting device only needs to add a process of forming the light receiving diode to the manufacturing process in the case where the sensor portion is not provided. Therefore, it is not necessary to significantly increase the number of manufacturing steps, and the number of manufacturing steps can be reduced.

【0362】なお、表示部の一部をセンサ部として用い
ることで、センサ部が表示部に含まれない場合に比べ
て、センサ部を設けるスペースを省くことができるの
で、発光装置の大きさを抑えることができる。
[0362] By using a part of the display portion as the sensor portion, the space for providing the sensor portion can be reduced as compared with the case where the sensor portion is not included in the display portion. Can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の発光装置の上面概略図。FIG. 1 is a schematic top view of a light emitting device of the present invention.

【図2】 本発明の発光装置の回路図。FIG. 2 is a circuit diagram of a light emitting device of the present invention.

【図3】 本発明の発光装置のセンサ用画素の回路図。FIG. 3 is a circuit diagram of a sensor pixel of the light emitting device of the present invention.

【図4】 本発明の発光装置の表示用画素の回路図。FIG. 4 is a circuit diagram of a display pixel of the light emitting device of the present invention.

【図5】 本発明の発光装置をデジタル方式で駆動させ
たときのタイミングチャート図。
FIG. 5 is a timing chart when the light emitting device of the present invention is driven by a digital method.

【図6】 本発明の発光装置の補正回路のブロック図。FIG. 6 is a block diagram of a correction circuit of the light emitting device of the present invention.

【図7】 本発明の発光装置の上面概略図。FIG. 7 is a schematic top view of a light emitting device of the present invention.

【図8】 本発明の発光装置をアナログ方式で駆動させ
たときのタイミングチャート図。
FIG. 8 is a timing chart when the light emitting device of the present invention is driven by an analog method.

【図9】 本発明の発光装置のビデオ信号補正回路のブ
ロック図。
FIG. 9 is a block diagram of a video signal correction circuit of the light emitting device of the present invention.

【図10】 本発明の発光装置の作製工程を示す図。FIG. 10 illustrates a manufacturing process of a light-emitting device of the present invention.

【図11】 本発明の発光装置の作製工程を示す図。FIG. 11 illustrates a manufacturing process of a light-emitting device of the present invention.

【図12】 本発明の発光装置の作製工程を示す図。FIG. 12 illustrates a manufacturing process of a light-emitting device of the present invention.

【図13】 本発明の発光装置の作製工程を示す図。FIG. 13 illustrates a manufacturing process of a light-emitting device of the present invention.

【図14】 本発明の発光装置の断面図。FIG. 14 is a cross-sectional view of a light emitting device of the present invention.

【図15】 本発明の発光装置のセンサ用画素の回路
図。
FIG. 15 is a circuit diagram of a sensor pixel of the light emitting device of the present invention.

【図16】 本発明の発光装置の断面図。FIG. 16 is a cross-sectional view of a light emitting device of the present invention.

【図17】 本発明の発光装置の外観図。FIG. 17 is an external view of a light emitting device of the present invention.

【図18】 本発明の発光装置の外観図。FIG. 18 is an external view of a light emitting device of the present invention.

【図19】 本発明の発光装置の表示用画素の断面図。FIG. 19 is a cross-sectional view of a display pixel of a light emitting device of the present invention.

【図20】 本発明の発光装置の表示用画素の上面図及
び回路図。
20A and 20B are a top view and a circuit diagram of a display pixel of a light-emitting device of the present invention.

【図21】 本発明の発光装置の表示用画素の断面図。FIG. 21 is a cross-sectional view of a display pixel of a light-emitting device of the present invention.

【図22】 本発明の発光装置の表示用画素の回路図。FIG. 22 is a circuit diagram of a display pixel of a light emitting device of the present invention.

【図23】 本発明の発光装置を用いた電子機器の図。FIG. 23 is a diagram of an electronic device using the light-emitting device of the present invention.

【図24】 本発明の発光装置を用いた電子機器の図。FIG. 24 is a diagram of an electronic device using the light-emitting device of the present invention.

【図25】 本発明の発光装置の断面図。FIG. 25 is a cross-sectional view of a light emitting device of the present invention.

【符号の説明】[Explanation of symbols]

101 表示部 102 ソース信号線駆動回路 102a シフトレジスタ 102b ラッチ(A) 102c ラッチ(B) 103 ゲート信号線駆動回路 104 センサ部 104a Rセンサ用画素 104b Gセンサ用画素 104c Bセンサ用画素 105 表示用画素 101 display unit 102 source signal line drive circuit 102a shift register 102b latch (A) 102c latch (B) 103 gate signal line drive circuit 104 sensor unit 104a R sensor pixel 104b G sensor pixel 104c B sensor pixel 105 display pixel

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/08 H05B 33/08 33/14 33/14 B ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/08 H05B 33/08 33/14 33/14 B

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】表示部と、センサ部とを有する半導体表示
装置であって、 前記表示部は複数の表示用画素を有しており、 前記センサ部は1つ又は複数のセンサ用画素を有してお
り、 前記複数の表示用画素及び前記1つ又は複数のセンサ用
画素は発光素子をそれぞれ有しており、 前記1つ又は複数のセンサ用画素は受光ダイオードをそ
れぞれ有しており、 前記受光ダイオードを流れる電流の大きさによって、前
記複数の表示用画素がそれぞれ有する発光素子の輝度が
制御されていることを特徴とする半導体表示装置。
1. A semiconductor display device having a display unit and a sensor unit, wherein the display unit has a plurality of display pixels, and the sensor unit has one or a plurality of sensor pixels. The plurality of display pixels and the one or more sensor pixels each have a light-emitting element; and the one or more sensor pixels each have a light-receiving diode. A semiconductor display device, wherein the luminance of the light emitting element of each of the plurality of display pixels is controlled by the magnitude of the current flowing through the light receiving diode.
【請求項2】表示部と、センサ部とを有する半導体表示
装置であって、 前記表示部は複数の表示用画素を有しており、 前記センサ部は1つ又は複数のセンサ用画素を有してお
り、 前記複数の表示用画素及び前記1つ又は複数のセンサ用
画素は、スイッチング用TFT、電流制御用TFT及び
発光素子をそれぞれ有しており、 前記1つ又は複数のセンサ用画素はリセット用TFT、
バッファ用TFT及び受光ダイオードをそれぞれ有して
おり、 前記スイッチング用TFTは前記電流制御用TFTの駆
動を制御し、 前記電流制御用TFTは前記発光素子の発光を制御し、 前記バッファ用TFTは、ゲート電極と、定電流電源に
接続されたソース領域と、一定の電位に保たれているド
レイン領域とを有しており、 前記リセット用TFTがオンの時、前記ゲート電極と前
記ドレイン領域の電位は等しくなり、 前記リセット用TFTがオフの時、前記受光ダイオード
を流れる電流に応じて前記ゲート電極の電位が変化する
ことによって、前記複数の表示用画素がそれぞれ有する
発光素子の輝度が制御されることを特徴とする半導体表
示装置。
2. A semiconductor display device having a display unit and a sensor unit, wherein the display unit has a plurality of display pixels, and the sensor unit has one or a plurality of sensor pixels. The plurality of display pixels and the one or more sensor pixels have a switching TFT, a current control TFT, and a light emitting element, respectively, and the one or more sensor pixels are Reset TFT,
The switching TFT controls the driving of the current control TFT, the current control TFT controls light emission of the light emitting element, and the buffer TFT includes: A gate electrode; a source region connected to a constant current power supply; and a drain region maintained at a constant potential. When the reset TFT is on, the potential of the gate electrode and the potential of the drain region are increased. When the reset TFT is off, the potential of the gate electrode changes according to the current flowing through the light receiving diode, whereby the luminance of the light emitting elements of the plurality of display pixels is controlled. A semiconductor display device characterized by the above-mentioned.
【請求項3】表示部と、センサ部と、ソース信号線駆動
回路と、ゲート信号線駆動回路とを有する半導体表示装
置であって、 前記表示部は複数の表示用画素を有しており、 前記センサ部は1つ又は複数のセンサ用画素を有してお
り、 前記複数の表示用画素及び前記1つ又は複数のセンサ用
画素は、スイッチング用TFT、電流制御用TFT及び
発光素子をそれぞれ有しており、 前記1つ又は複数のセンサ用画素はリセット用TFT、
バッファ用TFT及び受光ダイオードをそれぞれ有して
おり、 前記ゲート信号線駆動回路から前記スイッチング用TF
Tが有するゲート電極に入力される信号によって、前記
スイッチング用TFTの駆動が制御され、 前記ソース信号線駆動回路から前記スイッチング用TF
Tを介して前記電流制御用TFTが有するゲート電極に
入力される信号によって、前記電流制御用TFTの駆動
が制御され、 前記電流制御用TFTは前記発光素子の発光を制御し、 前記バッファ用TFTは、ゲート電極と、定電流電源に
接続されたソース領域と、一定の電位に保たれているド
レイン領域とを有しており、 前記リセット用TFTがオンの時、前記ゲート電極と前
記ドレイン領域の電位は等しくなり、 前記リセット用TFTがオフの時、前記受光ダイオード
を流れる電流に応じて前記ゲート電極の電位が変化する
ことによって、前記複数の表示用画素がそれぞれ有する
発光素子の輝度が制御されることを特徴とする半導体表
示装置。
3. A semiconductor display device having a display portion, a sensor portion, a source signal line drive circuit, and a gate signal line drive circuit, wherein the display portion has a plurality of display pixels, The sensor section has one or more sensor pixels, and the plurality of display pixels and the one or more sensor pixels each have a switching TFT, a current control TFT, and a light emitting element. Wherein the one or more sensor pixels are reset TFTs,
A buffer TFT and a light receiving diode, respectively;
The driving of the switching TFT is controlled by a signal input to a gate electrode included in T, and the switching TF is supplied from the source signal line driving circuit.
The driving of the current control TFT is controlled by a signal input to a gate electrode of the current control TFT via T, the current control TFT controls light emission of the light emitting element, and the buffer TFT Has a gate electrode, a source region connected to a constant current power supply, and a drain region maintained at a constant potential. When the reset TFT is on, the gate electrode and the drain region When the reset TFT is off, the brightness of the light emitting elements of the plurality of display pixels is controlled by changing the potential of the gate electrode according to the current flowing through the light receiving diode. A semiconductor display device.
【請求項4】請求項1乃至請求項3のいずれか1項にお
いて、前記発光素子は、赤色、青色又は緑色に発光する
ことを特徴とする半導体表示装置。
4. The semiconductor display device according to claim 1, wherein the light emitting element emits red, blue or green light.
【請求項5】請求項1乃至請求項4のいずれか1項にお
いて、前記リセット用TFTがnチャネル型TFT、前
記バッファ用TFTがpチャネル型TFTであることを
特徴とする半導体表示装置。
5. The semiconductor display device according to claim 1, wherein the reset TFT is an n-channel TFT, and the buffer TFT is a p-channel TFT.
【請求項6】請求項1乃至請求項4のいずれか1項にお
いて、前記リセット用TFTがpチャネル型TFT、前
記バッファ用TFTがnチャネル型TFTであることを
特徴とする半導体表示装置。
6. The semiconductor display device according to claim 1, wherein said reset TFT is a p-channel TFT, and said buffer TFT is an n-channel TFT.
【請求項7】表示部と、センサ部とを有する半導体表示
装置であって、 前記表示部は複数の表示用画素を有しており、 前記センサ部は1つ又は複数のセンサ用画素を有してお
り、 前記複数の表示用画素及び前記1つ又は複数のセンサ用
画素は、スイッチング用TFT、電流制御用TFT及び
発光素子をそれぞれ有しており、 前記1つ又は複数のセンサ用画素はリセット用TFT、
バッファ用TFT及びセンサTFTをそれぞれ有してお
り、 前記スイッチング用TFTは前記電流制御用TFTの駆
動を制御し、 前記電流制御用TFTは前記発光素子の発光を制御し、 前記センサTFTは常にオフになっており、 前記バッファ用TFTは、ゲート電極と、定電流電源に
接続されたソース領域と、一定の電位に保たれているド
レイン領域とを有しており、 前記リセット用TFTがオンの時、前記ゲート電極と前
記ドレイン領域の電位は等しくなり、 前記リセット用TFTがオフの時、前記センサTFTを
流れるオフ電流に応じて前記ゲート電極の電位が変化す
ることによって、前記複数の表示用画素がそれぞれ有す
る発光素子の輝度が制御されることを特徴とする半導体
表示装置。
7. A semiconductor display device having a display unit and a sensor unit, wherein the display unit has a plurality of display pixels, and the sensor unit has one or a plurality of sensor pixels. The plurality of display pixels and the one or more sensor pixels have a switching TFT, a current control TFT, and a light emitting element, respectively, and the one or more sensor pixels are Reset TFT,
A buffer TFT and a sensor TFT, wherein the switching TFT controls the driving of the current control TFT, the current control TFT controls light emission of the light emitting element, and the sensor TFT is always off. The buffer TFT has a gate electrode, a source region connected to a constant current power supply, and a drain region kept at a constant potential, and the reset TFT is turned on. At this time, the potentials of the gate electrode and the drain region become equal. When the reset TFT is off, the potential of the gate electrode changes in accordance with an off current flowing through the sensor TFT, so that the plurality of display elements are displayed. A semiconductor display device, wherein luminance of a light emitting element included in each pixel is controlled.
【請求項8】表示部と、センサ部と、ソース信号線駆動
回路と、ゲート信号線駆動回路とを有する半導体表示装
置であって、 前記表示部は複数の表示用画素を有しており、 前記センサ部は1つ又は複数のセンサ用画素を有してお
り、 前記複数の表示用画素及び前記1つ又は複数のセンサ用
画素は、スイッチング用TFT、電流制御用TFT及び
発光素子をそれぞれ有しており、 前記1つ又は複数のセンサ用画素はリセット用TFT、
バッファ用TFT及びセンサTFTをそれぞれ有してお
り、 前記ゲート信号線駆動回路から前記スイッチング用TF
Tが有するゲート電極に入力される信号によって、前記
スイッチング用TFTが駆動し、 前記ソース信号線駆動回路から前記スイッチング用TF
Tを介して前記電流制御用TFTが有するゲート電極に
入力される信号によって、前記電流制御用TFTの駆動
が制御され、 前記電流制御用TFTは前記発光素子の発光を制御し、 前記センサTFTは常にオフになっており、 前記バッファ用TFTは、ゲート電極と、定電流電源に
接続されたソース領域と、一定の電位に保たれているド
レイン領域とを有しており、 前記リセット用TFTがオンの時、前記ゲート電極と前
記ドレイン領域の電位は等しくなり、 前記リセット用TFTがオフの時、前記センサTFTを
流れるオフ電流に応じて前記ゲート電極の電位が変化す
ることによって、前記複数の表示用画素がそれぞれ有す
る発光素子の輝度が制御されることを特徴とする半導体
表示装置。
8. A semiconductor display device having a display portion, a sensor portion, a source signal line drive circuit, and a gate signal line drive circuit, wherein the display portion has a plurality of display pixels. The sensor section has one or more sensor pixels, and the plurality of display pixels and the one or more sensor pixels have a switching TFT, a current control TFT, and a light emitting element, respectively. Wherein the one or more sensor pixels are reset TFTs,
A buffer TFT and a sensor TFT.
The switching TFT is driven by a signal input to the gate electrode of T, and the switching TF is output from the source signal line driving circuit.
The drive of the current control TFT is controlled by a signal input to the gate electrode of the current control TFT via T, the current control TFT controls light emission of the light emitting element, and the sensor TFT The buffer TFT is always off, and the buffer TFT has a gate electrode, a source region connected to a constant current power supply, and a drain region kept at a constant potential. When turned on, the potentials of the gate electrode and the drain region become equal. When the reset TFT is turned off, the potential of the gate electrode changes according to an off current flowing through the sensor TFT, whereby the plurality of potentials are reduced. A semiconductor display device, wherein luminance of a light-emitting element included in each display pixel is controlled.
【請求項9】請求項7または請求項8において、前記発
光素子は、赤色、青色又は緑色に発光することを特徴と
する半導体表示装置。
9. The semiconductor display device according to claim 7, wherein said light emitting element emits red, blue or green light.
【請求項10】請求項7乃至請求項9のいずれか1項に
おいて、前記リセット用TFTがnチャネル型TFT、
前記バッファ用TFTがpチャネル型TFT、前記セン
サTFTがpチャネル型TFTであることを特徴とする
半導体表示装置。
10. The reset TFT according to claim 7, wherein the reset TFT is an n-channel TFT,
2. The semiconductor display device according to claim 1, wherein the buffer TFT is a p-channel TFT, and the sensor TFT is a p-channel TFT.
【請求項11】請求項7乃至請求項9のいずれか1項に
おいて、前記リセット用TFTがpチャネル型TFT、
前記バッファ用TFTがnチャネル型TFT、前記セン
サTFTがnチャネル型TFTであることを特徴とする
半導体表示装置。
11. The reset TFT according to claim 7, wherein the reset TFT is a p-channel TFT,
2. The semiconductor display device according to claim 1, wherein the buffer TFT is an n-channel TFT, and the sensor TFT is an n-channel TFT.
【請求項12】請求項7乃至請求項11のいずれか1項
において、前記センサTFTはボトムゲート型薄膜トラ
ンジスタであることを特徴とする半導体表示装置。
12. The semiconductor display device according to claim 7, wherein said sensor TFT is a bottom gate type thin film transistor.
【請求項13】請求項1乃至請求項12のいずれか1項
において、前記発光素子は、前記陽極と前記陰極との間
に有機化合物層を有しており、前記有機化合物層は低分
子系有機物質またはポリマー系有機物質を有することを
特徴とする半導体表示装置。
13. The light-emitting element according to claim 1, wherein the light-emitting element has an organic compound layer between the anode and the cathode, and the organic compound layer is a low-molecular compound. A semiconductor display device comprising an organic substance or a polymer organic substance.
【請求項14】請求項13において、前記低分子系有機
物質は、Alq3(トリス−8−キノリライト−アルミ
ニウム)またはTPD(トリフェニルアミン誘導体)か
らなることを特徴とする半導体表示装置。
14. The semiconductor display device according to claim 13, wherein said low molecular organic substance is made of Alq 3 (tris-8-quinolilite-aluminum) or TPD (triphenylamine derivative).
【請求項15】請求項13において、前記ポリマー系有
機物質は、PPV(ポリフェニレンビニレン)、PVK
(ポリビニルカルバゾール)またはポリカーボネートか
らなることを特徴とする半導体表示装置。
15. The method according to claim 13, wherein the polymer organic material is PPV (polyphenylene vinylene), PVK
A semiconductor display device comprising (polyvinyl carbazole) or polycarbonate.
【請求項16】請求項1乃至請求項15のいずれか1項
に記載の前記半導体表示装置を用いることを特徴とする
コンピュータ。
16. A computer using the semiconductor display device according to any one of claims 1 to 15.
【請求項17】請求項1乃至請求項15のいずれか1項
に記載の前記半導体表示装置を用いることを特徴とする
ビデオカメラ。
17. A video camera using the semiconductor display device according to claim 1. Description:
【請求項18】請求項1乃至請求項15のいずれか1項
に記載の前記半導体表示装置を用いることを特徴とする
DVDプレーヤー。
18. A DVD player using the semiconductor display device according to any one of claims 1 to 15.
JP2001000883A 2000-01-11 2001-01-09 Display device, computer, video camera, digital camera, goggle type display, navigation system, sound playback device, game machine, portable information terminal, and image playback device Expired - Fee Related JP4145495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001000883A JP4145495B2 (en) 2000-01-11 2001-01-09 Display device, computer, video camera, digital camera, goggle type display, navigation system, sound playback device, game machine, portable information terminal, and image playback device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000002042 2000-01-11
JP2000-2042 2000-01-11
JP2001000883A JP4145495B2 (en) 2000-01-11 2001-01-09 Display device, computer, video camera, digital camera, goggle type display, navigation system, sound playback device, game machine, portable information terminal, and image playback device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008087107A Division JP4620140B2 (en) 2000-01-11 2008-03-28 Display device

Publications (3)

Publication Number Publication Date
JP2001265283A true JP2001265283A (en) 2001-09-28
JP2001265283A5 JP2001265283A5 (en) 2005-08-04
JP4145495B2 JP4145495B2 (en) 2008-09-03

Family

ID=26583277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000883A Expired - Fee Related JP4145495B2 (en) 2000-01-11 2001-01-09 Display device, computer, video camera, digital camera, goggle type display, navigation system, sound playback device, game machine, portable information terminal, and image playback device

Country Status (1)

Country Link
JP (1) JP4145495B2 (en)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075712A1 (en) * 2001-03-21 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Self-luminous display
WO2002075711A1 (en) * 2001-03-19 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Selfluminous display device
WO2002077957A1 (en) * 2001-03-22 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Self-luminous display
JP2003527630A (en) * 2000-03-14 2003-09-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescent display device that corrects luminance depending on aging and ambient light
JP2003338372A (en) * 2002-05-20 2003-11-28 Sony Corp Organic el display device
JP2004348044A (en) * 2003-05-26 2004-12-09 Seiko Epson Corp Display device, display method, and method of manufacturing display device
JP2005070761A (en) * 2003-08-07 2005-03-17 Canon Inc Image display device and manufacturing method thereof
JP2005321786A (en) * 2004-05-04 2005-11-17 Au Optronics Corp Organic light emitting display and method for compensating for color shift
JP2005539253A (en) * 2002-09-16 2005-12-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix display with variable duty cycle
JP2005539247A (en) * 2001-12-31 2005-12-22 インテル コーポレイション Light-emitting diode display that senses energy
JP2006504231A (en) * 2002-08-16 2006-02-02 ユニバーサル ディスプレイ コーポレイション Organic light-emitting devices for lighting
JP2006267766A (en) * 2005-03-25 2006-10-05 Quanta Display Inc Active matrix organic light emitting diode drive control circuit capable of dynamically adjusting white balance and adjustment method thereof
JP2007134345A (en) * 2006-12-28 2007-05-31 Canon Inc Organic light emitting device array and organic light emitting device array package
JP2007173832A (en) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd Photodiode, organic light emitting display, and electronic device
US7253813B2 (en) 2002-02-01 2007-08-07 Seiko Epson Corporation Electro-optical device, driving method thereof, and electronic apparatus
JP2007329449A (en) * 2006-06-09 2007-12-20 Samsung Sdi Co Ltd Organic electroluminescent display device and portable electronic device
JP2008146093A (en) * 2008-01-16 2008-06-26 Matsushita Electric Ind Co Ltd EL display panel, display device using the same, and driving method thereof
JP2008209939A (en) * 2000-01-11 2008-09-11 Semiconductor Energy Lab Co Ltd Display device
JP2009199080A (en) * 2008-02-20 2009-09-03 Toppoly Optoelectronics Corp Organic electroluminescent display device and method of manufacturing the same
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
US7691686B2 (en) 2004-05-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010145573A (en) * 2008-12-17 2010-07-01 Sony Corp Display device
US7880690B2 (en) 2002-08-30 2011-02-01 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2011039311A (en) * 2009-08-12 2011-02-24 Sony Corp Display device, luminance deterioration correction method, and electronic device
KR20110020730A (en) * 2009-08-24 2011-03-03 소니 주식회사 Display devices and electronics
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8280337B2 (en) 2006-04-07 2012-10-02 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks
KR101473838B1 (en) 2007-06-15 2014-12-17 엘지디스플레이 주식회사 Device for driving backlight of liquid crystal display
WO2020136514A1 (en) * 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 Light emitting apparatus, illumination apparatus, display apparatus, module, and electronic apparatus
JP2021090060A (en) * 2002-01-28 2021-06-10 株式会社半導体エネルギー研究所 Display panel
CN113035130A (en) * 2019-12-24 2021-06-25 乐金显示有限公司 Organic light emitting display device

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209939A (en) * 2000-01-11 2008-09-11 Semiconductor Energy Lab Co Ltd Display device
JP2003527630A (en) * 2000-03-14 2003-09-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescent display device that corrects luminance depending on aging and ambient light
WO2002075711A1 (en) * 2001-03-19 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Selfluminous display device
JPWO2002075711A1 (en) * 2001-03-19 2004-07-08 三菱電機株式会社 Self-luminous display
US7061452B2 (en) 2001-03-19 2006-06-13 Mitsubishi Denki Kabushiki Kaisha Spontaneous light-emitting display device
WO2002075712A1 (en) * 2001-03-21 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Self-luminous display
US7154454B2 (en) 2001-03-21 2006-12-26 Mitsubishi Denki Kabushiki Kaisha Spontaneous light emitting display device
WO2002077957A1 (en) * 2001-03-22 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Self-luminous display
JPWO2002077957A1 (en) * 2001-03-22 2004-07-15 三菱電機株式会社 Self-luminous display
US6812651B2 (en) 2001-03-22 2004-11-02 Mitsubishi Denki Kabushiki Kaisha Spontaneous light emitting display device
JP2005539247A (en) * 2001-12-31 2005-12-22 インテル コーポレイション Light-emitting diode display that senses energy
JP2021090060A (en) * 2002-01-28 2021-06-10 株式会社半導体エネルギー研究所 Display panel
JP7062799B2 (en) 2002-01-28 2022-05-06 株式会社半導体エネルギー研究所 Display panel
US7253813B2 (en) 2002-02-01 2007-08-07 Seiko Epson Corporation Electro-optical device, driving method thereof, and electronic apparatus
US7616423B2 (en) 2002-04-23 2009-11-10 Seiko Epson Corporation Electronic equipment, driving method thereof and method of driving electronic circuit
JP2003338372A (en) * 2002-05-20 2003-11-28 Sony Corp Organic el display device
KR101100771B1 (en) * 2002-08-16 2012-01-02 유니버샬 디스플레이 코포레이션 Organic light emitting device for lighting
US8100734B2 (en) 2002-08-16 2012-01-24 Universal Display Corporation Organic light emitting devices for illumination
JP2006504231A (en) * 2002-08-16 2006-02-02 ユニバーサル ディスプレイ コーポレイション Organic light-emitting devices for lighting
JP2010272886A (en) * 2002-08-16 2010-12-02 Universal Display Corp Organic light-emitting devices for lighting
US7880690B2 (en) 2002-08-30 2011-02-01 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2005539253A (en) * 2002-09-16 2005-12-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix display with variable duty cycle
JP2004348044A (en) * 2003-05-26 2004-12-09 Seiko Epson Corp Display device, display method, and method of manufacturing display device
JP2005070761A (en) * 2003-08-07 2005-03-17 Canon Inc Image display device and manufacturing method thereof
JP2005321786A (en) * 2004-05-04 2005-11-17 Au Optronics Corp Organic light emitting display and method for compensating for color shift
US7691686B2 (en) 2004-05-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8258512B2 (en) 2004-05-21 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014064024A (en) * 2004-05-21 2014-04-10 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2006267766A (en) * 2005-03-25 2006-10-05 Quanta Display Inc Active matrix organic light emitting diode drive control circuit capable of dynamically adjusting white balance and adjustment method thereof
JP2007173832A (en) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd Photodiode, organic light emitting display, and electronic device
US8583066B2 (en) 2006-04-07 2013-11-12 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8447232B2 (en) 2006-04-07 2013-05-21 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8433254B2 (en) 2006-04-07 2013-04-30 Belair Networks Inc. System and method for frequency offsetting of information communicated in MIMO-based wireless networks
US8280337B2 (en) 2006-04-07 2012-10-02 Belair Networks Inc. System and method for zero intermediate frequency filtering of information communicated in wireless networks
US8254865B2 (en) 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
JP2007329449A (en) * 2006-06-09 2007-12-20 Samsung Sdi Co Ltd Organic electroluminescent display device and portable electronic device
JP2007134345A (en) * 2006-12-28 2007-05-31 Canon Inc Organic light emitting device array and organic light emitting device array package
KR101473838B1 (en) 2007-06-15 2014-12-17 엘지디스플레이 주식회사 Device for driving backlight of liquid crystal display
JP2008146093A (en) * 2008-01-16 2008-06-26 Matsushita Electric Ind Co Ltd EL display panel, display device using the same, and driving method thereof
JP2009199080A (en) * 2008-02-20 2009-09-03 Toppoly Optoelectronics Corp Organic electroluminescent display device and method of manufacturing the same
JP2010145573A (en) * 2008-12-17 2010-07-01 Sony Corp Display device
JP2011039311A (en) * 2009-08-12 2011-02-24 Sony Corp Display device, luminance deterioration correction method, and electronic device
JP2011043729A (en) * 2009-08-24 2011-03-03 Sony Corp Display device and electronic apparatus
KR20110020730A (en) * 2009-08-24 2011-03-03 소니 주식회사 Display devices and electronics
KR101647846B1 (en) * 2009-08-24 2016-08-11 가부시키가이샤 제이올레드 Display device and electronic apparatus
JPWO2020136514A1 (en) * 2018-12-28 2020-07-02
WO2020136514A1 (en) * 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 Light emitting apparatus, illumination apparatus, display apparatus, module, and electronic apparatus
JP7357641B2 (en) 2018-12-28 2023-10-06 株式会社半導体エネルギー研究所 display device
JP2023175867A (en) * 2018-12-28 2023-12-12 株式会社半導体エネルギー研究所 Light-emitting device
US12004400B2 (en) 2018-12-28 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus, lighting device, display device, module, and electronic device
JP7650327B2 (en) 2018-12-28 2025-03-24 株式会社半導体エネルギー研究所 Light-emitting device
CN113035130A (en) * 2019-12-24 2021-06-25 乐金显示有限公司 Organic light emitting display device
CN113035130B (en) * 2019-12-24 2024-03-26 乐金显示有限公司 Organic light emitting display device

Also Published As

Publication number Publication date
JP4145495B2 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
JP4620140B2 (en) Display device
JP4145495B2 (en) Display device, computer, video camera, digital camera, goggle type display, navigation system, sound playback device, game machine, portable information terminal, and image playback device
JP6739508B2 (en) EL display device, personal digital assistant
JP6651587B2 (en) Display device
JP6419229B2 (en) Display device
KR100766892B1 (en) A light emitting device
JP4831862B2 (en) Electronic equipment
KR100786546B1 (en) Electronic device
US6765549B1 (en) Active matrix display with pixel memory
JP3883854B2 (en) Display device, computer, navigation system, game machine, and portable information terminal
JP2002023697A (en) Light emitting device
JP2001222256A (en) Light emitting device
JP2001272968A (en) Display system and electric appliance
JP4869491B2 (en) Light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080618

R150 Certificate of patent or registration of utility model

Ref document number: 4145495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees