[go: up one dir, main page]

JP2001260001A - Semiconductor device planarization method and device - Google Patents

Semiconductor device planarization method and device

Info

Publication number
JP2001260001A
JP2001260001A JP2000068508A JP2000068508A JP2001260001A JP 2001260001 A JP2001260001 A JP 2001260001A JP 2000068508 A JP2000068508 A JP 2000068508A JP 2000068508 A JP2000068508 A JP 2000068508A JP 2001260001 A JP2001260001 A JP 2001260001A
Authority
JP
Japan
Prior art keywords
polishing
dressing
dress rate
semiconductor device
dress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000068508A
Other languages
Japanese (ja)
Inventor
Takashi Nishiguchi
隆 西口
Hidemi Sato
秀己 佐藤
Hiroyuki Kojima
弘之 小島
Tetsuo Okawa
哲男 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000068508A priority Critical patent/JP2001260001A/en
Publication of JP2001260001A publication Critical patent/JP2001260001A/en
Pending legal-status Critical Current

Links

Landscapes

  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】研磨加工プロセスにおいて、研磨表面上のスク
ラッチ密度を低減する。 【解決手段】研磨加工の進行と共に推移する研磨パッド
のドレスレートを検出するドレスレート測定装置11
と、研磨パッド表面性状を測定する表面形状測定装置1
0とを備え、研磨定盤トルク、ドレッサー駆動トルクを
各モータ7、9へ流れる電流値をA/D変換器13で変
換して求め、リアルタイムに自動計測したこれらのデー
タを用いて、スクラッチ密度に重大な影響を与えるドレ
スレートが、予め求められデータベース15に記憶され
た管理規定値の範囲内となるように、ドレッシング条件
を制御する。
(57) Abstract: In a polishing process, a scratch density on a polished surface is reduced. A dress rate measuring device detects a dress rate of a polishing pad that changes with the progress of polishing.
And surface shape measuring device 1 for measuring polishing pad surface properties
0, the polishing platen torque and the dresser driving torque are obtained by converting the current value flowing to each of the motors 7 and 9 by the A / D converter 13, and the scratch density is determined by using these data automatically measured in real time. The dressing conditions are controlled so that the dress rate that has a significant effect on the value falls within the range of the management specified value previously obtained and stored in the database 15.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路の基板上
に形成した層間絶縁膜と金属膜の平坦化方法及び平坦化
装置に関わり、特に、研磨布の表面形状の創成条件を制
御し、ウェハ全面における欠陥を減少できる平坦化方法
及び平坦化装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for planarizing an interlayer insulating film and a metal film formed on a substrate of an integrated circuit. The present invention relates to a flattening method and a flattening apparatus capable of reducing defects on the entire surface of a wafer.

【0002】[0002]

【従来の技術】高密度半導体集積回路素子の形成プロセ
スの過程において絶縁膜や金属膜のパターン形成等によ
ってSiウエハ表面は複雑な凹凸が生ずる。この凹凸を
持ったSiウエハ表面上に引き続きパターン形成を行う
と、リソグラフィプロセスにおける焦点深度の余裕が無
いためにパターン転写での解像度が不足したり、凹凸の
段差部における金属配線膜の欠損が生じるなど、高密度
半導体集積回路の作成上の障害となる場合があった。こ
のため、半導体装置製造プロセスにおける一工程とし
て、前記凹凸を平坦化するためのCMP(化学的機械的
研磨法)が導入されている。
2. Description of the Related Art In the course of the process of forming a high-density semiconductor integrated circuit device, the surface of a Si wafer has complicated irregularities due to the patterning of an insulating film or a metal film. When a pattern is continuously formed on the surface of the Si wafer having the unevenness, the resolution in the pattern transfer is insufficient due to the lack of the depth of focus in the lithography process, and the metal wiring film is damaged at the step portion of the unevenness. In some cases, this may be an obstacle in producing a high-density semiconductor integrated circuit. Therefore, as one step in the semiconductor device manufacturing process, CMP (Chemical Mechanical Polishing) for flattening the irregularities has been introduced.

【0003】従来、CMP等による上記Siウエハの研
磨工程においては、研磨の進行に伴う研磨パッド表面の
摩耗などによる研磨表面の欠陥密度変動を把握するた
め、所定枚数のSiウエハを研磨する毎にダミー基板に
よる欠陥密度の測定を行っている。具体的には、ダミー
基板表面に形成したSi酸化膜の研磨後における欠陥密
度(単位面積当たりのスクラッチ数)を測定している。
そして、目標とする欠陥密度の管理基準から逸脱してい
る場合、ドレッサーの交換、研磨布の交換を行ってい
る。
Conventionally, in the above-described polishing process of a Si wafer by CMP or the like, in order to grasp a change in the defect density of the polishing surface due to abrasion of the polishing pad surface due to the progress of polishing, every time a predetermined number of Si wafers are polished, The defect density is measured using a dummy substrate. Specifically, the defect density (the number of scratches per unit area) of the Si oxide film formed on the dummy substrate surface after polishing is measured.
When the deviation is out of the target defect density management standard, the dresser is replaced and the polishing pad is replaced.

【0004】また、研磨能率を一定に管理する目的で、
研磨能率を所定枚数のSiウエハを研磨する毎にダミー
基板により研磨量を測定し、要した時間で除した値を研
磨能率として求め、研磨パッド表面の摩滅により前記研
磨能率が所定の値より低下した場合、修復のためドレッ
シング処理(ダイヤモンド砥石等を用いて、摩滅等によ
り平滑化された研磨パッド表面を修正する処理)を行
い、研磨能率の変動範囲を抑制する方法が例えば特開平
9−285955号公報に示されているように実施され
ている。
[0004] In addition, in order to maintain the polishing efficiency constant,
The polishing efficiency is measured by a dummy substrate every time a predetermined number of Si wafers are polished, and the value obtained by dividing the required time is determined as the polishing efficiency, and the polishing efficiency falls below a predetermined value due to wear of the polishing pad surface. In this case, a method of performing a dressing process (a process of repairing the polishing pad surface smoothed by abrasion or the like using a diamond grindstone or the like using a diamond grindstone) for repair to suppress the fluctuation range of the polishing efficiency is disclosed in, for example, JP-A-9-285555. This is implemented as shown in the official gazette.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記従来技術
において研磨面上の欠陥密度の管理を行うためには、上
記したダミー基板による測定を頻繁に行う必要があり、
その結果として半導体装置の製造効率を低下させる欠点
があった。
However, in order to manage the defect density on the polished surface in the prior art, it is necessary to frequently perform the measurement using the dummy substrate described above.
As a result, there is a disadvantage that the manufacturing efficiency of the semiconductor device is reduced.

【0006】本発明の目的は、研磨布の表面形状を創成
するドレス用砥石のドレス条件を制御し、被加工物の研
磨面上の欠陥密度(スクラッチ密度)を抑制することが
できる平坦化方法及び平坦化装置を提供することにあ
る。
It is an object of the present invention to control a dressing condition of a dressing grindstone for creating a surface shape of a polishing cloth and to suppress a defect density (scratch density) on a polished surface of a workpiece. And a flattening device.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に本発明では、研磨加工中あるいは研磨後のドレッシン
グ処理中に、研磨布のドレスレートおよびその表面状態
のうち少なくとも一方を直接的あるいは間接的に取得
し、該取得したデータが、予め求められている欠陥密度
とドレスレートまたは研磨布表面状態との相関に基づき
設定された管理規定条件を満足するように、ドレッシン
グ条件を制御することを特徴とする。
According to the present invention, at least one of a dressing rate of a polishing pad and a surface state thereof is directly or indirectly controlled during polishing or dressing after polishing. And controlling the dressing conditions so that the obtained data satisfies the management specified conditions set based on the correlation between the defect density and the dress rate or the polishing cloth surface condition that are obtained in advance. Features.

【0008】[0008]

【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明に係る一実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0009】最初に、図1により、本実施の形態に係る
研磨装置の基本構成について概略を説明する。尚、本実
施の形態では、従来技術の欄にて説明した半導体装置の
製造工程のひとつであるCMP等を行う研磨装置と同形
式の研磨装置(即ち、研磨パッド4を貼付した研磨定盤
3をモータ9で回転させることにより、任意の研磨圧で
ウェハ1と研磨パッド4とを摺動させる研磨装置)を用
いることとし、ここでは、本研磨装置の特徴とする構成
を中心に説明する。
First, the basic configuration of a polishing apparatus according to the present embodiment will be schematically described with reference to FIG. In this embodiment, a polishing apparatus of the same type as a polishing apparatus for performing CMP or the like, which is one of the semiconductor device manufacturing processes described in the section of the prior art (that is, a polishing platen 3 on which a polishing pad 4 is attached). Is rotated by a motor 9 so as to slide the wafer 1 and the polishing pad 4 at an arbitrary polishing pressure. Here, a description will be given mainly of the configuration characteristic of the present polishing apparatus.

【0010】本研磨装置は、研磨装置としての周知の基
本構成に加えて、更に、研磨定盤3に貼付された研磨パ
ッド4をドレスする際に生じるドレッサー5の駆動モー
タ7のドライバー8より回転駆動力を測定するA/D変
換器13と、研磨定盤3の駆動モータ9のドライバー1
2より回転駆動力を測定するA/D変換器13と、後述
する研磨パッド4の表面状態を測定する表面形状測定装
置11と、研磨パッド4のドレスレート測定装置10
と、製品仕様毎のドレスレート、研磨パッド表面性状と
研磨後の欠陥密度との相関に関する情報をあらかじめ記
録したデータベース15と、評価処理や本装置全体の制
御等を実行する情報処理装置14と、ドレス用砥石の研
磨圧力等を制御するコントローラ6とを備える。
The present polishing apparatus has a well-known basic structure as a polishing apparatus, and is further rotated by a driver 8 of a driving motor 7 of a dresser 5 generated when dressing the polishing pad 4 attached to the polishing platen 3. A / D converter 13 for measuring driving force and driver 1 for driving motor 9 of polishing table 3
2, an A / D converter 13 for measuring the rotational driving force, a surface shape measuring device 11 for measuring the surface condition of the polishing pad 4 described later, and a dress rate measuring device 10 for the polishing pad 4.
And a dress rate for each product specification, a database 15 in which information on a correlation between a polishing pad surface property and a defect density after polishing is recorded in advance, and an information processing device 14 for executing an evaluation process, control of the entire device, and the like. A controller 6 for controlling the polishing pressure and the like of the dressing grindstone;

【0011】以下、図1に示した本研磨装置が備える各
構成について、詳細に説明する。
Hereinafter, each component of the polishing apparatus shown in FIG. 1 will be described in detail.

【0012】最初に、研磨処理によって生じうる半導体
装置の研磨面上の欠陥について説明する。図2は半導体
装置の酸化絶縁膜を研磨した後、エッチング作用を有す
る洗浄液で洗浄した後の研磨面上の欠陥例を示してお
り、欠陥15’は研磨面上の欠陥(スクラッチ)であ
る。このようなスクラッチが研磨面上に生じていると、
CMP工程後の導電性の配線材料形成の際、配線材料が
スクラッチ内に進入し、配線間の短絡の原因となり、半
導体装置歩留まり低下の原因となる。このため、上記ス
クラッチを極力少なくすることが肝要であるが、皆無に
することは実際上不可能である。そこで、所望歩留まり
に対して、欠陥密度、すなわちスクラッチ密度の管理基
準を設け管理することが重要である。
First, defects on a polished surface of a semiconductor device which may be caused by a polishing process will be described. FIG. 2 shows an example of a defect on the polished surface after polishing the oxide insulating film of the semiconductor device and then cleaning it with a cleaning liquid having an etching action, and the defect 15 ′ is a defect (scratch) on the polished surface. If such scratches occur on the polished surface,
When a conductive wiring material is formed after the CMP process, the wiring material penetrates into the scratches, causing a short circuit between the wirings and lowering the yield of the semiconductor device. For this reason, it is important to minimize the scratches, but it is practically impossible to eliminate them at all. Therefore, it is important to set and manage a defect density, that is, a scratch density management standard for a desired yield.

【0013】次に上記スクラッチを管理基準に収めるに
は、どの様な物理量を管理すればよいのかを明らかにす
るために、スクラッチの発生要因について説明する。
Next, in order to clarify what kind of physical quantity should be managed in order to make the above-mentioned scratch be included in the management standard, the cause of scratch generation will be described.

【0014】スクラッチ発生モデルを図3に示す。同図
の左上にCMPの概念図を枠Aで囲んで示したが、ウェ
ハ1をウェハホルダ2に取り付け、加工面を下向きにし
て矢印b方向に回転させ、矢印cの方向に回転する研磨
パッド4の表面に加圧し、スラリー16を研磨パッド4
の表面に滴下して研磨を行う。これと同時に研磨パッド
4上のウェハ1研磨点と反対側では、ドレッサー5を矢
印aの方向に回転させ、研磨パッド4の摩滅を防止する
ため、ダイヤモンド51などの砥石で構成されるドレッ
サー5を用い、研磨パッド4の表面の目立てを行う。
FIG. 3 shows a scratch generation model. The conceptual diagram of the CMP is shown in the upper left of FIG. 5 by surrounding the frame 1 with a frame A. The wafer 1 is mounted on the wafer holder 2, the processing surface is turned downward, and the polishing pad 4 is rotated in the direction of arrow b, and is rotated in the direction of arrow c. Is pressed onto the surface of the polishing pad 4
Is polished by being dropped on the surface of the substrate. At the same time, on the opposite side of the polishing point of the wafer 1 on the polishing pad 4, the dresser 5 is rotated in the direction of arrow a to prevent the polishing pad 4 from being worn out. Then, the surface of the polishing pad 4 is dressed.

【0015】通常の研磨パッド4は、図示されるように
空孔41を多く含んでおり、直径41aは約50μm程
度である。スラリー中に含まれる砥粒17は研磨パッド
4の表面上に露出した空孔で形成される凹部や、研磨パ
ッド表面上の適度な面荒れの部位に保持され、ウェハ1
を研磨しているものである。しかしながら、研磨パッド
4の表面に目つぶれを生じた平坦部分が形成され、その
上に平均粒径0.1〜0.2μmの通常のスラリーとは
異なった粒径が1μm以上の凝集砥粒18が介在する
と、ウェハ表面に過大な応力集中が生じ、スクラッチ1
5’が発生する。
An ordinary polishing pad 4 has many holes 41 as shown in the figure, and the diameter 41a is about 50 μm. The abrasive grains 17 contained in the slurry are held in a concave portion formed by a hole exposed on the surface of the polishing pad 4 or in a portion of the polishing pad surface having a moderate roughness.
Is polished. However, flattened portions are formed on the surface of the polishing pad 4, and the agglomerated abrasive grains 18 having a particle size of 1 μm or more different from ordinary slurry having an average particle size of 0.1 to 0.2 μm are formed thereon. Intervening, excessive stress concentration occurs on the wafer surface, and scratches 1
5 'occurs.

【0016】上記スクラッチを低減させるための手法と
しては、凝集砥粒18の数を低減させる、あるいは研磨
パッド4の表面上に生じる目つぶれを防止するようなド
レッサー5のドレス条件を制御することが有効である。
一般的に、同一研磨パッドを用いてウェハの研磨を行っ
ていくと、スクラッチの密度は図4に示すように、ウェ
ハ処理枚数の増加に従って増えていく傾向が認められ
る。この現象を研磨パッド表面状態の変化としてとらえ
たデータを次に説明する。
As a method for reducing the above-mentioned scratches, it is necessary to control the dressing conditions of the dresser 5 so as to reduce the number of agglomerated abrasive grains 18 or to prevent blinding occurring on the surface of the polishing pad 4. It is valid.
Generally, when a wafer is polished using the same polishing pad, a tendency is observed that the density of scratches increases as the number of processed wafers increases, as shown in FIG. Next, data obtained by taking this phenomenon as a change in the polishing pad surface state will be described.

【0017】ウェハ処理枚数と研磨パッド表面積に対す
るウェハの研磨面と接触している面積の比率、すなわち
真実接触面積比率、および研磨パッドの硬さの指標であ
るヤング率との相関を図5に示す。なお、上記真実接触
面積比率の測定法については後述する。ウェハ処理枚数
の増加に伴い、真実接触面積比率、パッドのヤング率が
増加しており、研磨パッド表面に目つぶれによる平面部
分が形成されていくことがわかる。
FIG. 5 shows the correlation between the number of processed wafers and the ratio of the area in contact with the polishing surface of the wafer to the polishing pad surface area, that is, the true contact area ratio, and the Young's modulus which is an index of the hardness of the polishing pad. . The method of measuring the true contact area ratio will be described later. As the number of processed wafers increases, the true contact area ratio and the Young's modulus of the pad increase, and it can be seen that a planar portion due to blinding is formed on the polishing pad surface.

【0018】図5中の楕円Eで囲んだウェハ処理枚数が
少ない研磨初期、および楕円Dで囲んだウェハ処理枚数
が増加した際の研磨パッド表面の走査電子顕微鏡写真を
それぞれ図6,図7に示す。図6では研磨パッドの表面
に亘り、均一な目立てが行われており、目つぶれによる
平坦部分が形成されていないことがわかる。しかしなが
ら、図7に示されるウェハ処理枚数が増加した研磨パッ
ド表面には目つぶれによる平坦部分が多く形成されてい
ることが観察される。このことから、図5に示した真実
接触面積比率が増加している原因が明らかである。
FIGS. 6 and 7 show scanning electron microscope photographs of the polishing pad surface when the number of processed wafers surrounded by the ellipse E in FIG. 5 is small and the number of processed wafers is large. Show. In FIG. 6, uniform dressing is performed over the surface of the polishing pad, and it can be seen that a flat portion due to blinding is not formed. However, it is observed that many flat portions due to blindness are formed on the polishing pad surface where the number of processed wafers shown in FIG. 7 is increased. From this, the cause of the increase in the true contact area ratio shown in FIG. 5 is apparent.

【0019】すなわち、真実接触面積比率を測定するこ
とにより、スクラッチの発生原因となりうるパッド表面
の平面部分の増加をリアルタイムで検出することができ
る。
That is, by measuring the true contact area ratio, it is possible to detect in real time an increase in the planar portion of the pad surface which may cause scratches.

【0020】次に、上述した研磨パッドの真実接触面積
比率の測定装置について説明する。
Next, an apparatus for measuring the above-described true contact area ratio of the polishing pad will be described.

【0021】図1の本発明に関わる装置構成図中に示し
たパッド表面形状測定装置11の詳細を図8に示す。パ
ッド表面形状測定装置11としては、例えば画像処理方
式や反射率方式によるものがある。画像処理方式では、
研磨パッド4の表面を電源19により駆動される投光器
20にて照明し、その箇所をCCDカメラ21にて画像
を抽出し、そのデータをアンプ22を介して情報処理装
置14に取り込み、画像処理を行って、図7に示した目
つぶれによって形成された平面部分の面積比率を算出す
る。
FIG. 8 shows details of the pad surface shape measuring apparatus 11 shown in the apparatus configuration diagram of the present invention shown in FIG. Examples of the pad surface shape measuring device 11 include those using an image processing method and a reflectance method. In the image processing method,
The surface of the polishing pad 4 is illuminated by a projector 20 driven by a power supply 19, an image of the location is extracted by a CCD camera 21, the data is taken into an information processing device 14 via an amplifier 22, and image processing is performed. Then, the area ratio of the plane portion formed by the blindness shown in FIG. 7 is calculated.

【0022】また、反射率方式では、図8中に示すよう
に、レーザ光源23から出射したレーザ光をパッド表面
に当て、この反射光を受光器24で受光し、この受光し
た光量の変化から求めることもできる。
In the reflectivity method, as shown in FIG. 8, a laser beam emitted from a laser light source 23 is applied to a pad surface, and the reflected light is received by a light receiver 24. You can also ask.

【0023】なお、本実施形態ではパッドの表面形状を
研磨処理中に測定することが可能であれば、上述した方
式以外の他の方式によるパッド表面形状測定装置を用い
ても構わない。
In the present embodiment, as long as the surface shape of the pad can be measured during the polishing process, a pad surface shape measuring device other than the above-described method may be used.

【0024】さらに、上述したドレスレート、すなわち
単位時間当たりのパッドドレス量測定法、および図1の
本発明に関わる装置構成図中に示したドレスレート測定
装置10の具体例について説明する。図1の本発明に関
わる装置構成図中に示したドレスレート測定装置10の
詳細を図9に示す。
Further, a method of measuring the above-mentioned dress rate, that is, a pad dress amount per unit time, and a specific example of the dress rate measuring apparatus 10 shown in the apparatus configuration diagram of the present invention shown in FIG. 1 will be described. FIG. 9 shows details of the dress rate measuring device 10 shown in the device configuration diagram according to the present invention in FIG.

【0025】通常のCMP装置に用いられる研磨パッド
4の表面上には、スラリーの供給、排出用の溝42が形
成されている。この溝42の深さをミニXZテーブル2
5に取り付けられたレーザ変位計26を用いて測定し、
データを情報処理装置14に取り込み、演算処理を行っ
て、深さ変化から単位時間当たりの研磨パッド4の厚み
変化からドレスレートを算出するものである。
A groove 42 for supplying and discharging slurry is formed on the surface of the polishing pad 4 used in a normal CMP apparatus. Mini XZ table 2
5, using a laser displacement meter 26 attached to
The data is fetched into the information processing device 14 and arithmetic processing is performed to calculate a dress rate from a change in thickness of the polishing pad 4 per unit time from a change in depth.

【0026】このドレスレートの算出に関しては、さら
に測定精度を向上させるために、図1に示したドレッサ
ー5の駆動モータ7のドライバー8より回転駆動力を測
定するA/D変換器13と、研磨定盤3の駆動モータ9
のドライバー12より回転駆動力を測定するA/D変換
器13とを用いたそれぞれの駆動モータの電流値を測定
し、情報処理装置14に入力され、ドレス状態の監視デ
ータも同時に利用することが望ましい(図1参照)。
With respect to the calculation of the dress rate, an A / D converter 13 for measuring the rotational driving force by the driver 8 of the driving motor 7 of the dresser 5 shown in FIG. Drive motor 9 for surface plate 3
The current value of each drive motor using an A / D converter 13 for measuring the rotational driving force from the driver 12 is measured and input to the information processing device 14, and the monitoring data of the dress state can be used at the same time. Desirable (see FIG. 1).

【0027】図10は図1に示したドレッサー5の駆動
モータ7のドライバー8より回転駆動力を測定するA/
D変換器13と、研磨定盤3の駆動モータ9のドライバ
ー12より回転駆動力を測定するA/D変換器13とを
用いたそれぞれの駆動モータの電流値を測定した例であ
る。矢印d1で示した研磨定盤トルク信号の研磨時間に
対し、研磨定盤3の駆動モータ9の電流値は矢印eで示
すようにウェハホルダの揺動に伴う変化が測定され、下
側のドレッサートルク信号でも同様に矢印d2で示され
るような変化が測定される。
FIG. 10 shows an A / D measuring the rotational driving force by the driver 8 of the driving motor 7 of the dresser 5 shown in FIG.
This is an example of measuring current values of respective drive motors using a D converter 13 and an A / D converter 13 for measuring a rotational driving force by a driver 12 of the drive motor 9 of the polishing table 3. With respect to the polishing time of the polishing platen torque signal indicated by the arrow d1, the change in the current value of the drive motor 9 of the polishing platen 3 due to the swing of the wafer holder is measured as indicated by the arrow e, and the lower dresser torque is measured. Similarly, a change as shown by an arrow d2 is measured in the signal.

【0028】また、研磨終了後のドレスのみが行われて
いる矢印fで示されている際の定盤駆動信号と、矢印g
で示されるドレッサー待避時のドレッサークリーニング
パッドと接触している際の駆動信号が負のトルクとして
測定できることがわかる。これはドレス時に研磨定盤の
回転がドレッサーの回転より大きいために、ドレッサー
駆動モータのが設定回転を保つために、回転方向と逆方
向のトルクを発生し、ブレーキをかけているためであ
る。
A platen driving signal at the time indicated by an arrow f in which only dressing after polishing is completed, and an arrow g
It can be seen that the drive signal when in contact with the dresser cleaning pad when the dresser is evacuated can be measured as a negative torque. This is because the rotation of the polishing platen is larger than the rotation of the dresser during dressing, so that the dresser drive motor generates a torque in the direction opposite to the rotation direction to apply the brake in order to maintain the set rotation.

【0029】以上のように、研磨定盤、ドレッサーの駆
動モータ電流値を回転トルクとして測定することが可能
である。これらの回転トルク(測定電流値)とドレスレ
ートとの相関を予め求めておき、この相関関係と測定電
流値とから換算ドレスレートを求めることができる。な
お、回転トルクとドレスレートとの相関は通常線形関係
にある。
As described above, it is possible to measure the drive motor current value of the polishing platen and the dresser as the rotational torque. A correlation between the rotational torque (measured current value) and the dress rate is obtained in advance, and a converted dress rate can be obtained from the correlation and the measured current value. Note that the correlation between the rotational torque and the dress rate is usually in a linear relationship.

【0030】さらに、このようにして求めた換算ドレス
レートを、上述したドレスレート測定装置10などのよ
うに研磨パッド溝深さの変化から測定したドレスレート
と共に用いることにより、ドレスレートの測定値の精度
を向上する事ができる。具体的には、例えば、パッド溝
深さの変化測定から算出したドレスレート測定値から求
めた平均ドレスレートを用いて、上記回転トルクとドレ
スレートとの相関係数を修正し、換算ドレスレートの精
度を向上させることができる。
Further, the converted dress rate obtained in this manner is used together with the dress rate measured from the change in the depth of the polishing pad groove as in the above-described dress rate measuring apparatus 10 or the like, so that the measured value of the dress rate can be obtained. Accuracy can be improved. Specifically, for example, by using the average dress rate obtained from the measured dress rate calculated from the change measurement of the pad groove depth, the correlation coefficient between the rotational torque and the dress rate is corrected, and the converted dress rate is calculated. Accuracy can be improved.

【0031】以上のように、向上した換算ドレスレート
とパッド溝深さの変化から測定したドレスレートとか
ら、より精度の高いドレスレートを得ることが可能とな
る。
As described above, a more accurate dress rate can be obtained from the improved converted dress rate and the dress rate measured from the change in the depth of the pad groove.

【0032】次に、図1に示した製品仕様毎のドレスレ
ート、研磨パッド表面性状と研磨後の欠陥密度との相関
をあらかじめ記録したデータベース15の機能的な構成
について説明する。
Next, a description will be given of the functional structure of the database 15 in which the correlation between the dress rate for each product specification, the surface properties of the polishing pad, and the defect density after polishing shown in FIG. 1 is recorded in advance.

【0033】まず、研磨面上のスクラッチを低減させる
ために研磨パッド上の目つぶれによる平坦部分の生成を
抑止する必要がある。このため、上述した真実接触面積
比率の上昇を防止する、すなわちドレス能力を向上させ
ることがスクラッチを低減させるために有効であること
を本願発明者が明らかにした。上述した手法に基づき測
定したドレスレートとスクラッチ密度の関係を図11に
示す。同図から、ドレスレートとスクラッチ密度には相
関関係が認められ、ドレスレートを増加させることによ
ってスクラッチ密度を低減できることがわかる。この関
係は、研磨対象とする半導体装置製品の仕様によって異
なるが、本実施形態ではそれぞれの仕様のデータを図1
に示すデータベース15に記憶させておく。
First, in order to reduce scratches on the polishing surface, it is necessary to suppress the generation of flat portions due to blind spots on the polishing pad. For this reason, the present inventor has clarified that preventing the above-described increase in the true contact area ratio, that is, improving the dressing ability is effective for reducing scratches. FIG. 11 shows the relationship between the dress rate and the scratch density measured based on the method described above. The figure shows that there is a correlation between the dress rate and the scratch density, and it can be seen that the scratch density can be reduced by increasing the dress rate. This relationship varies depending on the specifications of the semiconductor device product to be polished. In this embodiment, the data of each specification is shown in FIG.
Is stored in the database 15 shown in FIG.

【0034】本実施形態のデータベース15には、例え
ば、研磨対象となる各半導体装置製品の仕様毎に、許容
可能な欠陥密度値あるいは様々な欠陥密度値にそれぞれ
対応して設定された管理規定値として、ドレスレートの
最低値と真実接触面積比率の最大値とが保存されてい
る。
In the database 15 of the present embodiment, for example, for each specification of each semiconductor device product to be polished, an allowable defect density value or a management specified value set corresponding to each of various defect density values is set. The minimum value of the dress rate and the maximum value of the true contact area ratio are stored.

【0035】以上述べた結果に基づき本発明の研磨装置
を構成した。次に本発明装置を用いて研磨を行った際の
実施例、効果について説明する。
The polishing apparatus of the present invention was constructed based on the results described above. Next, examples and effects when polishing is performed using the apparatus of the present invention will be described.

【0036】[0036]

【実施例】図1の本発明の研磨装置を用い、以下に示す
ような研磨条件の研磨加工において、厚さ約2μmのS
i酸化膜が形成されたSiウエハ(直径150mm)を
圧縮弾性率100Mpaの発泡ポリウレタンを主成分と
する研磨パッド(厚さ約1mm)を用いて研磨を行っ
た。 (1)スラリー:SiO2砥粒含有率12%の水溶液 (2)スラリー供給速度:100ml/min (3)研磨圧:500g/cm2 (4)研磨定盤の回転速度:300mm/s (5)Siウエハの回転角速度:126rad/min 研磨処理は、概略図13に示すような処理手順で進めら
れる。すなわち、研磨およびドレッシングが同時に行わ
れ(ステップ1301〜1302)、所定枚数分の研磨
が終了すると(ステップ1303)、欠陥密度が測定さ
れ(ステップ1304)、該欠陥密度が規定値以内であ
れば研磨を再開し(ステップ1305のY)、規定値を
超えるような場合には(ステップ1305のN)、駆動
トルクなどのドレッシング条件を修正して研磨パッドの
ドレッシングを行う。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In a polishing process under the following polishing conditions using the polishing apparatus of the present invention shown in FIG.
The Si wafer (150 mm in diameter) on which the i-oxide film was formed was polished using a polishing pad (thickness: about 1 mm) mainly composed of foamed polyurethane having a compression modulus of 100 Mpa. (1) Slurry: aqueous solution with 12% SiO 2 abrasive content (2) Slurry supply rate: 100 ml / min (3) Polishing pressure: 500 g / cm 2 (4) Rotation speed of polishing platen: 300 mm / s (5) ) Rotational angular velocity of Si wafer: 126 rad / min The polishing process proceeds in a processing procedure as schematically shown in FIG. That is, polishing and dressing are performed simultaneously (steps 1301 to 1302). When polishing for a predetermined number of sheets is completed (step 1303), the defect density is measured (step 1304). If the defect density is within a specified value, polishing is performed. Is resumed (Y in step 1305), and when it exceeds the specified value (N in step 1305), dressing conditions such as drive torque are corrected to dress the polishing pad.

【0037】なお、本実施例では研磨とドレッシングが
同時に行われる場合について説明するが、所定枚数の研
磨の後にドレッシングを行う間欠ドレッシングの場合に
も、本実施例と同様に本発明を適用することができる。
In this embodiment, the case where the polishing and the dressing are performed simultaneously will be described. However, the present invention can be applied to the case of the intermittent dressing in which the dressing is performed after the polishing of a predetermined number of sheets. Can be.

【0038】図13のドレッシング処理(ステップ13
02)では、図14に示すように、研磨定盤3に貼付さ
れた研磨パッド4をドレスする際に生じるドレッサー5
の駆動モータ7のドライバー8より回転駆動力を測定す
るA/D変換器13と、研磨定盤3の駆動モータ9のド
ライバー12より回転駆動力を測定するA/D変換器1
3とによって測定された各駆動モータの電流値から算出
したトルク信号、および、表面形状測定装置11によっ
て測定した研磨パッド4表面上の真実接触面積比率デー
タ、ドレスレート測定装置10によって測定したドレス
レートデータを情報処理装置14に取り込む。情報処理
装置14では、回転トルクデータから換算した換算ドレ
スレートと、ドレスレート測定装置10で測定したドレ
スレートとから、高精度のドレスレートを取得する(ス
テップ1402〜1403)。
The dressing process shown in FIG.
02), as shown in FIG. 14, a dresser 5 generated when dressing the polishing pad 4 attached to the polishing platen 3 is formed.
An A / D converter 13 for measuring a rotational driving force from a driver 8 of a driving motor 7 of the above, and an A / D converter 1 for measuring a rotational driving force from a driver 12 of a driving motor 9 of the polishing platen 3
3, the torque signal calculated from the current values of the respective drive motors measured by the above, the true contact area ratio data on the surface of the polishing pad 4 measured by the surface shape measuring device 11, the dress rate measured by the dress rate measuring device 10. The data is taken into the information processing device 14. The information processing device 14 acquires a high-accuracy dress rate from the converted dress rate converted from the rotational torque data and the dress rate measured by the dress rate measuring device 10 (steps 1402 to 1403).

【0039】次に、情報処理装置14は取得したドレス
レートデータおよび測定した真実折衝面積比率データ
と、一例を図11に示した製品仕様毎のドレスレート、
真実接触面積比率で表される研磨パッド表面性状と研磨
後の欠陥密度との相関をあらかじめ記録したデータベー
ス15のデータとを比較する(ステップ1404)。測
定データが規定値の範囲内であれば(ステップ1404
でOK)、ステップ1402へ戻り、データを再測定・再
取得する。規定値の範囲内でない場合には(ステップ1
404でNG)、このように測定データが規定範囲から外
れたのが連続何回目かを調べる(ステップ1405)。
Next, the information processing device 14 obtains the acquired dress rate data and the measured true negotiated area ratio data, and shows an example of the dress rate for each product specification shown in FIG.
The data of the database 15 in which the correlation between the polishing pad surface property expressed by the true contact area ratio and the defect density after polishing is compared in advance is compared (step 1404). If the measured data is within the specified range (step 1404)
Return to step 1402 to re-measure and re-acquire the data. If it is not within the specified range (Step 1
(NG at 404) It is checked how many times the measurement data has deviated from the specified range in this manner (step 1405).

【0040】規定範囲から外れたのが連続していない場
合には(ステップ1405で1回目)、本装置全体の制
御等を実行する情報処理装置14により、ドレス用砥石
の研磨圧力をコントローラ6で制御することでドレッシ
ング条件を修正し(ステップ1406)、ステップ14
02へ戻る。具体的には、例えば、ドレスレートあるい
は真実接触面積比率のうちいずれか一方の値が、データ
ベース15に格納されている所望の欠陥密度に対応して
いるドレスレートの規定値よりも低くなった場合、また
は、真実接触面積比率の規定値よりも高くなった場合に
は、ドレス圧力を増加させるよう制御する。
If the deviation from the specified range is not continuous (first time in step 1405), the controller 6 controls the dressing pressure of the dressing whetstone by the controller 6 by the information processing device 14 for controlling the entire device. The dressing conditions are corrected by controlling (step 1406), and step 14
Return to 02. More specifically, for example, when one of the values of the dress rate and the true contact area ratio is lower than the specified value of the dress rate corresponding to the desired defect density stored in the database 15 Or, when it becomes higher than the specified value of the true contact area ratio, control is performed to increase the dress pressure.

【0041】また、ドレス圧力のみで所望のドレスレー
ト、研磨パッド表面性状に制御できない場合、すなわち
NGとなったのが連続2回目の場合には(ステップ14
05で2回目)、研磨パッド回転駆動モータ9、ドレッ
サー回転駆動モータ7の駆動トルクを制御して、ステッ
プ1402へ戻る。例えば、回転数を落として駆動トル
クを大きくする。あるいは、実施中の研磨をいったん中
止させ、ドレッシングのみを行って所望の研磨パッドの
表面状態が得られるように、ドレッシングシーケンス自
体を変更する構成としても良い。
If the desired dress rate and the surface properties of the polishing pad cannot be controlled only by the dress pressure, that is, if NG has been reached for the second consecutive time (step 14).
05 (second time), the drive torque of the polishing pad rotation drive motor 9 and the dresser rotation drive motor 7 is controlled, and the process returns to step 1402. For example, the drive torque is increased by lowering the rotation speed. Alternatively, the dressing sequence itself may be changed so that the polishing being performed is temporarily stopped and only the dressing is performed to obtain a desired polishing pad surface state.

【0042】なお、上述した制御は一般的に製品仕様、
研磨パッドの材質、及びスラリーの材質や砥粒含有率、
前記研磨条件等の影響を受けて変化する。このため、制
御に対する影響を予め求めておき、該求めた影響を考慮
した前記材質、研磨条件毎に制御の補正を行うことが好
ましい。
The above control is generally performed according to product specifications,
Polishing pad material, slurry material and abrasive content,
It changes under the influence of the polishing conditions and the like. For this reason, it is preferable that the influence on the control is obtained in advance, and the control is corrected for each material and polishing condition in consideration of the obtained influence.

【0043】また、上述した制御は、例えば、コンピュ
ータで実行可能なプログラムとして作成し、これをCP
U及びメモリ等を備えたコンピュータシステムで構成さ
れる情報処理装置14で実行させることにより実現する
ことができる。
The above-mentioned control is, for example, created as a computer-executable program, and
It can be realized by causing the information processing device 14 configured by a computer system including a U and a memory to execute the program.

【0044】また、本実施形態では、上記図13、14
の処理に加えて、逐次算出されるドレスレート、研磨パ
ッド表面性状に基づいて、研磨加工中における研磨パッ
ドのドレス性能の優劣を評価するものとする。そして、
上記制御が一定の効果を下回った時点で、研磨パッドの
ドレス性能が劣化した、あるいは、研磨パッド溝深さが
一定値以下になった時点で研磨パッド寿命と判定する。
Further, in the present embodiment, FIGS.
In addition to the processing described above, the dressing performance of the polishing pad during polishing is evaluated based on the dress rate and the polishing pad surface properties that are sequentially calculated. And
When the above control falls below a certain effect, when the dressing performance of the polishing pad has deteriorated, or when the groove depth of the polishing pad has become less than a certain value, it is determined that the polishing pad has reached the life.

【0045】本研磨装置を用いて、実際に半導体装置の
加工を行った場合のウェハ処理枚数とスクラッチ密度の
関係を図12に示す。本装置の制御を行わない場合のデ
ータを黒丸で示すが、このデータと比較し、本装置の機
能を用いた場合には、ウェハの着工枚数を増加させても
スクラッチ密度は0.5ヶ/cm2以下になっていること
が分かり、本発明装置の効果が確認される。
FIG. 12 shows the relationship between the number of processed wafers and the scratch density when a semiconductor device is actually processed using this polishing apparatus. The data when the control of this apparatus is not performed is indicated by black circles. Compared with this data, when the function of this apparatus is used, the scratch density is 0.5 / cm 2 or less, confirming the effect of the device of the present invention.

【0046】以上で実施例の説明を終る。The description of the embodiment has been completed.

【0047】ここで、半導体製造プロセスにおける平坦
化研磨工程に本研磨装置を採用することにより得られる
効果についてまとめておく。
Here, the effects obtained by employing the present polishing apparatus in the flattening polishing step in the semiconductor manufacturing process will be summarized.

【0048】研磨加工の進行と共に推移する研磨パッド
のドレスレート、研磨パッド表面性状、研磨定盤トル
ク、ドレッサー駆動トルクをリアルタイムに自動計測
し、スクラッチ密度に重大な影響を与えるドレスレート
を制御することができ、時間と手間をかけることなく、
研磨加工の進行に伴って推移するスクラッチ密度を低く
押さえることができる。このような効果は、以下に示す
ような効果を派生させ、最終製品であるLSI等の半導
体装置の性能を一層向上させる。
Automatically measure in real time the dressing rate of the polishing pad, the surface properties of the polishing pad, the polishing surface plate torque, and the dresser driving torque that change with the progress of the polishing process, and control the dressing rate that has a significant effect on the scratch density. Without having to spend time and effort.
The scratch density, which changes with the progress of the polishing process, can be kept low. Such effects derive the following effects and further improve the performance of semiconductor devices such as LSIs as final products.

【0049】(1)研磨パッドのドレッシング処理を最
適化できるため、研磨パッドの研磨性能を常に一定レベ
ルに保持することができる。
(1) Since the dressing process of the polishing pad can be optimized, the polishing performance of the polishing pad can always be maintained at a constant level.

【0050】(2)より研磨面上の欠陥密度を安定して
低減することが可能で有るため、半導体装置の歩留まり
を向上することができる。
(2) Since the defect density on the polished surface can be stably reduced, the yield of semiconductor devices can be improved.

【0051】また、研磨工程ラインを止めずにスクラッ
チ密度を推定することができるので、Siウエハの製造
効率が低下しないという第二の効果もある。
Further, since the scratch density can be estimated without stopping the polishing process line, there is also a second effect that the production efficiency of the Si wafer is not reduced.

【0052】尚、本実施の形態では、Siウェハを研磨
対象としているが、これ以外の加工物を研磨対象として
も、これと同様な効果が達成される。
In the present embodiment, the Si wafer is polished, but the same effect can be achieved by polishing other workpieces.

【0053】[0053]

【発明の効果】本発明によれば、研磨加工の進行と共に
推移する研磨パッドのドレスレート、研磨パッド表面性
状、研磨定盤トルク、ドレッサー駆動トルクをリアルタ
イムに計測し、スクラッチ密度に重大な影響を与えるド
レスレートを制御することができ、時間と手間をかける
ことなく、研磨加工の進行に伴って推移するスクラッチ
密度を低く押さえることができるため、半導体装置の歩
留まりを向上することができる。
According to the present invention, the dressing rate of the polishing pad, the surface properties of the polishing pad, the polishing platen torque, and the dresser driving torque, which change with the progress of the polishing process, are measured in real time, and the serious influence on the scratch density is measured. The given dress rate can be controlled, and the scratch density, which changes with the progress of polishing, can be kept low without taking much time and effort, so that the yield of semiconductor devices can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る研磨装置の基本構成
を示した説明図。
FIG. 1 is an explanatory diagram showing a basic configuration of a polishing apparatus according to an embodiment of the present invention.

【図2】研磨面上に発生したスクラッチの観察写真を示
す説明図。
FIG. 2 is an explanatory view showing an observation photograph of a scratch generated on a polished surface.

【図3】スクラッチの発生モデルの説明図。FIG. 3 is an explanatory diagram of a scratch generation model.

【図4】ウェハ処理枚数とスクラッチ密度の相関を示す
実験データの一例を示すグラフ。
FIG. 4 is a graph showing an example of experimental data showing the correlation between the number of processed wafers and the scratch density.

【図5】ウェハ処理枚数と研磨パッド表面の真実接触面
積比率、および研磨パッドのヤング率の相関を示す実験
データの一例を示すグラフ。
FIG. 5 is a graph showing an example of experimental data showing the correlation between the number of processed wafers, the ratio of the true contact area of the polishing pad surface, and the Young's modulus of the polishing pad.

【図6】ウェハ処理枚数と研磨パッド表面の真実接触面
積比率、および研磨パッドのヤング率の相関を示す実験
データにおける研磨初期の研磨パッド表面の走査電子顕
微鏡写真を示す説明図。
FIG. 6 is an explanatory view showing a scanning electron micrograph of the polishing pad surface at the initial stage of polishing in experimental data showing the correlation between the number of processed wafers, the ratio of the true contact area of the polishing pad surface, and the Young's modulus of the polishing pad.

【図7】ウェハ処理枚数と研磨パッド表面の真実接触面
積比率、および研磨パッドのヤング率の相関を示す実験
データにおける研磨後期の目つぶれした研磨パッド表面
の走査電子顕微鏡写真を示す説明図。
FIG. 7 is an explanatory diagram showing a scanning electron micrograph of a closed polishing pad surface at the latter stage of polishing in experimental data showing a correlation between the number of processed wafers, the true contact area ratio of the polishing pad surface, and the Young's modulus of the polishing pad.

【図8】パッド表面形状測定装置の詳細を示す説明図。FIG. 8 is an explanatory view showing details of a pad surface shape measuring device.

【図9】ドレスレート測定装置の詳細を示す説明図。FIG. 9 is an explanatory diagram showing details of a dress rate measuring device.

【図10】ドレッサーの駆動モータの回転駆動力と、研
磨定盤の駆動モータの回転駆動力を測定した実験データ
の一例を示すグラフ。
FIG. 10 is a graph showing an example of experimental data obtained by measuring a rotational driving force of a driving motor of a dresser and a rotational driving force of a driving motor of a polishing table.

【図11】ドレスレートとスクラッチ密度の相関を示す
実験データの一例を示すグラフ。
FIG. 11 is a graph showing an example of experimental data showing a correlation between a dress rate and a scratch density.

【図12】本研磨装置を用いて、実際に半導体装置の加
工を行った場合のウェハ処理枚数とスクラッチ密度の関
係の一例を示すグラフ。
FIG. 12 is a graph showing an example of the relationship between the number of processed wafers and the scratch density when a semiconductor device is actually processed using the polishing apparatus.

【図13】本研磨装置の研磨・ドレッシング処理の処理
例を示すフローチャート。
FIG. 13 is a flowchart showing a processing example of a polishing / dressing process of the present polishing apparatus.

【図14】図13のドレッシング処理の制御例を示すフ
ローチャート。
FIG. 14 is a flowchart illustrating a control example of the dressing process of FIG. 13;

【符号の説明】[Explanation of symbols]

1…ウェハ、2…ウェハホルダ、3…研磨定盤、4…研
磨パッド、5…ドレッサー、6…ドレッサー研磨圧力コ
ントローラ、7…ドレッサー駆動モータ、8…ドレッサ
ー駆動モータドライバー、9…研磨定盤の駆動モータ、
10…ドレスレート測定装置、11…表面形状測定装
置、12…研磨定盤の駆動モータドライバー、13…A
/D変換器、14…情報処理装置、15…データベー
ス、15‘…スクラッチ、16…スラリー、17…砥
粒、18…凝集砥粒、19…投光器電源、20…投光
器、21…CCDカメラ、22…アンプ、23…レーザ
光源、24…受光器、25…ミニX−Zテーブル、26
…レーザ変位計、41…研磨パッド中の空孔、41a…
空孔の直径、42…研磨パッド表面上の溝、51…ダイ
ヤモンド。
DESCRIPTION OF SYMBOLS 1 ... Wafer, 2 ... Wafer holder, 3 ... Polishing table, 4 ... Polishing pad, 5 ... Dresser, 6 ... Dresser polishing pressure controller, 7 ... Dresser drive motor, 8 ... Dresser drive motor driver, 9 ... Drive of polishing board motor,
10: Dress rate measuring device, 11: Surface shape measuring device, 12: Driving motor driver of polishing platen, 13: A
/ D converter, 14 ... information processing device, 15 ... database, 15 '... scratch, 16 ... slurry, 17 ... abrasive grains, 18 ... agglomerated abrasive grains, 19 ... light projector power supply, 20 ... light projector, 21 ... CCD camera, 22 ... Amplifier, 23 ... Laser light source, 24 ... Receiver, 25 ... Mini XZ table, 26
... laser displacement meter, 41 ... holes in polishing pad, 41a ...
Hole diameter, 42 ... grooves on polishing pad surface, 51 ... diamond.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 弘之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 大川 哲男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 3C034 AA13 BB93 CA22 CA30 CB12 DD05 3C058 AA07 AA19 AC02 BA09 BA14 BB02 BB06 BC02 CB01 DA12 DA17  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroyuki Kojima 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd. Production Technology Research Institute (72) Inventor Tetsuo Okawa 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa F term in Hitachi, Ltd. Production Engineering Laboratory (reference) 3C034 AA13 BB93 CA22 CA30 CB12 DD05 3C058 AA07 AA19 AC02 BA09 BA14 BB02 BB06 BC02 CB01 DA12 DA17

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】研磨加工中または研磨後に研磨布のドレッ
シングを行う半導体装置の平坦化方法において、 前記ドレッシング中に前記研磨布のドレスレートを直接
的または間接的に求め、 前記求めたドレスレートが予め定めた規定値未満となら
ないように、前記研磨布のドレッシング条件を調整する
ものであり、 前記予め定めた規定値は、許容される欠陥密度の最大値
に対応するドレスレート値であることを特徴とする半導
体装置の平坦化方法。
1. A method of flattening a semiconductor device in which a polishing cloth is dressed during or after polishing, wherein a dress rate of the polishing cloth is directly or indirectly obtained during the dressing. The dressing condition of the polishing pad is adjusted so as not to be less than a predetermined value, and the predetermined value is a dress rate value corresponding to a maximum allowable defect density. A method for planarizing a semiconductor device.
【請求項2】研磨加工中または研磨後に研磨布のドレッ
シングを行う半導体装置の平坦化方法において、 前記ドレッシング中に前記研磨布の表面状態を測定し、 前記測定した研磨布の表面状態が予め定めた規定条件を
満足するように、前記研磨布のドレッシング条件を調整
するものであり、 前記予め定めた規定条件は、許容される欠陥密度が最大
値を示した場合に対応する表面状態であることを特徴と
する半導体装置の平坦化方法。
2. A flattening method for a semiconductor device, wherein a polishing cloth is dressed during or after polishing, wherein a surface state of the polishing cloth is measured during the dressing, and the measured surface state of the polishing cloth is predetermined. Adjusting the dressing condition of the polishing pad so as to satisfy the specified condition, wherein the predetermined condition is a surface state corresponding to a case where an allowable defect density shows a maximum value. A method for planarizing a semiconductor device, comprising:
【請求項3】研磨加工中または研磨後に研磨布のドレッ
シングを行う半導体装置の平坦化方法において、 前記ドレッシング中に前記研磨布のドレスレートを直接
的または間接的に求め、 前記ドレッシング中に前記研磨布の表面状態を測定し、 前記求めたドレスレートおよび前記測定された研磨布の
表面状態が、予め定めた規定条件を満足するように、前
記研磨布のドレッシング条件を調整するものであり、 前記予め定めた規定条件のうち、ドレスレートについて
は許容される欠陥密度の最大値に対応するドレスレート
値であり、研磨布の表面状態については許容される欠陥
密度が最大値を示した場合に対応する表面状態であるこ
とを特徴とする半導体装置の平坦化方法。
3. A method of flattening a semiconductor device in which a polishing cloth is dressed during or after polishing, wherein a dress rate of the polishing cloth is directly or indirectly determined during the dressing, and the polishing is performed during the dressing. Measuring the surface condition of the cloth, and adjusting the dressing conditions of the polishing cloth so that the determined dress rate and the measured surface state of the polishing cloth satisfy a predetermined condition. Among the predetermined conditions, the dress rate is a dress rate value corresponding to the maximum value of the allowable defect density, and the surface condition of the polishing cloth is a case where the allowable defect density indicates the maximum value. A planarization method for a semiconductor device, characterized in that the surface state is changed.
【請求項4】半導体装置の平坦化装置において、 ドレッシング処理中にドレスレートを求めるドレスレー
ト取得手段と、 前記取得されたドレスレートが、研磨布表面の欠陥に応
じて定められた基準値以上となるようにドレッシング条
件を制御する制御手段とを備えることを特徴とする半導
体装置の平坦化装置。
4. A flattening apparatus for a semiconductor device, a dress rate obtaining means for obtaining a dress rate during a dressing process, wherein the obtained dress rate is equal to or more than a reference value determined according to a defect on a polishing cloth surface. A flattening device for a semiconductor device, comprising: control means for controlling dressing conditions.
【請求項5】請求項4に記載の平坦化装置において、 前記ドレッシング処理中に研磨布の表面状態を測定する
表面状態測定手段をさらに備え、 前記制御手段は、前記ドレスレートの制御に加えて、前
記測定された研磨布表状態が、研磨面の欠陥に応じて定
められた基準条件を満足するように、ドレッシング条件
を制御することを特徴とする半導体装置の平坦化装置。
5. The flattening device according to claim 4, further comprising a surface state measuring means for measuring a surface state of the polishing pad during the dressing process, wherein said control means controls the dressing rate. And a dressing condition is controlled so that the measured surface state of the polishing cloth satisfies a reference condition determined according to a defect of a polished surface.
【請求項6】請求項4に記載の平坦化装置において、 前記ドレスレート取得手段は、 ドレス用砥石の回転駆動力を検知し、該検知した回転駆
動力から換算したドレスレートを求める換算ドレスレー
ト算出手段と、 研磨布の単位時間あたりの厚み変化を検知してドレスレ
ートを直接的に求めるドレスレート検知手段と、 前記求められた2つのドレスレートの少なくとも一方を
用いて、前記ドレッシング処理中のドレスレートを決定
するドレスレート決定手段とを備えることを特徴とする
半導体装置の平坦化装置。
6. A flattening apparatus according to claim 4, wherein said dress rate obtaining means detects a rotational driving force of the dressing grindstone and calculates a converted dress rate from the detected rotational driving force. A calculating means, a dress rate detecting means for directly detecting a dress rate by detecting a thickness change per unit time of the polishing pad, and using at least one of the obtained two dress rates, during the dressing process. A flattening apparatus for a semiconductor device, comprising: a dress rate determining means for determining a dress rate.
【請求項7】請求項5に記載の平坦化装置において、 欠陥密度とドレスレートの相関、および、該欠陥密度と
研磨布表面状態の相関をそれぞれ記録したデータベース
をさらに備え、 前記制御手段は、前記データベースのデータと、前記取
得されたドレスレートおよび研磨布表面状態とに基づ
き、欠陥密度が管理基準値以内になるようドレッシング
条件を制御することを特徴とする半導体装置の平坦化装
置。
7. The flattening apparatus according to claim 5, further comprising a database in which a correlation between a defect density and a dress rate and a correlation between the defect density and a surface state of the polishing pad are recorded. A flattening apparatus for a semiconductor device, wherein a dressing condition is controlled based on the data of the database and the acquired dress rate and polishing cloth surface state so that a defect density falls within a management reference value.
【請求項8】配線パターンの形成工程で生じた表面の凹
凸を平坦化する平坦化工程を少なくとも含む半導体装置
の製造方法において、 前記平坦化工程が、請求項1〜3のいずれかに記載の平
坦化方法で実施されることを特徴とする半導体装置の製
造方法。
8. A method for manufacturing a semiconductor device, comprising at least a flattening step for flattening surface irregularities generated in a wiring pattern forming step, wherein the flattening step is performed according to claim 1. A method for manufacturing a semiconductor device, which is performed by a planarization method.
JP2000068508A 2000-03-13 2000-03-13 Semiconductor device planarization method and device Pending JP2001260001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000068508A JP2001260001A (en) 2000-03-13 2000-03-13 Semiconductor device planarization method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000068508A JP2001260001A (en) 2000-03-13 2000-03-13 Semiconductor device planarization method and device

Publications (1)

Publication Number Publication Date
JP2001260001A true JP2001260001A (en) 2001-09-25

Family

ID=18587557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000068508A Pending JP2001260001A (en) 2000-03-13 2000-03-13 Semiconductor device planarization method and device

Country Status (1)

Country Link
JP (1) JP2001260001A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353174A (en) * 2001-04-02 2002-12-06 Infineon Technologies Ag Method and apparatus for conditioning a polishing pad surface
JP2002355748A (en) * 2001-05-30 2002-12-10 Sony Corp Chemical mechanical polishing method and chemical mechanical polishing apparatus
WO2004002681A1 (en) * 2002-06-28 2004-01-08 Nikon Corporation Method of judging life and quality of abrasive pad etc, method of conditioning abrasive pad, polishing device, semiconductor device, and method of producing the semiconductor device
JP2007524518A (en) * 2003-09-30 2007-08-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and system for controlling chemical mechanical polishing using pad conditioner sensor signals
JP2010162688A (en) * 2007-11-28 2010-07-29 Ebara Corp Method and apparatus for dressing polishing pad, substrate polishing apparatus, and substrate polishing method
KR20110052694A (en) * 2008-08-07 2011-05-18 어플라이드 머티어리얼스, 인코포레이티드 In-situ Performance Prediction of Pad Conditioning Disk by Closed-Loop Torque Monitoring
DE102017200023A1 (en) 2016-01-05 2017-07-06 Fujikoshi Machinery Corporation Method for polishing a workpiece and method for dressing a polishing pad
CN108340281A (en) * 2017-01-23 2018-07-31 不二越机械工业株式会社 Workpiece grinding method and workpiece grinding device
CN109719612A (en) * 2017-10-31 2019-05-07 株式会社荏原制作所 Grinding device, grinding system, substrate board treatment and grinding method
TWI826397B (en) * 2017-10-31 2023-12-21 日商荏原製作所股份有限公司 Polishing apparatus, polishing system, substrate processing apparatus, polishing method, and program

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353174A (en) * 2001-04-02 2002-12-06 Infineon Technologies Ag Method and apparatus for conditioning a polishing pad surface
JP2002355748A (en) * 2001-05-30 2002-12-10 Sony Corp Chemical mechanical polishing method and chemical mechanical polishing apparatus
WO2004002681A1 (en) * 2002-06-28 2004-01-08 Nikon Corporation Method of judging life and quality of abrasive pad etc, method of conditioning abrasive pad, polishing device, semiconductor device, and method of producing the semiconductor device
JP4815351B2 (en) * 2003-09-30 2011-11-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and system for controlling chemical mechanical polishing using pad conditioner sensor signals
JP2007524518A (en) * 2003-09-30 2007-08-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and system for controlling chemical mechanical polishing using pad conditioner sensor signals
JP2010162688A (en) * 2007-11-28 2010-07-29 Ebara Corp Method and apparatus for dressing polishing pad, substrate polishing apparatus, and substrate polishing method
JP2015065439A (en) * 2008-08-07 2015-04-09 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated In-situ performance prediction of pad conditioning disk by closed loop torque monitoring
JP2011530809A (en) * 2008-08-07 2011-12-22 アプライド マテリアルズ インコーポレイテッド In-situ performance prediction of pad adjustment disc by closed-loop torque monitoring
KR20110052694A (en) * 2008-08-07 2011-05-18 어플라이드 머티어리얼스, 인코포레이티드 In-situ Performance Prediction of Pad Conditioning Disk by Closed-Loop Torque Monitoring
KR101598608B1 (en) * 2008-08-07 2016-02-29 어플라이드 머티어리얼스, 인코포레이티드 In-situ performance prediction of pad conditioning disk by closed loop torque monitoring
DE102017200023A1 (en) 2016-01-05 2017-07-06 Fujikoshi Machinery Corporation Method for polishing a workpiece and method for dressing a polishing pad
US10464186B2 (en) 2016-01-05 2019-11-05 Fujikoshi Machinery Corp. Method of polishing work and method of dressing polishing pad
CN108340281A (en) * 2017-01-23 2018-07-31 不二越机械工业株式会社 Workpiece grinding method and workpiece grinding device
KR20180087143A (en) 2017-01-23 2018-08-01 후지코시 기카이 고교 가부시키가이샤 Work polishing method and work polishing apparatus
US10449655B2 (en) 2017-01-23 2019-10-22 Fujikoshi Machinery Corp. Work polishing method and work polishing apparatus
CN109719612A (en) * 2017-10-31 2019-05-07 株式会社荏原制作所 Grinding device, grinding system, substrate board treatment and grinding method
CN109719612B (en) * 2017-10-31 2021-11-05 株式会社荏原制作所 Polishing apparatus, polishing system, substrate processing apparatus, polishing method, and memory
TWI826397B (en) * 2017-10-31 2023-12-21 日商荏原製作所股份有限公司 Polishing apparatus, polishing system, substrate processing apparatus, polishing method, and program

Similar Documents

Publication Publication Date Title
KR100701356B1 (en) CPM Process Optimization Method
US5975994A (en) Method and apparatus for selectively conditioning a polished pad used in planarizng substrates
US7070479B2 (en) Arrangement and method for conditioning a polishing pad
US5655951A (en) Method for selectively reconditioning a polishing pad used in chemical-mechanical planarization of semiconductor wafers
US6458013B1 (en) Method of chemical mechanical polishing
CN100481340C (en) Apparatus and method for polishing a substrate
US5609718A (en) Method and apparatus for measuring a change in the thickness of polishing pads used in chemical-mechanical planarization of semiconductor wafers
JP3633062B2 (en) Polishing method and polishing apparatus
JP2022525618A (en) Monitoring of polishing pad texture in chemical mechanical polishing
US6200908B1 (en) Process for reducing waviness in semiconductor wafers
JP2002126998A (en) Polishing method and polishing apparatus
TW544364B (en) Method and apparatus for simulating, and method and apparatus for polishing using the same
JP2013525126A (en) Closed loop control for improved polishing pad profile
JP3011113B2 (en) Substrate polishing method and polishing apparatus
JPH1015807A (en) Polishing system
JP2001260001A (en) Semiconductor device planarization method and device
US7094695B2 (en) Apparatus and method for conditioning a polishing pad used for mechanical and/or chemical-mechanical planarization
US7121921B2 (en) Methods for planarizing microelectronic workpieces
JP2002343753A (en) Simulation method and apparatus, processing apparatus, processing system, and semiconductor device manufacturing method
JP2004106123A (en) Polishing method, CMP apparatus and film thickness measuring apparatus
JP2005347568A (en) Method and apparatus for polishing substrate
JPH10315124A (en) Polishing method and polishing apparatus
JP2008284645A (en) Apparatus and method for polishing
JP2003188132A (en) Polishing recipe decision method
JP3824345B2 (en) Polishing method and polishing apparatus