JP2001244118A

JP2001244118A - バラン変成器

Info

Publication number: JP2001244118A
Application number: JP2001000014A
Authority: JP
Inventors: Muuranto Jean-Marc; ジーン−マルク・ムーラント; Inboonan James; ジェイムス・インボーナン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2000-01-10
Filing date: 2001-01-04
Publication date: 2001-09-07
Also published as: TW499690B; US6396362B1; JP2007243208A

Abstract

(57)【要約】【課題】コンパクトなバラン変成器回路を提供する。【解決手段】コンパクトなバラン変成器は、１次およ
び２次導体ループを有する。これらのループの各々は、
実質的に平坦なスパイラル構造に設けられる。しかし、
これらのループの１つ、１次または２次ループは、好適
には、多層（積層）構造内に設けられる。多層構造内の
１次または２次層のうちの少なくとも１層の積層は、ル
ープの１つにインピーダンスの増大を与える。インピー
ダンス整合のためのこの増大されたインピーダンスは、
多層構造内に通常生じるような１次および２次層間の寄
生容量がないという利点をもたらす。本発明の他の実施
例では、導体ループは共に、多層構造内に設けられる。
このような構造は、１対１インピーダンス整合状態およ
び幾分低い周波数のバラン回路に対して特に有用であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、アナログ
信号のためのバラン（ＢＡＬＵＮ）変成器回路に関す
る。特に、本発明は、集積回路基板上に製造されるバラ
ン回路の構成に関する。さらに特に、本発明は、コンパ
クトであるだけでなく、１次および２次変成器回路間の
寄生容量の影響を減少するバラン構造を作製するため
に、複数の層内に設けられるバラン変成器構造に関す
る。

【０００２】

【従来の技術】バランは、無線周波（ＲＦ）回路内にイ
ンピーダンス平衡を与えるために用いられる電子回路要
素である。本質的には、バランは、平衡不平衡変成器で
ある。これらのデバイスは、不平衡要素および回路を平
衡要素および回路に接続するために、無線周波応用に用
いられる。

【０００３】不平衡回路要素は、通常、大きくて高価で
あり、フィルタおよび電力増幅器のようなデバイスを含
む。それらを平衡にすることは、可能ではあるが、２倍
の大きさおよび費用を必要とするであろう。一方、平衡
要素は、通常、集積回路内に用いられる。というのは、
内部要素の数を２倍するコストが、集積回路構造内では
低いからである。バラン回路はまた、所望の電気的特性
を有する。バラン回路は、改良された信号分離特性と線
形特性とを有し、故に、可能な時は常に用いられる。不
平衡回路においては、電流は、典型的には、単一ワイヤ
ーによって送られ、アースを経て戻される。アースは、
好適には、デバイスのシャシーを形成するか、あるい
は、シャシーに直接かつ電気的に直接接続される大きな
導体である。一方、平衡回路は、典型的には、２つの導
体と１つのアースとを含む。バランの場合は、電流は、
一方の導体“下（ｄｏｗｎ）”を流れ、他方の導体を経
て戻る。これにより、アースを経て流れる電流を排除す
る。これは、理想的な状態である。

【０００４】

【発明が解決しようとする課題】バラン回路は、無線構
造において望まれる。というのは、チップ構造は差動
（ｄｉｆｆｅｒｅｎｔｉａｌ）である傾向にあるが、外
部要素はシングル・エンデッド（ｓｉｎｇｌｅｅｎｄ
ｅｄ）である傾向にあるからである。従って、バラン変
成器は、内部要素と外部要素とを結合する必要がある。
しかし、バランは、一般に、セルラー電話機のような無
線周波デバイスにおいて使用されることになると、コス
トおよびサイズについて特に制限がある。これらのデバ
イスは、セルラー電話機またはセルラー電話システムの
他の要素について特に小さいサイズのバランを明らかに
必要とする。従って、さらに、良好な電気的性能を示す
小さく安価なバランが必要とされる。特に、集積された
無線周波集積回路は、通常モード信号の分離を改良し易
い差動回路を用いることが非常に望まれる。さらに、電
力整合は、平衡インピーダンス変成器の使用を必要とす
る。さらに、能動とは逆の受動のバラン・デバイスが望
ましい。というのは、受動バラン・デバイスは、動作に
対して付加的な電流を必要としないからである。しか
し、受動バランは、物理的に非常に大きくなる傾向があ
る。本発明のバランは、受動バラン・デバイスにおける
サイズの減少を可能にする。

【０００５】

【課題を解決するための手段】本発明の好適な実施例に
よれば、無線周波バラン変成器は、実質的に平坦な１次
導電ループと、実質的に平坦な２次導電ループとを有す
る。これら導電ループは、各々、スパイラル・パターン
で構成される。ループは、一方のループの少なくとも一
部が、他方のループの一部に水平に隣接して配置される
ように設けられる。さらに、少なくとも１つのループ
は、少なくとも２つの垂直に隣接する平面に設けられ
る。垂直に隣接する平面にあるループの部分は、同じ巻
線方向を有する。本発明の一実施例では、ループの両方
は、垂直に隣接する平面内に設けられた部分を有する。
本発明のバラン変成器は、特に、高周波応用、例えば、
約８５０ＭＨｚの周波数で有効なバラン回路に有用であ
り、各辺がわずか２３５μｍの矩形パターンで構成され
る。

【０００６】従って、本発明の目的は、コンパクトなバ
ラン変成器回路を提供することにある。

【０００７】本発明の他の目的は、能動回路要素を使用
しないで、高周波回路応用におけるインピーダンス整合
を提供することにある。

【０００８】本発明のさらに他の目的は、バラン変成器
の１次および２次巻線間に生じる寄生容量を減少するこ
とにある。

【０００９】本発明のさらに他の目的は、セルラー電話
機およびセルラー電話システムに特に有用なバラン変成
器回路を提供することにある。

【００１０】また、本発明のさらに他の目的は、集積回
路製造方法を用いて製造することができるバラン変成器
回路を提供することにある。

【００１１】さらに、本発明のさらに他の目的は、２以
上のプレーナー回路構造内に作製することができるバラ
ン回路を提供することにある。

【００１２】本発明のさらに他の目的は、小形、効果
的、製造容易、かつ、低コストであるバラン回路を提供
することにある。

【００１３】最後に、これに限定されるものではない
が、本発明の目的は、種々のインピーダンス特性を有す
るバラン回路を提供することにある。

【００１４】本発明の種々の実施例に適合する所望のこ
れら目的の説明は、これらの目的のいずれかあるいは全
てが、本発明の最も一般的な実施例または特定の実施例
のいずれかにおいて、個々にまたは集合的に、本質的ま
たは必須の特徴として与えられることを提示することを
意味するものではない。

【００１５】

【発明の実施の形態】本発明に関する要旨を、特に指摘
し、明細書の最後の部分に個別にクレームした。しかし
ながら、本発明は、構成および実施の方法の両方を、本
発明の他の目的および利点とともに、図面と共に以下の
説明を参照することによって最も理解することができ
る。

【００１６】本出願で例示された回路のより一層の理解
のために、１次巻線は、一般に実線で示している。同様
に、２次巻線は、点線で示している。これは、便宜のた
めであり、また、“１次”および“２次”の表示が、相
対的な用語であることを理解すべきである。

【００１７】図１（ａ）は、端子１および２を有する１
次巻線を備えるプレーナー・バランを示す。図１（ｂ）
は、図１（ａ）の線１ＡＡ−１ＡＡについての断面図で
ある。同様に、２次巻線は、端子３および４を有する。
図示のように、巻線は、ほぼ単一平面内に設けられ、か
つ、互いに隣接して設けられている。

【００１８】図２は、図１（ａ）に示すバラン変成器の
等価回路である。特に、１次回路はインダクタンスＬ１
を有し、２次回路はインダクタンスＬ２を有することが
分かる。また、１次および２次回路間の結合係数ｋが定
義される。特に、ｋ＝Ｍ／（Ｌ１×Ｌ２）^1/2であり、
ここに、Ｍは、１次および２次巻線間の相互インダクタ
ンスである。図１（ａ）および図２に示すような回路に
は、実際には、発生するインピーダンス変換があり、変
成器の端子１および２から見た入力インピーダンスＺ_in
は、Ｚ_load×（Ｌ１／Ｌ２）に等しい。ここに、Ｚ_load
は、出力端子３および４に接続された負荷インピーダン
スである。

【００１９】図１（ａ）および図２に示したバラン回路
を、積層プレーナー構造で異なる構成に巻線を設けるこ
とによってよりコンパクトに作製しようと試みると、図
３（ａ）に示す物理的回路になる。図３（ｂ）は、図３
（ａ）の平面２ＡＡ−２ＡＡ−２ＡＡ−２ＡＡについて
の断面図である。しかし、１次および２次巻線間の中間
絶縁層（図示せず）の存在のため、１次および２次巻線
間には、寄生容量Ｃ_pが生じる。この寄生容量は、図３
（ａ）の点線で示される導体を介して回路の他の部分に
接続されたキャパシタの追加によって示される。しか
し、図３（ａ）の寄生容量は、集中回路要素の存在によ
って示されるが、この構成によって生じた比較的高い寄
生容量は、実際には、導電路に沿って分布し、層間に設
けられた絶縁材料、および層間に生じる表面結合の故
に、存在することに注意すべきである。また、これに関
しては、図３（ａ）が、実際には、多層バラン回路を示
す等角図であることに特に注意されたい。特に、１次巻
線は、上層にあり、２次巻線は、下層すなわち低層にあ
る。また、図３（ａ）では、２次巻線は点線として表示
されていないことに注意されたい。というのは、このよ
うな点線表示は、この説明にとって必要ではないからで
ある。

【００２０】図４は、図３（ａ）の等価集中回路の概略
図である。特に、寄生容量Ｃ_pは、１次および２次巻線
間に高周波路を与えることに注意すべきである。このこ
とは、コモンモードの信号に対し所望のレベルの分離を
与えない。

【００２１】図５は、４対１インピーダンス整合変成器
回路を実現するために、変成器巻線を接続する方法を示
す。特に、図に示すように、１次回路は通常のものであ
るが、２次巻線は並列構成で接続されていることに注意
されたい。この結果、端子１，２間の電圧がＶである
と、２次回路の出力電圧は、Ｖ／２となる。同様に、１
次回路の電流がＩであると、端子３を流れる電流は、２
Ｉである。入力インピーダンスをＺ₁＝Ｖ／Ｉと定義す
ると、出力インピーダンスＺ₂＝Ｖ／４Ｉ＝Ｚ₁／４で
あることが明らかである。

【００２２】平坦なスパイラルに設けられたバラン回路
において、この４対１インピーダンス整合を実現する方
法の１つを、図６に示す。この回路は、中心タップが設
けられ、多数の巻線が用いられている点を除いては、図
５に示した回路と同じである。図６の集中等価回路図を
図７に示す。

【００２３】図８は、多層積層インダクタ回路の物理的
構成を示す。この図は、例示のためのものである。特
に、この図は、１次回路または２次回路を含まないこと
に注意すべきである。しかし、この図は、ループが２つ
の隣接プレーナー構造で設けられる一対のほぼ平坦なス
パイラル構成の導電ループを説明することに注意された
い。プレーナー回路が示される例示の他の回路について
は、絶縁層が上部および下部のプレーナー構造間に設け
られているものと仮定する。このような絶縁層の存在お
よび構成は、プリント回路技術および集積回路技術に乏
しい当業者にとっても、十分に理解されるであろう。し
かし、特に、図８を参照すると、上部および下部巻線
が、各々、同じ巻線方向に向き、従って、上部層の端子
１に入る電流は、時計回りの方向であり、同様に、この
同じ電流が下層に入るときも、時計周りの方向に流れる
ことが分かることに注意されたい。図８に示す垂直隣接
および水平隣接構造の結果、上部および下部巻線層間の
結合は、インダクタンスが巻き数の２乗ほど増大するよ
うになる。特に、２回巻きインダクタは、単一プレーナ
ー構造のインダクタンスの４倍のインダクタンスを生じ
る。同様に、３回巻きインダクタは、９倍ほど増大され
たインダクタンスを生じる。このような回路における層
間の誘導結合の態様は、バラン回路におけるインピーダ
ンス整合に効果的に用いられる。

【００２４】特に図９（ａ）を参照すると、このような
マルチレベル構造は、バラン変成器の１次回路に与えら
れることに注意すべきである。なお、図９（ｂ）は、図
９（ａ）の平面６Ａ−６Ａ−６Ａ−６Ａについての断面
図である。同時に、２次回路は、単一平面のみに設けら
れる。図９（ａ）に示した特定のケースでは、２次バラ
ン変成器回路は、上部レベルすなわち上層に設けられ
る。また、本発明においては特に注意することは、多層
回路の層間に通常存在する１次寄生容量が、上部および
下部の１次回路のみに結合することである。多層構造を
与えた結果、１次および２次回路間に生じる寄生容量は
最小になる。このように、本発明では、層間の寄生容量
は、１次および２次回路間ではなく、１次回路のみにわ
たる。この層間の寄生容量は、重要ではなく、１次回路
から２次回路までのコモンモード・リジェクションを低
下することはない。また、この点は、特に、図１０に示
す図９（ａ）の等価集中回路に示される。

【００２５】最後に、図１１（ａ）に示す物理的回路
（なお、図１１（ｂ）は、図１１（ａ）の平面８Ａ−８
Ａ−８Ａ−８Ａについての断面図である）、および図１
２に示す対応する等価集中回路図について考察する。こ
の実施例では、１次インダクタンスと２次インダクタン
スとは同じである。すなわち、これは、１対１インピー
ダンス変成器である。この特定の回路構成の利点は、高
インダクタンスのバランが、小さい面積とコンパクトな
容積で実現されることである。このようなバランは、低
周波回路応用においてより有用である。

【００２６】９００ＭＨｚデバイスに通常のバラン・レ
イアウト回路を用いると、作製された回路のサイズは、
約８００μｍ×４００μｍである。しかし、本発明の技
術および回路を用いて、８５０ＭＨｚにおける最適動作
のために構成されたバラン回路は、約２３５μｍ×２３
５μｍだけの面積を有する。これらバラン・デバイスは
共に、４対１インピーダンス整合プロファイルを示す。
従って、本発明の回路は、コンパクトな多層バラン回路
の構造および構成においてサイズについて大きな利点を
与える。

【００２７】本発明を、特定の好適な実施例によって詳
細に説明したが、当業者によれば、本発明の多くの変更
および変形を実現することができる。従って、特許請求
の範囲によって、本発明の真の趣旨および範囲内に入る
全てのこのような変更および変形を含むことが意図され
る。

【００２８】まとめとして、本発明の構成に関して、以
下の事項を開示する。（１）実質的に平坦な１次導体ループと、実質的に平坦
な２次導体ループとを備え、前記１次および２次導体ル
ープが、各々、スパイラル・パターンに形成され、前記
一方のループの少なくとも一部が、前記他方のループに
対して水平に隣接して配置されるように設けられ、前記
ループのうちの少なくとも１つが、少なくとも２つの垂
直に隣接する層内に設けられ、垂直に隣接する層内の巻
線部分が、同じ巻線方向を有する、バラン変成器。（２）前記導体ループの両方が、垂直に隣接する平面内
に設けられた部分を有する、上記（１）に記載のバラン
変成器。（３）前記導体ループの少なくとも１つが、矩形パター
ンに設けられる、上記（１）に記載のバラン変成器。（４）前記変成器は、約８５０ＭＨｚの周波数で動作
し、４対１インピーダンス整合を与え、各辺が約２３５
μｍである矩形パターンで構成されている、上記（１）
に記載のバラン変成器。

【図面の簡単な説明】

【図１】図１（ａ）は、本発明の利点を示さないプレー
ナー・バラン変成器の物理的回路図である。図１（ｂ）
は、図１（ａ）の線１ＡＡ−１ＡＡについての断面図で
ある。

【図２】図１（ａ）に示す回路の集中等価回路の概略図
である。

【図３】図３（ａ）は、本発明の利点を与えない多層バ
ラン回路の等角物理的回路図である。図３（ｂ）は、図
３（ａ）の平面２ＡＡ−２ＡＡ−２ＡＡ−２ＡＡについ
ての断面図である。

【図４】図３に示す等価電気的構造を示す集中回路の概
略図である。

【図５】４対１インピーダンス整合を与える変成器にお
ける巻線接続の利用を示す概略図である。

【図６】４対１インピーダンス整合変成器を与えるバラ
ンの物理的回路レイアウトである。

【図７】図６に示す回路の集中等価回路の概略図であ
る。

【図８】インダクタンスの増大を与えるために、多層ま
たは積層インダクタの使用を示す等角物理的回路図であ
る。

【図９】図９（ａ）は、本発明の一実施例によって構成
された等角多層物理的バラン回路であり、特に、多層内
に設けられた１次回路を示す。図９（ｂ）は、図９
（ａ）の平面６Ａ−６Ａ−６Ａ−６Ａについての断面図
である。

【図１０】図９（ａ）に示す物理的回路の集中等価回路
図である。

【図１１】図１１（ａ）は、本発明の他の実施例による
バラン回路の等角物理的回路図であり、２次回路もまた
別個のプレーナー・スタックまたは層に分割された部分
を含む。図１１（ｂ）は、図１１（ａ）の平面８Ａ−８
Ａ−８Ａ−８Ａについての断面図である。

【図１２】図１１に示す物理的回路の集中等価回路の概
略図である。

【符号の説明】

１，２，３，４端子Ｌ₁，Ｌ₂ インダクタンスｋ結合係数Ｃ_p 寄生容量Ｚ_in 入力インピーダンスＺ_out 出力インピーダンスＺ_load 負荷インピーダンスＺ₁ 入力インピーダンスＺ₂ 出力インピーダンス

フロントページの続き (72)発明者ジーン−マルク・ムーラントアメリカ合衆国 01450 マサチューセッツ州グロトンマックレインズウッズ 14 (72)発明者ジェイムス・インボーナンアメリカ合衆国 01844 マサチューセッツ州メシューエンアルギラロード 21

Claims

【特許請求の範囲】

【請求項１】実質的に平坦な１次導体ループと、実質的に平坦な２次導体ループとを備え、前記１次および２次導体ループが、各々、スパイラル・
パターンに形成され、前記一方のループの少なくとも一
部が、前記他方のループに対して水平に隣接して配置さ
れるように設けられ、前記ループのうちの少なくとも１
つが、少なくとも２つの垂直に隣接する層内に設けら
れ、垂直に隣接する層内の巻線部分が、同じ巻線方向を
有する、バラン変成器。
【請求項２】前記導体ループの両方が、垂直に隣接する
平面内に設けられた部分を有する、請求項１に記載のバ
ラン変成器。
【請求項３】前記導体ループの少なくとも１つが、矩形
パターンに設けられる、請求項１に記載のバラン変成
器。
【請求項４】前記変成器は、約８５０ＭＨｚの周波数で
動作し、４対１インピーダンス整合を与え、各辺が約２
３５μｍである矩形パターンで構成されている、請求項
１に記載のバラン変成器。