JP2001119630A - Ｃｍｏｓイメージセンサの暗電流補正方法 - Google Patents
Ｃｍｏｓイメージセンサの暗電流補正方法Info
- Publication number
- JP2001119630A JP2001119630A JP2000251322A JP2000251322A JP2001119630A JP 2001119630 A JP2001119630 A JP 2001119630A JP 2000251322 A JP2000251322 A JP 2000251322A JP 2000251322 A JP2000251322 A JP 2000251322A JP 2001119630 A JP2001119630 A JP 2001119630A
- Authority
- JP
- Japan
- Prior art keywords
- dark
- photosensitive pixel
- dark current
- array
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 CMOS感光半導体素子アレイの応答をサンフ゜リンク゛す
ることによって形成される電子的サンフ゜ルイメーシ゛に関する暗
電流エラーを最小限に抑える方法を提供する。 【解決手段】 感光画素セルのアレイを光イメーシ゛にさらし、感
光画素セルのアレイ内における各感光画素セルによって蓄積さ
れた電荷をサンフ゜リンク゛し、感光画素セルのアレイ内における各
暗画素によって蓄積された電荷をサンフ゜リンク゛し、各暗画素
毎に、暗画素のサンフ゜ルイメーシ゛暗電流から暗電流比を計算
し、暗画素の暗電流比から感光画素セルのアレイの各感光画
素セルの暗電流を計算し、さらに各感光画素セルのサンフ゜ルイメー
シ゛電流値から各感光画素セルの計算された暗電流を減ずる
方法である。
ることによって形成される電子的サンフ゜ルイメーシ゛に関する暗
電流エラーを最小限に抑える方法を提供する。 【解決手段】 感光画素セルのアレイを光イメーシ゛にさらし、感
光画素セルのアレイ内における各感光画素セルによって蓄積さ
れた電荷をサンフ゜リンク゛し、感光画素セルのアレイ内における各
暗画素によって蓄積された電荷をサンフ゜リンク゛し、各暗画素
毎に、暗画素のサンフ゜ルイメーシ゛暗電流から暗電流比を計算
し、暗画素の暗電流比から感光画素セルのアレイの各感光画
素セルの暗電流を計算し、さらに各感光画素セルのサンフ゜ルイメー
シ゛電流値から各感光画素セルの計算された暗電流を減ずる
方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に固体光イメ
ージ画素セルに関するものである。とりわけ、本発明
は、ＣＯＭＳ光イメージにおける暗電流エラーの補正方
法に関するものである。
ージ画素セルに関するものである。とりわけ、本発明
は、ＣＯＭＳ光イメージにおける暗電流エラーの補正方
法に関するものである。
【０００２】
【従来の技術】電子イメージは、一般に感光画素（感光
ピクセル）セルのアレイを光イメージにさらすことによ
って獲得される。各感光画素セルは、感光画素セルによ
って受け入れられる光の強度に比例した電荷を集める。
感光画素セルのそれぞれによって集められた電荷によっ
て生じる電圧を電子的にサンプリングすることによりイ
メージを表したサンプルのアレイを生ずる。光イメージ
センサは、感光画素セルのアレイである。
ピクセル）セルのアレイを光イメージにさらすことによ
って獲得される。各感光画素セルは、感光画素セルによ
って受け入れられる光の強度に比例した電荷を集める。
感光画素セルのそれぞれによって集められた電荷によっ
て生じる電圧を電子的にサンプリングすることによりイ
メージを表したサンプルのアレイを生ずる。光イメージ
センサは、感光画素セルのアレイである。
【０００３】図１には、感光画素セルのアレイ10が示さ
れている。感光画素セルは、電荷結合素子（ＣＣＤ）又
はＣＭＯＳ感光半導体イメージ素子のどちらともするこ
とが可能である。歴史的に、ＣＣＤは、固体可視光イメ
ージ素子用途において一般に用いられる感光画素セルで
あった。しかしながら、感光画素セル内に信号増幅回路
を備えたフォトゲート又はフォトダイオード構造を含む
ＣＭＯＳ素子は、ＣＣＤを越えるいくつかの利点を提供
する。ＣＭＯＳ素子は、ＣＣＤよりも、廉価での製造が
可能であり、消費電力が少なく、必要とする電源電圧が
より低く、大規模集積回路に組み込むのがより容易であ
る。さらにＣＭＯＳ素子は、専用集積回路（ＡＳＩＣ）
ＣＭＯＳプロセスによって、低コストの大量製造が可能
である。従ってＡＳＩＣメーカは、感光画素セルの事業
を発展させることが可能になる。ＡＳＩＣメーカは、Ｃ
ＭＯＳテクノロジの進歩につれ、さらに製造コストを低
下させ、性能面での利点を付加することが可能になる。
れている。感光画素セルは、電荷結合素子（ＣＣＤ）又
はＣＭＯＳ感光半導体イメージ素子のどちらともするこ
とが可能である。歴史的に、ＣＣＤは、固体可視光イメ
ージ素子用途において一般に用いられる感光画素セルで
あった。しかしながら、感光画素セル内に信号増幅回路
を備えたフォトゲート又はフォトダイオード構造を含む
ＣＭＯＳ素子は、ＣＣＤを越えるいくつかの利点を提供
する。ＣＭＯＳ素子は、ＣＣＤよりも、廉価での製造が
可能であり、消費電力が少なく、必要とする電源電圧が
より低く、大規模集積回路に組み込むのがより容易であ
る。さらにＣＭＯＳ素子は、専用集積回路（ＡＳＩＣ）
ＣＭＯＳプロセスによって、低コストの大量製造が可能
である。従ってＡＳＩＣメーカは、感光画素セルの事業
を発展させることが可能になる。ＡＳＩＣメーカは、Ｃ
ＭＯＳテクノロジの進歩につれ、さらに製造コストを低
下させ、性能面での利点を付加することが可能になる。
【０００４】しかしながらＣＭＯＳ素子は、露光しない
にも関わらず、多少の電荷を蓄積する。すなわちＣＭＯ
Ｓ素子は、全ての光から遮蔽されても、電荷を蓄積す
る。感光画素セルの暗電荷は、感光画素セルが全ての光
から遮蔽された場合に、感光画素セルによって蓄積され
る電荷である。感光画素セルの暗電流は、暗電荷と時間
の積分から計算される。暗電流は、感光画素セルのアレ
イにおける感光画素セル間で異なる。さらに各感光画素
セルによって伝導される暗電流は、感光画素セルの温度
変化に応じて変動する。感光画素セルの温度に対する暗
電流の依存性は、一般にＢｅ-A/Tによって特性を表すこ
とができる。ここで、Ａは感光画素セルの製作に用いら
れるプロセステクノロジによって決まる定数であり、Ｔ
は感光画素セルの温度（絶対温度：ケルビン）であり、
Ｂは感光画素セル毎に変動する定数である。ＣＭＯＳ素
子によって伝導される暗電流は、ＣＣＤセンサによって
伝導される暗電流の約100倍である。
にも関わらず、多少の電荷を蓄積する。すなわちＣＭＯ
Ｓ素子は、全ての光から遮蔽されても、電荷を蓄積す
る。感光画素セルの暗電荷は、感光画素セルが全ての光
から遮蔽された場合に、感光画素セルによって蓄積され
る電荷である。感光画素セルの暗電流は、暗電荷と時間
の積分から計算される。暗電流は、感光画素セルのアレ
イにおける感光画素セル間で異なる。さらに各感光画素
セルによって伝導される暗電流は、感光画素セルの温度
変化に応じて変動する。感光画素セルの温度に対する暗
電流の依存性は、一般にＢｅ-A/Tによって特性を表すこ
とができる。ここで、Ａは感光画素セルの製作に用いら
れるプロセステクノロジによって決まる定数であり、Ｔ
は感光画素セルの温度（絶対温度：ケルビン）であり、
Ｂは感光画素セル毎に変動する定数である。ＣＭＯＳ素
子によって伝導される暗電流は、ＣＣＤセンサによって
伝導される暗電流の約100倍である。
【０００５】電子イメージは、感光画素セルのアレイの
各感光画素セルによって蓄積される電荷をサンプリング
することによって獲得される。各感光画素セルによって
蓄積される総電荷量は、感光画素セルの感光部分によっ
て受け入れられる光の強度に比例する。感光画素セルの
暗電流は、感光画素セルによって伝導される電荷の値と
感光画素セルによって受け入れられる光の強度との相関
関係を弱める。ＣＭＯＳ素子における高レベルの暗電流
は、ＣＭＯＳ素子によって発生する出力のノイズの下限
を増し、低レベルの光におけるＣＭＯＳ素子の利用の可
能性を低下させる。補正せずに放置すると、暗電流は、
ＣＭＯＳ感光画素セルのアレイによって獲得される電子
イメージに関連したノイズを明らかに増大させる。
各感光画素セルによって蓄積される電荷をサンプリング
することによって獲得される。各感光画素セルによって
蓄積される総電荷量は、感光画素セルの感光部分によっ
て受け入れられる光の強度に比例する。感光画素セルの
暗電流は、感光画素セルによって伝導される電荷の値と
感光画素セルによって受け入れられる光の強度との相関
関係を弱める。ＣＭＯＳ素子における高レベルの暗電流
は、ＣＭＯＳ素子によって発生する出力のノイズの下限
を増し、低レベルの光におけるＣＭＯＳ素子の利用の可
能性を低下させる。補正せずに放置すると、暗電流は、
ＣＭＯＳ感光画素セルのアレイによって獲得される電子
イメージに関連したノイズを明らかに増大させる。
【０００６】感光画素セルの暗電流のノイズ効果は、光
イメージにさらすことにより各画素セル毎に蓄積される
電荷のサンプル値から、各画素セルに対する暗電荷のサ
ンプル値を引くことによって最小限にすることが可能で
ある。これは、まず各感光画素セル毎にサンプル暗電流
値を発生する、画素セルが光にさらされない場合の、感
光画素セルのアレイの各感光画素セル応答をサンプリン
グすることによって実施可能である。次に各感光画素セ
ル毎にサンプル光イメージ応答を発生する、画素セルを
光イメージにさらした場合の、画素セルのアレイの各感
光画素セルのアレイの応答がサンプリングされる。サン
プル光イメージの暗電流成分は、各感光画素セルのサン
プル光イメージ応答から、各画素セルのサンプル暗電流
値を引くことによって、最小限に抑えることが可能にな
る。第１のサンプルの発生時と第２のサンプルの発生時
において、画素セルのアレイの温度が同じであれば、暗
電流エラーを最小限にすることが可能である。しかしな
がら画素セルのアレイの各画素セルの応答を２回サンプ
リングすることは、不都合な総時間量を必要とするつま
りより多くの時間を必要とする可能性がある。
イメージにさらすことにより各画素セル毎に蓄積される
電荷のサンプル値から、各画素セルに対する暗電荷のサ
ンプル値を引くことによって最小限にすることが可能で
ある。これは、まず各感光画素セル毎にサンプル暗電流
値を発生する、画素セルが光にさらされない場合の、感
光画素セルのアレイの各感光画素セル応答をサンプリン
グすることによって実施可能である。次に各感光画素セ
ル毎にサンプル光イメージ応答を発生する、画素セルを
光イメージにさらした場合の、画素セルのアレイの各感
光画素セルのアレイの応答がサンプリングされる。サン
プル光イメージの暗電流成分は、各感光画素セルのサン
プル光イメージ応答から、各画素セルのサンプル暗電流
値を引くことによって、最小限に抑えることが可能にな
る。第１のサンプルの発生時と第２のサンプルの発生時
において、画素セルのアレイの温度が同じであれば、暗
電流エラーを最小限にすることが可能である。しかしな
がら画素セルのアレイの各画素セルの応答を２回サンプ
リングすることは、不都合な総時間量を必要とするつま
りより多くの時間を必要とする可能性がある。
【０００７】
【発明が解決しようとする課題】ＣＭＯＳ感光半導体素
子アレイの応答をサンプリングすることによって形成さ
れる電子的サンプルイメージに関する暗電流エラーを除
去可能な装置及び方法が要求されている。理想的には、
この装置及び方法は、イメージの獲得時におけるＣＭＯ
Ｓ感光画素セルのアレイの応答がただ１回のサンプリン
グしか必要としない。さらに、この装置及び方法は、標
準的なＣＭＯＳプロセスを利用して製作される光画素セ
ルのアレイによって実施可能である。
子アレイの応答をサンプリングすることによって形成さ
れる電子的サンプルイメージに関する暗電流エラーを除
去可能な装置及び方法が要求されている。理想的には、
この装置及び方法は、イメージの獲得時におけるＣＭＯ
Ｓ感光画素セルのアレイの応答がただ１回のサンプリン
グしか必要としない。さらに、この装置及び方法は、標
準的なＣＭＯＳプロセスを利用して製作される光画素セ
ルのアレイによって実施可能である。
【０００８】
【課題を解決するための手段】本発明によれば、ＣＭＯ
Ｓ感光画素セルのアレイの出力応答に対する暗電流の効
果を最小限に抑えるための装置及び方法が得られる。本
発明では、画素セルの出力応答をただ１回だけしかサン
プリングする必要がない。したがって画素セルの出力応
答を処理するのに必要な時間が最短となる。本発明は、
標準的なＣＭＯＳ製作プロセスを利用して形成される感
光画素セルのアレイを用いて実施することが可能であ
る。
Ｓ感光画素セルのアレイの出力応答に対する暗電流の効
果を最小限に抑えるための装置及び方法が得られる。本
発明では、画素セルの出力応答をただ１回だけしかサン
プリングする必要がない。したがって画素セルの出力応
答を処理するのに必要な時間が最短となる。本発明は、
標準的なＣＭＯＳ製作プロセスを利用して形成される感
光画素セルのアレイを用いて実施することが可能であ
る。
【０００９】本発明の第１の実施態様には、感光画素セ
ルのアレイ内の各感光画素セルの出力応答の光イメージ
電子サンプルにおける暗電流エラーを補正する方法が含
まれる。感光画素セルのアレイには、いくつかの点在す
る暗画素セルが含まれている。まず感光画素セルのアレ
イが、光イメージにさらされる。感光画素セルのアレイ
内における各感光画素セルによって蓄積された電荷がサ
ンプリングされて、各感光画素セル毎にサンプルイメー
ジ電流値を発生する。感光画素セルのアレイ内における
各暗画素セルによって蓄積された電荷がサンプリングさ
れて、各暗画素セル毎にサンプルイメージ暗電流値を発
生する。各暗画素に対する暗電流比が、暗画素のサンプ
ルイメージ暗電流から計算される。感光画素セルのアレ
イの各感光画素セルの暗電流は、暗画素の暗電流比から
計算される。最後に各感光画素セルの計算された暗電流
が、各感光画素セルのサンプルイメージ電流値から引か
れる。
ルのアレイ内の各感光画素セルの出力応答の光イメージ
電子サンプルにおける暗電流エラーを補正する方法が含
まれる。感光画素セルのアレイには、いくつかの点在す
る暗画素セルが含まれている。まず感光画素セルのアレ
イが、光イメージにさらされる。感光画素セルのアレイ
内における各感光画素セルによって蓄積された電荷がサ
ンプリングされて、各感光画素セル毎にサンプルイメー
ジ電流値を発生する。感光画素セルのアレイ内における
各暗画素セルによって蓄積された電荷がサンプリングさ
れて、各暗画素セル毎にサンプルイメージ暗電流値を発
生する。各暗画素に対する暗電流比が、暗画素のサンプ
ルイメージ暗電流から計算される。感光画素セルのアレ
イの各感光画素セルの暗電流は、暗画素の暗電流比から
計算される。最後に各感光画素セルの計算された暗電流
が、各感光画素セルのサンプルイメージ電流値から引か
れる。
【００１０】本発明の第２の実施態様は、第１の実施態
様と同様である。第２の実施態様の場合、暗画素のサン
プルイメージ暗電流から、各暗画素に対する暗電流比を
計算するステップに、下記のステップが含まれる。まず
イメージ画素セルのアレイの各暗画素及び各感光画素に
対する基準暗電流が、基準温度において測定される。次
に各暗画素のサンプルイメージ暗電流を暗画素の基準暗
電流で割ることによって、暗電流比が計算される。
様と同様である。第２の実施態様の場合、暗画素のサン
プルイメージ暗電流から、各暗画素に対する暗電流比を
計算するステップに、下記のステップが含まれる。まず
イメージ画素セルのアレイの各暗画素及び各感光画素に
対する基準暗電流が、基準温度において測定される。次
に各暗画素のサンプルイメージ暗電流を暗画素の基準暗
電流で割ることによって、暗電流比が計算される。
【００１１】本発明の第３の実施態様は、第２の実施態
様と同様である。第３の実施態様には、さらに各感光画
素セルの基準暗電流に平均暗電流比を掛けるか、又は感
光画素セルに最も近い暗画素の暗電流比を掛けることに
よって、感光画素セルのアレイの各感光画素セルの暗電
流を推計することが含まれる。
様と同様である。第３の実施態様には、さらに各感光画
素セルの基準暗電流に平均暗電流比を掛けるか、又は感
光画素セルに最も近い暗画素の暗電流比を掛けることに
よって、感光画素セルのアレイの各感光画素セルの暗電
流を推計することが含まれる。
【００１２】本発明の他の態様及び利点については、本
発明の原理を例示した添付の図面に関連して施される下
記の詳細な説明から明らかになるであろう。
発明の原理を例示した添付の図面に関連して施される下
記の詳細な説明から明らかになるであろう。
【００１３】
【発明の実施の形態】例示のための図面に示されるよう
に、本発明は、ＣＭＯＳ感光画素セルのアレイからの光
イメージ応答における暗電流エラーを最小限に抑える装
置及び方法において実施される。本発明においては、各
獲得イメージ毎にＣＭＯＳ素子アレイの応答はただ１回
だけのサンプリングしか必要としない。ＣＭＯＳ素子の
イメージ応答の有効なダイナミックレンジに対するＣＭ
ＯＳ素子の暗電流の影響は、ＣＭＯＳ素子の製作に用い
られる標準プロセスに変更又は修正を加えることなく、
最小限に抑えられる。
に、本発明は、ＣＭＯＳ感光画素セルのアレイからの光
イメージ応答における暗電流エラーを最小限に抑える装
置及び方法において実施される。本発明においては、各
獲得イメージ毎にＣＭＯＳ素子アレイの応答はただ１回
だけのサンプリングしか必要としない。ＣＭＯＳ素子の
イメージ応答の有効なダイナミックレンジに対するＣＭ
ＯＳ素子の暗電流の影響は、ＣＭＯＳ素子の製作に用い
られる標準プロセスに変更又は修正を加えることなく、
最小限に抑えられる。
【００１４】図２には、画素セルの温度の関数として、
ＣＭＯＳ感光半導体画素セルによって伝導される暗電流
を表した暗電流曲線20が示されている。暗電流曲線20
は、感光画素セルを全ての光から遮蔽して、感光画素セ
ルの温度変化に応じて感光画素セルに蓄積される電荷を
測定することによって描かれる。問題となる暗電流曲線
20に関連したＣＭＯＳ感光半導体画素セルには、いくつ
かの特徴がある。
ＣＭＯＳ感光半導体画素セルによって伝導される暗電流
を表した暗電流曲線20が示されている。暗電流曲線20
は、感光画素セルを全ての光から遮蔽して、感光画素セ
ルの温度変化に応じて感光画素セルに蓄積される電荷を
測定することによって描かれる。問題となる暗電流曲線
20に関連したＣＭＯＳ感光半導体画素セルには、いくつ
かの特徴がある。
【００１５】暗電流曲線20の形状は、感光半導体画素セ
ルの製作に使用されるプロセスによって決まる。同じ製
作プロセスによって、２つの感光画素セルが形成される
場合には、２つの感光画素セルの暗電流対温度曲線は、
ほぼ同じとなる。一般に、アレイをなす感光画素セルの
全てが、同じプロセスを利用して形成される。したがっ
てアレイ内の全ての感光画素セルに関する暗電流対温度
曲線の形状は、同じになるのが普通である。感光画素セ
ルに関する暗電流は、温度が８℃上昇する毎に約２倍と
なる変動を示す。
ルの製作に使用されるプロセスによって決まる。同じ製
作プロセスによって、２つの感光画素セルが形成される
場合には、２つの感光画素セルの暗電流対温度曲線は、
ほぼ同じとなる。一般に、アレイをなす感光画素セルの
全てが、同じプロセスを利用して形成される。したがっ
てアレイ内の全ての感光画素セルに関する暗電流対温度
曲線の形状は、同じになるのが普通である。感光画素セ
ルに関する暗電流は、温度が８℃上昇する毎に約２倍と
なる変動を示す。
【００１６】図２の暗電流曲線20は、オフセットＩ0 22
を含む。オフセットＩ0 22は、基準温度Ｔ0において感
光画素セルによって伝導される暗電流の総量である。オ
フセットＩ0 22は、感光画素セルのアレイ内の個別感光
画素セル毎に異なるのが普通である。オフセットＩ0 22
は、感光画素セルのアレイ内のある感光画素セルと他の
感光画素セルとの比較において30％の変動を示す可能性
がある。２つの異なる温度における感光画素セルの暗電
流比は、一般に２つの温度の値によってのみ決まる。
を含む。オフセットＩ0 22は、基準温度Ｔ0において感
光画素セルによって伝導される暗電流の総量である。オ
フセットＩ0 22は、感光画素セルのアレイ内の個別感光
画素セル毎に異なるのが普通である。オフセットＩ0 22
は、感光画素セルのアレイ内のある感光画素セルと他の
感光画素セルとの比較において30％の変動を示す可能性
がある。２つの異なる温度における感光画素セルの暗電
流比は、一般に２つの温度の値によってのみ決まる。
【００１７】暗電流曲線20が、ある感光画素セルのアレ
イに関して生成されて、感光画素セルが、前述のＢｅ
-A/Tの関係に従う暗電流の温度依存性を実際に備えてい
ることが確認される。オフセットＩ0 22は、基準温度Ｔ
0において感光画素セルのアレイの各感光画素セル毎
に、サンプリングされて記憶される。他の任意の温度Ｔ
1において、暗画素セル34,36の暗電流が測定される。暗
電流比は、各暗画素34,36毎に、温度Ｔ1において暗画素
34,36によって伝導される暗電流を、温度Ｔ0において暗
画素34,36によって伝導される暗電流で割ることにより
計算される。各感光画素セルによって伝導される暗電流
は、各感光画素セルのオフセットＩ0 22に、感光画素セ
ルに最も近い暗画素の暗電流比又はアレイにおける全暗
画素の暗電流比の平均値のいずれかを掛けることによっ
て計算される。
イに関して生成されて、感光画素セルが、前述のＢｅ
-A/Tの関係に従う暗電流の温度依存性を実際に備えてい
ることが確認される。オフセットＩ0 22は、基準温度Ｔ
0において感光画素セルのアレイの各感光画素セル毎
に、サンプリングされて記憶される。他の任意の温度Ｔ
1において、暗画素セル34,36の暗電流が測定される。暗
電流比は、各暗画素34,36毎に、温度Ｔ1において暗画素
34,36によって伝導される暗電流を、温度Ｔ0において暗
画素34,36によって伝導される暗電流で割ることにより
計算される。各感光画素セルによって伝導される暗電流
は、各感光画素セルのオフセットＩ0 22に、感光画素セ
ルに最も近い暗画素の暗電流比又はアレイにおける全暗
画素の暗電流比の平均値のいずれかを掛けることによっ
て計算される。
【００１８】図３には、本発明の第１の実施態様が示さ
れている。感光画素セルのアレイ30は、いくつかの暗画
素34,36を含む。暗画素34,36は、感光画素セルを光から
遮蔽することによって形成される。遮蔽は、感光画素セ
ルに不透明層によるコーティングを施して、いかなる光
も画素セルの感光領域に達するのを阻止することによっ
て実施することが可能である。
れている。感光画素セルのアレイ30は、いくつかの暗画
素34,36を含む。暗画素34,36は、感光画素セルを光から
遮蔽することによって形成される。遮蔽は、感光画素セ
ルに不透明層によるコーティングを施して、いかなる光
も画素セルの感光領域に達するのを阻止することによっ
て実施することが可能である。
【００１９】各々の暗画素34,36は、欠陥のある暗画素
のどの１つの存在に対する保護にも役立つように設けら
れる。画素セルのアレイ30内に、内部暗画素36が設けら
れる。内部暗画素36は、画素セル30のアレイ全域におけ
る温度分布が均一でない場合に、温度及び暗電流情報を
提供する。内部暗画素36が存在するため、光イメージ情
報が欠落する。この欠落情報は、内部暗画素36の位置に
近接した感光画素セル間のサンプル応答を補間すること
により、暗画素が占める位置に関するサンプル応答を生
成することによってある程度回復することが可能であ
る。
のどの１つの存在に対する保護にも役立つように設けら
れる。画素セルのアレイ30内に、内部暗画素36が設けら
れる。内部暗画素36は、画素セル30のアレイ全域におけ
る温度分布が均一でない場合に、温度及び暗電流情報を
提供する。内部暗画素36が存在するため、光イメージ情
報が欠落する。この欠落情報は、内部暗画素36の位置に
近接した感光画素セル間のサンプル応答を補間すること
により、暗画素が占める位置に関するサンプル応答を生
成することによってある程度回復することが可能であ
る。
【００２０】図４には、本発明のもう１つの実施態様が
示されている。この実施態様には、感光画素セルに近接
した周辺回路44が含まれている。周辺回路44が近接する
ことによって、周辺回路44の近くに配置された感光画素
セルの温度が高くなる。周辺回路の近くに配置された内
部暗画素36は、周辺回路の近くに配置された感光画素セ
ルの暗電流を測定するのに使用される。上述のように、
暗画素34,36は、感光画素セルの暗電流を推計するのに
使用することが可能である。
示されている。この実施態様には、感光画素セルに近接
した周辺回路44が含まれている。周辺回路44が近接する
ことによって、周辺回路44の近くに配置された感光画素
セルの温度が高くなる。周辺回路の近くに配置された内
部暗画素36は、周辺回路の近くに配置された感光画素セ
ルの暗電流を測定するのに使用される。上述のように、
暗画素34,36は、感光画素セルの暗電流を推計するのに
使用することが可能である。
【００２１】図５は、感光画素セルの応答をサンプリン
グするのに必要な電子回路要素の実施態様を表した回路
概略図である。この回路の場合、感光画素セルは、フォ
トダイオード80である。フォトダイオード80が光にさら
されると、電荷はフォトダイオード80に蓄積される。蓄
積される電荷の総量は、フォトダイオード80がさらされ
る光の強度に比例する。フォトダイオード80の出力は、
信号増幅及び処理回路要素82に結合される。信号増幅及
び処理回路要素82の出力は、アナログ／デジタル変換器
84によってサンプリングされる。アナログ／デジタル変
換器84は、フォトダイオード80によって蓄積された電荷
のデジタル表現を発生する。コンピュータプロセッサ86
は、蓄積された電荷のデジタル表現を受信する。コンピ
ュータプロセッサ86は、本発明の方法を実行する。図５
のフォトダイオード80の出力をサンプリングするのに必
要な電子回路要素は、当該技術において既知のところで
ある。
グするのに必要な電子回路要素の実施態様を表した回路
概略図である。この回路の場合、感光画素セルは、フォ
トダイオード80である。フォトダイオード80が光にさら
されると、電荷はフォトダイオード80に蓄積される。蓄
積される電荷の総量は、フォトダイオード80がさらされ
る光の強度に比例する。フォトダイオード80の出力は、
信号増幅及び処理回路要素82に結合される。信号増幅及
び処理回路要素82の出力は、アナログ／デジタル変換器
84によってサンプリングされる。アナログ／デジタル変
換器84は、フォトダイオード80によって蓄積された電荷
のデジタル表現を発生する。コンピュータプロセッサ86
は、蓄積された電荷のデジタル表現を受信する。コンピ
ュータプロセッサ86は、本発明の方法を実行する。図５
のフォトダイオード80の出力をサンプリングするのに必
要な電子回路要素は、当該技術において既知のところで
ある。
【００２２】図６は、ＣＭＯＳ感光画素セルのアレイに
よってサンプルイメージを獲得して、獲得したイメージ
に関連した暗電流エラーを最小限に抑える前に必要とさ
れる、本発明の特徴を明らかにするステップのフローチ
ャートである。第１のステップ51は、将来の基準のため
に記憶される、アレイの暗電流曲線を生成する、ＣＭＯ
Ｓ感光画素セルのアレイの特性を明らかにすることを含
む。第１のステップ51は、独立したプロセスによって形
成されるアレイに対してのみ必要とされる。特定のプロ
セスによって形成される全てのアレイに対する暗電流曲
線は、ほぼ同じである。第２のステップ53は、基準温度
（一般に25℃）においてアレイ内の各画素セル（暗画素
及び感光画素）によって伝導される暗電流のサンプリン
グを含む。各画素に対する電流のサンプル値は、画素セ
ルに対する基準暗電流として示される。
よってサンプルイメージを獲得して、獲得したイメージ
に関連した暗電流エラーを最小限に抑える前に必要とさ
れる、本発明の特徴を明らかにするステップのフローチ
ャートである。第１のステップ51は、将来の基準のため
に記憶される、アレイの暗電流曲線を生成する、ＣＭＯ
Ｓ感光画素セルのアレイの特性を明らかにすることを含
む。第１のステップ51は、独立したプロセスによって形
成されるアレイに対してのみ必要とされる。特定のプロ
セスによって形成される全てのアレイに対する暗電流曲
線は、ほぼ同じである。第２のステップ53は、基準温度
（一般に25℃）においてアレイ内の各画素セル（暗画素
及び感光画素）によって伝導される暗電流のサンプリン
グを含む。各画素に対する電流のサンプル値は、画素セ
ルに対する基準暗電流として示される。
【００２３】図７は、獲得イメージのサンプル応答に関
連した暗電流エラーを最小限に抑える本発明のステップ
のフローチャートである。図６の特性を明確化するステ
ップによって、図７の暗電流を最小化するステップが可
能になる。第１のステップ61は、感光画素セルのアレイ
を光イメージにさらすことを含む。第２のステップ63
は、各感光画素セル毎にサンプルイメージ電流値を発生
する、感光画素セルのアレイ内の各感光画素セルによっ
て伝導される電流をサンプリングすることを含む。第３
のステップ65は、各暗画素毎にサンプルイメージ暗電流
値を発生する、感光画素セルのアレイ内の各暗画素によ
って蓄積される電荷をサンプリングすることを含む。第
４のステップ67は、各暗画素のサンプルイメージ暗電流
値を暗画素の基準暗電流で割ることによって、各暗画素
毎に暗電流比を計算することを含む。第５のステップ69
は、暗画素の暗電流比を平均することによって平均暗電
流比を計算することを含む。第６のステップ71は、各感
光画素セルの基準暗電流に平均暗電流比又は感光画素セ
ルに最も近い暗画素の暗電流比の何れかを掛けることに
よって、感光画素セルのアレイの各感光画素セルの暗電
流を計算することを含む。最後に、第７のステップ73
は、各感光画素セルのサンプルイメージ電流値から各感
光画素セルの計算された暗電流を減ずることを含む。
連した暗電流エラーを最小限に抑える本発明のステップ
のフローチャートである。図６の特性を明確化するステ
ップによって、図７の暗電流を最小化するステップが可
能になる。第１のステップ61は、感光画素セルのアレイ
を光イメージにさらすことを含む。第２のステップ63
は、各感光画素セル毎にサンプルイメージ電流値を発生
する、感光画素セルのアレイ内の各感光画素セルによっ
て伝導される電流をサンプリングすることを含む。第３
のステップ65は、各暗画素毎にサンプルイメージ暗電流
値を発生する、感光画素セルのアレイ内の各暗画素によ
って蓄積される電荷をサンプリングすることを含む。第
４のステップ67は、各暗画素のサンプルイメージ暗電流
値を暗画素の基準暗電流で割ることによって、各暗画素
毎に暗電流比を計算することを含む。第５のステップ69
は、暗画素の暗電流比を平均することによって平均暗電
流比を計算することを含む。第６のステップ71は、各感
光画素セルの基準暗電流に平均暗電流比又は感光画素セ
ルに最も近い暗画素の暗電流比の何れかを掛けることに
よって、感光画素セルのアレイの各感光画素セルの暗電
流を計算することを含む。最後に、第７のステップ73
は、各感光画素セルのサンプルイメージ電流値から各感
光画素セルの計算された暗電流を減ずることを含む。
【００２４】本発明のもう１つの実施態様は単純なカメ
ラである。この単純なカメラは、暗画素が点在する感光
画素セルのアレイを含む。さらにこの単純なカメラは、
感光画素セルのアレイからのデジタルサンプルを記憶す
る転送可能メモリ媒体を含む。この単純なカメラは、感
光画素セルのアレイの光イメージ応答をサンプリングす
ることによって光イメージを獲得する。光イメージのデ
ジタルサンプルはコンピュータに転送される。コンピュ
ータは、この単純なカメラ内の感光画素と暗画素の全て
に関する暗電流情報を納めたルックアップ表（look up
table）を含む。コンピュータは、図７に示すステップ
を実行して、獲得した光イメージのデジタルサンプルに
対する単純なカメラの感光画素セルの暗電流による影響
を最小限に抑える。
ラである。この単純なカメラは、暗画素が点在する感光
画素セルのアレイを含む。さらにこの単純なカメラは、
感光画素セルのアレイからのデジタルサンプルを記憶す
る転送可能メモリ媒体を含む。この単純なカメラは、感
光画素セルのアレイの光イメージ応答をサンプリングす
ることによって光イメージを獲得する。光イメージのデ
ジタルサンプルはコンピュータに転送される。コンピュ
ータは、この単純なカメラ内の感光画素と暗画素の全て
に関する暗電流情報を納めたルックアップ表（look up
table）を含む。コンピュータは、図７に示すステップ
を実行して、獲得した光イメージのデジタルサンプルに
対する単純なカメラの感光画素セルの暗電流による影響
を最小限に抑える。
【００２５】本発明の特定の実施態様について解説し、
例示してきたが、本発明は、こうして解説して例示した
部分の特定の形態又は構成に制限されるものではない。
本発明は特許請求の範囲によってのみ制限される。
例示してきたが、本発明は、こうして解説して例示した
部分の特定の形態又は構成に制限されるものではない。
本発明は特許請求の範囲によってのみ制限される。
【００２６】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １． 感光画素セルのアレイ内における各感光画素セル
の出力応答の光イメージ電子サンプルにおける暗電流エ
ラーを補正する方法であって、該感光画素セルのアレイ
が複数の点在する暗画素を含み、該方法が：感光画素セ
ルのアレイを光イメージにさらすこと（61）；各感光画
素セル毎にサンプルイメージ電流値を発生する感光画素
セルのアレイ内における各感光画素セルによって蓄積さ
れた電荷をサンプリングすること（63）；各暗画素毎に
サンプルイメージ暗電流値を発生する感光画素セルのア
レイ内における各暗画素によって蓄積された電荷をサン
プリングすること（65）；各暗画素毎に、暗画素のサン
プルイメージ暗電流から暗電流比を計算すること（6
7）；暗画素の暗電流比から感光画素セルのアレイの各
感光画素セルの暗電流を計算すること（71）；さらに各
感光画素セルのサンプルイメージ電流値から各感光画素
セルの計算された暗電流を減ずること（73）を含む、こ
とを特徴とする方法。 ２． 各暗画素に対する暗電流比の計算が：基準温度に
おいてイメージ画素セルのアレイの各暗画素毎に基準暗
電流を測定すること；さらに各暗画素のサンプルイメー
ジ暗電流を暗画素の基準暗電流によって割ることによ
り、暗電流比を計算すること（67）を含む、１項に記載
の感光画素セルのアレイ内における各感光画素セルの出
力応答の光イメージ電子サンプルにおける暗電流エラー
を補正する方法。 ３． 暗画素の暗電流比から感光画素セルのアレイの各
感光画素セルの暗電流を計算するステップが：基準温度
において感光画素セルのアレイの各感光画素セル毎に基
準暗電流を測定することと；どの暗画素が感光画素セル
のアレイの各感光画素セルに最も近いかを判定すること
と；各感光画素の基準暗電流に感光画素セルに最も近い
暗画素の暗電流比を掛けることによって、感光画素セル
のアレイの各感光画素セルの暗電流を計算することを含
む、２項に記載の感光画素セルのアレイ内における各感
光画素セルの出力応答の光イメージ電子サンプルにおけ
る暗電流エラーを補正する方法。 ４． 暗画素の暗電流比から感光画素セルのアレイの各
感光画素セルの暗電流を計算するステップが：基準温度
において感光画素セルのアレイの各感光画素セル毎に基
準暗電流を測定することと；全ての暗画素の暗電流比を
平均することによって、平均暗電流比を計算すること
と；各感光画素セルの基準暗電流に平均暗電流比を掛け
ることによって、感光画素セルのアレイの各感光画素セ
ルの暗電流を計算することを含む、２項に記載の感光画
素セルのアレイ内における各感光画素セルの出力応答の
光イメージ電子サンプルにおける暗電流エラーを補正す
る方法。 ５． 感光イメージ装置であって：各感光画素セル（3
0）のアレイと、各感光画素セルが該感光画素セルによ
って受け入れられた光の強度に比例した電流を伝導する
こと；感光画素セルのアレイ間に点在する複数の暗画素
（34,36）と；各感光画素セルと暗画素毎にサンプル電
流値を発生する、感光画素セル及び暗画素によって蓄積
された電荷のサンプリングを行うための手段（84）と；
暗画素の対応するサンプル電流値と暗画素の以前のサン
プル電流値から各暗画素の暗電流比を計算するための手
段と；暗画素の暗電流比から各感光画素セルの暗電流を
計算するための手段と；各感光画素セルの対応するサン
プル電流値から各感光画素セルの暗電流を引くための手
段を含むことを特徴とする感光イメージ装置。
の組み合わせからなる例示的な実施態様を示す。 １． 感光画素セルのアレイ内における各感光画素セル
の出力応答の光イメージ電子サンプルにおける暗電流エ
ラーを補正する方法であって、該感光画素セルのアレイ
が複数の点在する暗画素を含み、該方法が：感光画素セ
ルのアレイを光イメージにさらすこと（61）；各感光画
素セル毎にサンプルイメージ電流値を発生する感光画素
セルのアレイ内における各感光画素セルによって蓄積さ
れた電荷をサンプリングすること（63）；各暗画素毎に
サンプルイメージ暗電流値を発生する感光画素セルのア
レイ内における各暗画素によって蓄積された電荷をサン
プリングすること（65）；各暗画素毎に、暗画素のサン
プルイメージ暗電流から暗電流比を計算すること（6
7）；暗画素の暗電流比から感光画素セルのアレイの各
感光画素セルの暗電流を計算すること（71）；さらに各
感光画素セルのサンプルイメージ電流値から各感光画素
セルの計算された暗電流を減ずること（73）を含む、こ
とを特徴とする方法。 ２． 各暗画素に対する暗電流比の計算が：基準温度に
おいてイメージ画素セルのアレイの各暗画素毎に基準暗
電流を測定すること；さらに各暗画素のサンプルイメー
ジ暗電流を暗画素の基準暗電流によって割ることによ
り、暗電流比を計算すること（67）を含む、１項に記載
の感光画素セルのアレイ内における各感光画素セルの出
力応答の光イメージ電子サンプルにおける暗電流エラー
を補正する方法。 ３． 暗画素の暗電流比から感光画素セルのアレイの各
感光画素セルの暗電流を計算するステップが：基準温度
において感光画素セルのアレイの各感光画素セル毎に基
準暗電流を測定することと；どの暗画素が感光画素セル
のアレイの各感光画素セルに最も近いかを判定すること
と；各感光画素の基準暗電流に感光画素セルに最も近い
暗画素の暗電流比を掛けることによって、感光画素セル
のアレイの各感光画素セルの暗電流を計算することを含
む、２項に記載の感光画素セルのアレイ内における各感
光画素セルの出力応答の光イメージ電子サンプルにおけ
る暗電流エラーを補正する方法。 ４． 暗画素の暗電流比から感光画素セルのアレイの各
感光画素セルの暗電流を計算するステップが：基準温度
において感光画素セルのアレイの各感光画素セル毎に基
準暗電流を測定することと；全ての暗画素の暗電流比を
平均することによって、平均暗電流比を計算すること
と；各感光画素セルの基準暗電流に平均暗電流比を掛け
ることによって、感光画素セルのアレイの各感光画素セ
ルの暗電流を計算することを含む、２項に記載の感光画
素セルのアレイ内における各感光画素セルの出力応答の
光イメージ電子サンプルにおける暗電流エラーを補正す
る方法。 ５． 感光イメージ装置であって：各感光画素セル（3
0）のアレイと、各感光画素セルが該感光画素セルによ
って受け入れられた光の強度に比例した電流を伝導する
こと；感光画素セルのアレイ間に点在する複数の暗画素
（34,36）と；各感光画素セルと暗画素毎にサンプル電
流値を発生する、感光画素セル及び暗画素によって蓄積
された電荷のサンプリングを行うための手段（84）と；
暗画素の対応するサンプル電流値と暗画素の以前のサン
プル電流値から各暗画素の暗電流比を計算するための手
段と；暗画素の暗電流比から各感光画素セルの暗電流を
計算するための手段と；各感光画素セルの対応するサン
プル電流値から各感光画素セルの暗電流を引くための手
段を含むことを特徴とする感光イメージ装置。
【００２７】
【発明の効果】感光画素セル（30）のアレイの感知応答
をサンプリングすることによって発生する光イメージの
デジタルサンプルに関連する暗電流エラーを最小限に抑
える方法であり、感光画素セルのアレイは点在した暗画
素（34,36）を含む。暗画素（34,36）は、予め選択され
た感光画素セル（30）から全ての光を遮蔽することによ
って形成される。感光画素及び暗画素のアレイは、感光
画素セル（30）の温度変化に伴なう感光画素及び暗画素
の暗電流の変動が決定されて、特性を明らかにされる。
この特性は、画素のアレイを作製するのに使用されるプ
ロセスの各々の型に対して必要とされる。暗電流の基準
値は、基準温度における画素セルのアレイの感光画素及
び暗画素それぞれに対して測定される。イメージ暗電流
値は暗画素（34,36）からサンプリングされる。暗電流
比は、暗画素のイメージ暗電流値を暗画素の暗電流の基
準値で割ることによって、各暗画素（34,36）に対して
計算される。各感光画素セルの暗電流は、感光画素セル
の暗電流の基準値と暗画素（34,36）の暗電流比から計
算される。さらに各感光画素の暗電流が、各感光画素の
サンプル感知応答から減じられる。
をサンプリングすることによって発生する光イメージの
デジタルサンプルに関連する暗電流エラーを最小限に抑
える方法であり、感光画素セルのアレイは点在した暗画
素（34,36）を含む。暗画素（34,36）は、予め選択され
た感光画素セル（30）から全ての光を遮蔽することによ
って形成される。感光画素及び暗画素のアレイは、感光
画素セル（30）の温度変化に伴なう感光画素及び暗画素
の暗電流の変動が決定されて、特性を明らかにされる。
この特性は、画素のアレイを作製するのに使用されるプ
ロセスの各々の型に対して必要とされる。暗電流の基準
値は、基準温度における画素セルのアレイの感光画素及
び暗画素それぞれに対して測定される。イメージ暗電流
値は暗画素（34,36）からサンプリングされる。暗電流
比は、暗画素のイメージ暗電流値を暗画素の暗電流の基
準値で割ることによって、各暗画素（34,36）に対して
計算される。各感光画素セルの暗電流は、感光画素セル
の暗電流の基準値と暗画素（34,36）の暗電流比から計
算される。さらに各感光画素の暗電流が、各感光画素の
サンプル感知応答から減じられる。
【図１】感光画素セルのアレイを示す図である。
【図２】ＣＭＯＳ感光半導体素子暗電流応答を素子の温
度変化に応じて示す図である。
度変化に応じて示す図である。
【図３】いくつかの暗素子又は暗画素を含む感光画素セ
ルのアレイを示す図である。
ルのアレイを示す図である。
【図４】いくつかの暗素子又は暗画素を含む感光画素セ
ルのアレイと、このアレイに近接した周辺回路を示す図
である。
ルのアレイと、このアレイに近接した周辺回路を示す図
である。
【図５】感光画素セルの応答をサンプリングするために
必要な電子回路要素を含む回路概略図である。
必要な電子回路要素を含む回路概略図である。
【図６】ＣＭＯＳ感光画素セルのアレイによってサンプ
ルイメージを獲得して、獲得したイメージに関連した暗
電流エラーを最小限に抑える前に必要とされる、本発明
の特徴を明らかにするステップのフローチャートであ
る。
ルイメージを獲得して、獲得したイメージに関連した暗
電流エラーを最小限に抑える前に必要とされる、本発明
の特徴を明らかにするステップのフローチャートであ
る。
【図７】獲得したイメージのサンプル応答に関連した暗
電流エラーを最小限に抑える本発明のステップのフロー
チャートである。
電流エラーを最小限に抑える本発明のステップのフロー
チャートである。
30 感光画素セルのアレイ 34,36 暗画素セル 80 フォトダイオード 82 信号増幅及び処理回路要素 84 アナログ／デジタル変換器 86 コンピュータプロセッサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/407 Ｈ０４Ｎ 1/40 １０１Ｂ (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 シャン−イ・チャン アメリカ合衆国カリフォルニア州94024, ロス・アルトス，ヨークシャー・ドライ ヴ・1028 (72)発明者 スネトラ・ケイ・メンディス アメリカ合衆国カリフォルニア州94301, パロ・アルト，テニーソン・アヴェニュ ー・158 (72)発明者 ウィリアム・エル・ポスト アメリカ合衆国オレゴン州97128，マクミ ニビル，サウス・イースト・ペバイン・ロ ード・15353
Claims (1)
- 【請求項１】 感光画素セルのアレイ内における感光
画素セルの出力応答の光イメージ電子サンプルにおける
暗電流エラーを補正する方法であって、該感光画素セル
のアレイが複数の点在する暗画素を含み、該方法が、感
光画素セルの基準温度における基準暗電流をサンプリン
グするステップと、暗画素の所定の基準温度における基
準暗電流をサンプリングするステップと、感光画素セル
のアレイを光イメージにさらすステップと、感光画素セ
ル毎にサンプルイメージ電流値を発生する感光画素セル
のアレイ内における感光画素セルによって蓄積された電
荷をサンプリングするステップと、暗画素毎にサンプル
イメージ暗電流値を発生する感光画素セルのアレイ内に
おける暗画素によって蓄積された電荷をサンプリングす
るステップと、前記暗電流比を、暗画素のサンプルイメ
ージ暗電流と該暗画素の前記基準暗電流との比として計
算するステップと、感光画素の基準暗電流に暗画素の暗
電流比を掛けることによって、前記感光画素セルの暗電
流を計算するステップと、感光画素セルの前記サンプル
イメージ電流値から該感光画素セルの前記計算された暗
電流を減ずるステップとからなる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US90955997A | 1997-08-12 | 1997-08-12 | |
| US909559 | 1997-08-12 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22683498A Division JP3272675B2 (ja) | 1997-08-12 | 1998-08-11 | Ｃｍｏｓイメージセンサの暗電流補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001119630A true JP2001119630A (ja) | 2001-04-27 |
Family
ID=25427453
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22683498A Expired - Fee Related JP3272675B2 (ja) | 1997-08-12 | 1998-08-11 | Ｃｍｏｓイメージセンサの暗電流補正方法 |
| JP2000251322A Pending JP2001119630A (ja) | 1997-08-12 | 2000-08-22 | Ｃｍｏｓイメージセンサの暗電流補正方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22683498A Expired - Fee Related JP3272675B2 (ja) | 1997-08-12 | 1998-08-11 | Ｃｍｏｓイメージセンサの暗電流補正方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JP3272675B2 (ja) |
| DE (1) | DE19818975A1 (ja) |
| GB (1) | GB2328338B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008154234A (ja) * | 2003-07-28 | 2008-07-03 | Asml Holding Nv | デバイスでの暗電流の補償方法およびシステム、リソグラフィ装置の波面収差の補正方法およびシステム |
| JP2010500125A (ja) * | 2006-08-07 | 2010-01-07 | エレクトロ−オプティカル サイエンシス インコーポレイテッド | デジタル画像のノイズを低減する方法 |
| KR101103956B1 (ko) * | 2003-10-22 | 2012-01-13 | 옴니비전 테크놀러지즈 인코포레이티드 | 이미지 센서 및 카메라 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002101343A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Medical System Co Ltd | Ｘ線平面検出器及びｘ線診断システム |
| US20030202111A1 (en) * | 2002-04-30 | 2003-10-30 | Jaejin Park | Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics |
| JP4246964B2 (ja) * | 2002-05-27 | 2009-04-02 | 浜松ホトニクス株式会社 | 固体撮像装置及び固体撮像装置アレイ |
| JP4581672B2 (ja) * | 2004-12-20 | 2010-11-17 | 日産自動車株式会社 | 赤外線検出装置 |
| JP4662343B2 (ja) * | 2005-03-04 | 2011-03-30 | キヤノン株式会社 | 撮像装置および補正方法 |
| JP2007123414A (ja) * | 2005-10-26 | 2007-05-17 | Fujifilm Corp | 固体撮像素子 |
| JP4555785B2 (ja) * | 2006-02-10 | 2010-10-06 | シャープ株式会社 | 固定パターン雑音除去装置、固体撮像装置、電子機器、及び固定パターン雑音除去プログラム |
| US20070273775A1 (en) * | 2006-05-24 | 2007-11-29 | Jutao Jiang | Image sensor with built-in thermometer for global black level calibration and temperature-dependent color correction |
| JP5028075B2 (ja) * | 2006-12-04 | 2012-09-19 | キヤノン株式会社 | 撮像装置及び撮像方法 |
| US8405711B2 (en) * | 2007-01-09 | 2013-03-26 | Capso Vision, Inc. | Methods to compensate manufacturing variations and design imperfections in a capsule camera |
| EP2667412A1 (en) | 2007-04-18 | 2013-11-27 | Invisage Technologies, INC. | Materials, systems and methods for optoelectronic devices |
| US20100044676A1 (en) | 2008-04-18 | 2010-02-25 | Invisage Technologies, Inc. | Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals |
| US8525287B2 (en) | 2007-04-18 | 2013-09-03 | Invisage Technologies, Inc. | Materials, systems and methods for optoelectronic devices |
| JP5065789B2 (ja) * | 2007-07-27 | 2012-11-07 | パナソニック株式会社 | 固体撮像装置 |
| US8203195B2 (en) | 2008-04-18 | 2012-06-19 | Invisage Technologies, Inc. | Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom |
| WO2010109539A1 (ja) * | 2009-03-27 | 2010-09-30 | 株式会社島津製作所 | 撮像装置 |
| WO2010125609A1 (ja) * | 2009-04-30 | 2010-11-04 | 株式会社島津製作所 | 光または放射線撮像装置 |
| JP2011024096A (ja) * | 2009-07-17 | 2011-02-03 | Canon Inc | 撮像装置及びその制御方法、並びにプログラム |
| JP2011033565A (ja) * | 2009-08-05 | 2011-02-17 | Nippon Ceramic Co Ltd | 赤外線センサ出力データの温度補正 |
| JP5413280B2 (ja) * | 2010-04-05 | 2014-02-12 | 株式会社島津製作所 | 撮像装置 |
| WO2011156507A1 (en) | 2010-06-08 | 2011-12-15 | Edward Hartley Sargent | Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance |
| KR20140010553A (ko) * | 2012-07-13 | 2014-01-27 | 삼성전자주식회사 | 픽셀 어레이, 이를 포함하는 이미지 센서, 및 상기 이미지 센서의 로컬 다크 전류 보상 방법 |
| EP2909613B1 (en) * | 2012-10-17 | 2020-09-02 | Bio-rad Laboratories, Inc. | Image capture for large analyte arrays |
| EA030672B1 (ru) * | 2013-09-30 | 2018-09-28 | Джапан Тобакко Инк. | Ингалятор аромата |
| JP2020065185A (ja) * | 2018-10-18 | 2020-04-23 | 日本放送協会 | 撮像装置、ストリーキング補正装置および撮像素子 |
| CN111385500B (zh) * | 2020-04-17 | 2022-10-18 | 深圳威派视半导体技术有限公司 | 一种基于图像传感器的曝光延时校正方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787710B2 (ja) * | 1989-06-07 | 1998-08-20 | 株式会社ニコン | 光電変換装置の信号補正装置 |
| JPH04219063A (ja) * | 1990-05-15 | 1992-08-10 | Ricoh Co Ltd | 画像読取装置 |
| JP3318905B2 (ja) * | 1993-12-03 | 2002-08-26 | ソニー株式会社 | 電荷転送装置 |
-
1998
- 1998-04-28 DE DE19818975A patent/DE19818975A1/de not_active Withdrawn
- 1998-07-30 GB GB9816666A patent/GB2328338B/en not_active Expired - Fee Related
- 1998-08-11 JP JP22683498A patent/JP3272675B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-22 JP JP2000251322A patent/JP2001119630A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008154234A (ja) * | 2003-07-28 | 2008-07-03 | Asml Holding Nv | デバイスでの暗電流の補償方法およびシステム、リソグラフィ装置の波面収差の補正方法およびシステム |
| KR101103956B1 (ko) * | 2003-10-22 | 2012-01-13 | 옴니비전 테크놀러지즈 인코포레이티드 | 이미지 센서 및 카메라 |
| JP2010500125A (ja) * | 2006-08-07 | 2010-01-07 | エレクトロ−オプティカル サイエンシス インコーポレイテッド | デジタル画像のノイズを低減する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9816666D0 (en) | 1998-09-30 |
| DE19818975A1 (de) | 1999-02-18 |
| JP3272675B2 (ja) | 2002-04-08 |
| GB2328338A (en) | 1999-02-17 |
| GB2328338B (en) | 2001-12-05 |
| JPH11126894A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272675B2 (ja) | Ｃｍｏｓイメージセンサの暗電流補正方法 | |
| EP3404909B1 (en) | Efficient dark current subtraction in an image sensor | |
| US7502061B2 (en) | Method for image sensor calibration and associated devices | |
| JP4037602B2 (ja) | ダイナミックレンジを拡大させるｍｏｓ画像形成装置 | |
| TW425816B (en) | Improved dark frame subtraction | |
| US7602438B2 (en) | Method and apparatus for capturing high quality long exposure images with a digital camera | |
| US7015960B2 (en) | Image sensor that uses a temperature sensor to compensate for dark current | |
| CN103248836B (zh) | 用于成像像素的黑色电平校正的方法和系统 | |
| Irie et al. | A model for measurement of noise in CCD digital-video cameras | |
| US5661521A (en) | Smear correction of CCD imager using active pixels | |
| US20080291290A1 (en) | Imaging apparatus and processing method thereof | |
| US20090290049A1 (en) | Image-capturing apparatus, image-capturing method, and program | |
| WO2007139788A1 (en) | Image sensor with built-in thermometer for global black level calibration and temperature-dependent color correction | |
| JP2009105891A (ja) | 利得計測方法及びデバイス | |
| US20200099875A1 (en) | Image sensor with correction of non-uniform dark current | |
| JP6334976B2 (ja) | 測光に使用される焦点検出ピクセルを備えたデジタル・カメラ | |
| US8169508B2 (en) | Image input apparatus for forming a composite image based on a photoelectric conversion signal and a saturation signal | |
| US6630955B2 (en) | Solid-state image-sensing apparatus with temperature correction and method of calibrating the same | |
| JP2001268440A (ja) | 赤外線撮像装置 | |
| WO2006113489A1 (en) | Generation and storage of column offsets for a column parallel image sensor | |
| JP4340803B2 (ja) | 欠陥感光画素からの誤った画像信号を補正するためのシステム及び方法 | |
| LaBelle et al. | Introduction to high performance CCD cameras | |
| JP5551510B2 (ja) | 電子増倍率の測定方法及び撮像装置 | |
| JPH09181977A (ja) | 固体撮像装置 | |
| JP2004080189A (ja) | 固体撮像素子の信号処理装置及び信号処理方法 |